[go: up one dir, main page]

JP2014082316A - Soiウェーハの製造方法 - Google Patents

Soiウェーハの製造方法 Download PDF

Info

Publication number
JP2014082316A
JP2014082316A JP2012229111A JP2012229111A JP2014082316A JP 2014082316 A JP2014082316 A JP 2014082316A JP 2012229111 A JP2012229111 A JP 2012229111A JP 2012229111 A JP2012229111 A JP 2012229111A JP 2014082316 A JP2014082316 A JP 2014082316A
Authority
JP
Japan
Prior art keywords
wafer
soi
heat treatment
oxide film
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012229111A
Other languages
English (en)
Other versions
JP2014082316A5 (ja
Inventor
Takemine Magari
偉峰 曲
Fumio Tawara
史夫 田原
Hiroyoshi Oi
裕喜 大井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2012229111A priority Critical patent/JP2014082316A/ja
Priority to CN201380047651.XA priority patent/CN104620351A/zh
Priority to EP13846328.6A priority patent/EP2911183A1/en
Priority to US14/426,582 priority patent/US20150287630A1/en
Priority to KR1020157005883A priority patent/KR20150070096A/ko
Priority to SG11201501678UA priority patent/SG11201501678UA/en
Priority to PCT/JP2013/005396 priority patent/WO2014061196A1/ja
Publication of JP2014082316A publication Critical patent/JP2014082316A/ja
Publication of JP2014082316A5 publication Critical patent/JP2014082316A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H10P90/1916
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/20Doping by irradiation with electromagnetic waves or by particle radiation
    • C30B31/22Doping by irradiation with electromagnetic waves or by particle radiation by ion-implantation
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06Joining of crystals
    • H10P14/6309
    • H10P14/6322
    • H10P14/69215
    • H10P36/07
    • H10W10/181
    • H10P90/16

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Element Separation (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】SOIウェーハの製造において、ボンドウェーハの欠陥を十分に消滅させて、欠陥等の不良のほとんどないSOIウェーハを製造することができ、また、イオン注入剥離法において副産物として生成される剥離ウェーハをボンドウェーハとして何度も再利用することができるSOIウェーハの製造方法を提供することを目的とする。
【解決手段】SOIウェーハを製造する方法であって、酸化膜形成工程の前に、準備したシリコンウェーハに酸化性雰囲気下で1100℃〜1250℃の温度で30分〜120分間の熱処理を施す工程、及び該熱処理後のシリコンウェーハの貼り合わせ面となる表面を研磨する工程を行うことを特徴とするSOIウェーハの製造方法。
【選択図】図1

Description

本発明は、イオン注入したウェーハを貼り合わせ後に剥離してSOI(Silicon on Insulator)ウェーハを製造する、いわゆるイオン注入剥離法(スマートカット(登録商標)法とも呼ばれている)によるSOIウェーハの製造方法に関する。
SOIウェーハの製造方法としては、代表的なものにイオン注入剥離法がある。
このイオン注入剥離法を簡単に説明すると、まず、ボンドウェーハ及びベースウェーハとして、2枚のシリコンウェーハを準備し、少なくとも一方のシリコンウェーハ、例えばボンドウェーハにSOIウェーハの埋め込み酸化膜となる酸化膜を形成した後に、該酸化膜を形成したシリコンウェーハの貼り合わせ面となる表面から前記酸化膜を通してイオン注入を行って、前記シリコンウェーハ中にイオン注入層を形成し、該イオン注入層を形成したシリコンウェーハとベースウェーハを貼り合わせて熱処理することによって、前記シリコンウェーハを前記イオン注入層で剥離して剥離ウェーハとSOIウェーハとに分離させ、その後更に必要に応じて、結合熱処理を加えて強固に結合して、SOIウェーハを製造する方法である。
デバイスプロセスの微細化に伴い、SOIウェーハのSOI層を形成するボンドウェーハは無欠陥化を要求されてきており、現状ではSOIのボンドウェーハとして低酸素、低欠陥のN領域(NPC(Nearly Perfect Crystal))ウェーハを使用している(特許文献1)。
しかし、このようなCOP(Crystal Originated Particle)フリーのNPCウェーハを使用しても、SOIウェーハの埋め込み酸化膜となる酸化膜を形成するため例えば900℃で6時間の熱処理を施すと、SOI層となる表層に酸素析出核や酸素析出物(Bulk Micro Defect:BMD)等の酸素析出関連欠陥であるHF欠陥が発生する場合があり、特に、剥離ウェーハをボンドウェーハとして再利用した場合に、このような欠陥の発生が顕著であった。
このような欠陥を発生させないようにするため、剥離したN領域ウェーハにRTA処理を行い、表層の欠陥を消滅させてからボンドウェーハとして再利用する方法が行われてきた(特許文献2〜4)。
しかし、このようなRTA処理はその都度行わなければならず、また何度もRTA処理を繰り返すとボンドウェーハが破損しやすくなるという問題があった。
このような再生処理におけるボンドウェーハの熱処理回数を減らすため、SOIウェーハを作製する前に、非酸化性雰囲気下等でボンドウェーハを熱処理する方法も行われている(特許文献5)。
しかし、このような方法であっても、再利用する前の検査で欠陥が確認された場合には、再度熱処理を行う必要があった。
特開2006−294737号公報 特開2011−238758号公報 特開2008−021892号公報 特開2007−149907号公報 特開2011−176293号公報
これらの問題を解決するためには、LST(Laser Scattering Tomography(赤外散乱トモグラフィー))で検出されるBMD密度が例えば1×10/cm未満のウェーハをボンドウェーハとして使用する必要がある。
また、SOIウェーハのコスト低減を実現するため、ボンドウェーハの再利用を考えると、バルクまで完全に無欠陥となるウェーハの作製技術の開発が必要である。
本発明は、上記問題に鑑みなされたものであって、SOIウェーハの製造において、ボンドウェーハの欠陥を十分に消滅させて、欠陥等の不良のほとんどないSOIウェーハを製造することができるSOIウェーハの製造方法を提供することを目的とする。また、イオン注入剥離法において副産物として生成される剥離ウェーハをボンドウェーハとして何度も再利用することができるSOIウェーハの製造方法を提供することを目的とする。
上記課題を解決するため、本発明では、チョクラルスキー法により育成されたシリコン単結晶インゴットから切り出されたシリコンウェーハをボンドウェーハとして準備する工程と、該準備したシリコンウェーハに酸化膜を形成する工程と、該酸化膜を形成したシリコンウェーハの貼り合わせ面となる表面から前記酸化膜を通してイオン注入を行って、前記シリコンウェーハ中にイオン注入層を形成する工程と、該イオン注入層を形成したシリコンウェーハとベースウェーハを貼り合わせて、前記シリコンウェーハを前記イオン注入層で剥離して剥離ウェーハとSOIウェーハとに分離させる工程とを含むSOIウェーハを製造する方法であって、
前記酸化膜形成工程の前に、前記準備したシリコンウェーハに酸化性雰囲気下で1100℃〜1250℃の温度で30分〜120分間の熱処理を施す工程、及び該熱処理後のシリコンウェーハの貼り合わせ面となる表面を研磨する工程を行うことを特徴とするSOIウェーハの製造方法を提供する。
このような本発明のSOIウェーハの製造方法によれば、SOIウェーハの製造において、ボンドウェーハの欠陥を十分に消滅させて、欠陥等の不良のほとんどないSOIウェーハを製造することができる。また、イオン注入剥離法において副産物として生成される剥離ウェーハをボンドウェーハとして何度も再利用することができる。
ここで、前記研磨工程において、前記熱処理後のシリコンウェーハに形成された酸化膜を除去した後、貼り合わせ面となる表面を0.1〜0.2μm研磨することが好ましい。
このように、酸化膜を除去してから貼り合わせ面となる表面を0.1〜0.2μm研磨すれば、酸化性雰囲気下での熱処理で形成される酸化膜直下の欠陥を確実に除去することができる。
また、前記剥離ウェーハを、SOIウェーハの製造の際にボンドウェーハとして再利用することが好ましい。
本発明の製造方法で副生された剥離ウェーハは、本発明における酸化性雰囲気下での熱処理及び表面研磨により欠陥が十分に消滅しているため、これをボンドウェーハとして再利用すれば、生産性良く、低コストで高品質のSOIウェーハを製造することができる。
また、前記準備するシリコンウェーハとして、初期酸素濃度が14ppma以下のN領域(NPC)のウェーハ又は初期酸素濃度が7ppma以下の窒素ドープウェーハを用いることが好ましい。
このようなウェーハを用いれば、SOIウェーハの製造工程の酸化熱処理(SOIウェーハの埋め込み酸化膜となる酸化膜を形成するための熱処理)を繰り返し行っても、HF欠陥が殆ど形成されることがない。
更に、前記窒素ドープウェーハとして、窒素濃度が1×1013〜1×1015atoms/cmの窒素ドープウェーハを用いることが好ましい。
このような窒素濃度の窒素ドープウェーハを用いれば、本発明における酸化性雰囲気下での熱処理及び表面研磨により、バルク中までHF欠陥の原因となる酸素析出核や酸素析出物等を完全に消滅させることができる。
以上説明したように、本発明によれば、ボンドウェーハの酸素析出関連欠陥を十分に消滅させることができるため、HF欠陥の発生を抑制することができる。そのため、SOIウェーハの製造工程中の熱処理(SOIウェーハの埋め込み酸化膜となる酸化膜を形成するための熱処理)を行っても、HF欠陥が発生、成長しないボンドウェーハとすることができ、SOI層に欠陥等の不良がほとんどなく、電気特性に優れた高品質のSOIウェーハを効率的に製造することができる。また、イオン注入剥離法において副産物として生成される剥離ウェーハをボンドウェーハとして何度も再利用することができるため、コストを削減でき経済的である。
本発明のSOIウェーハの製造方法の実施態様の一例を示すフロー図である。 実施例1、比較例1〜3における再生回数別のHF欠陥密度を示すグラフである。 実施例2におけるHF欠陥密度を示すグラフである。
以下、本発明についてより詳細に説明する。
前述のように、従来SOIウェーハの製造においては、SOIウェーハ製造工程の酸化熱処理により中心部にHF欠陥が検出されることがあった。また、剥離したウェーハをボンドウェーハとして再利用する際には、その都度、又は少なくとも欠陥が確認された場合には熱処理を行い、表層の欠陥を消滅させる必要があった。
そこで、本発明者らは、欠陥等の不良のほとんどないSOIウェーハを製造することができ、イオン注入剥離法において副産物として生成される剥離ウェーハをボンドウェーハとして再利用する際に、剥離ウェーハの表層の結晶欠陥を消滅させる熱処理を頻繁に行わなくとも、HF欠陥が形成されない条件を検討した。尚、HF欠陥とは、SOIウェーハをHF溶液に浸漬することで検出されるSOI層中の結晶欠陥の総称であり、SOI層を貫通する欠陥部分を通してHF溶液が埋め込み酸化膜層をエッチングしてできた空洞を検出するものである。
その結果、埋め込み酸化膜となる酸化膜の形成工程前に、ボンドウェーハとして準備したシリコンウェーハに対し、前処理として酸素雰囲気下、1100℃〜1250℃の温度で30分〜120分間熱処理を施し、表面研磨を行うと、この最初の1回の熱処理(以下、便宜上「本発明の熱処理」ということもある)のみでSOIウェーハの製造工程の酸化熱処理を繰り返し行ってもHF欠陥が形成されないことを知見し、本発明を完成させた。
以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれらに限定されるものではない。
図1は、本発明のSOIウェーハの製造方法の実施態様の一例を示すフロー図である。
まず、本発明の製造方法では、ボンドウェーハ1として、チョクラルスキー法により育成されたシリコン単結晶インゴットから切り出されたシリコンウェーハを準備する(図1(a))。
この準備するシリコンウェーハ(ボンドウェーハ1)としては、少なくとも一方の表面が鏡面研磨されたシリコンウェーハ等を挙げることができ、本発明においては、初期酸素濃度が14ppma(JEIDA)以下のN領域(NPC)のウェーハ又は初期酸素濃度が7ppma(JEIDA)以下の窒素ドープウェーハを用いることが特に好ましい。
このように、N領域(NPC)のウェーハは初期酸素濃度が14ppma(JEIDA)以下、窒素ドープウェーハではN領域ウェーハでなくても初期酸素濃度が7ppma(JEIDA)以下であれば、SOIウェーハの製造工程の酸化熱処理を繰り返し行っても、当初本発明の熱処理をすることで、HF欠陥が形成されることが殆どない。
特に、窒素ドープすると低酸素濃度のウェーハでは欠陥サイズが小さくなり、N領域のウェーハでなくても上記熱処理によりバルク中までHF欠陥の原因となる酸素析出核や酸素析出物等を完全に消滅させることができる。
窒素ドープウェーハを用いる場合には、窒素濃度が1×1013〜1×1015atoms/cmの窒素ドープウェーハを用いることがより好ましい。
次に、前記準備したシリコンウェーハに酸化性雰囲気下で1100℃〜1250℃の温度で30分〜120分間の熱処理を施す(図1(b))。
酸化性雰囲気としては、酸素雰囲気や、酸素ガスと希ガス等の混合ガス(この場合、酸素ガスの含有率は50%を超えるものとする)を用いることができる。どのような雰囲気で熱処理するかは使用するボンドウェーハの特性に従い適宜選択すればよいが、効率よく欠陥を消滅させることができることから、酸素雰囲気(酸素ガス100%)が特に好ましい。
このような熱処理は、例えば抵抗加熱熱処理炉で行うことができる。
熱処理の際の温度は1100℃〜1250℃、時間は30分〜120分間である。
このように、1100℃以上の高温で30分以上の熱処理を行えば、一度の熱処理でバルク中の酸素析出核及び酸素析出物等を完全に消滅させることができ、その後の剥離ウェーハをボンドウェーハとして再利用する工程において、表層の欠陥を消滅させるための熱処理をその都度行う必要はないので、工程の簡略化を実現することができる。
一方、1250℃を超える熱処理はボンドウェーハに負担となり、スリップ転位の発生や不純物汚染の問題が生じる。また、120分程度熱処理を行えばバルク中の欠陥まで消滅させることができるため、熱処理による効果や効率等の観点から、熱処理は1250℃以下で120分以下とする。
好ましくは、1170℃〜1200℃、60分〜120分である。
このように、酸化性雰囲気下で1100℃〜1250℃の温度で30分〜120分間の熱処理を施すと、熱処理により格子間シリコンが注入され、バルク中の空孔が対消滅してHF欠陥の原因となる酸素析出核や酸素析出物等を減少させることができるので有効である。
一方、このような酸化性雰囲気下での熱処理を行うと、酸化によるバルク析出を消滅すると同時に、酸化膜直下の表層付近(厚さは熱処理温度及び基板酸素固溶度に依存する)は酸素の内方拡散に伴い、結晶欠陥が成長(COP内面酸化膜が厚くなり、空洞内面に酸化膜が形成され、BMDも成長)して、欠陥が顕在化する傾向がある。そのため、前記熱処理後に、シリコンウェーハの貼り合わせ面となる表面を研磨する工程(図1(d))を行う必要がある。
このシリコンウェーハの貼り合わせ面となる表面の研磨代は、適宜決定することができるが、通常表面から0.2μm程度行えば十分であり、0.1〜0.2μmの研磨代とすることがより好ましい。
尚、図1(b)に示すように、本発明の熱処理により、酸化膜2が形成される場合もあるので、このような場合には、酸化膜2を除去した後(図1(c))、図1(d)の研磨を行っても良い。
酸化膜2の除去は、エッチング等により行うことができる。また、上述の研磨の際、先に酸化膜を研磨により除去してから、シリコンウェーハ(ボンドウェーハ1)の貼り合わせ面の研磨を連続して行っても良い。
次に、シリコンウェーハ(ボンドウェーハ1)にSOIウェーハの埋め込み酸化膜8となる酸化膜3を形成する(図1(e))。酸化膜3は、例えば900〜1200℃程度の温度で5〜6時間熱処理を行うことにより、形成することができる。図1(e)の場合は、シリコンウェーハ(ボンドウェーハ1)の表面全体に酸化膜3が形成されているが、貼り合わせ面のみに酸化膜3を形成しても良い。
次に、該酸化膜3を形成したシリコンウェーハの貼り合わせ面となる表面から前記酸化膜3を通してイオン注入を行って、前記シリコンウェーハ中にイオン注入層4を形成する(図1(f))。
イオン注入層4の深さは、イオン注入エネルギーにより決定される。従って、深く注入するためには大きな注入エネルギーが必要とされるが、通常の場合、酸化膜3表面から深くても2μm程度であり、1μm以下の深さに注入することが多い。
次に、該イオン注入層4を形成したシリコンウェーハ(ボンドウェーハ1)とベースウェーハ5(ベースウェーハ5としては、特に限定されず、例えばシリコンウェーハ等を準備することができる)を、酸化膜3を介して、前記イオン注入層4側を貼り合わせる(図1(g))。その後、剥離のための熱処理を行うことによって、前記シリコンウェーハ(ボンドウェーハ1)を前記イオン注入層4で剥離して剥離ウェーハ6とSOIウェーハ7とに分離させる(図1(h))。また、ボンドウェーハ1とベースウェーハ5とを貼り合わせる前に、どちらか一方又は両方のウェーハの貼り合わせ面にプラズマ処理を施して結合強度を高めることによって、剥離熱処理を省略し、機械的に剥離させることもできる。
そして、必要に応じて、結合強度を高めるための結合熱処理や、分離したSOIウェーハ7の表面を研磨等することで、欠陥のないSOI層を有するSOIウェーハを得ることができる(図1(j))。
また、上記のように本発明の製造方法で副生された剥離ウェーハ6を、他のSOIウェーハの製造において、ボンドウェーハとして再利用することが好ましい。
前述したように、本発明の熱処理及び表面研磨を行ったボンドウェーハは、酸素析出核や酸素析出物等が殆ど存在しておらず、即ち、1μm程度のSOI層が剥離された後の剥離ウェーハであっても、酸素析出核、酸素析出物等が殆ど存在していない。従って、剥離ウェーハ6を少ない研磨代で研磨する(図1(i))だけで、再びボンドウェーハとして使用することができるため、生産性良く低コストでSOIウェーハを製造できる。
剥離面を研磨するに際し、剥離面の研磨代は特に限定されないが、剥離面周辺部に形成されている段差とイオン注入層の歪を確実に除去し、結合不良の発生を十分に抑制するため、研磨代としては3μm以上、好ましくは5μmより多く研磨することが望ましい。
上記のように再生処理としての剥離面の研磨を行った剥離ウェーハ6をボンドウェーハとして、再度、図1(e)〜(g)の工程を行う。このように、本発明によれば、剥離ウェーハ6をボンドウェーハとして再利用する際に再度熱処理工程(b)を行わなくとも、HF欠陥が生じることのないSOIウェーハを製造することができる。これにより、低コストで高品質のSOIウェーハを製造することができる。また、このSOIウェーハ製造後の剥離ウェーハを再度上記の再生処理(研磨処理)を施して再利用する等、複数回再利用することもできる。
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例1、比較例1〜3)
抵抗加熱処理の効果の証明
直径200mm、N領域(NPC)、初期酸素濃度12ppmaのシリコンウェーハに、前処理なし(条件1)、RTA(条件2)、抵抗加熱処理(条件3)、又は抵抗加熱処理+研磨(条件4)を行った後、(1)900℃/6hrsの酸化熱処理を行い、(2)HFで酸化膜を除去(擬似剥離)した後に、(3)KLAテンコール社製SP1で65nm以上の表面のHF欠陥密度を測定し、(4)その後5μm研磨して、これを再生回数0回目とし、更に(1)〜(4)を繰り返すことで擬似的にボンドウェーハの再利用工程を行い再生回数別のHF欠陥密度を比較した。結果を図2に示す。
尚、(2)の「擬似剥離」とは、SOIウェーハの製造工程にて行われる剥離工程(ベースウェーハとの貼り合わせ+イオン注入層での剥離)を、(1)の酸化熱処理後にボンドウェーハの酸化膜をHFで除去する工程に置き換えたものであり、このように置き換えて評価しても、実際のSOIウェーハのHF欠陥密度を測定した結果と同様の傾向が得られることがわかっている。
(比較例1)
条件1:NPC+熱処理なし
(比較例2)
条件2:NPC+RTA(Ar雰囲気、昇温速度50℃/秒、最高温度1250℃、保持時間10秒)
(比較例3)
条件3:NPC+抵抗加熱(Ar雰囲気、1200℃、60分)
(実施例1)
条件4:NPC+抵抗加熱(酸素雰囲気、1200℃、60分)+0.1μm表面研磨
図2に示すように、条件1のNPC+熱処理なし(前処理として全く熱処理を行わなかった比較例1)では、再生回数0回目よりHF欠陥が検出された。再生回数2回目までは問題ない程度であったものの、再生回数を増やすに従いHF欠陥密度が増加した。条件2のNPC+RTA(前処理としてRTA処理を行った比較例2)では、再生回数4回目よりHF欠陥が検出され、再生回数5回目までは問題ない程度であったものの、その後再生回数を増やすに従いHF欠陥密度が増加した。条件3のNPC+抵抗加熱(前処理としてAr雰囲気下での熱処理を行った比較例3)では、再生回数1回目よりHF欠陥が検出された。再生回数3回目までは問題ない程度であったものの、再生回数を増やすに従いHF欠陥密度が増加した。
一方、条件4のNPC+抵抗加熱(前処理として酸素雰囲気下での熱処理及び0.1μm狙い表面研磨を行った実施例1)では、再生回数を増やしても、HF欠陥は殆ど検出されず、低いままの状態を保っていた。
(実施例2)
窒素ドープウェーハ及びNPCウェーハの初期酸素濃度の違いによる効果の検証
直径200mm、窒素濃度5×1013atoms/cm、初期酸素濃度3〜10ppmaのウェーハ、及び直径200mm、N領域(NPC)、初期酸素濃度3〜17ppmaのウェーハに、酸素雰囲気下で1200℃、60分間の熱処理を行い、その後、実施例1と同様に擬似的な再生方法を5回繰り返し、HF欠陥密度を測定した。結果を図3に示す。
その結果、いずれのウェーハにおいても、HF欠陥は問題ない程度であった。中でも、窒素ドープウェーハでは初期酸素濃度が7ppma以下、NPCウェーハでは初期酸素濃度が14ppma以下においては、HF欠陥は殆ど検出されなかった。
(実施例3)
SOIウェーハの製造1
ボンドウェーハとして、直径200mm、N領域(NPC)、初期酸素濃度12ppmaの鏡面研磨されたシリコンウェーハを準備し、ボンドウェーハの欠陥消滅のための熱処理を、酸素雰囲気で1200℃、60分行った後、HFでエッチングして酸化膜を除去してから貼り合わせ面となる表面を0.1μm研磨した。そして、(i)900℃/6hrsの酸化熱処理を行って酸化膜を形成した後、(ii)この酸化膜を通して水素イオンを注入(注入条件は、加速電圧70keV、注入量6×1016/cmである)し、(iii)イオン注入したボンドウェーハを、ベースウェーハ(シリコンウェーハ)と室温で貼り合わせた後、500℃、30分の剥離熱処理を加えることにより、イオン注入層で剥離し、SOIウェーハを作製した。
この際、SOIウェーハから分離した剥離ウェーハが副生された。この剥離ウェーハを用いて、上記(i)〜(iii)を繰り返した。
再生回数5回目のHF欠陥を測定した結果、HF欠陥は問題のないレベルであった。
また、得られたSOIウェーハも、SOI層に欠陥等の不良がなく、電気特性に優れた高品質のものであった。
(実施例4)
SOIウェーハの製造2
ボンドウェーハとして、直径200mm、窒素ドープ(窒素濃度5×1013atoms/cm)、初期酸素濃度6ppmaの鏡面研磨されたシリコンウェーハを準備した以外は、実施例3と同様にして、SOIウェーハを作製した。
再生回数5回目のHF欠陥を測定した結果、HF欠陥は問題のないレベルであった。
また、得られたSOIウェーハは、SOI層に欠陥等の不良がなく、電気特性に優れた高品質のものであった。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
1…ボンドウェーハ、 2、3…酸化膜、 4…イオン注入層、
5…ベースウェーハ、 6…剥離ウェーハ、 7…SOIウェーハ、
8…埋め込み酸化膜。

Claims (5)

  1. チョクラルスキー法により育成されたシリコン単結晶インゴットから切り出されたシリコンウェーハをボンドウェーハとして準備する工程と、該準備したシリコンウェーハに酸化膜を形成する工程と、該酸化膜を形成したシリコンウェーハの貼り合わせ面となる表面から前記酸化膜を通してイオン注入を行って、前記シリコンウェーハ中にイオン注入層を形成する工程と、該イオン注入層を形成したシリコンウェーハとベースウェーハを貼り合わせて、前記シリコンウェーハを前記イオン注入層で剥離して剥離ウェーハとSOIウェーハとに分離させる工程とを含むSOIウェーハを製造する方法であって、
    前記酸化膜形成工程の前に、前記準備したシリコンウェーハに酸化性雰囲気下で1100℃〜1250℃の温度で30分〜120分間の熱処理を施す工程、及び該熱処理後のシリコンウェーハの貼り合わせ面となる表面を研磨する工程を行うことを特徴とするSOIウェーハの製造方法。
  2. 前記研磨工程において、前記熱処理後のシリコンウェーハに形成された酸化膜を除去した後、貼り合わせ面となる表面を0.1〜0.2μm研磨することを特徴とする請求項1に記載のSOIウェーハの製造方法。
  3. 前記剥離ウェーハを、SOIウェーハの製造の際にボンドウェーハとして再利用することを特徴とする請求項1又は請求項2に記載のSOIウェーハの製造方法。
  4. 前記準備するシリコンウェーハとして、初期酸素濃度が14ppma以下のN領域(NPC)のウェーハ又は初期酸素濃度が7ppma以下の窒素ドープウェーハを用いることを特徴とする請求項1乃至請求項3のいずれか1項に記載のSOIウェーハの製造方法。
  5. 前記窒素ドープウェーハとして、窒素濃度が1×1013〜1×1015atoms/cmの窒素ドープウェーハを用いることを特徴とする請求項4に記載のSOIウェーハの製造方法。
JP2012229111A 2012-10-16 2012-10-16 Soiウェーハの製造方法 Pending JP2014082316A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2012229111A JP2014082316A (ja) 2012-10-16 2012-10-16 Soiウェーハの製造方法
CN201380047651.XA CN104620351A (zh) 2012-10-16 2013-09-12 Soi晶圆的制造方法
EP13846328.6A EP2911183A1 (en) 2012-10-16 2013-09-12 Soi wafer manufacturing method
US14/426,582 US20150287630A1 (en) 2012-10-16 2013-09-12 Method of manufacturing soi wafer
KR1020157005883A KR20150070096A (ko) 2012-10-16 2013-09-12 Soi 웨이퍼의 제조방법
SG11201501678UA SG11201501678UA (en) 2012-10-16 2013-09-12 Method of manufacturing soi wafer
PCT/JP2013/005396 WO2014061196A1 (ja) 2012-10-16 2013-09-12 Soiウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012229111A JP2014082316A (ja) 2012-10-16 2012-10-16 Soiウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2014082316A true JP2014082316A (ja) 2014-05-08
JP2014082316A5 JP2014082316A5 (ja) 2015-05-14

Family

ID=50487777

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012229111A Pending JP2014082316A (ja) 2012-10-16 2012-10-16 Soiウェーハの製造方法

Country Status (7)

Country Link
US (1) US20150287630A1 (ja)
EP (1) EP2911183A1 (ja)
JP (1) JP2014082316A (ja)
KR (1) KR20150070096A (ja)
CN (1) CN104620351A (ja)
SG (1) SG11201501678UA (ja)
WO (1) WO2014061196A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7172747B2 (ja) * 2019-03-06 2022-11-16 信越半導体株式会社 シリコン単結晶の抵抗率測定方法
WO2020235373A1 (ja) * 2019-05-23 2020-11-26 東京エレクトロン株式会社 基板処理方法及び基板処理システム
US12164126B2 (en) 2021-06-30 2024-12-10 Openlight Photonics, Inc. High bandwidth photonic integrated circuit with etalon compensation
CN113655094B (zh) * 2021-08-06 2024-01-19 上海新昇半导体科技有限公司 一种确定硅片导电类型的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004073057A1 (ja) * 2003-02-14 2004-08-26 Sumitomo Mitsubishi Silicon Corporation シリコンウェーハの製造方法
WO2008007508A1 (en) * 2006-07-14 2008-01-17 Shin-Etsu Handotai Co., Ltd. Method for reusing removed wafer
JP2012153548A (ja) * 2011-01-24 2012-08-16 Shin Etsu Handotai Co Ltd シリコン単結晶ウェーハの製造方法及びアニールウェーハ

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006294737A (ja) * 2005-04-07 2006-10-26 Sumco Corp Soi基板の製造方法及びその製造における剥離ウェーハの再生処理方法。
JP4715470B2 (ja) 2005-11-28 2011-07-06 株式会社Sumco 剥離ウェーハの再生加工方法及びこの方法により再生加工された剥離ウェーハ
SG173283A1 (en) 2010-01-26 2011-08-29 Semiconductor Energy Lab Method for manufacturing soi substrate
JP5565079B2 (ja) * 2010-05-10 2014-08-06 信越半導体株式会社 Soiウェーハの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004073057A1 (ja) * 2003-02-14 2004-08-26 Sumitomo Mitsubishi Silicon Corporation シリコンウェーハの製造方法
WO2008007508A1 (en) * 2006-07-14 2008-01-17 Shin-Etsu Handotai Co., Ltd. Method for reusing removed wafer
JP2008021892A (ja) * 2006-07-14 2008-01-31 Shin Etsu Handotai Co Ltd 剥離ウェーハを再利用する方法
JP2012153548A (ja) * 2011-01-24 2012-08-16 Shin Etsu Handotai Co Ltd シリコン単結晶ウェーハの製造方法及びアニールウェーハ

Also Published As

Publication number Publication date
CN104620351A (zh) 2015-05-13
US20150287630A1 (en) 2015-10-08
WO2014061196A1 (ja) 2014-04-24
EP2911183A1 (en) 2015-08-26
KR20150070096A (ko) 2015-06-24
SG11201501678UA (en) 2015-04-29

Similar Documents

Publication Publication Date Title
JP4715470B2 (ja) 剥離ウェーハの再生加工方法及びこの方法により再生加工された剥離ウェーハ
JP5135935B2 (ja) 貼り合わせウエーハの製造方法
JPWO2003009386A1 (ja) 貼り合わせウエーハの製造方法
JP2006216826A (ja) Soiウェーハの製造方法
CN104025254A (zh) 贴合soi晶片的制造方法
JP4419147B2 (ja) 貼り合わせウェーハの製造方法
CN105190835A (zh) 混合基板的制造方法和混合基板
JP2006294737A (ja) Soi基板の製造方法及びその製造における剥離ウェーハの再生処理方法。
JP6056516B2 (ja) Soiウェーハの製造方法及びsoiウェーハ
JP2011515838A (ja) セミコンダクタオンインシュレータ型基板を製作する方法
JP2014082316A (ja) Soiウェーハの製造方法
JP5522175B2 (ja) Soiウェーハの製造方法
US10600677B2 (en) Method for manufacturing bonded SOI wafer
JP2010098167A (ja) 貼り合わせウェーハの製造方法
JP5541136B2 (ja) 貼り合わせsoiウエーハの製造方法
JP2014107357A (ja) Soiウェーハの製造方法
WO2014192207A1 (ja) 貼り合わせウェーハの製造方法
JP5125194B2 (ja) 貼り合わせウエーハの製造方法
JP2008016534A (ja) 貼り合わせウェーハの製造方法
JP2016082093A (ja) 貼り合わせウェーハの製造方法
JP2012222294A (ja) 貼り合わせウェーハの製造方法
JP5211550B2 (ja) シリコン単結晶ウェーハの製造方法
KR102317552B1 (ko) 접합 soi 웨이퍼의 제조방법
JP2652346B2 (ja) シリコンウエーハの製造方法
JP2005286282A (ja) Simox基板の製造方法及び該方法により得られるsimox基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140916

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150326

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20150326

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20150603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150714

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20151020