JP2014068105A - 電源用スイッチング回路 - Google Patents

Abstract

【課題】電源の供給開始時の突入電流を低減しつつ、電源の遮断後のバックアップ作業を行うために必要な時間を確保する電源用スイッチング回路を提供することを目的としている。
【解決手段】電力を供給する電源装置と電源装置から供給された電力で駆動される負荷回路との間に直列に接続される時定数の異なる複数のスイッチング回路と、電源装置から供給された電力に基づいて、複数のスイッチング回路を制御する制御部と、を備える。
【選択図】図１

Description

本発明は、電源用スイッチング回路に関する。

電源装置から電源の供給を受ける装置では、電源装置がオン状態になったとき、装置への突入電流を低減するため、突入電流防止回路を用いている。なお、突入電流とは、電源装置がオン状態になったとき、供給を受ける装置に一時的に流れる定常状態で流れるよりもはるかに大きい電流である。

例えば特許文献１は、この突入電流を低減させるために、スイッチＳＷ１の負荷側に直列に接続されている抵抗と充電補助用のコンデンサと、スイッチＳＷ２の負荷側に接続されている平滑用のコンデンサと、電源投入時に各スイッチを所定のタイミングでオン、オフさせて平滑用のコンデンサを徐々に充電させる制御部とを備えている。特許文献１において、電源装置がオン状態になったときに、制御部は、スイッチＳＷ１をオンにし、スイッチＳＷ２をオフにし、補助平滑用のコンデンサに充電させる。次に制御部は、スイッチＳＷ１をオフにし、スイッチＳＷ２をオンにし、出力平滑用のコンデンサに充電させる。このようにして、特許文献１は、突入電流を低減する。

特開平７−２１２９６９号公報

特許文献１のような装置では、電源回路として、例えばＡＣアダプタ（交流−直流変換器）等が用いられる場合がある。電源回路にＡＣアダプタが用いられた場合、電源の供給を受ける装置は、このＡＣアダプタが有するプラグが装置に挿入されることで、電源が供給された状態になり、またはこのプラグが装置から抜かれることで、電源が遮断された状態になる。装置からＡＣアダプタが抜かれ、ＡＣアダプタから装置への電源の供給が遮断された場合、データ処理が行われる装置では、電源が供給されていた時点の装置の設定状態や使用していたデータをバックアップすることが望まれている。

しかしながら、特許文献１は、突入電流を低減できるが、電源装置から電源の供給が遮断されたとき、電圧が急激に低下するためバックアップ作業を行える時間が短く、十分なバックアップ作業が行えないという課題があった。

本発明は、上記の課題に鑑みてなされたものであって、電源の供給開始時の突入電流を低減しつつ、電源の遮断後のバックアップ作業を行うために必要な時間を確保する電源用スイッチング回路を提供することを目的としている。

上述した課題を解決するために、本発明に係る電源用スイッチング回路は、電力を供給する電源装置と前記電源装置から供給された電力で駆動される負荷回路との間に直列に接続される時定数の異なる複数のスイッチング回路と、前記電源装置から供給された電力に基づいて、複数の前記スイッチング回路を制御する制御部と、を備えることを特徴としている。

本発明によれば、時定数の異なる複数のスイッチング回路が電源装置と負荷回路との間に接続され、制御部が電源装置の電源に基づいて複数のスイッチング回路を制御するようにしたので、電力の供給開始時の突入電流を低減しつつ、電力の遮断後のバックアップ作業を行う時間を延長できる。

本実施形態に係る電源装置、電源用スイッチング回路、及び負荷回路を含む概略回路図の一例である。 本実施形態に係る電源供給開始時の各部における波形の一例を説明する図である。 本実施形態に係る電源遮断時の各部における波形の一例を説明する図である。 本実施形態に係る第１のスイッチング回路３０及び第２のスイッチング回路４０を適用したシステム１ａの回路図の一例である。 本実施形態に係る電源遮断時の各部における波形の一例を説明する図である。 システム１ｂの概略回路図の一例である。 システム１ｂにおける電源供給開始時の各部における波形の一例を説明する図である。 システム１ｂにおける電源遮断時の各部における波形の一例を説明する図である。 電源遮断時の各部における波形の一例を説明する図である。

以下、本発明の一実施形態を、図面を参照して説明する。なお、本発明は係る実施形態に限定されず、その技術思想の範囲内で種々の変更が可能である。

図１は、本実施形態に係る電源装置１０、電源用スイッチング回路（３０、４０）、及び負荷回路６０を含む概略回路図の一例である。図１に示すように、システム１は、電源装置１０、制御部２０、第１のスイッチング回路３０、第２のスイッチング回路４０、電流計５０、及び負荷回路６０を含んで構成される。なお、電流計５０は、システム１の動作を説明するために接続されているが、実際のシステムでは備えていなくてもよい。

電源装置１０は、直流電源Ｖ１を有している。直流電源Ｖ１は、プラス電極側の一端が制御部２０の入力端と第１のスイッチング回路３０の入力端に接続され、マイナス電極側の他端は接地点に接続されている。直流電源Ｖ１の電圧値は、電圧ＶＦ１である。電源装置１０は、例えば、交流を直流に変換して出力するＡＣ（交流−直流変換）アダプタであってもよい。

制御部２０は、電圧検出回路（制御部）２１を含んで構成されている。
電圧検出回路２１は、入力端が電源装置１０の出力端と第１のスイッチング回路３０の入力端とに接続され、制御信号出力端が第１のスイッチング回路３０の制御信号入力端と第２のスイッチング回路４０の制御信号入力端とに接続されている。電圧検出回路２１は、電源装置１０から供給される電圧ＶＦ１を検出し、検出した電圧ＶＦ１が予め定められている電圧値以上の場合、検出した結果に基づいて、例えばハイレベルの制御信号ＶＧ１を生成し、生成した制御信号ＶＧ１を第１のスイッチング回路３０及び第２のスイッチング回路４０の各制御信号入力端に出力する。また、電圧検出回路２１は、検出した電圧ＶＦ１が予め定められている電圧値未満の場合、検出した結果に基づいて、例えばローレベルの制御信号ＶＧ１を生成し、生成した制御信号ＶＧ１を第１のスイッチング回路３０及び第２のスイッチング回路４０の各制御信号入力端に出力する。

第１のスイッチング回路３０は、半導体スイッチＴ１、第１の抵抗Ｒ２、第１のコンデンサＣ２、及び第２の抵抗Ｒ３を含んで構成されている。第１のスイッチング回路３０は、入力端が電源装置１０の出力端と制御部２０の入力端とに接続され、出力端が第２のスイッチング回路４０の入力端と接続され、制御信号入力端が制御部２０の制御信号出力端と接続されている。
半導体スイッチＴ１は、例えばＰチャネルＭＯＳ ＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である。半導体スイッチＴ１は、ソースが第１の抵抗Ｒ２の一端と第１のコンデンサＣ２の一端とに接続され、ゲートが第２の抵抗Ｒ３の一端と第１の抵抗Ｒ２の他端と第１のコンデンサＣ２の他端との接続点に接続され、ドレインが第２のスイッチング回路４０の入力端に接続されている。すなわち、第１の抵抗Ｒ２と第１のコンデンサＣ２とは並列に接続され、その接続点の一端が、半導体スイッチＴ１のソースと接続され、接続点の他端が半導体スイッチＴ１のゲート及び第２の抵抗Ｒ３の一端との接続点と接続されている。
また、第２の抵抗Ｒ３は、他端が第２のスイッチング回路４０の制御信号入力端と制御部２０の出力端とに接続されている。

第２のスイッチング回路４０は、半導体スイッチＴ２、第１の抵抗Ｒ４、第１のコンデンサＣ３、及び第２の抵抗Ｒ５を含んで構成されている。第２のスイッチング回路４０は、入力端が第１のスイッチング回路３０の出力端に接続され、出力端が電流計５０の一端と接続され、制御信号入力端が制御部２０の制御信号出力端と接続されている。
半導体スイッチＴ２は、半導体スイッチＴ１と同様に例えばＰチャネルＭＯＳ ＦＥＴである。半導体スイッチＴ２は、ソースが第１の抵抗Ｒ４の一端と第１のコンデンサＣ３の一端とに接続されて、ゲートが第２の抵抗Ｒ５の一端と第１の抵抗Ｒ４の他端と第１のコンデンサＣ３の他端とに接続され、ドレインが電流計５０の一端に接続されている。すなわち、第１の抵抗Ｒ４と第１のコンデンサＣ３とは並列に接続され、その接続点の一端が、半導体スイッチＴ２のソースと接続され、接続点の他端が半導体スイッチＴ２のゲート及び第２の抵抗Ｒ５の一端との接続点と接続されている。
また、第２の抵抗Ｒ５は、他端が制御部２０の出力端に接続されている。
ここで、第２のスイッチング回路４０の時定数は、第１のスイッチング回路３０の時定数より長い。この時定数は、第１の抵抗Ｒ２と第１のコンデンサＣ２、または第１の抵抗Ｒ４と第１のコンデンサＣ３により決定する。時定数の決定の仕方については、後述する。

電流計５０は、一端が第２のスイッチング回路４０の出力端と接続され、他端が負荷回路６０の入力端に接続されている。電流計５０は、例えば直流電流計である。

負荷回路６０は、抵抗Ｒ１とコンデンサＣ１を含んで構成される。抵抗Ｒ１は、一端がコンデンサＣ１の一端と電流計５０の他端に接続され、他端がコンデンサＣ１の他端と接地点に接続されている。なお、負荷回路６０は、負荷を等価的に表した回路の一例である。

以上のように、本実施形態の電源用スイッチング回路（システム１）は、電力を供給する電源装置（電源装置１０）と電源装置から供給された電力で駆動される負荷回路（負荷回路６０）との間に直列に接続される時定数の異なる複数のスイッチング回路（第１のスイッチング回路３０、第２のスイッチング回路４０）と、電源装置から供給された電力に基づいて、複数のスイッチング回路を制御する制御部（制御部２０）と、を備える。
この構成により、本実施形態は、電源の供給開始時の突入電流を低減しつつ、電源の遮断後のバックアップ作業を行うために必要な時間を確保できる。

次に、図１におけるシステム１の動作について説明する。まず、電源供給開始時のシステム１の動作について説明する。
図２は、本実施形態に係る電源供給開始時の各部における波形の一例を説明する図である。図２において、横軸は時間を表し、縦軸は信号のレベルを表している。波形ｓ１は、制御信号ＶＧ１であり、波形ｓ２は、負荷回路６０に供給される電圧ＶＦ２であり、波形ｓ３は、負荷回路６０に流れる電流ＡＭ１である。各縦軸の単位は、波形ｓ１が、１［Ｖ／ｄｉｖ］、波形ｓ２が、２［Ｖ／ｄｉｖ］、波形ｓ３が、５００［Ａ／ｄｉｖ］である。また、図２において、ＧＮＤは、０［Ｖ］を表している。

時刻ｔ０において、電源装置１０から電圧ＶＦ１の供給が開始される。
時刻ｔ１において、電源装置１０から供給される電圧ＶＦ１は、予め定められている電圧値以上になったため、波形ｓ１は、ローレベルからハイレベルに切り替わる。

時刻ｔ１から時刻ｔ２の間、第１のスイッチング回路３０の時定数が短いため、第１のスイッチング回路３０から第２のスイッチング回路４０へ電圧が供給される。しかしながら、第２のスイッチング回路の時定数が長いため、負荷回路６０に流れる電流ＡＭ１は、波形ｓ３のようにほぼ０［Ａ］であり、負荷回路６０に供給される電圧ＶＦ２は、波形ｓ２のようにもほぼ０［Ｖ］である。
時刻ｔ２から時刻ｔ４の期間、時定数の長い第２のスイッチング回路４０により、負荷回路６０に供給される電圧ＶＦ２は、波形ｓ２のように０［Ｖ］から電圧ＶＦ２に向けて上昇する。また、負荷回路６０に流れる電流ＡＭ１は、波形ｓ３のように突入電流が流れる。この突入電流値のピークは、図２において時刻ｔ３である。
時刻ｔ４以降、負荷回路６０に流れる電流ＡＭ１は、波形ｓ３のように突入電流が終了し、負荷回路６０で消費される電流のみが流れる。

なお、図２において、時刻ｔ１から時刻ｔ４の期間は、第２のスイッチング回路４０の時定数で決まる立ち上がりの期間である。
このように、システム１は、電源供給開始時の突入電流を低減している。

次に、電源遮断時のシステム１の動作について説明する。図３は、本実施形態に係る電源遮断時の各部における波形の一例を説明する図である。図３において、横軸は時間を表し、縦軸は信号のレベルを表している。波形ｓ１１は、制御信号ＶＧ１であり、波形ｓ１２は、負荷回路６０に供給される電圧ＶＦ２であり、波形ｓ１３は、負荷回路６０に流れる電流ＡＭ１である。なお、波形ｓ１１〜ｓ１３の縦軸の単位あたりの大きさは、図２の波形ｓ１〜ｓ３と同じである。

時刻ｔ０において、電源装置１０からの電圧ＶＦ１の供給が遮断される。
時刻ｔ１１において、電圧ＶＦ１が所定の電圧以下になったため、波形ｓ１１は、ハイレベルからローレベルに切り替わる。
時刻ｔ１１から時刻ｔ１２の間、時定数の短い第１のスイッチング回路３０の動作が支配的になる。このため、第１のスイッチング回路３０による時定数で決まる期間後の時刻ｔ１２において、電流ＡＭ１はほぼ０［Ａ］になる。一方、第１のスイッチング回路３０、第２のスイッチング回路４０、及び負荷回路６０において、電流が浪費される期間が短いため、電圧ＶＦ２は、波形ｓ１２のように電圧値の低下が少ない。このため、システム１は、後述する負荷回路６０が有するバックアップ回路により、電源遮断後に負荷回路６０に残留している電圧を用いて、バックアップ作業を行える時間を長く確保することができる。

次に、本実施形態の電源用スイッチング回路を、適用した例を説明する。図４は、本実施形態に係る第１のスイッチング回路３０及び第２のスイッチング回路４０を適用したシステム１ａの回路図の一例である。
図４に示すように、システム１ａは、電源装置１０ａ、電圧検出回路（制御部）２０ａ、スイッチング回路３０ａ、スイッチング回路４０ａ、電流計５０ａ、及び負荷回路６０ａを含んで構成される。

電源装置１０ａの出力端は、電圧検出回路２０ａの入力端と電流計５０ａの一端に接続されている。電源装置１０ａは、例えば１２［Ｖ］の直流電圧ＶＦ１を出力する回路である。
電圧検出回路２０ａの出力端は、スイッチング回路３０ａ、スイッチング回路４０ａの各制御信号入力端、及びバックアップ回路６６ａの入力端に接続されている。電圧検出回路２０ａは、電源装置１０ａの電圧ＶＦ１の電圧値が、予め定められている電圧値以上である場合、例えばハイレベルの制御信号ＶＧ１を、スイッチング回路３０ａ、スイッチング回路４０ａの各制御信号入力端に出力する。電圧検出回路２０ａは、電源装置１０ａの電圧ＶＦ１の電圧値が、予め定められている電圧値未満である場合、例えばローレベルの制御信号ＶＧ１を、スイッチング回路３０ａ、スイッチング回路４０ａの各制御信号入力端に出力する。

電流計５０ａは、他端がスイッチング回路３０ａの入力端に接続されている。電流計５０ａは、電源装置１０ａから、スイッチング回路３０ａ及びスイッチング回路４０ａを介して負荷回路６０ａに流れる電流ＡＭ１を計測する。なお、電流計５０ａは、システム１ａの動作を説明するために接続されているが、実際のシステムでは備えていなくてもよい。

スイッチング回路３０ａは、第１のスイッチング回路３１ａ、及び第１のスイッチング回路３２ａを有している。第１のスイッチング回路３１ａ、及び第１のスイッチング回路３２ａの各構成は、例えば、図１に示した第１のスイッチング回路３０と同様の構成である。
第１のスイッチング回路３１ａは、入力端が電流計５０ａの他端に接続され、出力端がスイッチング回路４０ａの第２のスイッチング回路４１ａの入力端に接続され、制御信号入力端が電圧検出回路２０ａの制御信号出力端に接続されている。
第１のスイッチング回路３２ａは、入力端が負荷回路６０ａのＤＣ／ＤＣ（直流−直流）変換回路６１ａの出力端に接続され、出力端がスイッチング回路４０ａの第２のスイッチング回路４２ａの入力端に接続され、制御信号入力端が電圧検出回路２０ａの制御信号出力端に接続されている。

スイッチング回路４０ａは、第２のスイッチング回路４１ａ、及び第２のスイッチング回路４２ａを有している。第２のスイッチング回路４１ａ、及び第２のスイッチング回路４２ａの各構成は、例えば、図１に示した第２のスイッチング回路４０と同様の構成である。
第２のスイッチング回路４１ａは、出力端が負荷回路６０ａの第１負荷６８ａに接続され、制御信号入力端が電圧検出回路２０ａの制御信号出力端に接続されている。
第２のスイッチング回路４２ａは、出力端が負荷回路６０ａの第２負荷６９ａに接続され、制御信号入力端が電圧検出回路２０ａの制御信号出力端に接続されている。

負荷回路６０ａは、ＤＣ／ＤＣ変換回路６１ａ、コンデンサ６２ａ、コンデンサ６３ａ、リセット回路６４ａ、ＣＰＵ（中央演算処理装置）６５ａ、バックアップ回路６６ａ、記憶部６７ａ、第１負荷６８ａ、及び第２負荷６９ａを含んで構成される。

ＤＣ／ＤＣ変換回路６１ａは、入力端が電流計５０ａの出力端とコンデンサ６２ａの一端とに接続され、出力端がコンデンサ６３ａの一端とリセット回路６４ａの入力端とバックアップ回路６６ａの入力端とスイッチング回路３０ａの第１のスイッチング回路３２ａの入力端と接続されている。ＤＣ／ＤＣ変換回路６１ａは、電源装置１０ａから供給された電圧ＶＦ１を電圧ＶＦ３に降圧する。ＤＣ／ＤＣ変換回路６１ａは、例えば、１２［Ｖ］の電圧ＶＦ１を、３．３［Ｖ］の電圧ＶＦ３に変換する。
このように、図４に示したシステム１ａにおいて、第１負荷６８ａには、第１のスイッチング回路３１ａ及び第２のスイッチング回路４１ａを介して電圧ＶＦ１が供給される。また、リセット回路６４ａ、ＣＰＵ６５ａ、及びバックアップ回路６６ａには、電圧ＶＦ３が供給される。また、第２負荷６９ａには、第１のスイッチング回路３２ａ及び第２のスイッチング回路４２ａを介して電圧ＶＦ３が供給される。

コンデンサ６２ａの他端、及びコンデンサ６３ａの他端は、各々、接地点に接続されている。
リセット回路６４ａの他端は、ＣＰＵ６５ａの入力端に接続されている。リセット回路６４ａは、電圧ＶＦ３を監視し、電圧ＶＦ３が予め定められている電圧値以下になった場合、例えばハイレベルからローレベルに変化するリセット信号を生成する。リセット回路６４ａは、生成したリセット信号をＣＰＵ６５ａに出力する。

ＣＰＵ（バックアップ回路）６５ａは、例えば第１負荷６８ａ及び第２負荷６９ａを制御する。ＣＰＵ６５ａは、バックアップ回路６６ａから入力されるバックアップ作業を開始する指示に応じて、電源が遮断される前のシステム１ａの設定状態や使用していたデータ、第１負荷６８ａの設定状態、第２負荷６９ａの設定状態などを記憶部６７ａに記憶させる。ＣＰＵ６５ａには、記憶部６７ａが接続されている。
バックアップ回路６６ａは、電圧検出回路２０ａから入力された制御信号ＶＧ１に基づいて、ＣＰＵ６５ａにバックアップ作業を開始する指示（以下、バックアップ開始指示という）を出力する。なお、バックアップ回路６６ａは、ＤＣ／ＤＣ変換回路６１ａから供給された電圧ＶＦ３を電源に用いて動作する。
記憶部６７ａには、電源が遮断される前のシステム１ａの設定状態や使用していたデータ、第１負荷６８ａの設定状態、第２負荷６９ａの設定状態などが記憶される。

次に、電源遮断時のシステム１ａの動作について説明する。図５は、本実施形態に係る電源遮断時の各部における波形の一例を説明する図である。図５において、横軸は時間を表し、縦軸は信号のレベルを表している。波形ｓ２１は、制御信号ＶＧ１であり、波形ｓ２２は、負荷回路６０に供給される電圧ＶＦ２であり、波形ｓ２３は、負荷回路６０に流れる電流ＡＭ１であり、波形ｓ２４はリセット信号である。なお、波形ｓ２１〜ｓ２３の縦軸の単位あたりの大きさは、図２の波形ｓ１〜ｓ３と同じであり、波形ｓ２４の縦軸の単位あたりの大きさは、１［Ｖ／ｄｉｖ］である。

時刻ｔ０において、電源装置１０ａからの電圧の供給が遮断される。
時刻ｔ２１において、電圧ＶＦ１が所定の電圧以下になったため、波形ｓ２１は、ハイレベルからローレベルに切り替わる。
時刻ｔ２１から時刻ｔ２２の間、時定数の短い第１のスイッチング回路３０ａの第１のスイッチング回路３１ａ及び第１のスイッチング回路３２ａの動作が支配的になる。このため、第１のスイッチング回路３１ａ及び第１のスイッチング回路３２ａによる時定数で決まる期間後の時刻ｔ２２において、電流ＡＭ１はほぼ０［Ａ］になる。このように、スイッチング回路３０ａ、スイッチング回路４０ａ、及び負荷回路６０ａにおいて、電流が浪費される期間が短いため、電圧ＶＦ２は、波形ｓ２２のように電圧値の低下が少ない。
時刻ｔ２３において、電圧ＶＦ３が所定の電圧以下になったため、リセット信号ｓ２４は、ハイレベルからローレベルに切り替わる。

このように、本実施形態によれば、電源装置１０ａからの電圧の供給が遮断された後、時刻ｔ２２において、第１のスイッチング回路３１ａ、及び第１のスイッチング回路３２ａによって電流が遮断される。このため、本実施形態によれば、時刻ｔ２１から時刻ｔ２３の期間、ＣＰＵ６５ａはバックアップ回路６６ａからのバックアップ開始指示に応じて、バックアップ作業を行うことができる。

次に、第１のスイッチング回路３０（含む図４の３１ａ、３２ａ）の時定数と、第２のスイッチング回路４０（含む図４の４１ａ、４２ａ）の時定数との決定の仕方例を説明する。第１のスイッチング回路３０の時定数と、第２のスイッチング回路４０の時定数は、例えば、システム１（含む図４のシステム１ａ）の設計者が実験により決定する。また、第２の抵抗Ｒ３と第１の抵抗Ｒ２との抵抗値の比、及び第２の抵抗Ｒ５と第１の抵抗Ｒ４との抵抗値の比は、例えば、各々、例えば１：１０に決定しておく。
まず、設計者は、電源供給開始時における突入電流の波形をオシロスコープ等で観測し、この突入電流の大きさを所望の値になるような第１のコンデンサＣ３の容量を決定する。
次に、設計者は、電源遮断時の電流の波形をオシロスコープ等で観測し、この電流の浪費期間が所望の値になるような第１のコンデンサＣ２の容量を決定する。

次に、図６に示すように、システム１ｂが第１のスイッチング回路を有せずに、第２のスイッチング回路のみを有する場合について説明する。図６は、システム１ｂの概略回路図の一例である。図６に示すように、システム１ｂは、電源装置１０ｂ、制御部２０ｂ、第２のスイッチング回路４０ｂ、電流計５０、及び負荷回路６０を含んで構成される。すなわち、図１に示したシステム１との差異は、第１のスイッチング回路３０を有していない点である。
このため、図６に示すように、電源装置１０ｂは、出力端が第２のスイッチング回路４０ｂの入力端と制御部２０ｂの入力端とに接続されている。制御部２０ｂの制御信号出力部は、第２のスイッチング回路４０ｂの制御信号入力端のみに接続されている。

次に、図６におけるシステム１ｂの動作について説明する。まず、電源供給開始時のシステム１ｂの動作について説明する。
図７は、システム１ｂにおける電源供給開始時の各部における波形の一例を説明する図である。図７において、横軸は時間を表し、縦軸は信号のレベルを表している。波形ｓ３１は、制御信号ＶＧ１であり、波形ｓ３２は、負荷回路６０に供給される電圧ＶＦ２であり、波形ｓ３３は、負荷回路６０に流れる電流ＡＭ１である。なお、波形ｓ３１〜ｓ３３の縦軸の単位（ｄｉｖ）あたりの大きさは図２と同様である。また、第２のスイッチング回路４０ｂの時定数は、図１の第２のスイッチング回路４０の時定数と同じであるとして説明する。

時刻ｔ０において、電源装置１０ｂから電圧ＶＦ１の供給が開始されている。
時刻ｔ３１において、電源装置１０ｂから供給される電圧ＶＦ１が予め定められている電圧値以上であるため、波形ｓ３１は、ローレベルからハイレベルに切り替わる。

時刻ｔ３１から時刻ｔ３３の期間、第２のスイッチング回路４０ｂにより、負荷回路６０に供給される電圧ＶＦ２は、波形ｓ３２のように０［Ｖ］から電圧ＶＦ２に向けて上昇する。また、負荷回路６０に流れる電流ＡＭ１は、波形ｓ３３のように突入電流が流れる。この突入電流値のピークは、図７において時刻ｔ３２である。時刻ｔ３１から時刻ｔ３３の期間は、第２のスイッチング回路４０ｂにより決まる時定数の期間である。
時刻ｔ３３以降、負荷回路６０に流れる電流ＡＭ１は、突入電流が終了し、負荷回路６０で消費される電流のみが流れる。
このように、第１のスイッチング回路３０（図１参照）を有せずに第２のスイッチング回路のみの場合、図２に示した時刻ｔ１から時刻ｔ２の期間にも突入電流が流れる。一般的に、突入電流は、電源供給開始時が一番大きく、その後、次第に小さくなる傾向がある。このため、時刻ｔ３１から時刻ｔ３２の期間に流れる突入電流は、図２に示した時刻ｔ２から時刻ｔ４の期間に流れる突入電流より大きい。

次に、電源遮断時のシステム１ｂの動作について説明する。図８は、システム１ｂにおける電源遮断時の各部における波形の一例を説明する図である。図８において、横軸は時間を表し、縦軸は信号のレベルを表している。波形ｓ４１は、制御信号ＶＧ１であり、波形ｓ４２は、負荷回路６０に供給される電圧ＶＦ２であり、波形ｓ４３は、負荷回路６０に流れる電流ＡＭ１である。なお、波形ｓ４１〜ｓ４３の縦軸の単位（ｄｉｖ）あたりの大きさは、図２の波形ｓ１〜ｓ３と同じである。

時刻ｔ０において、電源装置１０ｂからの電圧ＶＦ１の供給が遮断される。
時刻ｔ４１において、電圧ＶＦ１が所定の電圧以下になったため、波形ｓ４１は、ハイレベルからローレベルに切り替わる。
時刻ｔ４１から時刻ｔ４２の間、第２のスイッチング回路４０ｂ、及び負荷回路６０ｂにおいて、波形Ｓ４３のように電流が浪費される期間が長いため、電圧ＶＦ２は、波形ｓ４２のように電圧値の低下が大きい。このため、図６の構成では、負荷回路６０ｂが有する不図示のバックアップ回路により、電源遮断後に負荷回路６０に残留している電圧を用いて、バックアップ作業を行える時間が図１の構成と比較して短い。

次に、システム１ｂの電源用スイッチング回路を、図４のシステム１ａに適用した例を説明する。図４のシステム１ａとの違いは、スイッチング回路３０ａを有していず、電流計５０ａの他端が第２のスイッチング回路４１ａの入力端に接続され、ＤＣ／ＤＣ変換回路６１ａの出力端が第２のスイッチング回路４２ａの入力端に接続される。

次に、システム１ｂの電源用スイッチング回路を図４に適用した場合における電源遮断時の動作について説明する。図９は、電源遮断時の各部における波形の一例を説明する図である。図９において、横軸は時間を表し、縦軸は信号のレベルを表している。波形ｓ５１は、制御信号ＶＧ１であり、波形ｓ５２は、負荷回路６０に供給される電圧ＶＦ２であり、波形ｓ５３は、負荷回路６０に流れる電流ＡＭ１であり、波形ｓ５４はリセット信号である。なお、波形ｓ５１〜ｓ５４の縦軸の単位あたりの大きさは、図５の波形ｓ２１〜ｓ２４と同じである。また、時刻ｔ５１から時刻ｔ５２の期間は、第２のスイッチング回路４１ａ及び第２のスイッチング回路４２ａによる時定数で決まる期間である。

時刻ｔ０において、電源装置１０ａからの電圧ＶＦ１の供給が遮断される。
時刻ｔ５１において、電圧ＶＦ１が所定の電圧以下になったため、波形ｓ５１は、ハイレベルからローレベルに切り替わる。
時刻ｔ５１から時刻ｔ５２の間、電流ＡＭ１は波形ｓ５３のように浪費され続ける。このため、電圧ＶＦ３は、波形ｓ５２のように電圧の低下が図５と比較して速い。
時刻ｔ５２において、電圧ＶＦ３が所定の電圧以下になったため、リセット信号ｓ５４は、ハイレベルからローレベルに切り替わる。
このため、図９において、ＣＰＵ６５ａがバックアップ回路６６ａ（図６参照）からのバックアップ開始指示に応じてバックアップ作業を行える期間は、時刻ｔ５１から時刻ｔ５２の期間であり、図５に示したように第１のスイッチング回路を有する場合の時刻ｔ２１から時刻ｔ２３の期間と比較して短い。

以上のように、本実施形態のシステム１（含む１ａ）は、時定数の短い第１のスイッチング回路３０と、第１のスイッチング回路より時定数の長い第２のスイッチング回路４０とを直列に、電源装置１０と負荷回路６０との間に挿入した。これにより、電源装置１０から電源供給開始時、時定数の長い第２のスイッチング回路４０により突入電流を低減する。そして、電源装置１０からの電源遮断時、時定数の短い第１のスイッチング回路３０により、負荷回路６０で浪費される電流を遮断する。この結果、本実施形態によれば、電源装置１０から電源供給された場合の突入電流を低減しつつ、電源装置１０からの電源が遮断された後のバックアップ回路６６ａからのバックアップ開始指示に応じてＣＰＵ６５ａが行うバックアップ作業に必要な時間を長く確保できる。

なお、本実施形態では、図１及び図４のように、時定数の異なる２つのスイッチング回路を、電源装置１０と負荷回路６０との間に挿入する例を説明したが、これに限られない。例えば、時定数の異なる３つ以上のスイッチング回路を、電源装置１０と負荷回路６０との間に挿入するようにしてもよい。このような場合であっても、制御部２０が生成した制御信号によって、各スイッチング回路が、同時に同じ状態に制御される。同じ状態とは、第１のスイッチング回路〜第ｎ（ｎは２以上の整数）のスイッチング回路が、全てオン状態になるように制御される状態、または全てオフ状態に制御される状態である。
このように３つ以上のスイッチング回路を電源装置１０と負荷回路６０との間に挿入する場合、電源装置１０側から負荷回路６０側に向けて、順次、スイッチング回路の時定数が長くなるように接続することが望ましい。

なお、本実施形態では、図１及び図４のように、第１の抵抗、第２の抵抗、第１のコンデンサを用いて、各スイッチング回路の時定数を決定する例を説明したがこれに限られない。各スイッチング回路が、各々、時定数を決定する回路を有していればよく、回路の構成はこれに限られない。例えば遅延素子、インダクタ等が各スイッチング回路に用いられていてもよい。

なお、本実施形態では、半導体スイッチの例としてＦＥＴ（電界効果トランジスタ）を用いる例を説明したが、半導体スイッチは、トランジスタ、サイリスタ等の他の素子であってもよい。
また、本実施形態では、電源装置１０が正の電圧を出力する例を説明したが、電源装置が出力する電圧は負の電圧であってもよい。この場合、半導体スイッチＴ１（図１参照）及び半導体スイッチＴ２に、例えばＮチャネルＭＯＳ ＦＥＴを用いるようにしてもよい。

なお、本実施形態では、図１及び図４のように、電源装置１０に第１のスイッチング回路３０が接続され、第１のスイッチング回路３０が第２のスイッチング回路４０に接続され、第２のスイッチング回路４０が負荷回路６０に接続される例を説明したがこれに限られない。第１のスイッチング回路３０と第２のスイッチング回路４０との接続順は、逆であってもよい。すなわち、電源装置１０に第２のスイッチング回路４０が接続され、第２のスイッチング回路４０が第１のスイッチング回路３０に接続され、第１のスイッチング回路３０が負荷回路６０に接続されるようにしてもよい。この場合であっても、第１のスイッチング回路３０の時定数が、第２のスイッチング回路４０の時定数より短い。

なお、図４において、第１のスイッチング回路３１ａの時定数と第１のスイッチング回路３２ａの時定数とは、同じであっても異なっていてもよい。同様に、図４において、第２のスイッチング回路４１ａの時定数と第２のスイッチング回路４２ａの時定数とは、同じであっても異なっていてもよい。
この場合であっても、第１のスイッチング回路３１ａの時定数が第２のスイッチング回路４１ａの時定数より短く、且つ第１のスイッチング回路３２ａの時定数が第２のスイッチング回路４２ａの時定数より短いようにすればよい。

１、１ａ、１ｂ…システム、１０、１０ａ…電源装置、２０…制御部、２１、２０ａ…電圧検出回路、３０ａ、４０ａ…スイッチング回路、３０、３１ａ、３２ａ…第１のスイッチング回路、４０、４１ａ、４２ａ…第２のスイッチング回路、５０、５０ａ…電流計、６０、６０ａ…負荷回路、６１ａ…ＤＣ／ＤＣ変換回路、６２ａ、６３ａ…コンデンサ、６４ａ…リセット回路、６５ａ…ＣＰＵ、６６ａ…バックアップ回路、６７ａ…記憶部、６８ａ…第１負荷、６９ａ…第２負荷

Claims (7)

1. 電力を供給する電源装置と前記電源装置から供給された電力で駆動される負荷回路との間に直列に接続される時定数の異なる複数のスイッチング回路と、
   前記電源装置から供給された電力に基づいて、複数の前記スイッチング回路を制御する制御部と、
   を備えることを特徴とする電源用スイッチング回路。
2. 複数の前記スイッチング回路は、
   第１のスイッチング回路と第２のスイッチング回路とを備え、
   前記第１のスイッチング回路の時定数は、
   前記第２のスイッチング回路の時定数より短い
   ことを特徴とする請求項１に記載の電源用スイッチング回路。
3. 前記第１のスイッチング回路は、
   入力端が前記電源装置に接続され、出力端が前記第２のスイッチング回路の入力端に接続され、
   前記第２のスイッチング回路は、
   出力端が前記負荷回路に接続されている
   ことを特徴とする請求項２に記載の電源用スイッチング回路。
4. 前記制御部は、
   前記電源装置から供給された電力に基づいて、前記電源装置から電力が供給された場合に複数の前記スイッチング回路、各々を同時にオン状態に制御し、前記電源装置から電力が遮断された場合に複数の前記スイッチング回路、各々を同時にオフ状態に制御する
   ことを特徴とする請求項１から請求項３のいずれか１項に記載の電源用スイッチング回路。
5. 前記負荷回路の状態をバックアップ記録するバックアップ回路を備え、
   前記バックアップ回路は、
   前記第１のスイッチング回路の入力端に接続されている
   ことを特徴とする請求項３に記載の電源用スイッチング回路。
6. 複数の前記スイッチング回路は、
   各々、半導体スイッチ、第１の抵抗、第１のコンデンサ、及び第２の抵抗
   を備え、
   前記第１のスイッチング回路と前記第２のスイッチング回路とでは、
   前記第１の抵抗の抵抗値または前記第１のコンデンサの容量の少なくとも１つが異なる
   ことを特徴とする請求項３または請求項５に記載の電源用スイッチング回路。
7. 複数の前記スイッチング回路は、
   前記半導体スイッチが電界効果トランジスタであり、
   前記第１のコンデンサと前記第１の抵抗とが並列に接続され、前記第１のコンデンサと前記第１の抵抗との接続点の一端が前記電界効果トランジスタのソースに接続され、前記第１のコンデンサと前記第１の抵抗との接続点の他端が前記電界効果トランジスタのゲートに接続されている
   ことを特徴とする請求項６に記載の電源用スイッチング回路。