[go: up one dir, main page]

JP2014063919A - Wafer processing method - Google Patents

Wafer processing method Download PDF

Info

Publication number
JP2014063919A
JP2014063919A JP2012208732A JP2012208732A JP2014063919A JP 2014063919 A JP2014063919 A JP 2014063919A JP 2012208732 A JP2012208732 A JP 2012208732A JP 2012208732 A JP2012208732 A JP 2012208732A JP 2014063919 A JP2014063919 A JP 2014063919A
Authority
JP
Japan
Prior art keywords
wafer
resin
processing method
back surface
carrier plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012208732A
Other languages
Japanese (ja)
Inventor
Yasutaka Mizomoto
康隆 溝本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2012208732A priority Critical patent/JP2014063919A/en
Priority to DE102013218805.6A priority patent/DE102013218805B4/en
Publication of JP2014063919A publication Critical patent/JP2014063919A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H10P52/00
    • H10P72/74
    • H10P72/7402
    • H10P72/7416
    • H10P72/7422
    • H10P72/744
    • H10W72/01204
    • H10W72/0198
    • H10W72/072
    • H10W72/244
    • H10W72/248
    • H10W99/00

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a wafer processing method capable of surely removing a resin protruding from an outer periphery of a wafer.SOLUTION: A wafer processing method includes at least the steps of: wholly removing a chamfering part C of a wafer W; disposing a carrier plate on a surface WS of the wafer via a resin; removing the resin protruding from the outer periphery of the wafer W by dissolving it with a solvent; and thinning the wafer by grinding a rear surface WR of the wafer to such an extent that a Via electrode E is not exposed to the rear surface WR.

Description

本発明は、半導体等のウエーハの加工方法に関する。   The present invention relates to a method for processing a wafer such as a semiconductor.

近年新たな3次元実装技術として複数の半導体チップを積層し、積層した半導体チップを貫く貫通電極を形成して半導体チップ同士を接続する積層技術が開発されつつある(例えば、特許文献1、2参照)。   In recent years, as a new three-dimensional mounting technique, a stacking technique for stacking a plurality of semiconductor chips, forming through electrodes penetrating the stacked semiconductor chips, and connecting the semiconductor chips is being developed (for example, see Patent Documents 1 and 2). ).

特開2004−207606号公報JP 2004-207606 A 特開2004−241479号公報JP 2004-241479 A

このような貫通電極を形成する工程において、ウエーハは各工程で搬送・保持しやすいようにキャリアプレートと呼ばれる基板に接着剤である樹脂で固定された状態で加工されている。ウエーハをキャリアプレートに接着する樹脂は、通常、バンプが配されたデバイス面側に樹脂を隙間無く塗布した後、キャリアプレートに押しつけられて接着される。その際、ウエーハのデバイス領域の外周には必ず樹脂がはみ出す。このはみ出した樹脂は、研削や研磨のステップにおいて研削砥石や研磨布に付着して目詰まりを発生させてしまう。そのため、研削や研磨の前に外周の樹脂を溶剤で溶かして除去している。しかしながら、通常ウエーハの面取り部は部分的に円形切削によって除去されるため、除去すべきデバイス領域の外周の樹脂はウエーハの面取り加工によって発生した段差部とキャリアプレートに挟まれており、溶剤によって溶かすのに時間が掛かり確実に除去することが難しい。   In the process of forming such a through electrode, the wafer is processed in a state of being fixed to a substrate called a carrier plate with a resin as an adhesive so that it can be easily conveyed and held in each process. The resin for adhering the wafer to the carrier plate is usually applied by pressing the resin to the carrier plate after applying the resin to the device surface side where the bumps are arranged without any gaps. At that time, the resin always protrudes from the outer periphery of the device region of the wafer. The protruding resin adheres to a grinding wheel or polishing cloth in a grinding or polishing step and causes clogging. Therefore, the resin on the outer periphery is removed by dissolving with a solvent before grinding or polishing. However, since the chamfered portion of the wafer is usually partially removed by circular cutting, the resin on the outer periphery of the device region to be removed is sandwiched between the stepped portion generated by the chamfering of the wafer and the carrier plate, and is dissolved by the solvent. It takes time and is difficult to remove reliably.

本発明は、上記問題に鑑みてなされたもので、その目的は、デバイス領域の外周にはみ出した樹脂を確実に除去できるウエーハの加工方法を提供することである。   The present invention has been made in view of the above problems, and an object of the present invention is to provide a wafer processing method capable of reliably removing the resin protruding from the outer periphery of the device region.

上述した課題を解決し目的を達成するために、本発明に係るウエーハの加工方法は、表面に形成されたデバイスから裏面に向かって仕上げ厚さを超えた深さに埋設された埋め込み電極を有し、外周縁に面取り部を備えたウエーハを薄化するウエーハの加工方法であって、ウエーハの外周縁に切削ブレードを位置づけて該ウエーハを円形に切削加工し面取り部を全て除去する面取り部除去ステップと、面取り部除去ステップの後に、該ウエーハの表面に樹脂を介してキャリアプレートを配設するキャリアプレート配設ステップと、該ウエーハの外周からはみ出した該樹脂を溶剤で溶かして除去する樹脂除去ステップと、該埋め込み電極が裏面に露出しない程度に該ウエーハの裏面を研削して薄化する裏面研削ステップと、を少なくとも含むことを特徴とする。   In order to solve the above-described problems and achieve the object, a wafer processing method according to the present invention includes an embedded electrode embedded at a depth exceeding a finished thickness from a device formed on the front surface toward the back surface. A wafer processing method for thinning a wafer having a chamfered portion at the outer peripheral edge, wherein a chamfered portion is removed by positioning a cutting blade on the outer peripheral edge of the wafer and cutting the wafer into a circular shape. After the step and the chamfer removing step, a carrier plate disposing step for disposing a carrier plate on the surface of the wafer via a resin, and removing the resin protruding from the outer periphery of the wafer by dissolving with a solvent. And at least a back grinding step of grinding and thinning the back surface of the wafer to such an extent that the embedded electrode is not exposed on the back surface. And features.

本願発明の加工方法では、面取り部除去ステップにおいて、面取り部を完全に除去してしまうため、デバイス領域の外周にはみ出した樹脂がウエーハとキャリアプレートに挟まれる事が無く、溶剤が容易にはみ出した樹脂に作用する。したがって、デバイス領域の外周にはみ出した樹脂を確実に溶かして除去することができる。   In the processing method of the present invention, since the chamfered portion is completely removed in the chamfered portion removing step, the resin that protrudes from the outer periphery of the device region is not sandwiched between the wafer and the carrier plate, and the solvent easily protrudes. Acts on the resin. Therefore, the resin protruding from the outer periphery of the device region can be reliably dissolved and removed.

さらには、裏面研削ステップでデバイス領域の外周からはみ出した樹脂を溶かして除去する場合と比較すると、裏面研削ステップ前にはみ出した樹脂を溶かして除去するため、研削中に樹脂が研削砥石に付着し研削砥石に目詰まりを発生させるという問題を解消することもできる。   Furthermore, compared to the case where the resin protruding from the outer periphery of the device area is melted and removed in the back grinding step, the resin sticks to the grinding wheel during grinding because the resin that protrudes before the back grinding step is melted and removed. The problem of clogging the grinding wheel can also be solved.

図1は、実施形態に係るウエーハの加工方法により加工されるウエーハを示す図である。FIG. 1 is a view showing a wafer to be processed by the wafer processing method according to the embodiment. 図2は、実施形態に係るウエーハの加工方法の面取り部除去ステップを示す断面図である。FIG. 2 is a cross-sectional view showing a chamfer removal step of the wafer processing method according to the embodiment. 図3は、実施形態に係るウエーハの加工方法のキャリアプレート配設ステップを示す断面図である。FIG. 3 is a cross-sectional view showing a carrier plate disposing step of the wafer processing method according to the embodiment. 図4は、実施形態に係るウエーハの加工方法の樹脂除去ステップを示す断面図である。FIG. 4 is a cross-sectional view showing a resin removal step of the wafer processing method according to the embodiment. 図5は、実施形態に係るウエーハの加工方法のVia電極検出ステップを示す断面図である。FIG. 5 is a cross-sectional view showing a Via electrode detection step of the wafer processing method according to the embodiment. 図6は、実施形態に係るウエーハの加工方法の裏面研削ステップを示す断面図である。FIG. 6 is a cross-sectional view showing the back grinding step of the wafer processing method according to the embodiment. 図7は、実施形態に係るウエーハの加工方法のエッチングステップを示す断面図である。FIG. 7 is a cross-sectional view showing an etching step of the wafer processing method according to the embodiment. 図8は、実施形態に係るウエーハの加工方法の絶縁膜被覆ステップを示す断面図である。FIG. 8 is a cross-sectional view showing an insulating film coating step of the wafer processing method according to the embodiment. 図9は、実施形態に係るウエーハの加工方法の仕上げステップを示す断面図である。FIG. 9 is a sectional view showing a finishing step of the wafer processing method according to the embodiment. 図10は、実施形態に係るウエーハの加工方法のバンプ配設ステップを示す断面図である。FIG. 10 is a cross-sectional view showing a bump disposing step of the wafer processing method according to the embodiment. 図11は、実施形態に係るウエーハの加工方法の移し替えステップを示す断面図である。FIG. 11 is a cross-sectional view showing a transfer step of the wafer processing method according to the embodiment.

本発明を実施するための形態(実施形態)につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成は適宜組み合わせることが可能である。また、本発明の要旨を逸脱しない範囲で構成の種々の省略、置換又は変更を行うことができる。   DESCRIPTION OF EMBODIMENTS Embodiments (embodiments) for carrying out the present invention will be described in detail with reference to the drawings. The present invention is not limited by the contents described in the following embodiments. The constituent elements described below include those that can be easily assumed by those skilled in the art and those that are substantially the same. Furthermore, the structures described below can be combined as appropriate. Various omissions, substitutions, or changes in the configuration can be made without departing from the scope of the present invention.

本実施形態に係るウエーハの加工方法(以下、単に加工方法と呼ぶ)を、図1から図11に基づいて説明する。図1(a)は、実施形態に係る加工方法により加工されるウエーハの概要を示す斜視図であり、図1(b)は、図1(a)中のIB−IB線に沿うウエーハの概要を示す断面図であり、図2(a)は、図1(a)に示されたウエーハの面取り部を除去する面取り部除去ステップの概要を示す断面図であり、図2(b)は、図2(a)に示された面取り部除去ステップ後のウエーハの概要を示す断面図であり、図3は、図2に示されたウエーハにキャリアプレートが取り付けられるキャリアプレート配設ステップの概要を示す断面図であり、図4(a)は、図3に示されたウエーハの外周からはみ出した樹脂を除去する樹脂除去ステップの概要を示す断面図であり、図4(b)は、図4(a)に示された樹脂除去ステップ後のウエーハの概要を示す断面図であり、図5は、図4(b)に示されたウエーハのVia電極の深さを検出するVia電極検出ステップの概要を示す断面図であり、図6(a)は、図5に示されたキャリアプレートが配設されたウエーハの裏面を研削する裏面研削ステップの概要を示す断面図であり、図6(b)は、図6(a)に示された裏面研削ステップ後のウエーハの概要を示す断面図であり、図7は、図6(b)に示されたウエーハの裏面にエッチングを施すエッチングステップの概要を示す断面図であり、図8は、図7に示されたウエーハの裏面に絶縁膜を被覆する絶縁膜被覆ステップの概要を示す断面図であり、図9は、図8に示されたウエーハのVia電極の頭を露出させる仕上げステップの概要を示す断面図であり、図10は、図9に示されたウエーハのVia電極の頭にバンプを配設するバンプ配設ステップの概要を示す断面図であり、図11は、図10に示されたウエーハをダイシングテープに移し替える移し替えステップの概要を示す断面図である。   A wafer processing method (hereinafter simply referred to as a processing method) according to the present embodiment will be described with reference to FIGS. Fig.1 (a) is a perspective view which shows the outline | summary of the wafer processed by the processing method which concerns on embodiment, FIG.1 (b) is the outline | summary of the wafer which follows the IB-IB line in Fig.1 (a). 2 (a) is a cross-sectional view showing an outline of a chamfered portion removing step for removing the chamfered portion of the wafer shown in FIG. 1 (a), and FIG. FIG. 3 is a cross-sectional view showing an outline of the wafer after the chamfered portion removing step shown in FIG. 2A, and FIG. 3 shows an outline of the carrier plate arranging step in which the carrier plate is attached to the wafer shown in FIG. 4A is a cross-sectional view showing an outline of a resin removal step for removing the resin protruding from the outer periphery of the wafer shown in FIG. 3, and FIG. 4B is a cross-sectional view of FIG. Outline of wafer after resin removal step shown in (a) FIG. 5 is a cross-sectional view showing an outline of the Via electrode detection step for detecting the depth of the Via electrode of the wafer shown in FIG. 4B. FIG. FIG. 6B is a cross-sectional view showing an outline of a back surface grinding step for grinding the back surface of the wafer on which the carrier plate shown in FIG. 5 is disposed, and FIG. 6B is a diagram after the back surface grinding step shown in FIG. FIG. 7 is a cross-sectional view showing the outline of the wafer of FIG. 6, FIG. 7 is a cross-sectional view showing the outline of the etching step for etching the back surface of the wafer shown in FIG. 6 (b), and FIG. FIG. 9 is a cross-sectional view showing an outline of an insulating film coating step for covering an insulating film on the back surface of the wafer, and FIG. 9 is a cross-sectional view showing an outline of a finishing step for exposing the head of the Via electrode of the wafer shown in FIG. FIG. 10 is a diagram illustrating the configuration shown in FIG. FIG. 11 is a cross-sectional view showing an outline of a bump disposing step for disposing a bump on the head of a via electrode of a wafer, and FIG. 11 shows an outline of a transferring step for transferring the wafer shown in FIG. 10 to a dicing tape. It is sectional drawing.

本実施形態に係る加工方法は、例えば50μm以下の仕上げ厚さTa(図7などに示す)まで図1に示すウエーハWを薄化する加工方法である。   The processing method according to the present embodiment is a processing method for thinning the wafer W shown in FIG. 1 to a finish thickness Ta (shown in FIG. 7 and the like) of 50 μm or less, for example.

なお、本実施形態に係る加工方法により薄化される加工対象としてのウエーハWは、本実施形態では、シリコン、サファイア、ガリウムなどを母材とする円板状の半導体ウエーハや光デバイスウエーハである。ウエーハWは、図1(a)に示すように、表面WSに形成された複数のデバイスDが分割予定ラインSによって区画されている。また、ウエーハWは、図1(b)に示すように、デバイスDの電極から裏面WRに向かってウエーハWの仕上げ厚さTaを超えた深さに埋設されたVia電極E(埋め込み電極に相当)を有するデバイス領域と、外周縁に面取り部Cとを備える。Via電極Eは、銅などの金属で構成され、ウエーハWの表面WSに端面が露出し、仕上げ厚さTaに薄化される前のウエーハW(図1(a)などに示す)の表面WSから裏面WRに向かって、仕上げ厚さTaを超えた深さに埋設されている。さらに、デバイスDの表面には、バンプVが設けられている。   In this embodiment, the wafer W as a processing target to be thinned by the processing method according to the present embodiment is a disk-shaped semiconductor wafer or optical device wafer having silicon, sapphire, gallium, or the like as a base material. . In the wafer W, as shown in FIG. 1A, a plurality of devices D formed on the surface WS are partitioned by division planned lines S. Further, as shown in FIG. 1B, the wafer W is a Via electrode E (corresponding to an embedded electrode) embedded in a depth exceeding the finishing thickness Ta of the wafer W from the electrode of the device D toward the back surface WR. ) And a chamfered portion C on the outer peripheral edge. The Via electrode E is made of a metal such as copper, the end surface of the wafer W is exposed on the surface WS of the wafer W, and the surface WS of the wafer W (shown in FIG. 1A, etc.) before being thinned to the finished thickness Ta. From the back to the back WR, it is buried at a depth exceeding the finishing thickness Ta. Further, bumps V are provided on the surface of the device D.

本実施形態に係る加工方法は、面取り部除去ステップと、キャリアプレート配設ステップと、樹脂除去ステップと、Via電極検出ステップと、裏面研削ステップと、エッチングステップと、絶縁膜被覆ステップと、仕上げステップと、バンプ配設ステップと、移し替えステップと、を少なくとも含んでいる。   The processing method according to the present embodiment includes a chamfered portion removing step, a carrier plate arranging step, a resin removing step, a Via electrode detecting step, a back grinding step, an etching step, an insulating film covering step, and a finishing step. And a bump disposing step and a transfer step.

本実施形態に係る加工方法は、まず、面取り部除去ステップにおいて、図2(a)に示すように、ウエーハWの裏面WRにダイシングテープTbを付着し、ダイシングテープTbを介してウエーハWの裏面WRを切削装置1のチャックテーブル2に載置し、チャックテーブル2にウエーハWを保持する。そして、切削装置1のチャックテーブル2をウエーハWとともに軸心回りに回転させ、切削装置1の図示しないスピンドルにより切削ブレード3を回転させる。そして、ウエーハWの外周縁の面取り部C上に切削ブレード3を位置づけて、切削ブレード3を所定の深さ降下させて、ウエーハWを円形に切削加工し、図2(b)に示すように、面取り部Cを全て除去する。なお、本実施形態では、ウエーハWの面取り部Cを超えてダイシングテープTbの厚みの中央まで切削ブレード3に切削させて、面取り部Cを全て除去する。そして、キャリアプレート配設ステップに進む。   In the processing method according to the present embodiment, first, in the chamfered portion removing step, as shown in FIG. 2A, the dicing tape Tb is attached to the back surface WR of the wafer W, and the back surface of the wafer W is passed through the dicing tape Tb. The WR is placed on the chuck table 2 of the cutting apparatus 1, and the wafer W is held on the chuck table 2. Then, the chuck table 2 of the cutting device 1 is rotated around the axis together with the wafer W, and the cutting blade 3 is rotated by a spindle (not shown) of the cutting device 1. Then, the cutting blade 3 is positioned on the chamfered portion C on the outer peripheral edge of the wafer W, the cutting blade 3 is lowered by a predetermined depth, and the wafer W is cut into a circular shape, as shown in FIG. All the chamfered portions C are removed. In the present embodiment, the chamfered portion C is removed by cutting the cutting blade 3 beyond the chamfered portion C of the wafer W to the center of the thickness of the dicing tape Tb. And it progresses to a carrier plate arrangement | positioning step.

キャリアプレート配設ステップでは、面取り部除去ステップの後に、図3に示すように、ウエーハWの表面WSに粘着性を有する樹脂Jを塗布し、さらに樹脂Jにガラスやシリコンなどで構成されて高剛性で平坦なキャリアプレートPを圧着する。さらに、キャリアプレート配設ステップでは、ウエーハWの裏面WRからダイシングテープTbを剥がす。こうして、ウエーハWの表面WSに樹脂Jを介してキャリアプレートPを配設する。なお、樹脂Jを構成する材質としては、例えば、紫外線が照射されると硬化するUV硬化型や加熱されると硬化するエポキシ樹脂やアクリル樹脂が用いられ、キャリアプレートPは、外径が面取り除去ステップ後のウエーハWの外径よりも大きい円板状に形成されている。また、ウエーハWの表面WSに樹脂Jを介してキャリアプレートPが配設された際には、図3に示すように、樹脂Jのうちの一部の樹脂J(はみ出した樹脂を他の樹脂と区別して、以下符号Jaで示す)が、面取り部Cが全て除去された後のウエーハW(即ち、デバイス領域)の外周からはみ出している。ウエーハWの外周からはみ出した樹脂Jaの厚さは、仕上げ厚さTaよりも厚くなっている。そして、樹脂除去ステップに進む。   In the carrier plate arranging step, after the chamfered portion removing step, as shown in FIG. 3, a resin J having adhesiveness is applied to the surface WS of the wafer W, and the resin J is made of glass, silicon, or the like. A rigid and flat carrier plate P is crimped. Further, in the carrier plate arrangement step, the dicing tape Tb is peeled off from the back surface WR of the wafer W. Thus, the carrier plate P is disposed on the surface WS of the wafer W via the resin J. In addition, as a material constituting the resin J, for example, a UV curing type that cures when irradiated with ultraviolet rays, an epoxy resin or an acrylic resin that cures when heated, and the carrier plate P has a chamfered outer diameter is removed. It is formed in a disk shape larger than the outer diameter of the wafer W after the step. Further, when the carrier plate P is disposed on the surface WS of the wafer W via the resin J, as shown in FIG. 3, a part of the resin J (the protruding resin is replaced with another resin). Are indicated by reference numeral Ja below) and protrude from the outer periphery of the wafer W (that is, the device region) after all the chamfered portions C are removed. The thickness of the resin Ja protruding from the outer periphery of the wafer W is thicker than the finishing thickness Ta. Then, the process proceeds to the resin removal step.

樹脂除去ステップでは、図4(a)に示すように、キャリアプレートPなどを介してウエーハWの裏面WRを樹脂除去装置10のチャックテーブル11に載置し、チャックテーブル11にウエーハWを保持する。そして、樹脂除去装置10のチャックテーブル11をウエーハWとともに軸心回りに回転させ、樹脂除去装置10の溶剤噴射ノズル12からウエーハWの少なくとも外周からはみ出した樹脂Jaに向けて溶剤Yを一定時間噴射させる。なお、溶剤噴射ノズル12が噴射する溶剤Yは、樹脂Jを溶融させるアルコールなどの溶剤であって、例えば、テトラヒドロフラン、ジメチルホルムアミド等の溶剤が用いられる。すると、樹脂Ja,Jが、外周面側から徐々に溶融され、溶融した樹脂Ja,Jは、樹脂除去装置10の図示しない排出口などを通して樹脂除去装置10外に排出される。   In the resin removing step, as shown in FIG. 4A, the back surface WR of the wafer W is placed on the chuck table 11 of the resin removing device 10 via the carrier plate P or the like, and the wafer W is held on the chuck table 11. . Then, the chuck table 11 of the resin removing device 10 is rotated around the axis together with the wafer W, and the solvent Y is sprayed from the solvent spray nozzle 12 of the resin removing device 10 toward the resin Ja protruding from at least the outer periphery of the wafer W for a predetermined time. Let The solvent Y sprayed by the solvent spray nozzle 12 is a solvent such as alcohol that melts the resin J, and for example, a solvent such as tetrahydrofuran or dimethylformamide is used. Then, the resins Ja and J are gradually melted from the outer peripheral surface side, and the melted resins Ja and J are discharged out of the resin removing device 10 through a discharge port (not shown) of the resin removing device 10.

また、溶剤噴射ノズル12の噴射口から一定時間溶剤Yを噴射することで、図4(b)に示すように、樹脂Jのうちの少なくともウエーハWの外周からはみ出した一部の樹脂Jaを溶剤Yで溶かして除去する。本発明では、溶剤噴射ノズル12が樹脂Jaに向けて溶剤Yを噴射することで、樹脂JのうちのウエーハWの外周からはみ出した樹脂Jaを溶剤Yで溶かして除去することができれば、ウエーハWとキャリアプレートPとが位置ずれしない範囲において樹脂JのうちのウエーハWの外周からはみ出すことなくウエーハWとキャリアプレートPとで挟まれた樹脂Jの外周部を溶剤Yで溶かして除去しても良い。要するに、本発明では、少なくともウエーハWの外周からはみ出した樹脂Jaを溶剤Yにより溶かして除去すれば良い。そして、Via電極検出ステップに進む。   Further, by injecting the solvent Y from the injection port of the solvent injection nozzle 12 for a certain period of time, as shown in FIG. 4B, at least a part of the resin Ja that protrudes from the outer periphery of the wafer W is removed as the solvent. Dissolve with Y and remove. In the present invention, if the solvent injection nozzle 12 injects the solvent Y toward the resin Ja, and the resin Ja protruding from the outer periphery of the wafer W in the resin J can be dissolved and removed by the solvent Y, the wafer W Even if the outer peripheral portion of the resin J sandwiched between the wafer W and the carrier plate P is melted with the solvent Y and does not protrude from the outer periphery of the wafer W in the resin J within a range in which the carrier plate P is not displaced. good. In short, in the present invention, at least the resin Ja protruding from the outer periphery of the wafer W may be dissolved and removed by the solvent Y. Then, the process proceeds to the Via electrode detection step.

Via電極検出ステップでは、図5に示すように、ウエーハWに樹脂Jを介して配設されたキャリアプレートPを電極検出装置20のチャックテーブル21に載置し、チャックテーブル21にウエーハWを保持する。そして、電極検出装置20のスキャナ部22からウエーハWを透過する近赤外光又は赤外光などをウエーハWの裏面WRに向けて照射し、ウエーハWの表面WS、Via電極Eの裏面WR側の端面Ea、ウエーハWの裏面WRから反射された光を受光しつつ、スキャナ部22を裏面WRに沿って移動させる。そして、ウエーハWの屈折率等に基づいて、ウエーハWの裏面WRからのVia電極Eの裏面WR側の端面Eaの深さHを検出する。そして、裏面研削ステップに進む。   In the Via electrode detection step, as shown in FIG. 5, the carrier plate P disposed on the wafer W via the resin J is placed on the chuck table 21 of the electrode detection device 20, and the wafer W is held on the chuck table 21. To do. Then, near-infrared light or infrared light that passes through the wafer W is irradiated from the scanner unit 22 of the electrode detection device 20 toward the back surface WR of the wafer W, and the front surface WS of the wafer W and the back surface WR side of the Via electrode E The scanner unit 22 is moved along the back surface WR while receiving light reflected from the end surface Ea of the wafer W and the back surface WR of the wafer W. Then, based on the refractive index of the wafer W, the depth H of the end surface Ea on the back surface WR side of the Via electrode E from the back surface WR of the wafer W is detected. And it progresses to a back surface grinding step.

裏面研削ステップでは、図6(a)に示すように、ウエーハWに樹脂Jを介して配設されたキャリアプレートPを、研削装置30のチャックテーブル31に載置し、チャックテーブル31にウエーハWを保持する。そして、研削装置30のチャックテーブル31をウエーハWとともに軸心回りに回転させ、研削装置30の研削砥石32をチャックテーブル31と同方向に軸心回りに回転させながらウエーハWの裏面WRに接触させる。そして、Via電極検出ステップにおいて検出したVia電極Eの裏面WR側の端面Eaの深さHに基づいて、Via電極Eの端面Eaが裏面WRに露出しない程度に、研削砥石32を所定の送り速度で下方に所定量研削送りして、ウエーハWの裏面WRを研削砥石32により研削し、ウエーハWを薄化する。そして、図6(b)に示すように、ウエーハWの厚みを半分程除去して、エッチングステップに進む。   In the back grinding step, as shown in FIG. 6A, the carrier plate P disposed on the wafer W via the resin J is placed on the chuck table 31 of the grinding device 30, and the wafer W is placed on the chuck table 31. Hold. Then, the chuck table 31 of the grinding device 30 is rotated around the axis together with the wafer W, and the grinding wheel 32 of the grinding device 30 is brought into contact with the back surface WR of the wafer W while rotating around the axis in the same direction as the chuck table 31. . Then, based on the depth H of the end surface Ea on the back surface WR side of the Via electrode E detected in the Via electrode detection step, the grinding wheel 32 is fed at a predetermined feed rate so that the end surface Ea of the Via electrode E is not exposed to the back surface WR. Then, the wafer W is ground by a predetermined amount, and the back surface WR of the wafer W is ground by the grinding wheel 32 to thin the wafer W. Then, as shown in FIG. 6B, about half of the thickness of the wafer W is removed, and the process proceeds to the etching step.

エッチングステップでは、裏面研削ステップにより研削加工が施されたウエーハWの裏面WR側をプラズマエッチングなどのエッチングを行い、図7に示すように、Via電極Eの端面EaをウエーハWの裏面WRよりも突出させる。そして、絶縁膜被覆ステップに進む。   In the etching step, the back surface WR side of the wafer W ground by the back surface grinding step is subjected to etching such as plasma etching, and the end surface Ea of the Via electrode E is made to be more than the back surface WR of the wafer W as shown in FIG. Make it protrude. Then, the process proceeds to the insulating film coating step.

絶縁膜被覆ステップでは、図8に示すように、ウエーハWの裏面WRに、該裏面WR及びVia電極Eの端面Eaを被覆する絶縁膜Zを被覆する。なお、絶縁膜Zの厚みは、一様である。そして、仕上げステップに進む。   In the insulating film coating step, as shown in FIG. 8, the back surface WR of the wafer W is coated with an insulating film Z that covers the back surface WR and the end surface Ea of the Via electrode E. Note that the thickness of the insulating film Z is uniform. Then proceed to the finishing step.

仕上げステップでは、ウエーハWに樹脂Jを介して配設されたキャリアプレートPを、研磨装置のチャックテーブルに載置し、チャックテーブルにウエーハWを保持する。そして、研磨装置の研磨布等により、Via電極Eの端面Ea上の絶縁膜Z及び裏面WRから突出したVia電極Eを研磨して、図9に示すように、絶縁膜ZからVia電極Eを露出させると共にVia電極Eの頭Ebを絶縁膜Zと同一面に仕上げる。そして、バンプ配設ステップに進む。   In the finishing step, the carrier plate P disposed on the wafer W via the resin J is placed on the chuck table of the polishing apparatus, and the wafer W is held on the chuck table. Then, the insulating film Z on the end surface Ea of the via electrode E and the via electrode E protruding from the back surface WR are polished by a polishing cloth or the like of the polishing apparatus, and the via electrode E is removed from the insulating film Z as shown in FIG. The head Eb of the Via electrode E is finished on the same surface as the insulating film Z while being exposed. Then, the process proceeds to the bump arrangement step.

バンプ配設ステップでは、図10に示すように、各Via電極Eの頭EbにバンプVを配設する。そして、移し替えステップに進む。移し替えステップでは、ウエーハWをキャリアプレートP毎反転させ、ウエーハWの裏面WRに、外縁部に環状フレームFが貼着されたダイシングテープTを、バンプVを介して貼着する。そして、樹脂Jを硬化させるなどして、図11に示すように、ウエーハWの表面WSからキャリアプレートPを樹脂Jとともに取り外し、ウエーハWをキャリアプレートPからダイシングテープTに移し替える。その後、切削加工やレーザー加工等によりウエーハWを個々のデバイスDに分割する。   In the bump disposing step, the bump V is disposed on the head Eb of each Via electrode E as shown in FIG. Then, the process proceeds to the transfer step. In the transfer step, the wafer W is reversed for each carrier plate P, and the dicing tape T with the annular frame F attached to the outer edge portion is attached to the back surface WR of the wafer W via the bumps V. Then, the resin J is cured, for example, and the carrier plate P is removed together with the resin J from the surface WS of the wafer W, and the wafer W is transferred from the carrier plate P to the dicing tape T as shown in FIG. Thereafter, the wafer W is divided into individual devices D by cutting or laser processing.

以上のように、本実施形態に係る加工方法は、面取り部除去ステップにおいて、面取り部Cを完全に除去してしまうため、ウエーハW(即ち、デバイス領域)の外周にはみ出した樹脂JaがウエーハWとキャリアプレートPに挟まれる事が無く、溶剤Yが容易に樹脂Jaに作用する。したがって、ウエーハW(即ち、デバイス領域)の外周にはみ出した樹脂Jaを確実に溶かして除去することができる。   As described above, in the processing method according to the present embodiment, the chamfered portion C is completely removed in the chamfered portion removing step. Therefore, the resin Ja that protrudes from the outer periphery of the wafer W (that is, the device region) is the wafer W. The solvent Y easily acts on the resin Ja. Therefore, the resin Ja that protrudes from the outer periphery of the wafer W (that is, the device region) can be reliably dissolved and removed.

さらには、裏面研削ステップで樹脂Jaを溶剤Yで溶かして除去する場合と比較すると、裏面研削ステップ前に樹脂Jaを溶剤Yで溶かして除去するため、研削中に樹脂Jaが研削砥石32に付着し研削砥石32に目詰まりを発生させるという問題を解消することもできる。   Furthermore, compared with the case where the resin Ja is dissolved and removed by the solvent Y in the back surface grinding step, the resin Ja is dissolved and removed by the solvent Y before the back surface grinding step, so the resin Ja adheres to the grinding wheel 32 during grinding. The problem of clogging of the grinding wheel 32 can also be eliminated.

本実施形態に係る加工方法では、面取り部除去ステップにおいて面取りされたウエーハWの外周からはみ出した樹脂Jaを除去しているが、ウエーハWとキャリアプレートPとが位置ずれしない範囲において樹脂JのうちのウエーハWの外周からはみ出すことなくウエーハWとキャリアプレートPとで挟まれた樹脂Jの外周部を除去しても良い。要するに、本発明では、洗浄ステップにおいて、少なくともウエーハWの外周からはみ出した樹脂Jaを除去すれば良い。   In the processing method according to the present embodiment, the resin Ja protruding from the outer periphery of the wafer W chamfered in the chamfered portion removing step is removed, but the resin J is within a range in which the wafer W and the carrier plate P are not misaligned. The outer peripheral portion of the resin J sandwiched between the wafer W and the carrier plate P may be removed without protruding from the outer periphery of the wafer W. In short, in the present invention, at least the resin Ja protruding from the outer periphery of the wafer W may be removed in the cleaning step.

なお、本発明は上記実施形態に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。   The present invention is not limited to the above embodiment. That is, various modifications can be made without departing from the scope of the present invention.

3 切削ブレード
W ウエーハ
WS 表面
WR 裏面
J,Ja 樹脂
P キャリアプレート
D デバイス
E Via電極(埋め込み電極)
C 面取り部
Y 溶剤
Ta 仕上げ厚さ
3 Cutting blade W Wafer WS Front WR Back J, Ja Resin P Carrier plate D Device E Via electrode (embedded electrode)
C Chamfered part Y Solvent Ta Finish thickness

Claims (1)

表面に形成されたデバイスから裏面に向かって仕上げ厚さを超えた深さに埋設された埋め込み電極を有し、外周縁に面取り部を備えたウエーハを薄化するウエーハの加工方法であって、
ウエーハの外周縁に切削ブレードを位置づけて該ウエーハを円形に切削加工し面取り部を全て除去する面取り部除去ステップと、
面取り部除去ステップの後に、該ウエーハの表面に樹脂を介してキャリアプレートを配設するキャリアプレート配設ステップと、
該ウエーハの外周からはみ出した該樹脂を溶剤で溶かして除去する樹脂除去ステップと、
該埋め込み電極が裏面に露出しない程度に該ウエーハの裏面を研削して薄化する裏面研削ステップと、を少なくとも含むウエーハの加工方法。
A wafer processing method for thinning a wafer having an embedded electrode embedded in a depth exceeding a finishing thickness from a device formed on a front surface toward a back surface, and having a chamfered portion on an outer peripheral edge,
A chamfered portion removing step of positioning a cutting blade on the outer peripheral edge of the wafer and cutting the wafer into a circular shape to remove all the chamfered portions;
A carrier plate disposing step of disposing a carrier plate on the surface of the wafer via a resin after the chamfered portion removing step;
A resin removal step of removing the resin protruding from the outer periphery of the wafer by dissolving with a solvent;
A wafer processing method including at least a back grinding step of grinding and thinning the back surface of the wafer to such an extent that the embedded electrode is not exposed on the back surface.
JP2012208732A 2012-09-21 2012-09-21 Wafer processing method Pending JP2014063919A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012208732A JP2014063919A (en) 2012-09-21 2012-09-21 Wafer processing method
DE102013218805.6A DE102013218805B4 (en) 2012-09-21 2013-09-19 Wafer processing methods

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012208732A JP2014063919A (en) 2012-09-21 2012-09-21 Wafer processing method

Publications (1)

Publication Number Publication Date
JP2014063919A true JP2014063919A (en) 2014-04-10

Family

ID=50235559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012208732A Pending JP2014063919A (en) 2012-09-21 2012-09-21 Wafer processing method

Country Status (2)

Country Link
JP (1) JP2014063919A (en)
DE (1) DE102013218805B4 (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004228392A (en) * 2003-01-24 2004-08-12 Seiko Epson Corp Method of manufacturing semiconductor device and method of manufacturing semiconductor module
JP2005019435A (en) * 2003-06-23 2005-01-20 Sharp Corp Wafer polishing method
JP2005026413A (en) * 2003-07-01 2005-01-27 Renesas Technology Corp Semiconductor wafer, semiconductor device, and its manufacturing method
JP2005109155A (en) * 2003-09-30 2005-04-21 Disco Abrasive Syst Ltd Semiconductor wafer processing method
JP2011155209A (en) * 2010-01-28 2011-08-11 Hitachi Chem Co Ltd Method of manufacturing semiconductor chip with adhesive, and method of manufacturing semiconductor device
JP2012009564A (en) * 2010-06-23 2012-01-12 Dowa Electronics Materials Co Ltd Thickness reduction processing method for wafer and method of manufacturing semiconductor device
JP2012182299A (en) * 2011-03-01 2012-09-20 Hitachi Chem Co Ltd Semiconductor substrate polishing liquid, and method for polishing semiconductor substrate

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004207606A (en) 2002-12-26 2004-07-22 Disco Abrasive Syst Ltd Wafer support plate
JP4035066B2 (en) 2003-02-04 2008-01-16 株式会社ルネサステクノロジ Manufacturing method of semiconductor device
JP2008129564A (en) 2006-11-21 2008-06-05 Hideaki Ishizuki Electronic-camera fitted super-high power aspherical lens
JP5296386B2 (en) 2008-01-11 2013-09-25 株式会社ディスコ Manufacturing method of laminated device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004228392A (en) * 2003-01-24 2004-08-12 Seiko Epson Corp Method of manufacturing semiconductor device and method of manufacturing semiconductor module
JP2005019435A (en) * 2003-06-23 2005-01-20 Sharp Corp Wafer polishing method
JP2005026413A (en) * 2003-07-01 2005-01-27 Renesas Technology Corp Semiconductor wafer, semiconductor device, and its manufacturing method
JP2005109155A (en) * 2003-09-30 2005-04-21 Disco Abrasive Syst Ltd Semiconductor wafer processing method
JP2011155209A (en) * 2010-01-28 2011-08-11 Hitachi Chem Co Ltd Method of manufacturing semiconductor chip with adhesive, and method of manufacturing semiconductor device
JP2012009564A (en) * 2010-06-23 2012-01-12 Dowa Electronics Materials Co Ltd Thickness reduction processing method for wafer and method of manufacturing semiconductor device
JP2012182299A (en) * 2011-03-01 2012-09-20 Hitachi Chem Co Ltd Semiconductor substrate polishing liquid, and method for polishing semiconductor substrate

Also Published As

Publication number Publication date
DE102013218805A1 (en) 2014-03-27
DE102013218805B4 (en) 2024-07-11

Similar Documents

Publication Publication Date Title
US9640420B2 (en) Wafer processing method
US9685377B2 (en) Wafer processing method
US8513096B2 (en) Wafer dividing method
CN100405554C (en) Manufacturing method of semiconductor device
US9362174B2 (en) Device wafer processing method
KR20170046584A (en) Wafer processing method
KR20200038416A (en) Wafer processing method
JP2017092125A (en) Wafer processing method
CN102299065B (en) The processing method of wafer
TWI505346B (en) Manufacturing method of semiconductor device
JP2017028160A (en) Wafer processing method
TW202416363A (en) Wafer processing method
JP5995599B2 (en) Wafer processing method
US20150170969A1 (en) Device wafer processing method
CN106024602A (en) Method of machining wafer
JP6042662B2 (en) Wafer processing method
JP6013831B2 (en) Wafer processing method
JP2014063919A (en) Wafer processing method
JP5570298B2 (en) Wafer processing method
JP2014033161A (en) Method for processing wafer
JP5995597B2 (en) Wafer processing method
JP6042654B2 (en) Wafer processing method
JP6057592B2 (en) Wafer processing method
JP6105872B2 (en) Wafer processing method
JP5995598B2 (en) Wafer processing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160712

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160714

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170214