JP2014060245A - 半導体装置 - Google Patents

Abstract

【課題】耐湿性を確保し、高周波特性の悪化を防ぎ、コストを増やすことなく静電耐量を向上させることができる半導体装置を得る。
【解決手段】半導体素子２が基板１上に設けられている。ゲート配線６及びソース配線７が、基板１上に配置され、それぞれ半導体素子２のゲート電極３及びソース電極４に電気的に接続されている。窓枠部１３が基板１上に配置され、半導体素子２を囲み、ゲート配線６及びソース配線７に接している。封止窓１４が窓枠部１３に接合され、半導体素子２を封止する。窓枠部１３は、１０^６〜１０^１０Ω／□のシート抵抗を持つ低融点ガラスである。
【選択図】図２

Description

本発明は、中空気密封止構造を有する半導体装置に関する。

ＧａＡｓ、ＧａＮなどの化合物半導体を用いた電界効果トランジスタ素子などの高周波半導体装置の汎用化が急速に進んでおり、コスト削減が強く求められている。この要求に応えるため、これまでの完全気密のメタルパッケージに代わって、低価格なモールドパッケージが採用されるようになっている。しかし、モールドパッケージのような非気密のパッケージを採用する場合には、水分に起因した様々な劣化を防ぐために半導体装置の耐湿性を確保する必要がある。従来は、基板の主表面上の半導体素子や各種金属膜の表面を、プラズマＣＶＤ等により形成した厚膜の絶縁膜で覆って水分の浸入を防ぐことで耐湿性を確保していた。

しかし、プラズマＣＶＤ等により形成した絶縁膜は、その成膜条件次第では水分を吸湿しやすくなる。また、厚膜化したことが原因で絶縁膜が水分をわずかに吸湿した際のストレス変化によって膜が剥れ、トランジスタ形状による段差部分においてカバレッジ性や膜質が悪化する。これにより水分を透過・吸湿しやすくなるため、半導体素子への水分の浸入を十分に防ぐことができず、水分に起因した様々な劣化が生じていた。さらに、厚膜の絶縁膜によって容量成分が増大して、高周波特性が悪化する。

この問題を解決するために、基板主面上で半導体素子を囲むガラス・フリットを接着剤としてキャップ・ウエハを基板主面に接着することで半導体素子を気密封止した中空気密封止構造を有する半導体装置が提案されている（例えば、特許文献１参照）。

特開平１０−７４８５５号公報

半導体装置は静電気放電（ESD: Electro Static Discharge）によって破壊される場合がある。これを防ぐために装置内に静電気保護回路を組み込む技術があるが、装置全体の面積が拡大してコスト削減の妨げとなる。特許文献１には静電気保護について記載も示唆もされていない。

本発明は、上述のような課題を解決するためになされたもので、その目的は耐湿性を確保し、高周波特性の悪化を防ぎ、コストを増やすことなく静電耐量を向上させることができる半導体装置を得るものである。

本発明に係る半導体装置は、基板と、前記基板上に配置され、第１及び第２の端子を持つ半導体素子と、前記基板上に配置され、前記半導体素子の前記第１の端子に電気的に接続された第１の配線と、前記基板上に配置され、前記半導体素子の前記第２の端子に電気的に接続された第２の配線と、前記基板上に配置され、前記半導体素子を囲み、前記第１及び第２の配線に接する窓枠部と、前記窓枠部に接合され、前記半導体素子を封止する封止窓とを備え、前記窓枠部は、１０^６〜１０^１０Ω／□のシート抵抗を持つ低融点ガラスであることを特徴とする。

本発明により、耐湿性を確保し、高周波特性の悪化を防ぎ、コストを増やすことなく静電耐量を向上させることができる。

本発明の実施の形態１に係る半導体装置を示す断面図である。 図１のＩ−ＩＩの位置における半導体装置の上面図である。 本発明の実施の形態２に係る半導体装置を示す断面図である。 図３のＩ−ＩＩの位置における半導体装置の上面図である。 本発明の実施の形態２に係る半導体装置を示す下面図である。

本発明の実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。

実施の形態１．
図１は、本発明の実施の形態１に係る半導体装置を示す断面図である。図２は、図１のＩ−ＩＩの位置における半導体装置の上面図である。Ｓｉの基板１上に半導体素子２が設けられている。本実施の形態の装置は、半導体素子２が電界効果トランジスタの場合の高周波高出力増幅器である。なお、半導体素子２は、電界効果トランジスタに限らず、バイポーラトランジスタ等でもよく、電界効果トランジスタが直接に基板１上に作り込まれている。

半導体素子２は、ゲート電極３、ソース電極４、及びドレイン電極５を有する。基板１上に配置されたゲート配線６、ソース配線７、及びドレイン配線８の一端がそれぞれゲート電極３、ソース電極４、及びドレイン電極５に電気的に接続され、それらの他端がそれぞれゲートパッド９、ソースパッド１０、及びドレインパッド１１に電気的に接続されている。半導体素子２は、プラズマＣＶＤなどで形成したＳｉＮ膜などの表面保護膜１２により覆われている。

窓枠部１３が基板１上に配置され、半導体素子２を含む封止エリアを囲み、ゲート配線６、ソース配線７、及びドレイン配線８と交差して接している。封止窓１４が窓枠部１３に接合され、半導体素子２を封止する。

窓枠部１３は、金属が含有されて導電性が付与された低融点ガラスであり、例えばバナジウム系ガラスである。バナジウム系ガラスは、４００℃以下で焼成可能であり、耐湿性が高い材料特性を有し、色調は黒色である。なお、低融点ガラスとして、４５０℃以下で焼成可能なビスマス系ガラス、鉛系ガラス、鉛フッ素系ガラスなどを使用してもよい。

本実施の形態の特徴として、低融点ガラスのシート抵抗（表面抵抗率）を１０^６〜１０^１０Ω／□とする。バナジウム系ガラスの場合、比抵抗が１０^６〜１０^８Ω・ｃｍであるために、厚みを１０〜１００μｍ程度とすれば、上記のシート抵抗を実現できる。また、バナジウム系以外の低融点ガラスの場合、比抵抗が１０^１２Ω・ｃｍ程度であるため、上記のシート抵抗を実現するには、厚みを１ｍ以上にする必要があり現実的では無い。そこで、例えば炭素材料などの導電性フィラーを充填して比抵抗を１０^６〜１０^８Ω・ｃｍにすれば、適切な厚みで上記のシート抵抗を実現できる。

窓枠部１３のシート抵抗が１０^１０Ω／□以下であれば、半導体素子２の静電気による帯電が生じにくくなり、静電耐量が向上する。具体的には、半導体素子２のゲート電極３に溜まった負電荷が低融点ガラスの窓枠部１３を通ってソース電極４側に抜けるため、静電気保護回路を組み込むことなくゲート破壊を防ぐことができる。よって、コストを増やすことなく静電耐量を向上させることができる。

また、窓枠部１３のシート抵抗が１０^６Ω／□以上であれば、電荷移動速度が遅いため、半導体素子２のゲート電極３、ソース電極４、及びドレイン電極５が窓枠部１３を介して互いに短絡するのを防ぐことができる。

また、窓枠部１３と封止窓１４とにより半導体素子２を中空状態で気密封止するため、半導体素子２の構造に依存することなく、耐湿性を確保することができる。特に、耐湿性が高いバナジウム系ガラスを窓枠部１３に用いれば、更に耐湿性が向上する。さらに、半導体素子２の周囲が中空となっているために、容量成分の増大を抑制して高周波特性の悪化を防ぐことができる。

また、表１は、各種材料のヤング率と熱膨張係数を示す。表２は、各種材料の短冊状の基板（長さ４ｍｍ、厚み０．１ｍｍ）同士を貼りあわせたものの片側を固定して温度を２００度変化させた際の反り量を示す。

反り量が５０μｍを超えるものは実装上の問題などにより使用できないため、封止窓１４と基板１の線膨張係数の差が４．３×１０^−６［／Ｋ］以下である必要がある。例えば、基板１がＳｉの場合には、封止窓１４の材質はＳｉと線膨張係数の近いガラスなどでもよいが、基板１と同じＳｉで封止窓１４を作製すれば、基板１の厚みが薄くなっても反りなどの問題が軽減するため、さらに好ましい。基板１がＳｉＣ、ＧａＡｓ、ＧａＮなどの半導体基板の場合でも、サファイア、セラミックなどの絶縁性基板の場合でも同様である。従って、封止窓１４の材料は、基板１と同じ材料、又は基板１との線膨張係数の差が４．３×１０^−６［／Ｋ］以下の材料であることが好ましい。

また、窓枠部１３の低融点ガラスは、基板１及び封止窓１４よりも赤外線の吸収が高いことが好ましい。これにより、低融点ガラスだけを赤外線で加熱できるため、半導体素子２を熱破壊することなく低融点ガラスを溶融することができる。この加圧焼成の際に封止窓１４を低融点ガラスに押し付けてもよい。

実施の形態２．
図３は、本発明の実施の形態２に係る半導体装置を示す断面図である。図４は、図３のＩ−ＩＩの位置における半導体装置の上面図である。図５は、本発明の実施の形態２に係る半導体装置を示す下面図である。

基板１の裏面に裏面パッド１５，１６，１７が設けられている。貫通電極１８，１９，２０が基板１を貫通してゲートパッド、ソースパッド１０、及びドレインパッド１１と裏面パッド１５，１６，１７をそれぞれ電気的に接続している。

本実施の形態でも、実施の形態１と同様に、１０^６〜１０^１０Ω／□のシート抵抗を持つ低融点ガラスである窓枠部１３がゲートパッド９、ソースパッド１０、及びドレインパッド１１と交差して接している。これにより、実施の形態１と同様の効果を得ることができる。

１ 基板
２ 半導体素子
３ ゲート電極（第１の端子）
４ ソース電極（第２の端子）
６ ゲート配線（第１の配線）
７ ソース配線（第２の配線）
１３ 窓枠部
１４ 封止窓
１５，１６，１７ 裏面パッド
１８，１９，２０ 貫通電極

Claims (7)

1. 基板と、
   前記基板上に配置された半導体素子と、
   前記基板上に配置され、前記半導体素子に電気的に接続された配線と、
   前記基板上に配置され、前記半導体素子を囲み、前記配線に接する窓枠部と、
   前記窓枠部に接合され、前記半導体素子を封止する封止窓とを備え、
   前記窓枠部は、１０^６〜１０^１０Ω／□のシート抵抗を持つ低融点ガラスであることを特徴とする半導体装置。
2. 前記半導体素子は第１及び第２の端子を持ち、
   前記配線は、前記第１及び第２の端子にそれぞれ電気的に接続された第１及び第２の配線を有することを特徴とする請求項１に記載の半導体装置。
3. 前記半導体素子は電界効果トランジスタであり、
   前記第１の端子は前記電界効果トランジスタのゲート電極であり、
   前記第２の端子は前記電界効果トランジスタのソース電極であることを特徴とする請求項２に記載の半導体装置。
4. 前記低融点ガラスは、バナジウム系ガラス、ビスマス系ガラス、鉛系ガラス、及び鉛フッ素系ガラスの何れかであることを特徴とする請求項１〜３の何れか１項に記載の半導体装置。
5. 前記封止窓の材料は、前記基板と同じ材料、又は前記基板との線膨張係数の差が４．３×１０^−６［／Ｋ］以下の材料であることを特徴とする請求項１〜４の何れか１項に記載の半導体装置。
6. 前記低融点ガラスは、前記基板及び前記封止窓よりも赤外線の吸収が高いことを特徴とする請求項１〜５の何れか１項に記載の半導体装置。
7. 前記基板の裏面に配置された第１及び第２の裏面パッドと、
   前記基板を貫通して前記第１及び第２の配線と前記第１及び第２の裏面パッドをそれぞれ電気的に接続する第１及び第２の貫通電極とを更に備えることを特徴とする請求項１〜６の何れか１項に記載の半導体装置。

Images