JP2014057469A - Semiconductor integrated circuit and method of operating the same - Google Patents
Semiconductor integrated circuit and method of operating the same Download PDFInfo
- Publication number
- JP2014057469A JP2014057469A JP2012201769A JP2012201769A JP2014057469A JP 2014057469 A JP2014057469 A JP 2014057469A JP 2012201769 A JP2012201769 A JP 2012201769A JP 2012201769 A JP2012201769 A JP 2012201769A JP 2014057469 A JP2014057469 A JP 2014057469A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- soft start
- control
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】軽負荷時のスイッチング動作の強制停止期間からスイッチング動作の再開の際の出力電圧の変動リップルを低減すること。
【解決手段】ヒステリシス比較回路13は軽負荷時の出力電圧VOUTの最大値の到達によるフィードバック信号FBの低しきい値電圧VthL以下の低下に応答してソフトスタート制御トランジスタQ2をオンにする制御出力信号CNTを生成して、スイッチ素子Q1のスイッチング動作が停止する。比較回路13はスイッチング停止による信号FBの高しきい値電圧VthH以上の上昇に応答して、素子Q2をオフにする制御出力信号CNTを生成する。ソフトスタート回路18とPWM比較器12と制御駆動回路16、17は信号CNTに応答した素子Q1のスイッチング再開時に素子Q1をオン状態に駆動する駆動出力信号GDを生成して、信号GDのパルス幅はスイッチング動作の再開の際に幅狭から次第に幅広に制御される。
【選択図】図1An object of the present invention is to reduce ripples in the output voltage when a switching operation is restarted from a forced stop period of the switching operation at a light load.
A hysteresis comparator circuit 13 controls to turn on a soft start control transistor Q2 in response to a decrease in a feedback signal FB below a low threshold voltage VthL due to the arrival of a maximum value of an output voltage VOUT at a light load. The output signal CNT is generated, and the switching operation of the switch element Q1 is stopped. The comparison circuit 13 generates a control output signal CNT for turning off the element Q2 in response to the increase of the signal FB over the high threshold voltage VthH due to the switching stop. The soft start circuit 18, the PWM comparator 12, and the control drive circuits 16 and 17 generate a drive output signal GD that drives the element Q1 to the ON state when switching of the element Q1 in response to the signal CNT is resumed, and the pulse width of the signal GD Is controlled from narrow to gradually wide when restarting the switching operation.
[Selection] Figure 1
Description
本発明は、スイッチング・レギュレータ方式のDC−DCコンバータに使用される半導体集積回路およびその動作方法に関し、特に軽負荷時のスイッチング動作の強制停止期間からスイッチング動作の再開の際の出力電圧の変動リップルを低減するのに有効な技術に関するものである。 The present invention relates to a semiconductor integrated circuit used for a DC-DC converter of a switching regulator type and an operation method thereof, and more particularly, an output voltage fluctuation ripple when a switching operation is restarted from a forced stop period of a switching operation at a light load. The present invention relates to a technique effective for reducing the above.
コンピュータ、周辺機器、テレビ、オーディオ、携帯電話等の電子機器では電源が使用されるが、種々の電源がある。リニア電圧レギュレータは回路が単純であること出力リップルが小さいと言う利点があるが、変換効率が低く消費電力が大きいと言う欠点がある。一方、この欠点を持たないスイッチング電源が、普及している。 A power source is used in electronic devices such as computers, peripheral devices, televisions, audios, and mobile phones, but there are various power sources. The linear voltage regulator has the advantage that the circuit is simple and the output ripple is small, but has the disadvantage that the conversion efficiency is low and the power consumption is large. On the other hand, switching power supplies that do not have this drawback are widespread.
スイッチング電源の一種としての降圧レギュレータは、入力電圧がメインスイッチを介してインダクタの一端に供給され、インダクタの一端と接地電圧との間にサブスイッチを接続して、インダクタの他端と接地電圧との間に平滑容量と負荷とを並列接続する。メインスイッチとサブスイッチとをオン状態とオフ状態とにそれぞれ制御することで容量を充電して出力電圧が高レベルの規定電圧に上昇すると、メインスイッチとサブスイッチとをオフ状態とオン状態とにそれぞれ制御することで容量を放電する。従って、容量の放電により出力電圧が低レベルの規定電圧に低下すると、メインスイッチとサブスイッチとをオン状態とオフ状態とにそれぞれ制御することで容量を再充電する。 In a step-down regulator as a kind of switching power supply, an input voltage is supplied to one end of an inductor via a main switch, a sub switch is connected between one end of the inductor and the ground voltage, and the other end of the inductor and the ground voltage are connected. A smoothing capacitor and a load are connected in parallel. When the capacitor is charged by controlling the main switch and the sub switch in the on state and the off state, respectively, and the output voltage rises to a specified voltage of a high level, the main switch and the sub switch are switched between the off state and the on state. The capacity is discharged by controlling each. Therefore, when the output voltage drops to a low level specified voltage due to the discharge of the capacitor, the capacitor is recharged by controlling the main switch and the sub switch in the on state and the off state, respectively.
スイッチング電源の他の一種としてのフライバック・コンバータは、110V/220Vの商用電源から直接DC電圧を得る際に電気的絶縁が必要な際に使用されるものである。このフライバック・コンバータは、インダクタではなくトランスを使用する。トランスの一次巻線と二次巻線とは逆極性に接続され、一次巻線の一端に入力電圧が供給され、一次巻線の他端はメインスイッチを介して接地電位に接続され、二次巻線の一端には整流ダイオードのアノードに接続され、整流ダイオードのカソードは平滑容量と負荷との並列接続を介して二次巻線の他端に接続される。メインスイッチのオン期間ではトランスの一次巻線の一次側電流は増加するが、トランスの二次巻線では整流ダイオードが逆バイアスされて、二次側電流は流れない。メインスイッチがオフ状態となると、トランスの磁場が電流を維持しようとするので、二次側電流が流れて、整流ダイオードを介して平滑容量が充電される。出力電圧は、入力電圧とメインスイッチのオン時間およびオフ時間、トランスの一次巻線と二次巻線との巻線比によって決定される。 A flyback converter as another type of switching power supply is used when electrical insulation is required when obtaining a DC voltage directly from a commercial power supply of 110V / 220V. This flyback converter uses a transformer rather than an inductor. The primary and secondary windings of the transformer are connected in reverse polarity, the input voltage is supplied to one end of the primary winding, the other end of the primary winding is connected to the ground potential via the main switch, and the secondary winding One end of the winding is connected to the anode of the rectifying diode, and the cathode of the rectifying diode is connected to the other end of the secondary winding through a parallel connection of a smoothing capacitor and a load. While the main switch is on, the primary current of the primary winding of the transformer increases. However, the rectifier diode is reverse-biased in the secondary winding of the transformer and no secondary current flows. When the main switch is turned off, the magnetic field of the transformer tries to maintain the current, so that the secondary current flows and the smoothing capacitor is charged via the rectifier diode. The output voltage is determined by the input voltage, the on time and the off time of the main switch, and the turns ratio of the primary and secondary windings of the transformer.
下記特許文献1の図1と図2と関連する開示とには、DC−DCコンバータの起動時のオーバーシュート電圧を抑制するためにDC−DCコンバータの起動時に大きな時定数を持つソフトスタート回路を使用することによってスイッチング動作のためのパルス幅を幅狭から次第に幅広に制御することが記載されている。このDC−DCコンバータは上述したフライバック・コンバータであり、トランスの一次巻線の一端に入力電圧が供給され、一次巻線の他端はメインスイッチを介して接地電位に接続され、二次巻線の一端には整流ダイオードのアノードに接続され、整流ダイオードのカソードは平滑容量と出力電圧検出回路との並列接続を介して二次巻線の他端に接続される。出力電圧検出回路はホトカップラの発光部を含み、出力電圧が定格電圧よりも高い場合には、出力電圧検出回路のホトカップラの発光部の電流が増大して、発光部の発光量が増大する。ソフトスタート回路は出力電圧検出回路のホトカップラの発光部と光学的に結合されたホトカップラの受光部を含み、出力電圧検出回路のホトカップラの発光量の増大に応答してホトカップラの受光部の内部インピーダンスが低下して、フィードバック端子の電圧が増大する。その結果、パルス幅制御ICは、フィードバック端子の電圧の増大に応答して、スイッチングパルス幅を幅広から幅狭に制御するので、出力電圧は低下することによって、出力電圧の増大が補償されるものである。
In the disclosure related to FIG. 1 and FIG. 2 of
本発明者は本発明に先立って、軽負荷時の電力効率を改善したスイッチング・レギュレータ方式のDC−DCコンバータに使用される半導体集積回路の開発に従事した。 Prior to the present invention, the present inventor was engaged in the development of a semiconductor integrated circuit used in a switching regulator type DC-DC converter with improved power efficiency at light load.
従来から、スイッチング電源では、重負荷時には負荷電流の増大によって出力電圧が低下すると、フィードバック制御によってパルス幅変調(PWM:Pulse Width Modulation)によって駆動パルス幅を増大して、出力電圧の低下を補償するものである。 Conventionally, in a switching power supply, when the output voltage decreases due to an increase in load current at heavy load, the drive pulse width is increased by pulse width modulation (PWM) by feedback control to compensate for the decrease in output voltage. Is.
更に従来から、スイッチング電源では、軽負荷時にスイッチング損失の増大による損失の増大による電力効率の低下を防止するために、軽負荷時にスイッチング周波数を低下するパルス周波数変調(PFM:Pulse Frequency Modulation)の制御に移行するものである。このPFM制御のために、従来からスキップモードもしくはバーストモードと呼ばれる制御方式が採用されている。このスキップモードまたはバーストモードでは、出力電圧が低下することでフィードバック電圧が高レベルしきい値より増大するとPFM制御により出力電圧を増大させる。出力電圧が増大することでフィードバック電圧が低レベルしきい値より低下すると、スイッチング電源のスイッチング動作を停止させ、スイッチング電源の平滑容量を負荷電流により放電させ、出力電圧を直線的に低下させる。この動作を反復することで、スイッチング電源のスイッチング動作が間欠的に実行されるので、軽負荷時にスイッチング周波数を実効的に低下することが可能となって、軽負荷時にスイッチング損失を低下することが可能となる。 Furthermore, conventionally, in a switching power supply, in order to prevent a decrease in power efficiency due to an increase in loss due to an increase in switching loss at light load, control of pulse frequency modulation (PFM) for decreasing the switching frequency at light load is performed. It is intended to move to. For this PFM control, conventionally, a control method called skip mode or burst mode has been adopted. In this skip mode or burst mode, if the feedback voltage increases above the high level threshold due to a decrease in the output voltage, the output voltage is increased by PFM control. When the feedback voltage falls below the low level threshold due to the increase in the output voltage, the switching operation of the switching power supply is stopped, the smoothing capacity of the switching power supply is discharged by the load current, and the output voltage is lowered linearly. By repeating this operation, the switching operation of the switching power supply is executed intermittently, so that the switching frequency can be effectively reduced at light loads, and the switching loss can be reduced at light loads. It becomes possible.
図6は、本発明に先立って本発明者等によって検討されたスイッチング・レギュレータ方式のDC−DCコンバータに使用される半導体集積回路の構成を示す図である。 FIG. 6 is a diagram showing a configuration of a semiconductor integrated circuit used in a switching regulator type DC-DC converter studied by the present inventors prior to the present invention.
図6に示すようにスイッチング・レギュレータ方式のDC−DCコンバータは、PWM制御回路としての半導体集積回路1とスイッチ素子としてのNチャネルパワーMOS電界効果トランジスタQ1とトランス2と整流平滑・出力電圧検出回路3とを含んでいる。図6に示すようにトランス2の一次巻線と二次巻線とは逆極性に接続されているので、図6に示すスイッチング・レギュレータ方式のDC−DCコンバータは上述したフライバック・コンバータとして構成されている。
As shown in FIG. 6, the switching regulator type DC-DC converter includes a semiconductor integrated
PWM制御回路である半導体集積回路1は、フィードバック回路11とPWM比較器12とヒステリシス比較回路13と三角波発振器14とオア論理回路15と制御フリップフロップ16と駆動回路17とを含むものである。
The semiconductor integrated
入力電圧VINは半導体集積回路1の電源電圧Vccとして供給されるとともにトランス2の一次巻線を介してトランジスタQ1のドレインに接続され、トランジスタQ1のソースは接地電位GNDに接続される。フィードバック回路11は、抵抗R1と容量C3とホトカップラの受光部PC2とを含む。抵抗R1は電源電圧Vccとフィードバック端子FBとの間に接続され、容量C3とホトカップラの受光部PC2とはフィードバック端子FBと接地電位GNDとの間に並列に接続されている。フィードバック端子FBは、PWM比較器12の反転入力端子−とヒステリシス比較回路13の反転入力端子−とに接続されている。ヒステリシス比較回路13の非反転入力端子+には基準電圧VBBが供給され、三角波発振器14はPWM比較器12の非反転入力端子+と制御フリップフロップ16のセット入力端子Sとに接続される。PWM比較器12の出力端子とヒステリシス比較回路13の出力端子とはオア論理回路15の一方の入力端子と他方の入力端子とにそれぞれ接続され、オア論理回路15の出力端子は制御フリップフロップ16のリセット入力端子Rに接続される。制御フリップフロップ16のデータ出力端子Qは駆動回路17の入力端子に接続され、駆動回路17の出力端子から生成される駆動出力信号GDはトランジスタQ1のゲートに供給される。
The input voltage VIN is supplied as the power supply voltage Vcc of the semiconductor integrated
トランス2の二次巻線の一端は整流ダイオードD1のアノードに接続されて、整流ダイオードD1のカソードはツェナーダイオードZD1のカソードと平滑容量C2の一端に接続され、ツェナーダイオードZD1のアノードはホトカップラの発光部PC1の一端に接続され、平滑容量C2の他端とホトカップラの発光部PC1の他端はトランス2の二次巻線の他端と接続される。
One end of the secondary winding of the
半導体集積回路1の電源電圧Vccの電源供給端子と接地電位GNDの間には入力電圧VINのリップル成分を低減するためのデカップリング容量C1が接続され、整流平滑・出力電圧検出回路3の平滑容量C2の両端間から出力電圧VOUTが生成される。尚、フィードバック回路11のホトカップラの受光部PC2と整流平滑・出力電圧検出回路3のホトカップラの発光部PC1とは、光学的に結合されている。
A decoupling capacitor C1 for reducing a ripple component of the input voltage VIN is connected between the power supply terminal of the power supply voltage Vcc of the semiconductor integrated
図7は、図6に示した本発明に先立って本発明者等によって検討されたスイッチング・レギュレータ方式のDC−DCコンバータの動作を説明する波形を示す図である。 FIG. 7 is a diagram showing waveforms for explaining the operation of the switching regulator type DC-DC converter studied by the present inventors prior to the present invention shown in FIG.
図7の上部に、図6に示したスイッチング・レギュレータ方式のDC−DCコンバータの整流平滑・出力電圧検出回路3の平滑容量C2の両端間から生成される出力電圧VOUTの波形が示されている。
The waveform of the output voltage VOUT generated from both ends of the smoothing capacitor C2 of the rectifying / smoothing / output
図7の中央部に、図6に示したスイッチング・レギュレータ方式のDC−DCコンバータのヒステリシス比較回路13の高レベルしきい値VthHおよび低レベルしきい値VthLと、フィードバック端子FBのフィードバック信号FBと、三角波発振器14の三角波発振信号OSCとの各波形が示されている。
In the center of FIG. 7, the high level threshold VthH and the low level threshold VthL of the
フィードバック信号FBがヒステリシス比較回路13の高レベルしきい値VthHよりも上昇すると、ヒステリシス比較回路13のしきい値電圧は高レベルしきい値VthHから低レベルしきい値VthLに変化する。三角波発振器14の三角波発振信号OSCの各三角波の立ち下がりに応答して制御フリップフロップ16のセット入力端子Sにハイレベルのセット入力信号が供給されて、制御フリップフロップ16がセット状態に制御されるので、制御フリップフロップ16のデータ出力端子Qはローレベルからハイレベルに変化する。その結果、三角波発振器14の三角波発振信号OSCの各三角波の立ち下がりに応答して、駆動回路17の出力端子から生成される駆動出力信号GDも、ローレベルからハイレベルに変化する。フィードバック信号FBよりも三角波発振信号OSCがハイレベルとなると、PWM比較器12のハイレベルの出力信号はオア論理回路15を介して制御フリップフロップ16のリセット入力端子Rに供給され、制御フリップフロップ16がリセット状態に制御され、制御フリップフロップ16のデータ出力端子Qはハイレベルからローレベルに変化する。従って、駆動回路17の出力端子から生成される駆動出力信号GDは、ハイレベルからローレベルに変化する。駆動出力信号GDのハイレベル期間に、トランジスタQ1にはトランス2の一次巻線の一次側電流が流れる。従って、整流平滑・出力電圧検出回路3の平滑容量C2の両端間から生成される出力電圧VOUTの電圧レベルは、増大する。その結果、整流平滑・出力電圧検出回路3のホトカップラの発光部PC1の発光量が増大するので、光学的に結合されたフィードバック回路11のホトカップラの受光部PC2の受光量も増大する。従って、ホトカップラの受光部PCの電流が増大して、フィードバック回路11の抵抗R1の電圧降下が増大して、フィードバック信号FBの電圧レベルが低下する。このように、図7に示した波形においては、フィードバック信号FBの電圧レベルの低下によって駆動出力信号GDのパルス幅は次第に減少して、出力電圧VOUTの電圧レベルは最大値に到達する。
When the feedback signal FB rises above the high level threshold VthH of the
出力電圧VOUTの増大とは反対にフィードバック信号FBの電圧レベルが低下するものであり、フィードバック信号FBの電圧レベルがヒステリシス比較回路13の低レベルしきい値VthLよりも低下するとヒステリシス比較回路13のしきい値電圧は低レベルしきい値VthLから高レベルしきい値VthHに変化する。更に、フィードバック信号FBの電圧レベルがヒステリシス比較回路13の低レベルしきい値VthLよりも低下する際に、ヒステリシス比較回路13から生成されるハイレベル出力信号がオア論理回路15を介して制御フリップフロップ16のリセット端子Rに供給される。従って、図7に示したように、ヒステリシス比較回路13のしきい値電圧が高レベルしきい値VthHである期間TRESETに制御フリップフロップ16はリセット状態に制御されるので、制御フリップフロップ16のデータ出力端子Qと駆動回路17の駆動出力信号GDとはローレベルに維持される。その結果、この期間TRESETにスイッチング電源のスイッチング動作が強制的に停止されるので、平滑容量C2が負荷電流によって放電されて、出力電圧VOUTは直線的に低下する。
Contrary to the increase of the output voltage VOUT , the voltage level of the feedback signal FB decreases. When the voltage level of the feedback signal FB decreases below the low level threshold value VthL of the
出力電圧VOUTの低下とは反対にフィードバック信号FBの電圧レベルが増大するものであり、フィードバック信号FBがヒステリシス比較回路13の高レベルしきい値VthHよりも上昇するとヒステリシス比較回路13のしきい値電圧は高レベルしきい値VthHから低レベルしきい値VthLに変化する。従って、図7に示すように、フィードバック信号FBと三角波発振信号OSCとの電圧比較によってパルス幅変調された駆動出力信号GDがトランジスタQ1のゲートに供給され、出力電圧VOUTの増大が再開される。
The voltage level of the feedback signal FB increases contrary to the decrease of the output voltage VOUT. When the feedback signal FB rises above the high level threshold value VthH of the
しかし、図6に示したDC−DCコンバータは軽負荷時にスイッチング動作の強制停止期間TRESETからスイッチング動作が再開(リスタート)される際にパルス幅が最大の駆動出力信号GDがトランジスタQ1のゲートに供給されるので、出力電圧VOUTの変動リップルが大きいと言う問題が本発明に先立った本発明者による検討により明らかとされた。その結果、極端な場合には、トランジスタQ1が破壊されると言う問題を生じるものである。また、大きなパルス幅の駆動信号のインダクタや容量への急激な印加による「音鳴き」が発生すると言う問題も、本発明に先立った本発明者による検討により明らかとされた。 However, in the DC-DC converter shown in FIG. 6, when the switching operation is restarted from the forced stop period T RESET of the switching operation at a light load, the drive output signal GD having the maximum pulse width is the gate of the transistor Q1. Therefore, the problem that the fluctuation ripple of the output voltage VOUT is large has been clarified by the study by the present inventor prior to the present invention. As a result, in an extreme case, there arises a problem that the transistor Q1 is destroyed. Further, the problem that “sounding” occurs due to abrupt application of a drive signal having a large pulse width to an inductor or a capacitor has been clarified by examination by the inventors prior to the present invention.
このような課題を解決するための手段等を以下に説明するが、その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。 Means for solving such problems will be described below, but other problems and novel features will become apparent from the description of the present specification and the accompanying drawings.
本願において開示される代表的な実施の形態の概要を簡単に説明すれば、下記のとおりである。 The outline of the typical embodiment disclosed in the present application will be briefly described as follows.
すなわち、代表的な実施の形態による半導体集積回路は、スイッチ素子(Q1)とフィードバック回路(11)とPWM比較器(12)とヒステリシス比較回路(13)と三角波発振器(14)と制御駆動回路(16、17)とソフトスタート回路(18)とソフトスタート制御トランジスタ(Q2)とを具備する。 That is, the semiconductor integrated circuit according to the representative embodiment includes a switch element (Q1), a feedback circuit (11), a PWM comparator (12), a hysteresis comparison circuit (13), a triangular wave oscillator (14), and a control drive circuit ( 16, 17), a soft start circuit (18), and a soft start control transistor (Q2).
ヒステリシス比較回路(13)は、低しきい値電圧(VthL)と高しきい値電圧(VthH)とを生成して、軽負荷時での出力電圧(VOUT)の最大値への到達によってフィードバック信号(FB)が低しきい値電圧(VthL)より低下することに応答して、ソフトスタート制御トランジスタ(Q2)をオン状態に制御する制御出力信号(CNT)を生成する。 The hysteresis comparison circuit (13) generates a low threshold voltage (VthL) and a high threshold voltage (VthH), and feeds back by reaching the maximum value of the output voltage (V OUT ) at light load. In response to the signal (FB) falling below the low threshold voltage (VthL), a control output signal (CNT) for controlling the soft start control transistor (Q2) to be turned on is generated.
PWM比較器(12)と制御駆動回路(16、17)とは、軽負荷時での出力電圧(VOUT)の最大値への到達によってヒステリシス比較回路(13)から生成される制御出力信号(CNT)に応答して、スイッチ素子(Q1)のスイッチング動作を停止する(図2の期間TRESET参照)。 The PWM comparator (12) and the control drive circuits (16, 17) are controlled output signals (13) generated from the hysteresis comparison circuit (13) when the output voltage (V OUT ) reaches the maximum value at light load. In response to CNT), the switching operation of the switch element (Q1) is stopped (see period T RESET in FIG. 2).
ヒステリシス比較回路(13)は、スイッチ素子(Q1)のスイッチング動作の停止による出力電圧(VOUT)の低下によってフィードバック信号(FB)が高しきい値電圧(VthH)よりも上昇することに応答して、ソフトスタート制御トランジスタ(Q2)をオフ状態に制御する制御出力信号(CNT)を生成する。ソフトスタート回路(18)とPWM比較器(12)と制御駆動回路(16、17)とは、スイッチ素子(Q1)のスイッチング動作の停止の後にヒステリシス比較回路(13)の制御出力信号(CNT)に応答してスイッチ素子(Q1)のスイッチング動作を再開する際に、スイッチ素子(Q1)をオン状態に駆動する駆動出力信号(GD)を生成する。駆動出力信号(GD)のパルス幅は、スイッチング動作の再開の際に幅狭から次第に幅広に制御される(図1、図2参照)。 The hysteresis comparison circuit (13) responds to the feedback signal (FB) rising above the high threshold voltage (VthH) due to a decrease in the output voltage (V OUT ) due to the switching operation of the switching element (Q1) being stopped. Thus, a control output signal (CNT) for controlling the soft start control transistor (Q2) to be turned off is generated. The soft start circuit (18), the PWM comparator (12), and the control drive circuit (16, 17) are connected to the control output signal (CNT) of the hysteresis comparison circuit (13) after the switching operation of the switch element (Q1) is stopped. When the switching operation of the switch element (Q1) is resumed in response to the above, a drive output signal (GD) that drives the switch element (Q1) to the ON state is generated. The pulse width of the drive output signal (GD) is controlled from narrow to gradually wide when restarting the switching operation (see FIGS. 1 and 2).
本願において開示される実施の形態のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。 The following is a brief description of an effect obtained by the typical embodiment of the embodiments disclosed in the present application.
すなわち、本半導体集積回路によれば、スイッチング・レギュレータ方式のDC−DCコンバータの軽負荷時のスイッチング動作の強制停止期間からスイッチング動作の再開の際の出力電圧の変動リップルを低減することができる。 In other words, according to the present semiconductor integrated circuit, it is possible to reduce the fluctuation ripple of the output voltage when the switching operation is restarted from the forced stop period of the switching operation at a light load of the DC-DC converter of the switching regulator system.
1.実施の形態の概要
まず、本願において開示される代表的な実施の形態についてその概要を説明する。代表的な実施の形態の概要説明で括弧を付して参照する図面の参照符号は、それが付された構成要素の概念に含まれるものを例示するに過ぎない。
1. First, an outline of a typical embodiment disclosed in the present application will be described. The reference numerals of the drawings referred to in parentheses in the outline description of the representative embodiment merely exemplify what is included in the concept of the component to which the reference numeral is attached.
〔1〕代表的な実施の形態による半導体集積回路は、スイッチ素子(Q1:M1、M2)とフィードバック回路(11、22)とPWM比較器(12)とヒステリシス比較回路(13)と三角波発振器(14)と制御駆動回路(16、17、24)とソフトスタート回路(18)とソフトスタート制御トランジスタ(Q2)とを具備する。 [1] A semiconductor integrated circuit according to a typical embodiment includes a switch element (Q1: M1, M2), a feedback circuit (11, 22), a PWM comparator (12), a hysteresis comparison circuit (13), and a triangular wave oscillator ( 14), a control drive circuit (16, 17, 24), a soft start circuit (18), and a soft start control transistor (Q2).
前記スイッチ素子(Q1:M1、M2)は出力回路(3:L、C2)と接続可能とされて、前記出力回路は前記スイッチ素子のスイッチング動作に応答して出力電圧(VOUT)を生成する。 The switch elements (Q1: M1, M2) can be connected to an output circuit (3: L, C2), and the output circuit generates an output voltage (V OUT ) in response to a switching operation of the switch element. .
前記フィードバック回路(11、22)は、前記出力回路から生成される前記出力電圧に応答して、フィードバック信号(FB)を生成して、前記フィードバック信号は前記PWM比較器(12)と前記ヒステリシス比較回路(13)に供給される。 The feedback circuit (11, 22) generates a feedback signal (FB) in response to the output voltage generated from the output circuit. The feedback signal is compared with the PWM comparator (12) and the hysteresis comparison. It is supplied to the circuit (13).
前記ソフトスタート制御トランジスタ(Q2)は前記ソフトスタート回路(18)のソフトスタート端子と接地電位(GND)との間に接続されて、前記ソフトスタート制御トランジスタ(Q2)のオン状態とオフ状態とは前記ヒステリシス比較回路(13)のオン制御出力信号とオフ制御出力信号(CNT)とによってそれぞれ制御される。 The soft start control transistor (Q2) is connected between the soft start terminal of the soft start circuit (18) and a ground potential (GND), and the ON state and the OFF state of the soft start control transistor (Q2) are The hysteresis comparison circuit (13) is controlled by an on control output signal and an off control output signal (CNT), respectively.
前記ソフトスタート回路は、電源電圧(Vcc)と前記ソフトスタート端子との間に接続された充電回路(CS1)を含み、前記ソフトスタート端子と前記接地電位(GND)との間にはソフトスタート容量(C4)が接続可能とされ、前記ソフトスタート制御トランジスタがオフ状態に制御されることによって前記ソフトスタート端子からソフトスタート信号(SS)を生成する。 The soft start circuit includes a charging circuit (CS1) connected between a power supply voltage (Vcc) and the soft start terminal, and a soft start capacitor is connected between the soft start terminal and the ground potential (GND). (C4) is connectable, and the soft start control transistor is controlled to be in an OFF state, thereby generating a soft start signal (SS) from the soft start terminal.
前記三角波発振器(14)は三角波発振信号(OSC)を生成して、前記三角波発振信号は前記PWM比較器と前記制御駆動回路とに供給される。 The triangular wave oscillator (14) generates a triangular wave oscillation signal (OSC), and the triangular wave oscillation signal is supplied to the PWM comparator and the control drive circuit.
前記ヒステリシス比較回路(13)は、低しきい値電圧(VthL)と前記低しきい値電圧よりも高レベルの高しきい値電圧(VthH)とを生成するものである。 The hysteresis comparison circuit (13) generates a low threshold voltage (VthL) and a high threshold voltage (VthH) that is higher than the low threshold voltage.
前記ヒステリシス比較回路(13)は、軽負荷時での前記出力電圧の最大値への到達によって前記フィードバック信号が前記低しきい値電圧より低下することに応答して、前記ソフトスタート制御トランジスタ(Q2)を前記オン状態に制御する前記オン制御出力信号を生成する。 The hysteresis comparison circuit (13) is responsive to the feedback signal falling below the low threshold voltage due to the maximum value of the output voltage at light load, in response to the soft start control transistor (Q2). ) Is generated to control the on state to the on state.
前記PWM比較器(12)と前記制御駆動回路(16、17、24)とは、前記軽負荷時での前記出力電圧の前記最大値への前記到達によって前記ヒステリシス比較回路(13)から生成される前記オン制御出力信号に応答して、前記スイッチ素子のスイッチング動作を停止するものである(図2の期間TRESET参照)。 The PWM comparator (12) and the control drive circuit (16, 17, 24) are generated from the hysteresis comparison circuit (13) when the output voltage reaches the maximum value at the time of the light load. In response to the ON control output signal, the switching operation of the switch element is stopped (see period T RESET in FIG. 2).
前記ヒステリシス比較回路(13)は、前記スイッチ素子の前記スイッチング動作の停止による前記出力電圧の低下によって前記フィードバック信号が前記高しきい値電圧よりも上昇することに応答して、前記ソフトスタート制御トランジスタ(Q2)を前記オフ状態に制御する前記オフ制御出力信号を生成する。 The hysteresis comparison circuit (13) is responsive to the feedback signal rising above the high threshold voltage due to a decrease in the output voltage due to the switching operation of the switching element being stopped. The off control output signal for controlling (Q2) to the off state is generated.
前記ソフトスタート回路と前記PWM比較器と前記制御駆動回路とは、前記スイッチ素子の前記スイッチング動作の前記停止の後に前記ヒステリシス比較回路の前記オフ制御出力信号に応答して前記スイッチ素子の前記スイッチング動作を再開する際に、前記スイッチ素子をオン状態に駆動する駆動出力信号(GD)を生成する。 The soft start circuit, the PWM comparator, and the control drive circuit are configured to perform the switching operation of the switch element in response to the OFF control output signal of the hysteresis comparison circuit after the stop of the switching operation of the switch element. When the operation is resumed, a drive output signal (GD) for driving the switch element to the ON state is generated.
前記駆動出力信号(GD)のパルス幅は、前記スイッチング動作の再開の際に、幅狭から次第に幅広に制御されることを特徴とするものである(図1、図2参照)。 The pulse width of the drive output signal (GD) is controlled from narrow to gradually wide when the switching operation is resumed (see FIGS. 1 and 2).
前記実施の形態によれば、軽負荷時のスイッチング動作の強制停止期間からスイッチング動作の再開の際の出力電圧の変動リップルを低減することができる。 According to the embodiment, it is possible to reduce the fluctuation ripple of the output voltage at the time of restarting the switching operation from the forced stop period of the switching operation at the time of light load.
好適な実施の形態では、前記スイッチング動作の前記再開の際に、前記PWM比較器と前記制御駆動回路とは、前記三角波発振器から生成される前記三角波発振信号の立ち下がりと前記ヒステリシス比較回路から生成される前記オフ制御出力信号とに応答して、前記スイッチ素子を前記オン状態に駆動するものである。 In a preferred embodiment, when the switching operation is resumed, the PWM comparator and the control drive circuit are generated from the falling edge of the triangular wave oscillation signal generated from the triangular wave oscillator and the hysteresis comparison circuit. In response to the OFF control output signal, the switch element is driven to the ON state.
前記スイッチング動作の前記再開の際に、前記PWM比較器は前記フィードバック回路の前記フィードバック信号と前記ソフトスタート回路の前記ソフトスタート信号とから低レベルの信号を選択して、当該選択した低レベルの信号より前記三角波発振信号が高レベルとなることに応答して前記スイッチ素子を前記オフ状態に制御する比較出力信号を生成する。 Upon restarting the switching operation, the PWM comparator selects a low level signal from the feedback signal of the feedback circuit and the soft start signal of the soft start circuit, and the selected low level signal Further, a comparison output signal for controlling the switch element to the OFF state is generated in response to the triangular wave oscillation signal becoming a high level.
前記PWM比較器から生成される前記比較出力信号に応答して、前記制御駆動回路は、前記スイッチ素子を前記オフ状態に駆動することを特徴とするものである(図1、図2参照)。 In response to the comparison output signal generated from the PWM comparator, the control drive circuit drives the switch element to the OFF state (see FIGS. 1 and 2).
他の好適な実施の形態では、前記スイッチ素子(Q1)はトランス(2)の一次巻線に接続可能とされて、前記トランス(2)の二次巻線は前記出力回路(3)と接続され、前記出力回路はホトカップラの発光部(PC1)を含む。 In another preferred embodiment, the switch element (Q1) can be connected to the primary winding of the transformer (2), and the secondary winding of the transformer (2) is connected to the output circuit (3). The output circuit includes a light emitting unit (PC1) of a photocoupler.
前記フィードバック回路(11)は、前記出力回路は前記ホトカップラの前記発光部(PC1)と光学的に結合された前記ホトカップラの受光部(PC2)を含むことを特徴とするものである(図1参照)。 The feedback circuit (11) is characterized in that the output circuit includes a light receiving part (PC2) of the photocoupler optically coupled to the light emitting part (PC1) of the photocoupler (see FIG. 1). ).
更に他の好適な実施の形態では、前記出力回路は、整流ダイオード(D1)と平滑容量(C2)とを更に含む。 In still another preferred embodiment, the output circuit further includes a rectifier diode (D1) and a smoothing capacitor (C2).
前記トランスの前記二次巻線の一端に前記整流ダイオードのアノードが接続され、前記整流ダイオードのカソードに前記ホトカップラの前記受光部の一端と前記平滑容量の一端とが接続され、前記トランスの前記二次巻線の他端に前記ホトカップラの前記受光部の他端と前記平滑容量の他端とが接続されたことを特徴とするものである(図1参照)。 The anode of the rectifier diode is connected to one end of the secondary winding of the transformer, and one end of the light receiving unit of the photocoupler and one end of the smoothing capacitor are connected to the cathode of the rectifier diode, and the second of the transformer The other end of the next winding is connected to the other end of the light receiving portion of the photocoupler and the other end of the smoothing capacitor (see FIG. 1).
より好適な実施の形態では、前記トランスの前記一次巻線と前記二次巻線とは逆極性に接続されて、前記半導体集積回路と前記スイッチ素子と前記トランス(2)と前記出力回路(3)とは、フライバック・コンバータを構成することを特徴とするものである(図1参照)。 In a more preferred embodiment, the primary winding and the secondary winding of the transformer are connected in reverse polarity, and the semiconductor integrated circuit, the switch element, the transformer (2), and the output circuit (3 ) Is a feature of constituting a flyback converter (see FIG. 1).
他のより好適な実施の形態では、前記スイッチ素子は、トランジスタの半導体チップによって構成される。 In another more preferred embodiment, the switch element is constituted by a semiconductor chip of a transistor.
前記フィードバック回路と前記PWM比較器と前記ヒステリシス比較回路と前記三角波発振器と前記制御駆動回路と前記ソフトスタート回路と前記ソフトスタート制御トランジスタとは、前記半導体集積回路の1個の半導体チップに集積化される。 The feedback circuit, the PWM comparator, the hysteresis comparison circuit, the triangular wave oscillator, the control drive circuit, the soft start circuit, and the soft start control transistor are integrated on one semiconductor chip of the semiconductor integrated circuit. The
前記スイッチ素子を構成する前記トランジスタの前記半導体チップと前記半導体集積回路の前記1個の半導体チップとは、システム・イン・パッケージ(SIP)の1個のパッケージに封止されたことを特徴とするものである(図1参照)。 The semiconductor chip of the transistor constituting the switch element and the one semiconductor chip of the semiconductor integrated circuit are sealed in one package of a system-in-package (SIP). (See FIG. 1).
更に他のより好適な実施の形態では、前記スイッチ素子は、トランジスタによって構成される。 In still another more preferred embodiment, the switch element is constituted by a transistor.
前記フィードバック回路と前記PWM比較器と前記ヒステリシス比較回路と前記三角波発振器と前記制御駆動回路と前記ソフトスタート回路と前記ソフトスタート制御トランジスタと前記スイッチ素子を構成する前記トランジスタとは、モノリシック半導体集積回路の1個のチップに集積化されたことを特徴とするものである。 The feedback circuit, the PWM comparator, the hysteresis comparison circuit, the triangular wave oscillator, the control drive circuit, the soft start circuit, the soft start control transistor, and the transistor constituting the switch element are monolithic semiconductor integrated circuits. It is characterized by being integrated on one chip.
別のより好適な実施の形態では、前記スイッチ素子は、ハイサイドスイッチ(M1)とローサイドスイッチ(M2)とを含むものである。 In another more preferred embodiment, the switch element includes a high side switch (M1) and a low side switch (M2).
前記ハイサイドスイッチと前記ローサイドスイッチとは、前記制御駆動回路(24)によって相補的に駆動されるものである。 The high side switch and the low side switch are driven complementarily by the control drive circuit (24).
前記ハイサイドスイッチと前記ローサイドスイッチとが接続されたスイッチングノード(SW)は、インダクタ(L)の一端に接続可能とされる。 A switching node (SW) to which the high side switch and the low side switch are connected can be connected to one end of an inductor (L).
前記インダクタの他端は平滑容量(C2)の一端に接続可能され、前記平滑容量の他端は前記接地電位(GND)に接続され、前記インダクタの前記他端と前記平滑容量の前記一端との接続ノードから出力電圧(VOUT)が生成可能とされたことを特徴とするものである(図5参照)。 The other end of the inductor can be connected to one end of a smoothing capacitor (C2), the other end of the smoothing capacitor is connected to the ground potential (GND), and the other end of the inductor and the one end of the smoothing capacitor An output voltage (V OUT ) can be generated from the connection node (see FIG. 5).
更に別のより好適な実施の形態では、前記PWM比較器(12)と前記制御駆動回路(24)とは、前記軽負荷時での前記出力電圧の前記最大値への前記到達によって前記ヒステリシス比較回路(13)から生成される前記オン制御出力信号に応答して、前記ハイサイドスイッチ(M1)のスイッチング動作を停止するものである(図1の期間TRESET参照)。 In still another more preferred embodiment, the PWM comparator (12) and the control drive circuit (24) are configured to compare the hysteresis when the output voltage reaches the maximum value at the light load. In response to the ON control output signal generated from the circuit (13), the switching operation of the high-side switch (M1) is stopped (refer to the period T RESET in FIG. 1).
具体的な実施の形態では、前記半導体集積回路は、前記ローサイドスイッチ(M2)に流れる電流の極性反転が発生して前記スイッチングノード(SW)の電圧上昇を検出することによって検出信号を生成する逆電流検出回路(25)を更に具備する。 In a specific embodiment, the semiconductor integrated circuit generates a detection signal by detecting a voltage increase of the switching node (SW) due to a polarity reversal of a current flowing through the low-side switch (M2). A current detection circuit (25) is further provided.
前記制御駆動回路(24)は、前記ハイサイドスイッチ(M1)の前記スイッチング動作が停止される期間(TRESET)において、前記逆電流検出回路の前記検出信号に応答して、前記ローサイドスイッチ(M2)のスイッチング動作を停止することを特徴とするものである(図5参照)。 The control drive circuit (24) responds to the detection signal of the reverse current detection circuit during a period (T RESET ) during which the switching operation of the high side switch (M1) is stopped. ) Switching operation is stopped (see FIG. 5).
他の具体的な実施の形態では、前記半導体集積回路と前記ハイサイドスイッチと前記ローサイドスイッチと前記インダクタと前記平滑容量とは、同期整流型スイッチング・レギュレータを構成することを特徴とするものである(図5参照)。 In another specific embodiment, the semiconductor integrated circuit, the high-side switch, the low-side switch, the inductor, and the smoothing capacitor constitute a synchronous rectification switching regulator. (See FIG. 5).
より具体的な実施の形態では、前記ハイサイドスイッチと前記ローサイドスイッチは、第1トランジスタの第1半導体チップと第2トランジスタの第2半導体チップとによってそれぞれ構成される。 In a more specific embodiment, the high-side switch and the low-side switch are respectively configured by a first semiconductor chip of a first transistor and a second semiconductor chip of a second transistor.
前記フィードバック回路と前記PWM比較器と前記ヒステリシス比較回路と前記三角波発振器と前記制御駆動回路と前記ソフトスタート回路と前記ソフトスタート制御トランジスタと前記逆電流検出回路とは、前記半導体集積回路の1個の半導体チップに集積化される。 The feedback circuit, the PWM comparator, the hysteresis comparison circuit, the triangular wave oscillator, the control drive circuit, the soft start circuit, the soft start control transistor, and the reverse current detection circuit are included in one of the semiconductor integrated circuits. Integrated on a semiconductor chip.
前記第1半導体チップと前記第2半導体チップと前記半導体集積回路の前記1個の半導体チップは、システム・イン・パッケージ(SIP)の1個のパッケージに封止されたことを特徴とするものである(図1参照)。 The first semiconductor chip, the second semiconductor chip, and the one semiconductor chip of the semiconductor integrated circuit are sealed in one package of a system-in-package (SIP). Yes (see Figure 1).
他のより具体的な実施の形態では、前記ハイサイドスイッチと前記ローサイドスイッチは、第1トランジスタと第2トランジスタとによってそれぞれ構成される。 In another more specific embodiment, the high-side switch and the low-side switch are constituted by a first transistor and a second transistor, respectively.
前記フィードバック回路と前記PWM比較器と前記ヒステリシス比較回路と前記三角波発振器と前記制御駆動回路と前記ソフトスタート回路と前記ソフトスタート制御トランジスタと前記逆電流検出回路と前記第1トランジスタと前記第2トランジスタとは、モノリシック半導体集積回路の1個のチップに集積化されたことを特徴とするものである。 The feedback circuit, the PWM comparator, the hysteresis comparison circuit, the triangular wave oscillator, the control drive circuit, the soft start circuit, the soft start control transistor, the reverse current detection circuit, the first transistor, and the second transistor. Is characterized by being integrated on one chip of a monolithic semiconductor integrated circuit.
〔2〕別の観点の代表的な実施の形態は、スイッチ素子(Q1:M1、M2)とフィードバック回路(11、22)とPWM比較器(12)とヒステリシス比較回路(13)と三角波発振器(14)と制御駆動回路(16、17、24)とソフトスタート回路(18)とソフトスタート制御トランジスタ(Q2)とを具備する半導体集積回路の動作方法である。 [2] A typical embodiment of another aspect is that the switch elements (Q1: M1, M2), the feedback circuit (11, 22), the PWM comparator (12), the hysteresis comparison circuit (13), and the triangular wave oscillator ( 14), a control driving circuit (16, 17, 24), a soft start circuit (18), and a soft start control transistor (Q2).
前記スイッチ素子(Q1:M1、M2)は出力回路(3:L、C2)と接続可能とされて、前記出力回路は前記スイッチ素子のスイッチング動作に応答して出力電圧(VOUT)を生成する。 The switch elements (Q1: M1, M2) can be connected to an output circuit (3: L, C2), and the output circuit generates an output voltage (V OUT ) in response to a switching operation of the switch element. .
前記フィードバック回路(11、22)は、前記出力回路から生成される前記出力電圧に応答して、フィードバック信号(FB)を生成して、前記フィードバック信号は前記PWM比較器(12)と前記ヒステリシス比較回路(13)に供給される。 The feedback circuit (11, 22) generates a feedback signal (FB) in response to the output voltage generated from the output circuit. The feedback signal is compared with the PWM comparator (12) and the hysteresis comparison. It is supplied to the circuit (13).
前記ソフトスタート制御トランジスタ(Q2)は前記ソフトスタート回路(18)のソフトスタート端子と接地電位(GND)との間に接続されて、前記ソフトスタート制御トランジスタ(Q2)のオン状態とオフ状態とは前記ヒステリシス比較回路(13)のオン制御出力信号とオフ制御出力信号(CNT)とによってそれぞれ制御される。 The soft start control transistor (Q2) is connected between the soft start terminal of the soft start circuit (18) and a ground potential (GND), and the ON state and the OFF state of the soft start control transistor (Q2) are The hysteresis comparison circuit (13) is controlled by an on control output signal and an off control output signal (CNT), respectively.
前記ソフトスタート回路は、電源電圧(Vcc)と前記ソフトスタート端子との間に接続された充電回路(CS1)を含み、前記ソフトスタート端子と前記接地電位(GND)との間にはソフトスタート容量(C4)が接続可能とされ、前記ソフトスタート制御トランジスタがオフ状態に制御されることによって前記ソフトスタート端子からソフトスタート信号(SS)を生成する。 The soft start circuit includes a charging circuit (CS1) connected between a power supply voltage (Vcc) and the soft start terminal, and a soft start capacitor is connected between the soft start terminal and the ground potential (GND). (C4) is connectable, and the soft start control transistor is controlled to be in an OFF state, thereby generating a soft start signal (SS) from the soft start terminal.
前記三角波発振器(14)は三角波発振信号(OSC)を生成して、前記三角波発振信号は前記PWM比較器と前記制御駆動回路とに供給される。 The triangular wave oscillator (14) generates a triangular wave oscillation signal (OSC), and the triangular wave oscillation signal is supplied to the PWM comparator and the control drive circuit.
前記ヒステリシス比較回路(13)は、低しきい値電圧(VthL)と前記低しきい値電圧よりも高レベルの高しきい値電圧(VthH)とを生成するものである。 The hysteresis comparison circuit (13) generates a low threshold voltage (VthL) and a high threshold voltage (VthH) that is higher than the low threshold voltage.
前記ヒステリシス比較回路(13)は、軽負荷時での前記出力電圧の最大値への到達によって前記フィードバック信号が前記低しきい値電圧より低下することに応答して、前記ソフトスタート制御トランジスタ(Q2)を前記オン状態に制御する前記オン制御出力信号を生成する。 The hysteresis comparison circuit (13) is responsive to the feedback signal falling below the low threshold voltage due to the maximum value of the output voltage at light load, in response to the soft start control transistor (Q2). ) Is generated to control the on state to the on state.
前記PWM比較器(12)と前記制御駆動回路(16、17、24)とは、前記軽負荷時での前記出力電圧の前記最大値への前記到達によって前記ヒステリシス比較回路(13)から生成される前記オン制御出力信号に応答して、前記スイッチ素子のスイッチング動作を停止するものである(図2の期間TRESET参照)。 The PWM comparator (12) and the control drive circuit (16, 17, 24) are generated from the hysteresis comparison circuit (13) when the output voltage reaches the maximum value at the time of the light load. In response to the ON control output signal, the switching operation of the switch element is stopped (see period T RESET in FIG. 2).
前記ヒステリシス比較回路(13)は、前記スイッチ素子の前記スイッチング動作の停止による前記出力電圧の低下によって前記フィードバック信号が前記高しきい値電圧よりも上昇することに応答して、前記ソフトスタート制御トランジスタ(Q2)を前記オフ状態に制御する前記オフ制御出力信号を生成する。 The hysteresis comparison circuit (13) is responsive to the feedback signal rising above the high threshold voltage due to a decrease in the output voltage due to the switching operation of the switching element being stopped. The off control output signal for controlling (Q2) to the off state is generated.
前記ソフトスタート回路と前記PWM比較器と前記制御駆動回路とは、前記スイッチ素子の前記スイッチング動作の前記停止の後に前記ヒステリシス比較回路の前記オフ制御出力信号に応答して前記スイッチ素子の前記スイッチング動作を再開する際に、前記スイッチ素子をオン状態に駆動する駆動出力信号(GD)を生成する。 The soft start circuit, the PWM comparator, and the control drive circuit are configured to perform the switching operation of the switch element in response to the OFF control output signal of the hysteresis comparison circuit after the stop of the switching operation of the switch element. When the operation is resumed, a drive output signal (GD) for driving the switch element to the ON state is generated.
前記駆動出力信号(GD)のパルス幅は、前記スイッチング動作の再開の際に、幅狭から次第に幅広に制御されることを特徴とするものである(図1、図2参照)。 The pulse width of the drive output signal (GD) is controlled from narrow to gradually wide when the switching operation is resumed (see FIGS. 1 and 2).
前記実施の形態によれば、軽負荷時のスイッチング動作の強制停止期間からスイッチング動作の再開の際の出力電圧の変動リップルを低減することができる。 According to the embodiment, it is possible to reduce the fluctuation ripple of the output voltage at the time of restarting the switching operation from the forced stop period of the switching operation at the time of light load.
2.実施の形態の詳細
次に、実施の形態について更に詳述する。尚、発明を実施するための最良の形態を説明するための全図において、前記の図と同一の機能を有する部品には同一の符号を付して、その繰り返しの説明は省略する。
2. Details of Embodiment Next, the embodiment will be described in more detail. In all the drawings for explaining the best mode for carrying out the invention, components having the same functions as those in the above-mentioned drawings are denoted by the same reference numerals, and repeated description thereof is omitted.
[実施の形態1]
《DC−DCコンバータに使用される半導体集積回路の構成》
図1は、実施の形態1によるスイッチング・レギュレータ方式のDC−DCコンバータに使用される半導体集積回路の構成を示す図である。
[Embodiment 1]
<< Configuration of Semiconductor Integrated Circuit Used in DC-DC Converter >>
FIG. 1 is a diagram showing a configuration of a semiconductor integrated circuit used in the switching regulator type DC-DC converter according to the first embodiment.
図1に示すようにスイッチング・レギュレータ方式のDC−DCコンバータは、PWM制御回路としての半導体集積回路1とスイッチ素子としてのNチャネルパワーMOS電界効果トランジスタQ1とトランス2と整流平滑・出力電圧検出回路3とを含んでいる。図1に示すようにトランス2の一次巻線と二次巻線とは逆極性に接続されているので、図1に示すスイッチング・レギュレータ方式のDC−DCコンバータは上述したフライバック・コンバータとして構成される。尚、PWM制御回路としての半導体集積回路1の半導体チップとNチャネルパワーMOS電界効果トランジスタQ1の半導体チップとは、1個の樹脂パッケージに封止された半導体デバイスである。この半導体デバイスは、半導体業界では、システム・イン・パッケージ(SIP:System In Package)もしくはマルチ・チップ・モジュール(MCP:Multi-Chip Module)と呼ばれるハイブリッド型半導体集積回路である。
As shown in FIG. 1, a switching regulator type DC-DC converter includes a semiconductor integrated
PWM制御回路である半導体集積回路1は、フィードバック回路11とPWM比較器12とヒステリシス比較回路13と三角波発振器14と制御フリップフロップ16と駆動回路17とソフトスタート回路18とを含むものである。
The semiconductor integrated
入力電圧VINは半導体集積回路1の電源電圧Vccとして供給されるとともにトランス2の一次巻線を介してトランジスタQ1のドレインに接続され、トランジスタQ1のソースは接地電位GNDに接続される。フィードバック回路11は、抵抗R1と容量C3とホトカップラの受光部PC2とを含む。抵抗R1は電源電圧Vccとフィードバック端子FBとの間に接続され、容量C3とホトカップラの受光部PC2とはフィードバック端子FBと接地電位GNDとの間に並列に接続されている。フィードバック端子FBは、PWM比較器12の第1反転入力端子−とヒステリシス比較回路13の電圧比較器COMP1の反転入力端子−に接続されている。ヒステリシス比較回路13では電源電圧Vccと電圧比較器COMP1の非反転入力端子+の間には第2定電流回路CS2が接続され、電圧比較器COMP1の非反転入力端子+と接地電位GNDとの間には外部部品である抵抗R2が接続されている。電圧比較器COMP1の出力制御信号CNTにより、第2定電流回路CS2の定電流値が可変設定される。初期状態として、出力制御信号CNTはローレベルとされることによって第2定電流回路CS2の定電流値は小電流に設定されて、抵抗R2の端子間電圧は低しきい値電圧VthLに設定される。フィードバック信号FBが低しきい値電圧VthLより低下すると、電圧比較器COMP1の出力制御信号CNTはハイレベルとなり、第2定電流回路CS2の定電流値は大電流に設定されて、抵抗R2の端子間電圧は高しきい値電圧VthHに設定される。尚、電圧比較器COMP1の上述した2つのしきい値VthL、VthHは抵抗R2の抵抗値によって調整可能とされている。すなわち、抵抗R2の抵抗値は、DC−DCコンバータの仕様に対応するように、バーストモードの休止動作(スイッチング動作の強制停止期間TRESET)を所望に設定可能とされている。更にヒステリシス比較回路13の電圧比較器COMP1の出力制御信号CNTはソフトスタート制御用のNチャネルMOS電界効果トランジスタQ2のゲートに供給され、トランジスタQ2のソースとドレインは接地電位GNDとソフトスタート回路18のソフトスタート端子SSとにそれぞれ接続される。ソフトスタート回路18は電源電圧Vccとソフトスタート端子SSとの間に接続された第1定電流回路CS1とソフトスタート端子SSと接地電位GNDとの間に接続された容量C4とを含むものであり、ソフトスタート回路18のソフトスタート端子SSはPWM比較器12の第2反転入力端子−に接続される。三角波発振器14は、PWM比較器12の非反転入力端子+と制御フリップフロップ16のセット入力端子Sに接続される。PWM比較器12の出力端子は制御フリップフロップ16のリセット入力端子Rに接続され、制御フリップフロップ16のデータ出力端子Qは駆動回路17の入力端子に接続され、駆動回路17の出力端子から生成される駆動出力信号GDはトランジスタQ1のゲートに供給される。
The input voltage VIN is supplied as the power supply voltage Vcc of the semiconductor integrated
整流平滑・出力電圧検出回路3ではトランス2の二次巻線の一端は整流ダイオードD1のアノードに接続されて、整流ダイオードD1のカソードはツェナーダイオードZD1のカソードと平滑容量C2の一端に接続される。ツェナーダイオードZD1のアノードはホトカップラの発光部PC1の一端に接続され、平滑容量C2の他端とホトカップラの発光部PC1の他端はトランス2の二次巻線の他端と接続される。
In the rectifying / smoothing / output
半導体集積回路1の電源電圧Vccの電源供給端子と接地電位GNDの間には入力電圧VINのリップル成分を低減するためのデカップリング容量C1が接続され、整流平滑・出力電圧検出回路3の平滑容量C2の両端間から出力電圧VOUTが生成される。尚、フィードバック回路11のホトカップラの受光部PC2と整流平滑・出力電圧検出回路3のホトカップラの発光部PC1とは、光学的に結合されている。
A decoupling capacitor C1 for reducing a ripple component of the input voltage VIN is connected between the power supply terminal of the power supply voltage Vcc of the semiconductor integrated
《動作説明波形図》
図2は、図1に示した実施の形態1によるスイッチング・レギュレータ方式のDC−DCコンバータに使用される半導体集積回路の動作を説明する波形を示す図である。
<Operation explanation waveform diagram>
FIG. 2 is a diagram showing waveforms for explaining the operation of the semiconductor integrated circuit used in the switching regulator type DC-DC converter according to the first embodiment shown in FIG.
図2から理解されるように、実施の形態1によるDC−DCコンバータの動作の理解を容易とするために、図7に示した波形の三角波発振信号OSCの周波数と比較して、図2の波形に示す三角波発振信号OSCの周波数は高く設定して図示されている。 As can be understood from FIG. 2, in order to facilitate the understanding of the operation of the DC-DC converter according to the first embodiment, compared with the frequency of the triangular wave oscillation signal OSC having the waveform shown in FIG. The triangular wave oscillation signal OSC shown in the waveform is set at a high frequency.
図3は、図2に示した動作説明波形図の時間軸の時間幅を拡大することによって、駆動出力信号GDのパルス幅の変化を強調した図1に示した実施の形態1によるスイッチング・レギュレータ方式のDC−DCコンバータに使用される半導体集積回路の動作を説明する波形を示す図である。 FIG. 3 shows the switching regulator according to the first embodiment shown in FIG. 1 in which the change in the pulse width of the drive output signal GD is emphasized by expanding the time width of the time axis of the operation explanation waveform diagram shown in FIG. It is a figure which shows the waveform explaining operation | movement of the semiconductor integrated circuit used for the DC-DC converter of a system.
図2の上部には、図1に示した実施の形態1によるスイッチング・レギュレータ方式のDC−DCコンバータの整流平滑・出力電圧検出回路3の平滑容量C2の両端間から生成される出力電圧VOUTの波形が示されている。軽負荷時には、平滑容量C2の両端間に接続される負荷に流入する負荷電流が小さいので、出力電圧VOUTの増加速度が大きくなり、短時間のうちに出力電圧VOUTは最大値に到達する。尚、ここで説明される出力電圧VOUTの最大値とは、図2の波形における出力電圧VOUTの最大値を意味する。通常動作時における出力電圧VOUTの最大値は、フィードバック信号FBが低しきい値電圧VthL以下となり駆動出力信号GDのハイレベルパルスのパルス幅がゼロとなるタイミングで生成されるものである。
In the upper part of FIG. 2, the output voltage V OUT generated from both ends of the smoothing capacitor C2 of the rectification smoothing / output
出力電圧VOUTが最大値に到達する以前には、ソフトスタート回路18の制御によって、図2の下部に示すようにトランジスタQ1のゲートを駆動する駆動出力信号GDのパルスは幅狭から次第に幅広に制御され、その後に幅広から次第に幅狭に制御されて、出力電圧VOUTのリップルが低減される。 Before the output voltage VOUT reaches the maximum value, the pulse of the drive output signal GD for driving the gate of the transistor Q1 is gradually widened from the narrow as shown in the lower part of FIG. Then, the width of the output voltage VOUT is gradually decreased from the wide width to reduce the ripple of the output voltage VOUT .
出力電圧VOUTが最大値に到達すると、フィードバック信号FBがヒステリシス比較回路13の低レベルしきい値VthLよりも低下して、ヒステリシス比較回路13の電圧比較器COMP1の出力制御信号CNTはローレベルからハイレベルに変化してヒステリシス比較回路13は低レベルしきい値VthLから高レベルしきい値VthHに変化する。従って、ソフトスタート制御用のNチャネルMOS電界効果トランジスタQ2はオフ状態からオン状態に変化して、ソフトスタート回路18のソフトスタート端子SSのソフトスタート信号SSは、電源電圧VDDから急激に接地電位GNDに低下する。従って、ソフトスタート信号SSの接地電位GNDに応答して、PWM比較器12の出力端子からハイレベル出力信号が制御フリップフロップ16のリセット端子Rに供給されるので、ヒステリシス比較回路13のしきい値電圧が高レベルしきい値VthHである期間TTRESETには制御フリップフロップ16はリセット状態に制御される。従って、制御フリップフロップ16のデータ出力端子Qと駆動回路17の駆動出力信号GDとは、ローレベルに維持される。その結果、この期間TRESETには、スイッチング電源のスイッチング動作が強制的に停止される。従って、スイッチング電源のスイッチング動作が停止されて、軽負荷時のスイッチング周波数を実効的に低下することが可能となる。この期間TRESETに、平滑容量C2が負荷電流によって放電されて、出力電圧VOUTは直線的に低下する。
When the output voltage VOUT reaches the maximum value, the feedback signal FB falls below the low level threshold value VthL of the
出力電圧VOUTの低下とは反対にフィードバック信号FBの電圧レベルが増大するものであり、フィードバック信号FBがヒステリシス比較回路13の高レベルしきい値VthHよりも上昇すると電圧比較器COMP1の出力制御信号CNTはローレベルとなり、ヒステリシス比較回路13は高レベルしきい値VthHから低レベルしきい値VthLに設定される。ヒステリシス比較回路13の電圧比較器COMP1のローレベルの出力制御信号CNTはソフトスタート制御用のNチャネルMOS電界効果トランジスタQ2のゲートに供給されトランジスタQ2はオフ状態に制御されるので、ソフトスタート回路18のソフトスタート端子SSは接地電位GNDから電源電圧VDDに向かい上昇を開始する。従って、PWM比較器12はフィードバック信号FBとソフトスタート信号SSから低レベルの信号を選択して、選択した低レベル信号と三角波発振信号OSCとの電圧比較によりパルス幅変調された駆動出力信号GDを生成するものとなる。その結果、図2の下部に示すようにトランジスタQ1のゲートを駆動する駆動出力信号GDのパルスは幅狭から次第に幅広に制御され、その後に幅広から次第に幅狭に制御されて、出力電圧VOUTのリップルが低減される。
The voltage level of the feedback signal FB increases contrary to the decrease of the output voltage VOUT. When the feedback signal FB rises above the high level threshold VthH of the
図2の中央部に、図1に示した実施の形態1によるスイッチング・レギュレータ方式のDC−DCコンバータのヒステリシス比較回路13の高レベルしきい値VthHおよび低レベルしきい値VthLと、フィードバック端子FBのフィードバック信号FBと、三角波発振器14の三角波発振信号OSCと、ソフトスタート端子SSのソフトスタート信号SSとの各波形が示されている。
In the center of FIG. 2, the high level threshold value VthH and the low level threshold value VthL of the
フィードバック信号FBがヒステリシス比較回路13の高レベルしきい値VthHより上昇すると、ヒステリシス比較回路13の電圧比較器COMP1の出力制御信号CNTはハイレベルからローレベルに変化する。従って、第2定電流回路CS2の定電流値は大電流から小電流に変化するので、ヒステリシス比較回路13のしきい値電圧は高レベルしきい値VthHから低レベルしきい値VthLに変化する。更にヒステリシス比較回路13の電圧比較器COMP1の出力制御信号CNTはハイレベルからローレベルに変化することに応答して、ソフトスタート制御用のNチャネルMOS電界効果トランジスタQ2はオン状態からオフ状態に変化する。従って、ソフトスタート回路18のソフトスタート端子SSのソフトスタート信号SSは、接地電位GNDから電源電圧VDDに向かって上昇を開始する。
When the feedback signal FB rises above the high level threshold VthH of the
三角波発振器14の三角波発振信号OSCの各三角波の立ち下がりに応答して制御フリップフロップ16のセット入力端子Sにハイレベルのセット入力信号が供給されて、制御フリップフロップ16がセット状態に制御されるので、制御フリップフロップ16のデータ出力端子Qはローレベルからハイレベルに変化する。その結果、三角波発振器14の三角波発振信号OSCの各三角波の立ち下がりに応答して、駆動回路17の出力端子から生成される駆動出力信号GDも、ローレベルからハイレベルに変化する。
A high level set input signal is supplied to the set input terminal S of the control flip-
PWM比較器12は、第1反転入力端子−に供給されるフィードバック信号FBと第2反転入力端子−に供給されるソフトスタート信号SSとから低レベルの信号を選択する。図2に示すように、最初はフィードバック信号FBよりもソフトスタート信号SSの方が低レベル信号であるので、最初にPWM比較器12はソフトスタート信号SSを低レベル信号として選択する。従って、PWM比較器12は、選択した低レベル信号としてのソフトスタート信号SSより三角波発振信号OSCがハイレベルとなると、PWM比較器12のハイレベルの出力信号を生成して制御フリップフロップ16のリセット入力端子Rに供給する。その結果、制御フリップフロップ16がリセット状態に制御されて、制御フリップフロップ16のデータ出力端子Qはハイレベルからローレベルに変化する。従って、駆動回路17の出力端子から生成される駆動出力信号GDは、ハイレベルからローレベルに変化する。駆動出力信号GDのハイレベル期間には、トランジスタQ1にはトランス2の一次巻線の一次側電流が流れる。従って、整流平滑・出力電圧検出回路3の平滑容量C2の両端間から生成される出力電圧VOUTの電圧レベルは、増大する。この間に、駆動出力信号GDのパルス幅は、次第に増大する。その結果、整流平滑・出力電圧検出回路3のホトカップラの発光部PC1の発光量が増大するので、光学的に結合されたフィードバック回路11のホトカップラの受光部PC2の受光量も増大する。従って、ホトカップラの受光部PC2の電流が増大して、フィードバック回路11の抵抗R1の電圧降下が増大して、フィードバック信号FBの電圧レベルが低下する。
The
その結果、ソフトスタート信号SSよりフィードバック信号FBの方が低レベル信号となるので、PWM比較器12はフィードバック信号FBを低レベル信号として選択する。従って、PWM比較器12は、選択した低レベル信号としてのフィードバック信号FBよりも三角波発振信号OSCがハイレベルとなると、PWM比較器12のハイレベルの出力信号を生成して制御フリップフロップ16のリセット入力端子Rに供給する。その結果、制御フリップフロップ16がリセット状態に制御され制御フリップフロップ16のデータ出力端子Qはハイレベルからローレベルに変化する。従って、駆動回路17の出力端子から生成される駆動出力信号GDはハイレベルからローレベルに変化して、駆動出力信号GDのハイレベル期間にはトランジスタQ1にはトランス2の一次巻線の一次側電流が流れる。フィードバック信号FBの電圧レベルの低下により駆動出力信号GDのパルス幅は次第に減少して、出力電圧VOUTの電圧レベルは最大値に到達する。
As a result, since the feedback signal FB is a lower level signal than the soft start signal SS, the
フィードバック信号FBが低しきい値電圧VthLより低下すると、電圧比較器COMP1の出力制御信号CNTはハイレベルとなり、第2定電流回路CS2の定電流値は大電流に設定され、抵抗R2の端子間電圧は高しきい値電圧VthHに設定される。更に、ヒステリシス比較回路13の電圧比較器COMP1のハイレベルの出力制御信号CNTはソフトスタート制御用のNチャネルMOS電界効果トランジスタQ2のゲートに供給されトランジスタQ2はオン状態に維持されるので、ソフトスタート回路18のソフトスタート端子SSは接地電位GNDに維持される。ソフトスタート端子SSの接地電位GNDに応答して、PWM比較器12からハイレベル出力信号が制御フリップフロップ16のリセット端子Rに供給される。従って、図2に示したように、ヒステリシス比較回路13のしきい値電圧が高レベルしきい値VthHである期間TRESETに制御フリップフロップ16はリセット状態に制御されるので、制御フリップフロップ16のデータ出力端子Qと駆動回路17の駆動出力信号GDとはローレベルに維持される。その結果、この期間TRESETに、スイッチング電源のスイッチング動作が強制的に停止されるので、平滑容量C2が負荷電流によって放電されて、出力電圧VOUTは直線的に低下する。
When the feedback signal FB falls below the low threshold voltage VthL, the output control signal CNT of the voltage comparator COMP1 becomes high level, the constant current value of the second constant current circuit CS2 is set to a large current, and the resistance R2 is connected between the terminals of the resistor R2. The voltage is set to the high threshold voltage VthH. Further, the high level output control signal CNT of the voltage comparator COMP1 of the
出力電圧VOUTの低下とは反対にフィードバック信号FBの電圧レベルが増大するものであり、フィードバック信号FBがヒステリシス比較回路13の高レベルしきい値VthHよりも上昇すると電圧比較器COMP1の出力制御信号CNTはローレベルとなって、第2定電流回路CS2の定電流値は小電流に設定され、抵抗R2の端子間電圧は低レベルしきい値VthLに設定される。更にヒステリシス比較回路13の電圧比較器COMP1のローレベルの出力制御信号CNTはソフトスタート制御用のNチャネルMOS電界効果トランジスタQ2のゲートに供給されトランジスタQ2はオフ状態に制御されるので、ソフトスタート回路18のソフトスタート端子SSは接地電位GNDから電源電圧VDDに向かって上昇を開始する。従って、PWM比較器12はフィードバック信号FBとソフトスタート信号SSから低レベルの信号を選択して、選択した低レベル信号と三角波発振信号OSCとの電圧比較によりパルス幅変調された駆動出力信号GDを生成するものとなる。
The voltage level of the feedback signal FB increases contrary to the decrease of the output voltage VOUT. When the feedback signal FB rises above the high level threshold VthH of the
《実施の形態1による効果》
従って、図1に示した実施の形態1によるDC−DCコンバータによれば、図2に示したように軽負荷時にスイッチング動作の強制停止期間TRESETからスイッチング動作が再開(リスタート)される際にパルス幅が幅狭から次第に幅広に制御された駆動出力信号GDをトランジスタQ1のゲートに供給することが、可能となる。従って、図1に示した実施の形態1によるDC−DCコンバータによれば、出力電圧VOUTの変動リップルを低減することが可能となる。また更に、図1に示した実施の形態1によるDC−DCコンバータによれば、トランジスタQ1が破壊されると言う問題と音鳴きが発生すると言う問題とを解消することが可能となるものである。
<< Effects of
Therefore, according to the DC-DC converter according to the first embodiment shown in FIG. 1, when the switching operation is restarted (restarted) from the forced stop period T RESET of the switching operation at a light load as shown in FIG. In addition, it becomes possible to supply the drive output signal GD, whose pulse width is controlled from narrow to gradually wide, to the gate of the transistor Q1. Therefore, according to the DC-DC converter according to the first embodiment shown in FIG. 1, it is possible to reduce the fluctuation ripple of the output voltage VOUT . Furthermore, the DC-DC converter according to the first embodiment shown in FIG. 1 can solve the problem that the transistor Q1 is destroyed and the problem that noise is generated. .
《電源電圧投入時のソフトスタート回路の動作》
尚、図1に示した実施の形態1によるDC−DCコンバータでは、電源電圧VDDの投入直後に、フィードバック回路11のフィードバック信号FBの電圧レベルは抵抗R1と容量C3との時定数により低レベルに維持される一方、電圧比較器COMP1の非反転入力端子+には高レベルしきい値VthHが供給されている。従って、ヒステリシス比較回路13の電圧比較器COMP1のハイレベルの出力制御信号CNTによって、ソフトスタート制御用NチャネルMOS電界効果トランジスタQ2はオン状態に維持され、ソフトスタート回路18のソフトスタート端子SSのソフトスタート信号SSは接地電位GNDに維持される。その後に、フィードバック回路11のフィードバック信号FBの電圧レベルは抵抗R1と容量C3との時定数によって上昇するので、フィードバック信号FBの電圧レベルはヒステリシス比較回路13における高レベルしきい値VthHよりも高レベルとなる。その結果、ヒステリシス比較回路13の電圧比較器COMP1の出力制御信号CNTはハイレベルからローレベルに変化して、ソフトスタート制御用NチャネルMOS電界効果トランジスタQ2はオン状態からオフ状態に変化する。従って、ソフトスタート回路18のソフトスタート端子SSのソフトスタート信号SSは、接地電位GNDから電源電圧VDDに向かって上昇を開始する。その結果、電源電圧投入直後に、駆動出力信号GDのパルス幅を次第に増大することが可能となる。従って、図1に示した実施の形態1によるDC−DCコンバータによれば、電源電圧投入時に出力電圧VOUTの変動リップルを低減することが可能となる。また更に、図1に示した実施の形態1によるDC−DCコンバータによれば、電源電圧投入にトランジスタQ1が破壊されると言う問題と音鳴きが発生すると言う問題とを解消することが可能となるものである。
<Operation of soft start circuit when power supply voltage is turned on>
In the DC-DC converter according to
[実施の形態2]
図4は、実施の形態2によるスイッチング・レギュレータ方式のDC−DCコンバータに使用される半導体集積回路の構成を示す図である。
[Embodiment 2]
FIG. 4 is a diagram showing a configuration of a semiconductor integrated circuit used in the switching regulator type DC-DC converter according to the second embodiment.
図4に示す実施の形態2による半導体集積回路1が図1に示した実施の形態1による半導体集積回路1と相違するのは、ヒステリシス比較回路13の内部回路構成であり、その他の点は同一である。
The semiconductor integrated
すなわち、図4に示す実施の形態2による半導体集積回路1のヒステリシス比較回路13は、電圧比較器COMP1とインバータInvとNチャネルMOS電界効果トランジスタQ3、Q6とPチャネルMOS電界効果トランジスタQ4、Q5と基準電圧発生器VBBと抵抗R2、R3、R4とによって構成される。
That is, the
トランジスタQ3のソースは抵抗R2を介して接地電位GNDに接続され、トランジスタQ3のゲートは基準電圧発生器VBBに接続され、トランジスタQ3のドレインはトランジスタQ4のドレインに接続される。トランジスタQ4、Q5のソースが電源電圧Vccに接続され、トランジスタQ4のゲートとドレインとが接続され、両トランジスタQ4、Q5の両ゲートに接続されているので、トランジスタQ4とトランジスタQ5とはカレントミラーの入力トランジスタと出力トランジスタとして機能する。その結果、トランジスタQ4とトランジスタQ3と抵抗R2の直列経路に流れる入力定電流に比例する出力定電流が、トランジスタQ5のソース・ドレイン電流経路に流れる。 The source of the transistor Q3 is connected through a resistor R2 to the ground potential GND, and the gate of the transistor Q3 is connected to the reference voltage generator V BB, the drain of the transistor Q3 is connected to the drain of the transistor Q4. Since the sources of the transistors Q4 and Q5 are connected to the power supply voltage Vcc, the gate and drain of the transistor Q4 are connected, and are connected to both gates of both the transistors Q4 and Q5, the transistors Q4 and Q5 are current mirrors. Functions as an input transistor and an output transistor. As a result, an output constant current proportional to the input constant current flowing through the series path of the transistor Q4, transistor Q3, and resistor R2 flows through the source / drain current path of the transistor Q5.
初期状態として、出力制御信号CNTはローレベルとされることによって、インバータInvの出力信号はハイレベルとなり、トランジスタQ6はオン状態となるので、トランジスタQ5の出力定電流が抵抗R3と抵抗R4の並列接続に流れ、ヒステリシス比較回路13は低しきい値電圧VthLに設定される。その後、フィードバック信号FBが低しきい値電圧VthLよりも低下すると、電圧比較器COMP1の出力制御信号CNTはハイレベルとなって、トランジスタQ6はオフ状態となるので、トランジスタQ5の出力定電流が抵抗R4のみに流れ、ヒステリシス比較回路13は高しきい値電圧VthHに設定される。
As an initial state, the output control signal CNT is set to a low level, so that the output signal of the inverter Inv is set to a high level, and the transistor Q6 is turned on. Therefore, the output constant current of the transistor Q5 The
図4に示す実施の形態2による半導体集積回路1のその他の構成と動作とは、図1に示した実施の形態1による半導体集積回路1と同一であるので、説明は省略する。
The other configuration and operation of the semiconductor integrated
[実施の形態3]
図5は、実施の形態3による同期整流型スイッチング・レギュレータ方式のDC−DCコンバータに使用される半導体集積回路の構成を示す図である。
[Embodiment 3]
FIG. 5 is a diagram showing a configuration of a semiconductor integrated circuit used in the synchronous rectification switching regulator type DC-DC converter according to the third embodiment.
図5に示す実施の形態3によるスイッチング・レギュレータ方式のDC−DCコンバータは、PWM制御回路としての半導体集積回路1とハイサイドスイッチのNチャネルパワーMOS電界効果トランジスタM1とローサイドスイッチのNチャネルパワーMOS電界効果トランジスタM2とインダクタLと平滑容量C2とによって構成されている。尚、PWM制御回路としての半導体集積回路1の半導体チップとNチャネルパワーMOS電界効果トランジスタM1の半導体チップとNチャネルパワーMOS電界効果トランジスタM2の半導体チップとは、システム・イン・パッケージ(SIP)の1個の樹脂パッケージに封止されている。尚、PWM制御回路とNチャネルパワーMOS電界効果トランジスタM1とNチャネルパワーMOS電界効果トランジスタM2とが1個の半導体チップに集積化されて形成され、その半導体チップが1個の樹脂パッケージに封止されることも可能である。
A switching regulator type DC-DC converter according to
PWM制御回路である半導体集積回路1は、PWM比較器12とヒステリシス比較回路13と三角波発振器14とソフトスタート回路18とフィードバック回路22と誤差増幅器23と制御駆動回路24と逆電流検出回路25とを含むものである。
The semiconductor integrated
入力電圧VINはトランジスタM1のドレインに供給され、トランジスタM1のソースとトランジスタM2のドレインとはスイッチングノードSWに接続されて、トランジスタM2のソースは接地電位GNDに接続される。スイッチングノードSWはインダクタLの一端に接続され、インダクタLの他端は平滑容量C2の一端に接続され、平滑容量C2の他端は接地電位GNDに接続され、インダクタLの他端と平滑容量C2の一端との接続ノードから出力電圧VOUTが生成される。 The input voltage VIN is supplied to the drain of the transistor M1, the source of the transistor M1 and the drain of the transistor M2 are connected to the switching node SW, and the source of the transistor M2 is connected to the ground potential GND. The switching node SW is connected to one end of the inductor L, the other end of the inductor L is connected to one end of the smoothing capacitor C2, the other end of the smoothing capacitor C2 is connected to the ground potential GND, and the other end of the inductor L and the smoothing capacitor C2 An output voltage VOUT is generated from a connection node to one end of the output voltage VOUT .
出力電圧VOUTはフィードバック回路22に供給され、フィードバック回路22の2個の分圧抵抗R5、R6は出力電圧VOUTを分圧する。フィードバック回路22から生成される分圧出力電圧は誤差増幅器23の反転入力端子−に供給され、基準電圧Vrefが誤差増幅器23の非反転入力端子+に供給され、誤差増幅器23の出力端子からフィードバック信号FBが生成される。抵抗R7と容量C5との直列接続によって構成された位相補償回路が誤差増幅器23の反転入力端子−と出力端子との間に接続され、誤差増幅器23の出力端子と接地電位GNDとの間にも、位相補償回路を構成する容量C6が接続されている。誤差増幅器23の出力端子から生成されるフィードバック信号FBは、PWM比較器12の第1反転入力端子−とヒステリシス比較回路13の電圧比較器COMP1の反転入力端子−に接続されている。
The output voltage VOUT is supplied to the feedback circuit 22, and the two voltage dividing resistors R5 and R6 of the feedback circuit 22 divide the output voltage VOUT . The divided output voltage generated from the feedback circuit 22 is supplied to the inverting input terminal − of the
ヒステリシス比較回路13では電源電圧Vccと電圧比較器COMP1の非反転入力端子+の間には第2定電流回路CS2が接続され、電圧比較器COMP1の非反転入力端子+と接地電位GNDとの間には外部部品である抵抗R2が接続されている。電圧比較器COMP1の出力制御信号CNTにより、第2定電流回路CS2の定電流値が可変設定される。初期状態として、出力制御信号CNTはローレベルとされることによって、第2定電流回路CS2の定電流値は小電流に設定されて、抵抗R2の端子間電圧は低しきい値電圧VthLに設定される。フィードバック信号FBが低しきい値電圧VthLより低下すると、電圧比較器COMP1の出力制御信号CNTはハイレベルとなり、第2定電流回路CS2の定電流値は大電流に設定されて、抵抗R2の端子間電圧は高しきい値電圧VthHに設定される。更にヒステリシス比較回路13の電圧比較器COMP1の出力制御信号CNTはソフトスタート制御用のNチャネルMOS電界効果トランジスタQ2のゲートに供給され、トランジスタQ2のソースとドレインとは接地電位GNDとソフトスタート回路18のソフトスタート端子SSとにそれぞれ接続される。ソフトスタート回路18は電源電圧Vccとソフトスタート端子SSとの間に接続された第1定電流回路CS1とソフトスタート端子SSと接地電位GNDとの間に接続された容量C4とを含むものであり、ソフトスタート回路18のソフトスタート端子SSはPWM比較器12の第2反転入力端子−に接続される。三角波発振器14は、PWM比較器12の非反転入力端子+と制御駆動回路24とに接続される。PWM比較器12の出力端子は制御駆動回路24に接続され、制御駆動回路24はハイサイドスイッチのNチャネルパワーMOS電界効果トランジスタM1のゲートとローサイドスイッチのNチャネルパワーMOS電界効果トランジスタM2のゲートを駆動する。尚、制御駆動回路24による駆動によって、ハイサイドスイッチM1のオン期間には、ローサイドスイッチM2のオフ期間となって、制御駆動回路24はハイサイドスイッチM1とローサイドスイッチM2とを相補的に駆動するものである。一方、軽負荷の場合には、制御駆動回路24は、ハイサイドスイッチM1とローサイドスイッチM2とを、両方ともオフ状態に制御するものである。この両スイッチのオフ制御は、インダクタLの電流が連続しない動作モードであるので、電流不連続モード(DCM:Discontinuous Conduction Mode)と呼ばれる。
In the
ハイサイドスイッチM1のオン期間には、ハイサイドスイッチM1のドレインの入力電圧VINから平滑容量C2の方向にインダクタLを介してインダクタ電流が流れて、それと反対にローサイドスイッチM2のオン期間には、ローサイドスイッチM2のソースの接地電位GNDから平滑容量C2の方向にインダクタLを介してインダクタ電流が流れる。従って、出力電圧VOUTの電圧レベルは、ハイサイドスイッチM1のオン期間とローサイドスイッチM2のオン期間とによって決定される。 During the ON period of the high side switch M1, an inductor current flows from the input voltage VIN of the drain of the high side switch M1 to the smoothing capacitor C2 through the inductor L. On the contrary, during the ON period of the low side switch M2, The inductor current flows from the ground potential GND of the source of the low-side switch M2 to the smoothing capacitor C2 through the inductor L. Therefore, the voltage level of the output voltage VOUT is determined by the on period of the high side switch M1 and the on period of the low side switch M2.
また、ハイサイドスイッチM1のオン期間よりローサイドスイッチM2のオン期間が短い場合でも、ローサイドスイッチM2の寄生ダイオードによって構成されるボディダイオードを介して、インダクタLに蓄積されたエネルギーが平滑容量C2に充電される動作が行なわれる。それと反対に、ハイサイドスイッチM1のオン期間よりもローサイドスイッチM2のオン期間が長い場合、インダクタLに蓄積されたエネルギーの放電が終了した後にインダクタLに逆向きの電流が流れようとする。しかし、逆電流検出回路25がこの逆向きの電流を検出して、ローサイドスイッチM2をオン状態からオフ状態に制御する動作が行われるものである。
Even when the on period of the low side switch M2 is shorter than the on period of the high side switch M1, the energy stored in the inductor L is charged to the smoothing capacitor C2 through the body diode formed by the parasitic diode of the low side switch M2. Is performed. On the contrary, when the on period of the low side switch M2 is longer than the on period of the high side switch M1, a reverse current tends to flow through the inductor L after the discharge of the energy stored in the inductor L is completed. However, the reverse
《動作説明波形図》
図2は、図5に示した実施の形態3による同期整流型スイッチング・レギュレータ方式のDC−DCコンバータに使用される半導体集積回路の動作を説明する波形を示す図である。
<Operation explanation waveform diagram>
FIG. 2 is a diagram showing waveforms for explaining the operation of the semiconductor integrated circuit used in the synchronous rectification switching regulator type DC-DC converter according to the third embodiment shown in FIG.
図2の上部には、図5に示した実施の形態3による同期整流型スイッチング・レギュレータ方式のDC−DCコンバータの平滑容量C2の両端間から生成される出力電圧VOUTの波形が示されている。 2 shows the waveform of the output voltage VOUT generated from both ends of the smoothing capacitor C2 of the DC-DC converter of the synchronous rectification type switching regulator system according to the third embodiment shown in FIG. Yes.
図2の中央部に、図5に示した実施の形態3による同期整流型スイッチング・レギュレータ方式のDC−DCコンバータのヒステリシス比較回路13の高レベルしきい値VthHおよび低レベルしきい値VthLと、フィードバック信号FBと、三角波発振器14の三角波発振信号OSCと、ソフトスタート端子SSのソフトスタート信号SSとの各波形が示されている。
2, the high level threshold VthH and the low level threshold VthL of the
フィードバック信号FBがヒステリシス比較回路13の高レベルしきい値VthHより上昇すると、ヒステリシス比較回路13の電圧比較器COMP1の出力制御信号CNTはハイレベルからローレベルに変化する。従って、第2定電流回路CS2の定電流値は大電流から小電流に変化するので、ヒステリシス比較回路13のしきい値電圧は高レベルしきい値VthHから低レベルしきい値VthLに変化する。更にヒステリシス比較回路13の電圧比較器COMP1の出力制御信号CNTはハイレベルからローレベルに変化することに応答して、ソフトスタート制御用のNチャネルMOS電界効果トランジスタQ2はオン状態からオフ状態に変化する。従って、ソフトスタート回路18のソフトスタート端子SSのソフトスタート信号SSは、接地電位GNDから電源電圧VDDに向かって上昇を開始する。
When the feedback signal FB rises above the high level threshold VthH of the
三角波発振器14の三角波発振信号OSCの各三角波の立ち下がりに応答して制御駆動回路24から生成されるハイサイドスイッチM1のゲート駆動信号GDが、ローレベルからハイレベルに変化する。
The gate drive signal GD of the high side switch M1 generated from the
PWM比較器12は、第1反転入力端子−に供給されるフィードバック信号FBと第2反転入力端子−に供給されるソフトスタート信号SSとから低レベルの信号を選択する。図2に示すように、最初はフィードバック信号FBよりもソフトスタート信号SSの方が低レベル信号であるので、最初にPWM比較器12はソフトスタート信号SSを低レベル信号として選択する。従って、PWM比較器12は選択した低レベル信号としてのソフトスタート信号SSより三角波発振信号OSCがハイレベルとなると、PWM比較器12のハイレベルの出力信号を生成して制御駆動回路24から生成されるハイサイドスイッチM1のゲート駆動信号GDは、ハイレベルからローレベルに変化する。ハイサイドスイッチM1のオン期間とローサイドスイッチM2のオン期間との比率に従って、平滑容量C2の両端間から生成される出力電圧VOUTの電圧レベルは増大する。それと反対に、誤差増幅器23の出力端子のフィードバック信号FBの電圧レベルが、低下する。
The
その結果、ソフトスタート信号SSよりフィードバック信号FBの方が低レベル信号となるので、PWM比較器12はフィードバック信号FBを低レベル信号として選択する。従って、PWM比較器12は、選択した低レベル信号としてのフィードバック信号FBよりも三角波発振信号OSCがハイレベルとなると、PWM比較器12のハイレベルの出力信号を生成して制御駆動回路24に供給する。
As a result, since the feedback signal FB is a lower level signal than the soft start signal SS, the
その結果、制御駆動回路24から生成されるハイサイドスイッチM1のゲート駆動信号GDは、ハイレベルからローレベルに変化する。ハイサイドスイッチM1のオン期間とローサイドスイッチM2のオン期間との比率に従って、平滑容量C2の両端間から生成される出力電圧VOUTの電圧レベルは最大値に到達する。
As a result, the gate drive signal GD of the high side switch M1 generated from the
フィードバック信号FBが低しきい値電圧VthLより低下すると、電圧比較器COMP1の出力制御信号CNTはハイレベルとなり、第2定電流回路CS2の定電流値は大電流に設定され、抵抗R2の端子間電圧は高しきい値電圧VthHに設定される。更に、ヒステリシス比較回路13の電圧比較器COMP1のハイレベルの出力制御信号CNTはソフトスタート制御用のNチャネルMOS電界効果トランジスタQ2のゲートに供給されトランジスタQ2はオン状態に維持されるので、ソフトスタート回路18のソフトスタート端子SSは接地電位GNDに維持される。ソフトスタート端子SSの接地電位GNDに応答して、PWM比較器12からハイレベル出力信号が制御駆動回路24に供給される。従って、図2に示したようにヒステリシス比較回路13のしきい値電圧が高レベルしきい値VthHである期間TRESETに、制御駆動回路24から生成されるハイサイドスイッチM1のゲート駆動信号GDは、ローレベルに維持される。一方、このハイサイドスイッチM1のオフ期間であるローサイドスイッチM2のオン期間には、ローサイドスイッチM2のソースの接地電位GNDから平滑容量C2の方向にインダクタLを介して流れるインダクタ電流が負の電流値になる可能性がある。すなわち、ローサイドスイッチM2に流れる電流の極性反転が発生して、スイッチングノードSWすなわちローサイドスイッチM2のドレイン電圧が上昇する。このローサイドスイッチM2のドレイン電圧の上昇が逆電流検出回路25により検出され、逆電流検出回路25の検出信号に応答して期間TRESETに制御駆動回路24から生成されるローサイドスイッチM2のゲート駆動信号はローレベルに維持される。その結果、この期間TRESETにスイッチング電源のスイッチング動作が強制的に停止されるので、平滑容量C2が負荷電流によって放電されて、出力電圧VOUTは直線的に低下する。
When the feedback signal FB falls below the low threshold voltage VthL, the output control signal CNT of the voltage comparator COMP1 becomes high level, the constant current value of the second constant current circuit CS2 is set to a large current, and the resistance R2 is connected between the terminals of the resistor R2. The voltage is set to the high threshold voltage VthH. Further, the high level output control signal CNT of the voltage comparator COMP1 of the
出力電圧VOUTの低下とは反対にフィードバック信号FBの電圧レベルが増大するものであり、フィードバック信号FBがヒステリシス比較回路13の高レベルしきい値VthHよりも上昇すると電圧比較器COMP1の出力制御信号CNTはローレベルとなって、第2定電流回路CS2の定電流値は小電流に設定され、抵抗R2の端子間電圧は低レベルしきい値VthLに設定される。更にヒステリシス比較回路13の電圧比較器COMP1のローレベルの出力制御信号CNTはソフトスタート制御用のNチャネルMOS電界効果トランジスタQ2のゲートに供給されトランジスタQ2はオフ状態に制御されるので、ソフトスタート回路18のソフトスタート端子SSは接地電位GNDから電源電圧VDDに向かって上昇を開始する。従って、PWM比較器12はフィードバック信号FBとソフトスタート信号SSから低レベルの信号を選択して、選択した低レベル信号と三角波発振信号OSCとの電圧比較によりパルス幅変調された駆動出力信号GDを生成するものとなる。
The voltage level of the feedback signal FB increases contrary to the decrease of the output voltage VOUT. When the feedback signal FB rises above the high level threshold VthH of the
従って、図5に示した実施の形態3によるDC−DCコンバータによれば、図2に示したように軽負荷時にスイッチング動作の強制停止期間TRESETからスイッチング動作が再開(リスタート)される際にパルス幅が幅狭から次第に幅広に制御された駆動出力信号GDをトランジスタQ1のゲートに供給することが、可能となる。従って、図5に示した実施の形態3によるDC−DCコンバータによれば、出力電圧VOUTの変動リップルを低減することが可能となる。また更に、図5に示した実施の形態3によるDC−DCコンバータによれば、トランジスタQ1が破壊されると言う問題と音鳴きが発生すると言う問題とを解消することが可能となるものである。 Therefore, according to the DC-DC converter according to the third embodiment shown in FIG. 5, when the switching operation is restarted (restarted) from the forced stop period T RESET of the switching operation at a light load as shown in FIG. In addition, it becomes possible to supply the drive output signal GD, whose pulse width is controlled from narrow to gradually wide, to the gate of the transistor Q1. Therefore, according to the DC-DC converter according to the third embodiment shown in FIG. 5, it is possible to reduce the fluctuation ripple of the output voltage VOUT . Furthermore, the DC-DC converter according to the third embodiment shown in FIG. 5 can solve the problem that the transistor Q1 is destroyed and the problem that noise is generated. .
《電源電圧投入時のソフトスタート回路の動作》
尚、図5に示した実施の形態3によるDC−DCコンバータでは、電源電圧VDDの投入直後に、フィードバック信号FBの電圧レベルは誤差増幅器23に接続された抵抗R7と容量C5、C6の時定数によって低レベルに維持される一方、電圧比較器COMP1の非反転入力端子+には高レベルしきい値VthHが供給されている。従って、ヒステリシス比較回路13の電圧比較器COMP1のハイレベルの出力制御信号CNTによって、ソフトスタート制御用NチャネルMOS電界効果トランジスタQ2はオン状態に維持され、ソフトスタート回路18のソフトスタート端子SSのソフトスタート信号SSは接地電位GNDに維持される。その後に、フィードバック信号FBの電圧レベルは誤差増幅器23に接続された抵抗R7と容量C5、C6の時定数によって上昇するので、フィードバック信号FBの電圧レベルはヒステリシス比較回路13における高レベルしきい値VthHより高レベルとなる。その結果、ヒステリシス比較回路13の電圧比較器COMP1の出力制御信号CNTはハイレベルからローレベルに変化して、ソフトスタート制御用NチャネルMOS電界効果トランジスタQ2はオン状態からオフ状態に変化する。従って、ソフトスタート回路18のソフトスタート端子SSのソフトスタート信号SSは、接地電位GNDから電源電圧VDDに向かって上昇を開始する。その結果、電源電圧投入直後に、駆動出力信号GDのパルス幅を次第に増大することが可能となる。従って、図5に示した実施の形態3によるDC−DCコンバータによれば、電源電圧投入時に出力電圧VOUTの変動リップルを低減することが可能となる。また更に、図5に示した実施の形態3によるDC−DCコンバータによれば、電源電圧投入にトランジスタQ1が破壊されると言う問題と音鳴きが発生すると言う問題とを解消することが可能となるものである。
<Operation of soft start circuit when power supply voltage is turned on>
In the DC-DC converter according to the third embodiment shown in FIG. 5, immediately after the power supply voltage V DD is turned on, the voltage level of the feedback signal FB is the resistance R7 connected to the
以上、本発明者によってなされた発明を種々の実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。 As mentioned above, the invention made by the present inventor has been specifically described based on various embodiments. However, the present invention is not limited thereto, and various modifications can be made without departing from the scope of the invention. Needless to say.
例えば、図1のスイッチ素子のQ1と図5のハイサイドスイッチM1とローサイドスイッチM2とは、NチャネルパワーMOSトランジスタにのみ限定されるものではない。例えば、これらのトランジスタは、Nチャネルの絶縁ゲートバイポーラトランジスタ(IGBT:Insulated Gate Bipolar Transistor)によって構成されることも可能である。良く知られているように、絶縁ゲートバイポーラトランジスタ(IGBT)は入力部と出力部とに、それぞれ高入力インピーダンスの絶縁ゲートMOSトランジスタ構造と低出力インピーダンスのコレクタ・エミッタ電流経路のバイポーラトランジスタ構造とを有するものである。 For example, the switch element Q1 in FIG. 1 and the high-side switch M1 and low-side switch M2 in FIG. 5 are not limited to N-channel power MOS transistors. For example, these transistors may be constituted by N-channel insulated gate bipolar transistors (IGBTs). As is well known, an insulated gate bipolar transistor (IGBT) has an insulated gate MOS transistor structure with a high input impedance and a bipolar transistor structure with a collector / emitter current path with a low output impedance at the input and output sections, respectively. I have it.
また図1と図4と図5のスイッチングレギュレータ方式のDC−DCコンバータを構成するための半導体集積回路ICは、システム・イン・パッケージ(SIP)の形態に構成されたハイブリッド型半導体集積回路ICにのみ限定されるものではない。例えば、この半導体集積回路ICは、図1のスイッチ素子のQ1と図5のハイサイドスイッチM1とローサイドスイッチM2とを集積化したモノリシック半導体集積回路の1個の半導体チップ内部に集積化されることも可能である。 The semiconductor integrated circuit IC for configuring the switching regulator type DC-DC converter of FIGS. 1, 4 and 5 is a hybrid semiconductor integrated circuit IC configured in a system-in-package (SIP) form. It is not limited only. For example, this semiconductor integrated circuit IC is integrated in one semiconductor chip of a monolithic semiconductor integrated circuit in which the switching element Q1 of FIG. 1 and the high-side switch M1 and low-side switch M2 of FIG. 5 are integrated. Is also possible.
1…半導体集積回路
2…トランス
3…整流平滑・出力電圧検出回路
Q1…NチャネルパワーMOS電界効果トランジスタ
11…フィードバック回路
12…PWM比較器
13…ヒステリシス比較回路
14…三角波発振器
16…制御フリップフロップ
17…駆動回路
18…ソフトスタート回路
VIN…入力電圧
Vcc…電源電圧
VOUT…出力電圧
R1、R2…抵抗
C1、C2、C3、C4…容量
D1…整流ダイオード
ZD1…ツェナーダイオード
PC1…ホトカップラの発光部
PC2…ホトカップラの受光部
COMP1…電圧比較器
CS1…第1定電流回路
CS2…第2定電流回路
SS…ソフトスタート端子
FB…フィードバック端子
OSC…三角波発振信号
VthH…高しきい値電圧
VthL…低しきい値電圧
DESCRIPTION OF
V IN ... input voltage Vcc ... power supply voltage V OUT ... output voltage R1, R2 ... resistors C1, C2, C3, C4 ... capacitance D1 ... rectifier diode ZD1 ... zener diode PC1 ... photocoupler light emitting part PC2 ... photocoupler light receiving part COMP1 ... Voltage comparator CS1 ... first constant current circuit CS2 ... second constant current circuit SS ... soft start terminal FB ... feedback terminal OSC ... triangular wave oscillation signal VthH ... high threshold voltage VthL ... low threshold voltage
Claims (20)
前記スイッチ素子は出力回路と接続可能とされて、前記出力回路は前記スイッチ素子のスイッチング動作に応答して出力電圧を生成して、
前記フィードバック回路は、前記出力回路から生成される前記出力電圧に応答して、フィードバック信号を生成して、前記フィードバック信号は前記PWM比較器と前記ヒステリシス比較回路に供給され、
前記ソフトスタート制御トランジスタは前記ソフトスタート回路のソフトスタート端子と接地電位との間に接続されて、前記ソフトスタート制御トランジスタのオン状態とオフ状態とは前記ヒステリシス比較回路のオン制御出力信号とオフ制御出力信号とによってそれぞれ制御され、
前記ソフトスタート回路は、電源電圧と前記ソフトスタート端子との間に接続された充電回路を含み、前記ソフトスタート端子と前記接地電位との間にはソフトスタート容量が接続可能とされ、前記ソフトスタート制御トランジスタがオフ状態に制御されることによって前記ソフトスタート端子からソフトスタート信号を生成して、
前記三角波発振器は三角波発振信号を生成して、前記三角波発振信号は前記PWM比較器と前記制御駆動回路とに供給され、
前記ヒステリシス比較回路は、低しきい値電圧と前記低しきい値電圧よりも高レベルの高しきい値電圧とを生成するものであり、
前記ヒステリシス比較回路は、軽負荷時での前記出力電圧の最大値への到達によって前記フィードバック信号が前記低しきい値電圧より低下することに応答して、前記ソフトスタート制御トランジスタを前記オン状態に制御する前記オン制御出力信号を生成して、
前記PWM比較器と前記制御駆動回路とは、前記軽負荷時での前記出力電圧の前記最大値への前記到達によって前記ヒステリシス比較回路から生成される前記オン制御出力信号に応答して、前記スイッチ素子のスイッチング動作を停止するものであり、
前記ヒステリシス比較回路は、前記スイッチ素子の前記スイッチング動作の停止による前記出力電圧の低下によって前記フィードバック信号が前記高しきい値電圧よりも上昇することに応答して、前記ソフトスタート制御トランジスタを前記オフ状態に制御する前記オフ制御出力信号を生成して、
前記ソフトスタート回路と前記PWM比較器と前記制御駆動回路とは、前記スイッチ素子の前記スイッチング動作の前記停止の後に前記ヒステリシス比較回路の前記オフ制御出力信号に応答して前記スイッチ素子の前記スイッチング動作を再開する際に、前記スイッチ素子をオン状態に駆動する駆動出力信号を生成して、
前記駆動出力信号のパルス幅は、前記スイッチング動作の再開の際に、幅狭から次第に幅広に制御される
半導体集積回路。 The semiconductor integrated circuit includes a switch element, a feedback circuit, a PWM comparator, a hysteresis comparison circuit, a triangular wave oscillator, a control drive circuit, a soft start circuit, and a soft start control transistor.
The switch element is connectable to an output circuit, and the output circuit generates an output voltage in response to a switching operation of the switch element,
The feedback circuit generates a feedback signal in response to the output voltage generated from the output circuit, and the feedback signal is supplied to the PWM comparator and the hysteresis comparison circuit;
The soft start control transistor is connected between a soft start terminal of the soft start circuit and a ground potential, and an on state and an off state of the soft start control transistor are an on control output signal and an off control of the hysteresis comparison circuit. Each controlled by output signal,
The soft start circuit includes a charging circuit connected between a power supply voltage and the soft start terminal, and a soft start capacitor is connectable between the soft start terminal and the ground potential. A soft start signal is generated from the soft start terminal by controlling the control transistor to be in an off state,
The triangular wave oscillator generates a triangular wave oscillation signal, and the triangular wave oscillation signal is supplied to the PWM comparator and the control drive circuit,
The hysteresis comparison circuit generates a low threshold voltage and a high threshold voltage that is higher than the low threshold voltage.
The hysteresis comparison circuit sets the soft start control transistor to the on state in response to the feedback signal falling below the low threshold voltage due to reaching the maximum value of the output voltage at light load. Generating the on-control output signal to control,
The PWM comparator and the control drive circuit are responsive to the on-control output signal generated from the hysteresis comparison circuit upon reaching the maximum value of the output voltage at the light load. It stops the switching operation of the element,
The hysteresis comparison circuit turns off the soft start control transistor in response to the feedback signal rising above the high threshold voltage due to a decrease in the output voltage due to the switching operation of the switch element being stopped. Generating the off-control output signal to control the state,
The soft start circuit, the PWM comparator, and the control drive circuit are configured to perform the switching operation of the switch element in response to the OFF control output signal of the hysteresis comparison circuit after the stop of the switching operation of the switch element. When resuming, a drive output signal that drives the switch element to an on state is generated,
The pulse width of the drive output signal is controlled from a narrower width to a wider width when restarting the switching operation.
前記スイッチング動作の前記再開の際に、前記PWM比較器と前記制御駆動回路とは、前記三角波発振器から生成される前記三角波発振信号の立ち下がりと前記ヒステリシス比較回路から生成される前記オフ制御出力信号とに応答して、前記スイッチ素子を前記オン状態に駆動するものであり、
前記スイッチング動作の前記再開の際に、前記PWM比較器は前記フィードバック回路の前記フィードバック信号と前記ソフトスタート回路の前記ソフトスタート信号とから低レベルの信号を選択して、当該選択した低レベルの信号より前記三角波発振信号が高レベルとなることに応答して前記スイッチ素子を前記オフ状態に制御する比較出力信号を生成して、
前記PWM比較器から生成される前記比較出力信号に応答して、前記制御駆動回路は、前記スイッチ素子を前記オフ状態に駆動する
半導体集積回路。 In claim 1,
When the switching operation is resumed, the PWM comparator and the control drive circuit are configured such that the falling edge of the triangular wave oscillation signal generated from the triangular wave oscillator and the off control output signal generated from the hysteresis comparison circuit In response to and driving the switch element to the ON state,
Upon restarting the switching operation, the PWM comparator selects a low level signal from the feedback signal of the feedback circuit and the soft start signal of the soft start circuit, and the selected low level signal In response to the triangular wave oscillation signal becoming a higher level, generating a comparison output signal for controlling the switch element to the off state,
In response to the comparison output signal generated from the PWM comparator, the control drive circuit drives the switch element to the OFF state.
前記スイッチ素子はトランスの一次巻線に接続可能とされて、前記トランスの二次巻線は前記出力回路と接続され、前記出力回路はホトカップラの発光部を含み、
前記フィードバック回路は、前記出力回路は前記ホトカップラの前記発光部と光学的に結合された前記ホトカップラの受光部を含む
半導体集積回路。 In claim 2,
The switch element is connectable to a primary winding of a transformer, a secondary winding of the transformer is connected to the output circuit, and the output circuit includes a light emitting unit of a photocoupler,
The feedback circuit is a semiconductor integrated circuit in which the output circuit includes a light receiving portion of the photocoupler optically coupled to the light emitting portion of the photocoupler.
前記出力回路は、整流ダイオードと平滑容量とを更に含み、
前記トランスの前記二次巻線の一端に前記整流ダイオードのアノードが接続され、前記整流ダイオードのカソードに前記ホトカップラの前記受光部の一端と前記平滑容量の一端とが接続され、前記トランスの前記二次巻線の他端に前記ホトカップラの前記受光部の他端と前記平滑容量の他端とが接続された
半導体集積回路。 In claim 3,
The output circuit further includes a rectifier diode and a smoothing capacitor,
The anode of the rectifier diode is connected to one end of the secondary winding of the transformer, and one end of the light receiving unit of the photocoupler and one end of the smoothing capacitor are connected to the cathode of the rectifier diode, and the second of the transformer A semiconductor integrated circuit in which the other end of the light receiving portion of the photocoupler and the other end of the smoothing capacitor are connected to the other end of the next winding.
前記トランスの前記一次巻線と前記二次巻線とは逆極性に接続されて、前記半導体集積回路と前記スイッチ素子と前記トランスと前記出力回路とは、フライバック・コンバータを構成する
半導体集積回路。 In claim 4,
The primary winding and the secondary winding of the transformer are connected in reverse polarity, and the semiconductor integrated circuit, the switch element, the transformer, and the output circuit constitute a flyback converter. .
前記スイッチ素子は、トランジスタの半導体チップによって構成され、
前記フィードバック回路と前記PWM比較器と前記ヒステリシス比較回路と前記三角波発振器と前記制御駆動回路と前記ソフトスタート回路と前記ソフトスタート制御トランジスタとは、前記半導体集積回路の1個の半導体チップに集積化され、
前記スイッチ素子を構成する前記トランジスタの前記半導体チップと前記半導体集積回路の前記1個の半導体チップとは、システム・イン・パッケージの1個のパッケージに封止された
半導体集積回路。 In claim 5,
The switch element is constituted by a semiconductor chip of a transistor,
The feedback circuit, the PWM comparator, the hysteresis comparison circuit, the triangular wave oscillator, the control drive circuit, the soft start circuit, and the soft start control transistor are integrated on one semiconductor chip of the semiconductor integrated circuit. ,
The semiconductor integrated circuit in which the semiconductor chip of the transistor constituting the switch element and the one semiconductor chip of the semiconductor integrated circuit are sealed in one package of a system-in-package.
前記スイッチ素子は、トランジスタによって構成され、
前記フィードバック回路と前記PWM比較器と前記ヒステリシス比較回路と前記三角波発振器と前記制御駆動回路と前記ソフトスタート回路と前記ソフトスタート制御トランジスタと前記スイッチ素子を構成する前記トランジスタとは、モノリシック半導体集積回路の1個のチップに集積化された
半導体集積回路。 In claim 5,
The switch element is constituted by a transistor,
The feedback circuit, the PWM comparator, the hysteresis comparison circuit, the triangular wave oscillator, the control drive circuit, the soft start circuit, the soft start control transistor, and the transistor constituting the switch element are monolithic semiconductor integrated circuits. A semiconductor integrated circuit integrated on one chip.
前記スイッチ素子は、ハイサイドスイッチとローサイドスイッチとを含むものであり、
前記ハイサイドスイッチと前記ローサイドスイッチとは、前記制御駆動回路によって相補的に駆動されるものであり、
前記ハイサイドスイッチと前記ローサイドスイッチとが接続されたスイッチングノードは、インダクタの一端に接続可能とされ、
前記インダクタの他端は平滑容量の一端に接続可能され、前記平滑容量の他端は前記接地電位に接続され、前記インダクタの前記他端と前記平滑容量の前記一端との接続ノードから出力電圧が生成可能とされた
半導体集積回路。 In claim 2,
The switch element includes a high side switch and a low side switch,
The high side switch and the low side switch are complementarily driven by the control drive circuit,
The switching node to which the high-side switch and the low-side switch are connected is connectable to one end of an inductor,
The other end of the inductor is connectable to one end of a smoothing capacitor, the other end of the smoothing capacitor is connected to the ground potential, and an output voltage is output from a connection node between the other end of the inductor and the one end of the smoothing capacitor. A semiconductor integrated circuit that can be generated.
前記PWM比較器と前記制御駆動回路とは、前記軽負荷時での前記出力電圧の前記最大値への前記到達によって前記ヒステリシス比較回路から生成される前記オン制御出力信号に応答して、前記ハイサイドスイッチのスイッチング動作を停止する
半導体集積回路。 In claim 8,
The PWM comparator and the control drive circuit are responsive to the on-control output signal generated from the hysteresis comparison circuit upon reaching the maximum value of the output voltage at the light load. A semiconductor integrated circuit that stops the switching operation of the side switch.
前記半導体集積回路は、前記ローサイドスイッチに流れる電流の極性反転が発生して前記スイッチングノードの電圧上昇を検出することによって検出信号を生成する逆電流検出回路を更に具備して、
前記制御駆動回路は、前記ハイサイドスイッチの前記スイッチング動作が停止される期間において、前記逆電流検出回路の前記検出信号に応答して、前記ローサイドスイッチのスイッチング動作を停止する
半導体集積回路。 In claim 9,
The semiconductor integrated circuit further includes a reverse current detection circuit that generates a detection signal by detecting a voltage increase of the switching node due to polarity inversion of the current flowing through the low-side switch,
The control driving circuit is a semiconductor integrated circuit that stops the switching operation of the low-side switch in response to the detection signal of the reverse current detection circuit during a period in which the switching operation of the high-side switch is stopped.
前記半導体集積回路と前記ハイサイドスイッチと前記ローサイドスイッチと前記インダクタと前記平滑容量とは、同期整流型スイッチング・レギュレータを構成する
半導体集積回路。 In claim 10,
The semiconductor integrated circuit, the high-side switch, the low-side switch, the inductor, and the smoothing capacitor constitute a synchronous rectification switching regulator.
前記ハイサイドスイッチと前記ローサイドスイッチは、第1トランジスタの第1半導体チップと第2トランジスタの第2半導体チップとによってそれぞれ構成され、
前記フィードバック回路と前記PWM比較器と前記ヒステリシス比較回路と前記三角波発振器と前記制御駆動回路と前記ソフトスタート回路と前記ソフトスタート制御トランジスタと前記逆電流検出回路とは、前記半導体集積回路の1個の半導体チップに集積化され、
前記第1半導体チップと前記第2半導体チップと前記半導体集積回路の前記1個の半導体チップは、システム・イン・パッケージの1個のパッケージに封止された
半導体集積回路。 In claim 11,
The high side switch and the low side switch are respectively configured by a first semiconductor chip of a first transistor and a second semiconductor chip of a second transistor,
The feedback circuit, the PWM comparator, the hysteresis comparison circuit, the triangular wave oscillator, the control drive circuit, the soft start circuit, the soft start control transistor, and the reverse current detection circuit are included in one of the semiconductor integrated circuits. Integrated on a semiconductor chip,
A semiconductor integrated circuit in which the first semiconductor chip, the second semiconductor chip, and the one semiconductor chip of the semiconductor integrated circuit are sealed in one package of a system-in-package.
前記ハイサイドスイッチと前記ローサイドスイッチは、第1トランジスタと第2トランジスタとによってそれぞれ構成され、
前記フィードバック回路と前記PWM比較器と前記ヒステリシス比較回路と前記三角波発振器と前記制御駆動回路と前記ソフトスタート回路と前記ソフトスタート制御トランジスタと前記逆電流検出回路と前記第1トランジスタと前記第2トランジスタとは、モノリシック半導体集積回路の1個のチップに集積化された
半導体集積回路。 In claim 11,
The high-side switch and the low-side switch are each constituted by a first transistor and a second transistor,
The feedback circuit, the PWM comparator, the hysteresis comparison circuit, the triangular wave oscillator, the control drive circuit, the soft start circuit, the soft start control transistor, the reverse current detection circuit, the first transistor, and the second transistor. Is a semiconductor integrated circuit integrated on a single chip of a monolithic semiconductor integrated circuit.
前記スイッチ素子は出力回路と接続可能とされて、前記出力回路は前記スイッチ素子のスイッチング動作に応答して出力電圧を生成して、
前記フィードバック回路は、前記出力回路から生成される前記出力電圧に応答して、フィードバック信号を生成して、前記フィードバック信号は前記PWM比較器と前記ヒステリシス比較回路に供給され、
前記ソフトスタート制御トランジスタは前記ソフトスタート回路のソフトスタート端子と接地電位との間に接続されて、前記ソフトスタート制御トランジスタのオン状態とオフ状態とは前記ヒステリシス比較回路のオン制御出力信号とオフ制御出力信号とによってそれぞれ制御され、
前記ソフトスタート回路は、電源電圧と前記ソフトスタート端子との間に接続された充電回路を含み、前記ソフトスタート端子と前記接地電位との間にはソフトスタート容量が接続可能とされ、前記ソフトスタート制御トランジスタがオフ状態に制御されることによって前記ソフトスタート端子からソフトスタート信号を生成して、
前記三角波発振器は三角波発振信号を生成して、前記三角波発振信号は前記PWM比較器と前記制御駆動回路とに供給され、
前記ヒステリシス比較回路は、低しきい値電圧と前記低しきい値電圧よりも高レベルの高しきい値電圧とを生成するものであり、
前記ヒステリシス比較回路は、軽負荷時での前記出力電圧の最大値への到達によって前記フィードバック信号が前記低しきい値電圧より低下することに応答して、前記ソフトスタート制御トランジスタを前記オン状態に制御する前記オン制御出力信号を生成して、
前記PWM比較器と前記制御駆動回路とは、前記軽負荷時での前記出力電圧の前記最大値への前記到達によって前記ヒステリシス比較回路から生成される前記オン制御出力信号に応答して、前記スイッチ素子のスイッチング動作を停止するものであり、
前記ヒステリシス比較回路は、前記スイッチ素子の前記スイッチング動作の停止による前記出力電圧の低下によって前記フィードバック信号が前記高しきい値電圧よりも上昇することに応答して、前記ソフトスタート制御トランジスタを前記オフ状態に制御する前記オフ制御出力信号を生成して、
前記ソフトスタート回路と前記PWM比較器と前記制御駆動回路とは、前記スイッチ素子の前記スイッチング動作の前記停止の後に前記ヒステリシス比較回路の前記オフ制御出力信号に応答して前記スイッチ素子の前記スイッチング動作を再開する際に、前記スイッチ素子をオン状態に駆動する駆動出力信号を生成して、
前記駆動出力信号のパルス幅は、前記スイッチング動作の再開の際に、幅狭から次第に幅広に制御される
半導体集積回路の動作方法。 A method of operating a semiconductor integrated circuit comprising a switch element, a feedback circuit, a PWM comparator, a hysteresis comparison circuit, a triangular wave oscillator, a control drive circuit, a soft start circuit, and a soft start control transistor,
The switch element is connectable to an output circuit, and the output circuit generates an output voltage in response to a switching operation of the switch element,
The feedback circuit generates a feedback signal in response to the output voltage generated from the output circuit, and the feedback signal is supplied to the PWM comparator and the hysteresis comparison circuit;
The soft start control transistor is connected between a soft start terminal of the soft start circuit and a ground potential, and an on state and an off state of the soft start control transistor are an on control output signal and an off control of the hysteresis comparison circuit. Each controlled by output signal,
The soft start circuit includes a charging circuit connected between a power supply voltage and the soft start terminal, and a soft start capacitor is connectable between the soft start terminal and the ground potential. A soft start signal is generated from the soft start terminal by controlling the control transistor to be in an off state,
The triangular wave oscillator generates a triangular wave oscillation signal, and the triangular wave oscillation signal is supplied to the PWM comparator and the control drive circuit,
The hysteresis comparison circuit generates a low threshold voltage and a high threshold voltage that is higher than the low threshold voltage.
The hysteresis comparison circuit sets the soft start control transistor to the on state in response to the feedback signal falling below the low threshold voltage due to reaching the maximum value of the output voltage at light load. Generating the on-control output signal to control,
The PWM comparator and the control drive circuit are responsive to the on-control output signal generated from the hysteresis comparison circuit upon reaching the maximum value of the output voltage at the light load. It stops the switching operation of the element,
The hysteresis comparison circuit turns off the soft start control transistor in response to the feedback signal rising above the high threshold voltage due to a decrease in the output voltage due to the switching operation of the switch element being stopped. Generating the off-control output signal to control the state,
The soft start circuit, the PWM comparator, and the control drive circuit are configured to perform the switching operation of the switch element in response to the OFF control output signal of the hysteresis comparison circuit after the stop of the switching operation of the switch element. When resuming, a drive output signal that drives the switch element to an on state is generated,
The pulse width of the drive output signal is a method for operating a semiconductor integrated circuit, wherein the pulse width of the drive output signal is controlled from narrow to gradually wider when the switching operation is resumed.
前記スイッチング動作の前記再開の際に、前記PWM比較器と前記制御駆動回路とは、前記三角波発振器から生成される前記三角波発振信号の立ち下がりと前記ヒステリシス比較回路から生成される前記オフ制御出力信号とに応答して、前記スイッチ素子を前記オン状態に駆動するものであり、
前記スイッチング動作の前記再開の際に、前記PWM比較器は前記フィードバック回路の前記フィードバック信号と前記ソフトスタート回路の前記ソフトスタート信号とから低レベルの信号を選択して、当該選択した低レベルの信号より前記三角波発振信号が高レベルとなることに応答して前記スイッチ素子を前記オフ状態に制御する比較出力信号を生成して、
前記PWM比較器から生成される前記比較出力信号に応答して、前記制御駆動回路は、前記スイッチ素子を前記オフ状態に駆動する
半導体集積回路の動作方法。 In claim 14,
When the switching operation is resumed, the PWM comparator and the control drive circuit are configured such that the falling edge of the triangular wave oscillation signal generated from the triangular wave oscillator and the off control output signal generated from the hysteresis comparison circuit In response to and driving the switch element to the ON state,
Upon restarting the switching operation, the PWM comparator selects a low level signal from the feedback signal of the feedback circuit and the soft start signal of the soft start circuit, and the selected low level signal In response to the triangular wave oscillation signal becoming a higher level, generating a comparison output signal for controlling the switch element to the off state,
In response to the comparison output signal generated from the PWM comparator, the control drive circuit operates the semiconductor integrated circuit to drive the switch element to the OFF state.
前記スイッチ素子はトランスの一次巻線に接続可能とされて、前記トランスの二次巻線は前記出力回路と接続され、前記出力回路はホトカップラの発光部を含み、
前記フィードバック回路は、前記出力回路は前記ホトカップラの前記発光部と光学的に結合された前記ホトカップラの受光部を含む
半導体集積回路の動作方法。 In claim 15,
The switch element is connectable to a primary winding of a transformer, a secondary winding of the transformer is connected to the output circuit, and the output circuit includes a light emitting unit of a photocoupler,
The feedback circuit is a method of operating a semiconductor integrated circuit, wherein the output circuit includes a light receiving portion of the photocoupler optically coupled to the light emitting portion of the photocoupler.
前記出力回路は、整流ダイオードと平滑容量とを更に含み、
前記トランスの前記二次巻線の一端に前記整流ダイオードのアノードが接続され、前記整流ダイオードのカソードに前記ホトカップラの前記受光部の一端と前記平滑容量の一端とが接続され、前記トランスの前記二次巻線の他端に前記ホトカップラの前記受光部の他端と前記平滑容量の他端とが接続された
半導体集積回路の動作方法。 In claim 16,
The output circuit further includes a rectifier diode and a smoothing capacitor,
The anode of the rectifier diode is connected to one end of the secondary winding of the transformer, and one end of the light receiving unit of the photocoupler and one end of the smoothing capacitor are connected to the cathode of the rectifier diode, and the second of the transformer A method for operating a semiconductor integrated circuit, wherein the other end of the photocoupler and the other end of the smoothing capacitor are connected to the other end of the next winding.
前記トランスの前記一次巻線と前記二次巻線とは逆極性に接続されて、前記半導体集積回路と前記スイッチ素子と前記トランスと前記出力回路とは、フライバック・コンバータを構成する
半導体集積回路の動作方法。 In claim 17,
The primary winding and the secondary winding of the transformer are connected in reverse polarity, and the semiconductor integrated circuit, the switch element, the transformer, and the output circuit constitute a flyback converter. How it works.
前記スイッチ素子は、トランジスタの半導体チップによって構成され、
前記フィードバック回路と前記PWM比較器と前記ヒステリシス比較回路と前記三角波発振器と前記制御駆動回路と前記ソフトスタート回路と前記ソフトスタート制御トランジスタとは、前記半導体集積回路の1個の半導体チップに集積化され、
前記スイッチ素子を構成する前記トランジスタの前記半導体チップと前記半導体集積回路の前記1個の半導体チップとは、システム・イン・パッケージの1個のパッケージに封止された
半導体集積回路の動作方法。 In claim 18,
The switch element is constituted by a semiconductor chip of a transistor,
The feedback circuit, the PWM comparator, the hysteresis comparison circuit, the triangular wave oscillator, the control drive circuit, the soft start circuit, and the soft start control transistor are integrated on one semiconductor chip of the semiconductor integrated circuit. ,
A method of operating a semiconductor integrated circuit, wherein the semiconductor chip of the transistor constituting the switch element and the one semiconductor chip of the semiconductor integrated circuit are sealed in one package of a system-in-package.
前記スイッチ素子は、トランジスタによって構成され、
前記フィードバック回路と前記PWM比較器と前記ヒステリシス比較回路と前記三角波発振器と前記制御駆動回路と前記ソフトスタート回路と前記ソフトスタート制御トランジスタと前記スイッチ素子を構成する前記トランジスタとは、モノリシック半導体集積回路の1個のチップに集積化された
半導体集積回路の動作方法。 In claim 18,
The switch element is constituted by a transistor,
The feedback circuit, the PWM comparator, the hysteresis comparison circuit, the triangular wave oscillator, the control drive circuit, the soft start circuit, the soft start control transistor, and the transistor constituting the switch element are monolithic semiconductor integrated circuits. A method of operating a semiconductor integrated circuit integrated on one chip.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012201769A JP2014057469A (en) | 2012-09-13 | 2012-09-13 | Semiconductor integrated circuit and method of operating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012201769A JP2014057469A (en) | 2012-09-13 | 2012-09-13 | Semiconductor integrated circuit and method of operating the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2014057469A true JP2014057469A (en) | 2014-03-27 |
Family
ID=50614316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012201769A Pending JP2014057469A (en) | 2012-09-13 | 2012-09-13 | Semiconductor integrated circuit and method of operating the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2014057469A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114384964A (en) * | 2020-10-05 | 2022-04-22 | 罗姆股份有限公司 | Control circuit for power improving circuit and semiconductor integrated circuit device |
| CN114558198A (en) * | 2020-11-27 | 2022-05-31 | 上海移宇科技股份有限公司 | Drive structure of drug infusion device |
-
2012
- 2012-09-13 JP JP2012201769A patent/JP2014057469A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114384964A (en) * | 2020-10-05 | 2022-04-22 | 罗姆股份有限公司 | Control circuit for power improving circuit and semiconductor integrated circuit device |
| CN114558198A (en) * | 2020-11-27 | 2022-05-31 | 上海移宇科技股份有限公司 | Drive structure of drug infusion device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10630188B2 (en) | Switching power supply apparatus and semiconductor device | |
| KR100889528B1 (en) | Soft-Start Circuit and Power Supply Containing It | |
| CN105391298B (en) | Dc-dc converter control | |
| US7778050B2 (en) | Energy transfer device and energy transfer control semiconductor device | |
| US8456868B2 (en) | Controller for a resonant switched-mode power converter | |
| US7262587B2 (en) | Circuit and method for controlling DC-DC converter | |
| US10158289B2 (en) | DC/DC converter | |
| JP4033850B2 (en) | Switching power supply control semiconductor device | |
| JP4481879B2 (en) | Switching power supply | |
| US20100194369A1 (en) | Dc-dc converter and switching control circuit | |
| US20100321963A1 (en) | Switching power supply apparatus and semiconductor device | |
| US10630187B2 (en) | Switching power supply device and semiconductor device | |
| US8149598B2 (en) | Switching power supply apparatus | |
| JP2014045595A (en) | Switching power supply device | |
| KR20100088527A (en) | Dc-dc converter and switching control circuit | |
| US7075801B2 (en) | Dc converter | |
| US11637489B2 (en) | Isolated DC/DC converter and AC/DC converter | |
| JP2021010286A (en) | Drive circuit | |
| CN102570834B (en) | The control circuit switched for the interval of power converter and method | |
| JP2012029415A (en) | Dc-dc converter and switching control circuit | |
| JP2014057469A (en) | Semiconductor integrated circuit and method of operating the same | |
| US20070104304A1 (en) | Semiconductor device | |
| US10630186B2 (en) | Switching power supply device and semiconductor device | |
| JP2013099006A (en) | Semiconductor integrated circuit device | |
| JP7286295B2 (en) | Gate drive devices, isolated DC/DC converters, AC/DC converters, power adapters and electrical equipment |