JP2014057008A - Circuit device manufacturing method, semiconductor component mounting structure, and circuit device - Google Patents
Circuit device manufacturing method, semiconductor component mounting structure, and circuit device Download PDFInfo
- Publication number
- JP2014057008A JP2014057008A JP2012202083A JP2012202083A JP2014057008A JP 2014057008 A JP2014057008 A JP 2014057008A JP 2012202083 A JP2012202083 A JP 2012202083A JP 2012202083 A JP2012202083 A JP 2012202083A JP 2014057008 A JP2014057008 A JP 2014057008A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor component
- resin composition
- circuit board
- circuit device
- fill
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
- C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
- H05K3/305—Affixing by adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10954—Other details of electrical connections
- H05K2201/10977—Encapsulated connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H10W72/01215—
-
- H10W72/01271—
-
- H10W72/072—
-
- H10W72/07236—
-
- H10W72/073—
-
- H10W72/07338—
-
- H10W72/07353—
-
- H10W72/223—
-
- H10W72/241—
-
- H10W72/245—
-
- H10W72/252—
-
- H10W72/255—
-
- H10W72/325—
-
- H10W72/331—
-
- H10W72/334—
-
- H10W72/344—
-
- H10W72/353—
-
- H10W72/354—
-
- H10W72/856—
-
- H10W90/724—
-
- H10W90/734—
-
- H10W99/00—
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Organic Chemistry (AREA)
- Wire Bonding (AREA)
Abstract
【課題】狭スペースでの接合部の樹脂補強が可能であり、優れた接合後の実装接合率を有し、ボイドの発生を抑制できる回路装置の製造方法、半導体部品の実装構造および回路装置を提供する。
【解決手段】はんだが供給された導電接続部材4を備えた半導体部品3を用意し、回路基板1の半導体部品3が搭載される部分における、半導体部品3の側周部3aに沿った範囲に、活性剤として有機酸を含有するサイドフィル用熱硬化性樹脂組成物6aを先塗布し、少なくとも半導体部品3の側周部3aに沿った最外側に配置された導電接続部材4とランド2との接合構造体7に接触させて半導体部品3と回路基板1との間に介在させ、リフロー処理を行うことによって、導電接続部材4とランド2とのはんだによる接続とサイドフィル用熱硬化性樹脂組成物6aの硬化によるサイドフィル6bの形成とを同時に行う。
【選択図】図1A method of manufacturing a circuit device, a semiconductor device mounting structure, and a circuit device capable of reinforcing a resin at a joint portion in a narrow space, having an excellent mounting joint ratio after joining, and suppressing generation of voids. provide.
A semiconductor component 3 having a conductive connecting member 4 supplied with solder is prepared, and a portion of the circuit board 1 on which the semiconductor component 3 is mounted is in a range along a side peripheral portion 3a of the semiconductor component 3. The conductive connecting member 4 and the land 2 disposed on the outermost side at least along the side peripheral portion 3a of the semiconductor component 3 are first coated with a thermosetting resin composition 6a for side fill containing an organic acid as an activator. By connecting the conductive connecting member 4 and the land 2 by soldering and interfacing between the semiconductor component 3 and the circuit board 1 by being brought into contact with the bonding structure 7, the thermosetting resin for side fill is obtained. The side fill 6b is formed simultaneously by curing the composition 6a.
[Selection] Figure 1
Description
本発明は、CSP(Chip Scale Package)やBGA(Ball Grid Array)のような半導体パッケージなどの半導体部品を回路基板に実装した実装回路装置の製造方法、半導体部品の実装構造および回路装置に関する。 The present invention relates to a method for manufacturing a mounted circuit device in which a semiconductor component such as a semiconductor package such as a CSP (Chip Scale Package) or a BGA (Ball Grid Array) is mounted on a circuit board, a mounting structure of the semiconductor component, and a circuit device.
小型携帯機器の普及につれ半導体装置の小型化が進んでいる。このためCSPやBGAなどの半導体パッケージが普及している。 With the spread of small portable devices, semiconductor devices are becoming smaller. For this reason, semiconductor packages such as CSP and BGA are widely used.
一方、従来より落下による衝撃や熱応力から半導体パッケージと回路基板との接合部を補強する目的で、アンダーフィルやサイドフィルといった補強樹脂をディスペンスし、硬化させて使用している。 On the other hand, reinforcing resin such as underfill and sidefill has been dispensed and cured for the purpose of reinforcing the joint between the semiconductor package and the circuit board from impact and thermal stress due to dropping.
アンダーフィルによる補強は、図2(a)〜(d)に示すように、回路基板1上のランド2に予めはんだペースト11を印刷または塗布しておき(図2(a))、その上にCSP、BGAなどの半導体部品3を、バンプなどの導電接続部材4を介して載置し、リフロー工程にて接続する(図2(b)、(c))。その後、アンダーフィル12をディスペンスして、さらにアフターキュアして、ランド2および導電接続部材5の接合構造体7の封止、補強を行っている(図2(d))。
As shown in FIGS. 2A to 2D, the underfill is reinforced by previously printing or applying a
また、高密度実装に対応するために載置前にディスペンスする先塗布のアンダーフィルを用いる方法もあるが、リフロー工程での同時接続中にアンダーフィル内にボイドが入る場合があった。 In addition, there is a method of using a pre-coated underfill that is dispensed before mounting in order to cope with high-density mounting, but a void may enter the underfill during simultaneous connection in the reflow process.
一方、リフロー工程にて接続した後、アンダーフィルをディスペンスする代わりに、コーナー部分のみにサイドフィルをディスペンスして補強する方法も用いられている。 On the other hand, after connecting in the reflow process, instead of dispensing underfill, a method of dispensing and reinforcing side fill only at corner portions is also used.
しかしながら、近年の高密度実装化により実装部品間のスペースが狭くなり、接続後にサイドフィルをディスペンスすることが難しくなってきている。 However, due to the recent high-density mounting, the space between the mounted components is narrowed, and it becomes difficult to dispense the side fill after connection.
このような問題の解決のため、他のサイドフィルによる補強方法として、図3(a)〜(d)に示すように、回路基板1上のランド2に予めはんだペースト11を印刷または塗布しておき(図3(a))、ランド2に接触しないようにサイドフィル13をディスペンスした後(図3(b))、その上にCSP、BGAなどの半導体部品3を、バンプなどの導電接続部材4を介して載置し、リフロー工程にて接続する方法(図3(c)、(d))が提案されている(例えば、特許文献1を参照)。
In order to solve such a problem, as another reinforcing method by the side fill, as shown in FIGS. 3A to 3D, a
このようなサイドフィル13による補強プロセスによれば、サイドフィル13を先塗布してリフローと同時に、ランド2および導電接続部材5の接合構造体7を補強するため、リフロー後工程が不要になる点で優れている。
According to such a reinforcing process by the side fill 13, the post-reflow post-process is not required because the
しかしながら、回路基板1のランド2に予めはんだペースト11を供給しているため、その上にサイドフィル13が付着したり導電接続部材5に干渉すると導通不良を起こし、接合後の実装接合率が低下するといった問題がった。
However, since the
また、この問題を避けるためには、半導体部品3のエッジ部にサイドフィル13の接着スペースを設ける必要があるため、狭スペースへの適用が困難であり、また、適用部品が限定されるといった問題もあった。
Further, in order to avoid this problem, it is necessary to provide a bonding space for the side fill 13 at the edge portion of the
本発明は以上の通りの事情に鑑みてなされたものであり、狭スペースでの接合部の樹脂補強が可能であり、優れた接合後の実装接合率を有し、ボイドの発生を抑制できる回路装置の製造方法、半導体部品の実装構造および回路装置を提供することを課題としている。 The present invention has been made in view of the circumstances as described above, and it is possible to reinforce the resin in the joint portion in a narrow space, has an excellent mounting joint ratio after joining, and can suppress generation of voids. An object of the present invention is to provide a device manufacturing method, a semiconductor component mounting structure, and a circuit device.
上記の課題を解決するために、本発明の回路装置の製造方法は、はんだが供給された複数の導電接続部材を備えた半導体部品を用意する工程と、複数のランドを有する回路基板の前記半導体部品が搭載される部分における、前記半導体部品の側周部に沿った範囲に、活性剤として有機酸を含有するサイドフィル用熱硬化性樹脂組成物を先塗布する工程と、前記導電接続部材と前記ランドとを位置合わせして前記回路基板に前記半導体部品を搭載し、および、先塗布された前記サイドフィル用熱硬化性樹脂組成物を、前記半導体部品の側周部に沿った裏面と前記回路基板の表面との間に介在させ、かつ、少なくとも前記半導体部品の側周部に沿った最外側に配置された前記導電接続部材と前記ランドとの接合構造体に接触させる工程と、リフロー処理を行うことによって、前記導電接続部材と前記ランドとのはんだによる接続と前記サイドフィル用熱硬化性樹脂組成物の硬化によるサイドフィルの形成とを同時に行う工程とを含むことを特徴としている。 In order to solve the above problems, a method for manufacturing a circuit device according to the present invention includes a step of preparing a semiconductor component having a plurality of conductive connection members supplied with solder, and the semiconductor of a circuit board having a plurality of lands. A step of pre-applying a thermosetting resin composition for side fill containing an organic acid as an activator in a range along the side periphery of the semiconductor component in a portion where the component is mounted; and the conductive connecting member; The semiconductor component is mounted on the circuit board by aligning the land, and the pre-applied thermosetting resin composition for side fill is formed on the back surface along the side periphery of the semiconductor component and the Interfacing with the surface of the circuit board and contacting the junction structure of the conductive connection member and the land disposed at least on the outermost side along the side periphery of the semiconductor component; By performing the process, it is characterized by comprising the step of performing the formation of side-fill due to the curing of the conductive connecting member and the solder according to the side fill thermosetting resin composition for a connection to the land at the same time.
この回路装置の製造方法において、前記サイドフィルが、前記半導体部品の側周部から外側に露出せずに前記半導体部品の側周部に沿った裏面と前記回路基板の表面との間を封止することが好ましい。 In this method of manufacturing a circuit device, the side fill seals between the back surface along the side periphery of the semiconductor component and the surface of the circuit board without being exposed to the outside from the side periphery of the semiconductor component. It is preferable to do.
この回路装置の製造方法において、前記サイドフィル用熱硬化性樹脂組成物が、前記回路基板における、前記半導体部品の側周部に沿った最外側に配置された前記導電接続部材に接続される前記ランドの表面を少なくとも含む範囲に塗布されることが好ましい。 In this method of manufacturing a circuit device, the thermosetting resin composition for side fill is connected to the conductive connection member disposed on the outermost side along the side periphery of the semiconductor component in the circuit board. It is preferably applied in a range including at least the surface of the land.
この回路装置の製造方法において、前記サイドフィル用熱硬化性樹脂組成物が、エポキシ樹脂、硬化剤、硬化促進剤、無機充填剤、および前記有機酸を含有するエポキシ樹脂組成物であることが好ましい。 In this method for producing a circuit device, the thermosetting resin composition for side fill is preferably an epoxy resin composition containing an epoxy resin, a curing agent, a curing accelerator, an inorganic filler, and the organic acid. .
この回路装置の製造方法において、前記有機酸が、アジピン酸、アビエチン酸、およびセバシン酸から選ばれる少なくとも一種であることが好ましい。 In this circuit device manufacturing method, the organic acid is preferably at least one selected from adipic acid, abietic acid, and sebacic acid.
この回路装置の製造方法において、前記はんだが供給された複数の導電接続部材は、表面にはんだペーストを有するか、または、はんだボール表面にフラックスを有することが好ましい。 In this method of manufacturing a circuit device, it is preferable that the plurality of conductive connecting members supplied with the solder have a solder paste on the surface or a flux on the surface of the solder ball.
この回路装置の製造方法において、サイドフィル用熱硬化性樹脂組成物とその硬化物の色が、回路基板の色および半導体部品の封止材料の色とは、視認により区別される異なる色であることが好ましい。 In this method of manufacturing a circuit device, the color of the thermosetting resin composition for side fill and the cured product thereof is different from the color of the circuit board and the color of the sealing material of the semiconductor component by visual recognition. It is preferable.
本発明の半導体部品の実装構造は、半導体部品の導電接続部材と回路基板のランドとがはんだにより接続され、サイドフィルが、少なくとも前記半導体部品の側周部に沿った最外側に配置された前記導電接続部材と前記ランドとの接合構造体に接触し、かつ、前記半導体部品の側周部から外側に露出せずに前記半導体部品の側周部に沿った裏面と前記回路基板の表面との間を接着補強していることを特徴とする。 In the semiconductor component mounting structure of the present invention, the conductive connection member of the semiconductor component and the land of the circuit board are connected by solder, and the side fill is disposed at least on the outermost side along the side periphery of the semiconductor component. A back surface along the side periphery of the semiconductor component and the front surface of the circuit board without being exposed to the outside from the side periphery of the semiconductor component and in contact with the joint structure of the conductive connection member and the land It is characterized by adhesive reinforcement between them.
本発明の半導体部品の実装構造は、半導体部品の導電接続部材と回路基板のランドとがはんだにより接続され、サイドフィルが、活性剤として有機酸を含有するサイドフィル用熱硬化性樹脂組成物の硬化物であり、かつ、少なくとも前記半導体部品の側周部に沿った最外側に配置された前記導電接続部材と前記ランドとの接合構造体に接触していることを特徴とする。 The semiconductor component mounting structure of the present invention is a thermosetting resin composition for side fill, in which the conductive connection member of the semiconductor component and the land of the circuit board are connected by solder, and the side fill contains an organic acid as an activator. It is a cured product, and is in contact with a joint structure of the conductive connection member and the land arranged at least on the outermost side along the side periphery of the semiconductor component.
この半導体部品の実装構造において、前記サイドフィル用熱硬化性樹脂組成物が、エポキシ樹脂、硬化剤、硬化促進剤、無機充填剤、および前記有機酸を含有するエポキシ樹脂組成物であることが好ましい。 In the semiconductor component mounting structure, the side fill thermosetting resin composition is preferably an epoxy resin composition containing an epoxy resin, a curing agent, a curing accelerator, an inorganic filler, and the organic acid. .
この半導体部品の実装構造において、前記有機酸が、アジピン酸、アビエチン酸、およびセバシン酸から選ばれる少なくとも一種であることが好ましい。 In this semiconductor component mounting structure, the organic acid is preferably at least one selected from adipic acid, abietic acid, and sebacic acid.
本発明の回路装置は、前記の半導体部品の実装構造を備えることを特徴としている。 The circuit device of the present invention is characterized by including the above-described semiconductor component mounting structure.
本発明の回路装置の製造方法、半導体部品の実装構造および回路装置によれば、狭スペースでの接合部の樹脂補強が可能であり、優れた接合後の実装接合率を有し、ボイドの発生を抑制できる。 According to the method of manufacturing a circuit device, the mounting structure of a semiconductor component, and the circuit device of the present invention, it is possible to reinforce the resin in the joint portion in a narrow space, and has an excellent mounting joint ratio after joining and generation of voids. Can be suppressed.
以下に、図面を参照しながら本発明の実施形態について説明する。 Embodiments of the present invention will be described below with reference to the drawings.
図1は、本発明の回路装置の製造方法の一実施形態を示す概略断面図、図4は、本発明の半導体部品の実装構造の一実施形態を示す概略断面図である。 FIG. 1 is a schematic cross-sectional view showing an embodiment of a method of manufacturing a circuit device of the present invention, and FIG. 4 is a schematic cross-sectional view showing an embodiment of a semiconductor component mounting structure of the present invention.
この実施形態の回路装置の製造方法では、まず最初の工程として、はんだが供給された複数の導電接続部材4を備えた半導体部品3を用意する。
In the circuit device manufacturing method of this embodiment, first, as a first step, a
半導体部品3は、CSP、BGAなどの半導体パッケージなどを用いることができる。あるいは、ベアチップを用いてもよい。
The
導電接続部材4は、例えば、バンプなどの端子を挙げることができ、図1(b)に示すように、表面にはんだペースト5aを有するものや、はんだボール表面にフラックス5bを有するものなどが挙げられる。
Examples of the
はんだは、通常回路基板1と半導体部品3との接合に用いられるはんだであれば特に制限なく用いることができる。はんだの供給方法としては、転写または印刷による方法などが挙げられる。
The solder can be used without particular limitation as long as it is usually used for joining the
例えば、はんだ供給の容易性からはんだペースト5aを好適に用いることができる。ここで、はんだペースト5aとしては、例えば、クリームはんだと呼ばれる材料などが使用できる。クリームはんだは、はんだ粒子、フラックス成分、および溶剤を含む組成物である。このクリームはんだを使用した部品実装では、クリームはんだがリフロー炉中ではんだ粒子の融点以上の温度に加熱されることで、はんだ粒子が溶融する。それと共に、高温でフラックス成分によりはんだ粒子表面の酸化層が除去されて、はんだ粒子が一体化し、これにより回路基板1のランド2と半導体部品3の導電接続部材4との間の導通が確保される。このようなクリームはんだを使用した部品実装プロセス(はんだリフロープロセス)では多くの部品を一括して接続でき、生産性を高めることができる。
For example, the
また、はんだの供給に際して、導電接続部材4の清浄などを目的としてはんだボール表面にフラックス5bを供給することもできる。フラックス5bとしては、例えば、アビエチン酸に代表されるロジン成分材料や各種アミンおよびその塩、さらにはセバシン酸、アジピン酸などの高融点有機酸などの従来より知られているものを用いることができる。
Further, when supplying the solder, the
この実施形態の回路装置の製造方法では、次の工程として、図1(a)に示すように、複数のランド2を有する回路基板1の半導体部品3が搭載される部分における、半導体部品3の側周部3aに沿った範囲に、コーナー補強材として、活性剤として有機酸を含有するサイドフィル用熱硬化性樹脂組成物6aを先塗布する。
In the method for manufacturing a circuit device according to this embodiment, as a next step, as shown in FIG. 1A, the
このサイドフィル用熱硬化性樹脂組成物6aは、例えば、エポキシ樹脂、硬化剤、無機充填剤、および活性剤の有機酸を含有する常温で液状のエポキシ樹脂組成物を用いることができる。
As the
なお、本明細書において「常温で液状」とは、大気圧下での5〜28℃の温度範囲、特に室温18℃前後において流動性を持つことを意味する。 In the present specification, “liquid at normal temperature” means having fluidity in a temperature range of 5 to 28 ° C. under atmospheric pressure, particularly around 18 ° C. at room temperature.
サイドフィル用熱硬化性樹脂組成物6aに配合されるエポキシ樹脂は、1分子内にエポキシ基を2個以上有するものであれば、その分子量、分子構造は特に限定されず各種のものを用いることができる。
As long as the epoxy resin blended in the
具体的には、例えば、グリシジルエーテル型、グリシジルアミン型、グリシジルエステル型、オレフィン酸化型(脂環式)などの各種のエポキシ樹脂、特に常温で液状のエポキシ樹脂を用いることができる。 Specifically, for example, various epoxy resins such as a glycidyl ether type, a glycidyl amine type, a glycidyl ester type, and an olefin oxidation type (alicyclic), particularly an epoxy resin that is liquid at normal temperature can be used.
さらに具体的には、例えば、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂などのビスフェノール型エポキシ樹脂、水添ビスフェノールA型エポキシ樹脂、水添ビスフェノールF型エポキシ樹脂などの水添ビスフェノール型エポキシ樹脂、ビフェニル型エポキシ樹脂、ナフタレン環含有エポキシ樹脂、脂環式エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、トリフェニルメタン型エポキシ樹脂、脂肪族系エポキシ樹脂、トリグリシジルイソシアヌレートなどを用いることができる。これらは1種単独で用いてもよく、2種以上を併用してもよい。 More specifically, for example, bisphenol type epoxy resins such as bisphenol A type epoxy resins and bisphenol F type epoxy resins, hydrogenated bisphenol type epoxy resins such as hydrogenated bisphenol A type epoxy resins and hydrogenated bisphenol F type epoxy resins, Biphenyl type epoxy resin, naphthalene ring-containing epoxy resin, alicyclic epoxy resin, dicyclopentadiene type epoxy resin, phenol novolac type epoxy resin, cresol novolac type epoxy resin, triphenylmethane type epoxy resin, aliphatic epoxy resin, tri Glycidyl isocyanurate or the like can be used. These may be used alone or in combination of two or more.
サイドフィル用熱硬化性樹脂組成物6aに配合される硬化剤は、通常エポキシ樹脂の硬化剤として用いられるものであれば特に制限なく用いることができ、その具体例としては、ジシアンジアミド、酸無水物、アミン化合物、ノボラック型フェノール樹脂(フェノールノボラック、クレゾールノボラック、フェノールアラルキル樹脂など)、ナフトールアラルキルなどの各種多価フェノール化合物、あるいはナフトール化合物などを用いることができる。これらは1種単独で用いてもよく、2種以上を併用してもよい。
The curing agent blended in the
硬化剤の配合量は、用いる硬化剤に応じて適宜設定することができ、通常、硬化剤のエポキシ樹脂に対する化学量論上の当量比(硬化剤当量/エポキシ基当量)が0〜1.4となる量であり、より好ましくは当量比が0.4〜1.0となる量である。 The blending amount of the curing agent can be appropriately set according to the curing agent to be used. Usually, the stoichiometric equivalent ratio of the curing agent to the epoxy resin (curing agent equivalent / epoxy group equivalent) is 0 to 1.4. More preferably, the equivalent ratio is 0.4 to 1.0.
当量比がこの範囲内であると、硬化不足、硬化物の耐熱性低下、硬化物の強度低下、硬化物の吸湿量の増加などを抑制できる。 When the equivalent ratio is within this range, it is possible to suppress insufficient curing, a decrease in heat resistance of the cured product, a decrease in strength of the cured product, an increase in moisture absorption of the cured product, and the like.
サイドフィル用熱硬化性樹脂組成物6aに配合される硬化促進剤としては、通常、アンダーフィルやサイドフィルを構成する樹脂組成物の硬化促進剤として用いられるものなどを特に制限なく用いることができ、その具体例としては、トリフェニルホスフィン、トリメチルホスフィン、トリエチルホスフィン、トリブチルホスフィン、トリ(p−メチルフェニル)ホスフィン、トリ(ノニルフェニル)ホスフィンなどのホスフィン化合物やそれらの塩、2−メチルイミダゾール、2,4−ジメチルイミダゾール、2−エチル−4−メチルイミダゾール、2−フェニルイミダゾール、2−フェニル−4−メチルイミダゾール、2−ヘプタデシルイミダゾールなどのイミダゾール系化合物やイミダゾール系マイクロカプセル型硬化促進剤、トリエチルアミン、ベンジルジメチルアミン、ジメチルベンジルメチルアミン、2−(ジメチルアミノメチル)フェノール、2,4,6−トリス(ジメチルアミノメチル)フェノール、1,8−ジアザビシクロ(5,4,0)ウンデセン−7などのアミン系化合物などが挙げられる。これらは1種単独で用いてもよく、2種以上を併用してもよい。
As the curing accelerator blended in the
サイドフィル用熱硬化性樹脂組成物6aに配合される無機充填剤としては、通常、アンダーフィルやサイドフィルを構成する樹脂組成物の無機充填剤として用いられるものなどを特に制限なく用いることができ、その具体例としては、溶融シリカ、結晶シリカ、微粉シリカ、アルミナ、窒化珪素、マグネシアなどが挙げられる。これらは1種単独で用いてもよく、2種以上を併用してもよい。無機充填剤を配合することで、硬化物の熱膨張係数を調整することができる。
As the inorganic filler blended in the
サイドフィル用熱硬化性樹脂組成物6aに配合される有機酸としては、アビエチン酸、セバシン酸、アジピン酸、イソフタル酸、マレイン酸、クエン酸、グルタル酸、酒石酸、シュウ酸、プロパントリカルボン酸、レブリン酸、フェニール酪酸、リンゴ酸、コハク酸、マロン酸、フタール酸、サリチル酸、乳酸、ピロメリット酸、パルミチン酸、オレイン酸、ステアリン酸、エチルヘキサン酸などを例示することができ、これらの中でもアビエチン酸、セバシン酸、アジピン酸を好適に用いることができる。これら有機酸は1種単独で用いてもよく、2種以上を併用してもよい。
Examples of the organic acid blended in the side fill
有機酸の含有量は、サイドフィル用熱硬化性樹脂組成物6aの全量に対して0.1〜50質量%の範囲内が好ましく、0.5〜5質量%の範囲内がより好ましい。この範囲内にすると、フラックスとして十分な作用を発揮でき、かつ、サイドフィル6bの所要の性能を確保することができる。
The content of the organic acid is preferably in the range of 0.1 to 50% by mass and more preferably in the range of 0.5 to 5% by mass with respect to the total amount of the
サイドフィル用熱硬化性樹脂組成物6aに有機酸を配合することにより、半導体部品3の導電接続部材4や、回路基板1のランド2にサイドフィル用熱硬化性樹脂組成物6aが接触した場合に、金属表面の酸化膜や汚れを除去するフラックスとしての役割を付与することができる。
When the
すなわち、サイドフィル用熱硬化性樹脂組成物6aを上記の構成とすることにより、エポキシ樹脂の強固な接着性と、フラックスとしての役割により、導電接続部材4やランド2にサイドフィル用熱硬化性樹脂組成物6aが接触した状態でも十分な補強と優れた接合後の実装接合率を有するサイドフィル6bとすることができる。
That is, by making the
サイドフィル用熱硬化性樹脂組成物6aには、さらに他の成分を配合することもできる。このような他の成分の具体例としては、顔料、カップリング剤などを挙げることができる。
The
サイドフィル用熱硬化性樹脂組成物6aは、例えば、次の手順で製造することができる。エポキシ樹脂、硬化剤、硬化促進剤、有機酸、およびその他の添加剤を同時にまたは別々に配合し、必要に応じて加熱処理や冷却処理を行いながら、撹拌、溶解、混合、分散を行う。次に、この混合物に無機充填剤を加え、必要に応じて加熱処理や冷却処理を行いながら、再度、撹拌、混合、分散を行うことにより、サイドフィル用熱硬化性樹脂組成物6aを得ることができる。この撹拌、溶解、混合、分散には、ディスパー、プラネタリーミキサー、ボールミル、3本ロールなどを組み合わせて用いることができる。
The
サイドフィル用熱硬化性樹脂組成物6aは、作業性や加工性の観点から、25℃で液状であることが好ましい。また、サイドフィル用熱硬化性樹脂組成物6aの粘度は、25℃において1〜1000Pa・sであることが好ましく、1〜500Pa・sであることがより好ましく、1〜200Pa・sであることがさらに好ましい。粘度をこの範囲にすると、回路基板1上にサイドフィル用熱硬化性樹脂組成物6aを供給する際の作業性の低下を抑制できる。ここで、粘度はE型回転粘度計を用いて、25℃で、回転数0.5rpmで測定したときの値である。
The side fill
サイドフィル用熱硬化性樹脂組成物6aを回路基板1上に先塗布する方法は、通常のディスペンス方法などを適用することができる。
As a method of applying the
また、サイドフィル用熱硬化性樹脂組成物6aを、回路基板1における、半導体部品3の側周部3aに沿った最外側に配置された導電接続部材4に接続されるランド2の表面を少なくとも含む範囲に塗布することもできる。ランド2にサイドフィル用熱硬化性樹脂組成物6aを塗布できるのは、前記において説明したように、サイドフィル用熱硬化性樹脂組成物6aにフラックスとしての機能が付与されているためである。
Further, at least the surface of the
この実施形態の回路装置の製造方法では、次の工程として、図1(c)に示すように、導電接続部材4とランド2とを位置合わせして回路基板1に半導体部品3を搭載し、および、先塗布されたサイドフィル用熱硬化性樹脂組成物6aを、半導体部品3の側周部3aに沿った裏面と回路基板1の表面との間に介在させ、かつ、少なくとも半導体部品3の側周部3aに沿った最外側に配置された導電接続部材4とランド2との接合構造体7に接触させる。
In the circuit device manufacturing method of this embodiment, as a next step, as shown in FIG. 1C, the
ここで、半導体部品3の回路基板1への搭載は、マウンターなどを用いて行うことができる。
Here, the
この実施形態の回路装置の製造方法では、次の工程として、図1(d)に示すように、リフロー処理を行うことによって、導電接続部材4とランド2とのはんだによる接続とサイドフィル用熱硬化性樹脂組成物6aの硬化によるサイドフィル6bの形成とを同時に行う。
In the method of manufacturing the circuit device of this embodiment, as the next step, as shown in FIG. 1D, a reflow process is performed to connect the
以上のようなこの実施形態の回路装置の製造方法によれば、まず回路基板1上に有機酸を含有させたサイドフィル用熱硬化性樹脂組成物6aをディスペンスするとともに、半導体部品3の導電接続部材4にはんだを供給し、接合することにより、実装プロセスを簡素化できるとともに、狭スペースでの実装が可能になる。
According to the circuit device manufacturing method of this embodiment as described above, first, the side fill
そして、サイドフィル用熱硬化性樹脂組成物6aとその硬化物であるサイドフィル6bの色が、回路基板1の色および半導体部品3の封止材料(例えば、CSPやBGAの場合は半導体パッケージ外側を覆う成形体の封止材料)の色とは、視認により区別される異なる色であることが好ましい。これにより、実装前後においてサイドフィル用熱硬化性樹脂組成物が塗布されていることを目視により確認でき、量産時の生産性を大幅に改善することができる。
Then, the color of the side fill
このようにして得られるこの実施形態の半導体部品の実装構造は、図4に示すように、半導体部品3の導電接続部材4と回路基板1のランド2とがはんだにより接続され、サイドフィル6bが、少なくとも半導体部品3の側周部3aに沿った最外側に配置された導電接続部材4とランド2との接合構造体7に接触し、かつ、半導体部品3の側周部3aから外側に露出せずに半導体部品3の側周部3aに沿った裏面と回路基板1の表面との間を接着補強している。
As shown in FIG. 4, the mounting structure of the semiconductor component of this embodiment obtained as described above is such that the conductive connecting
そして半導体部品3の導電接続部材4と回路基板1のランド2とがはんだにより接続され、サイドフィル6bが、活性剤として有機酸を含有するサイドフィル用熱硬化性樹脂組成物6aの硬化物であり、かつ、少なくとも半導体部品3の側周部3aに沿った最外側に配置された導電接続部材4とランド2との接合構造体7に接触している。
The conductive connecting
このような構造によれば、図3および図5の従来技術のようにアンダーフィル13b用の樹脂組成物が有機酸を含有しないためアンダーフィル13bが半導体部品3と回路基板1との接合構造体7から離間し、半導体部品3の側周部3aから外側に露出している場合とは異なり、狭スペースでの接合部の樹脂補強が可能であり、優れた接合後の実装接合率を有し、ボイドの発生を抑制できる。
According to such a structure, since the resin composition for the
以下に、実施例により本発明をさらに詳しく説明するが、本発明はこれらの実施例に何ら限定されるものではない。 EXAMPLES Hereinafter, the present invention will be described in more detail with reference to examples. However, the present invention is not limited to these examples.
表1に、アンダーフィルおよびサイドフィルの樹脂組成物の配合成分を示す。配合成分として以下のものを用いた。なお、表1に示す以下の配合成分の配合量は質量部を表す。
(エポキシ樹脂)
ビスフェノールF型エポキシ樹脂、新日鐵化学株式会社「YDF8170」
(硬化剤)
酸無水物、DIC株式会社「B650」
(硬化促進剤)
マイクロカプセル型潜在性硬化促進剤、旭化成ケミカル株式会社「HX3722」
(無機充填剤)
無機充填剤1:株式会社龍森「SO−32R」
無機充填剤2:日本アエロジル「#300」
(有機酸)
アジピン酸(東京化成)
アビエチン酸(東京化成)
セバシン酸(東京化成)
グルタル酸(東京化成)
アンダーフィルおよびサイドフィルの樹脂組成物の製造は次の方法で調製した。まず表1に示す無機充填剤以外の各配合成分を、表1に示す割合で配合し、ミキサーで均一に混合した後、この混合物に無機充填剤を加え、再度、攪拌、混合、分散を行ってアンダーフィルおよびサイドフィルの樹脂組成物を得た。
Table 1 shows the components of the underfill and sidefill resin compositions. The following were used as a compounding component. In addition, the compounding quantity of the following compounding components shown in Table 1 represents a mass part.
(Epoxy resin)
Bisphenol F type epoxy resin, Nippon Steel Chemical Co., Ltd. “YDF8170”
(Curing agent)
Acid anhydride, DIC Corporation “B650”
(Curing accelerator)
Microcapsule type latent curing accelerator, Asahi Kasei Chemical Co., Ltd. “HX3722”
(Inorganic filler)
Inorganic filler 1: Tatsumori "SO-32R"
Inorganic filler 2: Nippon Aerosil "# 300"
(Organic acid)
Adipic acid (Tokyo Kasei)
Abietic acid (Tokyo Kasei)
Sebacic acid (Tokyo Kasei)
Glutaric acid (Tokyo Kasei)
The underfill and sidefill resin compositions were prepared by the following method. First, each compounding component other than the inorganic filler shown in Table 1 is blended in the proportions shown in Table 1, and mixed uniformly with a mixer. Then, the inorganic filler is added to this mixture, and stirring, mixing, and dispersion are performed again. Underfill and side fill resin compositions were obtained.
なお、各補強プロセスで用いるはんだとして、クリームはんだ(千住金属、S70G Type4)を用いた。 In addition, cream solder (Senju Metal, S70G Type 4) was used as the solder used in each reinforcing process.
上記の配合および方法により得たアンダーフィルおよびサイドフィルの樹脂組成物を用いて、以下に示すような条件により実施例1〜8、比較例1〜4の実装補強を行った。
先塗布サイドフィル:図1に示す工程により行った。
後入れアンダーフィル:図2に示す工程により行った。
後入れサイドフィル:図2に示す工程において、アンダーフィル12のディスペンスに替えてサイドフィルのディスペンスを行った。
先塗布アンダーフィル:図2に示す工程において、半導体部品3の載置前に予め基板上にアンダーフィル12のディスペンスを行った。
リフロー条件:130℃〜185℃(70s)、220℃〜250℃(1min)
アンダーフィルのアフターキュア条件:120℃、60min
上記の条件にて作成した回路装置について、ディスペンス塗りしろ、実装補強後のパッケージ下のボイド発生、接合後の実装接合率についての測定および評価を行った。
[ディスペンス塗りしろ]
実装補強した状態の半導体部品の側周部(エッジ部)からはみ出した、アンダーフィルおよびサイドフィルの距離を測定した。
[実装後のパッケージ下のボイド発生]
実装補強した状態の半導体部品および回路基板を切断し、アンダーフィルおよびサイドフィルのボイドのあり、なしについて目視にて評価した。
[実装接合率]
実装補強した状態の半導体装置の接続性について電気抵抗値を測定し、結果から実装接合率を測定した。
Using the underfill and sidefill resin compositions obtained by the above blending and method, mounting reinforcement of Examples 1 to 8 and Comparative Examples 1 to 4 was performed under the following conditions.
Pre-applied side fill: performed by the process shown in FIG.
Post-fill underfill: Performed by the process shown in FIG.
Post-fill side fill: In the step shown in FIG. 2, the side fill was dispensed in place of the
Pre-application underfill: In the step shown in FIG. 2, the
Reflow conditions: 130 ° C. to 185 ° C. (70 s), 220 ° C. to 250 ° C. (1 min)
Underfill after cure conditions: 120 ° C., 60 min
With respect to the circuit device created under the above conditions, measurement and evaluation were performed for dispensing, applying a void under the package after mounting reinforcement, and mounting joint ratio after joining.
[Dispensing]
The distance between the underfill and the side fill that protruded from the side peripheral portion (edge portion) of the semiconductor component in a mounted and reinforced state was measured.
[Void generation under the package after mounting]
The semiconductor component and the circuit board in a state where the mounting was reinforced were cut, and visually evaluated for the presence or absence of voids in the underfill and sidefill.
[Mounting joint rate]
The electrical resistance value was measured for the connectivity of the semiconductor device in which the mounting was reinforced, and the mounting joint ratio was measured from the result.
また、ヒートサイクル試験およびリペア性について、以下に示す条件にて評価を行った。
[ヒートサイクル試験]
半導体パッケージとして、0.75mm厚、14mm角の半導体パッケージを用い、回路基板としてFR−4の回路基板を用いた。
In addition, the heat cycle test and repairability were evaluated under the following conditions.
[Heat cycle test]
A 0.75 mm thick, 14 mm square semiconductor package was used as the semiconductor package, and an FR-4 circuit board was used as the circuit board.
上記の条件により半導体パッケージを回路基板に実装し、回路装置を製造した。回路装置の電気的動作を行い、良品であったものについて、−40℃で5分、85℃5分を1サイクルとする液相のヒートサイクル試験を行った後、1000サイクル後の回路装置の動作を行い、以下の基準にて良否を判定した。
○:不良率0〜39%
△:不良率40%〜69%
×:不良率70%〜100%
[リペア性]
FR−4基板上にアンダーフィルまたはサイドフィルの樹脂組成物を120℃、1hにて塗布硬化させた。
A semiconductor package was mounted on a circuit board under the above conditions to manufacture a circuit device. The electrical operation of the circuit device was performed, and a non-defective product was subjected to a liquid phase heat cycle test at -40 ° C. for 5 minutes and 85 ° C. for 5 minutes, and then the circuit device after 1000 cycles. The operation was performed and the quality was judged according to the following criteria.
○: Defect rate 0-39%
Δ: Defect rate 40% to 69%
×: defective rate 70% to 100%
[Repairability]
An underfill or sidefill resin composition was applied and cured on an FR-4 substrate at 120 ° C. for 1 h.
テストピースをホットプレート上で200℃に加温し、加温した状態でFR−4基板上のアンダーフィルまたはサイドフィルを竹串を用いて取り除き、アンダーフィルまたはサイドフィルがきれいに取り除くことが可能かを以下の基準で評価した。
○:アンダーフィルまたはサイドフィルがきれいに取り除かれる。基板上にアンダーフィルまたはサイドフィルが残らないモード
×:アンダーフィルまたはサイドフィルが残る。基板上のレジストがはがれるモード
上記の測定および評価の結果を表1に示す。
Is it possible to heat the test piece to 200 ° C on a hot plate and remove the underfill or side fill on the FR-4 substrate with the bamboo skewer in the heated state to remove the underfill or side fill neatly? Was evaluated according to the following criteria.
○: Underfill or side fill is removed cleanly. Mode in which no underfill or side fill remains on the substrate ×: Underfill or side fill remains. Mode in which resist on substrate is peeled Table 1 shows the results of the above measurement and evaluation.
表1より、活性剤として有機酸を含有するサイドフィル用熱硬化性樹脂組成物を先塗布することにより実装補強した実施例1〜8は、全ての結果において優れた特性を示した。 From Table 1, Examples 1-8 which carried out mounting reinforcement by applying the thermosetting resin composition for side fills which contains an organic acid as an activator previously showed the outstanding characteristic in all the results.
これに対して、後入れアンダーフィルにより実装補強した比較例1および、後入れサイドフィルにより実装補強した比較例2は、実施例1〜8に比べてディスペンス塗りしろが大きく、狭スペースでの実装が困難であることが確認された。 On the other hand, Comparative Example 1 in which the mounting reinforcement was performed by the later-inserted underfill and Comparative Example 2 in which the mounting reinforcement was performed by the later-inserted sidefill had a larger dispensing margin than those in Examples 1 to 8, and were mounted in a narrow space. Was confirmed to be difficult.
また、アンダーフィルを用いた比較例1、3はボイドの発生が確認され、リペア性も劣っていた。 Moreover, generation of voids was confirmed in Comparative Examples 1 and 3 using underfill, and the repairability was also inferior.
さらに、サイドフィルの樹脂組成物に有機酸を配合しなかった比較例4は、実施例1〜8に比べて実装接合率が著しく劣っていた。 Furthermore, the comparative example 4 which did not mix | blend the organic acid with the resin composition of a sidefill was remarkably inferior in mounting joining ratios compared with Examples 1-8.
1 回路基板
2 ランド
3 半導体部品
3a 側周部
4 導電接続部材
5a はんだペースト
5b フラックス
6a サイドフィル用熱硬化性樹脂組成物
6b サイドフィル
7 接合構造体
DESCRIPTION OF
Claims (12)
複数のランドを有する回路基板の前記半導体部品が搭載される部分における、前記半導体部品の側周部に沿った範囲に、活性剤として有機酸を含有するサイドフィル用熱硬化性樹脂組成物を先塗布する工程と、
前記導電接続部材と前記ランドとを位置合わせして前記回路基板に前記半導体部品を搭載し、および、先塗布された前記サイドフィル用熱硬化性樹脂組成物を、前記半導体部品の側周部に沿った裏面と前記回路基板の表面との間に介在させ、かつ、少なくとも前記半導体部品の側周部に沿った最外側に配置された前記導電接続部材と前記ランドとの接合構造体に接触させる工程と、
リフロー処理を行うことによって、前記導電接続部材と前記ランドとのはんだによる接続と前記サイドフィル用熱硬化性樹脂組成物の硬化によるサイドフィルの形成とを同時に行う工程とを含むことを特徴とする回路装置の製造方法。 Preparing a semiconductor component having a plurality of conductive connection members supplied with solder;
A thermosetting resin composition for side fill containing an organic acid as an activator in a range along a side peripheral portion of the semiconductor component in a portion where the semiconductor component is mounted on a circuit board having a plurality of lands. Applying step;
The conductive connection member and the land are aligned, the semiconductor component is mounted on the circuit board, and the pre-applied thermosetting resin composition for side fill is applied to the side periphery of the semiconductor component. The conductive connecting member disposed between the back surface along the surface and the surface of the circuit board and disposed at least on the outermost side along the side periphery of the semiconductor component is brought into contact with the bonding structure of the land. Process,
A step of performing a reflow process to simultaneously perform solder connection between the conductive connection member and the land and formation of side fill by curing of the thermosetting resin composition for side fill. A method of manufacturing a circuit device.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012202083A JP6187894B2 (en) | 2012-09-13 | 2012-09-13 | Circuit device manufacturing method, semiconductor component mounting structure, and circuit device |
| PCT/JP2012/079231 WO2014041709A1 (en) | 2012-09-13 | 2012-11-12 | Circuit device manufacturing method, semiconductor component mounting structure, and circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012202083A JP6187894B2 (en) | 2012-09-13 | 2012-09-13 | Circuit device manufacturing method, semiconductor component mounting structure, and circuit device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014057008A true JP2014057008A (en) | 2014-03-27 |
| JP6187894B2 JP6187894B2 (en) | 2017-08-30 |
Family
ID=50277857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012202083A Active JP6187894B2 (en) | 2012-09-13 | 2012-09-13 | Circuit device manufacturing method, semiconductor component mounting structure, and circuit device |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP6187894B2 (en) |
| WO (1) | WO2014041709A1 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015153765A (en) * | 2014-02-10 | 2015-08-24 | パナソニックIpマネジメント株式会社 | Method of manufacturing circuit device, mounting structure for semiconductor component, and circuit device |
| WO2018134860A1 (en) * | 2017-01-17 | 2018-07-26 | パナソニックIpマネジメント株式会社 | Semiconductor-mounted product |
| WO2020095634A1 (en) * | 2018-11-07 | 2020-05-14 | パナソニックIpマネジメント株式会社 | Curable resin composition and mounting structure |
| US20230054960A1 (en) * | 2020-02-04 | 2023-02-23 | Panasonic Intellectual Property Management Co., Ltd. | Side-filling resin composition, semiconductor device, and method for removing side-filling member |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112735956A (en) * | 2019-10-14 | 2021-04-30 | 昇贸科技股份有限公司 | Method for welding packaging assembly on circuit substrate and thermosetting resin composition |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003092464A (en) * | 2001-09-17 | 2003-03-28 | Nec Corp | Circuit board, mounting structure of semiconductor package and method for mounting the same |
| JP2003218508A (en) * | 2002-01-22 | 2003-07-31 | Matsushita Electric Ind Co Ltd | Adhesive for electronic component mounting and electronic component mounting structure |
| JP2005043810A (en) * | 2003-07-25 | 2005-02-17 | Sharp Corp | Display module and manufacturing method thereof |
| JP2006169407A (en) * | 2004-12-16 | 2006-06-29 | Nitto Denko Corp | Resin composition for semiconductor encapsulation |
| JP2007189210A (en) * | 2005-12-13 | 2007-07-26 | Shin Etsu Chem Co Ltd | Flip chip type semiconductor device assembly method and semiconductor device manufactured using the method |
| JP2007281393A (en) * | 2006-04-12 | 2007-10-25 | Sony Corp | Electronic component, semiconductor device using the same, and method for manufacturing semiconductor device |
| JP2008300538A (en) * | 2007-05-30 | 2008-12-11 | Toshiba Corp | Printed circuit board, printed circuit board manufacturing method, and electronic device |
| JP2012037256A (en) * | 2010-08-04 | 2012-02-23 | Panasonic Corp | Mounting state inspection method for electronic component |
| JP2012069839A (en) * | 2010-09-27 | 2012-04-05 | Panasonic Corp | Electronic component mounting method |
-
2012
- 2012-09-13 JP JP2012202083A patent/JP6187894B2/en active Active
- 2012-11-12 WO PCT/JP2012/079231 patent/WO2014041709A1/en not_active Ceased
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003092464A (en) * | 2001-09-17 | 2003-03-28 | Nec Corp | Circuit board, mounting structure of semiconductor package and method for mounting the same |
| JP2003218508A (en) * | 2002-01-22 | 2003-07-31 | Matsushita Electric Ind Co Ltd | Adhesive for electronic component mounting and electronic component mounting structure |
| JP2005043810A (en) * | 2003-07-25 | 2005-02-17 | Sharp Corp | Display module and manufacturing method thereof |
| JP2006169407A (en) * | 2004-12-16 | 2006-06-29 | Nitto Denko Corp | Resin composition for semiconductor encapsulation |
| JP2007189210A (en) * | 2005-12-13 | 2007-07-26 | Shin Etsu Chem Co Ltd | Flip chip type semiconductor device assembly method and semiconductor device manufactured using the method |
| JP2007281393A (en) * | 2006-04-12 | 2007-10-25 | Sony Corp | Electronic component, semiconductor device using the same, and method for manufacturing semiconductor device |
| JP2008300538A (en) * | 2007-05-30 | 2008-12-11 | Toshiba Corp | Printed circuit board, printed circuit board manufacturing method, and electronic device |
| JP2012037256A (en) * | 2010-08-04 | 2012-02-23 | Panasonic Corp | Mounting state inspection method for electronic component |
| JP2012069839A (en) * | 2010-09-27 | 2012-04-05 | Panasonic Corp | Electronic component mounting method |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015153765A (en) * | 2014-02-10 | 2015-08-24 | パナソニックIpマネジメント株式会社 | Method of manufacturing circuit device, mounting structure for semiconductor component, and circuit device |
| WO2018134860A1 (en) * | 2017-01-17 | 2018-07-26 | パナソニックIpマネジメント株式会社 | Semiconductor-mounted product |
| JPWO2018134860A1 (en) * | 2017-01-17 | 2019-11-07 | パナソニックIpマネジメント株式会社 | Semiconductor mounting products |
| WO2020095634A1 (en) * | 2018-11-07 | 2020-05-14 | パナソニックIpマネジメント株式会社 | Curable resin composition and mounting structure |
| US20230054960A1 (en) * | 2020-02-04 | 2023-02-23 | Panasonic Intellectual Property Management Co., Ltd. | Side-filling resin composition, semiconductor device, and method for removing side-filling member |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6187894B2 (en) | 2017-08-30 |
| WO2014041709A1 (en) | 2014-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5004351B2 (en) | Manufacturing method of semiconductor device | |
| JP6800140B2 (en) | Flip-chip mount manufacturing method, flip-chip mount, and pre-supplied underfill resin composition | |
| KR20040088569A (en) | B-stageable underfill encapsulant and method for its application | |
| WO2010084858A1 (en) | Surface mounting method for component to be mounted, structure with mounted component obtained by the method, and liquid epoxy resin composition for underfill used in the method | |
| JP6187894B2 (en) | Circuit device manufacturing method, semiconductor component mounting structure, and circuit device | |
| JP3971995B2 (en) | Electronic component equipment | |
| JP2010272557A (en) | Electronic component mounting method and electronic component mounting structure | |
| WO2016017076A1 (en) | Semiconductor mounting component and method for manufacturing same | |
| JP4206631B2 (en) | Thermosetting liquid sealing resin composition, method for assembling semiconductor element, and semiconductor device | |
| JP2013256584A (en) | Thermosetting resin composition, flux composition, and semiconductor apparatus using the same | |
| WO2018134860A1 (en) | Semiconductor-mounted product | |
| JP3644340B2 (en) | Epoxy resin composition | |
| JP2003128874A (en) | Liquid resin composition, manufacturing method of semiconductor device and semiconductor device | |
| JP6323775B2 (en) | Circuit device manufacturing method, semiconductor component mounting structure, and circuit device | |
| JP5493327B2 (en) | Resin composition for sealing filling, semiconductor device and method for manufacturing the same | |
| JP3818267B2 (en) | Resin composition for underfill and semiconductor device | |
| JP2007246687A (en) | Liquid resin composition for underfill, and method for producing semiconductor device therewith and semiconductor device | |
| JP5115900B2 (en) | Liquid resin composition and semiconductor device using the same | |
| JP6115762B2 (en) | Circuit device manufacturing method | |
| JP2006143795A (en) | Liquid resin composition, method for producing semiconductor device using the same, and the resultant semiconductor device | |
| JP4119356B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
| JP4940768B2 (en) | Liquid resin composition and method for manufacturing semiconductor device | |
| KR20190012391A (en) | Non-conductive paste for chip bonding using the solder bump and method of chip bonding using the same | |
| JP4729873B2 (en) | Assembling method of semiconductor element | |
| JP2004090021A (en) | Hardenable flux |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20141003 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20141113 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150707 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160927 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170418 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170519 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170627 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170721 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6187894 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |