[go: up one dir, main page]

JP2014053452A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2014053452A
JP2014053452A JP2012196951A JP2012196951A JP2014053452A JP 2014053452 A JP2014053452 A JP 2014053452A JP 2012196951 A JP2012196951 A JP 2012196951A JP 2012196951 A JP2012196951 A JP 2012196951A JP 2014053452 A JP2014053452 A JP 2014053452A
Authority
JP
Japan
Prior art keywords
impurity
energy
impurity layer
layer
ions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012196951A
Other languages
English (en)
Inventor
Tatsunori Isogai
達典 磯貝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012196951A priority Critical patent/JP2014053452A/ja
Priority to US14/019,789 priority patent/US20140073105A1/en
Publication of JP2014053452A publication Critical patent/JP2014053452A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32412—Plasma immersion ion implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H10P30/204—
    • H10P30/214—
    • H10P32/1204—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H10P30/208—

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】実施形態は、不純物の導入時における水素の混入を低減し、半導体装置の信頼性を向上させる製造方法を提供する。
【解決手段】実施形態に係る半導体装置の製造方法は、第１の不純物原子を含む第１の不純物層を、不純物拡散層の上に形成するステップと、前記第１の不純物層に第１のエネルギーを有する第１のイオンを照射するステップと、前記第１のエネルギーよりも高い第２のエネルギーを有する第２のイオンを前記第１の不純物層に照射するステップと、を備える。
【選択図】図１

Description

実施形態は、半導体装置の製造方法に関する。
半導体装置の製造過程では、半導体に不純物をドーピングするために、ビームライン型のイオン注入装置が多用されている。このタイプのイオン注入装置は、低エネルギー、高ドーズの注入条件において、ビーム輸送効率が低下し生産性を低下させる場合がある。そこで、低エネルギー、高ドーズのイオン注入に適したプラズマドーピング法が注目されている。この方法では、プラズマ中に含まれる不純物イオンを、基板とプラズマとの間の電位差により加速し、半導体中に注入する。したがって、プラズマに曝される基板の全面に不純物を同時に注入することが可能であり、短時間の高ドーズ注入を実現できる。
しかしながら、プラズマドーピングでは、所望の不純物イオンだけではなく、プラズマ中に存在する他のイオンも注入されてしまう。例えば、不純物ガスとして用いられるジボラン（Ｂ２Ｈ６）、ホスフィン（ＰＨ３）、アルシン（ＡｓＨ３）は、いずれも水素を含有している。このため、プラズマ中には、ホウ素（Ｂ）、リン（Ｐ）、ヒ素（Ａｓ）などの不純物イオンと水素イオンとが励起され、共に半導体に注入される。そして、質量の小さな水素イオンが不純物イオンよりも深い位置まで注入され、半導体装置の特性に悪影響を与える場合がある。
特開平０７−１０６５８７号公報
実施形態は、不純物の導入時における水素の混入を低減し、半導体装置の信頼性を向上させる半導体装置の製造方法を提供する。
実施形態に係る半導体装置の製造方法は、第１の不純物原子を含む第１の不純物層を、不純物拡散層の上に形成するステップと、前記第１の不純物層に第１のエネルギーを有する第１のイオンを照射するステップと、前記第１のエネルギーよりも高い第２のエネルギーを有する第２のイオンを前記第１の不純物層に照射するステップと、を備える。
第１実施形態に係る半導体装置の製造過程を表す模式断面図である。 第１実施形態に係る半導体製造装置を表す模式図である。 第１実施形態に係る半導体製造装置の動作を表すフローチャートである。 第２実施形態に係る半導体装置の製造過程を表す模式断面図である。 図４に続く製造過程を表す模式断面図である。 第３実施形態に係る半導体装置の製造過程を表す模式断面図である。 図６に続く製造過程を表す模式断面図である。 比較例に係る半導体装置の製造過程を表す模式断面図である。
以下、実施の形態について図面を参照しながら説明する。なお、図面中の同一部分には同一番号を付してその詳しい説明は適宜省略し、異なる部分について説明する。
（第１実施形態）
図１は、第１の実施形態に係る半導体装置の製造過程を表す模式断面図である。本実施形態に係る半導体製造装置の製造方法は、不純物拡散層の上に不純物原子を含む不純物層を形成するステップと、不純物層に第１のエネルギーを有する第１のイオンを照射するステップと、第１のエネルギーよりも高い第２のエネルギーを有する第２のイオンを不純物層に照射するステップと、を備える。
ここで、不純物拡散層とは不純物原子が導入される層であり、例えば、絶縁層、金属層、半導体層、または、半導体基板であっても良い。以下、半導体基板に不純物を導入する例について説明する。
図１（ａ）は、基板３の上に不純物層５を形成するステップを表している。不純物層５は、基板３にドーピングする不純物原子７を含む。なお、ここで言う基板とは、例えば、半導体基板、ウェル領域を形成した半導体基板、または、半導体層を形成した基板である。
不純物層５は、例えば、ＰＣＶＤ（Plasma-assisted Chemical Vapor Deposition）法を用いて形成する。不純物原子７として、例えば、ボロン（Ｂ）、炭素（Ｃ）、リン（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）およびインジウム（Ｉｎ）から選択される少なくとも１つを用いることができる。
不純物原子７としてリン（Ｐ）を用いる場合、例えば、ホスフィン（ＰＨ３）を原料として、ＰＣＶＤ法により不純物層５を堆積する。そして、図１（ａ）に示すように、基板３の上に堆積された不純物層５は、不純物原子７であるリン原子と、水素原子９と、を含む。水素原子９は、例えば、リン原子と結合した状態（Ｐ−Ｈ結合）、または、水素分子の状態で不純物層５に取り込まれる。
図１（ｂ）は、不純物層５に第１のエネルギーを有する第１のイオン（以下、イオン１５）を照射するステップを表している。例えば、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）およびキセノン（Ｘｅ）から選択される少なくとも１つの原子を含むガスを励起してプラズマ１３を発生させ、その原子をイオン化させる。そして、基板３をプラズマ１３に曝すか、または、プラズマ１３と基板３との間に電位差を生じさせるか、もしくは、その両方により、第１のエネルギーを有するイオン１５を不純物層５に照射する。
この過程において、図１（ｂ）に示すように、不純物原子７と水素原子９との間の結合がイオン１５の衝突により断ち切られ、水素原子９は、水素分子１７となって不純物層５から離脱する。すなわち、イオン１５は、水素原子９に衝突し、不純物原子７と水素原子９の結合を断ち切るエネルギーを有する。一方、イオン１５との衝突により離脱した水素原子の基板３の内部への侵入を抑制することが望ましい。したがって、第１のエネルギーは、不純物原子７と水素原子の結合を断ち切り、基板３への侵入が可能な運動エネルギーを水素原子に与えないレベルである。また、不純物層５をスパッタエッチングしないレベルであることが望ましい。
プラズマ１３は、基板３よりも高い電位を有する。例えば、半導体製造に多用される平行平板型のプラズマ装置の場合、その電位差は数１０Ｖ程度であることが多い。従って、基板３にバイアス電圧を印加しない状態においても、プラズマ１３中に生じた１価のプラスイオンは、数１０ｅＶ程度のエネルギーを有する。例えば、Ｐ−Ｈ結合、Ｂ−Ｈ結合およびＡｓ−Ｈ結合のエネルギーは、いずれも数ｅＶ程度であるから、数１０ｅＶのエネルギーを有するイオン照射により容易に切断することができる。一方、１００ｅＶ程度の低エネルギーであれば、質量の軽い水素イオンであっても半導体中に深く侵入することはない。したがって、第１のエネルギーは、数１０ｅＶ〜１００ｅＶの範囲であることが好ましい。
図１（ｃ）は、第１のエネルギーを有するイオン１５を照射した後の不純物層５を表している。図１（ａ）に示す形成直後の不純物層５に比べると、不純物原子７に結合した水素原子９の数が減少する。
図１（ｄ）は、第１のエネルギーよりも高い第２のエネルギーを有する第２のイオン（以下、イオン２３）を不純物層５に照射し、不純物原子７を基板３に導入するステップを表している。例えば、Ｈｅ、Ｎｅ、Ａｒ、ＫｒおよびＸｅから選択される少なくとも１つの原子を含むガスを励起してプラズマ２１を発生させ、さらに、基板３とプラズマ２３との間に所定の電位差を与える。これにより、プラズマ２１中で励起されたこれらの原子（イオン２３）を加速し、不純物層５に照射する。
すなわち、第２のエネルギーは、基板３とプラズマ２３との間の電位差により加速されたイオン２３のエネルギーであり、第１のエネルギーよりも大きい。そして、イオン２３との衝突により運動エネルギーを得た不純物原子７は、基板３の内部に侵入する。同時に、水素原子９にも運動エネルギーが与えられ、基板３の内部に侵入するが、図１（ｂ）に示すステップにおいて、水素原子の量が低減されているため、その数は少ない。また、イオン２３も、基板３の内部に注入される。このため、イオン２３は、半導体にキャリアを発生させない上記の不活性原子を用いることが望ましい。また、Ｓｉ、Ｇｅ等、基板３を構成する原子を用いても良い。
イオン２３と、イオン１５は、同じ元素であっても良いし、異なる元素であっても良い。すなわち、プラズマ２１を励起するガスは、プラズマ１３を励起するガスと同じでも良いし、異なるガスを用いても良い。また、それぞれの励起ガスは、水素を除いた複数の元素を含んでも良い。
上記の製造過程において実施されるプラズマドーピングは、所謂、プラズマリコイルインプランテーションと呼ばれる方式である。この方式では、基板の表面に不純物原子を含有する薄層を堆積し、プラズマ中で生成された高エネルギーのイオンを衝突させて不純物原子を基板中に導入する。このため、プラズマ中で不純物ガスを解離させ、イオン化した不純物原子を注入する方式に比べて、水素原子の混入を低減することができる。さらに、本実施形態では、基板３の上に形成した不純物層５に低エネルギーのイオン１５を照射することにより、不純物層５から水素原子９を離脱させる。これにより、基板３に導入される水素原子９の量を大幅に減少させることができる。
不純物層５に混入した水素を脱離させる別の方法として、不純物層５を形成した基板３を熱処理することが考えられる。すなわち、不純物層５を加熱することにより、不純物原子７に結合した水素原子９を離脱させ、また、不純物層５に取り込まれた水素分子を放出させることができる。このような加熱は、例えば、２００℃以上の温度で実施される。一方、半導体に不純物を導入する過程では、基板表面の一部をレジストマスクで覆い、選択的にイオン注入する場合が多い。そして、レジストマスクは、１００℃を越えると変形や分解を生じる。このため、レジストマスクが形成された基板では、熱処理の上限は１００℃程度に制限され、水素原子を不純物層５から十分に脱離させることができない。
これに対し、本実施形態では、基板温度が１００℃以下であっても不純物層５に含まれる水素原子を効率良く離脱させることができるため、レジストマスクが形成された基板にも適用可能で有る。
図２は、第１の実施形態に係る半導体製造装置５０を表す模式図である。半導体製造装置５０は、平行平板型のプラズマ処理装置であり、チャンバー３０と、上部電極３１と、下部電極３３と、を備える。上部電極３１と下部電極３３とは、チャンバー３０の内部に対向して配置される。下部電極３３は、基板ホルダを兼ねる。
チャンバー３０の内部は、図示しない真空ポンプにより排気ポート４９を介して真空排気される。上部電極３１には、第１の高周波電源（以下、ＲＦ電源３５）が接続され、下部電極３３には、第２の高周波電源（以下、ＲＦ電源３７）が接続される。
ＲＦ電源３５は、上部電極３１と下部電極３３との間にプラズマを生じさせる。一方、ＲＦ電源３７は、プラズマと、下部電極３３に載置された基板３と、の間に電位差を生じさせるバイアス電源である。
チャンバー３０には、外部から不純物ガスと、不活性ガスと、を導入するガスポート４１および４３が設けられる。そして、ガスポート４１からマスフローコントローラ（ＭＦＣ）４５を介して不純物ガスが導入される。また、ガスポート４３からＭＦＣ４７を介して不活性ガスが導入される。
さらに、半導体製造装置５０は、ＲＦ電源３５と、ＲＦ電源３７と、ＭＦＣ４５と、ＭＦＣ４７と、を制御するコントローラ４０を備える。
図３は、半導体製造装置５０の動作を表すフローチャートである。例えば、半導体装置５０は、不純物層５を形成するステップと、不純物層５に第１のエネルギーを有するイオン１５を照射するステップと、不純物層５に第２のエネルギーを有するイオン２３を照射するステップと、を連続して実施する。
まず、チャンバー３０の内部に基板３を搬入し、下部電極３３の上に載置する（Ｓ０１）。続いて、ＭＦＣ４５をオンし、ガスポート４１から不純物ガスを導入する（Ｓ０２）。
次に、チャンバー３０の内部を所定の圧力に調整し、ＲＦ電源３５をオンにする（Ｓ０３）。これにより、上部電極３１と下部電極３３との間に高周波放電が生じ、プラズマが生成される。そして、プラズマ中で分離した不純物イオンが基板３の表面に堆積し、不純物層５が形成される。
不純物層５が所定の層厚に達した時、ＲＦ電源３５およびＭＦＣ４５をオフする（Ｓ０４）。具体的には、不純物層５の堆積速度から所定の層厚となる時間を算出し、ＲＦ電源３５のオン／オフを時間制御する。そして、不純物層５を形成後、チャンバー３０の内部を真空排気し不純物ガスを除去する。
次に、ＭＦＣ４７をオンし、ガスポート４３からチャンバー３０の内部に不活性ガスを導入する（Ｓ０５）。続いて、チャンバー３０の内部の圧力を所定の値に調整し、ＲＦ電源３５をオンする（Ｓ０６）。
これにより、上部電極３１と下部電極３３との間にプラズマが励起され、基板３の上に形成された不純物層５がプラズマに曝される。この場合、ＲＦ電源３７はオフであり、不純物層５には、プラズマと基板３との間の電位差、数１０Ｖで加速されたイオンが照射される。これにより、不純物層５から水素原子を離脱させる。また、ＲＦ電源３５とＲＦ電源３７とを同時にオンし、プラズマと基板３との間の電位差を、例えば、１００Ｖ以下の値に制御しても良い。
次に、ＲＦ電源３５をオンしてから所定時間が経過した後、ＲＦ電源３７をオンし、プラズマと基板３との間の電位差を大きくする（Ｓ０７）。これにより、不純物層５にエネルギーを増加させたイオンを照射し、不純物原子７を基板３の内部にノックオン（knock on）することができる。
続いて、所定時間の経過後、ＲＦ電源３５および３７を共にオフし、ＭＦＣ４７をオフすることにより、不活性ガスを遮断する（Ｓ０８）。
不純物層５に低エネルギーのイオンを照射する時間は、水素原子を離脱させるのに十分な時間であって、装置のスループットを低下させない範囲に設定する。例えば、ＲＦ電源３５をオンしてからＲＦ電源３７をオンするまでの時間を、０．５秒以上、１０秒以下に設定する。
上記の過程は、Ｓ０１〜Ｓ１１の各ステップを実行するシーケンサまたはプログラムを備えたコントローラ４０により自動制御することができる。すなわち、コントローラ４０は、ＲＦ電源３５、ＲＦ電源３７、ＭＦＣ４５およびＭＦＣ４７をオン／オフ制御し、上記の過程を制御することができる。また、コントローラ４０を図示しない真空バルブに接続し、チャンバー３０の圧力を制御させても良い。
上記の例では、Ｓ０７〜Ｓ１０の各ステップを通して、上部電極３１と下部電極３３との間に生じるプラズマが維持される。したがって、不純物層５に照射される低エネルギーのイオンと、高エネルギーのイオンは同じ元素である。しかしながら、これに限る訳ではなく、ステップＳ０８を完了した時点でＲＦ電源３５をオフし、励起ガスを入れ替えた後、Ｓ０９において、ＲＦ電源３５と、ＲＦ電源３７と、を同時オンしても良い。すなわち、低エネルギーのイオンと、高エネルギーのイオンが、異なる元素であっても良い。
（第２実施形態）
図４（ａ）〜図５（ｂ）は、第２の実施形態に係る半導体装置１００の製造過程を表す模式断面図である。半導体装置１００は、例えば、エクステンション領域を有するＭＯＳ（Metal Oxide Semiconductor）トランジスタである。
図４（ａ）は、半導体基板１３０の表面にｎ型ウエル１０１とｐ型ウエル１０２とを、それぞれ選択的に形成した状態を示す断面図である。ｎ型ウエル１０１と、ｐ型ウエル１０２と、の間は、素子分離領域１０３により分離される。素子分離領域１０３は、絶縁膜を埋め込んだＳＴＩ（Shallow Trench Isolation）構造を有する。
半導体基板１３０には、例えば、面方位（１００）のシリコン単結晶基板を用いるが、シリコンに限らずゲルマニウム、シリコンゲルマニウム（ＳｉＧｅ）、炭化ケイ素（ＳｉＣ）、ガリウムヒ素（ＧａＡｓ）等でも良い。また、ＳＯＩ (Silicon on Insulator)基板を用いても良い。
まず、半導体基板１３０の導電型および不純物濃度を、イオン注入およびその後の熱処理により調整する。Ｐ型ＭＯＳトランジスタを形成するｎ型ウエル１０１にはｎ型不純物をイオン注入し、所定の不純物濃度のｎ型領域を形成する。Ｎ型ＭＯＳトランジスタを形成するｐ型ウエル１０２にはｐ型不純物をイオン注入し、所定の不純物濃度のｐ型領域を形成する。
続いて、ＳＴＩ（Shallow Trench Isolation）を形成し素子分離を行う。半導体基板１３０に対し、ＲＩＥ（Reactive Ion Etching）を用いてトレンチを形成し、そのトレンチをシリコン酸化膜を主成分とする絶縁膜により埋め込む。その後、ＣＭＰ（Chemical Mechanical Polishing）を用いて基板表面の絶縁膜を除去し平坦化する。これにより、トレンチの内部に絶縁膜を埋め込んだ素子分離領域１０３が形成される。
次に、半導体基板１３０の表面を洗浄し、ゲート絶縁膜１０４を形成する。ゲート絶縁膜１０４には、熱酸化法あるいはプラズマ酸化法を用いたシリコン酸化膜、シリコン酸化膜を窒素含有のガス中で熱処理あるいはプラズマ処理することにより形成される窒化酸化膜、または、高誘電率（High-k）膜などを用いることができる。
続いて、ゲート絶縁膜１０４の上に、ゲート電極１０５となる多結晶シリコン膜を形成する。さらに、多結晶シリコン膜にイオン注入および熱処理を施し、導電性を付与する。例えば、ＭＯＳトランジスタのしきい値電圧を調整するため、Ｎ型ＭＯＳトランジスタのゲート電極の導電型をｎ型、Ｐ型ＭＯＳトランジスタのゲート電極の導電型をｐ型にする。なお、ゲート抵抗を低減するため、多結晶シリコン膜に代えて、金属膜、あるいは、多結晶シリコンと金属を積層した多層膜を用いても良い。
続いて、フォトリソグラフィを用いて基板上のレジストマスクに回路パターンを転写し、ＲＩＥを用いて多結晶シリコン膜を加工する。これにより、ｎ型ウエル１０１およびｐ型ウエル１０２の上に、ゲート絶縁膜１０４を介してゲート電極１０５を形成する。
次に、プラズマドーピング法を用いてエクステンション領域の形成を行う。例えば、図４（ｂ）および図４（ｃ）に示すように、ｐ型ウエル１０２をレジスト１０６で覆い、ｎ型ウエルの表面にｐ型のエクステンション領域１０７を形成する。
まず、第１のステップとして、レジスト１０６を形成した半導体基板１３０をプラズマドーピング装置に導入し、ＰＣＶＤ法によりｐ型不純物であるボロン（Ｂ）を含む不純物層（第１の不純物層）を形成する。例えば、アルゴンガスと、ヘリウムで希釈した１０％のジボランガス（Ｂ２Ｈ６）と、を２０：１の比率で混合した原料ガスをチャンバーに導入し、０．５パスカル（Ｐａ）の圧力においてプラズマを励起する。ＲＦ電源の周波数は、例えば、１３．５６ＭＨｚであり、出力は、５００Ｗ〜４０００Ｗの範囲で調整する。
不純物層の層厚は、目標ドーズ量に応じて適宜調整する。高ドーズの場合は、不純物層を厚くし、低ドーズの場合は、不純物層を薄くする。不純物層の形成時には、半導体基板１３０の側に高周波電力を供給しなくても良いが、不純物層の質の向上を目的として、基板側に数１０Ｗ程度の電力を供給し、プラズマと半導体基板１３０との間の電位差を調整しても良い。いずれの場合も、不純物膜には、ジボランが解離したボロン（Ｂ）と水素原子とが含まれる。
続いて、第２のステップとして、低エネルギーのイオン照射を実施する。プラズマの励起ガスをアルゴンガスに変更し、０．５Ｐａの圧力にてプラズマを励起する。この場合も、高周波出力を５００Ｗ〜４０００Ｗの範囲に設定し、プラズマ中でイオン化したアルゴン（第１のイオン）を照射する。チャンバー内に残留する水素の排出を確実に実施するために、プラズマの励起ガスを切り替える過程に若干の待機時間を設けても良い。また、プラズマに対して半導体基板１３０をバイアスするために、基板側に高周波電力を投入しても良いが、不純物層のエッチング、および、不純物層中の水素原子の意図しないノックオン（knock on）を防止する観点から、プラズマと半導体基板１３０との間の電位差は、１００Ｖ以下とすることが望ましい。
適度のバイアスにより加速されたイオンの照射は、不純物層の表面から効率よくエネルギーを供給するため、例えば、５秒程度の低エネルギーのイオン照射により、不純物層から水素原子を離脱させることができる。一方、低エネルギーのイオン照射の導入により生産性を低下させないように、照射時間の最適化に留意する。すなわち、スループットを低下させないように、例えば、イオン照射時間を１０秒以内とする。
プラズマの励起ガスには、非放射性の希ガス、例えば、ヘリウム、ネオン、アルゴン、クリプトン、キセノンのいずれかを選択可能であるが、製造コストの観点からアルゴンが望ましい。
次に、第３のステップとして、ｐ型不純物であるボロン（Ｂ）をｎ型ウエル１０１に導入するノックオンを行う。すなわち、ボロンを含む不純物層に高エネルギーのイオンを照射し、基板中にボロンを注入する。
第２のステップに引き続き、プラズマ励起ガスとしてアルゴンガスを用いる。例えば、チャンバー内の圧力を０．５Ｐａとし、５００Ｗ〜４０００Ｗの高周波電力を供給してプラズマを励起する（第２のステップにおけるプラズマを保持しても良い）。同時に、プラズマと半導体基板１３０との間の電位差が数１００Ｖ〜数ｋＶになるように、基板側にバイアス電力を投入する。これにより、第２のステップよりも高エネルギーのイオン（第２のイオン）が励起される。基板側に投入する高周波電力の周波数は、数１００ｋＨｚ〜２ＭＨｚの範囲であることが好ましい。
プラズマと半導体基板１３０との間の電位差が大きくなるほどイオンのエネルギーが高くなり、ノックオンされる不純物の注入深さも深くなる。また、ｎ型ウエル１０１の表面に堆積した不純物層の全てが、ｎ型ウエル１０１に導入されるまでイオン照射を行い、プラズマドーピングを完了する。
第１のステップから第３のステップまで同一のチャンバー内において連続的に行われることが望ましい。さらに、第２のステップと第３ステップとにおけるプラズマの励起は、同一の励起ガスを用いることが好ましい。この場合、第２のステップから第３のステップへの移行は、基板側に供給するバイアス電力を変更することにより実行される。これにより、プラズマドーピング装置のスループットを大きくして、製造効率を向上させることができる。
次に、レジスト１０６を除去し、半導体基板１３０を熱処理する。これにより、ｎ型ウエル１０１の導入されたｐ型不純物であるボロン（Ｂ）を活性化し、図４（ｃ）に示すように、ｎ型ウエル１０１の表面近傍にｐ型エクステンション領域１０７を形成することができる。
この熱処理には、例えば、最高温度が９００℃〜１０００℃のＲＴＡ(Rapid Thermal Annealing)を用いることができる。また、高エネルギーのイオン照射により注入層をアモルファス化させた上で、固相エピタキシャル成長させる熱処理も可能である。この方法では、不純物を低温で活性化させることが可能であり、例えば、耐熱性の低い金属をゲート電極に用いる場合に有効である。他の活性化アニール方法、例えば、フラッシュランプアニール（flash lamp annealing：ＦＬＡ）やレーザーアニール（laser spike annealing：ＬＳＡ）を用いても良い。
次に、ｎ型ウエル１０１をレジストで覆い、ｐ型ウエル１０２にｎ型不純物をプラズマドーピングすることにより、ｎ型エクステンション領域１０８を形成する。ｎ型エクステンション領域１０８は、導入する不純物が異なる点を除いて、上記のｐ型エクステンション領域１０７と同じ手順で形成することができる。例えば、ジボラン（Ｂ２Ｈ６）に代えて、ホスフィン（ＰＨ３）またはアルシン（ＡｓＨ３）を用いることができる。
次に、図５（ａ）に示すように、ゲート電極１０５の側壁にサイドウォール１０９を形成した後、ソース／ドレイン領域１１０および１１１を形成する。ｎ型ウエル１０１には、ｐ型不純物を選択的にイオン注入し、ｐ型ソース／ドレイン領域１１０を形成する。一方、ｐ型ウエル１０２には、ｎ型不純物を選択的にイオン注入し、ｎ型ソース／ドレイン領域１１１を形成する。
これらのソース／ドレイン領域の形成にも、上記のプラズマドーピングを用いることが可能である。但し、ソース／ドレイン領域は、エクステンション領域よりも深く形成され、不純物濃度も高い。したがって、不純物層の厚さ、および、基板バイアスを目的に合うよう適宜調整する。
例えば、ソース／ドレイン領域を形成する場合には、第１のステップにおいて形成される不純物層（第２の不純物層）の厚さを、エクステンション領域を形成する場合の不純物層の厚さの４〜５倍とする。そして、第２のステップにおいて、低エネルギーのイオン（第３のイオン）を第２の不純物層に照射した後、第３のステップにおいて、基板バイアスをエクステンション領域を形成する場合の５〜１０倍に高くし、高エネルギーのイオン（第４のイオン）を第２の不純物層に照射する。これにより、エクステンション領域よりも深く、不純物濃度が高いソース／ドレイン領域を形成することができる。
すなわち、ソース／ドレイン領域を形成する場合は、第３のステップ（不純物の導入）における基板バイアスをエクステンション領域を形成する場合よりも高くする。これにより、励起されるイオン（第４のイオン）のエネルギーは、エクステンション領域を形成する際のイオン（第２のイオン）のエネルギーよりも高くなる。よって、第４のイオンのエネルギーは、第２および第３のイオンのエネルギーよりも高い。なお、第４のイオンは、第３のイオンと同じ種類の原子を励起したものであっても良い。
続いて、図５（ｂ）に示すように、ｎ型ウエル１０１およびｐ型ウエル１０２の上に層間絶縁膜１１３を形成し、ソース／ドレイン領域１１０および１１１、ゲート電極１０５に連通するコンタクトプラグ１１４を形成する。
ソース／ドレイン領域１１０、１１１およびゲート電極１０５の上面には、シリサイド領域１１２を形成する。これにより、コンタクトプラグ１１４と、各ソース／ドレイン領域およびゲート電極１０５との間の寄生直列抵抗を低減することができる。
シリサイド領域１１２には、例えば、ニッケルシリサイド、コバルトシリサイド、チタンシリサイド等を用いることができる。コンタクトプラグ１１４は、例えば、タングステン（Ｗ）を用いて形成され、シリサイド領域１１２および層間絶縁膜１１３との間には、図示しないバリアメタルを含む。バリアメタルは、例えば、チタン（Ｔｉ）と、窒化チタン（ＴｉＮ）の積層膜である。
上記の通り本実施形態では、ゲート電極１０５の両側に表面からの深さが浅いエクステンション領域１０７および１０８を形成する。このエクステンション領域１０７および１０８の形成に、例えば、ビームライン型のイオン注入装置を用いると、注入時間が長くなりスループットが低下する。このため、プラズマドーピング法を用いることにより、スループットを上げて生産性を向上させることができる。さらに、プラズマドーピングの過程に、低エネルギーのイオン照射を導入することにより、水素原子の混入を抑制することができる。
例えば、図８（ａ）は、比較例に係る半導体装置の製造過程を表す模式断面図である。ここでは、第２のステップにおける低エネルギーのイオン照射を実施せず、水素原子を離脱させていない不純物層に高エネルギーのイオン２３を照射する。このため、同図に示すように、ｎ型ウエル１０１へ注入される水素原子９の量が、本実施形態に比べて多くなる。さらに、ゲート絶縁膜１０４へ注入される水素原子９も無視できない量となる。
例えば、ゲート電極１０５の上に、シリコン窒化膜１２３を用いたハードマスクを形成し、ゲート電極１０５への不純物の注入を阻止したとしても、ゲート電極１０５の側面からゲート絶縁膜１０４への水素原子９の侵入を抑制することは難しい。そして、ゲート絶縁膜１０４に注入された水素原子９は、ＭＯＳトランジスタの信頼性を低下させる。
このように、本実施形態に係る半導体装置の製造方法では、プラズマドーピングを用いることにより生産性を向上させると共に、ゲート絶縁膜１０４への水素原子の注入を抑制し、ＭＯＳトランジスタの信頼性を向上させることができる。
（第３実施形態）
図６（ａ）〜図７（ｂ）を参照して、第３の実施形態に係る半導体装置２００の製造過程を説明する。各図は、それぞれの工程における基板の部分断面を模式的に表している。
第２実施形態では、ＭＯＳトランジスタのエクステンション領域への不純物導入にプラズマドーピングを用いる例を述べたが、本実施形態では、ゲート電極となる多結晶シリコンへの不純物導入にプラズマドーピングを適用する例について説明する。
ＭＯＳトランジスタでは、ｎ型ＭＯＳトランジスタのゲート電極には、ｎ型の多結晶シリコン、ｐ型ＭＯＳトランジスタのゲート電極には、ｐ型の多結晶シリコンを用いる。しかしながら、これに限定される訳ではなく、例えば、しきい値電圧の最適化やゲート絶縁膜の信頼性を確保する観点から、上記と異なる組み合わせを採用する場合もある。 本実施形態では、ｎ型ＭＯＳトランジスタの製造過程において、ゲート電極がｎ型の多結晶シリコンである領域と、ｐ型の多結晶シリコンである領域と、を作り分ける例について説明する。また、同じ基板上に図示しないｐ型ＭＯＳトランジスタが形成されても良い。
図６（ａ）に示すように、半導体基板２３０に対し、ＳＴＩ構造の素子分離領域２０２で分離されたｐ型ウエル領域２０１と、ゲート絶縁膜２０３、および、ｐ型多結晶シリコン膜２０４を形成する。ｐ型多結晶シリコン膜２０４は、例えば、減圧ＣＶＤ法を用いて７５ｎｍ〜２００ｎｍの膜厚に形成する。また、アモルファスシリコン膜を形成後、熱処理を施して多結晶シリコン膜とする方法も可能である。
例えば、減圧ＣＶＤ法による堆積過程において、ジボランガスを添加しｐ型不純物であるボロン（Ｂ）をドーピングしても良い。また、不純物を添加しない真性の多結晶シリコンを形成した後に、ビームライン型のイオン注入、あるいは、プラズマドーピングを用いてｐ型不純物をドーピングしても良い。
プラズマドーピングを用いてｐ型不純物を導入する場合には、前述した第１のステップ〜第３のステップを実施する。すなわち、第１のステップとして、多結晶シリコン膜２０４の上にｐ型不純物を含む第１の不純物層を形成する。続いて、第２のステップにおいて、第１の不純物層に低エネルギーのイオン（第１のイオン）を照射し、第１の不純物層に含まれる水素原子を低減する。続いて、第３のステップとして、第１のイオンよりも高エネルギーの第２のイオンを第２の不純物層に照射し、ｐ型不純物を多結晶シリコン膜２０４中に導入する。この場合も、第２のイオンは、第１のイオンと同じ種類の原子を励起したものであっても良い。
次に、ｐ型多結晶シリコン膜２０４の一部を、ｎ型多結晶シリコン膜に反転させる、所謂、カウンタードーピングを実施する。すなわち、ｐ型多結晶シリコン膜２０４に含まれるｐ型不純物よりも高濃度のｎ型不純物を導入する。ｎ型不純物は、例えば、活性化率が高く、熱拡散係数の大きいリン（Ｐ)が好ましい。
図６（ａ）に示すように、ｐ型多結晶シリコン膜２０４の内の導電型を反転させない領域をレジスト２０５で覆う。続いて、プラズマドーピング法を用いてｎ型不純物であるリン（Ｐ）を導入する。
第１のステップとして、ｐ型多結晶シリコン膜２０４の上に、ｎ型不純物を含む第２の不純物層を形成する。例えば、原料ガスをジボランからホスフィンに変更し、ｐ型多結晶シリコン膜２０４をｎ型に反転させることが可能な量のリンを含む不純物層を形成する。次に、第２のステップとして、リンを含む第２の不純物層に低エネルギーのイオン（第３のイオン）を照射し、水素原子を離脱させる。続いて、第３のイオンよりも高エネルギーの第４のイオンを第２の不純物層に照射し、ｐ型多結晶シリコン膜２０４にｎ型不純物であるリンを導入する。第４のイオンを励起する際の基板バイアス電圧は、続いて実施する熱処理時のリンの外方拡散を抑えるために、ある程度深い位置までリンが到達するように調整することが好ましい。なお、第４のイオンは、第３のイオンと同じ種類の原子を励起したものであっても良い。
次に、レジスト２０５を除去した後、８５０℃〜９５０℃の温度範囲で数１０秒〜数分の熱処理を行う。これにより、リン（Ｐ）を深さ方向に拡散させると共に電気的に活性化させ、ｐ型多結晶シリコン膜２０４の一部をｎ型多結晶シリコン膜２０６に反転させる。続いて、図６（ｂ）に示すように、ハードマスクとしてシリコン窒化膜２０７を５０ｎｍ〜１００ｎｍの厚さに形成する。
次に、図７（ａ）に示すように、ゲート電極２０８および２０９を形成する。例えば、フォトリソグラフィによりゲート電極加工用のレジストパターンを形成し、ＲＩＥを用いてｐ型多結晶シリコン膜２０４およびｎ型多結晶シリコン膜２０６の異方性エッチングを行う。ｐ型多結晶シリコン膜２０４およびｎ型多結晶シリコン膜２０６は、同時にエッチングしても良いが、多結晶シリコンのエッチングレートが導電型によって異なるため、それぞれの導電型に応じた別条件でエッチングしても良い。
次に、ゲート電極２０８および２０９の両側に、エクステンション領域２１０、および、サイドウォール２１１を形成した後、ソース／ドレイン領域２１２を形成する。これらの形成工程は、第２実施形態に示した方法と同じである。本実施形態では、ｎ型ＭＯＳトランジスタを形成するため、エクステンション領域２１０およびソース／ドレイン領域２１２はｎ型であり、原料ガスにホスフィンまたはアルシンを用いたプラズマドーピングを用いる。
ｐ型のゲート電極２０９の直上には、シリコン窒化膜２０７が形成されているため、エクステンション領域２１０およびソース／ドレイン領域２１２を形成する際に、ｐ型ゲート電極０９にｎ型不純物が導入されることはなく、ｐ型ゲート電極２０９がｎ型に反転することはない。
続いて、ソース／ドレイン領域２１２の上面に形成されるシリサイド領域２１３、層間絶縁膜２１４、および、コンタクトプラグ２１５を第２実施形態と同じように形成する。これにより、ｎ型ＭＯＳトランジスタを含む半導体装置２００の製造過程を完了する。
本実施形態では、ハードマスク（シリコン窒化膜２０７）が形成されているため、ゲート電極２０８および２０９の上面がシリサイド化されない。別の例として、例えば、ハードマスクを除去し、ゲート電極２０８および２０９の上面をシリサイド化しても良い。
上記の通り本実施形態では、ｐ型多結晶シリコンへのｎ型不純物の導入、ｎ型エクステンション領域、および、ｎ型ソース／ドレイン領域の形成にプラズマドーピング法を用いる。これにより、半導体装置２００の生産性を向上させることができる。さらに、プラズマドーピングの過程に低エネルギーのイオン照射を導入することにより、水素原子の混入を抑制する。
図８（ｂ）は、比較例に係る多結晶シリコンへのドーピング過程を表す模式断面図である。ここでも、低エネルギーのイオン照射を実施せず、水素原子を離脱させていない不純物層に高エネルギーのイオン２３を照射する。このため、ゲート絶縁膜２０３に注入される水素原子９の量が、本実施形態に比べて多くなる。したがって、ｎ型ＭＯＳトランジスタの信頼性の低下を招く場合がある。
このように、本実施形態に係る半導体装置の製造方法では、ｎ型エクステンション領域２１０およびｎ型ソース／ドレイン領域２１２に加えてｐ型多結晶シリコン膜２０４への不純物ドーピングにプラズマドーピングを用いる。これにより、半導体装置２００の生産性を向上させると共に、ゲート絶縁膜２０３への水素原子の注入を抑制し、ＭＯＳトランジスタの信頼性を向上させることが可能となる。
本実施形態では、ｎ型ＭＯＳトランジスタ及びｐ型ＭＯＳトランジスタと言った２種類のトランジスタを形成する場合について説明したが、これに限定されるものではない。例えば、ＮＡＮＤ型フラッシュメモリのセル部と周辺回路部に異なる不純物を導入する場合にも適用できる。すなわち、第１のステップにおいて、第１の不純物層を、例えば、セル部の第１の不純物拡散領域上に形成し、第２の不純物層を、例えば、周辺回路部の第２の不純物拡散領域に形成することもできる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
３・・・基板、 ５・・・不純物層、 ７・・・不純物原子、 ９・・・水素原子、 １３、２３・・・プラズマ、 １５、２３・・・イオン、 １７・・・水素分子、 ３０・・・チャンバー、 ３１・・・上部電極、 ３３・・・下部電極、 ３５、３７・・・ＲＦ電源、 ４０・・・コントローラ、 ４１、４３・・・ガスポート、 ４５、４７・・・ＭＦＣ、 ４９・・・排気ポート、 ５０・・・半導体製造装置、 １００、２００・・・半導体装置、 １０１、２０１・・・ｐ型ウエル、 １０２・・・ｎ型ウエル、 １０３、２０２・・・素子分離領域、 １０４、２０３・・・ゲート絶縁膜、 １０５、２０８、２０９・・・ゲート電極、 １０６、２０５・・・レジスト、 １０７、１０８、２１０・・・エクステンション領域、 １０９、２１１・・・サイドウォール、 １１０、１１１、２１２・・・ソース／ドレイン領域、 １１２、２１３・・・シリサイド領域、 １１３、２１４・・・層間絶縁膜、 １１４、２１５・・・コンタクトプラグ、 １２３、２０７・・・シリコン窒化膜、 １３０、２３０・・・半導体基板、 ２０４・・・ｐ型多結晶シリコン膜、 ２０６・・・ｎ型多結晶シリコン膜

Claims (8)

  1. 半導体層上に絶縁膜を介して設けられた第１の不純物拡散層上に、Ｂ、Ｃ、Ｐ、Ａｓ、ＳｂおよびＩｎを含む群から選択された少なくとも１つの第１導電型の不純物原子を含む第１の不純物層を形成するステップと、
    Ｈｅ、Ｎｅ、Ａｒ、ＫｒおよびＸｅを含む群から選択された少なくとも１つの原子を励起した第１のイオンであって、第１のエネルギーを有する第１のイオンを前記第１の不純物層に照射するステップと、
    Ｈｅ、Ｎｅ、Ａｒ、ＫｒおよびＸｅを含む群から選択された少なくとも１つの原子を励起した第２のイオンであって、前記第１のエネルギーよりも高い第２のエネルギーを有する前記第２のイオンを前記第１の不純物層に照射し、前記第１導電型の不純物原子を前記不純物拡散層に導入するステップと、
    第２の不純物拡散層上に、Ｂ、Ｃ、Ｐ、Ａｓ、ＳｂおよびＩｎを含む群から選択された少なくとも１つの第２導電型の不純物原子を含む第２の不純物層を形成するステップと、
    Ｈｅ、Ｎｅ、Ａｒ、ＫｒおよびＸｅを含む群から選択された少なくとも１つの原子を励起した第３のイオンであって、第３のエネルギーを有する第３のイオンを前記第２の不純物層に照射するステップと、
    Ｈｅ、Ｎｅ、Ａｒ、ＫｒおよびＸｅを含む群から選択された少なくとも１つの原子を励起した第４のイオンであって、前記第３のエネルギーよりも高い第４のエネルギーを有する前記第４のイオンを前記第２の不純物層に照射し、前記第２導電型の不純物原子を前記不純物拡散層に導入するステップと、
    を備え、
    前記第１の不純物層を形成するステップと、前記第１の不純物層に前記第１のエネルギーを有する前記第１のイオンを照射するステップと、前記第１の不純物層に前記第２のエネルギーを有する前記第２のイオンを照射するステップと、を、同一のチャンバー内で実施し、
    前記第２の不純物層を形成するステップと、前記第２の不純物層に前記第３のエネルギーを有する前記第３のイオンを照射するステップと、前記第２の不純物層に前記第４のエネルギーを有する前記第４のイオンを照射するステップと、を、同一のチャンバー内で実施する半導体装置の製造方法。
  2. 第１の不純物原子を含む第１の不純物層を、不純物拡散層の上に形成するステップと、
    前記第１の不純物層に第１のエネルギーを有する第１のイオンを照射するステップと、
    前記第１のエネルギーよりも高い第２のエネルギーを有する第２のイオンを前記第１の不純物層に照射するステップと、
    を備えた半導体装置の製造方法。
  3. 前記第２のイオンは、前記第１のイオンと同じ種類の原子を励起したイオンである請求項２記載の半導体装置の製造方法。
  4. 前記第１の不純物層を形成するステップと、前記第１の不純物層に前記第１のエネルギーを有する前記第１のイオンを照射するステップと、前記第１の不純物層に前記第２のエネルギーを有する前記第２のイオンを照射するステップと、を、同一のチャンバー内で実施する請求項２または３に記載の半導体装置の製造方法。
  5. 前記第１の不純物原子は、Ｂ、Ｃ、Ｐ、Ａｓ、ＳｂおよびＩｎから選択される少なくとも１つである請求項２〜４のいずれか１つに記載の半導体装置の製造方法。
  6. 前記第１のイオンは、Ｈｅ、Ｎｅ、Ａｒ、ＫｒおよびＸｅから選択される少なくとも１つの原子を励起したイオンであり、
    前記第２のイオンは、Ｈｅ、Ｎｅ、Ａｒ、ＫｒおよびＸｅから選択される少なくとも１つの原子を励起したイオンである請求項２〜５のいずれか１つに記載の半導体装置の製造方法。
  7. 前記不純物拡散層を熱処理し、前記第１の不純物原子を活性化させるステップをさらに備えた請求項１〜６のいずれか１つに記載の半導体装置の製造方法。
  8. 前記不純物拡散層の上に第２の不純物原子を含み、前記第１の不純物層よりも厚い第２の不純物層を形成するステップと、
    前記第２の不純物層に第３のエネルギーを有する第３のイオンを照射するステップと、
    前記第２および第３のエネルギーよりも高い第４のエネルギーを有する第４のイオンを前記第２の不純物層に照射し、前記第２の不純物原子を前記第１の不純物原子よりも深い位置に導入するステップと、
    を備えた請求項２記載の半導体装置の製造方法。
JP2012196951A 2012-09-07 2012-09-07 半導体装置の製造方法 Pending JP2014053452A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012196951A JP2014053452A (ja) 2012-09-07 2012-09-07 半導体装置の製造方法
US14/019,789 US20140073105A1 (en) 2012-09-07 2013-09-06 Method of manufacturing semiconductor device with ion irradiation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012196951A JP2014053452A (ja) 2012-09-07 2012-09-07 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2014053452A true JP2014053452A (ja) 2014-03-20

Family

ID=50233670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012196951A Pending JP2014053452A (ja) 2012-09-07 2012-09-07 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20140073105A1 (ja)
JP (1) JP2014053452A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016103642A (ja) * 2014-11-28 2016-06-02 エルジー エレクトロニクス インコーポレイティド 太陽電池及びその製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10276691B2 (en) * 2016-12-15 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Conformal transfer doping method for fin-like field effect transistor
TWI746673B (zh) 2016-12-15 2021-11-21 台灣積體電路製造股份有限公司 鰭式場效電晶體裝置及其共形傳遞摻雜方法
US10680084B2 (en) 2017-11-10 2020-06-09 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial structures for fin-like field effect transistors
DE102018129467A1 (de) * 2018-11-22 2020-05-28 Infineon Technologies Ag Verfahren zum herstellen eines halbleiterbauelements

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004128209A (ja) * 2002-10-02 2004-04-22 Matsushita Electric Ind Co Ltd プラズマドーピング方法
WO2006106858A1 (ja) * 2005-03-31 2006-10-12 Matsushita Electric Industrial Co., Ltd. プラズマドーピング方法及び装置
WO2010018797A1 (ja) * 2008-08-15 2010-02-18 株式会社アルバック プラズマドーピング方法及び半導体装置の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9123509B2 (en) * 2007-06-29 2015-09-01 Varian Semiconductor Equipment Associates, Inc. Techniques for plasma processing a substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004128209A (ja) * 2002-10-02 2004-04-22 Matsushita Electric Ind Co Ltd プラズマドーピング方法
WO2006106858A1 (ja) * 2005-03-31 2006-10-12 Matsushita Electric Industrial Co., Ltd. プラズマドーピング方法及び装置
WO2010018797A1 (ja) * 2008-08-15 2010-02-18 株式会社アルバック プラズマドーピング方法及び半導体装置の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016103642A (ja) * 2014-11-28 2016-06-02 エルジー エレクトロニクス インコーポレイティド 太陽電池及びその製造方法
US9722104B2 (en) 2014-11-28 2017-08-01 Lg Electronics Inc. Solar cell and method for manufacturing the same
US10014419B2 (en) 2014-11-28 2018-07-03 Lg Electronics Inc. Solar cell and method for manufacturing the same
US10230009B2 (en) 2014-11-28 2019-03-12 Lg Electronics Inc. Solar cell and method for manufacturing the same
US11133426B2 (en) 2014-11-28 2021-09-28 Lg Electronics Inc. Solar cell and method for manufacturing the same
US11239379B2 (en) 2014-11-28 2022-02-01 Lg Electronics Inc. Solar cell and method for manufacturing the same
US11616153B2 (en) 2014-11-28 2023-03-28 Shangrao Jinko Solar Technology Development Co., Ltd Solar cell and method for manufacturing the same
US12349502B2 (en) 2014-11-28 2025-07-01 Trina Solar Co., Ltd. Solar cell and method for manufacturing the same

Also Published As

Publication number Publication date
US20140073105A1 (en) 2014-03-13

Similar Documents

Publication Publication Date Title
CN100353497C (zh) 半导体器件的制造方法
US7919402B2 (en) Cluster ion implantation for defect engineering
US9553174B2 (en) Conversion process utilized for manufacturing advanced 3D features for semiconductor device applications
US20170053797A1 (en) Selective atomic layer deposition process utilizing patterned self assembled monolayers for 3d structure semiconductor applications
US20130023104A1 (en) Method for manufacturing semiconductor device
US8598025B2 (en) Doping of planar or three-dimensional structures at elevated temperatures
US20150380526A1 (en) Methods for forming fin structures with desired dimensions for 3d structure semiconductor applications
JP4437352B2 (ja) 半導体装置の製造方法
WO2016126846A1 (en) Selective deposition utilizing masks and directional plasma treatment
US8288257B2 (en) Doping profile modification in P3I process
US8129261B2 (en) Conformal doping in P3I chamber
US7501332B2 (en) Doping method and manufacturing method for a semiconductor device
US20130078788A1 (en) Producing method of semiconductor device and production device used therefor
JP2014053452A (ja) 半導体装置の製造方法
JP2010021525A (ja) 半導体装置の製造方法
JP2003203927A (ja) 半導体デバイスの製造方法
JP4090225B2 (ja) 半導体装置の製造方法、及び、基板処理方法
US9337314B2 (en) Technique for selectively processing three dimensional device
JP4964736B2 (ja) プラズマ処理装置
KR20110077966A (ko) 고속 반도체 소자의 제조방법
KR100433054B1 (ko) 반도체소자의 제조방법
JP2003188151A (ja) 半導体集積回路装置の製造方法
JP2015211161A (ja) 半導体装置の製造方法
JPH11163330A (ja) 半導体装置、半導体装置の製造方法、シリコン膜の選択エピタキシャル成長方法及びシリコン膜の選択エピタキシャル成長装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150303

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150625