JP2014042037A - 電子部品 - Google Patents

Abstract

【課題】構造且つ実装が容易で、必要十分な実装強度および電気特性を有し、振動音の発生を抑制できるチップ部品構造体を実現する。
【解決手段】インターポーザー１２の絶縁性基板１２０における積層セラミックコンデンサ１１を実装する一方主面には、上面電極１２１１，１２２１が形成されている。絶縁性基板１２０は、主面に直交する方向から見て、実装される積層セラミックコンデンサ１１と略同じ形状で形成されており、長さ方向が略一致するように積層セラミックコンデンサ１１が実装されている。絶縁性基板１２０には、主面に直交する方向から見た四つの角に、サイドビア電極を備える切り欠き部Ｃｄ１１，Ｃｄ１２，Ｃｄ１３，Ｃｄ１４が形成されている。これらサイドビア電極で、一方主面の上面電極１２１１，１２２１が、回路基板に接続する他方主面に形成された下面電極１２１２，１２２２にそれぞれ接続されている。
【選択図】図１

Description

本発明は、積層セラミックコンデンサ等のチップ部品を回路基板に実装する際に用いる、一般にインターポーザーを備えた電子部品に関する。

現在、チップ部品、特に小型の積層セラミックコンデンサは、携帯電話等の移動体端末に多く利用されている。積層セラミックコンデンサは、コンデンサとして機能する矩形状の部品本体と、該部品本体の対向する両端に形成された外部電極とから構成される。

従来、一般的には、特許文献１に示すように、積層セラミックコンデンサは、移動体端末の回路基板の実装用ランドに外部電極を直接載置し、実装用ランドと外部電極とをはんだ等の接合剤で接合することで、回路基板に電気的物理的に接続されていた。

ところが、積層セラミックコンデンサは、当該積層セラミックコンデンサを含む電子回路内で生じる電圧変化によって、機械的な歪みが生じることがある。当該歪みが発生すると、歪みは回路基板に伝達されて、回路基板が振動する。回路基板が振動すると、人の耳に聞こえる振動音が生じることがある。

これを解決する構成として、例えば、特許文献２，３には、実装用ランドに直接積層セラミックコンデンサを実装しないことが記載されている。特許文献２，３では、絶縁性基板からなるインターポーザーを用いている。インターポーザーを用いる場合、積層セラミックコンデンサをインターポーザーの上面電極に接合し、当該インターポーザーの下面電極を回路基板の実装用電極に接合している。上面電極と下面電極とは、インターポーザーを貫通するビアホールにより導通されている。

特開平８−５５７５２号公報 特開平７−１１１３８０号公報 特開２００４−１３４４３０号公報

しかしながら、上述の特許文献２の構成では、支持基板の上に部品基板を重ね合わせ、接合材で接合した後、半田レジストを部品基板の側面にだけ形成して、回路基板への実装時のはんだが部品基板にまでぬれ上がるのを防止している。つまり、実装時のはんだは支持基板の側面にはぬれ上がるが、部品基板の外部電極には付着しないので、部品基板が強く拘束されない。その結果、部品基板が振動しても、その振動が支持基板を介して回路基板などに伝播するのを抑制できる。しかし、この構造では、支持基板に部品基板を接合材で接合した後で、部品基板の側面にのみ半田レジストを形成しなければならず、製造コストがかかるおそれがあった。

また、特許文献３の構成では、インターポーザーにおける下面電極の配列方向と、上面電極の配列方向が交差する、すなわち積層セラミックコンデンサの外部電極の配列方向とインターポーザーの回路基板への実装電極の配列方向とが交差するという、特殊な構造を用いている。したがって、インターポーザーが大型化するとともに、インターポーザーの電極形状が複雑になり、さらに高コスト化してしまう可能性があった。

したがって、本発明の目的は、構造設計や実装が容易で、従来の一般的な実装構造と同等の実装強度および電気特性を有し、振動音の発生をより効果的に抑制できる電子部品を実現することにある。

この発明は、平板状の絶縁性基板、該絶縁性基板の一方主面に形成された第１上面電極、および第２上面電極、一方主面に直交する方向に沿って絶縁性基板に形成され、第１上面電極または第２上面電極に接続された複数の接続電極を備える基板と、本体の長さ方向の両端にそれぞれ対向して第１外部電極と第２外部電極とが形成され、第１外部電極が第１上面電極に実装され、第２外部電極が第２上面電極に実装される積層セラミックコンデンサと、を備える電子部品に関する。この電子部品では、絶縁性基板は、積層セラミックコンデンサを搭載した際、一方主面に直交する方向から見た状態で、積層セラミックコンデンサの外形よりも小さい外形形状で形成され、接続電極は、一方主面に直交する方向から見て、積層セラミックコンデンサと重なる。

この構成では、チップ部品と基板とからなる電子部品を回路基板に接合する際には、はんだ等の接合部材（以下、代表してはんだを例に説明する。）を用いる。

この際、供給されたはんだ量によっては、はんだが電子部品に多くぬれ上がることがある。はんだが絶縁性基板を介してチップ部品の端面中央部にまで濡れ広がると、チップ部品の両端部を強く拘束してしまい、チップ部品の振動が絶縁性基板を介して回路基板に伝わりやすく、振動音を生じる可能性がある。しかしながら、本願発明の構成を用いれば、はんだが電子部品からぬれ上がり、チップ部品の第１、第２外部電極に到達しても、チップ部品の底面側に付着し、はんだが外部電極の中心付近に付着することが規制される。これにより、上述の振動音の発生を抑制できる。

さらに、電子部品がチップ部品に平板状の絶縁性基板を追加するだけの構造であるため、低背化が可能であり、従来と同様の接合強度も得られる。また、特殊な構造を必要としないので、容易な部品変更や設計変更が可能である。

また、この発明の電子部品は、長さ方向の絶縁性基板の長さをＬｉＡとし、長さ方向の積層セラミックコンデンサの長さをＬｃｉとしたときに、ＬｉＡ＜Ｌｃｉの関係を満たし、長さ方向に直交する幅方向の絶縁性基板の幅をＷｉＡとし、長さ方向の積層セラミックコンデンサの幅をＷｃｉとしたときに、ＷｉＡ＜Ｗｃｉの関係を満たすことが好ましい。

また、この発明の電子部品では、絶縁性基板には少なくとも１つの切り欠き部が形成されており、該切り欠き部の内壁面に接続電極が形成されていることが好ましい。

また、この発明の電子部品では、切り欠き部は、一方主面に直交する方向から見た状態で、第１外部電極と第２外部電極の少なくとも一方と重なることが好ましい。

この発明に示す電子部品を用いて積層セラミックコンデンサ等のチップ部品を回路基板へ実装すれば、振動音の発生を抑制できる。さらに、構造が簡素で小型化が可能であり、回路基板への実装構造も容易になる。また、従来の一般的な実装構造と同等の実装強度および電気特性を確保することもできる。

第１の実施形態に係るインターポーザー１２を含む電子部品１０の構成を示す三面図およびインターポーザー１２と積層セラミックコンデンサ１１との形状の関係を示す図である。 第１の実施形態に係るインターポーザー１２の三面図である。 第１の実施形態の係る電子部品１０を回路基板２０に実装した状態での三面図である。 第１の実施形態の構成および従来の構成による音圧レベル−周波数特性を示す図である。 第２の実施形態に係るインターポーザー１２Ａを含む電子部品１０Ａの構成を示す三面図およびインターポーザー１２Ａと積層セラミックコンデンサ１１との形状の関係を示す図である。 第２の実施形態の係る電子部品１０Ａを回路基板２０に実装した状態での三面図である。 第３の実施形態の係るインターポーザー１２Ｂを含む電子部品１０Ｂの構成を示す三面図およびインターポーザー１２Ｂと積層セラミックコンデンサ１１との形状の関係を示す図である。 第４の実施形態の係るインターポーザー１２Ｃを含む電子部品１０Ｃの構成を示す三面図である。 第５の実施形態の係るインターポーザー１２Ｄを含む電子部品１０Ｄの構成を示す三面図である。 第６の実施形態の係るインターポーザー１２Ｅを含む電子部品１０Ｅの構成を示す三面図である。 第７の実施形態の係るインターポーザー１２Ｆを含む電子部品１０Ｆの構成を示す三面図である。 第８の実施形態の係るインターポーザー１２Ｇを含む電子部品１０Ｇの構成を示す三面図である。 第９の実施形態の係るインターポーザー１２Ｈを含む電子部品１０Ｈの構成を示す三面図である。 第１０の実施形態の係るインターポーザー１２Ｋを含む電子部品１０Ｋの構成を示す三面図である。 第１１の実施形態の係るインターポーザー１２Ｌを含む電子部品１０Ｌの構成を示す三面図である。 その他の実施形態に係る電子部品１０Ｊを回路基板２００に実装した状態を示す三面図である。

本発明の第１の実施形態に係るインターポーザーを含む電子部品について、図を参照して説明する。図１は本実施形態に係るインターポーザー１２を含む電子部品１０の構成を示す三面図およびインターポーザー１２と積層セラミックコンデンサ１１との形状の関係を示す図である。図２は本実施形態に係るインターポーザー１２の三面図である。図３は本実施形態に係る電子部品１０を回路基板２００に実装した状態を示す三面図である。図１、図２、図３に示す三面図は、各図（Ａ）が平面図、各図（Ｂ）が長さ方向側面図、および各図（Ｃ）が幅方向側面図で記載されている。ここで、平面図は、インターポーザー１２もしくは電子部品１０を上面側から見た図である。長さ方向側面図は、インターポーザー１２もしくは電子部品１０を、インターポーザー１２の中間接続用電極（以下、「ＩＰ電極」と称する）１２１，１２２の配列する方向に直交し、インターポーザー１２の主面（積層セラミックコンデンサ１１の実装面）に平行な方向から見た図である。また、幅方向側面図は、インターポーザー１２もしくは電子部品１０を、インターポーザー１２のＩＰ電極１２１，１２２の配列する方向に平行で、インターポーザー１２の主面（積層セラミックコンデンサ１１の実装面）に平行な方向から見た図である。各図では、ハッチングを行っているが、これらは、各部位を識別しやすくするものであり、断面図を示すものではない。なお、以下の各図でも同様に記載しており、断面図である場合には、その都度、断面図であることを示す。

積層セラミックコンデンサ１１は、本発明の「チップ部品」に相当し、部品本体１１０を備える。部品本体１１０は、誘電体層と内層電極層とを所定数積層して焼成することで、形成される。積層セラミックコンデンサ１１は、部品本体１１０の長さ方向（図１（Ａ）に示す図面の横方向）の一方端に外部電極１１１（本発明の「第１外部電極」に相当する。）が形成されており、対向する他方端に外部電極１１２（本発明の「第２外部電極」に相当する。）が形成されている。当該外部電極１１１，１１２は所定の導電性ペーストを焼成することで形成され、表面に錫メッキが施されている。以下、この外部電極１１１，１１２の配列する方向を積層セラミックコンデンサ１１の長さ方向とし、当該長さ方向に直交し、さらに積層セラミックコンデンサ１１が実装される実装面に平行な方向を積層セラミックコンデンサ１１の幅方向として、説明する。

外部電極１１１，１１２は、部品本体１１０の長さ方向の両端面のみでなく、当該長さ方向の両端面から幅方向の両端面および天面および底面にかけて広がるように形成されている。

このように形成される積層セラミックコンデンサ１１は、例えば、長さ×幅が、３．２ｍｍ×１．６ｍｍ、２．０ｍｍ×１．２５ｍｍ、１．６ｍｍ×０．８ｍｍ、１．０ｍｍ×０．５ｍｍ、０．６ｍｍ×０．３ｍｍ等の寸法で形成されている。

インターポーザー１２は、本発明の「基板」に相当し、図２に示すように、絶縁性基板１２０を備える。絶縁性基板１２０は、例えば０．５ｍｍ程度〜１．０ｍｍ程度の厚みを有し、絶縁性樹脂から構成されている。絶縁性基板１２０は、主面に直交する方向から見て、積層セラミックコンデンサ１１と相似な略矩形状に形成されている。絶縁性基板１２０は、主面に直交する方向から見た状態で、四つの角部が主面の中央側に凹む形状で形成された切り欠き部Ｃｄ１１，Ｃｄ１２，Ｃｄ１３，Ｃｄ１４を有する。この際、切り欠き部Ｃｄ１１，Ｃｄ１２，Ｃｄ１３，Ｃｄ１４は、主面に直交する方向から見た状態で、矩形状の絶縁性基板１２０の各角を中心として、所定の半径Ｒで切り欠く形状で形成されている。このような切り欠き部Ｃｄ１１，Ｃｄ１２，Ｃｄ１３，Ｃｄ１４は、複数の絶縁性基板１２０を配列したベース基板から個別の絶縁性基板１２０を分割する際に、隣接する四つの絶縁性基板１２０の接する点に円筒形のスルーホールを形成しておき、当該スルーホール形成部を通るように切断して分割することで容易に形成できる。

絶縁性基板１２０は、平面視した長さおよび幅が、実装する積層セラミックコンデンサ１１の長さおよび幅に対してわずかに大きくなるように、形成されている。すなわち、図１（Ｄ）に示すように、積層セラミックコンデンサ１１の長さをＬｃｉとし、絶縁性基板１２０（インターポーザー１２）の長さをＬｉとした場合に、Ｌｉ≒Ｌｃｉ且つＬｉ＞Ｌｃｉとする。同様に、積層セラミックコンデンサ１１の幅をＷｃｉとし、絶縁性基板１２０（インターポーザー１２）の幅をＷｉとした場合に、Ｗｉ≒Ｗｃｉ且つＷｉ＞Ｗｃｉとする。

この際、切り欠き部Ｃｄ１１，Ｃｄ１２，Ｃｄ１３，Ｃｄ１４を規定する曲面の中央部が、実装された積層セラミックコンデンサ１１の外形範囲内に入るように、形成されている。

絶縁性基板１２０の積層セラミックコンデンサ１１が実装される側となる一方主面には、上面電極１２１１、１２２１が形成されている。上面電極１２１１、１２２１は互いに離間して形成されている。上面電極１２１１が本発明の「第１上面電極」に相当し、上面電極１２２１が本発明の「第２上面電極」に相当する。

上面電極１２１１は、一方主面の長さ方向の一方端の領域に形成されている。この際、上面電極１２１１は、インターポーザー１２（絶縁性基板１２０）の一方主面上に、互いの長さ方向が略一致するように積層セラミックコンデンサ１１を実装した際に、積層セラミックコンデンサ１１の外部電極１１１の底面が接する領域を含むように、長さ方向に対する電極の形成寸法が設定されている。また、上面電極１２１１は、幅方向には全幅に亘り形成されている。

上面電極１２２１は、一方主面の長さ方向の他方端の領域に形成されている。この際、上面電極１２２１は、インターポーザー１２（絶縁性基板１２０）の一方主面上に、互いの長さ方向が略一致するように積層セラミックコンデンサ１１を実装した際に、積層セラミックコンデンサ１１の外部電極１１２の底面が接する領域を含むように、長さ方向に対する電極の形成寸法が設定されている。また、上面電極１２２１は、幅方向には全幅に亘り形成されている。

絶縁性基板１２０の積層セラミックコンデンサ１１が実装される側と反対側になる他方主面には、下面電極１２１２、１２２２が形成されている。下面電極１２１２、１２２２は互いに離間して形成されている。下面電極１２１２が本発明の「第１下面電極」に相当し、下面電極１２２２が本発明の「第２下面電極」に相当する。

下面電極１２１２は、絶縁性基板１２０の他方主面の長さ方向の一方端の領域に、上面電極１２１１と略対向する形状に形成されている。下面電極１２２２は、絶縁性基板１２０の他方主面の長さ方向の他方端の領域に、上面電極１２２１と略対向する形状で形成されている。この際、下面電極１２１２，１２２２は、実装される積層セラミックコンデンサ１１の外部電極１１１，１１２と、主面に直交する方向から見て、重なる位置に電極が存在するように形成されていると、より好ましい。

絶縁性基板１２０の長さ方向の一方端に形成された上面電極１２１１と下面電極１２１２は、切り欠き部Ｃｄ１１，Ｃｄ１２の壁面に形成された接続電極４０１，４０２によりそれぞれ接続されている。これら上面電極１２１１、下面電極１２１２および切り欠き部Ｃｄ１１の接続電極４０１、切り欠き部Ｃｄ１２の接続電極４０２により、上述のＩＰ電極１２１が形成される。

絶縁性基板１２０の長さ方向の他方端に形成された上面電極１２２１と下面電極１２２２は、切り欠き部Ｃｄ１３，Ｃｄ１４の壁面に形成された接続電極４０３，４０３によりそれぞれ接続されている。これら上面電極１２２１、下面電極１２２２および切り欠き部Ｃｄ１３の接続電極４０３、切り欠き部Ｃｄ１４の接続電極４０４により、上述のＩＰ電極１２２が形成される。

このようなインターポーザー１２に、積層セラミックコンデンサ１１が実装される場合、インターポーザー１２のＩＰ電極１２１の上面電極１２１１と、積層セラミックコンデンサ１１の外部電極１１１とを、外部電極１１１の錫メッキの再溶融により、電気的、機械的に接続する。また、インターポーザー１２のＩＰ電極１２２の上面電極１２２１と、積層セラミックコンデンサ１１の外部電極１１２とを、外部電極１１２の錫メッキの再溶融により、電気的、機械的に接続する。なお、ＩＰ電極１２１，１２２に、予め錫メッキを行っていれば、このＩＰ電極１２１，１２２の錫メッキも含めて接続される。このように錫メッキを用いることで、必要最小限の量で接合でき、チップ部品の外部電極の中心付近をできるだけ拘束しないようにすることができる。これにより、電子部品１０が形成される。なお、積層セラミックコンデンサ１１とインターポーザー１２との接合は、外部電極１１１，１１２の錫メッキやインターポーザー１２の錫メッキを用いず、略同量のはんだによって行ってもよい。

電子部品１０は、図３に示すように、回路基板２０に実装される。この際、回路基板２０の実装用ランド２０１にインターポーザー１２のＩＰ電極１２１の下面電極１２１２が接続し、実装用ランド２０２にインターポーザー１２のＩＰ電極１２２の下面電極１２２２が接続するように、実装される。インターポーザー１２のＩＰ電極１２１，１２２と回路基板２０の実装用ランド２０１，２０２との接続には、はんだ３００を用いる。

このようなはんだ３００による接合では、少なくとも回路基板２０の実装用ランド２０１，２０１からインターポーザー１２の接続電極４０１−４０４にかけてはんだフィレットが形成されるように、はんだ接合を行う。このようにフィレットを形成することで、電子部品１０の実装時の浮きを防止したり、接合強度を確保できたり、確実にはんだ接合していることを目視確認することができるため、非常に有効である。

なお、ぬれ性を有し導電性を有する接合剤であれば、はんだ３００以外の材料を用いてもよい。

このようなはんだ３００による接合を行うと、供給されるはんだ量が多かった場合、ＩＰ電極１２１，１２２の接続電極４０１−４０４ではんだフィレットを形成する以上に、接続電極４０１−４０４を介してインターポーザー１２の上面側まではんだ３００が上がってくることがある。

しかしながら、本実施形態の構成では、インターポーザー１２の四つの角にのみ接続電極４０１−４０４を形成し、当該接続電極４０１−４０４が形成される切り欠き部Ｃｄ１１，Ｃｄ１２，Ｃｄ１３，Ｃｄ１４が、主面に直交する方向から見た積層セラミックコンデンサ１１の四つ角、すなわち外部電極１１１，１１２における主面に直交する方向に延びる四稜線の位置と一致する。この構成により、はんだ３００は、図３に示すように、当該四つの角部付近の切り欠き部Ｃｄ１１，Ｃｄ１２，Ｃｄ１３，Ｃｄ１４に対応する外部電極１１１，１１２の四稜線の各下端から四稜線に沿うように付着する。これにより、外部電極１１１，１１２の端面の中央付近にははんだ３００が付着せず、上述のような積層セラミックコンデンサ１１の歪みによる振動音の発生を効果的に抑制することができる。

図４は、本実施形態の構成および従来の構成による音圧レベル−周波数特性を示す図である。図４における従来の構成とは、インターポーザーを用いず積層セラミックコンデンサを回路基板へ直接実装する構成（態様Ｔ０）と、インターポーザーを用いながら外部電極の端面中心を主として端面全体ではんだ接合した構成（態様Ｉ０）である。図４に示すように、本実施形態の構成を用いることで、従来の態様Ｔ０と比較して、振動音の音圧レベルを広い周波数帯域で大幅に抑制することができる。同様に、従来の態様Ｉ０と比較しても効果的に振動音の音圧レベルを抑制することができる。

さらに、本実施形態のように板厚の薄い絶縁性基板１２０からなるインターポーザー１２を用いることで、電子部品１０の高さが大きくなることを抑制でき、低背化が可能になる。また、積層セラミックコンデンサ１１、インターポーザー１２を回路基板２０に対して主面が一致するように積層して実装する構造であるので、高い接合強度を実現できる。これにより、積層セラミックコンデンサ１１を回路基板２０に直接実装する場合と略同等の接合強度を得られる。

さらに、上述の実施形態では、実装用ランド２０１，２０２は、積層セラミックコンデンサ１１を直接実装する場合と同じ仕様で、形状および間隔が設定されている。

上述のように、本実施形態の電子部品１０は、主面に直交する方向から見て、インターポーザー１２のＩＰ電極１２１，１２２の位置と積層セラミックコンデンサ１１の外部電極１１１，１１２の位置とが重なり、積層セラミックコンデンサ１１の外部電極１１１，１１２の四稜線と略同じ位置に接続電極４０１−４０４が存在するので、積層セラミックコンデンサ１１を直接実装する場合と同じ仕様の実装用ランド２０１，２０２で、そのまま電子部品１０を実装することができる。すなわち、回路基板２０の実装ランド２０１，２０２の設計変更を必要としない。さらに、回路基板２０に積層セラミックコンデンサ１１単体を実装する場合とほぼ同じ専有面積で、電子部品１０を実装することができる。これにより、インターポーザー１２を用いても平面的に殆ど大型化することなく、積層セラミックコンデンサ１１を回路基板２０へ接続できる。

次に、第２の実施形態に係る電子部品について、図を参照して説明する。図５（Ａ）〜図５（Ｃ）は本実施形態に係るインターポーザー１２Ａを含む電子部品１０Ａの構成を示す三面図である。図５（Ｄ）はインターポーザー１２Ａと積層セラミックコンデンサ１１との形状の関係を示す図である。図６は本実施形態の係る電子部品１０Ａを回路基板２０に実装した状態での三面図である。

本実施形態のインターポーザー１２Ａは、基本的構成は第１の実施形態に示したインターポーザー１２と同じであるが、長さおよび幅が異なる。

図５（Ｄ）に示すように、インターポーザー１２Ａすなわち絶縁性基板１２０Ａの長さＬｉＡは、積層セラミックコンデンサ１１の長さＬｃｉに対してわずかに短い。すなわち、ＬｉＡ≒Ｌｃｉ且つＬｉＡ＜Ｌｃｉとなる。インターポーザー１２Ａすなわち絶縁性基板１２０Ａの幅は、積層セラミックコンデンサ１１の幅と略同じで且つ短い。すなわち、ＷｉＡ≒Ｗｃｉ且つＷｉＡ＜Ｗｃｉとなる。

このような構成で、第１の実施形態と同様の回路基板２０へのはんだ接合を行うと、供給されるはんだ量が多かった場合、はんだ３００が、図６に示すように、切り欠き部Ｃｄ１１Ａ，Ｃｄ１２Ａ，Ｃｄ１３Ａ，Ｃｄ１４Ａ（接続電極４０１Ａ，４０２Ａ，４０３Ａ，４０４Ａ）に対応する外部電極１１１，１１２の四稜線の各下端から四稜線に沿うように付着する。これにより、外部電極１１１，１１２の端面の中央付近にははんだ３００が付着せず、上述のような積層セラミックコンデンサ１１の歪みによる振動音の発生を効果的に抑制することができる。

さらに、本実施形態の構成では、回路基板２０に積層セラミックコンデンサ１１単体を実装する場合と同じ実装用ランドを利用できる。また、積層セラミックコンデンサ１１を単体で実装する場合と同じ面積で、電子部品１０を実装することができる。これにより、インターポーザー１２を用いても、さらなる小型化が可能になる。

次に、第３の実施形態に係る電子部品について、図を参照して説明する。図７（Ａ）〜図７（Ｃ）は本実施形態に係るインターポーザー１２Ｂを含む電子部品１０Ｂの構成を示す三面図である。図７（Ｄ）はインターポーザー１２Ｂと積層セラミックコンデンサ１１との形状の関係を示す図である。

図７（Ｄ）に示すように、本実施形態のインターポーザー１２Ｂは、第１の実施形態に示したインターポーザー１２に対して、長さおよび幅がより大きくなる構造を有する。具体的には、インターポーザー１２Ｂの長さをＬｉＢとし、幅をＷｉＢとした場合に、ＬｉＢ＞Ｌｃｉ、ＷｉＢ＞Ｗｃｉとなる。

また、インターポーザー１２Ｂでは、切り欠き部Ｃｄ１１Ｂ，Ｃｄ１２Ｂ，Ｃｄ１３Ｂ，Ｃｄ１４Ｂが、主面に直交する方向から見て直線状となるように、形成されている。切り欠き部Ｃｄ１１Ｂ，Ｃｄ１２Ｂ，Ｃｄ１３Ｂ，Ｃｄ１４Ｂは、主面に直交する方向から見て、積層セラミックコンデンサ１１の外形形状の内側に入らないような形状で形成されている。このような形状であっても、切り欠き部Ｃｄ１１Ｂ，Ｃｄ１２Ｂ，Ｃｄ１３Ｂ，Ｃｄ１４Ｂに形成された接続電極４０１Ｂ，４０２Ｂ，４０３Ｂ，４０４Ｂは、積層セラミックコンデンサ１１の外部電極１１１，１１２に対して、当該外部電極１１１，１１２の前記主面に直交する方向に延びる四稜線のインターポーザー１２Ｂ側端部に最も近くなる。これにより、接続電極４０１Ｂ，４０２Ｂ，４０３Ｂ，４０４Ｂを介してはんだがぬれあがって、外部電極１１１，１１２に付着しても、外部電極１１１，１１２の四稜線付近にのみ付着する。したがって、上述の各実施形態と同様に、振動音の発生を抑制できる。

さらに、インターポーザー１２ＢのＩＰ電極１２１Ｂの上面電極１２１１Ｂは、幅方向に沿って離間して形成された部分上面電極１２１１ＬＢ，１２１１ＲＢで構成される。すなわち、インターポーザー１２Ｂの上面には、部分上面電極１２１１ＬＢ，１２１１ＲＢで挟まれる電極離間部５００（本発明の「接触規制手段」に相当する。）が形成されている。これら部分上面電極１２１１ＬＢ，１２１１ＲＢは、外部電極１１１の二稜線の位置を含む範囲で電極形成されている。

インターポーザー１２ＢのＩＰ電極１２２Ｂの上面電極１２２１Ｂは、幅方向に沿って離間して形成された部分上面電極１２２１ＬＢ，１２２１ＲＢで構成される。すなわち、インターポーザー１２Ｂの上面には、部分上面電極１２２１ＬＢ，１２２１ＲＢで挟まれる電極離間部５００（本発明の「接触規制手段」に相当する。）が形成されている。これら部分上面電極１２２１ＬＢ，１２２１ＲＢは、外部電極１１２の二稜線の位置を含む範囲で電極形成されている。

このような構成とすることで、外部電極１１１，１１２の端面における幅方向の中央付近（電極離間部５００）には、上面電極が形成されず、当該外部電極１１１，１１２の端面における幅方向の中央付近へのはんだの付着を防止できる。これにより、さらに確実に振動音の発生を抑制できる。

なお、図７では、ＩＰ電極１２１Ｂ，１２２Ｂの下面電極がそれぞれ幅方向に分離していないが、分離させてもよい。

第４の実施形態に係る電子部品について、図を参照して説明する。図８は本実施形態に係るインターポーザー１２Ｃを含む電子部品１０Ｃの構成を示す三面図である。

本実施形態のインターポーザー１２Ｃは、上面電極がインターポーザー１２Ｃの全幅に亘って形成されたものであり、他の構成は、第３の実施形態に示したインターポーザー１２Ｂと同じである。

本実施形態のＩＰ電極１２１Ｃの上面電極１２１１Ｃは、インターポーザー１２Ｃの全幅に亘り形成されている。ＩＰ電極１２２Ｃの上面電極１２２１Ｃも、インターポーザー１２Ｃの全幅に亘り形成されている。

このような構成であっても、上述の第３実施形態に示したように、切り欠き部Ｃｄ１１Ｃ，Ｃｄ１２Ｃ，Ｃｄ１３Ｃ，Ｃｄ１４Ｃに形成された接続電極４０１Ｃ，４０２Ｃ，４０３Ｃ，４０４Ｃは、積層セラミックコンデンサ１１の外部電極１１１，１１２に対して、当該外部電極１１１，１１２の前記主面に直交する方向に延びる四稜線のインターポーザー１２Ｃ側端部に最も近くなる。これにより、接続電極４０１Ｃ，４０２Ｃ，４０３Ｃ，４０４Ｃを介してはんだがぬれ上がって、外部電極１１１，１１２に付着しても、外部電極１１１，１１２の四稜線付近にのみ付着する。したがって、第３実施形態と同様に、振動音の発生を抑制できる。

次に、第５の実施形態に係る電子部品について、図を参照して説明する。図９は本実施形態に係るインターポーザー１２Ｄを含む電子部品１０Ｄの構成を示す三面図である。

本実施形態のインターポーザー１２Ｄは、上面電極１２１１Ｄ，１２２１Ｄ上に、はんだレジスト膜Ｒｅ１２が形成されたものであり、他の構成は、第１の実施形態に示したインターポーザー１２と同じである。

はんだレジスト膜Ｒｅ１２は、本発明の「接触規制手段」に相当し、積層セラミックコンデンサ１１の外部電極１１１，１１２の幅方向の中心位置から上面電極１２１１Ｄ，１２２１Ｄに下ろす垂線が上面電極１２１１Ｄ，１２２１Ｄに直交する位置を含む所定幅の範囲に形成されている。はんだレジスト膜Ｒｅ１２は、インターポーザー１２Ｄの長さ方向に対しても、前記垂線が上面電極１２１１Ｄ，１２２１Ｄに直交する位置を含む所定長の範囲に形成されている。これにより、外部電極１１１，１１２の幅方向の中央付近が、ＩＰ電極１２１Ｄ，１２２Ｄの上面電極１２１１Ｄ，１２２１Ｄに接しない。

このため、上述のように、はんだが上面電極１２１１Ｄ，１２２１Ｄにぬれ上がっても、はんだレジスト膜Ｒｅ１２により、中央付近には付着しない。これにより、より確実に振動音の発生を抑制できる。

次に、第６の実施形態に係る電子部品について、図を参照して説明する。図１０は本実施形態に係るインターポーザー１２Ｅを含む電子部品１０Ｅの構成を示す三面図である。なお、図１０では、インターポーザー１２Ｅの構造を明確に示すために積層セラミックコンデンサ１１の図示を簡略化している。

本実施形態のインターポーザー１２Ｅは、第３の実施形態に対して、切り欠き部Ｃｄ６１，Ｃｄ６２の形成位置が異なるものであり、他の構成は、第３の実施形態に示したインターポーザー１２Ｂと同じである。

インターポーザー１２ＥのＩＰ電極１２１Ｅの上面電極１２１１Ｅは、インターポーザー１２Ｅすなわち絶縁性基板１２０Ｅの幅方向に沿って離間して配置された部分上面電極１２１１ＬＥ，１２１１ＲＥを備える。すなわち、インターポーザー１２Ｅの上面には、部分上面電極１２１１ＬＥ，１２１１ＲＥで挟まれる電極離間部５０１が形成されている。この電極離間部５０１では、インターポーザー１２Ｅの絶縁性基板１２０Ｅの上面と、積層セラミックコンデンサ１１の外部電極１１１とが直接対面している。部分上面電極１２１１ＬＥ，１２１１ＲＥは、絶縁性基板１２０Ｅの長さ方向の一方端付近で、且つ積層セラミックコンデンサ１１の外部電極１１１が載置される位置よりも端部側に形成された接続電極により接続されている。

切り欠き部Ｃｄ６１は、絶縁性基板１２０ＥのＩＰ電極１２１Ｅが形成される側の端面で、絶縁性基板１２０Ｅの幅方向の略中心位置に形成されている。切り欠き部Ｃｄ６１の形状は、上述の第１の実施形態に示した切り欠き部Ｃｄ１１，Ｃｄ１２，Ｃｄ１３，Ｃｄ１４と同様に、主面に直交する方向から見て円弧状になるような形状である。切り欠き部Ｃｄ６１の壁面には接続電極４１１Ｅが形成されており、前記部分上面電極１２１１ＬＥ，１２１１ＲＥを接続する電極を介して、部分上面電極１２１１ＬＥ，１２１１ＲＥに接続されている。

インターポーザー１２ＥのＩＰ電極１２２Ｅの上面電極１２２１Ｅは、インターポーザー１２Ｅすなわち絶縁性基板１２０Ｅの幅方向に沿って離間して配置された部分上面電極１２２１ＬＥ，１２２１ＲＥを備える。すなわち、インターポーザー１２Ｅの上面には、部分上面電極１２２１ＬＥ，１２２１ＲＥで挟まれる電極離間部５０１が形成されている。この電極離間部５０１では、インターポーザー１２Ｅの絶縁性基板１２０Ｅの上面と、積層セラミックコンデンサ１１の外部電極１１２とが直接対面している。部分上面電極１２２１ＬＥ，１２２１ＲＥは、絶縁性基板１２０Ｅの長さ方向の他方端付近で、且つ積層セラミックコンデンサ１１の外部電極１１２が載置される位置よりも端部側に形成された接続電極により接続されている。

切り欠き部Ｃｄ６２は、絶縁性基板１２０ＥのＩＰ電極１２２Ｅが形成される側の端面で、絶縁性基板１２０Ｅの幅方向の略中心位置に形成されている。切り欠き部Ｃｄ６２の形状も、切り欠き部Ｃｄ６１と同様に、主面に直交する方向から見て円弧状になるような形状である。切り欠き部Ｃｄ６２の壁面には接続電極４１２Ｅが形成されており、前記部分上面電極１２２１ＬＥ，１２２１ＲＥを接続する電極を介して、部分上面電極１２２１ＬＥ，１２２１ＲＥに接続されている。

このような構成とすることで、接続電極４１１Ｅ，４１２Ｅをそれぞれ備える切り欠き部Ｃｄ６１，Ｃｄ６２を、インターポーザー１２Ｅの幅方向の中央に設置しても、上述の各実施形態に示したように上面電極１２１Ｅ，１２２Ｅにぬれ上がったはんだは、外部電極１１１，１１２の四稜線付近に付着し、幅方向の中央付近には付着しない。これにより、上述の各実施形態と同様に、振動音の発生を抑制できるとともに、上述の各効果を奏することができる。

次に、第７の実施形態に係る電子部品について、図を参照して説明する。図１１は本実施形態に係るインターポーザー１２Ｆを含む電子部品１０Ｆの構成を示す三面図である。なお、図１１では、インターポーザー１２Ｆの構造を明確に示すために積層セラミックコンデンサ１１の図示を簡略化している。

本実施形態のインターポーザー１２Ｆは、第６の実施形態に示したインターポーザー１２Ｅに対して、上面電極１２１１Ｆ，１２２１Ｆを、絶縁性基板１２０Ｆの略全幅に亘るように形成し、部分的に電極非形成部１３１Ｆ，１３２Ｆを設けたものであり、他の構成は同じである。

電極非形成部１３１Ｆは、積層セラミックコンデンサ１１の外部電極１１１の幅方向の中心位置から上面電極１２１１Ｆに下ろす垂線が上面電極１２１１Ｆに直交する位置を含む所定幅の範囲に形成されている。電極非形成部１３１Ｆは、インターポーザー１２Ｆの長さ方向すなわち絶縁性基板１２０Ｆの長さ方向に対しても、前記垂線が上面電極１２１１Ｆに直交する位置を含む所定長の範囲に形成されている。言い換えれば、インターポーザー１２Ｆの上面における外部電極１１１の幅方向の中央付近に、電極の開口パターンが形成されている。これにより、外部電極１１１の幅方向の中央付近が、ＩＰ電極１２１Ｆの上面電極１２１１Ｆに接しない。

同様に、電極非形成部１３２Ｆは、積層セラミックコンデンサ１１の外部電極１１２の幅方向の中心位置から上面電極１２２１Ｆに下ろす垂線が上面電極１２２１Ｆに直交する位置を含む所定幅の範囲に形成されている。電極非形成部１３２Ｆは、インターポーザー１２Ｆの長さ方向すなわち絶縁性基板１２０Ｆの長さ方向に対しても、前記垂線が上面電極１２２１Ｆに直交する位置を含む所定長の範囲に形成されている。言い換えれば、インターポーザー１２Ｆの上面における外部電極１１２の幅方向の中央付近に、電極の開口パターンが形成されている。これにより、外部電極１１２の幅方向の中央付近が、ＩＰ電極１２２Ｆの上面電極１２２１Ｆに接しない。

このため、上述のように、はんだが接続電極４１１Ｆ，４１２Ｆを介して上面電極１２１１Ｆ，１２２１Ｆにぬれ上がっても、電極非形成部１３１Ｆ，１３２Ｆにより、外部電極１１１，１１２の中央付近には付着しない。これにより、振動音の発生を抑制できる。

次に、第８の実施形態に係る電子部品について、図を参照して説明する。図１２は本実施形態に係るインターポーザー１２Ｇを含む電子部品１０Ｇの構成を示す三面図である。なお、図１２では、インターポーザー１２Ｇの構造を明確に示すために積層セラミックコンデンサ１１の図示を簡略化している。

本実施形態のインターポーザー１２Ｇは、第７の実施形態に示した電極非形成部１３１Ｆ，１３２Ｆと同じ位置に、はんだレジスト膜Ｒｅ１２Ｇをそれぞれ形成したものであり、他の構成は第７の実施形態と同じである。この際、図１２では、当該位置に上面電極を形成しているように図示されているが、当該位置には上面電極を形成してもしなくてもよい。このはんだレジスト膜Ｒｅ１２Ｇが本発明の「接触規制手段」に相当する。

このような構成では、上述のように、はんだが接続電極４１１Ｇ，４１２Ｇを介して上面電極１２１１Ｇ，１２２１Ｇにぬれ上がっても、はんだレジスト膜Ｒｅ１２Ｇにより、外部電極１１１，１１２の中央付近には付着しない。これにより、振動音の発生を抑制できる。

次に、第９の実施形態に係る電子部品について、図を参照して説明する。図１３は本実施形態に係るインターポーザー１２Ｈを含む電子部品１０Ｈの構成を示す三面図である。なお、図１３では、インターポーザー１２Ｈの構造を明確に示すために積層セラミックコンデンサ１１の図示を簡略化している。

本実施形態のインターポーザー１２Ｈは、第７の実施形態に示した電極非形成部１３１Ｆ，１３２Ｆを形成せず、絶縁性基板１２０Ｈの略全幅に亘って、上面電極１２１１Ｈ，１２２１Ｈが形成されており、当該上面電極１２１１Ｈ，１２２１Ｈ上にはんだレジスト膜Ｒｅ１２Ｈが形成されている。他の構成は、第７の実施形態と同じである。

はんだレジスト膜Ｒｅ１２Ｈは、積層セラミックコンデンサ１１の外部電極１１１，１１２の幅方向の中心位置から上面電極１２１１Ｈ，１２２１Ｈに下ろす垂線が上面電極１２１１Ｈ，１２２１Ｈに直交する位置を含む所定幅の範囲に形成されている。はんだレジスト膜Ｒｅ１２Ｈは、インターポーザー１２Ｈの長さ方向に対しても、前記垂線が上面電極１２１１Ｈ，１２２１Ｈに直交する位置を含む所定長の範囲に形成されている。このはんだレジスト膜Ｒｅ１２Ｈが本発明の「接触規制手段」に相当する。

さらに、はんだレジスト膜Ｒｅ１２Ｈは、上面電極１２１１Ｈ，１２２１Ｈが切り欠き部Ｃｄ６１，Ｃｄ６２の接続電極４１１Ｈ，４１２Ｈに接続する領域と、上面電極１２１１Ｈ，１２２１Ｈが外部電極１１１，１１２の前記四稜線に接する領域とを、絶縁性基板１２０Ｈの主面に直交する方向から見て分割するような形状で形成されている。例えば、図１３（Ａ）に示すように、切り欠き部Ｃｄ６１，Ｃｄ６２側に中心を有し、外部電極１１１，１１２の幅方向の中央付近を通り、所定の幅を有する円弧状に形成する。

このような構成とすることで、上述のようにはんだが接続電極４１１Ｈ，４１２Ｈを介して上面電極１２１１Ｈ，１２２１Ｈにぬれ上がっても、はんだレジスト膜Ｒｅ１２Ｈにより、外部電極１１１，１１２には全くはんだが付着しない。これにより、さらに確実に振動音の発生を抑制できる。

次に、第１０の実施形態に係る電子部品について、図を参照して説明する。図１４は本実施形態に係るインターポーザー１２Ｋを含む電子部品１０Ｋの構成を示す三面図である。なお、図１４では、インターポーザー１２Ｋの構造を明確に示すために積層セラミックコンデンサ１１の図示を簡略化している。

本実施形態のインターポーザー１２Ｋは、第９の実施形態に示したインターポーザー１２Ｈに対して、はんだレジスト膜Ｒｅ１２Ｋの形状が異なるものであり、他の構成は同じである。

はんだレジスト膜Ｒｅ１２Ｋは、インターポーザー１２Ｋの長さ方向に対して、積層セラミックコンデンサ１１の外部電極１１１，１１２の幅方向の中心位置から上面電極１２１１Ｋ，１２２１Ｋに下ろす垂線が上面電極１２１１Ｋ，１２２１Ｋに直交する位置を含み、且つ長さ方向の両端まで達する形状で形成されている。このはんだレジスト膜Ｒｅ１２Ｋが本発明の「規制部」に相当する。

この際、はんだレジスト膜Ｒｅ１２Ｋは、接続電極４１１Ｋ，４１２Ｋを備える切り欠き部Ｃｄ６１，Ｃｄ６２の上面電極１２１１Ｋ，１２２１Ｋ側の開口端を覆うような形状で形成されている。

このような構造とすることで、電子部品１０Ｋを回路基板に実装する際にはんだが切り欠き部Ｃｄ６１，Ｃｄ６２の接続電極４１１Ｋ，４１２Ｋに沿ってぬれ上がってきても、はんだレジスト膜Ｒｅ１２Ｋによって、はんだのインターポーザー１２Ｋの上面側へのぬれ上がりを堰き止めることができる。これにより、回路基板へ実装するためのはんだが、インターポーザー１２Ｋの上面側すなわち積層セラミックコンデンサ１１の外部電極１１１，１１２に、不要に付着することを防止できる。この結果、上述の各実施形態と同様に、振動音の発生を抑制できる。

次に、第１１の実施形態に係る電子部品について、図を参照して説明する。図１５は本実施形態に係るインターポーザー１２Ｌを含む電子部品１０Ｌの構成を示す三面図である。なお、図１５では、インターポーザー１２Ｌの構造を明確に示すために積層セラミックコンデンサ１１の図示を簡略化している。

本実施形態のインターポーザー１２Ｌは、第１０の実施形態に示したインターポーザー１２Ｋに対して、はんだレジスト膜Ｒｅ１２Ｌの形状が異なるものであり、他の構成は同じである。

はんだレジスト膜Ｒｅ１２Ｌは、第１０の実施形態のインターポーザー１２Ｋと同様に、インターポーザー１２Ｌの接続電極４１１Ｌ，４１２Ｌを備える切り欠き部Ｃｄ６１，Ｃｄ６２の上面電極１２１１Ｌ，１２２１Ｌ側を覆うような形状で形成されている。ただし、本実施形態のはんだレジスト膜Ｒｅ１２Ｌは、前記長さ方向の中央側の端部が、積層セラミックコンデンサ１１の外部電極１１１，１１２が上面電極１２１１Ｌ，１２２１Ｌに当接する（実装される）位置まで届かない形状で形成されている。言い換えれば、はんだレジスト膜Ｒｅ１２Ｌは、切り欠き部Ｃｄ６１，Ｃｄ６２を覆うことを最小限とし、できる限り小さい形状に形成されている。このはんだレジスト膜Ｒｅ１２Ｌが本発明の「規制部」に相当する。

このような構造のはんだレジスト膜Ｒｅ１２Ｌを形成すれば、上述の第１０の実施形態に示したインターポーザー１２Ｋと同様に、本実施形態のインターポーザー１２Ｌでも、回路基板へ実装するためのはんだが、インターポーザー１２Ｌの上面側すなわち積層セラミックコンデンサ１１の外部電極１１１，１１２に、不要に付着することを防止できる。この結果、上述の各実施形態と同様に、振動音の発生を抑制できる。

さらに、本実施形態の構造を用いることで、はんだレジスト膜Ｒｅ１２Ｌが積層セラミックコンデンサ１１の実装される領域まで広がらない形状であるので、積層セラミックコンデンサ１１を上面電極１２１１Ｌ，１２２１Ｌへ実装する際に、積層セラミックコンデンサ１１の外部電極１１１，１１２の底面と上面電極１２１１Ｌ，１２２１Ｌとの間に、はんだレジスト膜Ｒｅ１２Ｌが介在しない。これにより、積層セラミックコンデンサ１１の外部電極１１１，１１２の底面と上面電極１２１１Ｌ，１２２１Ｌとが離間することなく、確実に当接する。したがって、積層セラミックコンデンサ１１の外部電極１１１，１１２の底面と上面電極１２１１Ｌ，１２２１Ｌとの接合強度が向上する。

なお、第１０の実施形態および第１１の実施形態に示したはんだレジスト膜は、インターポーザーの幅方向の中央領域にのみ形成されているが、幅方向の全域に亘って形成してもよい。

また、第１０の実施形態および第１１の実施形態に示したインターポーザーは、幅方向の中央に切り欠き部を形成したものであるが、上述の各実施形態に示した、角部に切り欠き部を設けたものであっても、当該切り欠き部を覆うようにはんだレジスト膜を形成することができる。これにより、第１０の実施形態および第１１の実施形態と同様に不要なはんだの外部電極への付着を防止できる。

また、第１０の実施形態および第１１の実施形態に示したインターポーザーは、はんだレジスト膜を用いた例を示したが、切り欠き部を上面電極側から覆うように金属膜を形成してもよく、はんだのぬれ上がりを堰き止められる板状の部材であればよい。

また、上述の各実施形態の構成は単独で用いてもよいが、複数の実施形態の構成を組み合わせて用いることもできる。さらには、これらの実施形態の構成に基づき類推できる形状であれば、上述の各実施形態と同様の作用効果を得られる。

また、上述の実施形態では、絶縁性基板に対して電極非形成部やレジスト膜を形成することで、積層セラミックコンデンサ１１の外部電極１１１，１１２の端面中央にはんだが付着することを抑制したが、このような電極非形成部やレジスト膜を、外部電極１１１，１１２に形成することも可能である。

図１６は、その他の実施形態に係る電子部品１０Ｊを回路基板２００に実装した状態を示す三面図である。

図１６に示す電子部品１０Ｊは、第１の実施形態に示した電子部品１０に対して、積層セラミックコンデンサ１１Ｊの外部電極が異なるものであり、他の構成は同じである。

電子部品１０Ｊの積層セラミックコンデンサ１１Ｊの外部電極１１１Ｊ，１１２Ｊは、図１６（Ｃ）に示すように、部品本体１１０の長手方向の端面、すなわち外部電極１１１Ｊ，１１２Ｊの形成面の中央に、所定面積で電極非形成部１４０が設けられている。このような構成とすることで、部品本体１１０の外部電極１１１Ｊ，１１２Ｊが形成される端面の中央にはんだが付着することを、さらに確実に防止できる。この電極非形成部１４０が、本発明の「接合規制手段」に相当する。

なお、外部電極に非形成部を設けることやレジスト膜を形成し、直接回路基板に接合する構成でも、振動音の発生を抑制することが可能であるが、上述の構成からなるインターポーザーを介することにより、より確実に振動音の発生を抑制するとともに、実装時の浮きを抑制し接合の安定性を得ることができる。

また、図１６では、電極非形成部１４０を設ける例を示したが、当該領域に、電極の有無に関係なく、レジスト膜を形成するようにしてもよい。さらには、外部電極を底面にのみ形成する構造であってもよい。そして、このような図１６に類する構成は、上述のいずれの実施形態の構成とも組み合わせることができる。

また、上述の説明では、チップ部品として積層セラミックコンデンサを用いた例を示したが、同様の振動が発生する他のチップ部品にも、上述の構成を適用することができる。

そして、本発明で示す略矩形とは、長方形に限るものではなく、正方形や、これら長方形や正方形の角部（隅）が切り取られた多角形、長方形や正方形の角部（隅）が曲面状に成形された形状も含む。

１０，１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ，１０Ｅ，１０Ｆ，１０Ｇ，１０Ｈ，１０Ｋ，１０Ｌ：電子部品、
１１，１１Ｊ：積層セラミックコンデンサ、
１１０：部品本体、
１１１，１１２，１１１Ｊ，１１２Ｊ：外部電極、
１２，１２Ａ，１２Ｂ，１２Ｃ，１２Ｄ，１２Ｅ，１２Ｆ，１２Ｇ，１２Ｈ，１２Ｋ，１２Ｌ：インターポーザー、
１２０，１２０Ａ，１２０Ｂ，１２０Ｃ，１２０Ｄ，１２０Ｅ，１２０Ｅ，１２０Ｇ，１２０Ｈ，１２０Ｋ，１２０Ｌ：絶縁性基板、
１２１，１２２，１２１Ａ，１２２Ａ，１２１Ｂ，１２２Ｂ，１２１Ｃ，１２２Ｃ，１２１Ｄ，１２２Ｄ，１２１Ｅ，１２２Ｅ，１２１Ｆ，１２２Ｆ，１２１Ｇ，１２２Ｇ，１２１Ｈ，１２２Ｈ，１２１Ｋ，１２２Ｋ，１２１Ｌ，１２２Ｌ：ＩＰ電極、
１２１１，１２２１，１２１１Ａ，１２２１Ａ，１２１１Ｂ，１２２１Ｂ，１２１１Ｃ，１２２１Ｃ，１２１１Ｄ，１２２１Ｄ，１２１１Ｅ，１２２１Ｅ，１２１１Ｆ，１２２１Ｆ，１２１１Ｇ，１２２１Ｇ，１２１１Ｈ，１２２１Ｈ，１２１１Ｋ，１２２１Ｋ，１２１１Ｌ，１２２１Ｌ：上面電極、
１２１１ＬＢ，１２１１ＲＢ，１２２１ＬＢ，１２２１ＲＢ，１２１１ＬＥ，１２１１ＲＥ，１２２１ＬＥ，１２２１ＲＥ：部分上面電極、
１２１２，１２２２：下面電極、
１３１Ｆ，１３２Ｆ：電極非形成部、
１４０：電極非形成部（外部電極）、
Ｃｄ１１，Ｃｄ１２，Ｃｄ１３，Ｃｄ１４，Ｃｄ１１Ａ，Ｃｄ１２Ａ，Ｃｄ１３Ａ，Ｃｄ１４Ａ，Ｃｄ１１Ｂ，Ｃｄ１２Ｂ，Ｃｄ１３Ｂ，Ｃｄ１４Ｂ，Ｃｄ１１Ｃ，Ｃｄ１２Ｃ，Ｃｄ１３Ｃ，Ｃｄ１４Ｃ，Ｃｄ１１Ｄ，Ｃｄ１２Ｄ，Ｃｄ１３Ｄ，Ｃｄ１４Ｄ，Ｃｄ６１，Ｃｄ６２：切り欠き部、
Ｒｅ１２，Ｒｅ１２Ｇ，Ｒｅ１２Ｈ，Ｒｅ１２Ｋ，Ｒｅ１２Ｌ：はんだレジスト膜、
２０：回路基板、
２０１，２０２：実装用ランド、
４０１，４０２，４０３，４０４，４０１Ａ，４０２Ａ，４０３Ａ，４０４Ａ，４０１Ｂ，４０２Ｂ，４０３Ｂ，４０４Ｂ，４０１Ｃ，４０２Ｃ，４０３Ｃ，４０４Ｃ，４０１Ｄ，４０２Ｄ，４０３Ｄ，４０４Ｄ，４１１Ｅ，４１２Ｅ，４１１Ｆ，４１２Ｆ，４１１Ｇ，４１２Ｇ，４１１Ｈ，４１２Ｈ，４１１Ｋ，４１２Ｋ，４１１Ｌ，４１２Ｌ：接続電極、
５００，５０１：電極離間部

Claims (4)

1. 平板状の絶縁性基板、該絶縁性基板の一方主面に形成された第１上面電極および第２上面電極、前記一方主面に直交する方向に沿って前記絶縁性基板に形成され、前記第１上面電極または前記第２上面電極に接続された複数の接続電極を備える基板と、
   本体の長さ方向の両端にそれぞれ対向して第１外部電極と第２外部電極とが形成され、前記第１外部電極が前記第１上面電極に実装され、前記第２外部電極が前記第２上面電極に実装される積層セラミックコンデンサと、
   を備える電子部品であって、
   前記絶縁性基板は、前記積層セラミックコンデンサを搭載した際、前記一方主面に直交する方向から見た状態で、前記積層セラミックコンデンサの外形よりも小さい外形形状で形成され、
   前記接続電極は、前記一方主面に直交する方向から見て、前記積層セラミックコンデンサと重なる、電子部品。
2. 請求項１に記載の電子部品であって、
   前記長さ方向の前記絶縁性基板の長さをＬｉＡとし、前記長さ方向の前記積層セラミックコンデンサの長さをＬｃｉとしたときに、ＬｉＡ＜Ｌｃｉの関係を満たし、
   前記長さ方向に直交する幅方向の前記絶縁性基板の幅をＷｉＡとし、前記長さ方向の前記積層セラミックコンデンサの幅をＷｃｉとしたときに、ＷｉＡ＜Ｗｃｉの関係を満たす、電子部品。
3. 請求項２に記載の電子部品であって、
   前記絶縁性基板には少なくとも１つの切り欠き部が形成されており、
   該切り欠き部の内壁面に前記接続電極が形成されている、電子部品。
4. 請求項３に記載の電子部品であって、
   前記切り欠き部は、前記一方主面に直交する方向から見た状態で、前記第１外部電極と前記第２外部電極の少なくとも一方と重なる、電子部品。

Images