[go: up one dir, main page]

JP2014042044A - 薄膜トランジスタの製造方法及びそれを含む有機電界発光表示装置の製造方法 - Google Patents

薄膜トランジスタの製造方法及びそれを含む有機電界発光表示装置の製造方法 Download PDF

Info

Publication number
JP2014042044A
JP2014042044A JP2013207633A JP2013207633A JP2014042044A JP 2014042044 A JP2014042044 A JP 2014042044A JP 2013207633 A JP2013207633 A JP 2013207633A JP 2013207633 A JP2013207633 A JP 2013207633A JP 2014042044 A JP2014042044 A JP 2014042044A
Authority
JP
Japan
Prior art keywords
source
forming
substrate
drain
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013207633A
Other languages
English (en)
Other versions
JP5700724B2 (ja
Inventor
Shishu An
志洙 安
Won-Pil Lee
源必 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2014042044A publication Critical patent/JP2014042044A/ja
Application granted granted Critical
Publication of JP5700724B2 publication Critical patent/JP5700724B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H10D86/0227—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials using structural arrangements to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H10D86/0229—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials characterised by control of the annealing or irradiation parameters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H10P14/2922—
    • H10P14/3238—
    • H10P14/3411—
    • H10P14/3802—
    • H10P14/6506—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Recrystallisation Techniques (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

【課題】薄膜トランジスタ及びそれを含む有機電界発光表示装置の製造において、金属膜を半導体層に直接接触させて結晶化時にアーク発生を防止し、熱伝導を効率的に行い結晶化させるとともに、工程を単純化させて収率を高くする。
【解決手段】基板を提供する工程、上記基板上にバッファ層を形成する工程、上記バッファ層上に非晶質シリコン層のパターンを形成する工程、上記基板全面にソース／ドレイン電極用金属膜を形成する工程、上記ソース／ドレイン電極用金属膜に電界を印加する工程、上記非晶質シリコン層パターンを結晶化して半導体層を形成する工程、上記ソース／ドレイン電極用金属膜をパターニングし、上記半導体層と接続するソース／ドレイン電極を形成する工程、上記基板全面にゲート絶縁膜を形成する工程、上記ゲート絶縁膜上に位置し、上記半導体層に対応するゲート電極を形成する工程、および上記基板全面に保護膜を形成する工程を含む。
【選択図】図１Ｃ

Description

本発明は、薄膜トランジスタの製造方法及びそれを含む有機電界発光表示装置の製造方法に関する。
一般に熱処理方法としては、熱処理炉を用いる炉熱処理（ｆｕｒｎａｃｅ ａｎｎｅａｌｉｎｇ）、ハロゲンランプなどの輻射熱を用いるＲＴＡ（ｒａｐｉｄ ｔｈｅｒｍａｌ ａｎｎｅａｌｉｎｇ）、レーザを用いるレーザアニーリング（ｌａｓｅｒ ａｎｎｅａｌｉｎｇ）、ジュール加熱を用いる熱処理などの方法がある。このような熱処理方法は、熱処理の温度範囲、熱処理温度の均一性、昇温速度、冷却速度、購入金額、維持コストなどの条件によって材料及び工程特性に合わせて選択されて用いられる。特に、高温の熱処理が必要な場合、あるいは材料及び工程の特定上、材料の局所領域に対して高速熱処理が必要な場合などは選択することのできる熱処理方法が極めて限定されてしまう。
上記熱処理のうち、レーザアニーリング方法は、材料の表面に急速な熱処理が可能であるが、レーザの波長及び熱処理する物質の種類によって熱処理の可否が決定されるため、熱処理できる材料が限られる。特に、大面積の熱処理の場合は、ラインビーム形状のレーザを重畳させてスキャニングすることになるので、レーザビーム強度の不均一性及びレーザビーム自体の時間による照射量の不均一性などの問題点が発生する。また、装備とともに維持コストが非常に高くなる短所がある。
ＲＴＡ法は、一般的に半導体の製造工程に用いられるが、いまの技術レベルでは直径３００ｍｍ以下のシリコンウエハのみに適用され、それ以上の基板を均一に熱処理するにはその限界がある。また、熱処理の最大昇温速度が４００℃／ｓｅｃであって、それよりもさらに高い昇温速度を必要とする工程では使用することができない。
したがって、上記の問題を解決するとともに、工程上の制約を受けない熱処理方法については多くの研究がなされていた。その中には、導電層に電界を印加してジュール加熱する急速な熱処理方法があって、この熱処理方法は高熱の熱伝導で所望の素材を選択的に急速に熱処理することができ、上記ＲＴＡ工程の昇温速度よりもさらに高い昇温速度を期待することができる。
大韓民国特許公開第２００６−００５０３５２号 大韓民国特許公開第２００７−００９０８４９号
しかし、上述のような電界印加によるジュール加熱を用いた熱処理方法は、ジュール加熱中に発生するアークなどの物理的現象による不良が解決できないという問題がある。
そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、素子に用いられる電極用金属を利用して電界の印加で結晶化した半導体層を含む薄膜トランジスタの製造方法及びそれを含む有機電界発光表示装置の製造方法を提供することで、金属膜を半導体層に直接接触させて結晶化時にアーク発生を防止し、熱伝導を効率的に行い結晶化させるとともに、工程を単純化させて収率を高くする方法を提供することにある。
上記課題を解決するために、本発明のある観点によれば、基板を提供する工程と、上記基板上にバッファ層を形成する工程と、上記バッファ層上に非晶質シリコン層パターンを形成する工程と、上記基板全面にソース／ドレイン電極用金属膜を形成する工程と、上記ソース／ドレイン電極用金属膜に電界を印加して、上記非晶質シリコン層パターンを結晶化して半導体層を形成する工程と、上記ソース／ドレイン電極用金属膜をパターニングして、上記半導体層と接続するソース／ドレイン電極を形成する工程と、上記基板全面にゲート絶縁膜を形成する工程と、上記ゲート絶縁膜上に位置して、上記半導体層に重複するゲート電極を形成する工程と、上記基板全面に保護膜を形成する工程と、を含み、上記非晶質シリコン層パターンを形成した後、上記ソース／ドレイン電極に重複する上記非晶質シリコン層パターンのソース／ドレイン領域に不純物ドーピングを実施し、上記非晶質シリコン層パターンで上記ソース／ドレイン領域と同一層に位置して不純物ドーピングが実施されない領域をチャンネル領域とすることを特徴とする、薄膜トランジスタの製造方法が提供される。
ここで、上記不純物は、Ｎ型またはＰ型不純物であってもよい。また、上記不純物ドーピングは、上記ソース／ドレイン電極をパターニングするマスクと等しいマスクを用いて実施してもよい。また、上記ソース／ドレイン電極用金属膜は、基板全面に５０〜３００ｎｍの厚さで形成されてもよい。また、上記結晶化は、上記ソース／ドレイン電極用金属膜に１００〜１００００Ｖ／ｃｍの電界を印加して進行してもよい。また、上記ソース／ドレイン電極及び金属パターンは、モリブデン（Ｍｏ）、クロム（Ｃｒ）、タングステン（Ｗ）、モリブデンタングステン（ＭｏＷ）、アルミニウム（Ａｌ）、アルミニウム−ネオジム（Ａｌ−Ｎｄ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、銅（Ｃｕ）、モリブデン合金（Ｍｏａｌｌｏｙ）、アルミニウム合金（Ａｌａｌｌｏｙ）、及び銅合金（Ｃｕａｌｌｏｙ）の中から選択されるいずれか１つを使って形成されてもよい。
また、上記課題を解決するために、本発明の別の観点によれば、基板を提供する工程と、上記基板上にバッファ層を形成する工程と、上記バッファ層上に非晶質シリコン層パターンを形成する工程と、上記基板全面にソース／ドレイン電極用金属膜を形成する工程と、上記ソース／ドレイン電極用金属膜に電界を印加して、上記非晶質シリコン層パターンを結晶化して半導体層を形成する工程と、上記ソース／ドレイン電極用金属膜をパターニングして、上記半導体層と接続するソース／ドレイン電極を形成する工程と、上記基板全面にゲート絶縁膜を形成する工程と、上記ゲート絶縁膜上に位置して、上記半導体層に重複するゲート電極を形成する工程と、上記基板全面に保護膜を形成する工程と、上記保護膜上に平坦化膜を形成する工程と、上記平坦化膜上に上記ソース／ドレイン電極と電気的に接続する第１電極、有機膜及び第２電極を形成する工程と、を含み、上記非晶質シリコン層パターンを形成した後、上記ソース／ドレイン電極に重複する上記非晶質シリコン層パターンのソース／ドレイン領域に不純物ドーピングを実施し、上記非晶質シリコン層パターンで上記ソース／ドレイン領域と同一層に位置して不純物ドーピングが実施されない領域をチャンネル領域とすることを特徴とする、有機電界発光表示装置の製造方法が提供される。
ここで、上記不純物は、Ｎ型またはＰ型不純物であってもよい。また、上記不純物ドーピングは、上記ソース／ドレイン電極をパターニングするマスクと等しいマスクを用いて実施されてもよい。また、上記ソース／ドレイン電極用金属膜は、基板全面に５０〜３００ｎｍの厚さで形成されてもよい。また、上記結晶化は、上記ソース／ドレイン電極用金属膜に１００〜１００００Ｖ／ｃｍの電界を印加して進行してもよい。また、上記ソース／ドレイン電極及び金属パターンは、モリブデン（Ｍｏ）、クロム（Ｃｒ）、タングステン（Ｗ）、モリブデンタングステン（ＭｏＷ）、アルミニウム（Ａｌ）、アルミニウム−ネオジム（Ａｌ−Ｎｄ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、銅（Ｃｕ）、モリブデン合金（Ｍｏａｌｌｏｙ）、アルミニウム合金（Ａｌａｌｌｏｙ）、及び銅合金（Ｃｕａｌｌｏｙ）の中から選択されるいずれか１つを使って形成されてもよい。
以上説明したように本発明によれば、電極を形成する際に、用いられるソース／ドレイン電極用薄膜に電界を印加して非晶質シリコン層を多結晶シリコン層に結晶化することで、従来ジュール熱による多結晶シリコン層の製造時に発生するアークの問題点を解決することができ、非晶質シリコン層のパターン上に金属膜が直接形成されて、効果的な結晶化を行うことができ、その後、パターニングを行いソース／ドレイン電極を形成することで、工程が単純化されて収率を高めることができる。
本発明の一実施形態に係る薄膜トランジスタの製造方法を示す図である。 本発明の一実施形態に係る薄膜トランジスタの製造方法を示す図である。 本発明の一実施形態に係る薄膜トランジスタの製造方法を示す図である。 本発明の一実施形態に係る薄膜トランジスタの製造方法を示す図である。 本発明の一実施形態に係る薄膜トランジスタの製造方法を示す図である。 本発明の一実施形態に係る薄膜トランジスタの製造方法を示す図である。 本発明の一実施形態に係る有機電界発光表示装置の製造方法を示す図である。 本発明の一実施形態に係る有機電界発光表示装置の製造方法を示す図である。
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
＜実施形態＞
図１Ａ〜図１Ｆは、本発明の一実施形態に係る薄膜トランジスタの製造方法を示す図である。
図１Ａに示すように、基板１００を用意し、上記基板１００上にバッファ層１１０を形成する。上記基板１００はガラスまたはプラスチックなどとすることができ、上記バッファ層１１０は上記基板１００から発生する水分または不純物の拡散を防止したり結晶化時の熱伝達速度を調節したりして非晶質シリコン層の結晶化がよく行われるようにする役割をし、シリコン酸化膜、シリコン窒化膜のような絶縁膜を用いて単層またはそれらの複層に形成される。
次いで、図１Ｂに示すように、上記バッファ層１１０上部に非晶質シリコン層パターン１２０’を形成する。続いて、上記非晶質シリコン層パターンのソース／ドレイン領域１２０ａ、１２０ｂに不純物イオンをドーピングする。この場合、不純物イオンは通常のＮ型またはＰ型の不純物を用いることができる。不純物がドーピングされない領域１２０ｃは、その後、チャンネル領域として用いられる。
次いで、図１Ｃに示すように、基板１００全面にソース／ドレイン電極用金属膜１３０Ａを形成した後、電界を印加して非晶質シリコン層を結晶化して半導体層１２０を形成する。
上記ソース／ドレイン電極用金属膜１３０Ａは、モリブデン（Ｍｏ）、クロム（Ｃｒ）、タングステン（Ｗ）、モリブデンタングステン（ＭｏＷ）、アルミニウム（Ａｌ）、アルミニウム−ネオジム（Ａｌ−Ｎｄ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、銅（Ｃｕ）、モリブデン合金（Ｍｏａｌｌｏｙ）、アルミニウム合金（Ａｌａｌｌｏｙ）、及び銅合金（Ｃｕａｌｌｏｙ）のうちから選択されるいずれか１つを用いて形成することができる。
そして、上記ソース／ドレイン電極用金属膜１３０Ａは、一般に上記ソース／ドレイン電極１３０ａ、１３０ｂを形成するための厚さに形成すればよく、より好ましくは５０〜３００ｎｍに形成することができる。その理由として、５０ｎｍよりも薄く形成した場合は、ソース／ドレイン電極用金属膜１３０Ａが不均一に形成されて熱伝導が不均一となるため、結晶化が不均一となり、また、パターニングを行いソース／ドレイン電極に形成する際には、３００ｎｍ以下の厚さが電極の役割として無理もなく、薄膜素子としての適当な厚さであるからである。
このとき、上記結晶化を好適に進行させるためには、約１００〜１００００Ｖ／ｃｍの電界を、１μｓ〜１ｓｅｃの間加える。その理由として、１００Ｖ以下の電界ではジュール熱が結晶化の進行に不十分であり、１００００Ｖ以上の電界では局所的にアークが発生するからである。また、電界を加える時間が１μｓ以下では不十分なジュール熱により結晶化の進行が困難であり、電界を加える時間が１ｓｅｃ以上では基板が曲がったり熱伝導により端部に結晶化不良が発生したりして、素子に悪影響を与えるからである。
次いで、図１Ｄに示すように、上記ソース／ドレイン電極用金属膜１３０Ａをパターニングしてソース／ドレイン電極１３０ａ、１３０ｂを形成する。このとき、上記ソース／ドレイン電極１３０ａ、１３０ｂは、半導体層１２０のソース／ドレイン領域１２０ａ、１２０ｂに重複するようにパターニングされる。
続いて、図１Ｅに示すように、上記基板１００の全面にゲート絶縁膜１４０が形成される。上記ゲート絶縁膜１４０は、シリコン酸化膜、シリコン窒化膜またはそれらの二重層とすることができる。
その後、図１Ｆに示すように、上記ゲート絶縁膜１４０上に上記半導体層１２０に対応するようにゲート電極１５０を形成する。
上記ゲート電極１５０は、上記ソース／ドレイン電極１３０ａ、１３０ｂに重複しないように、半導体層１２０のチャンネル領域１２０ｃに形成される。上記ゲート電極１５０は、アルミニウム（Ａｌ）またはアルミニウム−ネオジム（Ａｌ−Ｎｄ）のようなアルミニウム合金の単一層や、クロム（Ｃｒ）またはモリブデン（Ｍｏ）合金の上にアルミニウム合金が積層された多重層に形成することができる。
続いて、基板１００全面に保護膜１６０を形成して、本実施形態による薄膜トランジスタを完成させる。
図２Ａ及び図２Ｂは、上記本発明の一実施形態による薄膜トランジスタを含む有機電界発光表示装置の断面図であり、ここでは、上記に説明した薄膜トランジスタも含む例として説明する。
図２Ａに示すように、上記の本発明の図１Ａ〜図１Ｆの実施形態に係る薄膜トランジスタを含み、上記基板１００全面に平坦化膜１７０を形成する。上記平坦化膜１７０は、無機膜であるシリコン酸化膜、シリコン窒化膜またはシリゲートオンガラスの中から選択されるいずれか１つまたは有機膜であるポリイミド（ｐｏｌｙｉｍｉｄｅ）、ベンゾサイクロブチン系樹脂（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ ｓｅｒｉｅｓ ｒｅｓｉｎ）またはアクリレート（ａｃｒｙｌａｔｅ）の中から選択されるいずれか１つを用いて形成することができる。また上記無機膜と上記有機膜の積層構造に形成することもできる。
次に、上記ゲート絶縁膜１４０、保護膜１６０及び平坦化膜１７０をエッチングしてビアホールａを形成し、上記ソース／ドレイン電極１３０ａ、１３０ｂの一部を露出させる。
続いて、上記ビアホールａを介して上記ソース／ドレイン電極１３０ａ、１３０ｂの中からいずれか１つと接続する第１電極１８０を形成する。上記第１電極１８０は、アノードまたはカソードに形成することができる。上記第１電極１８０がアノードの場合、上記アノードはＩＴＯ、ＩＺＯまたはＩＴＺＯの中からいずれか１つからなる透明導電膜を用いて形成することができ、カソードの場合、上記カソードは、Ｍｇ、Ｃａ、Ａｌ、Ａｇ、Ｂａまたはそれらの合金を用いて形成することができる。
続いて、図２Ｂに示すように、上記第１電極１８０上に、上記第１電極１８０の表面の一部を露出させる開口部を有する画素定義膜１８５を形成し、上記露出した第１電極１８０上に発光層を含む有機膜層１９０を形成する。上記有機膜層１９０には、正孔注入層、正孔輸送層、正孔抑制層、電子抑制層、電子注入層及び電子輸送層からなる群から選択される１つまたは複数層をさらに含むことができる。続いて、上記有機膜層１９０上に第２電極１９５を形成する。これで本発明の一実施形態による有機電界発光表示装置が完成される。
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
１００ 基板
１１０ バッファ層
１２０ 半導体層
１２０’ 非晶質シリコン層パターン
１２０ａ ソース領域
１２０ｂ ドレイン領域
１２０ｃ チャンネル領域
１３０Ａ ソース／ドレイン電極用金属膜

Claims (12)

  1. 基板を提供する工程と、
    前記基板上にバッファ層を形成する工程と、
    前記バッファ層上に非晶質シリコン層パターンを形成する工程と、
    前記基板全面にソース／ドレイン電極用金属膜を形成する工程と、
    前記ソース／ドレイン電極用金属膜に電界を印加して、前記非晶質シリコン層パターンを結晶化して半導体層を形成する工程と、
    前記ソース／ドレイン電極用金属膜をパターニングして、前記半導体層と接続するソース／ドレイン電極を形成する工程と、
    前記基板全面にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上に位置して、前記半導体層に重複するゲート電極を形成する工程と、
    前記基板全面に保護膜を形成する工程と、
    を含み、
    前記非晶質シリコン層パターンを形成した後、前記ソース／ドレイン電極に重複する前記非晶質シリコン層パターンのソース／ドレイン領域に不純物ドーピングを実施し、前記非晶質シリコン層パターンで前記ソース／ドレイン領域と同一層に位置して不純物ドーピングが実施されない領域をチャンネル領域とすることを特徴とする、薄膜トランジスタの製造方法。
  2. 前記不純物は、
    Ｎ型またはＰ型不純物であることを特徴とする、請求項１に記載の薄膜トランジスタの製造方法。
  3. 前記不純物ドーピングは、
    前記ソース／ドレイン電極をパターニングするマスクと等しいマスクを用いて実施することを特徴とする、請求項１に記載の薄膜トランジスタの製造方法。
  4. 前記ソース／ドレイン電極用金属膜は、
    基板全面に５０〜３００ｎｍの厚さで形成されることを特徴とする、請求項１に記載の薄膜トランジスタの製造方法。
  5. 前記結晶化は、
    前記ソース／ドレイン電極用金属膜に１００〜１００００Ｖ／ｃｍの電界を印加して進行することを特徴とする、請求項１に記載の薄膜トランジスタの製造方法。
  6. 前記ソース／ドレイン電極及び金属パターンは、
    モリブデン（Ｍｏ）、クロム（Ｃｒ）、タングステン（Ｗ）、モリブデンタングステン（ＭｏＷ）、アルミニウム（Ａｌ）、アルミニウム−ネオジム（Ａｌ−Ｎｄ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、銅（Ｃｕ）、モリブデン合金（Ｍｏａｌｌｏｙ）、アルミニウム合金（Ａｌａｌｌｏｙ）、及び銅合金（Ｃｕａｌｌｏｙ）の中から選択されるいずれか１つを使って形成されることを特徴とする、請求項１に記載の薄膜トランジスタの製造方法。
  7. 基板を提供する工程と、
    前記基板上にバッファ層を形成する工程と、
    前記バッファ層上に非晶質シリコン層パターンを形成する工程と、
    前記基板全面にソース／ドレイン電極用金属膜を形成する工程と、
    前記ソース／ドレイン電極用金属膜に電界を印加して、前記非晶質シリコン層パターンを結晶化して半導体層を形成する工程と、
    前記ソース／ドレイン電極用金属膜をパターニングして、前記半導体層と接続するソース／ドレイン電極を形成する工程と、
    前記基板全面にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上に位置して、前記半導体層に重複するゲート電極を形成する工程と、
    前記基板全面に保護膜を形成する工程と、
    前記保護膜上に平坦化膜を形成する工程と、
    前記平坦化膜上に前記ソース／ドレイン電極と電気的に接続する第１電極、有機膜及び第２電極を形成する工程と、
    を含み、
    前記非晶質シリコン層パターンを形成した後、前記ソース／ドレイン電極に重複する前記非晶質シリコン層パターンのソース／ドレイン領域に不純物ドーピングを実施し、前記非晶質シリコン層パターンで前記ソース／ドレイン領域と同一層に位置して不純物ドーピングが実施されない領域をチャンネル領域とすることを特徴とする、有機電界発光表示装置の製造方法。
  8. 前記不純物は、
    Ｎ型またはＰ型不純物であることを特徴とする、請求項７に記載の有機電界発光表示装置の製造方法。
  9. 前記不純物ドーピングは、
    前記ソース／ドレイン電極をパターニングするマスクと等しいマスクを用いて実施されることを特徴とする、請求項７に記載の有機電界発光表示装置の製造方法。
  10. 前記ソース／ドレイン電極用金属膜は、
    基板全面に５０〜３００ｎｍの厚さで形成されることを特徴とする、請求項７に記載の有機電界発光表示装置の製造方法。
  11. 前記結晶化は、
    前記ソース／ドレイン電極用金属膜に１００〜１００００Ｖ／ｃｍの電界を印加して進行することを特徴とする、請求項７に記載の有機電界発光表示装置の製造方法。
  12. 前記ソース／ドレイン電極及び金属パターンは、
    モリブデン（Ｍｏ）、クロム（Ｃｒ）、タングステン（Ｗ）、モリブデンタングステン（ＭｏＷ）、アルミニウム（Ａｌ）、アルミニウム−ネオジム（Ａｌ−Ｎｄ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、銅（Ｃｕ）、モリブデン合金（Ｍｏａｌｌｏｙ）、アルミニウム合金（Ａｌａｌｌｏｙ）、及び銅合金（Ｃｕａｌｌｏｙ）の中から選択されるいずれか１つを使って形成されることを特徴とする、請求項７に記載の有機電界発光表示装置の製造方法。
JP2013207633A 2009-08-13 2013-10-02 薄膜トランジスタの製造方法及びそれを含む有機電界発光表示装置の製造方法 Active JP5700724B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2009-0074817 2009-08-13
KR1020090074817A KR101056427B1 (ko) 2009-08-13 2009-08-13 박막트랜지스터의 제조방법 및 그를 포함하는 유기전계발광표시장치의 제조방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010041393A Division JP2011040710A (ja) 2009-08-13 2010-02-26 薄膜トランジスタの製造方法及びそれを含む有機電界発光表示装置の製造方法

Publications (2)

Publication Number Publication Date
JP2014042044A true JP2014042044A (ja) 2014-03-06
JP5700724B2 JP5700724B2 (ja) 2015-04-15

Family

ID=43588067

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2010041393A Pending JP2011040710A (ja) 2009-08-13 2010-02-26 薄膜トランジスタの製造方法及びそれを含む有機電界発光表示装置の製造方法
JP2013207633A Active JP5700724B2 (ja) 2009-08-13 2013-10-02 薄膜トランジスタの製造方法及びそれを含む有機電界発光表示装置の製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2010041393A Pending JP2011040710A (ja) 2009-08-13 2010-02-26 薄膜トランジスタの製造方法及びそれを含む有機電界発光表示装置の製造方法

Country Status (4)

Country Link
US (1) US8871616B2 (ja)
JP (2) JP2011040710A (ja)
KR (1) KR101056427B1 (ja)
TW (1) TWI458099B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101255460B1 (ko) * 2011-09-07 2013-04-16 호서대학교 산학협력단 다결정 실리콘 트랜지스터의 제조 방법
KR20140115191A (ko) * 2013-03-20 2014-09-30 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 유기 발광 표시 장치
KR102094427B1 (ko) * 2013-08-07 2020-03-30 삼성디스플레이 주식회사 유기 발광 표시 장치
CN115172631B (zh) * 2017-07-25 2025-07-18 应用材料公司 改良的薄膜包封
CN107958938B (zh) * 2017-11-07 2020-07-03 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管及显示装置
US10431689B2 (en) 2017-11-07 2019-10-01 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Thin film transistor and display device
KR102740999B1 (ko) * 2018-10-31 2024-12-12 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법
DE102020113616A1 (de) 2020-02-24 2021-08-26 Taiwan Semiconductor Manufacturing Co., Ltd. Hartmaskenschicht unter einer durchkontaktierungsstruktur in einer anzeigevorrichtung
US11682692B2 (en) 2020-02-24 2023-06-20 Taiwan Semiconductor Manufacturing Company, Ltd. Hard mask layer below via structure in display device
KR102608034B1 (ko) * 2022-07-06 2023-12-01 덕산네오룩스 주식회사 금속패터닝층을 포함하는 유기전기소자 및 그 전자장치

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016014A (ja) * 2000-06-29 2002-01-18 Sanyo Electric Co Ltd 半導体装置の製造方法および製造装置
JP2002280304A (ja) * 2001-03-22 2002-09-27 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2002289520A (ja) * 2001-03-23 2002-10-04 Japan Science & Technology Corp 薄膜発熱体によるパルス通電熱処理方法及び熱処理装置
JP2006100807A (ja) * 2004-08-30 2006-04-13 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
WO2006098513A1 (ja) * 2005-03-18 2006-09-21 National University Corporation Tokyo University Of Agriculture And Technology 熱処理方法及び半導体の結晶化方法
JP2009076894A (ja) * 2007-08-31 2009-04-09 Semiconductor Energy Lab Co Ltd 表示装置及び表示装置の作製方法
WO2009066949A2 (en) * 2007-11-21 2009-05-28 Jae-Sang Ro Fabricating method of polycrystalline silicon thin film, polycrystalline silicon thin film fabricated using the same
JP2009528696A (ja) * 2006-03-03 2009-08-06 ジェーサング ロ 非晶質シリコンのジュール加熱結晶化方法（ＭｅｔｈｏｄｆｏｒＣｒｙｓｔａｌｌｉｚａｔｉｏｎｏｆＡｍｏｒｐｈｏｕｓＳｉｌｉｃｏｎｂｙＪｏｕｌｅＨｅａｔｉｎｇ）

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04369271A (ja) * 1991-06-17 1992-12-22 Casio Comput Co Ltd 薄膜トランジスタ
US6326226B1 (en) 1997-07-15 2001-12-04 Lg. Philips Lcd Co., Ltd. Method of crystallizing an amorphous film
US6524662B2 (en) 1998-07-10 2003-02-25 Jin Jang Method of crystallizing amorphous silicon layer and crystallizing apparatus thereof
KR100486718B1 (ko) * 1998-11-09 2005-08-31 엘지.필립스 엘시디 주식회사 실리콘박막을결정화하는방법과이를이용한박막트랜지스터제조방법
JP4004672B2 (ja) * 1998-12-28 2007-11-07 シャープ株式会社 液晶表示装置用基板及びその製造方法
KR100524622B1 (ko) 1999-04-03 2005-11-01 엘지.필립스 엘시디 주식회사 폴리실리콘 반도체층을 포함한 박막트랜지스터 제조방법
KR100653263B1 (ko) 2000-12-29 2006-12-01 엘지.필립스 엘시디 주식회사 실리콘막의 결정화 방법
KR100650343B1 (ko) 2000-12-29 2006-11-27 엘지.필립스 엘시디 주식회사 박막 트랜지스터 및 그 제조방법
JP3600229B2 (ja) * 2001-10-31 2004-12-15 株式会社半導体エネルギー研究所 電界効果型トランジスタの製造方法
CN100474628C (zh) 2003-05-27 2009-04-01 卢在相 硅薄膜退火方法和由该方法制造的多晶硅薄膜
KR100626051B1 (ko) * 2004-12-24 2006-09-21 삼성에스디아이 주식회사 유기 박막 트랜지스터, 그 제조방법 및 이를 구비한 평판디스플레이 장치
KR101453829B1 (ko) * 2007-03-23 2014-10-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그 제조 방법
JP2009076736A (ja) * 2007-09-21 2009-04-09 Mitsubishi Electric Corp 半導体装置、表示装置及びその製造方法
KR101432573B1 (ko) * 2007-12-31 2014-08-22 엘지디스플레이 주식회사 유기전계발광 소자 및 그의 제조방법
KR100965260B1 (ko) * 2008-01-25 2010-06-22 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치
KR101002665B1 (ko) * 2008-07-02 2010-12-21 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 그를 포함하는유기전계발광표시장치
KR101002664B1 (ko) * 2008-07-02 2010-12-21 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 그를 포함하는유기전계발광표시장치
KR101041139B1 (ko) * 2008-11-04 2011-06-13 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치
KR20100100187A (ko) * 2009-03-05 2010-09-15 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법
KR101041144B1 (ko) * 2009-08-13 2011-06-13 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016014A (ja) * 2000-06-29 2002-01-18 Sanyo Electric Co Ltd 半導体装置の製造方法および製造装置
JP2002280304A (ja) * 2001-03-22 2002-09-27 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2002289520A (ja) * 2001-03-23 2002-10-04 Japan Science & Technology Corp 薄膜発熱体によるパルス通電熱処理方法及び熱処理装置
JP2006100807A (ja) * 2004-08-30 2006-04-13 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
WO2006098513A1 (ja) * 2005-03-18 2006-09-21 National University Corporation Tokyo University Of Agriculture And Technology 熱処理方法及び半導体の結晶化方法
JP2009528696A (ja) * 2006-03-03 2009-08-06 ジェーサング ロ 非晶質シリコンのジュール加熱結晶化方法（ＭｅｔｈｏｄｆｏｒＣｒｙｓｔａｌｌｉｚａｔｉｏｎｏｆＡｍｏｒｐｈｏｕｓＳｉｌｉｃｏｎｂｙＪｏｕｌｅＨｅａｔｉｎｇ）
JP2009076894A (ja) * 2007-08-31 2009-04-09 Semiconductor Energy Lab Co Ltd 表示装置及び表示装置の作製方法
WO2009066949A2 (en) * 2007-11-21 2009-05-28 Jae-Sang Ro Fabricating method of polycrystalline silicon thin film, polycrystalline silicon thin film fabricated using the same

Also Published As

Publication number Publication date
KR20110017248A (ko) 2011-02-21
TW201108419A (en) 2011-03-01
KR101056427B1 (ko) 2011-08-11
US8871616B2 (en) 2014-10-28
JP2011040710A (ja) 2011-02-24
TWI458099B (zh) 2014-10-21
US20110037073A1 (en) 2011-02-17
JP5700724B2 (ja) 2015-04-15

Similar Documents

Publication Publication Date Title
JP5700724B2 (ja) 薄膜トランジスタの製造方法及びそれを含む有機電界発光表示装置の製造方法
KR101041139B1 (ko) 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치
KR101002664B1 (ko) 박막트랜지스터, 그의 제조방법 및 그를 포함하는유기전계발광표시장치
JP2009055018A (ja) 薄膜トランジスタ、その製造方法、及びこれを具備した有機電界発光表示装置
JP5266282B2 (ja) 薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置
KR101030027B1 (ko) 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치
KR101002665B1 (ko) 박막트랜지스터, 그의 제조방법 및 그를 포함하는유기전계발광표시장치
KR101023127B1 (ko) 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치
KR101002667B1 (ko) 박막트랜지스터, 그의 제조방법 및 그를 포함하는유기전계발광표시장치
KR101784995B1 (ko) 박막 트랜지스터, 그를 포함하는 유기 전계 발광 표시장치 및 그들의 제조방법
KR101043788B1 (ko) 다결정 실리콘막의 제조방법 및 이를 포함하는 박막트랜지스터의 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150213

R150 Certificate of patent or registration of utility model

Ref document number: 5700724

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250