JP2013546039A - ソリッド・ステート・メモリ・デバイスにおける復号 - Google Patents
ソリッド・ステート・メモリ・デバイスにおける復号 Download PDFInfo
- Publication number
- JP2013546039A JP2013546039A JP2013530833A JP2013530833A JP2013546039A JP 2013546039 A JP2013546039 A JP 2013546039A JP 2013530833 A JP2013530833 A JP 2013530833A JP 2013530833 A JP2013530833 A JP 2013530833A JP 2013546039 A JP2013546039 A JP 2013546039A
- Authority
- JP
- Japan
- Prior art keywords
- iterations
- unit
- average number
- decoding
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
【解決手段】 ソリッド・ステート・メモリ・デバイスにおいて、メモリ・デバイス(1)のユニットに格納された符号語が、誤り訂正反復復号プロセスによって復号される。特に平均反復回数(n_k)を対象となるユニットの損耗の尺度として用いることができるという理由で、ユニットの符号語の復号に成功するために必要な平均反復回数(n_k)が算定され、平均反復回数(n_k)は監視される。
【選択図】 図2
Description
平均反復回数を条件として、
ユニットが操作されるモードを変更すること、
損耗平均化ルーチンを適用すること、
ユニットをそれ以上操作しないようにすること、
ユニットに関するデータの損失を防ぐための尺度を適用すること、
復号プロセスにおいて用いられる1つ又は複数のパラメータを変更し、変更されたパラメータを用いて復号プロセスの実行を続けること
のうちの少なくとも1つの作業(アクティビティ)が作動することと、
平均反復回数を監視するステップは、平均反復回数を閾値と比較することと、平均反復回数が閾値を超えたときに少なくとも1つの作業が作動することとを含むことと、
平均反復回数が閾値を超えたときにユニットがマーク付けされることと、
復号プロセスにおいて、最大待ち時間及び最大反復回数の一方が定められ、その後に符号語を復号するための復号プロセスが最終的に終了し、平均反復回数が閾値を超えたときに、最大待ち時間又は最大反復回数をそれぞれ増加させることと、
最大ユーザ・ビット誤り率が、誤り訂正反復復号プロセスが適用された後の符号語の誤り率であるユーザ・ビット誤り率によって定められ、平均反復回数が閾値を超えたときには、最大ユーザ・ビット誤り率を増大させることと、
復号プロセスにおいて、メモリ・デバイスのセルに格納された物理値によって表された符号記号の事後確率を算定するための反復において、セルごとに利用可能な符号記号の数を超える量子化レベル数が適用されることと、
ユニットの平均反復回数は、ブロックからの所定の読出し回数についてユニットの符号語の復号に成功するために必要な反復回数を累算し、累算された反復回数を所定の読出し回数で割ることによって、算定されることと
所定の読出し回数に必要な時間が監視されることと、
メモリ・デバイスは多数のユニットを備え、平均反復回数はユニットごとに算定され、デバイスについての平均反復回数は、ユニットの各々の平均反復回数を累算し、累算された平均回数をユニットの数で割ることによって算定されることと、
デバイスは、単一のユニットを含むことと
の特徴のうちの1つ又は複数を含むことができる。
軟判定復号器が、メモリ・デバイスのユニットに格納された多数の符号語を誤り訂正反復復号プロセスによって並列に復号するための多数の復号ユニットを含むことと、
軟判定復号器が、メモリ・デバイスのユニットに格納された符号語を誤り訂正反復復号プロセスによって復号するための単一の復号ユニットと、復号されることになる連続する符号語を格納するためのキューとを含むことと、
の特徴のうちの1つ又は複数を含むことができる。
ユニットが操作されるモードを変更することと、
損耗平均化ルーチンを適用することと、
ユニットをそれ以上操作しないようにすることと、
ユニットに関するデータの損失を防ぐための尺度を開始することと、
復号プロセスにおいて用いられる1つ又は複数のパラメータを変更し、変更されたパラメータを用いて復号プロセスの実行を続けることと
のうちの1つ又は複数を含むことができる。上記のリストは、網羅的なものではなく、かつ、全ての異なる作業がデバイスに同時に施される必要もない。
ウィンドウw_(k−1)における平均反復回数: n_(k−1)=i_previous/w
ウィンドウw_kにおける平均反復回数の変化量d_k: d_k=n_k−n_(k−1)
列d_kを用いて、デバイスの損耗の変化率を推定することができる。d_kが所定の閾値を超えた場合には、適切なアクションを追加的に取ることができる。
W_(K−1)における平均反復回数: N_(K−1)=I_previous/W
W_Kにおける平均反復回数の変化量D_K: D_K=N_K−N_(K−1)
2:メモリ
21、131〜138:ブロック
3:メモリ・コントローラ
31:ROM
32:RAM
33:処理ユニット
331:軟判定復号器
332:計算ユニット
333:監視ユニット
334:キュー
34:内部通信システム
35:メモリと通信するためのインターフェース
36:ホストと通信するためのインターフェース
4:ホスト
Claims (16)
- ソリッド・ステート・メモリ・デバイスを制御するための方法であって、
前記メモリ・デバイス(1)のユニットに格納された符号語を誤り訂正反復復号プロセスによって復号するステップと、
前記ユニットの符号語の復号に成功するために必要な平均反復回数(n_k)を算定するステップと、
前記平均反復回数(n_k)を監視するステップと、
を含む方法。 - 前記平均反復回数(n_k)を条件として、
前記ユニットが操作されるモードを変更すること、
損耗平均化ルーチンを適用すること、
前記ユニットをそれ以上操作しないようにすること、
前記ユニットに関するデータの損失を防ぐこと、
前記復号プロセスにおいて用いられる1つ又は複数のパラメータを変更し、前記変更されたパラメータを用いて前記復号プロセスの実行を続けること、
のうちの少なくとも1つの作業が作動する、請求項1に記載の方法。 - 前記平均反復回数(n_k)を監視する前記ステップは、前記平均反復回数を閾値と比較することを含み、
前記平均反復回数(n_k)が前記閾値を超えたときに、少なくとも1つの作業が作動する、
請求項1又は請求項2に記載の方法。 - 前記平均反復回数(n_k)が前記閾値を超えたときに、前記ユニットはマーク付けされる、請求項3に記載の方法。
- 最大待ち時間及び最大反復回数(ITM)の一方が定められ、その後に符号語を復号するための前記復号プロセスが最終的に終了し、
前記平均反復回数(n_k)が前記閾値を超えたときに、前記最大待ち時間又は前記最大反復回数(ITM)をそれぞれ増加させる、
請求項3に記載の方法。 - 最大ユーザ・ビット誤り率が、前記誤り訂正反復復号プロセスが適用された後の符号語のビット誤り率であるユーザ・ビット誤り率によって定められ、
前記平均反復回数が増加するときに、前記最大ユーザ・ビット誤り率を増大させる、
前記いずれか1つの請求項に記載の方法。 - 復号プロセスにおいて、メモリ・デバイスのセルに格納された物理値によって表された符号記号二進値の事後確率を算定するための反復において、セルごとに利用可能な符号記号の数を超える量子化レベル数が適用される、前記いずれかの請求項に記載の方法。
- ユニットの前記平均反復回数(n_k)は、前記ユニットからの所定の読出し回数(w)についてユニットの符号語の復号に成功するために必要な反復回数を累算し、前記累算された反復回数を前記所定の読出し回数(w)で割ることによって算定される、前記いずれか1つの請求項に記載の方法。
- 前記所定の読出し回数(w)に必要な時間が監視される、請求項8に記載の方法。
- 前記メモリ・デバイスは、複数のユニットを備え、
前記平均反復回数(n_k)は、ユニットごとに算定され、
前記デバイスについての前記平均反復回数(n_k)は、前記ユニットの各々の前記平均反復回数を累算し、前記累算された平均数を前記ユニットの数で割ることによって算定される、
前記いずれか1つの請求項に記載の方法。 - 前記デバイスは単一のユニットを含む、前記いずれか1つの請求項に記載の方法。
- 請求項1から請求項11までのいずれか1つに記載の方法を行うように構成されたコンピュータ可読プログラム・コードを含むコンピュータ・プログラム。
- ソリッド・ステート・メモリ・デバイスを制御するためのストレージ・コントローラであって、
前記メモリ・デバイス(1)のユニットに格納された符号語を誤り訂正反復復号プロセスによって復号するための復号器(331)と、
前記ユニットの符号語の復号に成功するために必要な平均反復回数(n_k)を算定するための計算ユニット(332)と、
前記平均反復回数(n_k)を監視するための監視ユニット(333)と、
を備えるストレージ・コントローラ。 - 前記復号器(331)は、前記メモリ・デバイス(1)の前記ユニットに格納された多数の符号語の各々を誤り訂正反復復号プロセスによって並列に復号するための多数の復号ユニットを含む、請求項13に記載のストレージ・コントローラ。
- 前記復号器(331)は、前記メモリ・デバイス(1)の前記ユニットに格納された符号語を誤り訂正反復復号プロセスによって復号するための単一の復号ユニットを含み、
前記復号器(331)によって復号されることになる連続する符号語を格納するためのキュー(334)が設けられた、
請求項13に記載のストレージ・コントローラ。 - ソリッド・ステート・メモリと、前記ソリッド・ステート・メモリを制御するための請求項13−15のいずれか1つに記載のストレージ・コントローラとを含む、メモリ・デバイス。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP10181705.4 | 2010-09-29 | ||
| EP10181705 | 2010-09-29 | ||
| PCT/IB2011/054164 WO2012042444A1 (en) | 2010-09-29 | 2011-09-22 | Decoding in solid state memory devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013546039A true JP2013546039A (ja) | 2013-12-26 |
| JP5846589B2 JP5846589B2 (ja) | 2016-01-20 |
Family
ID=44789562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013530833A Active JP5846589B2 (ja) | 2010-09-29 | 2011-09-22 | ソリッド・ステート・メモリ・デバイスにおける復号 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US9176814B2 (ja) |
| JP (1) | JP5846589B2 (ja) |
| CN (1) | CN103119563B (ja) |
| DE (1) | DE112011103295B4 (ja) |
| GB (1) | GB2498298B (ja) |
| WO (1) | WO2012042444A1 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015111388A (ja) * | 2013-11-05 | 2015-06-18 | エルエスアイ コーポレーション | ソリッドステートメモリシステムにおけるレイテンシーベースのデータ再利用のシステム及び方法 |
| KR101871682B1 (ko) * | 2017-02-02 | 2018-06-28 | 한밭대학교 산학협력단 | 페이지 단위의 ldpc 복호 반복 횟수 기록 및 마모도 모니터링을 통한 신뢰도 높은 웨어-레벨링 수행방법 |
| KR20180090414A (ko) * | 2017-02-02 | 2018-08-13 | 한밭대학교 산학협력단 | Ldpc 복호 반복 횟수 기록 및 모니터링을 통한 웨어-레벨링 신뢰도 향상 시스템 및 방법 |
| JP2018530027A (ja) * | 2015-07-01 | 2018-10-11 | ザイリンクス インコーポレイテッドXilinx Incorporated | 可変符号レートソリッドステートドライブ |
| JP6454397B1 (ja) * | 2017-12-20 | 2019-01-16 | Nttエレクトロニクス株式会社 | 誤り訂正装置、誤り訂正方法及び光通信システム |
| US10230401B2 (en) | 2015-03-10 | 2019-03-12 | Toshiba Memory Corporation | Memory controller for a non-volatile memory, memory system and method |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8832506B2 (en) * | 2012-01-20 | 2014-09-09 | International Business Machines Corporation | Bit error rate based wear leveling for solid state drive memory |
| US8947941B2 (en) * | 2012-02-09 | 2015-02-03 | Densbits Technologies Ltd. | State responsive operations relating to flash memory cells |
| US20130262942A1 (en) * | 2012-03-27 | 2013-10-03 | Yung-Chiang Chu | Flash memory lifetime evaluation method |
| US8972824B1 (en) | 2012-05-22 | 2015-03-03 | Pmc-Sierra, Inc. | Systems and methods for transparently varying error correction code strength in a flash drive |
| US9021333B1 (en) | 2012-05-22 | 2015-04-28 | Pmc-Sierra, Inc. | Systems and methods for recovering data from failed portions of a flash drive |
| US8996957B1 (en) | 2012-05-22 | 2015-03-31 | Pmc-Sierra, Inc. | Systems and methods for initializing regions of a flash drive having diverse error correction coding (ECC) schemes |
| US9183085B1 (en) * | 2012-05-22 | 2015-11-10 | Pmc-Sierra, Inc. | Systems and methods for adaptively selecting from among a plurality of error correction coding schemes in a flash drive for robustness and low latency |
| US9021337B1 (en) | 2012-05-22 | 2015-04-28 | Pmc-Sierra, Inc. | Systems and methods for adaptively selecting among different error correction coding schemes in a flash drive |
| US8788910B1 (en) | 2012-05-22 | 2014-07-22 | Pmc-Sierra, Inc. | Systems and methods for low latency, high reliability error correction in a flash drive |
| US9047214B1 (en) | 2012-05-22 | 2015-06-02 | Pmc-Sierra, Inc. | System and method for tolerating a failed page in a flash device |
| US9176812B1 (en) | 2012-05-22 | 2015-11-03 | Pmc-Sierra, Inc. | Systems and methods for storing data in page stripes of a flash drive |
| US8793556B1 (en) | 2012-05-22 | 2014-07-29 | Pmc-Sierra, Inc. | Systems and methods for reclaiming flash blocks of a flash drive |
| US9021336B1 (en) | 2012-05-22 | 2015-04-28 | Pmc-Sierra, Inc. | Systems and methods for redundantly storing error correction codes in a flash drive with secondary parity information spread out across each page of a group of pages |
| US9021328B2 (en) | 2013-01-15 | 2015-04-28 | International Business Machines Corporation | Shared error protection for register banks |
| US20140201599A1 (en) * | 2013-01-15 | 2014-07-17 | International Business Machines Corporation | Error protection for integrated circuits in an insensitive direction |
| US9041428B2 (en) | 2013-01-15 | 2015-05-26 | International Business Machines Corporation | Placement of storage cells on an integrated circuit |
| US9201727B2 (en) | 2013-01-15 | 2015-12-01 | International Business Machines Corporation | Error protection for a data bus |
| US9043683B2 (en) | 2013-01-23 | 2015-05-26 | International Business Machines Corporation | Error protection for integrated circuits |
| US9026867B1 (en) | 2013-03-15 | 2015-05-05 | Pmc-Sierra, Inc. | Systems and methods for adapting to changing characteristics of multi-level cells in solid-state memory |
| US9208018B1 (en) | 2013-03-15 | 2015-12-08 | Pmc-Sierra, Inc. | Systems and methods for reclaiming memory for solid-state memory |
| US9081701B1 (en) | 2013-03-15 | 2015-07-14 | Pmc-Sierra, Inc. | Systems and methods for decoding data for solid-state memory |
| US9053012B1 (en) | 2013-03-15 | 2015-06-09 | Pmc-Sierra, Inc. | Systems and methods for storing data for solid-state memory |
| US9009565B1 (en) | 2013-03-15 | 2015-04-14 | Pmc-Sierra, Inc. | Systems and methods for mapping for solid-state memory |
| US9424179B2 (en) | 2013-10-17 | 2016-08-23 | Seagate Technology Llc | Systems and methods for latency based data recycling in a solid state memory system |
| KR102110767B1 (ko) | 2013-12-24 | 2020-06-09 | 삼성전자 주식회사 | 메모리 컨트롤러 구동방법 및 메모리 컨트롤러 |
| US20150244397A1 (en) * | 2014-02-26 | 2015-08-27 | Metanoia Communications Inc. | Method Of Efficient FEC Decoder Scheduling And Receiver Pipeline Flow Control And Apparatus Using The Same |
| TWI550628B (zh) * | 2014-07-16 | 2016-09-21 | 群聯電子股份有限公司 | 解碼方法、記憶體儲存裝置及記憶體控制電路單元 |
| US10075191B2 (en) * | 2016-03-21 | 2018-09-11 | Nandext Srl | Method for decoding bits-by varying LLR values in a solid-state drive, and solid-state drive implementing the method |
| JP2018147231A (ja) | 2017-03-06 | 2018-09-20 | 東芝メモリ株式会社 | メモリコントローラ、メモリシステムおよびメモリシステムの制御方法 |
| US10289330B2 (en) * | 2017-03-30 | 2019-05-14 | Western Digital Technologies, Inc. | Allocating shared memory among multiple tasks in a multiprocessor environment |
| CN111049619A (zh) * | 2018-10-12 | 2020-04-21 | 瑞昱半导体股份有限公司 | 解码装置及解码方法 |
| US11082071B2 (en) * | 2019-06-24 | 2021-08-03 | SK Hynix Inc. | Quality of service (QoS) aware data storage decoder |
| CN111611101B (zh) * | 2020-04-22 | 2023-09-29 | 珠海妙存科技有限公司 | 调整闪存读取数据吞吐率的方法及装置 |
| US11513894B2 (en) * | 2020-12-28 | 2022-11-29 | Kioxia Corporation | Hard decoding methods in data storage devices |
| US11996862B2 (en) | 2022-09-07 | 2024-05-28 | Seagate Technology Llc | High performance decoder |
| US11929761B1 (en) | 2022-10-07 | 2024-03-12 | Seagate Technology Llc | Low latency decoder |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005216301A (ja) * | 2004-01-29 | 2005-08-11 | Hewlett-Packard Development Co Lp | 誤り訂正符号を有する固体記憶装置を構成するシステムおよび方法 |
| JP2008108356A (ja) * | 2006-10-25 | 2008-05-08 | Toshiba Corp | 不揮発性半導体記憶装置 |
| JP2008192054A (ja) * | 2007-02-07 | 2008-08-21 | Megachips Lsi Solutions Inc | 半導体メモリシステム |
| JP2010505200A (ja) * | 2006-09-28 | 2010-02-18 | サンディスク コーポレイション | ソフト入力ソフト出力(siso)復号器を有する不揮発性メモリにおける統計ユニットおよび適応操作 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10107649A (ja) | 1996-09-30 | 1998-04-24 | Sanyo Electric Co Ltd | 符号誤り訂正/検出デコーダ |
| US20010052104A1 (en) * | 2000-04-20 | 2001-12-13 | Motorola, Inc. | Iteration terminating using quality index criteria of turbo codes |
| US20030101406A1 (en) | 2001-10-12 | 2003-05-29 | Leilei Song | Low complexity and low power FEC supporting high speed parallel decoding of syndrome-based FEC codes |
| US7392458B2 (en) | 2004-11-19 | 2008-06-24 | International Business Machines Corporation | Method and system for enhanced error identification with disk array parity checking |
| US8055979B2 (en) | 2006-01-20 | 2011-11-08 | Marvell World Trade Ltd. | Flash memory with coding and signal processing |
| WO2007132457A2 (en) | 2006-05-12 | 2007-11-22 | Anobit Technologies Ltd. | Combined distortion estimation and error correction coding for memory devices |
| US7533328B2 (en) * | 2006-07-04 | 2009-05-12 | Sandisk Il, Ltd. | Method of error correction in a multi-bit-per-cell flash memory |
| US7877564B2 (en) | 2006-08-05 | 2011-01-25 | Benhov Gmbh, Llc | Memory configuration and method for calibrating read/write data based on performance characteristics of the memory configuration |
| US7805663B2 (en) * | 2006-09-28 | 2010-09-28 | Sandisk Corporation | Methods of adapting operation of nonvolatile memory |
| JP5276173B2 (ja) * | 2008-08-15 | 2013-08-28 | エルエスアイ コーポレーション | ニア・コードワードのromリスト復号 |
| US8234556B2 (en) * | 2008-12-30 | 2012-07-31 | Intel Corporation | Broadcast receiver and method for optimizing a scale factor for a log-likelihood mapper |
| US20100174845A1 (en) * | 2009-01-05 | 2010-07-08 | Sergey Anatolievich Gorobets | Wear Leveling for Non-Volatile Memories: Maintenance of Experience Count and Passive Techniques |
| US8301987B2 (en) * | 2009-10-29 | 2012-10-30 | Sandisk Il Ltd. | System and method of decoding data with reduced power consumption |
| US8335949B2 (en) * | 2009-11-06 | 2012-12-18 | Trellisware Technologies, Inc. | Tunable early-stopping for decoders |
-
2011
- 2011-09-22 CN CN201180046175.0A patent/CN103119563B/zh not_active Expired - Fee Related
- 2011-09-22 WO PCT/IB2011/054164 patent/WO2012042444A1/en not_active Ceased
- 2011-09-22 JP JP2013530833A patent/JP5846589B2/ja active Active
- 2011-09-22 DE DE112011103295.1T patent/DE112011103295B4/de not_active Expired - Fee Related
- 2011-09-22 US US13/822,862 patent/US9176814B2/en not_active Expired - Fee Related
- 2011-09-22 GB GB1306562.8A patent/GB2498298B/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005216301A (ja) * | 2004-01-29 | 2005-08-11 | Hewlett-Packard Development Co Lp | 誤り訂正符号を有する固体記憶装置を構成するシステムおよび方法 |
| JP2010505200A (ja) * | 2006-09-28 | 2010-02-18 | サンディスク コーポレイション | ソフト入力ソフト出力(siso)復号器を有する不揮発性メモリにおける統計ユニットおよび適応操作 |
| JP2008108356A (ja) * | 2006-10-25 | 2008-05-08 | Toshiba Corp | 不揮発性半導体記憶装置 |
| JP2008192054A (ja) * | 2007-02-07 | 2008-08-21 | Megachips Lsi Solutions Inc | 半導体メモリシステム |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015111388A (ja) * | 2013-11-05 | 2015-06-18 | エルエスアイ コーポレーション | ソリッドステートメモリシステムにおけるレイテンシーベースのデータ再利用のシステム及び方法 |
| US10230401B2 (en) | 2015-03-10 | 2019-03-12 | Toshiba Memory Corporation | Memory controller for a non-volatile memory, memory system and method |
| JP2018530027A (ja) * | 2015-07-01 | 2018-10-11 | ザイリンクス インコーポレイテッドXilinx Incorporated | 可変符号レートソリッドステートドライブ |
| KR101871682B1 (ko) * | 2017-02-02 | 2018-06-28 | 한밭대학교 산학협력단 | 페이지 단위의 ldpc 복호 반복 횟수 기록 및 마모도 모니터링을 통한 신뢰도 높은 웨어-레벨링 수행방법 |
| KR20180090414A (ko) * | 2017-02-02 | 2018-08-13 | 한밭대학교 산학협력단 | Ldpc 복호 반복 횟수 기록 및 모니터링을 통한 웨어-레벨링 신뢰도 향상 시스템 및 방법 |
| KR101893064B1 (ko) | 2017-02-02 | 2018-08-30 | 한밭대학교 산학협력단 | Ldpc 복호 반복 횟수 기록 및 모니터링을 통한 웨어-레벨링 신뢰도 향상 시스템 및 방법 |
| JP6454397B1 (ja) * | 2017-12-20 | 2019-01-16 | Nttエレクトロニクス株式会社 | 誤り訂正装置、誤り訂正方法及び光通信システム |
| JP2019110491A (ja) * | 2017-12-20 | 2019-07-04 | Nttエレクトロニクス株式会社 | 誤り訂正装置、誤り訂正方法及び光通信システム |
| US11329764B2 (en) | 2017-12-20 | 2022-05-10 | Ntt Electronics Corporation | Error correction device, error correction method, and optical communication system |
Also Published As
| Publication number | Publication date |
|---|---|
| GB201306562D0 (en) | 2013-05-22 |
| DE112011103295T5 (de) | 2013-07-18 |
| WO2012042444A1 (en) | 2012-04-05 |
| JP5846589B2 (ja) | 2016-01-20 |
| US9176814B2 (en) | 2015-11-03 |
| CN103119563B (zh) | 2016-03-23 |
| DE112011103295B4 (de) | 2023-12-07 |
| GB2498298B (en) | 2017-03-22 |
| CN103119563A (zh) | 2013-05-22 |
| GB2498298A (en) | 2013-07-10 |
| US20130179754A1 (en) | 2013-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5846589B2 (ja) | ソリッド・ステート・メモリ・デバイスにおける復号 | |
| KR102308935B1 (ko) | 다수의 에러 정정 코드들을 통한 nand 플래시 제어기들에서의 에러 정정 코드(ecc) 선택 | |
| KR101995748B1 (ko) | Nand 플래시 메모리를 위한 결함 관리 정책들 | |
| CN102693760B (zh) | Nand快闪存储器的错误校正方法 | |
| US8769374B2 (en) | Multi-write endurance and error control coding of non-volatile memories | |
| US20170163287A1 (en) | Error correction methods and apparatuses using first and second decoders | |
| US9214963B1 (en) | Method and system for monitoring data channel to enable use of dynamically adjustable LDPC coding parameters in a data storage system | |
| US20140157089A1 (en) | Forward error correction with parallel error detection for flash memories | |
| US20110252289A1 (en) | Adjusting storage device parameters based on reliability sensing | |
| TWI612527B (zh) | 解碼方法、記憶體儲存裝置及記憶體控制電路單元 | |
| CN105164649B (zh) | 对存储在固态存储器中的数据进行解码 | |
| JP2012137994A (ja) | メモリシステムおよびその制御方法 | |
| US10942809B2 (en) | Changing of error correction codes based on the wear of a memory sub-system | |
| US11740957B2 (en) | Prioritization of error control operations at a memory sub-system | |
| JP2019160014A (ja) | メモリシステム | |
| JP2019057752A (ja) | メモリシステム | |
| US11567828B2 (en) | Asymmetric LLR generation using assist-read | |
| KR101893064B1 (ko) | Ldpc 복호 반복 횟수 기록 및 모니터링을 통한 웨어-레벨링 신뢰도 향상 시스템 및 방법 | |
| US10963340B2 (en) | Storing critical data at a memory system | |
| KR101871682B1 (ko) | 페이지 단위의 ldpc 복호 반복 횟수 기록 및 마모도 모니터링을 통한 신뢰도 높은 웨어-레벨링 수행방법 | |
| JP2008305451A (ja) | フラッシュメモリの状態検出方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140508 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150205 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150310 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20150326 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150326 |
|
| RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20150326 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20150327 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150629 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20150916 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150916 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20150928 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151028 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20151030 |
|
| RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20151030 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151117 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5846589 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |