JP2013544068A - バッテリー電力経路管理装置及び方法 - Google Patents

Abstract

バッテリー電力経路管理回路（１９０）の制御回路が、入力ノード電圧が充電器入力ノード電圧より大きいとき、バッテリー入力ノード（１０２’）と出力ノード（１０４）との間の第１の電力経路を確立し、充電器入力ノード（１０２）上の電圧がバッテリー入力ノード電圧（１０２’）より大きいとき、充電器入力ノード（１０２）と出力ノード（１０４）との間の第２の電力経路を確立する。これは、電力を出力ノード（１０４）に提供して、約ゼロボルトからのバッテリー電圧範囲にわたってバッテリーの充電及び保護を可能にするように、第２の電力経路を制御する。これは、低電力消費を有し、１ボルト程度の低さからドレイン拡張されたデバイスの最大許容Ｖｄｓ程度の高さまでの幅広いスイング電源電圧をサポートすることができる。これは、電源が高すぎないときＰＭＯＳスイッチゲート電圧が０Ｖであるため、小さなデバイスサイズを用いることができる。

Description

本明細書に記載の種々の回路実施例は、全般的に、バッテリー電力経路管理のための回路及び方法に関し、更に具体的には、低バッテリー電圧条件を含む、幅広い範囲の動作電圧及び条件にわたって、再充電可能なバッテリーを監視、充電、及び保護するために記載される種類の回路及び方法に関連する。

再充電可能なバッテリーパックは、パーソナルコンピュータ、カムコーダー、デジタルカメラ、携帯電話、ハンドヘルド電力ツール、及び同様のものなど、多くの電子製品のための重要なブロックである。その大きな容量のため、バッテリーパックは、バッテリーの致命的故障につながり得る種々の欠陥条件に対し監視及び保護される必要がある。バッテリー電力経路管理は、このような保護機能を提供するための重要なブロックである。

典型的な電力経路管理回路１０を最初に参照する図１に示す。電力経路管理回路１０は、再充電可能なバッテリー１２に関連して用いられ、再充電可能なバッテリー１２は、１つ又は複数のバッテリーセル、例示のためＢＡＴ端子２０と接地２２との間に接続されて示される２つのバッテリーセル１４及び１６を含む。充電器電圧は、ＰＡＣＫＰ及びＰＡＣＫＮ端子２４及び２６間に接続される。

従来の電力経路管理は、ＰＡＣＫＰ及びＢＡＴ電圧のダイオードＯＲ機能を用い、「ＰＡＣＫＰ」は充電器電圧を指し、「ＢＡＴ」は充電されているバッテリーのバッテリー電圧を指す。そのため、一対のダイオード３０及び３２が、ＢＡＴ端子２０とＰＡＣＫＰ端子２４との間に接続され、それらのカソードがノード３３で接続され、そこで回路１０からの出力電圧が引き出される。

ＢＡＴ端子２０とＰＡＣＫＰ端子２４との間に、一対のＭＯＳＦＥＴトランジスタ３４及び３６も接続され、これらのゲートは、監視、保護、及び制御ブロック４０内のドライバ（図示せず）により制御される。ＭＯＳＦＥＴ３４及び３６は、概して、バッテリー１２を、例えば、あり得る粗悪な充電器の過電圧などの、欠陥条件から保護するために用いられる。そのため、ＭＯＳＦＥＴ３４及び３６は、過電流、過電圧、又は不足電圧欠陥が生じたときオフにされるように制御される。

最後に、ＰＡＣＫＮ端子２６と接地端子２２との間に感知レジスタ４４が接続される。典型的に、感知レジスタ４４及びＭＯＳＦＥＴトランジスタ３４及び３６は、比較的大きな構成要素であり、例えば、回路要素と共に用いられるバッテリーパックに関連する、印刷回路基板（図示せず）又は同様のものの上の、監視、保護、及び制御ブロック４０及びダイオード３０及び３２を含む回路４６から隔てて提供される。

オペレーションにおいて、ＰＡＣＫＰ端子２４での充電器電圧がＢＡＴ端子２０でのバッテリー電圧より高い場合、ＰＡＣＫＰ−Ｖｄがノード３３上の出力電圧として用いられる（Ｖｄは、ダイオード３０又は３２の一つの電圧降下である）。一方、充電器電圧が取り除かれ、ＢＡＴ端子２０での電圧がＰＡＣＫＰ端子２４での電圧より高い場合、ＢＡＴ−Ｖｄがノード３３上の出力電圧として用いられる。

しかし、１．８Ｖなどの低バッテリー電圧を必要とするアプリケーションでは、ダイオード電圧降下Ｖｄ（通常、約０．６Ｖ）は大き過ぎる。というのは、ノード３３上の電圧から動作する回路は、正しく動作するために少なくとも１．８Ｖを必要とするためである。最小動作電圧を低減する１つの方法は、ここで更に参照する図２の回路１０’に示すように、監視、保護、及び制御ブロック４０’にバッテリーを直接接続することである。この回路配置では、バッテリー電圧が単に低い場合、これは充電器によってＰＡＣＫＰノードから充電され得るが、バッテリーが著しく放電されているとき、瞬時システム起動は概して可能でない。というのは、内部の監視、保護、及び制御ブロック４０’の回路が動作可能ではないためである。つまり、バッテリー電圧は、監視、保護、及び制御ブロック４０’を作動させるために充分に高い必要がある。また、例えば、低すぎるときバッテリーを保護することなどの幾つかの機能は実装することが難しい。実際、幾つかの用途では、バッテリーが著しく放電されているとき、システムが充電器により起動される必要がある。

他の電力経路管理手法が、例えば、集積回路充電器システムにおいて向上してきている。例えば、ここで更に参照する図３の回路５０が、充電器出力を調整するためにＰＭＯＳゲート及びバックゲート端子電圧を制御する１つの例を示す。回路５０は、ＡＣ入力５６及びＵＳＢ入力５８と出力ノード６０との間の電力経路内にＰＭＯＳトランジスタ５２及び５４を含む。ここでも、ダイオード６２及び６４で形成されるダイオードＯＲ回路が、ＡＣ入力５６とＵＳＢ入力５８との間に接続され、それらのカソードがバンドギャップ電圧レギュレータ６６に接続される。バンドギャップ電圧レギュレータ６６は、ライン６８上に調整された、例えば２．５Ｖの出力を提供し、これは、ＰＭＯＳトランジスタ５２及び５４のそれぞれのゲートを制御するために演算増幅器７０及び７２によって出力ノード６０上の出力電圧と比較される参照電圧として機能する。ダイオード６２及び６４はここでもダイオード降下Ｖｄを導入し、それにより、回路の低電圧オペレーションを制限する。

ＰＭＯＳトランジスタ５２及び５４のバックゲート上の電圧は、コンパレータ回路７６及び７８により制御される。コンパレータ回路７６は、ＡＣ入力５６と出力ノード６０との間に接続される一対のＰＭＯＳトランジスタ８０及び８２を含む。これ以降に更に詳細に説明するように、ＰＭＯＳトランジスタ５２のバックゲートを制御するためにＡＣ入力５６と出力ノード６０との間にコンパレータ８４も接続される。

同様に、コンパレータ回路７８は、出力ノード６０とＵＳＢ入力５８との間に接続される一対のＰＭＯＳトランジスタ８６及び８８を含む。これ以降により詳細に説明するように、ＰＭＯＳトランジスタ５４のバックゲートを制御するために出力ノード６０とＵＳＢ入力５８との間にコンパレータ９０も接続される。

オペレーションにおいて、コンパレータ８４は、ＡＣでの入力電圧が出力電圧ＯＵＴより大きいかどうか判定するため、ＡＣ入力端子５６及び出力ノード６０上の電圧を比較する。コンパレータ８４は、ＡＣでの入力電圧が出力電圧ＯＵＴより大きい場合、ＡＣＨ＝１及びＡＣＨＺ＝０となるように構成される。これにより、ＰＭＯＳトランジスタ５２のバックゲートがＡＣ入力端子５６に接続され、演算増幅器７０に電力供給して、出力ノード６０上の電圧を何らかのプログラムされた値（例えば、４．２Ｖ）に調整される。

同様に、ＵＳＢ入力５８が選択される場合、コンパレータ９０は、ＵＳＢ入力５８上の電圧を出力ノード６０上の電圧と比較して、ＵＳＢの入力電圧が出力電圧ＯＵＴより大きいかどうか判定する。コンパレータ９０は、ＵＳＢでの入力電圧が出力電圧ＯＵＴより大きい場合、ＵＳＢＨ＝１及びＵＳＢＨＺ＝０となるように構成される。これにより、ＰＭＯＳトランジスタ５４のバックゲートがＵＳＢ入力５８に接続され、演算増幅器７２に電力供給して、ノード６０上の出力電圧を何らかのプログラムされた値（同様に、例えば、４．２Ｖ）に調整される。

このアーキテクチャは、集積回路充電器システムではうまく機能するが、これは、幾つかの理由のため、バッテリー監視システムにおいて直接的に有用ではない。まず、回路５０の電圧調整は、バンドギャップ電圧レギュレータ６６からの参照電圧ＶＢＧを必要とし、バンドギャップ電圧レギュレータ６６は、ＡＣ入力５６及びＵＳＢ入力５８のダイオードＯＲから電力供給される必要がある。これはＡＣ入力５６及びＵＳＢ入力５８上の電圧がバンドギャップのための充分な余裕を有することを必要とする。これは、ＡＣ入力５６又はＵＳＢ入力５８上の最小電圧が４．３Ｖより高い充電器用途ではよいが、バッテリー監視解決策に対する入力電力供給は必ずしも応じない。バッテリー監視解決策領域においてますます多くの用途が、新しいバッテリーシステムをサポートするために少なくとも２Ｖ又はその程度の電源電圧を必要とする。

また、増幅器及びバンドギャップ回路は、充電器用途には適切であるが、バッテリー監視用途には許容されない、或る電力を消費し得る。バッテリー監視システムは、余裕として考えられる一層厳しい電力消費要件を有する傾向がある。ＡＣ入力５６又はＵＳＢ入力５８上の電圧が通常範囲（例えば、４．３Ｖより大きい）にある限り、演算増幅器及びバンドギャップ回路は、調整のため電力を消費している。

必要とされているのは、０ボルト程度に低いバッテリーに対しプリチャージ機能をサポートする電力経路管理回路及び方法であり、この回路及び方法は、たとえバッテリーが０ボルト程度に低くても通常オペレーションをサポートし、放電中の短絡回路、カムアンドゴー・キーチェーン短絡又は減退事象、充電中の過電流、及び放電中の過電流など、予期しない事象の間適切な電力経路を提供し、通常高速充電及び通常放電機能を提供し、且つ、バッテリー監視解決策に用いるのに適する。

再充電可能なバッテリー監視解決策のためのデュアル電力経路管理のための回路アーキテクチャを説明する。従来の手法に比べて、この回路は、バッテリーセルの一層低い最小動作電圧を可能にし、バッテリー寿命時間を延ばす。これは、ゼロボルト程度に低いバッテリーセルでのシステムの起動をサポートし、ゼロボルトバッテリーのプリチャージ及び通常充電をサポートする。出力ノード及び低ドロップアウトレギュレータ（ＬＤＯ）出力に付加された大きなキャパシタがあるため、これは減退又はキーチェーン短絡事象に耐えることもできる。

そのため、バッテリー電力経路管理回路の一実施例に従って、制御回路が、バッテリー入力ノード上の電圧が充電器入力ノード上の電圧より大きいとき、バッテリー入力ノードと出力ノードとの間の第１の電力経路を確立し、充電器入力ノード上の電圧がバッテリー入力ノード上の電圧より大きいとき、充電器入力ノードと出力ノードとの間の第２の電力経路を確立する。制御回路要素は、約ゼロボルトまで達するバッテリー電圧範囲にわたって、バッテリー入力ノードに接続されるバッテリーを充電及び保護することを可能にするため電力を出力ノードに提供するように第２の電力経路を制御するように構成される。

制御回路要素は、第１及び第２のＰＭＯＳトランジスタスイッチのそれぞれのゲート及びバックゲートを制御するための回路要素、及び充電器入力ノード上の電圧がバッテリー入力ノード上の電圧より大きいとき、充電器入力ノードをバッテリー入力ノードに接続するための回路要素を含む。電力経路管理回路は、減退発生の事象において電圧を出力ノードに提供するため少なくとも一つの電圧ストレージデバイスを更に含む。

バッテリー電力経路管理回路の別の実施例に従って、第１のスイッチが、バッテリー入力ノードと出力ノードの間に接続され、第２のスイッチが、充電器入力ノードと出力ノードとの間に接続される。制御回路が、バッテリー入力ノード上の電圧が充電器入力ノード上の電圧より大きいとき、バッテリー入力ノードを出力ノードに接続するように、及び充電器入力ノード上の電圧がバッテリー入力ノード上の電圧より大きいとき、充電器入力ノードを出力ノードに接続するように、第１及び第２のスイッチを制御するように接続される。制御回路要素は、これらのスイッチを、バッテリー入力ノードに接続されたバッテリーが約０．６ボルト〜約ゼロボルトの電力を出力ノードに提供できるように制御するように構成される。

バッテリー電力経路管理回路は、充電器入力ノード上の電圧がバッテリー入力ノード上の電圧より大きいとき、充電器入力ノードをバッテリー入力ノードに接続するための回路要素を含み、減退発生の事象において電圧を出力ノードに提供するため少なくとも一つの電圧ストレージデバイスを更に含む。

バッテリー入力ノード、充電器入力ノード、及び出力ノード間の電力経路制御するための方法の一実施例に従って、バッテリー入力ノード上の電圧が充電器入力ノード上の電圧より大きいとき、バッテリー入力ノードと出力ノードとの間の第１の電力経路が確立され、充電器入力ノードと出力ノードとの間の第２の電力経路が確立されて、充電器入力ノードに接続される充電器が約ゼロボルトまで達するバッテリー電圧範囲にわたって、電力を出力ノードに提供することを可能にする。この方法は、充電器入力ノード上の電圧がバッテリー入力ノード上の電圧より大きいとき、充電器入力ノードとバッテリー入力ノードとの間の第３の電力経路を確立することを更に含む。

図１は、従来技術の電力経路管理回路を示す。

図２は、最小動作電圧を低減する１つの方法を図示する例示の従来技術の電力経路管理回路を示す。

図３は、充電器出力を調整するためにＰＭＯＳゲート及びバックゲート端子電圧を制御する、従来技術の例示の電力経路管理回路を示す。

図４は、スイッチタイプのＭＯＳＦＥＴを用いる電力経路管理のための回路実施例の一部を示す。

図５は、図４の回路の電力経路管理方法を用いる電力経路管理のための回路の一実施例を示す。

図６は、制御回路だけでなく電圧入力及びバッテリー入力側両方を制御するためのＰＭＯＳスイッチを有する電力経路管理のための回路の一実施例を示す。

図７は、瞬時減退又はキーチェーン短絡事象をサポートすることができる電力経路管理のための回路実施例の一部を示す。

図８は、入力電圧及びバッテリー電圧が、５ｍｓ減退事象で短絡されるシミュレーションを図示する例示のシミュレーションを示す。

ここで更に参照する図４に、電力経路管理のためのスイッチタイプのＭＯＳＦＥＴを用いるための電力経路管理アプローチを示す。図４の電力経路管理回路１００は、充電器入力ノード１０２と回路出力ノード（ＶＭ）１０４との間に接続される管理回路の充電器側を示す。充電器入力ノード１０２と回路出力ノード１０４の間の電流は、スイッチタイプのＰチャネルＭＯＳＦＥＴ（ＰＭＯＳデバイス）１０６により制御される。

ＰＭＯＳデバイス１０６のバックゲートは、充電器入力ノード１０２と回路出力ノード１０４との間に接続される回路１０８により制御される。回路１０８は、第１及び第２のＰＭＯＳデバイス１１０及び１１２を有し、それらのソースがＰＭＯＳデバイス１０６のバックゲートに接続され、それらのドレインがそれぞれ充電器入力ノード１０２及び回路出力ノード１０４に接続される。コンパレータ１１４が、充電器入力ノード１０２、回路出力ノード１０４、及びＰＭＯＳデバイス１１２のバックゲートに接続され、充電器入力ノード１０２上の、例えば充電器１０３からの、入力電圧ＰＡＣＫＰが出力ノード１０４上の電圧を上回るとき、高出力信号をＰＭＯＳデバイス１１２のゲートに及び低出力信号をＰＭＯＳデバイス１１０のゲートに生成するように構成される。

ＰＭＯＳデバイス１０６のゲートは回路１２０により制御され、回路１２０は、レジスタ１２２、及び充電器入力ノード１０２と接地１０３との間に接続されるＮチャネルＭＯＳＦＥＴ（ＮＭＯＳデバイス）１２４を含む第１の電流経路と、ツェナーダイオード１２６、及び出力ノード１０４と接地１０３との間に接続されるＮＭＯＳデバイス１２８を含む第２の電流経路とで形成される電流ミラーを含む。ＰＭＯＳデバイス１３０及び電流源１３２が、第１の電流経路を通って直列に接続され、ＰＭＯＳデバイス１３０のゲートがレジスタ１２２とＮＭＯＳデバイス１２４のドレインとの間に接続される。キャパシタ１３４及びレジスタ１３６が、出力ノード１０４とＰＭＯＳデバイス１３０のドレインとの間に直列に接続される。

ＰＭＯＳデバイス１０６のゲートは、ＰＭＯＳデバイス１４０のドレインに及びＮＭＯＳデバイス１４２のドレインに接続され、ＰＭＯＳデバイス１４６が、ＮＭＯＳデバイス１４２のソースとＰＭＯＳデバイス１３０のドレインとの間に接続される。ツェナーダイオード１４８が、ＮＭＯＳデバイス１４２のソースとＰＭＯＳデバイス１４６のドレインとの間のノードから接地１０３へ接続される。ＮＭＯＳデバイス１４２のゲートは、例えば７ボルトの参照電位に接続される。ＰＭＯＳデバイス１５０が、ＰＭＯＳデバイス１０６のゲートとバックゲートとの間に接続される。ＰＭＯＳデバイス１５０のゲートは、選択ライン「ＳＥＬ」に接続され、ＰＭＯＳデバイス１４０のゲートは、反転された選択ライン「ＳＥＬＺ」に接続され、これらは、図示しない選択信号源により制御される。

オペレーションにおいて、入力ノード１０２に接続される電源の電圧ＰＡＣＫＰが通常であるが高すぎないとき、スイッチタイプのＰＭＯＳデバイス１０６はオンになる。電源の電圧が何らかの値（例えば、内部回路の最大安全動作電圧）より高いとき、内部電力がクランプされて、それが内部回路に過度にストレスを与えないようにする。

回路１００において、ＭＯＳデバイスはドレイン拡張され、それらのドレインとソースの間、及びそれらのドレインとゲートの間の高絶対電圧をサポートできるようにする。その場合でも、許容される最大ゲート・ソース電圧は通常のＭＯＳデバイスと同じままである。

ＰＭＯＳデバイス１０６、１１０、及び１１２は、充電器入力ノード１０２上の電源電圧ＰＡＣＫＰから出力ノード１０４上の内部電力信号ＶＭまでの電力経路を形成する。ＰＭＯＳデバイス１５０、１４０、及び１４６、及びＮＭＯＳデバイス１４２は、ＰＭＯＳデバイス１０６のゲート電圧を制御するスイッチである。ツェナーダイオード１４８及び１２６は、例えば７Ｖの、比較的高降伏電圧を有する。

電力経路がイネーブルされるとき、適切な電圧電位でＳＥＬ＝１、ＳＥＬＺ＝０、及びＳＥＬ７Ｖ＝１である。その後、スイッチタイプのＰＭＯＳデバイス１０６及び１４０がオンにされ、ＰＭＯＳデバイス１０６のゲート上の電圧ＶＧ１は、ノードｎ２と同じ電圧電位を有する。出力ノード１０４上の出力電圧ＶＭがツェナーダイオード１２６の降伏電圧より低い場合、ＮＭＯＳデバイス１２４及び１２８のドレインを介する電流はなく、ノードｎ１が充電器入力ノード１０２上の入力電圧ＰＡＣＫＰまでプルアップされる。ＰＭＯＳデバイス１３０がオフであり、ｎ２は、電流源１３２により接地１０３までプルダウンされる。ＰＭＯＳデバイス１０６のゲートは低にプルされて、充電器入力ノード１０２と出力ノード１０４との間の経路をオンにし、出力電圧ＶＭは入力電圧ＰＡＣＫＰにほぼ等しい。ＰＭＯＳデバイス１０６がスイッチとして用いられるため、そのデバイスサイズは、上述の図３を参照して調整されたデバイスとして用いられたものより小さくし得る。

まず、電力経路が選択され、且つ、入力電圧ＰＡＣＫＰが低いとき、出力電圧ＶＭはＰＡＣＫＰに従う。ＰＡＣＫＰ電圧が高くなるにつれて、出力電圧ＶＭは、ツェナーダイオード１２６が降伏するまで従う。そして、ツェナーダイオード１２６及びＮＭＯＳデバイス１２８を介する電流が、ＮＭＯＳデバイス１２４を介してミラーされて、ｎ１をプルダウンし、ｎ２をプルアップする。その結果、ＰＭＯＳデバイス１０６のゲート上の電圧がプルアップされる。その後、出力ノード１０４上の出力電圧ＶＭは、約Ｖｚｄ１２６＋Ｖｔ２の電圧までクランプされ、ここで、Ｖｚｄ１２６は、約７Ｖのツェナーダイオード１２６上の電圧であり、Ｖｔ１２８はＰＭＯＳデバイス１２８の閾値電圧（例えば、０．５Ｖ）である。電流ミラーは、出力電圧ＶＭが７Ｖ程度まで高くなるまでオンではないため、このアーキテクチャの電力消費は非常に低い（例えば、ＰＡＣＫＰ電圧が４０Ｖ程度に高いとき、２〜３μＡである）。

ツェナーダイオード１４８は、ＮＭＯＳデバイス１４２をそのソースからバックゲートへの破断から保護するために、ｎ４上の電圧をクランプするために用いられる。ＰＭＯＳデバイス１４６は、ｎ２上の電圧が高すぎる場合にＮＭＯＳデバイス１４２を保護するためのダイオードとして用いられる。

一方、この電力経路が選択されないとき、ＰＭＯＳデバイス１５０はオンであり、ＰＭＯＳデバイス１４６及びＮＭＯＳデバイス１４２はオフであり、ＶＧ１＝ＶＢ１であり、この経路がディスエーブルされる。

そのため、図３の回路よりずっと低い電力消費を有する、図４の電力経路管理回路１００は、１＋ボルト程度の低さからドレイン拡張されたデバイスの最大許容Ｖｄｓ（幾つかのＢｉＣＭＯＳプロセスでは４０Ｖ）程度の高さまでの幅広いスイング電源電圧をサポートすることができる。また、電源が高すぎないときＰＭＯＳスイッチゲート電圧は０Ｖであるため、これは、一層小さなデバイスサイズを用いる能力を有する。

ここで更に参照する図５は、図４の回路１００の電力経路管理方法を用いる例示のアーキテクチャ１６０を示す。２つのＰＭＯＳスイッチ１６２及び１６４が、内部バンドギャップ回路ブロックＢＧ１６８及び低ドロップアウトレギュレータＬＤＯ１７０のためのノード１６６上の電源ＶＭとして、バッテリー電圧ＢＡＴか又は入力電圧ＰＡＣＫＰのいずれかを選択するために用いられる。バッテリー電圧はバッテリーセル１７２及び１７４により供給され、一対のオフチップＭＯＳＦＥＴ１７６及び１７８が、制御回路要素１８０及び１８１により制御される。バッテリー１７４とＰＡＣＫＮ電圧などの参照電位１７７との間に、感知レジスタ１８２が接続される。監視及び保護回路１７８が低ドロップアウトレギュレータ１７０の電圧を監視する。

幾つかの用途では、短絡回路事象が起こり、且つ、入力電圧ＰＡＣＫＰ及びバッテリー電圧ＢＡＴの両方が数ミリ秒の間非常に低く下がるとき、システムが保護に干渉することなく又は保護を損なうことなく耐えることが必要とされる。短絡回路は、例えば、「キーチェーン短絡」又は電力減退により生じ得る。そのため、システムの存続を確保するため、電圧ストレージ能力が外部キャパシタ１８４及び１８６により含まれる。キャパシタ１８４は、減退状態において支援し、ＰＡＣＫＰ又はＢＡＴが７Ｖより高いとき、ＰＡＣＫＰからＶＭへ又はＢＡＴからＶＭへのいずれかの電力経路の安定性を維持する。キャパシタ１８６は、低ドロップアウトレギュレータ１７０の安定性を維持するが、更に、ＰＭＯＳデバイス１６２及び１６４の両方がオフであり、且つ、バッテリー電圧ＢＡＴ及び入力電圧ＰＡＣＫＰの両方が０Ｖ程度の低さまで下がるとき、出力ノード１６６に電力を提供するための幾らかの電荷をストアする。

ここで更に参照する図６の回路１９０において、制御回路だけでなくＰＭＯＳスイッチが例示される。回路１９０は、図４を参照して上述した回路１００と同様の構造の２つのセクション１００及び１００’を有し、電圧入力側の部品に対応するバッテリー入力側の部品がダッシュ（’）で示されている。電圧入力セクションは図の右側に見られることにも留意されたい。バッテリー入力セクション１００’では、バッテリー良好検出器１９５が、バッテリー入力ノード１０２’上のバッテリー電圧がパワーオンリセット閾値電圧ＰＯＲｔｈより大きいかどうか判定し、電圧入力セクション１００では、充電器存在検出器１９７が、充電器電圧が充電器入力ノード１０２上に存在するかどうかを判定する。バッテリー良好検出器１９５及び充電器存在検出器１９７の両方からの出力は優先順位判定及びレベルシフタ回路１９９に接続される。

オペレーションにおいて、制御ロジックは次の通りである：（１）バッテリー入力ノード１０２’上のバッテリー電圧ＢＡＴが低く、ノード１０２上の入力電圧ＰＡＣＫＰが高い場合、ＰＭＯＳデバイス１０６’がオフになり、ＰＭＯＳデバイス１０６がオンになる。これは、ゼロボルトバッテリーをウェークアップ及びプリチャージするためによい。入力電圧ＰＡＣＫＰは内部回路ブロックの全てに電力供給する。（２）バッテリー電圧ＢＡＴが、全ての内部ブロックがバッテリー電圧ＢＡＴにより適切に電力供給され得る何らかの特定された値Ｖｂａｔ１より高いとき、ＰＭＯＳデバイス１０６’がオンであり、ＰＭＯＳデバイス１０６がオフである。（３）外部ＦＥＴがオンである、キーチェーン短絡又は減退事象では、短い時間期間の間、入力電圧ＰＡＣＫＰが接地又はＰＡＣＫＮに短絡され、ＰＭＯＳデバイス１０６’及びＰＭＯＳデバイス１０６が両方オフであり、内部回路がキャパシタ１３４及び１３４’により電力供給されるようにする。キャパシタ１３４及び１３４’は、この事象の間、低ドロップアウトレギュレータ出力電圧が、監視及び保護回路の最小動作電圧を下回らないように選択される。

制御回路１００及び１００’は、バッテリー電圧ＢＡＴ及び入力電圧ＰＡＣＫＰを入力として用い、ＰＭＯＳデバイス１０６及び１０６’上のゲート及びバックゲート電圧を生成するように機能する。異なるバッテリーモード間のスムーズな移行のため、回路１９０は、充電器存在検出器１９７及びバッテリー良好検出器１９５を用いる。

一方、コンパレータ１１４’は、ＰＭＯＳスイッチ１１０’及び１１２’をオン及びオフにする信号を生成して、ＰＭＯＳデバイス１０６’のバックゲートを、ノード１０４上のバッテリー電圧ＢＡＴ及び出力電圧ＶＭの最大値にする。同様にコンパレータ１１４は、スイッチ１１０及び１１２をオン及びオフにする信号を生成して、ＰＭＯＳデバイス１０６のバックゲート電圧を、ノード１０４上の入力電圧ＰＡＣＫＰ及び出力電圧ＶＭの最大値にする。

どの電力経路が用いられるかの選択は、優先度判定及びレベルシフタ１９９、充電器存在検出器１９７、及びバッテリー良好検出器１９５によって決定される。一実施例において、例えば、バッテリー良好検出器１９５が、バッテリー電圧ＢＡＴがパワーオンリセット閾値ＰＯＲｔｈ（例えば、約２ボルト）より高いと判定する場合、バッテリーは、入力電圧ＰＡＣＫＰより高い優先度を有し、バッテリー入力ノード１０２’から出力ノード１０４への電力経路が確立される。バッテリーが低すぎる（例えば、ＰＯＲｔｈより低い）場合に、充電器の存在が検出される場合、充電器入力ノード１０２上の入力電圧ＰＡＣＫＰから出力ノード１０４への電力経路が確立される。一方、充電器の存在が検出されない場合、制御回路１００’は、バッテリー入力ノード１０２’に接続されるバッテリーが、パワーオンリセット閾値ＰＯＲｔｈまで、出力ノード１０４に電力を提供できるように、スイッチトランジスタの制御を継続するよう動作する。

上述のデュアル電力経路管理アーキテクチャは更に、ここで更に参照する図７の回路１６０’に示すように、大型のキャパシタ１８４及び１８６を出力ノード１６６及び低ドロップアウトレギュレータ１７０の出力に配することにより、瞬時減退又はキーチェーン短絡事象をサポートすることもできる。電圧入力ノードを一時的に接地に接続し得るスイッチ２００で示す、減退事象又はキーチェーン短絡事象の間、ノード１６６ＶＭでの内部電圧がキャパシタ１８４により保たれるように、ＰＭＯＳデバイス１６２及び１６４はいずれもオフである。低ドロップアウトレギュレータ１７０に接続されるキャパシタ１８６も、その電圧を保ち得る。減退事象が起こるとき、システムは、低ドロップアウトレギュレータ１７０の電圧があまりに速く下がらないようにするため、低ドロップアウトレギュレータ１７０上の何らかの負荷をパワーダウンさせることができる。

ここで更に参照する図８は、入力電圧ＰＡＣＫＰ及びバッテリー電圧ＢＡＴが、５ｍｓ減退事象により短絡されるときの例示のシミュレーションを示す。曲線２５０は、低ドロップアウトレギュレータ１７０からの電圧出力対時間のグラフを示し、曲線２５２は、出力ノードＶＭ１０４の電圧出力対時間のグラフである。曲線２５４及び曲線２５６は、それぞれ、入力電圧ＰＡＣＫＰ及びバッテリー電圧ＢＡＴの電圧対時間のグラフである。

ＰＡＣＫＰ及びＢＡＴ電圧の両方は、例えば、キーチェーン短絡事象又は減退発生の間、ゼロまで下がることが分かる。それにもかかわらず、曲線２５０及び曲線２５２で示すように、減退時間の間、低ドロップアウトレギュレータ１７０は、約１０μＰのそのキャパシタで約２００μＡの負荷を駆動する。

電気的接続、結合、及び接続を種々のデバイス又は要素に関連して説明してきた。こういった接続及び結合は直接的であってもよく又は間接的であってもよい。第１及び第２の電気的デバイス間の接続は、直接電気的接続であってもよく、又は間接的電気的接続であってもよい。間接的電気的接続は、第１の電気的デバイスから第２の電気的デバイスへの信号を処理し得る介在要素を含み得る。

本発明に関連する技術に習熟した者であれば、説明した例示の実施例に変形が成され得ること、及び本発明の特許請求の範囲内で他の実施例を実装し得ることが分かるであろう。

Claims (16)

1. バッテリー電力経路管理回路であって、
   バッテリー入力ノードと出力ノードとの間に接続される第１のスイッチ、
   充電器入力ノードと前記出力ノードとの間に接続される第２のスイッチ、及び
   前記バッテリー入力ノード上の電圧が前記充電器入力ノード上の電圧より大きいとき、前記バッテリー入力ノードを前記出力ノードに接続するように、及び前記充電器入力ノード上の前記電圧が前記バッテリー入力ノード上の前記電圧より大きいとき、前記充電器入力ノードを前記出力ノードに接続するように、前記第１及び第２のスイッチを制御するように接続される制御回路、
   を含み、
   前記制御回路が、約ゼロボルトまで達するバッテリー電圧範囲にわたって、前記バッテリー入力ノードに接続されるバッテリーの充電及び保護を可能にするように前記第１及び第２のスイッチを制御するように構成される、
   回路。
2. 請求項１に記載の回路であって、前記第１及び第２のスイッチが第１及び第２のＭＯＳトランジスタである、回路。
3. 請求項２に記載の回路であって、前記第１及び第２のＭＯＳトランジスタのそれぞれのゲートを制御するための回路要素を更に含み、前記充電器入力ノード上の電圧がない場合、前記バッテリーが前記ＭＯＳトランジスタの１つにより前記出力ノードに接続される、回路。
4. 請求項３に記載の回路であって、前記充電器入力ノード及び前記バッテリー入力ノードに印加される電圧に従って、前記第１及び第２のＭＯＳトランジスタのそれぞれのバックゲートを制御するための回路要素を更に含む、回路。
5. 請求項４に記載の回路であって、前記それぞれのバックゲートを制御するための前記回路要素が、
   前記バッテリー入力ノード上の前記電圧が前記出力ノード上の電圧より大きい場合に、前記バッテリー入力ノード上の電圧を前記第１のＭＯＳトランジスタの前記バックゲートに印加するための回路要素、及び
   前記充電器入力ノード上の前記電圧が前記出力ノード上の電圧より大きい場合に、前記充電器入力ノード上の電圧を前記第２のＭＯＳトランジスタの前記バックゲートに印加するための回路要素、
   を含む、回路。
6. 請求項１に記載の回路であって、前記バッテリー入力ノード上の前記電圧が所定の閾値を下回り、且つ、充電器の存在が前記制御回路により検出される場合、前記制御回路が前記充電器入力ノードから前記出力ノードへの電力経路を確立する、及び前記バッテリー入力ノード上の前記電圧が前記所定の閾値を下回り、且つ、充電器の存在が検出されない場合、前記制御回路が前記バッテリー入力上の全ての負荷をディスエーブルする、回路。
7. 請求項１に記載の回路であって、前記充電器入力ノード上の電圧が前記バッテリー入力ノード上の電圧より大きいとき、前記充電器入力ノードを前記バッテリー入力ノードに接続するための回路要素を更に含む、回路。
8. バッテリー電力経路管理回路であって、
   バッテリー入力ノード上の電圧が充電器入力ノード上の電圧より大きいとき、前記バッテリー入力ノードと出力ノードとの間の第１の電力経路を確立するため、及び前記充電器入力ノード上の前記電圧が前記バッテリー入力ノード上の電圧より大きいとき、前記充電器入力ノードと前記出力ノードとの間の第２の電力経路を確立するための制御回路、
   を含み、
   前記制御回路が、約ゼロボルトまで達するバッテリー電圧範囲にわたって、前記バッテリー入力ノードに接続されるバッテリーの充電及び保護を可能にするように、電力を前記出力ノードへ提供するように前記第２の電力経路を制御するように構成される、
   回路。
9. 請求項８に記載の回路であって、前記第１の電力経路が第１のＰＭＯＳトランジスタスイッチを含み、前記第２の電力経路が第２のＰＭＯＳトランジスタスイッチを含む、回路
10. 請求項９に記載の回路であって、前記制御回路が、前記第１及び第２のＰＭＯＳトランジスタスイッチのそれぞれのゲートを制御するための回路要素を含み、前記充電器入力ノード上の電圧がない場合、前記バッテリーが前記第１のＰＭＯＳトランジスタスイッチにより前記出力ノードに接続される、回路。
11. 請求項９に記載の回路であって、前記バッテリー入力ノード及び前記充電器入力ノードに印加される電圧に従って前記第１及び第２のＰＭＯＳトランジスタスイッチのそれぞれのバックゲートを制御するための回路要素、
    前記バッテリー入力ノード上の前記電圧が前記出力ノード上の電圧より大きい場合、前記バッテリー入力ノード上の電圧を前記第１のＰＭＯＳトランジスタスイッチの前記バックゲートに印加するための回路要素、及び
    前記充電器入力ノード上の前記電圧が前記出力ノード上の電圧より大きい場合、前記充電器入力ノード上の電圧を前記第２のＰＭＯＳトランジスタスイッチの前記バックゲートに印加するための回路要素、
    を含む、回路。
12. 請求項８に記載の回路であって、前記充電器入力ノード上の電圧が前記バッテリー入力ノード上の電圧より大きいとき、前記充電器入力ノードを前記バッテリー入力ノードに接続するための回路要素を更に含む、回路。
13. 請求項８に記載の回路であって、減退発生の事象において電圧を前記出力ノードに提供する電圧ストレージデバイスを更に含む、回路。
14. バッテリー入力ノード、充電器入力ノード、及び出力ノード間の電力経路を制御するための方法であって、
    前記バッテリー入力ノード上の電圧が前記充電器入力ノード上の電圧より大きいとき、前記バッテリー入力ノードと前記出力ノードとの間に第１の電力経路を確立すること、及び
    前記充電器入力ノードに接続された充電器が、約ゼロボルトまで達するバッテリー電圧範囲にわたって、電力を前記出力ノードに提供できるように、前記充電器入力ノードと前記出力ノードとの間に第２の電力経路を確立すること、
    を含む、方法。
15. 請求項１４に記載の方法であって、前記第１の電力経路を確立することが、前記バッテリー入力ノードと前記出力ノードとの間に第１の低抵抗スイッチを提供することを含み、前記第２の電力経路を確立することが、前記充電器入力ノードと前記出力ノードとの間に第２の低抵抗スイッチを提供することを含む、方法。
16. 請求項１５に記載の方法であって、前記充電器入力ノード上の前記電圧が前記バッテリー入力ノード上の前記電圧より大きいとき、前記充電器入力ノードと前記バッテリー入力ノードとの間に第３の電力経路を確立することを更に含む、方法。