[go: up one dir, main page]

JP2013229351A - Dry etching method - Google Patents

Dry etching method Download PDF

Info

Publication number
JP2013229351A
JP2013229351A JP2012098285A JP2012098285A JP2013229351A JP 2013229351 A JP2013229351 A JP 2013229351A JP 2012098285 A JP2012098285 A JP 2012098285A JP 2012098285 A JP2012098285 A JP 2012098285A JP 2013229351 A JP2013229351 A JP 2013229351A
Authority
JP
Japan
Prior art keywords
gas
groove
etching method
dry etching
frequency power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2012098285A
Other languages
Japanese (ja)
Other versions
JP2013229351A5 (en
Inventor
Mitsuhiro Kamimura
光弘 上村
Kouichi Nakaune
功一 中宇禰
Ken Kitaoka
謙 北岡
Tetsuo Ono
哲郎 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Hitachi High Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp, Hitachi High Tech Corp filed Critical Hitachi High Technologies Corp
Priority to JP2012098285A priority Critical patent/JP2013229351A/en
Publication of JP2013229351A publication Critical patent/JP2013229351A/en
Publication of JP2013229351A5 publication Critical patent/JP2013229351A5/ja
Abandoned legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】高アスペクト比のシリコンエッチングにおいても、サイドエッチングを抑制し垂直加工が可能なドライエッチング方法を提供する。
【解決手段】プラズマを用いて被処理体に溝幅が30nm以下、アスペクト4.5以上の溝を形成するドライエッチング方法において、溝の底部まで届きやすい堆積性ガスが添加されたエッチングガスを用いてドライエッチングすることにより、スパッタによって溝底部から発生した堆積物405により溝の側壁を保護しながら溝を形成する。
【選択図】図4
Provided is a dry etching method capable of vertical processing while suppressing side etching even in high aspect ratio silicon etching.
In a dry etching method in which a groove having a groove width of 30 nm or less and an aspect of 4.5 or more is formed in an object to be processed using plasma, an etching gas to which a deposition gas that easily reaches the bottom of the groove is added is used. By performing dry etching, the groove is formed while protecting the side wall of the groove by the deposit 405 generated from the bottom of the groove by sputtering.
[Selection] Figure 4

Description

本発明は、プラズマを用いたドライエッチング方法に関する。   The present invention relates to a dry etching method using plasma.

近年、シリコン系材料に対するプラズマエッチングにおいては線幅の微細化、アスペクト比の上昇などにより高精度な形状制御が困難となっている。   In recent years, in plasma etching for silicon-based materials, it is difficult to control the shape with high precision due to the fine line width and the increased aspect ratio.

このような問題に関して、特許文献1には、塩素ガス(以下Clと称する)をエッチングガスとして使用し、側壁保護のためCOxガス、NOxガスを利用することでイオン衝撃やラジカル攻撃に対する耐性の高い性質を有する側壁保護膜を形成することが示されている。また特許文献2には、Cl、臭化水素(以下HBrと称する)の混合ガスに二酸化炭素ガス(以下COと称する)を添加することにより、エッチング形状の疎密差低減を実現することが示されている。 Regarding such a problem, Patent Document 1 discloses that resistance to ion bombardment and radical attack is obtained by using chlorine gas (hereinafter referred to as Cl 2 ) as an etching gas and using COx gas and NOx gas for protecting the sidewall. It has been shown to form a sidewall protective film having high properties. Further, in Patent Document 2, it is possible to realize a reduction in density difference in etching shape by adding carbon dioxide gas (hereinafter referred to as CO 2 ) to a mixed gas of Cl 2 and hydrogen bromide (hereinafter referred to as HBr). It is shown.

特開平8−115900号公報JP-A-8-115900 特開2008−192759号公報JP 2008-192759 A

上記特許文献に記載の技術に関し、本発明者等は高アスペクト比を有する微細パターン形成の観点から検討を行った。その結果、上記技術は有効であるが、例えば、線幅30nm以下の微細な線幅、アスペクト比4.5以上の高アスペクト比形状においては、精密な形状制御の観点からは不十分であることが分かった。従来のイオンアシストエッチングでは溝の側壁部に入射するプラズマからの堆積物質とエッチャントのバランスで、サイドエッチが生じたり堆積が生じる。側壁垂直方向の堆積量は堆積物質の吸着係数に依存して分布するため均一にはならず、従って垂直加工が困難になる。素子の加工寸法が比較的大きい世代では問題無かったが、より微細加工が必要となる世代では、上記技術をそのまま適用することは困難であり、より垂直性が高いエッチング方法が必要になると思われる。   With respect to the technique described in the above patent document, the present inventors have studied from the viewpoint of forming a fine pattern having a high aspect ratio. As a result, the above technique is effective, but, for example, a fine line width of 30 nm or less and a high aspect ratio shape of an aspect ratio of 4.5 or more are insufficient from the viewpoint of precise shape control. I understood. In conventional ion-assisted etching, side etching or deposition occurs due to the balance between the deposition material and the etchant from the plasma incident on the sidewall of the groove. The amount of deposition in the vertical direction of the side wall is not uniform because it is distributed depending on the adsorption coefficient of the deposited material, and therefore vertical machining becomes difficult. There was no problem in the generation with relatively large processing dimensions of the element, but it is difficult to apply the above technique as it is in the generation that requires finer processing, and an etching method with higher perpendicularity will be required. .

本発明は、上記の課題に鑑み、高アスペクト比のシリコンエッチングにおいても、サイドエッチングを抑制し垂直加工が可能なドライエッチング方法を提供することを目的とする。   In view of the above problems, an object of the present invention is to provide a dry etching method capable of performing vertical processing while suppressing side etching even in high aspect ratio silicon etching.

本発明は上記課題を解決するため、次のような手段を採用した。   In order to solve the above problems, the present invention employs the following means.

プラズマを用いて被処理体に溝幅が30nm以下、アスペクト4.5以上の溝を形成するドライエッチング方法において、前記溝の底部まで届きやすい堆積性ガスが添加されたエッチングガスを用い、前記溝の底部のスパッタにより発生した堆積物によって前記溝の側壁を保護しながら前記溝を形成することを特徴とするドライエッチング方法とする。   In a dry etching method for forming a groove having a groove width of 30 nm or less and an aspect of 4.5 or more in an object to be processed using plasma, an etching gas added with a deposition gas that easily reaches the bottom of the groove is used. The dry etching method is characterized in that the groove is formed while protecting the side wall of the groove with deposits generated by sputtering at the bottom of the substrate.

また、シリコン膜を有する被処理体を準備する工程と、溝の底部まで届きやすい堆積性ガスが添加されたエッチングガスを用い、ピーク高周波電力が200W以上で間欠的な時間変調された高周波電力を前記被処理体に供給しながら前記シリコン膜に溝を形成するためのエッチング工程と、を有することを特徴とするドライエッチング方法とする。   In addition, using a process for preparing a target object having a silicon film and an etching gas to which a deposition gas that can easily reach the bottom of the groove is added, a high-frequency power that is intermittently time-modulated with a peak high-frequency power of 200 W or more. An etching step for forming a groove in the silicon film while supplying the object to be processed.

また、プラズマを用いてFin FETのゲート電極を形成するドライエッチング方法において、塩素ガスと臭化水素ガスと二酸化炭素ガスを含む混合ガスを用い、ピーク高周波電力が200W以上、オフ時間がオン時間以上である間欠的な時間変調された高周波電力を前記被処理体に供給しながらポリシリコン膜をエッチングする第一の工程と、臭化水素ガスと二酸化炭素ガスとアルゴンガスとメタンガスを含む混合ガスを用い、ピーク高周波電力が200W以上、オフ時間がオン時間以上である間欠的な時間変調された高周波電力を前記被処理体に供給しながら前記第一の工程後のポリシリコン膜をエッチングする第二の工程と、を有することを特徴とするドライエッチング方法とする。   Further, in a dry etching method for forming a FinFET gate electrode using plasma, a mixed gas containing chlorine gas, hydrogen bromide gas, and carbon dioxide gas is used, a peak high frequency power is 200 W or more, an off time is an on time or more. A first step of etching the polysilicon film while supplying intermittent time-modulated high-frequency power to the object, and a mixed gas containing hydrogen bromide gas, carbon dioxide gas, argon gas, and methane gas A second etching method is used to etch the polysilicon film after the first step while supplying intermittently time-modulated high-frequency power having a peak high-frequency power of 200 W or more and an off time of the on-time or more to the object to be processed. A dry etching method characterized by comprising the steps of:

本発明によれば、高アスペクト比のシリコンエッチングにおいても、サイドエッチングを抑制し垂直加工が可能なドライエッチング方法を提供することができる。   According to the present invention, it is possible to provide a dry etching method capable of performing vertical processing while suppressing side etching even in high aspect ratio silicon etching.

本発明の第1の実施例に係るドライエッチング方法を実施するために用いる真空処理装置の一例を示す概略断面図である。It is a schematic sectional drawing which shows an example of the vacuum processing apparatus used in order to implement the dry etching method concerning the 1st Example of this invention. ポリシリコン溝加工の断面模式図であり、(a)はサイドエッチが生じている状況、(b)は垂直エッチングが良好に行われている状況を示す。It is a cross-sectional schematic diagram of polysilicon groove processing, (a) shows a situation where side etching occurs, and (b) shows a situation where vertical etching is satisfactorily performed. 従来のイオンアシストエッチングを説明する図である。It is a figure explaining the conventional ion assist etching. 本発明の第1の実施例に係るエッチング方法における溝底の物理スパッタによる側壁保護を説明する図であり、(a)はエッチング初期、(b)はエッチング終了間際の状態を示す。It is a figure explaining the side wall protection by the physical sputter | spatter of the groove bottom in the etching method which concerns on 1st Example of this invention, (a) is the initial stage of etching, (b) shows the state just before the end of etching. バイアス電圧のピーク電力とサイドエッチ量の関係を示すグラフである。It is a graph which shows the relationship between the peak electric power of a bias voltage, and the amount of side etching. 第2の実施例のエッチング方法で用いた被対象物であるFIN−FETの概略斜視図である。It is a schematic perspective view of FIN-FET which is a target object used with the etching method of the 2nd example.

発明者等は、高アスペクト比のシリコンエッチングにおいても、サイドエッチングを抑制することが可能なドライエッチング方法について検討した結果、エッチングガスに溝の底部まで届きやすいCOなどの堆積性ガスを添加し、スパッタエッチングを行うことが有効であることが分かった。本発明は上記知見に基づいて生まれたものである。 The inventors have studied a dry etching method capable of suppressing side etching even in high aspect ratio silicon etching, and as a result, added a deposition gas such as CO 2 that easily reaches the bottom of the groove to the etching gas. It has been found that sputter etching is effective. The present invention was born based on the above findings.

一実施形態を以下に示す。一般的なハードマスクを用い基板上の単結晶シリコン、多結晶シリコンをエッチングする工程において、HBr、Cl、酸素(以下Oと称する)、を含む混合ガスに溝底部まで届きやすい堆積ガスとしてCOを添加しプラズマ化を行い、これによって得られたプラズマを用い、一定の周波数とDutyにおいて出力の有無を切り替えることのできる時間変調高周波電源の利用による高いイオンエネルギーを持ったイオンにより溝の底部からのスパッタ物質で側壁を保護しながらプラズマエッチングを行うことを特徴とする。これにより、垂直形状を制御性良く加工することが可能となる。 One embodiment is shown below. As a deposition gas that can easily reach the bottom of the groove in a mixed gas containing HBr, Cl 2 , and oxygen (hereinafter referred to as O 2 ) in a process of etching single crystal silicon or polycrystalline silicon on a substrate using a general hard mask. The plasma is obtained by adding CO 2 , and the plasma obtained thereby is used to switch the presence / absence of output at a constant frequency and Duty. By using a time-modulated high-frequency power source, ions having a high ion energy can be used. The plasma etching is performed while protecting the side wall with the sputtered material from the bottom. As a result, the vertical shape can be processed with good controllability.

以下、実施例により説明する。   Hereinafter, an example explains.

第1の実施例について、図1〜図5を用いて説明する。図1は、本実施例に係るドライエッチング方法を実施するためのエッチング装置の一例を示す概略断面図であり、プラズマ生成手段にマイクロ波と磁場を利用したマイクロ波プラズマエッチング装置である。この装置は、内部を真空排気できるチャンバ101と被処理物であるウエハ102を配置する試料台103とチャンバ101の上面に設けられた石英などのマイクロ波透過窓104と、その上方に設けられた導波管105、マグネトロン106と、チャンバ101の周りに設けられたソレノイドコイル107と、試料台103に接続された静電吸着電源108、高周波電源109とから成る。   A first embodiment will be described with reference to FIGS. FIG. 1 is a schematic cross-sectional view showing an example of an etching apparatus for carrying out the dry etching method according to the present embodiment, which is a microwave plasma etching apparatus using a microwave and a magnetic field as plasma generating means. This apparatus is provided with a chamber 101 capable of evacuating the inside, a sample stage 103 on which a wafer 102 to be processed is placed, a microwave transmitting window 104 such as quartz provided on the upper surface of the chamber 101, and an upper part thereof. It comprises a waveguide 105, a magnetron 106, a solenoid coil 107 provided around the chamber 101, an electrostatic adsorption power source 108 connected to the sample stage 103, and a high frequency power source 109.

ウエハ102はウエハ搬入口110からチャンバ101内に搬入された後、静電吸着電源108によって試料台103に静電吸着される。次にプロセスガスがチャンバ101に導入される。チャンバ101内は、真空ポンプ(図示省略)により減圧排気され、所定の圧力(例えば、0.1Pa〜50Pa)に調整される。次に、マグネトロン106から周波数2.45GHzのマイクロ波が発振され、導波管105を通してチャンバ101内に伝播される。マイクロ波とソレノイドコイル107によって発生された磁場との作用によって処理ガスが励起され、ウエハ102上部の空間にプラズマ111が形成される。一方、試料台103には、高周波電源109によって連続的な高周波電力または、時間変調された間欠的な高周波電力が供給される。尚、上記の高周波電源109は、変調用パルスの周期に対するオン時間の比であるデューティー比を100%にすると、連続的な高周波電力を供給するモード(以下、CWモードと称する)となり、デューティー比を100%以外にすると、時間変調された間欠的な高周波電力を供給するモード(以下、TMモードと称する)となる。   The wafer 102 is carried into the chamber 101 from the wafer carry-in port 110 and then electrostatically adsorbed to the sample stage 103 by the electrostatic adsorption power source 108. Next, process gas is introduced into the chamber 101. The inside of the chamber 101 is evacuated by a vacuum pump (not shown) and adjusted to a predetermined pressure (for example, 0.1 Pa to 50 Pa). Next, a microwave having a frequency of 2.45 GHz is oscillated from the magnetron 106 and propagated into the chamber 101 through the waveguide 105. The processing gas is excited by the action of the microwave and the magnetic field generated by the solenoid coil 107, and plasma 111 is formed in the space above the wafer 102. On the other hand, the sample stage 103 is supplied with continuous high frequency power or time-modulated intermittent high frequency power by a high frequency power source 109. The high-frequency power supply 109 is in a mode for supplying continuous high-frequency power (hereinafter referred to as CW mode) when the duty ratio, which is the ratio of the on-time to the modulation pulse period, is set to 100%. If the value is set to other than 100%, a mode (hereinafter referred to as TM mode) in which time-modulated intermittent high-frequency power is supplied is set.

プラズマ111中のイオンがウエハ102上に垂直に加速され入射する。プラズマ111からのラジカルとイオンの作用によってウエハ102が異方的にエッチングされる。本実施例で使用したエッチング装置は直径300mmのウエハを処理する装置で、チャンバ101の内径は44.2cmでウエハ102とマイクロ波透過窓104との距離は24.3cm(プラズマが発生する空間の体積37267cm)の装置を用いた。 Ions in the plasma 111 are accelerated and incident vertically on the wafer 102. The wafer 102 is anisotropically etched by the action of radicals and ions from the plasma 111. The etching apparatus used in this example is an apparatus for processing a wafer having a diameter of 300 mm. The inner diameter of the chamber 101 is 44.2 cm, and the distance between the wafer 102 and the microwave transmission window 104 is 24.3 cm (in the space where plasma is generated). A device with a volume of 37267 cm 3 ) was used.

本実施例におけるエッチング方法が実施される半導体基板、以下ウエハと称する、の一例について説明する。ウエハには、シリコン酸化膜203の上方に厚さ200nmのポリシリコン膜202と厚さ30nmの窒化シリコン(以下SiNと称する)膜210とが下側からこの順番で積層されており(例えば、図2参照)、この窒化シリコン(SiN)膜201をハードマスクとしてポリシリコン(poly Si)層202に30nm幅のスペースと30nm幅のラインとからなるパターンを形成できるように、SiN膜201の間には、溝状の開口部が形成されている。ただし、積層する膜の膜厚はこの数値に限定しないが、アスペクト比は4.5以上となる膜厚とする。尚、アスペクト比とは、ハードマスク201の初期膜厚とポリシリコン膜202の初期膜厚との和を溝のパターン寸法で除した値である。なお、図2において、符号204はイオンを、符号205は堆積物を示す。又、図2(a)はサイドエッチが生じている状況、図2(b)は垂直エッチングが良好に行われている状況を示す模式図である。   An example of a semiconductor substrate on which the etching method in this embodiment is performed, hereinafter referred to as a wafer, will be described. On the wafer, a polysilicon film 202 having a thickness of 200 nm and a silicon nitride (hereinafter referred to as SiN) film 210 having a thickness of 30 nm are laminated in this order from above on the silicon oxide film 203 (for example, FIG. 2), using the silicon nitride (SiN) film 201 as a hard mask, a pattern composed of a 30 nm wide space and a 30 nm wide line can be formed in the polysilicon (poly Si) layer 202 between the SiN films 201. Has a groove-like opening. However, the thickness of the laminated film is not limited to this value, but the aspect ratio is 4.5 or more. The aspect ratio is a value obtained by dividing the sum of the initial film thickness of the hard mask 201 and the initial film thickness of the polysilicon film 202 by the groove pattern dimension. In FIG. 2, reference numeral 204 indicates ions, and reference numeral 205 indicates deposits. FIG. 2A is a schematic diagram showing a situation where side etching is occurring, and FIG. 2B is a schematic diagram showing a situation where vertical etching is satisfactorily performed.

上記のウエハに関して、表1にウエハに対する最適なエッチング処理条件を示す。   Table 1 shows the optimum etching conditions for the wafer.

Figure 2013229351
Figure 2013229351

ステップ1は、被エッチング膜であるポリシリコン層に形成された表面酸化膜を除去するためのブレークスルーステップであり、ステップ2は、ポリシリコン膜を除去しながら形状を形成する主要なステップであるメインエッチングステップであり、ステップ3は、ステップ2後に残ったポリシリコン膜を除去し、裾引き形状を垂直にするためのオーバーエッチングステップである。以後、ステップ2に関して記述を行う。本実施例では表1に示すように、混合ガスとしてCl、HBr、COを用いる。混合ガスの圧力は0.5Paとする。この混合ガスをマイクロ波投入電力750Wによりプラズマ化して、このプラズマをバイアス電力300W、Duty40%、周波数1000Hzでウエハに供給すると、SiNをマスクとしてポリシリコン層がエッチングされていく。表1は本実施例を具体化する最適な形態であるが、表1以外のエッチング条件においても有効である。 Step 1 is a breakthrough step for removing the surface oxide film formed on the polysilicon layer, which is a film to be etched, and Step 2 is a main step for forming a shape while removing the polysilicon film. This is a main etching step, and step 3 is an over-etching step for removing the polysilicon film remaining after step 2 and making the bottoming shape vertical. Hereinafter, description will be made regarding Step 2. In this embodiment, as shown in Table 1, Cl 2 , HBr, and CO 2 are used as a mixed gas. The pressure of the mixed gas is 0.5 Pa. When this mixed gas is turned into plasma with a microwave input power of 750 W and this plasma is supplied to the wafer with a bias power of 300 W, a duty of 40%, and a frequency of 1000 Hz, the polysilicon layer is etched using SiN as a mask. Table 1 is an optimum embodiment for embodying the present embodiment, but is effective under etching conditions other than Table 1.

表2は、実施例1に関する性能特徴表であり、実施例1のCOガス、TMモードを用いる利点を説明する表である。COプロセスの優位性を示すため、一般的に用いられる堆積性ガスであるOによるプロセスを併記している。エッチング性能を示すパラメータとして、サイドエッチ、とマスクダメージの良否を表している。 Table 2 is a performance characteristic table regarding the first embodiment, and is a table for explaining advantages of using the CO 2 gas and the TM mode according to the first embodiment. In order to show the superiority of the CO 2 process, a process using O 2 which is a commonly used deposition gas is also shown. As a parameter indicating the etching performance, side etching and good / bad mask damage are shown.

Figure 2013229351
Figure 2013229351

表2より、COガスとTMモードを組み合わせた際に、飛躍的にプロセスマージンが拡大されることが確認できる。この現象は以下のように説明できる。 From Table 2, it can be confirmed that when the CO 2 gas and the TM mode are combined, the process margin is dramatically increased. This phenomenon can be explained as follows.

図3は酸化膜303上に堆積したpoly Si膜302をSiNマスク(SiN膜)301を用いエッチングした場合の試料断面図を表し、従来から知られているイオンアシストエッチングの機構を説明している。イオンアシストエッチングではpoly Si膜302にClなどのハロゲンラジカル305が付着した表面にイオン304がウエハバイアスで加速されて垂直に入射する。イオンエネルギーが比較的低いとSiClなど蒸気圧が高く吸着係数が低い反応生成物308が生成される。反応生成物はプラズマ中に放出されてプラズマ中で他の分子あるいは電子との衝突を繰り返し再解離して吸着確率が高い状態になり溝に再入射する。Poly Si膜302の溝に入った反応生成物は溝側壁に衝突して、その吸着確率に依存して側壁に吸着して堆積物306を生じる。堆積物306の厚さは溝の形状(アスペクト比)と吸着確率に依存して均一には形成されない。一方、側壁にはラジカル305が入射して側壁の堆積物306が薄い部分にはサイドエッチ307が生じる。半導体素子の寸法が比較的大きく溝のアスペクト比も小さい世代ではサイドエッチは相対的に小さく問題で無かったが、微細化が進み溝寸法が小さくなるとサイドエッチは相対的に大きくなり、より高い垂直性が必要になる。表2に示す比較表でのサイドエッチはこの機構で生じる。 FIG. 3 is a cross-sectional view of a sample when the poly Si film 302 deposited on the oxide film 303 is etched using a SiN mask (SiN film) 301, and describes a conventionally known ion-assisted etching mechanism. . In ion-assisted etching, ions 304 are accelerated by a wafer bias and vertically incident on the surface of halogen atoms 305 such as Cl attached to the poly Si film 302. When the ion energy is relatively low, a reaction product 308 such as SiCl 4 having a high vapor pressure and a low adsorption coefficient is generated. The reaction product is released into the plasma, repeatedly collides with other molecules or electrons in the plasma, re-dissociates, and has a high adsorption probability and re-enters the groove. The reaction product entering the groove of the Poly Si film 302 collides with the side wall of the groove and is adsorbed on the side wall depending on the adsorption probability to generate a deposit 306. The thickness of the deposit 306 is not uniformly formed depending on the groove shape (aspect ratio) and the adsorption probability. On the other hand, the radical 305 is incident on the side wall, and a side etch 307 occurs in a portion where the deposit 306 on the side wall is thin. In the generation of semiconductor devices with relatively large dimensions and small groove aspect ratios, side etch was relatively small and not a problem. However, as miniaturization progresses and groove dimensions become smaller, side etch becomes relatively large and higher vertical. Sex is necessary. Side etching in the comparison table shown in Table 2 occurs by this mechanism.

この問題を解決するためには堆積物がアスペクト比に関係なく、側壁に均一に付着するようなエッチングを実現する必要がある。このようなエッチングを実現させる手法として、従来のようにイオンアシストエッチングを主とするエッチングではなく、イオンのエネルギーを高くして物理的なスパッタを主とするエッチングにすればよい。物理スパッタでは高エネルギーイオンの入射によりエッチング物質の原子結合手を切断して真空中に弾き飛ばすことでエッチングが進行する。このために、物理スパッタで生じる反応生成物はたとえばSiClのように蒸気圧が低く付着係数が高い物質が生成される。図4は物理スパッタを主としたエッチングの概念を表し、酸化膜403上のポリシリコン膜402を窒化シリコン膜401をマスクにしてエッチングしている。図4(a)はエッチング初期、図4(b)はエッチング終了間際の状態を示す。イオン404のエネルギーを高くすると、吸着確率が高い反応生成物405が生じる。この反応生成物405は最初に衝突した側壁にほとんど吸着する。反応生成物の放出される角度依存はアスペクト比には依存しないので側壁にはほぼ均等の厚さで側壁保護膜が形成されるためにアスペクト比が大きくなっても垂直なエッチングが可能となる。   In order to solve this problem, it is necessary to realize etching that deposits uniformly adhere to the side wall regardless of the aspect ratio. As a technique for realizing such etching, it is only necessary to perform etching mainly by physical sputtering by increasing ion energy, instead of etching mainly by ion-assisted etching as in the prior art. In physical sputtering, etching proceeds by cutting off the atomic bonds of the etching substance by high-energy ions and blowing them into a vacuum. For this reason, a reaction product produced by physical sputtering produces a substance having a low vapor pressure and a high adhesion coefficient, such as SiCl. FIG. 4 shows the concept of etching mainly using physical sputtering, in which the polysilicon film 402 on the oxide film 403 is etched using the silicon nitride film 401 as a mask. 4A shows the initial state of etching, and FIG. 4B shows the state just before the end of etching. When the energy of the ions 404 is increased, a reaction product 405 having a high adsorption probability is generated. This reaction product 405 is almost adsorbed on the side wall which collided first. Since the dependency of the angle at which the reaction product is released does not depend on the aspect ratio, the side wall protective film is formed on the side wall with a substantially uniform thickness, so that vertical etching is possible even when the aspect ratio increases.

上に述べたような物理スパッタが主となるエッチングを実現させるためにはイオンエネルギーを高くすると同時に、吸着確率が小さく溝底部まである程度均一に届きスパッタされて側壁に吸着したときに有効な側壁保護膜を形成するような物質を選択する必要がある。この組み合わせは実験的に選ぶ必要があるが、表1に示すようなCl/HBr混合ガス系ではCOが適切な混合ガスである。酸素ではプラズマ中で発生する酸素ラジカルの量が多い。酸素ラジカルは吸着確率が高く、かつポリシリコンを酸化して強力な側壁保護膜を形成するので、溝底部からの物理スパッタ物質による側壁保護よりも、溝部入口から入射する酸素ラジカルの影響の方が勝ってしまい、アスペクト依存が出るためにサイドエッチが生じる。酸素ラジカルの吸着率が高いのは、自然界にOラジカルが存在しないことや酸化などの反応を容易に起こすことから自明である。COに関しては完全にラジカル化してしまえば吸着率は高くなるが、COなどの状態を形成しやすいことからも、酸素ラジカルよりは吸着率が小さくなると考えられる。 In order to realize etching mainly using physical sputtering as described above, ion energy is increased, and at the same time, the side wall protection is effective when the adsorption probability is small and reaches the bottom of the groove to some extent and is sputtered and adsorbed to the side wall. It is necessary to select a material that forms a film. This combination needs to be selected experimentally, but in the Cl 2 / HBr mixed gas system shown in Table 1, CO 2 is a suitable mixed gas. In oxygen, the amount of oxygen radicals generated in plasma is large. Oxygen radicals have a high probability of adsorption and oxidize polysilicon to form a strong side wall protective film. Therefore, the influence of oxygen radicals incident from the groove entrance is more than the side wall protection by physical sputtering material from the groove bottom. Because it wins and aspect dependence comes out, side etching occurs. The high adsorption rate of oxygen radicals is obvious from the fact that O radicals do not exist in nature and reactions such as oxidation easily occur. With respect to CO 2 , the adsorption rate increases if it is completely radicalized, but it is considered that the adsorption rate is smaller than that of oxygen radicals because it is easy to form a state such as CO.

また物理スパッタを生じさせるためにはイオンのエネルギーを高くするだけで十分なため、必ずしもTMモードにする必要はない。しかし、CWモードでイオンエネルギーを高くすると表2のようにマスクダメージが大きく、バイアスに休止期間を設けるTMモードとの組み合わせが必要になる。   Further, since it is sufficient to increase the energy of ions in order to cause physical sputtering, the TM mode is not necessarily required. However, when the ion energy is increased in the CW mode, the mask damage is large as shown in Table 2, and a combination with the TM mode in which a bias is provided with a pause period is necessary.

次に物理スパッタを主にするのに必要なイオンエネルギーに付いて述べる。イオンエネルギーはバイアス電圧の振幅(Vpp)に比例する。図5に表1のステップ2に示す条件にてVppとポリシリコンのサイドエッチ量の関係を示す。図5よりVppを500V以上になるようにバイアス電力を設定する(ピーク電力200W以上)とサイドエッチ量が線幅30nm以下、アスペクト4.5以上の世代でも許容範囲となる1nm以下に抑えることができる。   Next, the ion energy necessary for mainly physical sputtering will be described. The ion energy is proportional to the amplitude (Vpp) of the bias voltage. FIG. 5 shows the relationship between Vpp and the side etch amount of polysilicon under the conditions shown in Step 2 of Table 1. As shown in FIG. 5, when the bias power is set so that Vpp is 500 V or more (peak power is 200 W or more), the side etch amount is suppressed to 1 nm or less, which is an allowable range even for generations having a line width of 30 nm or less and an aspect of 4.5 or more. it can.

また表3は、O、COガスとその他の手法の組み合わせ結果で、TMモードを利用する他に、エッチング性能を示すパラメータを改善しうる項目をまとめたものである。 Table 3 is a result of the combination of O 2 , CO 2 gas and other methods, and summarizes items that can improve parameters indicating etching performance in addition to using the TM mode.

Figure 2013229351
Figure 2013229351

この結果から、TMモードとCOの組み合わせが著しく良好なことが確認される。例えば、温度分布の変更は面内形状差の観点からは有効であるが、サイドエッチまたはエッチストップにおけるマージンは少ない。エッチャントであるCl、HBr流量の調整においても面内形状差におけるマージンが少なく困難である。CWモードにおいて高い引き込み電圧を利用しても、マスクダメージ、面内形状差のマージンは少ないため利用しづらい。圧力に関しても同様である。 From this result, it is confirmed that the combination of TM mode and CO 2 is remarkably good. For example, the change of the temperature distribution is effective from the viewpoint of the in-plane shape difference, but the margin in side etching or etch stop is small. Adjustment of the flow rates of the etchant Cl 2 and HBr is difficult because the margin in the in-plane shape difference is small. Even when a high pull-in voltage is used in the CW mode, it is difficult to use because the margin of mask damage and in-plane shape difference is small. The same applies to the pressure.

よって表3からTMモードとCOの組み合わせにより、サイドエッチ、エッチストップ、面内形状差、マスクダメージのマージンが最も広くなることがわかった。これは先述したTMモードの優位性とCOの優位性が相乗的に合わさった効果が寄与していることが主因だと考えられる。 Therefore, it can be seen from Table 3 that the margin of side etching, etch stop, in-plane shape difference, and mask damage becomes the widest by the combination of TM mode and CO 2 . This is considered to be mainly due to the effect of synergistically combining the superiority of the TM mode and the superiority of CO 2 described above.

以上説明したように、実施例1においては、TMモードとCOを備え、小さい線幅、高いアスペクト比形状においても十分な側壁保護膜を均一に形成することができるので、形状制御よく垂直形状を加工することが可能となるという効果を得ることができる。また本実施例ではCOを例として説明したが、CO、NO、NOなどの付着係数が比較的小さく反応生成物が側壁に堆積して保護膜を形成するガスにおいても可能である。 As described above, in the first embodiment, the TM mode and CO 2 are provided, and a sufficient sidewall protective film can be uniformly formed even with a small line width and a high aspect ratio shape. The effect that it becomes possible to process is obtained. In this embodiment, CO 2 has been described as an example. However, CO, NO, NO 2 and the like have a relatively small adhesion coefficient, and can also be used in a gas in which a reaction product is deposited on the sidewall to form a protective film.

本発明の第2の実施例について図6を用いて説明する。なお、実施例1に記載され本実施例に未記載の事項は特段の事情が無い限り本実施例においても適用することができる。   A second embodiment of the present invention will be described with reference to FIG. Note that the matters described in the first embodiment but not described in the present embodiment can be applied to the present embodiment as long as there is no special circumstances.

ここではエッチングの途中でアスペクト比が変化するような構造での実施例を述べる。このエッチングに用いられるエッチング装置は実施例1と同様のものであるため、説明を省略する。エッチングの途中でアスペクト比が変化する構造の例を図6に示す、一般にはFin FET(Fin Field Effect Transistor)と呼ばれる構造がある。Fin FETとは、シリコン基板(図示せず)上に成膜された酸化膜601上にソース(図示せず)とドレイン(図示せず)を接続するチャネル602が立体的に形成され、このチャネル602をゲート電極603が跨ぐ構造となっている。尚、上記のチャネル602は、以下Fin602と称し、Fin602の高さは20から40nm程度の高さである。   Here, an embodiment in which the aspect ratio changes during etching will be described. Since the etching apparatus used for this etching is the same as that of the first embodiment, description thereof is omitted. An example of a structure in which the aspect ratio changes during the etching is shown in FIG. 6, and there is a structure generally called a FinFET (Fin Field Effect Transistor). In the FinFET, a channel 602 that connects a source (not shown) and a drain (not shown) is three-dimensionally formed on an oxide film 601 formed on a silicon substrate (not shown). The gate electrode 603 straddles 602. The channel 602 is hereinafter referred to as Fin602, and the height of the Fin602 is about 20 to 40 nm.

また、ゲート電極603は、厚さ200nmのポリシリコン膜603で形成されており、その上に積層された厚さ30nmのSiN膜604をハードマスクとしてポリシリコン層にスペースとラインとからなるパターンを形成できるように、予め、SiN膜604には、溝状のパターンが形成されている。ただし、積層する膜の膜厚はこの数値に限定しない。   The gate electrode 603 is formed of a polysilicon film 603 having a thickness of 200 nm, and a pattern composed of spaces and lines is formed on the polysilicon layer using the 30 nm thick SiN film 604 laminated thereon as a hard mask. A groove-like pattern is formed in advance in the SiN film 604 so that it can be formed. However, the film thickness of the laminated film is not limited to this value.

Fin FETのゲート電極形成に関して、表4に3次元構造ウエハに関する最適なエッチング処理条件を示す。   Regarding the formation of the FinFET gate electrode, Table 4 shows optimum etching conditions for a three-dimensional structure wafer.

Figure 2013229351
Figure 2013229351

表1と比較して、ステップ数と混合ガスに用いるガスが増えていることがわかる。新しく混合するガスにはArとCHからなる混合ガスを用いる。ステップ1と4は、表1におけるステップ1と3と同様の役割のステップであるため説明を省略する。また、ステップ2と3の2つのステップで表1のステップ2(メインエッチングステップ)に相当する。ステップ3はポリシリコンがエッチングされていきFin602が露出する段階のステップである。尚、ステップ2は、Fin602上のポリシリコンの膜厚が5nmから15nmになる時点でステップ3に切り替わる。 Compared with Table 1, it turns out that the number of steps and the gas used for mixed gas are increasing. As a newly mixed gas, a mixed gas composed of Ar and CH 4 is used. Steps 1 and 4 are steps having the same role as steps 1 and 3 in Table 1, and thus the description thereof is omitted. Further, the two steps 2 and 3 correspond to step 2 (main etching step) in Table 1. Step 3 is a step in which the polysilicon is etched and the Fin 602 is exposed. Note that step 2 switches to step 3 when the polysilicon film thickness on Fin 602 changes from 5 nm to 15 nm.

ステップ3はポリシリコンがエッチングされていきFinが露出する段階のステップである。またステップ3ではFin602が露出するため、ポリシリコンエッチングを行う上でのアスペクト比が大きく変化する。堆積物やエッチャントの入射立体角が変わるようなアスペクト比の変化及び、Finへのダメージ軽減を両立する手法としてFin602が露出する直前までステップ2の条件でエッチングして、Fin602が露出している時は、ステップ3の条件にてポリシリコン膜をエッチングする。このステップ3では、Fin602へのダメージを低減するために、Clを使わず、かつTMモードのduty比を40%から5%に下げている。デューティー比を40%から5%に下げたのは、平均高周波電力を下げるためである。CWモードで平均高周波電力を下げるためには、ピーク電力を下げるしかないために物理スパッタを生じさせることができないが、TMモードにすることによりピーク電力を高く保って物理スパッタを生じさせることとFin602へのダメージ低減を両立できる。但し、平均高周波電力を下げることとポリシリコン膜の被エッチング面積の減少により、サイドエッチングが発生し易くなるため、ステップ2のガス系から塩素ガスを除くとともにアルゴンガスとメタンガスを追加して、サイドエッチングを抑制した。また、ステップ3の臭化水素ガス流量をステップ2の臭化水素ガス流量より増加させたこともFin602へのダメージ低減に寄与している。 Step 3 is a step in which the polysilicon is etched and Fin is exposed. In step 3, since Fin 602 is exposed, the aspect ratio for performing polysilicon etching changes greatly. When Fin 602 is exposed by etching under the condition of Step 2 until just before Fin 602 is exposed as a method for achieving both a change in aspect ratio that changes the incident solid angle of deposits and etchants and a reduction in damage to Fin. The polysilicon film is etched under the condition of step 3. In Step 3, in order to reduce damage to the Fin 602, Cl 2 is not used, and the duty ratio of the TM mode is lowered from 40% to 5%. The reason for reducing the duty ratio from 40% to 5% is to reduce the average high frequency power. In order to reduce the average high-frequency power in the CW mode, it is impossible to cause physical sputtering because the peak power must be lowered. However, by using the TM mode, it is possible to keep the peak power high and cause physical sputtering. Can reduce damage to However, side etching is likely to occur due to the reduction of the average high frequency power and the reduction of the etched area of the polysilicon film. Therefore, the chlorine gas is removed from the gas system in Step 2 and an argon gas and a methane gas are added. Etching was suppressed. Further, increasing the hydrogen bromide gas flow rate in step 3 from the hydrogen bromide gas flow rate in step 2 also contributes to reducing damage to Fin 602.

以上のように、エッチング途中において堆積物質やエッチャント等の入射立体角が変わるような複雑な構造でも、本実施例によりアスペクトに依存せず側壁保護膜を均一に堆積することができるので、形状制御性良く垂直形状を加工できる。   As described above, even in a complicated structure in which the incident solid angle such as a deposited substance or an etchant changes during etching, the side wall protective film can be uniformly deposited without depending on the aspect according to this embodiment. The vertical shape can be processed with good performance.

なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることも可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。   In addition, this invention is not limited to an above-described Example, Various modifications are included. For example, the above-described embodiments have been described in detail for easy understanding of the present invention, and are not necessarily limited to those having all the configurations described. Also, a part of the configuration of a certain embodiment can be replaced with the configuration of another embodiment, and the configuration of another embodiment can be added to the configuration of a certain embodiment. Further, it is possible to add, delete, and replace other configurations for a part of the configuration of each embodiment.

101…チャンバ、102…ウエハ、103…試料台、104…マイクロ波透過窓、105…導波管、106…マグネトロン、107…ソレノイドコイル、108…静電吸着電源、109…高周波電源、110…ウエハ搬入口、111…プラズマ、201…窒化シリコン膜、202…ポリシリコン膜、203…酸化膜、204…イオン、205…堆積物、301…窒化シリコン膜(SiNマスク)、302…ポリシリコン膜、303…酸化膜、304…イオン、401…窒化シリコン膜、402…ポリシリコン膜、403…酸化膜、404…イオン、405…反応生成物(堆積物)、601…酸化膜、602…Fin(チャネル)、603…ポリシリコン膜(ゲート電極)、604…窒化シリコン膜。 DESCRIPTION OF SYMBOLS 101 ... Chamber, 102 ... Wafer, 103 ... Sample stand, 104 ... Microwave transmission window, 105 ... Waveguide, 106 ... Magnetron, 107 ... Solenoid coil, 108 ... Electrostatic adsorption power source, 109 ... High frequency power source, 110 ... Wafer Loading port, 111 ... plasma, 201 ... silicon nitride film, 202 ... polysilicon film, 203 ... oxide film, 204 ... ion, 205 ... deposit, 301 ... silicon nitride film (SiN mask), 302 ... polysilicon film, 303 ... Oxide film, 304 ... Ion, 401 ... Silicon nitride film, 402 ... Polysilicon film, 403 ... Oxide film, 404 ... Ion, 405 ... Reaction product (deposit), 601 ... Oxide film, 602 ... Fin (channel) 603, polysilicon film (gate electrode), 604 silicon nitride film.

Claims (7)

プラズマを用いて被処理体に溝幅が30nm以下、アスペクト4.5以上の溝を形成するドライエッチング方法において、
前記溝の底部まで届きやすい堆積性ガスが添加されたエッチングガスを用い、前記溝の底部のスパッタにより発生した堆積物によって前記溝の側壁を保護しながら前記溝を形成することを特徴とするドライエッチング方法。
In a dry etching method for forming a groove having a groove width of 30 nm or less and an aspect of 4.5 or more in an object to be processed using plasma,
The groove is formed using an etching gas to which a deposition gas that easily reaches the bottom of the groove is added, and protecting the side wall of the groove by deposits generated by sputtering at the bottom of the groove. Etching method.
請求項1記載のドライエッチング方法において、
前記溝の底部まで届きやすい堆積性ガスは二酸化炭素ガスであり、
前記エッチングガスは塩素ガスと臭化水素ガスとを含む混合ガスであり、
前記被処理体はポリシリコン膜を有し、
ピーク高周波電力が200W以上、オフ時間がオン時間以上である間欠的な時間変調された高周波電力を前記被処理体に供給しながら前記ポリシリコン膜をエッチングすることを特徴とするドライエッチング方法。
The dry etching method according to claim 1,
The deposition gas that can easily reach the bottom of the groove is carbon dioxide gas,
The etching gas is a mixed gas containing chlorine gas and hydrogen bromide gas,
The object to be processed has a polysilicon film,
A dry etching method characterized in that the polysilicon film is etched while supplying intermittently time-modulated high-frequency power having a peak high-frequency power of 200 W or more and an off time of not less than an on-time to the object to be processed.
シリコン膜を有する被処理体を準備する工程と、
溝の底部まで届きやすい堆積性ガスが添加されたエッチングガスを用い、ピーク高周波電力が200W以上で間欠的な時間変調された高周波電力を前記被処理体に供給しながら前記シリコン膜に溝を形成するためのエッチング工程と、を有することを特徴とするドライエッチング方法。
Preparing a target object having a silicon film;
Using an etching gas to which a deposition gas that can easily reach the bottom of the groove is added, a groove is formed in the silicon film while supplying an intermittent time-modulated high-frequency power with a peak high-frequency power of 200 W or more to the object to be processed. And an etching process for performing the dry etching method.
請求項3記載のドライエッチング方法において、
前記溝の底部まで届きやすい堆積性ガスは、二酸化炭素ガス、一酸化炭素ガス、一酸化窒素、或いは二酸化窒素であり、
前記エッチングガスは、塩素ガスと臭化水素ガスとを含む混合ガスであることを特徴とするドライエッチング方法。
The dry etching method according to claim 3, wherein
The deposition gas that can easily reach the bottom of the groove is carbon dioxide gas, carbon monoxide gas, nitrogen monoxide, or nitrogen dioxide,
The dry etching method, wherein the etching gas is a mixed gas containing chlorine gas and hydrogen bromide gas.
プラズマを用いてFin FETのゲート電極を形成するドライエッチング方法において、
塩素ガスと臭化水素ガスと二酸化炭素ガスを含む混合ガスを用い、ピーク高周波電力が200W以上、オフ時間がオン時間以上である間欠的な時間変調された高周波電力を前記被処理体に供給しながらポリシリコン膜をエッチングする第一の工程と、
臭化水素ガスと二酸化炭素ガスとアルゴンガスとメタンガスを含む混合ガスを用い、ピーク高周波電力が200W以上、オフ時間がオン時間以上である間欠的な時間変調された高周波電力を前記被処理体に供給しながら前記第一の工程後のポリシリコン膜をエッチングする第二の工程とを有することを特徴とするドライエッチング方法。
In a dry etching method for forming a gate electrode of a Fin FET using plasma,
Using a mixed gas containing chlorine gas, hydrogen bromide gas, and carbon dioxide gas, intermittent high frequency power having a peak high frequency power of 200 W or more and an off time of an on time or more is supplied to the object to be processed. While the first step of etching the polysilicon film,
Using a mixed gas containing hydrogen bromide gas, carbon dioxide gas, argon gas, and methane gas, intermittent time-modulated high-frequency power having a peak high-frequency power of 200 W or more and an off time of the on-time or more is applied to the object to be processed. And a second step of etching the polysilicon film after the first step while being supplied.
請求項5記載のドライエッチング方法において、
前記第二の工程の間欠的な時間変調された高周波電力のデューティー比は、前記第一の工程の間欠的な時間変調された高周波電力のデューティー比より小さいことを特徴とするドライエッチング方法。
The dry etching method according to claim 5, wherein
The dry etching method according to claim 1, wherein the duty ratio of the intermittent time-modulated high-frequency power in the second step is smaller than the duty ratio of the intermittent time-modulated high-frequency power in the first step.
請求項5または請求項6記載のドライエッチング方法において、
前記第一の工程は、チャネルとなるFin上のポリシリコン膜が5nmから15nmになる時点にて前記第二の工程に切り替わることを特徴とするドライエッチング方法。
In the dry etching method according to claim 5 or 6,
In the dry etching method, the first step is switched to the second step when the polysilicon film on the Fin serving as a channel is changed from 5 nm to 15 nm.
JP2012098285A 2012-04-24 2012-04-24 Dry etching method Abandoned JP2013229351A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012098285A JP2013229351A (en) 2012-04-24 2012-04-24 Dry etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012098285A JP2013229351A (en) 2012-04-24 2012-04-24 Dry etching method

Publications (2)

Publication Number Publication Date
JP2013229351A true JP2013229351A (en) 2013-11-07
JP2013229351A5 JP2013229351A5 (en) 2014-11-06

Family

ID=49676727

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012098285A Abandoned JP2013229351A (en) 2012-04-24 2012-04-24 Dry etching method

Country Status (1)

Country Link
JP (1) JP2013229351A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101620490B1 (en) * 2014-08-08 2016-05-13 ㈜드림텍 Nano coating method for strengthening protection for water penetration
KR20160068002A (en) * 2014-12-04 2016-06-14 램 리써치 코포레이션 Technique to deposit metal-containing sidewall passivation for high aspect ratio cylinder etch
WO2019027811A1 (en) * 2017-08-02 2019-02-07 Lam Research Corporation High aspect ratio selective lateral etch using cyclic passivation and etching
US10297459B2 (en) 2013-09-20 2019-05-21 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US10304693B2 (en) 2014-12-04 2019-05-28 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US10431458B2 (en) 2015-09-01 2019-10-01 Lam Research Corporation Mask shrink layer for high aspect ratio dielectric etch
WO2020040912A1 (en) * 2018-08-21 2020-02-27 Lam Research Corporation Method for etching an etch layer
US10658174B2 (en) 2017-11-21 2020-05-19 Lam Research Corporation Atomic layer deposition and etch for reducing roughness
JP2020141103A (en) * 2019-03-01 2020-09-03 東京エレクトロン株式会社 Substrate processing method and substrate processing equipment

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10297459B2 (en) 2013-09-20 2019-05-21 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
KR101620490B1 (en) * 2014-08-08 2016-05-13 ㈜드림텍 Nano coating method for strengthening protection for water penetration
KR20160068002A (en) * 2014-12-04 2016-06-14 램 리써치 코포레이션 Technique to deposit metal-containing sidewall passivation for high aspect ratio cylinder etch
KR102644442B1 (en) 2014-12-04 2024-03-06 램 리써치 코포레이션 Technique to deposit metal-containing sidewall passivation for high aspect ratio cylinder etch
US10304693B2 (en) 2014-12-04 2019-05-28 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US10431458B2 (en) 2015-09-01 2019-10-01 Lam Research Corporation Mask shrink layer for high aspect ratio dielectric etch
US10276398B2 (en) 2017-08-02 2019-04-30 Lam Research Corporation High aspect ratio selective lateral etch using cyclic passivation and etching
US11011388B2 (en) 2017-08-02 2021-05-18 Lam Research Corporation Plasma apparatus for high aspect ratio selective lateral etch using cyclic passivation and etching
WO2019027811A1 (en) * 2017-08-02 2019-02-07 Lam Research Corporation High aspect ratio selective lateral etch using cyclic passivation and etching
US10658174B2 (en) 2017-11-21 2020-05-19 Lam Research Corporation Atomic layer deposition and etch for reducing roughness
US11170997B2 (en) 2017-11-21 2021-11-09 Lam Research Corporation Atomic layer deposition and etch for reducing roughness
WO2020040912A1 (en) * 2018-08-21 2020-02-27 Lam Research Corporation Method for etching an etch layer
US11171011B2 (en) 2018-08-21 2021-11-09 Lam Research Corporation Method for etching an etch layer
JP2020141103A (en) * 2019-03-01 2020-09-03 東京エレクトロン株式会社 Substrate processing method and substrate processing equipment
JP7190940B2 (en) 2019-03-01 2022-12-16 東京エレクトロン株式会社 Substrate processing method and substrate processing apparatus

Similar Documents

Publication Publication Date Title
KR102439785B1 (en) Halogen-free gas-phase silicon etch
JP2013229351A (en) Dry etching method
US10658189B2 (en) Etching method
JP6138653B2 (en) Dry etching method
JP6096470B2 (en) Plasma processing method and plasma processing apparatus
KR102513051B1 (en) Etching method
CN105914144B (en) etching method
US20170330759A1 (en) Etching method
US7202169B2 (en) Method and system for etching high-k dielectric materials
JP6454492B2 (en) Method for etching a multilayer film
KR101679371B1 (en) Dry etching method
JP6550278B2 (en) Etching method
WO2017199946A1 (en) Etching method
JP5851349B2 (en) Plasma etching method and plasma etching apparatus
WO2019005304A1 (en) Apparatus and techniques for anisotropic substrate etching
KR102458996B1 (en) Etching method
CN105810579B (en) Etching method
JP5774356B2 (en) Plasma processing method
CN105810581B (en) Etching method
JP6184838B2 (en) Semiconductor manufacturing method

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140918

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140918

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20150428