JP2013204041A - Method for manufacturing semiconductor element, module for sputtering, and mirror device - Google Patents
Method for manufacturing semiconductor element, module for sputtering, and mirror device Download PDFInfo
- Publication number
- JP2013204041A JP2013204041A JP2012070598A JP2012070598A JP2013204041A JP 2013204041 A JP2013204041 A JP 2013204041A JP 2012070598 A JP2012070598 A JP 2012070598A JP 2012070598 A JP2012070598 A JP 2012070598A JP 2013204041 A JP2013204041 A JP 2013204041A
- Authority
- JP
- Japan
- Prior art keywords
- mirror
- region
- opening
- mask
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Optical Elements Other Than Lenses (AREA)
- Mechanical Light Control Or Optical Switches (AREA)
- Micromachines (AREA)
- Physical Vapour Deposition (AREA)
Abstract
Description
ここに開示された技術は、半導体素子の製造方法、スパッタリング用モジュール及びミラーデバイスに関するものである。 The technology disclosed herein relates to a semiconductor element manufacturing method, a sputtering module, and a mirror device.
従来より、半導体素子には様々なものが存在し、その１つにミラーデバイスがある。例えば、特許文献１には、ミラーデバイスの一例として、ＭＥＭＳ（Micro Electro Mechanical Systems）ミラーが開示されている。ミラーデバイスは、ミラーと、ヒンジ部を介して該ミラーを揺動可能に支持するベース部とを有している。このようなミラーデバイスにおいては、半導体基板の表面に金等の金属膜を成膜させることによってミラーが構成されている。 Conventionally, various semiconductor devices exist, and one of them is a mirror device. For example, Patent Document 1 discloses a MEMS (Micro Electro Mechanical Systems) mirror as an example of a mirror device. The mirror device has a mirror and a base part that supports the mirror through a hinge part so as to be swingable. In such a mirror device, a mirror is formed by forming a metal film such as gold on the surface of a semiconductor substrate.
ところで、半導体素子によっては、薄膜を形成する領域と薄膜を形成させない領域とが隣接する場合がある。ところが、半導体素子への成膜は、通常、スパッタリングにより行われる。スパッタリングにおいては、スパッタ粒子を精密に制御することは難しい。そのため、好ましくない領域に薄膜を形成してしまう虞がある。例えば、前述のミラーデバイスの場合には、半導体基板のうち、ミラーに相当する部分の表面に金属膜を成膜させる必要がある。しかしながら、ヒンジに相当する部分まで金属膜が多量に形成されると、ヒンジのねじり剛性が変化してしまうため、ミラーの揺動に悪影響を与える場合がある。 By the way, depending on a semiconductor element, a region where a thin film is formed may be adjacent to a region where a thin film is not formed. However, film formation on a semiconductor element is usually performed by sputtering. In sputtering, it is difficult to precisely control sputtered particles. Therefore, a thin film may be formed in an unfavorable region. For example, in the case of the aforementioned mirror device, it is necessary to form a metal film on the surface of the semiconductor substrate corresponding to the mirror. However, if a large amount of metal film is formed up to the portion corresponding to the hinge, the torsional rigidity of the hinge changes, which may adversely affect the mirror swing.
ここに開示された技術は、かかる点に鑑みてなされたものであり、その目的とするところは、半導体素子の所望の領域に適切に成膜することにある。 The technique disclosed herein has been made in view of such a point, and an object thereof is to appropriately form a film in a desired region of a semiconductor element.
ここに開示された半導体素子の製造方法は、第１領域と該第１領域に隣接する第２領域とを有する半導体素子の表面にスパッタリングにより薄膜を成膜させるものである。この半導体素子の製造方法は、開口部を有するマスクを前記半導体素子に対向させて配置する工程と、前記開口部を介して前記半導体素子の表面に成膜するスパッタリング工程とを含み、前記マスクは、前記第２領域を覆う一方、前記開口部から第１領域を露出させており、前記開口部は、前記半導体素子から離れるほど大きくなっており、前記開口部のうち前記半導体素子側の開口縁部は、前記第２領域との間に間隔を有しているものとする。 In the semiconductor element manufacturing method disclosed herein, a thin film is formed by sputtering on the surface of a semiconductor element having a first region and a second region adjacent to the first region. The method of manufacturing a semiconductor element includes a step of disposing a mask having an opening portion so as to face the semiconductor element, and a sputtering step of forming a film on the surface of the semiconductor element through the opening portion. The first region is exposed from the opening while covering the second region, and the opening becomes larger as the distance from the semiconductor element increases, and an opening edge on the semiconductor element side of the opening The part has a space between the second region.
ここに開示されたスパッタリング用モジュールは、第１領域と該第１領域に隣接する第２領域とを有する半導体素子と、開口部を有するマスクとを互いに対向させて組み込んだものである。そして、前記マスクは、前記第２領域を覆う一方、前記開口部から第１領域を露出させており、前記開口部は、前記半導体素子から離れるほど大きくなっており、前記開口部のうち前記半導体素子側の開口縁部は、前記第２領域との間に間隔を有しているものとする。 The sputtering module disclosed herein incorporates a semiconductor element having a first region and a second region adjacent to the first region, and a mask having an opening facing each other. The mask covers the second region, while exposing the first region from the opening, and the opening is enlarged as the distance from the semiconductor element increases. It is assumed that the opening edge on the element side is spaced from the second region.
ここに開示されたミラーデバイスは、ミラーと、ベース部と、該ミラーと該ベース部とを連結するヒンジ部と、該ミラーと対向して配置され、該ミラーを駆動する駆動電極とを有するものである。そして、前記ミラーの表面には、金属膜が設けられており、前記ヒンジ部の表面には、金属膜が設けられていないものとする。 The mirror device disclosed herein includes a mirror, a base portion, a hinge portion that connects the mirror and the base portion, and a drive electrode that is disposed to face the mirror and drives the mirror. It is. It is assumed that a metal film is provided on the surface of the mirror and no metal film is provided on the surface of the hinge part.
ここに開示された別のミラーデバイスは、ミラーと、ベース部と、該ミラーと該ベース部とを連結するヒンジ部と、該ミラーと対向して配置され、該ミラーを駆動する駆動電極とを有するものである。そして、前記ミラーの表面には、金属膜が設けられており、前記ヒンジ部の表面には、前記ミラーの前記金属膜よりも薄い金属膜が設けられているものとする。 Another mirror device disclosed herein includes a mirror, a base portion, a hinge portion that connects the mirror and the base portion, and a drive electrode that is disposed to face the mirror and drives the mirror. I have it. A metal film is provided on the surface of the mirror, and a metal film thinner than the metal film of the mirror is provided on the surface of the hinge part.
前記半導体装置の製造方法によれば、半導体素子の所望の領域に適切に成膜することができる。 According to the manufacturing method of the semiconductor device, it is possible to appropriately form a film in a desired region of the semiconductor element.
前記スパッタリング用モジュールによれば、半導体素子の所望の領域に適切に成膜することができる。 According to the sputtering module, a film can be appropriately formed in a desired region of the semiconductor element.
以下、本発明の実施形態を図面に基づいて詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
図１は、本発明の例示的な実施形態に係るミラーデバイスの平面図を、図２は、図１のII−II線における断面図を、図３は、ストッパの斜視図を示す。 1 is a plan view of a mirror device according to an exemplary embodiment of the present invention, FIG. 2 is a cross-sectional view taken along line II-II of FIG. 1, and FIG. 3 is a perspective view of a stopper.
ミラーデバイス１は、揺動可能なミラー２１，２１，…を有するミラー基板２と、ミラー２１と対向する駆動電極３１，３１，…を有する電極基板３と、ミラー２１の揺動範囲を制限するストッパ４とを備えている。ミラーデバイス１は、いわゆるＭＥＭＳミラーであって、半導体微細加工技術を応用したマイクロマシニング技術で製造されている。ミラーデバイス１は、ミラー２１とそれに対応する複数の駆動電極３１，３１，…を１セットとして、そのセットが複数設けられたミラーアレイデバイスである。各セットの構成は同じなので、以下では、ミラー２１とそれに対応する複数の駆動電極３１，３１，…で構成される１つのセットについて説明する。
The mirror device 1 limits the swing range of the
ミラー基板２は、ミラー２１と、ジンバル２２と、枠体２３と、ミラー２１とジンバル２２とを連結する２つの第１ヒンジ２４，２４と、ジンバル２２と枠体２３とを連結する２つの第２ヒンジ２５，２５と、ミラー２１の周縁から外方に突出する４つのタブ２６，２６，…とを有している。ミラー基板２は、シリコン基板と、酸化膜と、シリコン基板よりも薄いシリコン薄膜とが積層されたＳＯＩ（Silicon on insulator）基板で構成されている。ミラー２１、ジンバル２２、枠体２３の後述する外周部２３ｂ、第１ヒンジ２４，２４、第２ヒンジ２５，２５及びタブ２６，２６，…は、シリコン薄膜で構成されている。枠体２３は、ベース部の一例であり、第１及び第２ヒンジ２４，２５は、ヒンジの一例である。
The
ミラー２１は、略円形状の平板で構成されている。ミラー２１は、電極基板３とは反対側の面が鏡面となっており、該ミラー２１に入射する光を反射するように構成されている。ミラー２１は、シリコン薄膜で形成されたミラー本体部２１ａと、ミラー本体部２１ａの両面に積層され、金で構成された金属膜２１ｂ，２１ｂとを有している（図１１参照）。表面側（電極基板３とは反対側）の金属膜２１ｂは、ミラー２１の鏡面として機能する。裏面側（電極基板３側）の金属膜２１ｂは、ミラー本体部２１ａの反りを防止するためのものである。金属膜２１ｂは、薄膜の一例である。
The
ジンバル２２は、ミラー２１の周縁を囲む略円環状の平板で構成されている。そして、２つの第１ヒンジ２４，２４は、ミラー２１における、中心Ｃを挟んで相対向する位置に設けられている。すなわち、第１ヒンジ２４，２４は、ミラー２１の中心Ｃを通る直線（以下、この直線をＸ軸という）上に配置されている。各第１ヒンジ２４は、略半径方向に直線状に延びる複数の直線部と、隣接する直線部の端部同士を連結する折返し部とを有し、つづら折り形状に形成されている。また、詳しくは後述するが、第１ヒンジ２４は、シリコン薄膜で形成されたヒンジ本体部２４ａと、ヒンジ本体部２４ａの両面に積層され、金で構成された金属膜２４ｂ，２４ｂとを有している（図１１参照）。第１ヒンジ２４の一端は、ミラー２１に、第１ヒンジ２４の他端は、ジンバル２２に連結されている。こうして、ミラー２１は、第１ヒンジ２４，２４を介してジンバル２２に連結され、Ｘ軸回りに揺動可能となっている。
The
枠体２３は、略方形の枠を形成する縦壁２３ａと、縦壁２３ａの一端に積層されて前記ジンバル２２及びミラー２１を囲む板状の外周部２３ｂとを有している。縦壁２３ａは、シリコン基板及び酸化膜で構成され、外周部２３ｂは、シリコン薄膜で構成されている。外周部２３ｂには、第２ヒンジ２５，２５を介してジンバル２２が連結されている。第２ヒンジ２５，２５は、ミラー２１の中心Ｃを通り且つＸ軸と直交する直線（以下、この直線をＹ軸という）上に配置されている。各第２ヒンジ２５は、略半径方向に直線状に延びる複数の直線部と、隣接する直線部の端部同士を連結する折返し部とを有し、つづら折り形状に形成されている。また、詳しくは後述するが、第２ヒンジ２５は、シリコン薄膜で形成されたヒンジ本体部２５ａと、ヒンジ本体部２５ａの両面に積層され、金で構成された金属膜２５ｂ，２５ｂとを有している（図１１参照）。第２ヒンジ２５の一端は、ジンバル２２に、第２ヒンジ２５の他端は、外周部２３ｂに連結されている。こうして、ジンバル２２は、第２ヒンジ２５，２５を介して、Ｙ軸回りに揺動可能となっている。ジンバル２２にはミラー２１が連結されているため、ミラー２１も、ジンバル２２に合わせてＹ軸回りに揺動可能となっている。
The
タブ２６，２６，…は、各第１ヒンジ２４から時計回りに６０°だけずれた位置と、反時計回りに６０°だけずれた位置とに設けられている。すなわち、ミラー２１の周縁には、第１ヒンジ２４、タブ２６、タブ２６、第１ヒンジ２４、タブ２６、タブ２６がこの順で周方向に６０°の間隔を空けて並んでいる。タブ２６は、ミラー２１の半径方向に延びている。詳しくは後述するが、タブ２６は、ミラー２１が揺動したときに、ストッパ４と当接する部材である。
The
ジンバル２２のうち、前記第１ヒンジ２４，２４に相当する部分２２ａ，２２ａ及びタブ２６，２６，…に相当する部分２２ｂ，２２ｂ，…は、それらとの干渉を避けるために外方に膨らんでいる。尚、第１ヒンジ２４及びジンバル２２のうち第１ヒンジ２４を囲む部分（以下、膨出部ともいう）２２ａは、後述するように、ストッパ４と当接して、タブ２６と同様の機能を果たす。
Of the
電極基板３は、シリコン基板で構成されている。電極基板３は、ミラー２１と対向する３つの駆動電極３１，３１，…と、駆動電極３１，３１，…を囲む枠体３２とを有している。
The
３つの駆動電極３１，３１，…は、１つの円柱を、略扇形の横断面を有する柱状体に３等分した形状をしている。すなわち、各駆動電極３１の扇形の中心角は、略１２０°となっている。ミラー２１の中心Ｃから半径方向に延びて一方の第２ヒンジ２５を通る半直線と、該半直線を時計回りに１２０°、反時計回りに１２０°ずらした２つの半直線とでミラー２１を３等分したときの各領域に、各駆動電極３１が配置されている。また、駆動電極３１，３１，…の先端は、３つの駆動電極３１，３１，…で形成される円柱の軸心部が最も高くなり、周縁部が最も低くなるような段差形状になっている。
The three
３つの駆動電極３１，３１，…のそれぞれ、及び３つの駆動電極３１，３１，…と枠体３２とは、絶縁部３３を介して絶縁されている。絶縁部３３は、電極基板３の表面側（ミラー基板２側）から彫り込まれた絶縁溝３４と、電極基板３の裏面側から埋め込まれた絶縁部材３５とで構成されている。絶縁部材３５は酸化シリコン（ＳｉＯ２）である。絶縁部材３５の一端は、絶縁溝３４の底面から絶縁溝３４内へ突出している。
The three
各駆動電極３１は、電極基板３の厚み方向に導通するようになっている。また、各駆動電極３１の裏面には、電極パッド（図示省略）が設けられている。電極パッドを介して駆動電極３１に電圧を印加することによって、ミラー２１が静電力により揺動する。
Each
枠体３２は、ミラー基板２の枠体２３（具体的には、外周部２３ｂ）と概ね同様の枠状に形成されている。
The
このように構成された電極基板３は、例えば、シリコン基板をエッチングすることによって製造される。例えば、シリコン基板の表面側からマスキングとエッチングを繰り返しながら、絶縁溝３４及び駆動電極３１の段差を削り込んでいく。本実施形態では、枠体３２の先端面と駆動電極３１，３１，…の先端面とは、加工前のシリコン基板の表面が維持されている。すなわち、枠体３２の先端面と駆動電極３１，３１，…の先端面とは、同じ高さになっている。
The
ストッパ４は、枠状のスペーサ部４１と、スペーサ部４１に設けられた当接部４２，４２，…とを有している。ストッパ４は、ミラー基板２と電極基板３との間に介設される。ストッパ４は、ミラー２１と当接することによって該ミラー２１の揺動を所定の揺動範囲に制限する。ストッパ４は、シリコン基板で構成されている。
The
スペーサ部４１は、ミラー基板２の枠体２３（具体的には、外周部２３ｂ）及び電極基板３の枠体３２と概ね同様の枠状に形成されている。スペーサ部４１は、ミラー基板２の枠体２３と電極基板３の枠体３２とに挟持されている。スペーサ部４１は、所定の厚みを有している。スペーサ部４１は、ミラー基板２と電極基板３との間隔を確保するための部材である。スペーサ部４１の厚みを変更することによって、ミラー基板２と電極基板３との間隔を調整することもできる。
The
スペーサ部４１の内周面からは、スペーサ部４１よりも薄い平板４３がスペーサ部４１の内方へ向かって突出している。この平板４３は、全体として環状に形成されている。平板４３の内径は、ミラー２１（タブ２６，２６を除く）の外径よりも大きくなっている。平板４３のうち、ミラー２１の４つのタブ２６，２６，…と対向する４箇所に当接部４２ａ，４２ａ，…が設けられ、第１ヒンジ２４，２４と対向する２箇所には、当接部４２ｂ，４２ｂが設けられている。ミラー２１が揺動した際に、当接部４２ａ，４２ａ，…にはタブ２６，２６，…が当接し、当接部４２ｂ，４２ｂには、第１ヒンジ２４及びジンバル２２の膨出部２２ａが当接する。
A
このように構成されたミラーデバイス１の駆動について説明する。 The driving of the mirror device 1 configured as described above will be described.
電極基板３においては、枠体３２がグランドに接続される一方、駆動電極３１，３１，…に駆動電圧が印加される。このとき、ミラー基板２及びストッパ４もグランドに接続されることになる。駆動電極３１に駆動電圧が印加されると、駆動電極３１とミラー２１との間に静電力が生じ、ミラー２１が駆動電極３１の方へ引き寄せられる。その結果、ミラー２１は、Ｘ軸及びＹ軸回りに揺動する。３つの駆動電極３１，３１，…に印加する電圧を調整することによって、ミラー２１をその法線方向が所望の方向を向くように揺動させることができる。
In the
ここで、ミラー２１がある程度、揺動すると、タブ２６又は第１ヒンジ２４及び膨出部２２ａがストッパ４の当接部４２ａ又は当接部４２ｂに当接する。これにより、ミラー２１の揺動が制限される。
Here, when the
また、場合によっては、ミラー２１は、揺動するだけでなく、駆動電極３１の方へ全体的に沈み込む可能性もある。例えば、３つの駆動電極３１，３１，…に同じ大きさの駆動電圧を印加した場合等である。このような場合、タブ２６，２６，…並びに第１ヒンジ２４，２４及び膨出部２２ａ，２２ａがストッパ４の当接部４２ａ，…，４２ｂ，…に当接して、ミラー２１の沈み込みを制限する。このように、ストッパ４がミラー２１の揺動や沈み込みを制限することによって、ミラー２１の駆動電極３１への衝突が防止される。
In some cases, the
このように構成されたミラーデバイス１の製造方法の一例について説明する。 An example of a manufacturing method of the mirror device 1 configured as described above will be described.
ＳＯＩ基板をエッチングすることによりミラー基板２を形成する。シリコン基板をエッチングすることによりストッパ４を形成する。さらに、シリコン基板をエッチングすることにより電極基板３を形成する。その後、ミラー基板２とストッパ４とを接合する。また、ストッパ４と電極基板３とを接合する。こうして、ミラーデバイス１が製造される。
The
続いて、ミラー基板２の製造方法、特に、ミラー基板２のスパッタリングについて、より詳細に説明する。図４は、スパッタリング用モジュール５の分解斜視図であり、図５は、スパッタリング用モジュール５の断面図であり、図６は、スパッタリング用モジュール５の部分的な平面図であり、図７は、スパッタリング用モジュール５の部分的な下面図である。
Subsequently, a manufacturing method of the
スパッタリング用モジュール５は、ＳＯＩ基板５０と、該ＳＯＩ基板５０が設置される枠体５１と、ＳＯＩ基板５０及び枠体５１を挟み込む第１マスク６及び第２マスク７とを備えている。ＳＯＩ基板５０は、半導体素子の一例である。
The
ＳＯＩ基板５０に、エッチング等を施すことによって、前記ミラー２１、ジンバル２２、枠体２３、第１ヒンジ２４，２４、第２ヒンジ２５，２５及びタブ２６，２６，…を形成する。尚、この段階では、ミラー２１のうちミラー本体部２１ａだけが形成されており、金属膜２１ｂは成膜されていない。同様に、第１及び第２ヒンジ２４，２５のうちヒンジ本体部２４ａ，２５ａだけが形成されており、金属膜２４ｂ，２５ｂは成膜されていない。これらミラー本体部２１ａ、ジンバル２２、枠体２３、ヒンジ本体部２４ａ，２５ａ及びタブ２６を１つのミラーユニット２０として、１枚のＳＯＩ基板５０に複数のミラーユニット２０，２０，…を形成する。図４の例では、１枚のＳＯＩ基板５０に６個のミラーユニット２０，２０，…が形成されている。ＳＯＩ基板５０は、長方形状である。ミラーユニット２０，２０，…は、２×３の行列状に配列されている。
The
次に、スパッタリング用モジュール５を組み立てる。まず、ＳＯＩ基板５０を枠体５１に組み込む。
Next, the
枠体５１は、長方形状の枠体であり、その中央に長方形状の開口部５２を有する。枠体５１の開口部５２には、段差５３が設けられている。すなわち、開口部５２は、相対的に大きな第１開口部５４と、相対的に小さな第２開口部５５とを有している。第１開口部５４は、ＳＯＩ基板５０の外周形状よりも若干大きい。第２開口部５５は、ＳＯＩ基板５０の外周形状よりも小さい。第１開口部５４の深さは、ＳＯＩ基板５０の厚みと略同一である。また、第２開口部５５の深さは、ＳＯＩ基板５０のうちシリコン基板及び酸化膜の厚みと略同一である。ＳＯＩ基板５０は、第１開口部５４内に組み込まれ、段差５３上に設置される。このとき、ミラー本体部２１ａ等が形成されたシリコン薄膜が段差５３と対向する一方、縦壁２３ａが第１開口部５４から外方へ露出するようにして、ＳＯＩ基板５０が枠体５１に組み込まれる。このとき、枠体５１の第１開口部５４側の表面とＳＯＩ基板５０の縦壁２３ａとは、面一になっている。また、ミラー本体部２１ａ、ジンバル２２、枠体２３、ヒンジ本体部２４ａ，２５ａ及びタブ２６は、第２開口部５５を介して、該第２開口部５５側に露出している。
The
続いて、第１及び第２マスク６，７を枠体５１に配置する。第１マスク６は、第１開口部５４側から、第２マスク７は、第２開口部５５側から枠体５１に配置される。
Subsequently, the first and
第１マスク６は、ミラーユニット２０の個数に対応した複数の開口部６１，６１，…を有している。各開口部６１は、図５に示すように、径の比較的大きな円形の大径部６１ａと、大径部６１ａより径が小さい円形の小径部６１ｂとを有し、段差状に形成されている。大径部６１ａ及び小径部６１ｂは、同心円状に形成されている。小径部６１ｂは、ミラー本体部２１ａの外周形状よりも小さい。第１マスク６は、小径部６１ｂがＳＯＩ基板５０と近接する状態で、即ち、大径部６１ａが外側を向くようにして枠体５１に配置される。
The
第２マスク７は、第１マスク６と同様の構成となっている。すなわち、第２マスク７は、ミラーユニット２０の個数に対応した複数の開口部７１，７１，…を有している。各開口部７１は、図５に示すように、径の比較的大きな円形の大径部７１ａと、大径部７１ａより径が小さい円形の小径部７１ｂとを有し、段差状に形成されている。大径部７１ａ及び小径部７１ｂは、同心円状に形成されている。小径部７１ｂは、ミラー本体部２１ａの外周形状よりも小さい。第２マスク７は、小径部７１ｂがＳＯＩ基板５０と近接する状態で、即ち、大径部７１ａが外側を向くようにして枠体５１に配置される。
The
尚、第１及び第２マスク６，７は、金属プレートをエッチングすることによって形成されている。例えば、大径部をエッチングにより形成した金属プレートと小径部をエッチングにより形成した金属プレートとを溶接等により接合することによって第１及び第２マスク６，７を作成することができる。
The first and
ここで、第１及び第２マスク６，７は、第１マスク６の開口部６１及び第２マスク７の開口部７１がそれぞれミラー本体部２１ａと同軸上に配置されるように、ＳＯＩ基板５０に対して位置決めされる。例えば、第１及び第２マスク６，７にはそれぞれ、位置決め用の貫通孔が形成されている。一方、ＳＯＩ基板５０の両面における前記貫通孔と対応する位置には、位置決め用パターン（目印）が設けられている。そして、第１マスク６を枠体５１に配置する際には、顕微鏡等を使って、第１マスク６の貫通孔を介してＳＯＩ基板５０の位置決め用パターンが視認できる位置に第１マスク６を配置する。同様に、第２マスク７を枠体５１に配置する際には、顕微鏡等を使って、第２マスク７の貫通孔を介してＳＯＩ基板５０の位置決め用パターンが視認できる位置に第２マスク７を配置する。
Here, the first and
別の例としては、第１及び第２マスク６，７にはそれぞれ、位置決め用の貫通孔が形成されている。この貫通孔の位置は、ＳＯＩ基板５０のヒンジ本体部２４ａに対応する位置となっている。そして、第１マスク６を枠体５１に配置する際には、顕微鏡等を使って、第１マスク６の貫通孔を介してＳＯＩ基板５０のヒンジ本体部２４ａが視認できる位置に第１マスク６を配置する。同様に、第２マスク７を枠体５１に配置する際には、顕微鏡等を使って、第２マスク７の貫通孔を介してＳＯＩ基板５０のヒンジ本体部２４ａが視認できる位置に第２マスク７を配置する。
As another example, a positioning through-hole is formed in each of the first and
その後、第１及び第２マスク６，７は、枠体５１に対して接着剤、接着テープ又は金属フック等で固定される。こうして、第１及び第２マスク６，７は、ＳＯＩ基板５０と対向した状態で配置される。
Thereafter, the first and
ここで、第１マスク６が前述の如く位置決めされた結果、図６に示すように、第１マスク６は、ジンバル２２、枠体２３、ヒンジ本体部２４ａ，２５ａ及びタブ２６を覆う一方、開口部６１を介してミラー本体部２１ａの裏面を露出させている。ただし、小径部６１ｂは、ミラー本体部２１ａの外周形状よりも小さいので、開口縁部６１ｃは、図５に示すように、ミラー本体部２１ａの外周縁よりも半径方向内側へ張り出している。そのため、ミラー本体部２１ａの周縁部は、開口縁部６１ｃで覆われている。また、第１マスク６は、ＳＯＩ基板５０のうち縦壁２３ａに当接しているので、ＳＯＩ基板５０のシリコン薄膜には当接していない。そのため、開口縁部６１ｃと、ミラー本体部２１ａ及びヒンジ本体部２４ａ，２５ａとの間には間隔Ａが設けられている。開口縁部６１ｃの、ミラー本体部２１ａの外周縁からの張り出し量Ｂは、開口縁部６１ｃとミラー本体部２１ａ等との間の間隔Ａと同じに設定されている。ミラー本体部２１ａは、第１領域の一例であり、ヒンジ本体部２４ａ，２５ａは、第２領域の一例である。
Here, as a result of the positioning of the
また、第２マスク７が前述の如く位置決めされた結果、図７に示すように、第２マスク７は、ジンバル２２、枠体２３、ヒンジ本体部２４ａ，２５ａ及びタブ２６を覆う一方、開口部７１を介してミラー本体部２１ａの表面を露出させている。ただし、小径部７１ｂは、ミラー本体部２１ａの外周形状よりも小さいので、開口縁部７１ｃは、ミラー本体部２１ａの外周縁よりも半径方向内側へ張り出している。そのため、ミラー本体部２１ａの周縁部は、第２マスク７の開口縁部７１ｃで覆われている。また、第２マスク７は、枠体５１のうち第２開口部５５側の表面に当接しているので、ＳＯＩ基板５０のシリコン薄膜には当接していない。そのため、図５に示すように、開口縁部７１ｃと、ミラー本体部２１ａ、ヒンジ本体部２４ａ，２５ａとの間には間隔Ａが設けられている。開口縁部７１ｃの、ミラー本体部２１ａの外周縁からの張り出し量Ｂは、第２マスク７とミラー本体部２１ａ等との間の間隔Ａと同じに設定されている。第２マスク７の間隔Ａ及び張り出し量Ｂは、第１マスク６の間隔Ａ及び張り出し量Ｂと同じである。
Further, as a result of the positioning of the
次に、こうして組み立てられたスパッタリング用モジュール５をスパッタ装置（図示省略）に投入し、スパッタリングを行う。尚、スパッタリング用モジュール５を１つずつスパッタリングしてもよいし、複数のスパッタリング用モジュール５，５，…をキャリアプレート等に設置し、まとめてスパッタリングしてもよい。
Next, the
スパッタ装置においては、チャンバ内に金属ターゲットとしての金が配置されている。チャンバ内にはスパッタガスが供給されており、チャンバ内を所定の圧力に調整すると共に所定の電圧をかけることによりスパッタリングが行われる。スパッタリング用モジュール５は、ＳＯＩ基板５０の法線方向（即ち、厚み方向）が金属ターゲットの法線方向（即ち、金属ターゲットにイオンが入射する方向）と一致する状態でチャンバ内に設置される。スパッタリング用モジュール５は、第１マスク６側と第２マスク７側とからスパッタリングされる。第１マスク６側からのスパッタリングと第２マスク７側からのスパッタリングとは同時に行われてもよいし、別々に行われてもよい。
In the sputtering apparatus, gold as a metal target is disposed in the chamber. Sputtering gas is supplied into the chamber, and sputtering is performed by adjusting the inside of the chamber to a predetermined pressure and applying a predetermined voltage. The
このとき、金属ターゲットから飛散するスパッタ粒子の角度分布は、以下の式（１）により表される。 At this time, the angular distribution of sputtered particles scattered from the metal target is expressed by the following formula (1).
ここで、Ｓ（Ｅ，θ）は、エネルギＥを有する粒子が金属ターゲットに対して垂直に入射したときに、金属ターゲットの法線方向に対してθの角度で飛散するスパッタ粒子のｆｌｕｘであり、α（Ｍ１／Ｍ２）は、ターゲットに入射する粒子の質量Ｍ１とスパッタ粒子の質量Ｍ２との比の関数であって、エネルギＥとは独立しており、ＵＳは、金属ターゲットにおける表面結合エネルギであり、Ｅｔｈは、スパッタのしきい値エネルギであり、γ（θ）は、スパッタ粒子の飛散角度θの関数であって、エネルギＥとは独立している。式（１）をグラフで表すと、図８に示すようになる。 Here, S (E, θ) is a flux of sputtered particles that scatter at an angle θ with respect to the normal direction of the metal target when particles having energy E are perpendicularly incident on the metal target. , alpha (M 1 / M 2) is a function of the ratio of the mass M 2 of the mass M 1 and sputtered particles of particles incident on the target is independent of the energy E, U S is a metal It is the surface binding energy at the target, E th is the threshold energy of sputtering, γ (θ) is a function of the scattering angle θ of the sputtered particles, and is independent of energy E. Expression (1) is represented by a graph as shown in FIG.
入射する粒子のエネルギＥは、放電電圧に比例している。放電電圧が或る程度大きくなると、粒子が金属ターゲットに対して垂直に入射するので、上記式（１）が成り立つ。図８からわかるように、エネルギＥが小さい場合は、金属ターゲットの法線方向に対して約４５°又は約−４５°（以下、飛散角度については、正負を考慮せず、絶対値で説明する。）で飛散するスパッタ粒子が略最大となる。そして、エネルギＥが大きくなるにつれて、金属ターゲットの法線方向に飛散するスパッタ粒子の割合が増加していく。前記ミラーデバイス１においては、シリコン表面に金を成膜させて、鏡面を形成する。この場合、粒子のエネルギが大きすぎると、金がシリコン内に拡散してしまい、適切な鏡面を形成することができない。そのため、ミラーデバイス１のスパッタリングにおいては、粒子のエネルギを比較的小さくする必要がある。そうすると、前述の如く、金属ターゲットの法線方向に対して約４５°で飛散するスパッタ粒子の量が多くなる。 The energy E of the incident particles is proportional to the discharge voltage. When the discharge voltage is increased to some extent, the particles are perpendicularly incident on the metal target, and thus the above formula (1) is established. As can be seen from FIG. 8, when the energy E is small, about 45 ° or about −45 ° with respect to the normal direction of the metal target (hereinafter, the scattering angle will be described as an absolute value without considering positive / negative). )), The sputtered particles scattered are substantially maximized. As the energy E increases, the proportion of sputtered particles that scatter in the normal direction of the metal target increases. In the mirror device 1, gold is deposited on the silicon surface to form a mirror surface. In this case, if the energy of the particles is too large, gold diffuses into the silicon and an appropriate mirror surface cannot be formed. Therefore, in sputtering of the mirror device 1, it is necessary to make the particle energy relatively small. Then, as described above, the amount of sputtered particles scattered at about 45 ° with respect to the normal direction of the metal target increases.
前記スパッタ装置においてはＳＯＩ基板５０の法線方向と金属ターゲットの法線方向とを一致させているため、飛散角度が約４５°のスパッタ粒子が多くなると、ミラー本体部２１ａにおける、第１及び第２マスク６，７の開口部６１，７１から露出する部分（以下、単に「露出部分」という）のうち、開口縁近傍の部分には、十分な膜厚の金属膜２１ｂを形成できない。このことについて、第２マスク７を参照しながら説明する。すなわち、露出部分のうち開口部７１の中央に対応する部分（以下、単に「中央部分」という）には、様々な角度から飛散するスパッタ粒子が到達して成膜される。それに対して、露出部分のうち開口部７１の開口縁に対応する部分（以下、単に「周縁部分」という）には、ミラー本体部２１ａの法線方向に対して傾斜して飛散するスパッタ粒子のうち、半径方向外側から飛散してくるものが、第２マスク７にブロックされて到達しない。つまり、露出部分のうち周縁部分には、ミラー本体部２１ａの法線方向に飛散するスパッタ粒子及びミラー本体部２１ａの法線方向に対して傾斜して半径方向内側から飛散するスパッタ粒子が主に付着する。その結果、露出部分の周縁部分における金属膜２１ｂの膜厚は、中央部分に比べて、薄くなる。この金属膜２１ｂは、ミラー２１の鏡面を形成する部分である。そのため、膜厚が均一である部分は鏡面として適切に機能するが、膜厚が薄くなっている部分は、金属膜２１ｂ表面がミラー本体部２１ａの表面とは平行ではなく、鏡面としては不適切である。このように、ミラー本体部２１ａに形成される金属膜２１ｂのうち鏡面として有効に機能する部分の面積（以下、単に「有効面積」という）は、開口部７１の開口面積よりも小さくなる。
In the sputtering apparatus, the normal direction of the
それに対して、第２マスク７の開口部７１を段差形状にすることによって、開口部７１の開口面積が内側（ＳＯＩ基板５０に近い側）に比べて外側（ＳＯＩ基板５０から遠い側）の方が大きくなっている。これにより、ＳＯＩ基板５０の法線方向に対して傾斜して、半径方向外側から飛散するスパッタ粒子を、ＳＯＩ基板５０の露出部分において、できる限り半径方向外側の部分に到達させることができる。これにより、金属膜２１ｂの有効面積を拡大することができる。例えば、ＳＯＩ基板５０の法線方向に対して４５°の角度で傾斜して、半径方向外側から飛散するスパッタ粒子について考える。図９に示すように、内周径が一定の円筒状の開口部７１’が第２マスク７に形成されているとすると、４５°の角度で傾斜して飛散するスパッタ粒子のうち、第２マスク７の外表面（ＳＯＩ基板５０から遠い側の表面）における開口部７１’の開口縁よりも半径方向内側へ飛散するスパッタ粒子Ｐ１が、ミラー本体部２１ａの露出部分に到達する。それに対し、図１０に示すように、開口部７１を第２マスク７の外側ほど大きくなるように形成することによって、４５°の角度で傾斜して飛散してくるスパッタ粒子のうち、図９の例よりも半径方向外側から飛散してくるスパッタ粒子Ｐ２を、ミラー本体部２１ａの露出部分に到達させることができる。その結果、金属膜２１ｂの有効面積を拡大することができる。
On the other hand, by forming the
また、ＳＯＩ基板５０の法線方向に対して４５°の角度で飛散するスパッタ粒子が多い場合には、第２マスク７がミラー本体部２１ａ上に載置されていると、第２マスク７の開口縁部７１ｃとミラー本体部２１ａとで形成される隅部にスパッタ粒子が堆積してしまう。その結果、第２マスク７とミラー本体部２１ａとが結合されてしまい、第２マスク７をミラー本体部２１ａから引き剥がす必要がある。ミラー本体部２１ａの周縁部には第１及び第２ヒンジ２４，２５等の微細な構造が存在しており、第２マスク７をミラー本体部２１ａから引き剥がす際に第１及び第２ヒンジ２４，２５等を破損させる虞がある。
In addition, when there are many sputtered particles scattered at an angle of 45 ° with respect to the normal direction of the
そこで、本実施形態では、第２マスク７の開口縁部７１ｃとミラー本体部２１ａとの間に間隔Ａを設けている。こうすることによって、開口縁部７１ｃとミラー本体部２１ａとが金属膜２１ｂにより結合されることを防止することができる。
Therefore, in the present embodiment, the interval A is provided between the opening
ところが、第２マスク７の開口縁部７１ｃとミラー本体部２１ａとの間に間隔Ａを設けると、ミラー本体部２１ａの法線方向に対して４５°の角度で半径方向内側から飛散してくるスパッタ粒子Ｐ３が開口縁部７１ｃとミラー本体部２１ａとの間に入り込むようになる。その結果、第１及び第２ヒンジ２４，２５のヒンジ本体部２４ａ，２５ａにも金属膜２４ｂ，２５ｂが形成されることになる。ヒンジ本体部２４ａ，２５ａに金属膜２４ｂ，２５ｂが形成されると、第１及び第２ヒンジ２４，２５のねじり剛性が増大してしまう。第１及び第２ヒンジ２４，２５のねじり剛性はミラー２１の揺動の応答性に影響を与えるため、ねじり剛性の増大は好ましくない。そのため、ねじり剛性の観点からは、ヒンジ本体部２４ａ，２５ａに形成される金属膜２４ｂ，２５ｂは薄い方が好ましく、ヒンジ本体部２４ａ，２５ａに金属膜２４ｂ，２５ｂが形成されていないことがより好ましい。
However, when the gap A is provided between the opening
一方、ミラーデバイス１を駆動する際には、枠体３２をグランドに接続することで、第１ヒンジ２４，第２ヒンジ２５及びジンバル２２を介してミラー２１もグランドに接続され、ミラー２１と駆動電極３１とに駆動電圧を印加される。そのため、第１及び第２ヒンジ２４，２５の電気抵抗は、小さい方が好ましい。その観点からは、ヒンジ本体部２４ａ，２５ａに金属膜２４ｂ，２５ｂが形成されることは好ましい。つまり、ねじり剛性の増大の防止と電気抵抗の低減とを両立させる場合には、ヒンジ本体部２４ａ，２５ａに金属膜２４ｂ，２５ｂを薄く形成することが好ましい。
On the other hand, when the mirror device 1 is driven, the
そこで、本実施形態では、第２マスク７の開口縁部７１ｃを、ミラー本体部２１ａの外周縁よりも半径方向内側へ張り出させている。こうすることによって、ヒンジ本体部２４ａ，２５ａに到達するスパッタ粒子を低減することができる。
Therefore, in the present embodiment, the opening
さらに、ミラー本体部２１ａの外周縁から半径方向内側への開口縁部７１ｃの張り出し量Ｂは、開口縁部７１ｃとミラー本体部２１ａとの間隔Ａと同じになっている。こうすることによって、少なくともミラー本体部２１ａの法線方向に対する飛散角度が４５°以下のスパッタ粒子がヒンジ本体部２４ａ，２５ａまで到達することを阻止することができる。前述の如く、シリコン基板に金属を成膜させる場合には飛散角度が約４５°のスパッタ粒子が略最大となるので、スパッタ粒子の大部分をヒンジ本体部２４ａ，２５ａに到達しないようにブロックすることができる。
Further, the protruding amount B of the opening
一方、飛散角度が４５°より大きいスパッタ粒子は、ヒンジ本体部２４ａ，２５ａに到達する。しかし、飛散してくるスパッタ粒子の量は比較的少なく、また、該スパッタ粒子はヒンジ本体部２４ａ，２５ａの表面に対して大きな角度で入射するため、ヒンジ本体部２４ａ，２５ａに形成される金属膜２４ｂ，２５ｂは、図１１に示すように、ミラー本体部２１ａに形成される金属膜２１ｂに比べて薄くなる。
On the other hand, sputtered particles having a scattering angle greater than 45 ° reach the hinge
また、開口縁部７１ｃは、周方向に延びているので、ヒンジ本体部２４ａ，２５ａの周方向両側の部分も覆っている。そのため、ヒンジ本体部２４ａ，２５ａに対して周方向から飛散してくるスパッタ粒子も、開口縁部７１ｃによりブロックすることができる。つまり、ヒンジ本体部２４ａ，２５ａへ飛散してくるスパッタ粒子のほとんどは、半径方向内側から飛散してくるものである。そのため、ヒンジ本体部２４ａのうち、略半径方向に直線状に延びる直線部には、図１２に示すように、表面と裏面に金属膜２４ｂ，２４ｂが形成される一方、側面には金属膜が形成され難い。直線部の全面に金属膜が形成される構成に比べて、直線部の表面及び裏面だけに金属膜２４ｂ，２４ｂが形成される構成の方がねじり剛性が小さい。第１ヒンジ２４の大部分は直線部で構成されているため、直線部に形成される金属膜２４ｂ，２４ｂを低減することによって、第１ヒンジ２４のねじり剛性の増大を抑制することができる。第２ヒンジ２５についても、同様に、直線部に形成される金属膜２５ｂ，２５ｂを低減され、それによって、第２ヒンジ２５のねじり剛性の増大が抑制される。
Moreover, since the opening
尚、開口縁部７１ｃの張り出し量Ｂを増加させれば、ヒンジ本体部２４ａ，２５ａに金属膜２４ｂ，２５ｂが形成されないようにすることもできる。ただし、ミラー本体部６１ａに形成された金属膜２１ｂの有効面積が小さくなってしまう。したがって、金属膜２１ｂの有効面積よりもヒンジ本体部２４ａ，２５ａに成膜しないことを優先する場合には、開口縁部７１ｃの張り出し量Ｂを増加させればよい。
It should be noted that the
以上の説明は、第１マスク６においても同様である。第１マスク６の開口部６１から露出するのは、ミラー本体部２１ａの裏面であって鏡面として機能する必要はない。ただし、ミラー本体部２１ａの反りを防止するためには、ミラー本体部２１ａの裏面にも表面と同様の金属膜２１ｂを形成する必要がある。
The above description also applies to the
したがって、本実施形態に係る半導体素子の製造方法は、ミラー本体部２１ａとミラー本体部２１ａに隣接するヒンジ本体部２４ａ，２５ａとを有するＳＯＩ基板５０の表面にスパッタリングにより金属膜２１ｂを成膜させるものであり、開口部６１を有する第１マスク６をＳＯＩ基板５０に対向させて配置する工程と、前記開口部６１を介して前記ＳＯＩ基板５０の表面に成膜するスパッタリング工程とを含み、前記第１マスク６は、前記ヒンジ本体部２４ａ，２５ａを覆う一方、前記開口部６１からミラー本体部２１ａを露出させており、前記開口部６１は、前記ＳＯＩ基板５０から離れるほど大きくなっており、前記開口部６１のうち前記ＳＯＩ基板５０の開口縁部６１ｃは、前記ヒンジ本体部２４ａ，２５ａとの間に間隔Ａを有している。また、前記半導体素子の製造方法は、開口部７１を有する第２マスク７をＳＯＩ基板５０に対向させて配置する工程と、前記開口部７１を介して前記ＳＯＩ基板５０の表面に成膜するスパッタリング工程とを含み、前記第２マスク７は、前記ヒンジ本体部２４ａ，２５ａを覆う一方、前記開口部７１からミラー本体部２１ａを露出させており、前記開口部７１は、前記ＳＯＩ基板５０から離れるほど大きくなっており、前記開口部７１のうち前記ＳＯＩ基板５０の開口縁部７１ｃは、前記ヒンジ本体部２４ａ，２５ａとの間に間隔Ａを有している。
Therefore, in the method for manufacturing a semiconductor device according to this embodiment, the
前記の構成によれば、開口縁部６１ｃ，７１ｃとＳＯＩ基板５０との間に間隔Ａを設けることによって、ＳＯＩ基板５０と第１及び第２マスク６，７のそれぞれとが金属膜を介して結合することを防止することができる。その結果、第１及び第２マスク６，７をＳＯＩ基板５０から引き剥がす必要がなく、第１及び第２ヒンジ２４，２５を破損させてしまうことを防止することができる。
According to the above configuration, by providing the gap A between the opening
また、開口部６１，７１を介してＳＯＩ基板５０をスパッタリングする構成では、開口部６１，７１から露出する、ＳＯＩ基板５０の露出部分のうち、開口部６１，７１の開口縁近傍の部分には、十分な膜厚の金属膜２１ｂを形成できない。すなわち、ＳＯＩ基板５０の法線方向に対して傾斜して、半径方向外側から飛散するスパッタ粒子を第１及び第２マスク６，７がブロックするため、露出部分の周縁部分の金属膜２１ｂの膜厚が薄くなってしまう。そして、スパッタ粒子のうち、飛散方向がＳＯＩ基板５０の法線方向に対して傾斜する成分が多くなるほど、膜厚が十分でない領域が拡大する。さらに、前述のように、開口縁部６１ｃ，７１ｃとＳＯＩ基板５０とを離間させる構成においては、半径方向外方から飛散してくるスパッタ粒子がより多くブロックされるため、膜厚が十分でない領域がさらに拡大する。それに対して、前記の構成によれば、開口部６１，７１は、第１及び第２マスク６，７の外表面に近づくほど大きくなるように形成されている。これにより、ＳＯＩ基板５０の法線方向に対して傾斜して、半径方向外側から飛散するスパッタ粒子を露出部分のより半径方向外側まで到達させることができる。これにより、ミラー本体部２１ａに形成される金属膜２１ｂの有効面積を拡大することができる。
Further, in the configuration in which the
よって、第１及び第２マスク６，７とＳＯＩ基板５０との結合の防止と金属膜２１ｂの有効面積の拡大とを両立させることができる。
Therefore, it is possible to achieve both the prevention of the coupling between the first and
さらに、開口縁部６１ｃ，７１ｃは、少なくともヒンジ本体部２４ａ，２５ａを覆っているため、ヒンジ本体部２４ａ，２５ａまで到達するスパッタ粒子を低減することができる。それにより、第１及び第２ヒンジ２４，２５の金属膜２４ｂ，２５ｂを薄くできる。その結果、第１及び第２ヒンジ２４，２５のねじり剛性の増大を防止することができる。また、ヒンジ本体部２４ａ，２５ａに金属膜２４ｂ，２５ｂが形成されるとしても、該金属膜２４ｂ，２５ｂをミラー本体部２１ａに形成される金属膜２１ｂよりも薄くすることができる。ミラー２１を静電力で駆動する場合には、第１及び第２ヒンジ２４，２５の電気抵抗が小さいことが好ましい。つまり、比較的薄い金属膜２４ｂ，２５ｂをヒンジ本体部２４ａ，２５ａに形成することによって、第１及び第２ヒンジ２４，２５のねじり剛性の増大を抑制しつつ、第１及び第２ヒンジ２４，２５の電気抵抗を低減することができる。
Furthermore, since the opening
さらに、開口縁部６１ｃ，７１ｃをヒンジ本体部２４ａ，２５ａよりもミラー本体部２１ａ側に張り出させている。これにより、ヒンジ本体部２４ａ，２５ａまで到達するスパッタ粒子をより低減することができる。その結果、第１及び第２ヒンジ２４，２５のねじり剛性の増大をより一層防止することができる。ここで、ミラー本体部２１ａの外周縁から半径方向内側への開口縁部６１ｃ，７１ｃの張り出し量Ｂを、開口縁部６１ｃ，７１ｃとミラー本体部２１ａとの間の間隔Ａ以下としている。これにより、開口縁部６１ｃ，７１ｃの張り出し量Ｂが大きすぎて、金属膜２１ｂの有効面積を減少させることを防止することができる。
Further, the opening
また、第１及び第２ヒンジ２４，２５の大部分を半径方向に延びる直線部で構成することによって、ヒンジ本体部２４ａ，２５ａの側面に形成される金属膜２４ｂ，２５ｂを低減することができる。これにより、第１及び第２ヒンジ２４，２５のねじり剛性の増大をより一層抑制することができる。
Further, by configuring most of the first and second hinges 24 and 25 with straight portions extending in the radial direction, the
さらに、ＳＯＩ基板５０と第１及び第２マスク６，７をモジュール化することによって、ＳＯＩ基板５０と第１及び第２マスクとの位置精度を向上させることができると共に、スパッタリングの作業性を向上させることができる。すなわち、前記製造方法においては、ＳＯＩ基板５０のミラー本体部２１ａ、第１ヒンジ２４及び第２ヒンジ２５と、第１及び第２マスク６，７の開口部６１，７１との位置合わせが重要となる。ＳＯＩ基板５０と第１及び第２マスク６，７をスパッタリング用モジュール５としてモジュール化することによって、ＳＯＩ基板５０と第１及び第２マスク６，７とを一度位置決めしておけば、その後に両者の位置関係がずれることを防止することができる。例えば、スパッタリング用モジュール５をスパッタ装置に設置する際に、ＳＯＩ基板５０と第１及び第２マスク６，７との位置関係を厳しく管理する必要がなくなる。そのため、スパッタリングの作業性を向上させることができる。
Further, by modularizing the
また、ミラーデバイス１は、ミラー２１と、枠体２３と、該ミラー２１と該枠体２３とを連結する第１及び第２ヒンジ２４，２５と、該ミラー２１と対向して配置され、該ミラー２１を駆動する駆動電極３１とを有し、前記ミラー２１の表面には、金属膜２１ｂが設けられており、前記第１及び第２ヒンジ２４，２５の表面には、前記ミラー２１の金属膜２１ｂよりも薄い金属膜２４ｂ，２５ｂが設けられている。
The mirror device 1 is disposed opposite to the
この構成によれば、第１及び第２ヒンジ２４，２５のねじり剛性を低減しつつ、第１及び第２ヒンジ２４，２５の電気抵抗を低減することができる。 According to this configuration, the electrical resistance of the first and second hinges 24 and 25 can be reduced while the torsional rigidity of the first and second hinges 24 and 25 is reduced.
《その他の実施形態》
前記実施形態について、以下のような構成としてもよい。
<< Other Embodiments >>
About the said embodiment, it is good also as following structures.
例えば、ミラー基板２は、前記の構成に限られるものではない。例えば、ミラー２１は、ジンバル２２が設けられておらず、一組のヒンジを介して枠体２３に支持される構造であってもよい。この場合、ミラー２１は、一組のヒンジを通る軸回りに揺動することになる。さらに、ミラー２１は、１つのヒンジを介して枠体２３に支持される構造であってもよい。この場合、ミラー２１は、１つのヒンジを基点として揺動することになる。ミラー２１の形状は、前記実施形態に限られるものではない。ミラー２１は、四角形や六角形等の多角形であってもよい。
For example, the
また、ミラーデバイス１の構成は、前記実施形態に限られるものではない。電極基板３は、前記の構成に限られるものではない。例えば、１つのミラー２１に対して、３つの駆動電極３１，３１，…が設けられているが、これに限られるものではない。駆動電極３１は、ミラー２１に対して１つであっても、２つであっても、４つ以上であってもよい。さらに、絶縁部３３は、前記の構成に限られるものではない。また、ストッパ４は、設けなくてもよい。
Further, the configuration of the mirror device 1 is not limited to the above embodiment. The
第１及び第２マスク６，７の開口部６１，７１は、円形であるが、これに限られるものではない。開口部６１，７１は、ヒンジ本体部２４ａ，２５ａを覆い且つ、ミラー本体部２１ａを少なくとも部分的に露出させることができる限りは、任意の形状とすることができる。
The
また、開口部６１，７１は、段差状に形成されているが、これに限られるものではない。開口部６１，７１は、半導体素子から離れるほど開口が大きくなる形状であれば、任意の形状を採用することができる。例えば、開口部６１，７１は、外表面に向かって漸次拡径するすり鉢状に形成されていてもよい。
Moreover, although the opening
前記実施形態では、ＳＯＩ基板５０と枠体５１とが面一に組み込まれるので、第１マスク６は、ＳＯＩ基板５０及び枠体５１と接触する状態で配置されているが、これに限られるものではない。ＳＯＩ基板５０が枠体５１よりも突出してれば、第１マスク６は、ＳＯＩ基板５０と接触し且つ、枠体５１と接触しない状態で配置されてもよい。また、ＳＯＩ基板５０が枠体５１よりも凹んだ状態であれば、第１マスク６は、枠体５１と接触し且つ、ＳＯＩ基板５０と接触しない状態で配置されてもよい。ただし、第１マスク６とミラー本体部２１ａとの距離と、第２マスク７とミラー本体部２１ａとの距離が同じになることが好ましい。
In the above embodiment, since the
また、前記実施形態では、ミラー本体部２１ａの外周縁から半径方向内側への開口縁部６１ｃ，７１ｃの張り出し量Ｂを、開口縁部６１ｃ，７１ｃとミラー本体部２１ａとの間の間隔Ａと同じになっているが、これに限られるものではない。例えば、張り出し量Ｂを間隔Ａ以下としてもよい。これにより、第１及び第２ヒンジ２４，２５の金属膜２４ｂ，２５ｂを薄くしつつ、金属膜２１ｂの有効面積の減少を防止することができる。あるいは、張り出し量Ｂを間隔Ａよりも大きくしてもよい。これにより、第１及び第２ヒンジ２４，２５の金属膜２４ｂ，２５ｂを可及的に薄くすることができ、場合によっては、第１及び第２ヒンジ２４，２５に金属膜を形成しないようにすることもできる。すなわち、前記実施形態では、第１及び第２ヒンジ２４，２５の表面に金属膜２４ｂ，２５ｂが形成されているが、第１及び第２ヒンジ２４，２５の表面に金属膜が形成されていなくてもよい。
In the embodiment, the amount B of the opening
前記実施形態では、ＳＯＩ基板５０と、枠体５１と、第１及び第２マスク６，７とでスパッタリング用モジュール５を構成しているが、これに限られるものではない。半導体素子と１つのマスクとを対向させて組み込んだモジュールであれば、任意の構成を採用することができる。例えば、ＳＯＩ基板５０と第１マスク６とをテープ又は接着剤で結合させて、スパッタリング用モジュールを構成してもよい。
In the embodiment, the
前記実施形態では、金で構成された金属膜を成膜しているが、これに限られるものではない。例えば、Ａｌ、Ｔｉ、Ｃｒ、Ｆｅ、Ｎｉ、Ｃｏ、Ｎｂ、Ｔａ、Ｐｔ等をターゲットに用い、これらの薄膜を形成する構成であってもよい。 In the above embodiment, the metal film made of gold is formed, but the present invention is not limited to this. For example, the thin film may be formed using Al, Ti, Cr, Fe, Ni, Co, Nb, Ta, Pt, or the like as a target.
さらに、前記実施形態ではミラーデバイス１を対象に説明したが、前記製造方法及び構成は、ミラーデバイス１に限定されるものではない。成膜させる領域と成膜させない領域とが隣接して設けられた半導体素子にスパッタリングを行う構成であれば、ＳＯＩ基板５０に限定されず、任意の半導体素子に前記製造方法及び構成を適用することができる。例えば、加速度センサ、ジャイロセンサ、圧力センサ、光学フィルタに前記製造方法及び構成を適用してもよい。
Furthermore, although the said embodiment demonstrated the mirror device 1 as object, the said manufacturing method and structure are not limited to the mirror device 1. FIG. The manufacturing method and configuration are not limited to the
尚、以上の実施形態は、本質的に好ましい例示であって、本発明、その適用物、あるいはその用途の範囲を制限することを意図するものではない。 In addition, the above embodiment is an essentially preferable illustration, Comprising: It does not intend restrict | limiting the range of this invention, its application thing, or its use.
以上説明したように、本発明は、半導体素子の製造方法、スパッタリング用モジュール及びミラーデバイスについて有用である。 As described above, the present invention is useful for semiconductor device manufacturing methods, sputtering modules, and mirror devices.
１ ミラーデバイス
２ ミラー基板
２１ ミラー
２１ａ ミラー本体部
２１ｂ 金属膜
２３ 枠体（ベース部）
２４ 第１ヒンジ（ヒンジ）
２４ａ ヒンジ本体部
２４ｂ 金属膜
２５ 第２ヒンジ（ヒンジ）
２５ａ ヒンジ本体部
２５ｂ 金属膜
３１ 駆動電極
５ スパッタリング用モジュール
５０ ＳＯＩ基板（半導体素子）
６ 第１マスク（マスク）
６１ 開口部
６１ｃ 開口縁部
７ 第２マスク（マスク）
７１ 開口部
７１ｃ 開口縁部
Ａ 間隔
Ｂ 張り出し量
DESCRIPTION OF SYMBOLS 1
24 First hinge (hinge)
24a
25a Hinge body
6 First mask (mask)
61
71
Claims (12)
開口部を有するマスクを前記半導体素子に対向させて配置する工程と、
前記開口部を介して前記半導体素子の表面に成膜するスパッタリング工程とを含み、
前記マスクは、前記第２領域を覆う一方、前記開口部から第１領域を露出させており、
前記開口部は、前記半導体素子から離れるほど大きくなっており、
前記開口部のうち前記半導体素子側の開口縁部は、前記第２領域との間に間隔を有している、半導体素子の製造方法。 A method for manufacturing a semiconductor element, comprising forming a thin film on a surface of a semiconductor element having a first region and a second region adjacent to the first region by sputtering,
Placing a mask having an opening facing the semiconductor element;
A sputtering step of forming a film on the surface of the semiconductor element through the opening,
The mask covers the second region, while exposing the first region from the opening,
The opening is larger as the distance from the semiconductor element increases.
The manufacturing method of a semiconductor element, wherein an opening edge on the semiconductor element side of the opening has a space between the second area.
前記マスクの開口縁部は、前記第２領域よりも前記第１領域の方へ張り出している、半導体素子の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
The manufacturing method of a semiconductor element, wherein an opening edge of the mask protrudes toward the first region from the second region.
前記マスクの開口縁部における、前記第２領域から前記第１領域の方への張り出し量は、該開口縁部と該第２領域との間隔以下である、半導体素子の製造方法。 In the manufacturing method of the semiconductor device according to claim 2,
The method of manufacturing a semiconductor element, wherein an amount of protrusion from the second region toward the first region at an opening edge of the mask is equal to or less than a distance between the opening edge and the second region.
前記半導体素子は、ミラーと、ベース部と、該ミラーと該ベース部とを連結するヒンジとを有するミラーデバイスであり、
前記第１領域は、ミラーに相当する領域であり、
前記第２領域は、ヒンジに相当する領域である、半導体素子の製造方法。 In the manufacturing method of the semiconductor device according to any one of claims 1 to 3,
The semiconductor element is a mirror device having a mirror, a base portion, and a hinge connecting the mirror and the base portion,
The first region is a region corresponding to a mirror,
The method of manufacturing a semiconductor element, wherein the second region is a region corresponding to a hinge.
前記マスクは、前記半導体素子の両面に設けられている、半導体素子の製造方法。 In the manufacturing method of the semiconductor device according to claim 4,
The method of manufacturing a semiconductor element, wherein the mask is provided on both surfaces of the semiconductor element.
前記マスクは、前記第２領域を覆う一方、前記開口部から第１領域を露出させており、
前記開口部は、前記半導体素子から離れるほど大きくなっており、
前記開口部のうち前記半導体素子側の開口縁部は、前記第２領域との間に間隔を有しているスパッタリング用モジュール。 A sputtering module that incorporates a semiconductor element having a first region and a second region adjacent to the first region, and a mask having an opening, facing each other,
The mask covers the second region, while exposing the first region from the opening,
The opening is larger as the distance from the semiconductor element increases.
A sputtering module in which an opening edge on the semiconductor element side of the opening is spaced from the second region.
前記マスクの開口縁部は、前記第２領域よりも前記第１領域の方へ張り出しているスパッタリング用モジュール。 The sputtering module according to claim 6, wherein
A sputtering module in which an opening edge of the mask protrudes toward the first region from the second region.
前記マスクの開口縁部における、前記第２領域から前記第１領域の方への張り出し量は、該開口縁部と該第２領域との間隔以下であるスパッタリング用モジュール。 The sputtering module according to claim 7,
The sputtering module in which the amount of protrusion from the second region toward the first region at the opening edge of the mask is equal to or less than the distance between the opening edge and the second region.
前記半導体素子は、ミラーと、ベース部と、該ミラーと該ベース部とを連結するヒンジとを有するミラーデバイスであり、
前記第１領域は、ミラーに相当する領域であり、
前記第２領域は、ヒンジに相当する領域であるスパッタリング用モジュール。 The sputtering module according to any one of claims 6 to 8,
The semiconductor element is a mirror device having a mirror, a base portion, and a hinge connecting the mirror and the base portion,
The first region is a region corresponding to a mirror,
The sputtering module, wherein the second region is a region corresponding to a hinge.
前記マスクは、前記半導体素子の両面に設けられているスパッタリング用モジュール。 The sputtering module according to claim 9, wherein
The mask is a sputtering module provided on both surfaces of the semiconductor element.
前記ミラーの表面には、金属膜が設けられており、
前記ヒンジの表面には、金属膜が設けられていないミラーデバイス。 A mirror device having a mirror, a base portion, a hinge connecting the mirror and the base portion, and a drive electrode disposed to face the mirror and driving the mirror,
A metal film is provided on the surface of the mirror,
A mirror device in which a metal film is not provided on a surface of the hinge.
前記ミラーの表面には、金属膜が設けられており、
前記ヒンジの表面には、前記ミラーの前記金属膜よりも薄い金属膜が設けられているミラーデバイス。 A mirror device having a mirror, a base portion, a hinge connecting the mirror and the base portion, and a drive electrode disposed to face the mirror and driving the mirror,
A metal film is provided on the surface of the mirror,
A mirror device, wherein a surface of the hinge is provided with a metal film thinner than the metal film of the mirror.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012070598A JP5903306B2 (en) | 2012-03-27 | 2012-03-27 | Semiconductor device manufacturing method and sputtering module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012070598A JP5903306B2 (en) | 2012-03-27 | 2012-03-27 | Semiconductor device manufacturing method and sputtering module |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013204041A true JP2013204041A (en) | 2013-10-07 |
| JP5903306B2 JP5903306B2 (en) | 2016-04-13 |
Family
ID=49523480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012070598A Active JP5903306B2 (en) | 2012-03-27 | 2012-03-27 | Semiconductor device manufacturing method and sputtering module |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5903306B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107236927A (en) * | 2017-06-16 | 2017-10-10 | 京东方科技集团股份有限公司 | Mask plate module, organic EL display panel and preparation method thereof |
| WO2020057653A1 (en) * | 2018-09-21 | 2020-03-26 | 华为技术有限公司 | Manufacturing method for display screen, display screen, and terminal |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0987828A (en) * | 1995-09-28 | 1997-03-31 | Murata Mfg Co Ltd | Formation of electrode of electronic part and device used for the same |
| JPH10204615A (en) * | 1997-01-21 | 1998-08-04 | Matsushita Electric Ind Co Ltd | Electronic component manufacturing equipment |
| JP2001013443A (en) * | 1999-06-29 | 2001-01-19 | Fujitsu Ltd | Galvano micro mirror |
| JP2001140055A (en) * | 1999-11-15 | 2001-05-22 | Nec Kagoshima Ltd | Sputtering system and sputtering method |
| US20020059903A1 (en) * | 2000-11-22 | 2002-05-23 | Sanyo Electric Co., Ltd. | Deposition mask and method of preparing the same |
| JP2002328316A (en) * | 2001-04-26 | 2002-11-15 | Fujitsu Ltd | Micromirror element and method of manufacturing the same |
| JP2004232025A (en) * | 2003-01-30 | 2004-08-19 | Ulvac Japan Ltd | Mask for vapor deposition and production method therefor |
| JP2005292321A (en) * | 2004-03-31 | 2005-10-20 | Miyota Kk | Method of manufacturing planar actuator |
| JP2007277605A (en) * | 2006-04-04 | 2007-10-25 | Epson Toyocom Corp | Piezoelectric substrate deposition jig, piezoelectric substrate, and piezoelectric substrate deposition method |
| JP2010056228A (en) * | 2008-08-27 | 2010-03-11 | Toshiba Corp | Semiconductor device and manufacturing method thereof |
-
2012
- 2012-03-27 JP JP2012070598A patent/JP5903306B2/en active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0987828A (en) * | 1995-09-28 | 1997-03-31 | Murata Mfg Co Ltd | Formation of electrode of electronic part and device used for the same |
| US5853805A (en) * | 1995-09-28 | 1998-12-29 | Murata Manufacturing Co., Ltd. | Apparatus and process for forming electrodes of electronic components |
| JPH10204615A (en) * | 1997-01-21 | 1998-08-04 | Matsushita Electric Ind Co Ltd | Electronic component manufacturing equipment |
| JP2001013443A (en) * | 1999-06-29 | 2001-01-19 | Fujitsu Ltd | Galvano micro mirror |
| JP2001140055A (en) * | 1999-11-15 | 2001-05-22 | Nec Kagoshima Ltd | Sputtering system and sputtering method |
| US20020059903A1 (en) * | 2000-11-22 | 2002-05-23 | Sanyo Electric Co., Ltd. | Deposition mask and method of preparing the same |
| JP2002220656A (en) * | 2000-11-22 | 2002-08-09 | Sanyo Electric Co Ltd | Mask for vapor deposition and manufacturing method therefor |
| JP2002328316A (en) * | 2001-04-26 | 2002-11-15 | Fujitsu Ltd | Micromirror element and method of manufacturing the same |
| JP2004232025A (en) * | 2003-01-30 | 2004-08-19 | Ulvac Japan Ltd | Mask for vapor deposition and production method therefor |
| JP2005292321A (en) * | 2004-03-31 | 2005-10-20 | Miyota Kk | Method of manufacturing planar actuator |
| JP2007277605A (en) * | 2006-04-04 | 2007-10-25 | Epson Toyocom Corp | Piezoelectric substrate deposition jig, piezoelectric substrate, and piezoelectric substrate deposition method |
| JP2010056228A (en) * | 2008-08-27 | 2010-03-11 | Toshiba Corp | Semiconductor device and manufacturing method thereof |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107236927A (en) * | 2017-06-16 | 2017-10-10 | 京东方科技集团股份有限公司 | Mask plate module, organic EL display panel and preparation method thereof |
| WO2020057653A1 (en) * | 2018-09-21 | 2020-03-26 | 华为技术有限公司 | Manufacturing method for display screen, display screen, and terminal |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5903306B2 (en) | 2016-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6412878B2 (en) | Manufacturing method of electronic parts | |
| JP5255565B2 (en) | Adjustable lens manufacturing method | |
| CN104968599B (en) | Micromechanical component having a membrane structure | |
| WO2021049292A1 (en) | Transducer | |
| JP5903306B2 (en) | Semiconductor device manufacturing method and sputtering module | |
| JP2005232474A (en) | Mask for vapor deposition | |
| CN102143906A (en) | MEMS device and method for manufacturing the same | |
| JP2008243450A (en) | Contact mechanism device, and method of manufacturing the same | |
| JP5053194B2 (en) | Movable structure and optical scanning mirror using the same | |
| JP2012027337A (en) | Mems optical scanner | |
| CN107852556B (en) | Capacitive transducer and method of assembling a capacitive transducer | |
| EP4063315B1 (en) | Mirror unit | |
| JP4007180B2 (en) | Optical switch and manufacturing method thereof | |
| JP2010228029A (en) | Mounting structure of mems device | |
| US20080142913A1 (en) | Z offset mems devices and methods | |
| KR100718141B1 (en) | Double sided etching method with embedded alignment mark | |
| JP2012226157A (en) | Mirror device and method of manufacturing the same | |
| JP4554978B2 (en) | Method for manufacturing MEMS device and bonded substrate for manufacturing MEMS device | |
| JP6186364B2 (en) | Mirror device manufacturing method | |
| WO2011024648A1 (en) | Mems, and method for manufacturing same | |
| JP2025149024A (en) | MEMS device, electroacoustic transducer, and displacement measurement method | |
| JP2025149025A (en) | electroacoustic transducer | |
| JP2025149023A (en) | MEMS devices, electroacoustic transducers | |
| JP2025149028A (en) | MEMS devices, electroacoustic transducers | |
| JP2025149029A (en) | electroacoustic transducer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150204 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151008 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151020 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151214 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160308 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160314 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5903306 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |