JP2013201229A - Hall sensor - Google Patents
Hall sensor Download PDFInfo
- Publication number
- JP2013201229A JP2013201229A JP2012068029A JP2012068029A JP2013201229A JP 2013201229 A JP2013201229 A JP 2013201229A JP 2012068029 A JP2012068029 A JP 2012068029A JP 2012068029 A JP2012068029 A JP 2012068029A JP 2013201229 A JP2013201229 A JP 2013201229A
- Authority
- JP
- Japan
- Prior art keywords
- hall
- impurity region
- region
- depletion layer
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R33/00—Arrangements or instruments for measuring magnetic variables
- G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
- G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
- G01R33/07—Hall effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/101—Semiconductor Hall-effect devices
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Hall/Mr Elements (AREA)
- Measuring Magnetic Variables (AREA)
Abstract
Description
本発明は、半導体ホール素子に関し、高感度でかつ、オフセット電圧の除去が可能なホールセンサに関する。 The present invention relates to a semiconductor Hall element, and relates to a Hall sensor with high sensitivity and capable of removing an offset voltage.
ホール素子の磁気検出原理について説明する。物質中に流れる電流に対して垂直な磁界を印加するとその電流と磁界の双方に対して垂直な方向に電界(ホール電圧)が生じる。 The magnetic detection principle of the Hall element will be described. When a magnetic field perpendicular to the current flowing in the material is applied, an electric field (Hall voltage) is generated in a direction perpendicular to both the current and the magnetic field.
図3のようなホール素子を考えたとき、ホール素子磁気感受部1の幅W、長さL、電子移動度μ、電流を流すための電源2の印加電圧Vdd、印加磁場をBとしたとき、電圧計3から出力されるホール電圧は
VH=μB(W/L)Vdd
とあらわされ、このホール素子の磁気感度Khは、
Kh=μ(W/L)Vdd
と表される。この関係式より高感度化するための方法の1つはW/L比を大きくすることであることがわかる。
When considering the Hall element as shown in FIG. 3, when the width W, the length L, the electron mobility μ, the applied voltage Vdd of the
VH = μB (W / L) Vdd
It is expressed that the magnetic sensitivity Kh of this Hall element is
Kh = μ (W / L) Vdd
It is expressed. From this relational expression, it can be seen that one of the methods for increasing the sensitivity is to increase the W / L ratio.
一方、実際のホール素子では磁界が印加されていないときでも、出力電圧が生じている。この磁場0のときに出力される電圧をオフセット電圧という。オフセット電圧が生じる原因は、外部から素子に加わる機械的な応力や製造過程でのアライメントずれなどの素子内部の電位分布の不均衡によるものであると考えられている。 On the other hand, in an actual Hall element, an output voltage is generated even when no magnetic field is applied. The voltage output when the magnetic field is 0 is referred to as an offset voltage. The cause of the offset voltage is considered to be due to an imbalance in potential distribution inside the device such as mechanical stress applied to the device from the outside or misalignment during the manufacturing process.
オフセット電圧を補償する方法は、一般的に以下の方法で行っている。
図3に示すようなスピニングカレントによるオフセットキャンセル回路である。ホール素子100は対称的な形状で、1対の入力端子に制御電流を流し、他の1対の出力端子から出力電圧を得る4端子T1、T2、T3、T4を有している。ホール素子の一方の一対の端子T1、T2が制御電流入力端子となる場合、他方の一対の端子T3、T4がホール電圧出力端子となる。このとき、入力端子に電圧Vinを印加すると、出力端子には出力電圧Vh+Vosが発生する。ここでVhはホール素子の磁場に比例したホール電圧、Vosはオフセット電圧を示している。次に、T3、T4を制御電流出力端子、T1、T2をホール電圧出力端子として、T3、T4間に入力電圧Vinを印加すると、出力端子に電圧−Vh+Vosが発生する。
In general, the offset voltage is compensated by the following method.
It is an offset cancellation circuit by spinning current as shown in FIG. The
以上の2方向に電流を流したときの出力電圧を減算することによりオフセット電圧Vosはキャンセルされ、磁場に比例した出力電圧2Vhを得ることができる。
しかし、このオフセットキャンセル回路でオフセット電圧を完全にキャンセルすることができない。その理由を以下で説明する。
By subtracting the output voltage when the current flows in the above two directions, the offset voltage Vos is canceled, and an output voltage 2Vh proportional to the magnetic field can be obtained.
However, this offset cancel circuit cannot completely cancel the offset voltage. The reason will be described below.
ホール素子は、図4に示す等価回路で表される。ホール素子は、4つの端子を、4つの抵抗R1、R2、R 3、R4で接続したブリッジ回路として表される。前記のとおり2方向に電流を流したときの出力電圧を減算することによりオフセット電圧をキャンセルする。 The Hall element is represented by an equivalent circuit shown in FIG. The Hall element is represented as a bridge circuit in which four terminals are connected by four resistors R1, R2, R3, and R4. As described above, the offset voltage is canceled by subtracting the output voltage when a current is passed in two directions.
ホール素子の一方の一対の端子T1、T2に電圧Vinを印加すると、他方の一対の端子T3、T4間には、ホール電圧
Vouta = (R2*R4-R1*R3)/(R1+R4)/(R2+R3)*Vin
が出力される。一方、端子T3、T4に電圧Vinを印加すると、T1、T2にはホール電圧
Voutb = (R1*R3-R2*R4)/(R3+R4)/(R1+R2)*Vin
が出力される。
2方向の出力電圧の差をとると、
Vouta-Voutb = (R1-R3)*(R2-R4)*(R2*R4-R1*R3)/(R1+R4)/(R2+R3)/(R3+R4)/(R1+R2)*Vin
となる。したがって、オフセット電圧は各々の等価回路の抵抗R1、R2、R3、R4が異なる場合でもオフセットキャンセルできる。しかし、抵抗R1、R2、R3、R4が電流印加方向、印加電圧により値が変化する場合、前記の式が成り立たないため、オフセットキャンセルできない。
When the voltage Vin is applied to one pair of terminals T1 and T2 of the Hall element, the Hall voltage is applied between the other pair of terminals T3 and T4.
Vouta = (R2 * R4-R1 * R3) / (R1 + R4) / (R2 + R3) * Vin
Is output. On the other hand, when the voltage Vin is applied to the terminals T3 and T4, the Hall voltage is applied to T1 and T2.
Voutb = (R1 * R3-R2 * R4) / (R3 + R4) / (R1 + R2) * Vin
Is output.
Taking the difference in output voltage in two directions,
Vouta-Voutb = (R1-R3) * (R2-R4) * (R2 * R4-R1 * R3) / (R1 + R4) / (R2 + R3) / (R3 + R4) / (R1 + R2) * Vin
It becomes. Therefore, the offset voltage can be offset canceled even when the resistors R1, R2, R3, and R4 of the equivalent circuits are different. However, when the values of the resistors R1, R2, R3, and R4 change depending on the current application direction and the applied voltage, the above equation does not hold, and therefore offset cancellation cannot be performed.
図5は一般的なホール素子の断面図である(例えば、特許文献1参照)。ホール素子磁気感受部となるN型の不純物領域の周辺部は分離のためP型の不純物領域に囲まれている。ホール電流印加端子に電圧を印加すると、ホール素子磁気感受部とその周辺部の境界では空乏層が広がる。空乏層中にはホール電流は流れないため、空乏層が広がっている領域ではホール電流は抑制され、抵抗は増加する。また、空乏層幅は印加電圧に依存する。そのため、図4で示す等価回路の抵抗R1、R2、R3、R4が電圧印加方向により値が変化するためオフセットキャンセル回路で磁気オフセットキャンセルができない。 FIG. 5 is a cross-sectional view of a general Hall element (see, for example, Patent Document 1). A peripheral portion of the N-type impurity region that becomes the Hall element magnetic sensing portion is surrounded by a P-type impurity region for isolation. When a voltage is applied to the Hall current application terminal, a depletion layer spreads at the boundary between the Hall element magnetic sensing part and its peripheral part. Since no hole current flows in the depletion layer, the hole current is suppressed and the resistance increases in the region where the depletion layer extends. The depletion layer width depends on the applied voltage. Therefore, the values of the resistances R1, R2, R3, and R4 of the equivalent circuit shown in FIG.
素子周辺及び素子上部に空乏層制御電極を配置し、空乏層がホール素子内へ延びることを各々の電極に印加する電圧を調節することにより空乏層を抑制する方法が採られている場合もある(例えば、特許文献2参照)。 There is a case where a depletion layer control electrode is arranged around the element and at the top of the element, and a method of suppressing the depletion layer by adjusting a voltage applied to each electrode is extended so that the depletion layer extends into the Hall element. (For example, refer to Patent Document 2).
特許文献1の方法では、ホール素子に電圧を印加すると、薄いN型不純物領域であるホール素子磁気感受部とP型基板である周辺部及び底面部との接合部で空乏層が広がる。空乏層がホール素子中に流れる電流を抑制し、抵抗値が変化する。印加電圧及びその方向により、空乏層幅が変化する。このため、前記のオフセットキャンセル回路によるスピニングカレントによるオフセット電圧除去ができない。
In the method of
また、特許文献2の方法では、空乏層制御電極により、空乏層幅を制御し、オフセットキャンセル回路を用いてオフセット電圧を除去可能である。しかしながら、複数の空乏層制御電極を用い、複雑な制御回路も必要とするため、チップサイズが大きくなり、コストアップにつながる等といった難点がある。
そこで、本願発明は、空乏層幅が変化しにくく、複雑な制御回路を使わずにオフセット電圧が除去できるホールセンサを提供することを課題とする。
In the method of
SUMMARY OF THE INVENTION An object of the present invention is to provide a Hall sensor in which the depletion layer width hardly changes and the offset voltage can be removed without using a complicated control circuit.
上記の課題を解決するため、本発明は以下のような構成をした。
まず、ホール素子中を流れる制御電流をN型不純物領域であるホール素子磁気感受部とP型基板のその周辺部との接合部と分離して流すことができることを特徴とするホールセンサとした。
In order to solve the above problems, the present invention has the following configuration.
First, the Hall sensor is characterized in that the control current flowing in the Hall element can be separated from the junction between the Hall element magnetic sensing part, which is an N-type impurity region, and the peripheral part of the P-type substrate.
また、正方形もしくは十字型の第2のN型不純物領域の磁気感受部と空乏層抑制層の第1のN型不純物領域及びその各頂点及び端部にN型高濃度不純物領域の制御電流入力端子及びホール電圧出力端子を有することを特徴とするホールセンサとした。 Also, the control current input terminal of the N-type high concentration impurity region at the first N-type impurity region of the square or cross-shaped second N-type impurity region and the first N-type impurity region of the depletion layer suppression layer and at each vertex and end thereof And a hall voltage output terminal.
また、空乏層抑制領域である第1のN型不純物領域は磁気感受部の第2のN型不純物領域よりも3〜10μm大きく、不純物濃度が低いことを特徴とするホールセンサとした。
また、制御電流入力端子及びホール電圧出力端子は、空乏層抑制領域より内側に配置され、空乏層抑制領域とその周辺部のP型基板との境界部より離して内側に配置したことを特徴とするホールセンサとした。
The Hall sensor is characterized in that the first N-type impurity region, which is a depletion layer suppression region, is 3 to 10 μm larger than the second N-type impurity region of the magnetic sensing portion and has a low impurity concentration.
In addition, the control current input terminal and the Hall voltage output terminal are arranged inside the depletion layer suppression region, and are arranged inside and separated from the boundary between the depletion layer suppression region and the P-type substrate in the periphery thereof. The hall sensor.
また、Pウェル領域やP型拡散領域をホール磁気感受部から5μm以上離すことを特徴とするホールセンサとした。
また、スピニングカレントによりオフセット電圧を除去できることを特徴とするホールセンサとした。
Further, the Hall sensor is characterized in that the P-well region and the P-type diffusion region are separated from the Hall magnetic sensing part by 5 μm or more.
Further, the Hall sensor is characterized in that the offset voltage can be removed by spinning current.
上記手段を用いることにより、ホール素子中を流れる制御電流をN型不純物領域であるホール素子磁気感受部とP型基板のその周辺部との接合部と分離して流すことができる。そのため、ホール素子磁気感受部内へ空乏層が伸びることが抑制され、印加電圧及びその方向により各々の端子間の抵抗が変化しない。したがって、スピニングカレントによりオフセット電圧を除去することができる。 By using the above means, the control current flowing in the Hall element can flow separately from the junction between the Hall element magnetic sensing part which is an N-type impurity region and the peripheral part of the P-type substrate. For this reason, the depletion layer is prevented from extending into the Hall element magnetic sensing portion, and the resistance between the terminals does not change depending on the applied voltage and its direction. Therefore, the offset voltage can be removed by the spinning current.
また、ホール素子磁気感受部下に空乏層抑制領域を配置する構造のため、空乏層抑制電極や複雑な回路を用いることなく、空乏層による抵抗値変化を抑制することができるため、オフセット電圧が除去可能でかつ、チップサイズを小さく、コストを抑制することができる。 In addition, because the depletion layer suppression region is placed under the Hall element magnetic sensing part, the resistance voltage change due to the depletion layer can be suppressed without using a depletion layer suppression electrode or a complicated circuit, eliminating the offset voltage. It is possible to reduce the chip size and the cost.
図1は本発明のホール素子の構成を示した図である。本発明のホール素子は、1辺が50〜150μmの正方形の第2のN型不純物領域121からなる磁気感受部と、その磁気感受部より3〜10μm大きく、深さも深く、第2のN型不純物領域121よりも不純物濃度が低い第1のN型不純物領域122からなる空乏層抑制領域と、正方形の磁気感受部の各頂点に配置されたN型高濃度不純物領域の制御電流入力端子及びホール電圧出力端子11,12,13,14を有する。磁気感受部の第1のN型不純物領域121は濃度を1×1016(atoms/cm3)から5×1016(atoms/cm3)の間とし、空乏層抑制領域である第1のN型不純物領域122は濃度を8×1014(atoms/cm3)から3×1015(atoms/cm3)の間にすることが好ましい。つまり、空乏層抑制領域は磁気感受部よりも不純物濃度を低くし、制御電流入力端子及びホール電圧出力端子が配置されたホール磁気感受部の側面と底面を空乏層抑制領域が覆っている。これは、空乏層抑制領域の中に磁気感受部があり、その中に制御電流入力端子及びホール電圧出力端子が配置されていると言っても良い。
FIG. 1 is a diagram showing the configuration of the Hall element of the present invention. The Hall element of the present invention has a magnetic sensing part composed of a square second N-
さらにホール素子とその他の要素を分離するPウェル領域やP型拡散領域をホール素子近くに配置しないほうが好ましい。P型の不純物濃度の濃い領域とN型不純物領域であるホール磁気感受部とが接合すると、比較的不純物濃度の低いホール磁気感受部へ空乏層が大きく伸びるため、制御電流の流れを抑制してしまうためである。少なくとも5μm以上はPウェル領域やP型拡散領域をホール磁気感受部より離す必要がある。 Furthermore, it is preferable not to arrange a P-well region or a P-type diffusion region that separates the Hall element from other elements near the Hall element. When the P-type impurity concentration region and the N-type impurity region Hall magnetic sensing portion are joined, the depletion layer greatly extends to the Hall magnetic sensing portion having a relatively low impurity concentration, thereby suppressing the flow of control current. It is because it ends. At least 5 μm or more is required to separate the P-well region and the P-type diffusion region from the Hall magnetic sensing portion.
以上の関係を保つことにより制御電流はN型不純物濃度の高い磁気感受部の制御電流端子間を流れるため、空乏層抑制領域とその周辺部のP型基板領域との間の接合部で生じる空乏層に影響されず、制御電流をホール磁気感受部に流すことができる。したがって、ホール電圧出力端子を11、13、制御電流入力端子を12、14としたときの各々の端子間の抵抗値とホール電圧出力端子を12、14、制御電流入力端子を11、13としたときの各々の端子間の抵抗値は一定となる。これによりスピニングカレントによりオフセット電圧を消去できる。 By maintaining the above relationship, the control current flows between the control current terminals of the magnetic sensing part having a high N-type impurity concentration, so that the depletion generated at the junction between the depletion layer suppression region and the P-type substrate region in the periphery thereof. The control current can be passed through the Hall magnetic sensor without being affected by the layer. Therefore, when the Hall voltage output terminals are 11, 13 and the control current input terminals are 12, 14, the resistance value between the terminals and the Hall voltage output terminals are 12, 14, and the control current input terminals are 11, 13. The resistance value between the terminals is constant. Thereby, the offset voltage can be erased by the spinning current.
また、本発明のホール素子の製造方法も容易である。まず、P型基板100に空乏層抑制層となる第1のN型不純物領域122を形成する。このとき、第1のN型不純物領域122の濃度は8×1014(atoms/cm3)から3×1015(atoms/cm3)の間である。これは通常のイオン注入装置により形成可能であるが、Nウェルでも同様の効果が得られる。第1のN型不純物領域122は磁気感受部よりも十分低い不純物濃度であれば、空乏層抑制領域として用いるため、Nウェルの製造ばらつきが大きくてもホール素子の感度やその他の特性に影響しない。そのため、他の要素を設けるためのNウェルと共通して形成することができる。
Moreover, the manufacturing method of the Hall element of the present invention is also easy. First, a first N-
次にホール磁気感受部である第2のN型不純物領域121を形成する。このとき、第1のN型不純物領域122の濃度は1×1016(atoms/cm3)から5×1016(atoms/cm3)の間とする。この濃度の不純物領域は通常のイオン注入装置で形成可能で、Nウェルよりも濃度、深さのばらつきを小さくすることができる。ホール素子感受部をイオン注入で形成することにより、感度のばらつきの小さいホール素子を形成することができる。
Next, a second N-
最後に、制御電流入力端子及びホール電圧出力端子となる高濃度不純物領域を形成する。高濃度不純物領域は深さ300nmであり、特に他の要素と別の工程を必要とせず、共通して形成可能である。 Finally, high-concentration impurity regions serving as a control current input terminal and a Hall voltage output terminal are formed. The high-concentration impurity region has a depth of 300 nm, and can be formed in common without requiring a separate process from other elements.
さらに、実施例として正方形の磁気感受部、空乏層抑制領域及びその各頂点に制御電流入力端子とホール電圧出力端子を有するホール素子形状を例にとったがこの形状に限らない。第2のN型不純物領域121の磁気感受部とその磁気感受部よりも広く取った第2のN型不純物領域121よりも不純物濃度が低い第1のN型不純物領域122の空乏層抑制領域及びその各頂点にN型高濃度不純物領域の制御電流入力端子及びホール電圧出力端子を有する、スピニングカレントによるオフセット電圧を消去できる形状の対称型ホール素子であればよい。例えば、図6に示すような45°傾けた十字型のホール素子磁気感受部とN型高濃度不純物領域のホール電流制御電極及びホール電圧出力端子をホール磁気感受部より不純物濃度の低い空乏層抑制領域中に配置した形状など正方形状以外のでも同様の効果が得られる。
Further, as an example, a square magnetic sensing portion, a depletion layer suppression region, and a Hall element shape having a control current input terminal and a Hall voltage output terminal at each vertex thereof are taken as an example, but the shape is not limited thereto. A magnetic sensing portion of the second N-
以上より図1のような構造をとることにより複雑な回路や複雑な構造をとる必要もなく、特別な工程を追加する必要もせず、制御電流への空乏層の影響を抑制し、スピニングカレントによりオフセット電圧を消去でき、チップサイズが小さく、安価なホールセンサが実現できる。 As described above, by taking the structure as shown in FIG. 1, it is not necessary to take a complicated circuit or a complicated structure, it is not necessary to add a special process, the influence of the depletion layer on the control current is suppressed, and the spinning current is used. An offset voltage can be erased, a chip size is small, and an inexpensive Hall sensor can be realized.
10、120 ホール素子
100 P型基板
110 N型高濃度不純物領域
121 第2のN型不純物領域
122 第1のN型不純物領域
11、12、13、14 ホール電圧出力端子及び制御電流入力端子
2、12 電源
3、13 電圧計
11 切替信号発生器
S1、S2、S3、S4 センサー端子切替手段
T1、T2、T3、T4 端子
R1、R2、R3、R4 抵抗
10, 120 Hall element 100 P-type substrate 110 N-type high
Claims (5)
前記磁気感受部は、より不純物濃度の低いN型不純物領域である空乏層抑制領域によって側面および底面を覆われており、
制御電流入力端子及びホール電圧出力端子が、前記磁気感受部に配置されていることを特徴とするホールセンサ。 The magnetic susceptor is more controlled so that the control current flowing in the Hall element flows away from the junction formed by the magnetic susceptor that is an N-type impurity region and the peripheral part of the magnetic susceptor that is a P-type substrate. Side and bottom surfaces are covered with a depletion layer suppression region which is an N-type impurity region with a low impurity concentration,
A hall sensor, wherein a control current input terminal and a hall voltage output terminal are arranged in the magnetic sensing part.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012068029A JP2013201229A (en) | 2012-03-23 | 2012-03-23 | Hall sensor |
| PCT/JP2013/055428 WO2013140984A1 (en) | 2012-03-23 | 2013-02-28 | Hall sensor |
| TW102108842A TW201407180A (en) | 2012-03-23 | 2013-03-13 | Hall sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012068029A JP2013201229A (en) | 2012-03-23 | 2012-03-23 | Hall sensor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2013201229A true JP2013201229A (en) | 2013-10-03 |
Family
ID=49222447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012068029A Pending JP2013201229A (en) | 2012-03-23 | 2012-03-23 | Hall sensor |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2013201229A (en) |
| TW (1) | TW201407180A (en) |
| WO (1) | WO2013140984A1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016052028A1 (en) * | 2014-09-30 | 2016-04-07 | エスアイアイ・セミコンダクタ株式会社 | Hall sensor |
| JP2016102702A (en) * | 2014-11-27 | 2016-06-02 | エスアイアイ・セミコンダクタ株式会社 | Hall sensor and offset compensation method by temperature of the same |
| JP2016134533A (en) * | 2015-01-20 | 2016-07-25 | エスアイアイ・セミコンダクタ株式会社 | Hall element |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI847082B (en) * | 2021-12-22 | 2024-07-01 | 香港商睿克科技有限公司 | Vertical hall magnetic device |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06186103A (en) * | 1992-12-21 | 1994-07-08 | Taisee:Kk | Sensor terminal switching means, and magnetic measurement method or pressure measurement method |
| JP5679906B2 (en) * | 2010-07-05 | 2015-03-04 | セイコーインスツル株式会社 | Hall sensor |
| JP5815986B2 (en) * | 2010-07-05 | 2015-11-17 | セイコーインスツル株式会社 | Hall sensor |
-
2012
- 2012-03-23 JP JP2012068029A patent/JP2013201229A/en active Pending
-
2013
- 2013-02-28 WO PCT/JP2013/055428 patent/WO2013140984A1/en not_active Ceased
- 2013-03-13 TW TW102108842A patent/TW201407180A/en unknown
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016052028A1 (en) * | 2014-09-30 | 2016-04-07 | エスアイアイ・セミコンダクタ株式会社 | Hall sensor |
| JP2016070829A (en) * | 2014-09-30 | 2016-05-09 | エスアイアイ・セミコンダクタ株式会社 | Hall sensor |
| CN106716164A (en) * | 2014-09-30 | 2017-05-24 | 精工半导体有限公司 | Hall sensor |
| JP2016102702A (en) * | 2014-11-27 | 2016-06-02 | エスアイアイ・セミコンダクタ株式会社 | Hall sensor and offset compensation method by temperature of the same |
| US20160154066A1 (en) * | 2014-11-27 | 2016-06-02 | Seiko Instruments Inc. | Hall sensor and compensation method for offset caused by temperature distribution in hall sensor |
| CN105652220A (en) * | 2014-11-27 | 2016-06-08 | 精工半导体有限公司 | Hall sensor and compensation method for offset caused by temperature distribution in hall sensor |
| US9945912B2 (en) * | 2014-11-27 | 2018-04-17 | Seiko Instruments Inc. | Hall sensor and compensation method for offset caused by temperature distribution in hall sensor |
| JP2016134533A (en) * | 2015-01-20 | 2016-07-25 | エスアイアイ・セミコンダクタ株式会社 | Hall element |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201407180A (en) | 2014-02-16 |
| WO2013140984A1 (en) | 2013-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5815986B2 (en) | Hall sensor | |
| JP5679906B2 (en) | Hall sensor | |
| CN105652220B (en) | Hall sensor and compensation method for offset caused by temperature distribution of Hall sensor | |
| JP6489840B2 (en) | Hall element | |
| JP2013201229A (en) | Hall sensor | |
| WO2016052028A1 (en) | Hall sensor | |
| JP2013201230A (en) | Hall sensor | |
| JP6043076B2 (en) | Hall sensor | |
| EP3570338A1 (en) | Semiconductor device | |
| JP2013149838A (en) | Hall element and manufacturing method of the same |