JP2013131600A

JP2013131600A - 半導体装置の製造方法、半導体装置、センサー及び電子機器

Info

Publication number: JP2013131600A
Application number: JP2011279452A
Authority: JP
Inventors: Shigemitsu Koike; 繁光小池
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2011-12-21
Filing date: 2011-12-21
Publication date: 2013-07-04

Abstract

【課題】エッチング処理に耐える貫通電極の製造方法を提供する。
【解決手段】第１面１ａ及び第２面１ｂを有し第２面１ｂに端子５ａが形成された半導体基板１の第１面１ａから端子５ａに到達する孔１０を開口する第１の工程と、第１面１ａ及び孔１０の内壁に絶縁膜２を形成する第２の工程と、絶縁膜２を覆って絶縁膜２を保護する保護膜８を形成する第３の工程と、孔１０内の絶縁膜２のうち端子５ａと対向する場所を開口する第４の工程と、めっき法により孔１０内に導体金属を充填し、導体金属と接続する端子４ａを形成する第６の工程と、半導体基板１には犠牲層６が形成されており、犠牲層６をエッチングして空洞９を形成する第８の工程と、を有し、保護膜８は犠牲層６をエッチングするエッチング媒体に対する耐食性を有する。
【選択図】図２

Description

本発明は、半導体装置の製造方法、半導体装置、センサー及び電子機器に関する。

近年、半導体素子を応用した製品は小型、薄型化が進んでおり、実装形態においても複数の半導体素子を積層する事で実装密度を高める手法が知られている。このような手法を実現させるために半導体基板の裏面から表面へ貫通孔を設ける貫通電極の形成技術が知られている。例えば、特許文献１に、半導体基板等に貫通孔を設け貫通電極を形成する方法が開示されている。その際、貫通電極とシリコンの絶縁性を確保する為、界面に絶縁膜を配置している。

特開２００６−１１４５６８号公報

しかしながら、特許文献１のように貫通電極を形成した構造の場合、貫通電極を形成した後で半導体基板に空洞を形成するときにはエッチングプロセスにより絶縁膜がエッチングされてしまう。例えば、貫通電極の導電電極と半導体基板を構成するシリコンとの間に絶縁膜が配置される。図３に従来品の貫通電極の構造を示す模式断面図を示す。図３に示すように、半導体基板１には孔１０が形成され孔１０の内部及び半導体基板１の第１面１ａには絶縁膜２が成膜される。そして孔１０内にはシード層３を介して貫通電極４が形成される。半導体基板１の第１面１ａの絶縁膜２は露出した状態となっている。

この絶縁膜を構成する絶縁材料は既存プロセスを応用し、効率よく製造するためにＳｉＯ₂が使用されている。しかし、ＳｉＯ₂はＭＥＭＳ構造体を形成する際に空洞を形成するエッチングプロセスにより反応し消失してしまうという課題があった。そこで、半導体基板をエッチングして空洞を形成するときにも絶縁膜に損傷を与えずに貫通電極を形成する方法が求められていた。

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。

［適用例１］
本適用例にかかる半導体装置の製造方法は、第１面及び第２面を有し前記第２面に接続用パッドが形成された半導体基板の前記第１面から前記接続用パッドに到達する孔を開口する第１の工程と、前記第１面及び前記孔の内壁に絶縁膜を形成する第２の工程と、前記絶縁膜を覆って前記絶縁膜を保護する保護膜を形成する第３の工程と、前記孔内の前記絶縁膜のうち前記接続用パッドと対向する場所を開口する第４の工程と、前記絶縁膜及び前記保護膜と重ねてシード層を成膜する第５の工程と、前記シード層に重ねてめっき法により前記孔内に導体金属を充填し、前記導体金属と接続する端子を形成する第６の工程と、前記シード層をパターニングし前記端子を電気的に分離する第７の工程と、前記半導体基板には犠牲層が形成されており、前記犠牲層をエッチングして空洞を形成する第８の工程と、を有し、前記保護膜は前記犠牲層をエッチングするエッチング媒体に対する耐食性を有することを特徴とする。

本適用例によれば、第１の工程において半導体基板の前記第１面側から前記接続用パッドに到達する孔を開口する。第２の工程では第１面及び孔の内壁に絶縁膜を形成する。絶縁膜により貫通電極と半導体基板とが絶縁される。第３の工程では絶縁膜を覆って絶縁膜を保護する保護膜を形成する。この保護膜は犠牲層をエッチングするエッチング媒体に対する耐食性を有している。第４の工程では孔内の絶縁膜のうち接続用パッドと対向する場所を開口する。

第５の工程では絶縁膜及び前記保護膜と重ねてスパッタ法によりシード層を成膜する。第６の工程においてシード層に重ねてめっき法により孔内に導体金属を充填し、導体金属と接続する端子を形成する。第７の工程ではシード層をパターニングし端子を電気的に分離する。シード層は導電性があるので、シード層を除去することにより、端子を電気的に分離することができる。第８の工程では半導体基板に形成された犠牲層をエッチングして空洞を形成している。

保護膜は犠牲層をエッチングするエッチング媒体に対する耐食性を有している。従って、第８の工程において犠牲層をエッチングするときに保護膜が腐食されることがない。第３の工程において絶縁膜を覆って保護膜を形成しているので、絶縁膜も犠牲層をエッチングするときに腐食されない。その結果、半導体基板をエッチングして空洞を形成するときにも絶縁膜に損傷を与えずに貫通電極を形成することができる。

［適用例２］
上記適用例に記載の半導体装置の製造方法では、前記保護膜は前記第１面及び前記孔の前記第１面側の内壁に配置された前記絶縁膜のうち前記接続用パッドと対向する場所を除いた場所を覆うことが好ましい。

本適用例によれば、保護膜は接続用パッドと対向する場所に成膜されない。保護膜は除去するのが困難な膜である。従って、難加工材料である保護膜のパターニングを行なわなくてよい為、生産性良く貫通電極を形成することができる。

［適用例３］
上記適用例に記載の半導体装置の製造方法では、前記保護膜はスパッタ法により成膜され、前記孔の径はφ８〜１５μｍであり、かつアスペクト比が３．３〜５であることが好ましい。

本適用例によれば、孔の径はφ８〜１５μｍである。孔の径がφ８μｍ未満であるときと、アスペクト比が５を超えるときには孔内への貫通電極形成が困難となる。また、開口径がφ１５μｍを超えるときと、アスペクト比が３．３未満のときには、スパッタ法を用いても保護膜が孔の底にも形成されてしまい保護膜のパターニングが必要となる。保護膜は除去するのが困難な膜である。従って、本適用例では難加工材料である保護膜のパターニングを行なわなくてよい為、生産性良く貫通電極を形成することができる。

［適用例４］
本適用例に係わる半導体装置は、第１面及び第２面を有し前記第２面に接続用パッドが形成された半導体基板の前記第１面から前記接続用パッドに到達する孔に導体金属を充填し、前記第１面及び前記孔の内壁に絶縁膜が形成され、前記絶縁膜を覆って前記絶縁膜を保護する保護膜が形成され、前記保護膜は前記第１面及び前記孔の前記第１面側の内壁に配置された前記絶縁膜のうち前記接続用パッドと対向する場所を除いた場所を覆うことを特徴とする。

本適用例によれば、絶縁膜を覆って保護膜を形成しているので、絶縁膜も犠牲層をエッチングするときに腐食されない。その結果、半導体基板をエッチングして空洞を形成するときにも絶縁膜に損傷を与えずに貫通電極を形成することができる。

［適用例５］
本適用例に係わるセンサーは、赤外線を検出する半導体装置を備えるセンサーであって、前記半導体装置が上記に記載の半導体装置であることを特徴とする。

本適用例によれば、センサーは内部に赤外線を検出する半導体装置を備えている。そして、その半導体装置に上記の半導体装置が用いられている。上記の半導体装置は品質良く製造された装置であることから、センサーは品質の良い半導体装置を備えたセンサーとすることができる。

［適用例６］
本適用例に係わる電子機器は、赤外線を検出する半導体装置を備える電子機器であって、前記半導体装置が上記に記載の半導体装置であることを特徴とする。

本適用例によれば、電子機器は内部に赤外線を検出する半導体装置を備えている。そして、その半導体装置に上記の半導体装置が用いられている。上記の半導体装置は品質良く製造された装置であることから、電子機器は品質の良い半導体装置を備えた電子機器とすることができる。

第１実施形態にかかわり半導体装置の構成を示す模式断面図。貫通電極の形成プロセスを説明するための模式図。従来品の貫通電極の構造を示す模式断面図。第２実施形態にかかわり（ａ）は、センサーの構造を示すブロック図、（ｂ）は、センサーアレイの配線図。第３実施形態にかかわるパソーナルコンピューターを示す概略斜視図。携帯電話を示す概略斜視図。

以下、本発明の実施形態について、図面を参照して説明する。尚、以下の各図においては、各層や各部材を認識可能な程度の大きさにするため、各層や各部材の尺度を実際とは異ならせしめている。

（第１実施形態）
図１は本実施形態の半導体装置の構成を示す模式断面図である。図１に示すように半導体装置１１は半導体基板１を備えている。半導体基板１の材質はシリコンであり、半導体基板１の図中下側の面を第１面１ａとし、図中上側の面を第２面１ｂとする。そして、第２面１ｂにはＭＥＭＳ構造体５が形成されている。半導体基板１のＭＥＭＳ構造体５と対向する場所には空洞９が形成されている。

半導体基板１の第２面１ｂにはＭＥＭＳ構造体５と接続する接続用パッドとしての端子５ａが設置されている。そして、半導体基板１には第１面１ａから第２面１ｂの端子５ａに貫通する孔１０が設けられている。この孔１０の内壁には絶縁膜２が形成されている。絶縁膜２はＳｉＯ₂からなる膜であり、半導体基板１の第１面１ａを覆い、第１面１ａから孔１０の内壁にかけて連続して形成されている。

また、半導体基板１の第１面１ａには保護膜８が設けられている。さらに、孔１０の内壁において第１面１ａ側に位置する絶縁膜２の上には保護膜８が設けられている。保護膜８の材料にはＡＬ₂Ｏ₃等の絶縁性のある材料が用いられる。さらに、保護膜８の材料にはＭＥＭＳ構造体形成時に半導体基板１をエッチングするエッチング媒体に対する耐性を有する材料が用いられる。

半導体基板１の第１面１ａの一部を覆ってシード層３が設けられている。さらに、孔１０の内壁を覆ってシード層３が設けられている。シード層３の材料はシリコンと密着性の良い金属であれば良く、特に限定されない。シード層３の材料には、例えば、Ｃｕ、Ａｕ等の金属が用いられる。そして、孔１０には導体金属としてのＣｕが充填されている。半導体基板１の第１面１ａから第２面１ｂのＭＥＭＳ構造体５の端子５ａにおよぶ貫通電極４が形成されている。そして、貫通電極４と接続して半導体基板１の第１面１ａには端子４ａが形成されている。端子４ａは孔１０の径より大きく形成されており、ワイヤーボンディング等を用いて実装し易くなっている。

孔１０で開口された孔の径は、φ８〜１５μｍの範囲に設定されるのが好ましい。そして、半導体基板１の厚みは孔１０の開口径に対してアスペクト比が３．３〜５となる関係に形成されるのが好ましい。孔１０の径がφ８μｍ未満であるときと、アスペクト比が５を超えるときには孔１０内への貫通電極４の形成が困難となる。また、孔１０の径がφ１５μｍを超えるときと、アスペクト比が３．３未満のときには、スパッタ法を用いても保護膜８が孔１０の底にも形成されてしまい保護膜８のパターニングが必要となる。保護膜８は除去するのが困難な膜である。従って、本実施形態では難加工材料である保護膜８のパターニングを行なわなくてよい為、生産性良く貫通電極４を形成することができる。

次に、上記の半導体装置の製造方法について説明する。図２（ａ）〜図２（ｆ）は、貫通電極の形成プロセスを説明するための模式図である。

図２（ａ）に示すように、第１の工程において半導体基板１を用意する。半導体基板１にはＭＥＭＳ構造体５が形成され、半導体基板１においてＭＥＭＳ構造体５と対向する場所には犠牲層６が形成されている。犠牲層６はＳｉＯ₂からなる層である。

半導体基板１の第１面１ａから端子５ａに向かって孔１０を形成する。まず、第１面１ａにフォトレジストを塗布し、孔１０の形状にパターニングする。次に、ドライエッチング法を用いて半導体基板１に孔１０を形成する。エッチングに使用するガスは、例えば、ＳＦ₆、Ｏ₂、Ｃ₄Ｆ₈等を用いることができる。次に、フォトレジストを除去して第１の工程を終了する。

半導体基板１の厚さまたは孔１０の深さは孔径に対するアスペクト比が３．３〜５であるように設定し、半導体装置１１の薄型化を実現する。本実施形態では、例えば、半導体基板１の厚みを５０μｍ、孔１０の孔径をφ１５μｍとする。

続いて、第２の工程において、半導体基板１の第１面１ａ、及び孔１０の内壁に絶縁膜２を成膜する。絶縁膜２の材質は無機材、有機材問わず絶縁性が確保できるものであればよい。本実施形態では、例えば、絶縁膜２の材質にＳｉＯ₂を用いた。そして、ＣＶＤ法を用いて２μｍの厚みの絶縁膜２を成膜した。

次に、図２（ｂ）に示すように、第３の工程において半導体基板１の第１面１ａに保護膜８をスパッタ法を用いて形成する。保護膜８の材質は空洞９を形成する際のエッチングプロセスで用いるエッチング媒体に耐えうる材質であれば良い。本実施形態では例えば、保護膜８の材質にＡＬ₂Ｏ₃を用いている。保護膜８の膜厚は特に限定されないが本実施形態では例えば保護膜８の膜厚は１５０ｎｍとする。

孔１０の径とアスペクト比を適切に設定し、スパッタの加工条件を調整することにより、保護膜８は半導体基板１の第１面１ａと孔１０の半導体基板１の第１面１ａ側のみに形成される。そして、保護膜８は第１面１ａ及び孔１０の第１面１ａ側の内壁に配置された絶縁膜２のうち端子５ａと対向する場所を除いた場所を覆う。保護膜８は除去するのが困難な膜である。従って、難加工材料である保護膜８のパターニングを行なわなくてよい為、生産性良く貫通電極４を形成することができる。

第４の工程では、孔１０において端子５ａと対向する場所の絶縁膜２を開口し、孔１０を端子５ａまで拡張する。まず、第１面１ａにフォトレジストを塗布し、開口する場所の形状にパターニングする。次に、ドライエッチング法を用いて絶縁膜２を開口する。エッチングに使用するガスは、例えば、ＳＦ₆、Ｏ₂、Ｃ₄Ｆ₈等を用いることができる。次に、フォトレジストを除去して第４の工程を終了する。

次に図２（ｃ）に示すように、第５の工程において半導体基板１の第１面１ａ及び孔１０の内壁にシード層３を成膜する。シード層３を成膜する前に拡散防止層、密着層を形成してもよい。拡散防止層の材質にはＴｉＷを用いることができる。シード層３の材質にはＣｕを用いることができる。拡散防止層及びシード層３の成膜はスパッタ法を用いて成膜を行う。拡散防止層及びシード層３の成膜の膜厚は特に限定されないが、例えば本実施形態では。拡散防止層の膜厚は３００ｎｍとし、シード層３の膜厚は５００ｎｍとする。

次に図２（ｄ）に示すように、第６の工程において孔１０に導体金属を充填して貫通電極４を形成する。まず、めっきレジスト７を塗布し貫通電極４の形状にパターニングする。続いて、導体金属を電解めっき法を用いて孔１０内に充填する。導体金属の種類は特に限定されないが、本実施形態では例えば、導体金属にＣｕを用いた。シード層３より半導体基板１の第２面１ｂ側より第１面１ａに向かってＣｕめっきが成長することにより、孔１０内が導体金属によって充填される。これにより、導体金属からなる貫通電極４が形成される。次に、フォトレジストを除去して第６の工程を終了する。

次に図２（ｅ）に示すように、第７の工程においてシード層３をエッチングしてパターニングする。これにより、導電性のシード層３が除去されるので貫通電極４が電気的に分離される。

次に図２（ｆ）に示すように、第８の工程において半導体基板１に配置されている犠牲層６をエッチングして空洞９を形成する。本工程におけるエッチング媒体にはふっ酸ベーパーが用いられる。そして、半導体基板１が全体的にふっ酸ベーパーの雰囲気に曝される。

保護膜８には犠牲層６をエッチングするエッチング媒体であるふっ酸ベーパーに対する耐食性を有するＡＬ₂Ｏ₃が用いられている。従って、保護膜８に覆われた絶縁膜２は腐食されないようになっている。

以上述べたように、本実施形態にかかる半導体装置の製造方法によれば、以下の効果を得ることができる。

（１）本実施形態によれば、保護膜８は犠牲層６をエッチングするエッチング媒体に対する耐食性を有している。従って、第８の工程において犠牲層６をエッチングするときに保護膜８が腐食されることがない。第３の工程において絶縁膜２を覆って保護膜８を形成しているので、絶縁膜２も犠牲層６をエッチングするときに腐食されない。その結果、半導体基板１をエッチングして空洞９を形成するときにも絶縁膜２に損傷を与えずに貫通電極４を形成することができる。

（２）本実施形態によれば、保護膜８は端子５ａと対向する場所に成膜されない。保護膜８は除去するのが困難な膜である。従って、難加工材料である保護膜８のパターニングを行なわなくてよい為、生産性良く貫通電極４を形成することができる。

（３）本実施形態によれば、保護膜８はスパッタ法により成膜され、孔１０の径はφ８〜１５μｍであり、かつアスペクト比が３．３〜５である。孔１０の径がφ８μｍ未満であるときと、アスペクト比が５を超えるときには孔１０内への貫通電極４の形成が困難となる。また、孔１０の径がφ１５μｍを超えるときと、アスペクト比が３．３未満のときには、スパッタ法を用いても保護膜８が孔１０の底にも形成されてしまい保護膜８のパターニングが必要となる。保護膜８は除去するのが困難な膜である。従って、本実施形態では難加工材料である保護膜８のパターニングを行なわなくてよい為、生産性良く貫通電極４を形成することができる。

（第２実施形態）
次に、半導体装置が搭載されたセンサーの一実施形態について図４を用いて説明する。図４（ａ）は、センサーの構造を示すブロック図である。図４（ｂ）は、センサーアレイの配線図である。本実施形態のセンサーでは第１実施形態における半導体装置１１が用いられている。尚、第１実施形態と同じ点については説明を省略する。

図４（ａ）に示すように、センサー２００は、センサーアレイ２１０と、行選択回路（行ドライバー）２２０と、読み出し回路２３０を含んでいる。センサーアレイ２１０には半導体装置１１が設置されている。半導体装置１１が備えるＭＥＭＳ構造体５は赤外線を検出可能となっている。さらに、センサー２００はＡ／Ｄ変換部２４０及び制御回路２５０を含んでいる。このセンサー２００を用いることで、例えばナイトビジョン機器等に用いられる赤外線カメラ等を実現できる。

センサーアレイ２１０には、二方向に複数のセンサーセルが配列（配置）される。また複数の行線（ワード線、走査線）と複数の列線（データ線）が設けられる。尚行線及び列線の一方の本数が１本であってもよい。例えば行線が１本である場合には、行線に沿った方向（横方向）に複数のセンサーセルが配列される。一方、列線が１本である場合には、列線に沿った方向（縦方向）に複数のセンサーセルが配列される。

図４（ｂ）に示すように、センサーアレイ２１０の半導体装置としての各センサーセル２１１は、各行線と各列線の交差位置に対応する場所に配置（形成）される。例えば、センサーセル２１１は、行線ＷＬ１と列線ＤＬ１の交差位置に対応する場所に配置されている。他のセンサーセル２１１も同様である。行選択回路２２０は、１つの行線または複数の行線に接続される。そして各行線の選択動作を行う。例えば、センサーアレイ２１０がＱＶＧＡ（３２０×２４０画素）のセンサーアレイ２１０（焦点面アレイ）のとき、行選択回路２２０は、行線ＷＬ０、ＷＬ１、ＷＬ２・・・・ＷＬ２３９を順次選択（走査）する動作を行う。即ちこれらの行線を選択する信号（ワード選択信号）をセンサーアレイ２１０に出力する。

読み出し回路２３０は、１つの列線または複数の列線に接続される。そして各列線の読み出し動作を行う。例えば、センサーアレイ２１０がＱＶＧＡのとき、読み出し回路２３０は列線ＤＬ０、ＤＬ１、ＤＬ２・・・・ＤＬ３１９からの検出信号（検出電流、検出電荷）を読み出す動作を行う。

図４（ａ）に戻って、Ａ／Ｄ変換部２４０は、読み出し回路２３０において取得された検出電圧（測定電圧、到達電圧）をデジタルデータにＡ／Ｄ変換する処理を行う。そしてＡ／Ｄ変換後のデジタルデータＤＯＵＴを出力する。具体的には、Ａ／Ｄ変換部２４０には、複数の列線の各列線に対応して各Ａ／Ｄ変換器が設けられる。そして、各Ａ／Ｄ変換器は、対応する列線において読み出し回路２３０により取得された検出電圧のＡ／Ｄ変換処理を行う。尚、複数の列線に対応して１つのＡ／Ｄ変換器を設け、この１つのＡ／Ｄ変換器を用いて、複数の列線の検出電圧を時分割にＡ／Ｄ変換してもよい。

制御回路２５０はタイミング生成回路であり、制御回路２５０は各種の制御信号を生成する。そして、制御回路２５０は制御信号を行選択回路２２０、読み出し回路２３０、Ａ／Ｄ変換部２４０に出力する。例えば、制御回路２５０は充電や放電（リセット）の制御信号を生成して出力する。或いは、制御回路２５０は各回路のタイミングを制御する信号を生成して出力する。

センサー２００は内部に赤外線を検出するセンサーセル２１１を備えている。そして、そのセンサーセル２１１に半導体装置１１が用いられている。半導体装置１１は品質良く製造された装置であることから、センサー２００は品質の良い半導体装置１１を備えたセンサーである。

（第３実施形態）
次に、半導体装置が搭載された電子機器の一実施形態について図５及び図６を用いて説明する。図５は、パソーナルコンピューターを示す概略斜視図であり、図６は、携帯電話を示す概略斜視図である。上記の半導体装置１１を搭載した電子機器の一例として、図５に示すパソーナルコンピューターや、図６に示す携帯電話等を挙げることができる。

電子機器としてのパソーナルコンピューター３００は内部に赤外線を検出する赤外線センサーを備えている。そして、そのセンサーに半導体装置１１が用いられている。半導体装置１１は品質良く製造された装置であることから、パソーナルコンピューター３００は品質の良い半導体装置１１を備えた電子機器である。

電子機器としての携帯電話４００は内部に赤外線を検出する赤外線センサーを備えている。そして、そのセンサーに半導体装置１１が用いられている。半導体装置１１は品質良く製造された装置であることから、携帯電話４００は品質の良い半導体装置１１を備えた電子機器である。

本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施形態で説明した構成と同一の作用効果を奏する構成または同一の目的を達成することができる構成を含む。また、本発明は、実施形態で説明した構成に公知技術を付加した構成を含む。

１…半導体基板、１ａ…第１面、１ｂ…第２面、２…絶縁膜、３…シード層、４…貫通電極、４ａ…端子、５ａ…接続用パッドとしての端子、６…犠牲層、８…保護膜、９…空洞、１０…孔、２００…センサー、２１１…半導体装置としてのセンサーセル、３００…電子機器としてのパソーナルコンピューター、４００…電子機器としての携帯電話。

Claims

第１面及び第２面を有し前記第２面に接続用パッドが形成された半導体基板の前記第１面から前記接続用パッドに到達する孔を開口する第１の工程と、
前記第１面及び前記孔の内壁に絶縁膜を形成する第２の工程と、
前記絶縁膜を覆って前記絶縁膜を保護する保護膜を形成する第３の工程と、
前記孔内の前記絶縁膜のうち前記接続用パッドと対向する場所を開口する第４の工程と、
前記絶縁膜及び前記保護膜と重ねてシード層を成膜する第５の工程と、
前記シード層に重ねてめっき法により前記孔内に導体金属を充填し、前記導体金属と接続する端子を形成する第６の工程と、
前記シード層をパターニングし前記端子を電気的に分離する第７の工程と、
前記半導体基板には犠牲層が形成されており、前記犠牲層をエッチングして空洞を形成する第８の工程と、を有し、
前記保護膜は前記犠牲層をエッチングするエッチング媒体に対する耐食性を有することを特徴とする半導体装置の製造方法。
請求項１に記載の半導体装置の製造方法であって、
前記保護膜は前記第１面及び前記孔の前記第１面側の内壁に配置された前記絶縁膜のうち前記接続用パッドと対向する場所を除いた場所を覆うことを特徴とする半導体装置の製造方法。
請求項２に記載の半導体装置の製造方法であって、
前記保護膜はスパッタ法により成膜され、前記孔の径はφ８〜１５μｍであり、かつアスペクト比が３．３〜５であることを特徴とする半導体装置の製造方法。
半導体装置であって、
第１面及び第２面を有し前記第２面に接続用パッドが形成された半導体基板の前記第１面から前記接続用パッドに到達する孔に導体金属を充填し、
前記第１面及び前記孔の内壁に絶縁膜が形成され、
前記絶縁膜を覆って前記絶縁膜を保護する保護膜が形成され、
前記保護膜は前記第１面及び前記孔の前記第１面側の内壁に配置された前記絶縁膜のうち前記接続用パッドと対向する場所を除いた場所を覆うことを特徴とする半導体装置。
赤外線を検出する半導体装置を備えるセンサーであって、
前記半導体装置が請求項４に記載の半導体装置であることを特徴とするセンサー。
赤外線を検出する半導体装置を備える電子機器であって、
前記半導体装置が請求項４に記載の半導体装置であることを特徴とする電子機器。