JP2013127564A

JP2013127564A - 液晶表示装置

Info

Publication number: JP2013127564A
Application number: JP2011277235A
Authority: JP
Inventors: Yukihiro Nagami; 幸弘長三
Original assignee: Japan Display East Inc
Current assignee: Japan Display Inc
Priority date: 2011-12-19
Filing date: 2011-12-19
Publication date: 2013-06-27
Anticipated expiration: 2031-12-19
Also published as: US10042221B2; US9324287B2; US20160187747A1; JP5917127B2; US20130154912A1

Abstract

【課題】ゲート電圧ＯＮ、ＯＦＦ動作に起因するＩＰＳ方式液晶表示装置の画素電極電位の変動を抑える。
【解決手段】ＴＦＴ基板１００上に画素電極１０１が形成され、その上にゲート絶縁膜１０２が形成され、その上に無機パッシベーション膜１０６が形成され、その上にスリットを有するコモン電極１０７が形成される。画素電極１０１が前記コモン電極１０７と対向する場所に、ゲート絶縁膜１０２にスルーホール１１０が形成され、無機パッシベーション膜１０６によって充填され、スルーホール１１０に対応する部分の無機パッシベーション膜１０６の上にはコモン電極１０７が形成される。この部分においては、画素電極１０１はゲート絶縁膜１０２を介さず、無機パッシベーション膜１０６のみを介してコモン電極１０７と対向しているので、画素容量を増加させることが出来る。これによってＯＮ、ＯＦＦ動作に起因する画素電極電位の変動を抑えることが出来る。
【選択図】図２

Description

本発明は表示装置に係り、特に視野角特性が優れたＩＰＳ方式の液晶表示装置に関する。

液晶表示装置に使用される液晶表示パネルは、画素電極および薄膜トランジスタ（ＴＦＴ）等を有する画素がマトリクス状に形成されたＴＦＴ基板と、ＴＦＴ基板に対向して、ＴＦＴ基板の画素電極と対応する場所にカラーフィルタ等が形成された対向基板が配置され、ＴＦＴ基板と対向基板の間に液晶が挟持されている。そして液晶分子による光の透過率を画素毎に制御することによって画像を形成している。

液晶表示装置はフラットで軽量であることから、色々な分野で用途が広がっている。携帯電話やＤＳＣ（ＤｉｇｉｔａｌＳｔｉｌｌＣａｍｅｒａ）等には、小型の液晶表示装置が広く使用されている。液晶表示装置では視野角特性が問題である。視野角特性は、画面を正面から見た場合と、斜め方向から見た場合に、輝度が変化したり、色度が変化したりする現象である。視野角特性は、液晶分子を水平方向の電界によって動作させるＩＰＳ（ＩｎＰｌａｎｅＳｗｉｔｃｈｉｎｇ）方式が優れた特性を有している。

ＩＰＳ方式も種々存在するが、例えば、コモン電極または画素電極を平面ベタで形成し、その上に、絶縁膜を挟んで櫛歯状の画素電極またはコモン電極を配置し、画素電極とコモン電極の間に発生する電界によって液晶分子を回転させる方式が透過率を大きくすることが出来るので、現在主流となっている。

以上のような方式のＩＰＳは、従来は、まず、ＴＦＴを形成し、ＴＦＴをパッシベーション膜で覆い、その上に、上記コモン電極、絶縁膜、画素電極等を形成している。しかし、製造コスト低減の要求があり、このために、ＴＦＴ基板における導電膜、絶縁膜等の層数を低減することが行われている。

他のＩＰＳ方式の例として、「特許文献１」の図１３には、ゲート電極と同じ層にコモン電極を形成し、ゲート絶縁膜および、保護絶縁膜を挟んで櫛歯状の画素電極を形成する構成が記載されている。

特開２００９−１６８８７８号公報

図１１は本発明が対象とするＩＰＳの画素構造を示す平面図である。図１１において、走査線１０と映像信号線２０で囲まれた領域に画素が形成されている。ＴＦＴは走査線１０の上に形成されている。すなわち、走査線１０の上にゲート絶縁膜１０２を介して半導体膜１０３が形成され、その上にドレイン電極１０４とソース電極１０５が形成されている。そして、走査線１０がゲート電極を兼用している。本画素構造は図１２で示すように、最下層にＴＦＴのソース電極１０５と接続した画素電極１０１が形成され、最上層にコモン電極１０７が形成され、画素電極１０１とコモン電極１０７との間の電圧によって液晶分子２００を駆動する。

図１２は図１０のＧ−Ｇ断面図である。図１２において、ガラスで形成されたＴＦＴ基板１００の上に走査線１０が兼ねているゲート電極１０および画素電極１０１が形成されている。ゲート電極１０はＡｌおよびＡｌＭｏ合金の積層膜で形成され、画素電極１０１はＩＴＯ（ＩｎｄｉｕｍＴｉｎＯｘｉｄｅ）で形成されている。ゲート電極１０よび画素電極１０１を覆ってゲート絶縁膜１０２が形成されている。

ゲート電極１０およびゲート絶縁膜１０２の上にａ−Ｓｉによる半導体膜１０３が形成され、その上にドレイン電極１０４とソース電極１０５が形成されている。ソース電極１０５は、ゲート絶縁膜１０２に形成されたスルーホール１１１０を介して画素電極１０１と接続している。スルーホール１１０は、コンタクト抵抗を小さくするために、横長に大きく形成されている。ドレイン電極１０４、ソース電極１０５等を覆って無機パッシベーション膜１０６が形成されている。無機パッシベーション膜１０６の上には、コモン電極１０７が形成されている。コモン電極１０７にはスリット１０７１が形成され、画素電極１０１とコモン電極１０７との間に電圧が印加されると、スリット１０７１を通して電気力線が発生し、この電気力線によって、液晶分子２００が回転し、液晶層を透過する光の量を制御することが出来る。このように、本発明が適用されるＩＰＳ方式は、「特許文献１」に記載の液晶表示装置の構成とは非常に異なっている。

図１２に示す構成は、形成する層数が少なく、フォトリソグラフィ工程の数も少ないので、製造コスト上優れた構造である。一方、ＴＦＴにおけるゲート電圧の変動による電圧シフトを抑えるために、画素電極１０１とコモン電極１０７との間に画素容量を形成する場合、この画素容量を大きくすることが難しいという問題がある。

すなわち、図１２において、画素容量は画素電極１０１とコモン電極１０７との間で形成されるが、画素電極１０１とコモン電極１０７との間には、ゲート絶縁膜１０２と無機パッシベーション膜１０６が存在している。ゲート絶縁膜１０２の厚さは３００ｎｍ程度、無機パッシベーション膜１０６の厚さは５００ｎｍ程度であり、いずれもＳｉＮによって形成されている。このように、画素容量は合計８００ｎｍもの厚さの絶縁膜を介して形成されるので、画素容量を十分に大きくすることが出来ない。したがって、ゲート電圧のＯＮ、ＯＦＦに起因する画素電圧への影響が大きいという問題があった。

本発明の課題は、以上のような問題点を解決し、積層膜の層数が少なく、画素電圧のシフトが小さい、低コストのＩＰＳ方式液晶表示装置を実現することである。

本発明は上記問題を克服するものであり、具体的な手段は次のとおりである。

（１）画素電極とＴＦＴを有する画素がマトリクス状に形成されたＴＦＴ基板とカラーフィルタを有する対向基板と前記ＴＦＴ基板と前記対向基板との間に液晶が挟持された液晶表示装置であって、前記ＴＦＴ基板の上に画素電極が形成され、前記画素電極の上にゲート絶縁膜が形成され、前記ゲート絶縁膜の上に無機パッシベーション膜が形成され、前記無機パッシベーション膜の上にスリットを有するコモン電極が形成され、前記画素電極には、前記ＴＦＴのソース電極から前記ゲート絶縁膜の第１のスルーホールを介して映像信号が供給され、前記画素電極が前記コモン電極と対向する場所において、前記ゲート絶縁膜に第２のスルーホールが形成され、前記第２のスルーホールにおいては、前記画素電極と前記ソース電極は接続しておらず、前記第２のスルーホールに無機パッシベーション膜が形成され、前記第２のスルーホールに対応する部分の前記無機パッシベーション膜の上にはコモン電極が形成されていることを特徴とする液晶表示装置。

（２）透過領域と反射領域を有する画素がマトリクス状に形成されたＴＦＴ基板とカラーフィルタを有する対向基板と前記ＴＦＴ基板と前記対向基板との間に液晶が挟持された液晶表示装置であって、前記反射領域において、前記ＴＦＴ基板の上には画素電極が形成され、前記画素電極の上にゲート絶縁膜が形成され、前記ゲート絶縁膜には複数のスルーホールが形成され、前記ゲート絶縁膜および前記複数のスルーホールを覆って、ＴＦＴから延在するソース電極が形成され、前記ソース電極を覆って無機パッシベーション膜が形成され、前記無機パッシベーション膜の上にはスリットを有するコモン電極が形成され、前記ソース電極は、前記ゲート絶縁膜の前記複数の前記スルーホールにおいて、前記画素電極と導通し、
前記ゲート絶縁膜と前記複数の前記スルーホールの上に形成された前記ソース電極は乱反射面を形成していることを特徴とする液晶表示装置。

（３）画素電極とＴＦＴを有する画素がマトリクス状に形成されたＴＦＴ基板とカラーフィルタを有する対向基板と前記ＴＦＴ基板と前記対向基板との間に液晶が挟持された液晶表示装置であって、前記ＴＦＴ基板の上に画素電極が形成され、前記画素電極の周辺を覆ってゲート絶縁膜が形成され、前記画素電極における前記周辺よりも内側にはゲート絶縁膜は存在しておらず、無機パッシベーション膜が直接画素電極上に形成され、前記無機パッシベーション膜の上には、スリットを有するコモン電極が形成されていることを特徴とする液晶表示装置。

（４）画素電極とＴＦＴを有する画素がマトリクス状に形成されたＴＦＴ基板とカラーフィルタを有する対向基板と前記ＴＦＴ基板と前記対向基板との間に液晶が挟持された液晶表示装置であって、前記ＴＦＴ基板の上に画素電極が形成され、前記画素電極の上にゲート絶縁膜が形成され、前記ゲート絶縁膜の上に無機パッシベーション膜が形成され、前記無機パッシベーション膜の上に複数のスリットを有するコモン電極が形成され、前記画素電極には、前記ＴＦＴのソース電極から前記ゲート絶縁膜の第１のスルーホールを介して映像信号が供給され、前記画素電極が前記コモン電極と対向する場所において、前記ゲート絶縁膜が除去された領域が形成され、前記ゲート絶縁膜が除去された領域においては、前記画素電極の上に直接無機パッシベーション膜が形成されていることを特徴とする液晶表示装置。

本発明によれば、層数を減らしたＩＰＳ液晶表示装置において、画素容量を大きくすることが出来るので、ゲート電圧の変動に起因する画素電極電位の変動を小さくすることが出来る。

実施例１における液晶表示装置の画素の平面図である。図１のＡ−Ａ断面図である。図１のＢ−Ｂ断面図である。図１のＣ−Ｃ断面図である。実施例２における液晶表示装置の画素の平面図である。図５のＤ−Ｄ断面図である。実施例３における液晶表示装置の画素の平面図である。図７のＥ−Ｅ断面図である。図７のＦ−Ｆ断面図である。実施例３における他の例の液晶表示装置の画素の平面図である。従来例における液晶表示装置の画素の平面図である。図１１のＧ−Ｇ断面図である。

以下に本発明の内容を、実施例を用いて詳細に説明する。

図１は、本発明による液晶表示装置の画素部の平面図である。画素構造は、基本的には、図１１で説明したのと同様である。すなわち、ゲート電極を兼用した走査線１０の上に図２に示すゲート絶縁膜１０２が形成され、その上に、半導体膜１０３が形成され、その上に映像信号線２０から分岐したドレイン電極１０４、および、ソース電極１０５が形成されている。ソース電極１０５は最下層に形成された画素電極１０１とスルーホール１１０を介して接続している。

ソース電極１０５およびドレイン電極１０４を覆って図２に示す無機パッシベーション膜１０６が形成され、その上にコモン電極１０７が形成されている。コモン電極１０７はスリット１０７１を有している。コモン電極１０７は、スリット１０７１部分以外は、図１の全面を覆っている。図１が図１１と大きく異なる点は、画素電極１０１を覆うゲート絶縁膜１０２に対し、画素電極１０１とコモン電極１０７との対向面において、部分的にゲート絶縁膜１０２にスルーホール１１０を形成し、その部分において、画素電極１０１とコモン電極１０７の距離を小さくしていることである。図１１において、斜線を施した部分がゲート絶縁膜に形成されたスルーホールである。画素電極１０１とコモン電極１０７の距離が小さくなった部分において、画素電極１０１とコモン電極１０７との間の容量が増加する。

ここで、ゲート絶縁膜１０２に形成されたスルーホール１１０は、スリット１０７１に挟まれたストライプ状のコモン電極１０７に対応して複数、所定のピッチによって形成されている。ただし、このスルーホール１１０は、コモン電極１０７のストライプ状の部分のみに対応して形成することは必須ではない。液晶の配向に影響を与えない範囲であれば、場所、ピッチ等は、任意でよい。

図２は図１のＡ−Ａ断面図である。ガラスで形成されたＴＦＴ基板１００に先ず画素電極１０１を形成する。画素電極１０１はＩＴＯを例えば、厚さ７７ｎｍ乃至５０ｎｍの厚さに、スパッタリングによって形成する。その後、画素電極１０１をパターニングする。次に、ゲート電極を兼ねる走査線１０をスパッタリングによって厚さ２２０ｎｍ程度に成膜する。走査線１０は例えば、積層膜になっており、下層はＡｌで２００ｎｍ、上層はＡｌＭｏ合金で２０ｎｍ程度に厚さに形成する。このように、ＴＦＴ基板１００の上に画素電極１０１と走査線１０が同層で形成される。

次にゲート絶縁膜１０２と半導体膜１０３としてのａ−ＳｉをＣＶＤによって連続して形成する。なお、このとき、オーミックコンタクトのための図示しないｎ＋ａ−Ｓｉもａ−Ｓｉに連続して形成する。ゲート絶縁膜１０２の厚さは３００ｎｍ程度であり、ａ−Ｓｉ膜の厚さは１５０ｎｍ、ｎ＋ａ−Ｓｉ層は５０ｎｍ程度である。

次に、半導体層１０３を図１に示すように、島状に形成するために、パターニングを行う。半導体層１０３はゲート絶縁膜１０２の上に形成されており、半導体層１０３のパターニングは、フォトリソグラフィによって行う。その後、ゲート絶縁膜１０２にスルーホール１１０を形成する。スルーホール１１０によって、ＴＦＴのソース電極１０５と画素電極１０１を接続することを可能にする。

本発明は、この時、ソース電極１０５と画素電極１０１の接続のためのスルーホール１１０だけでなく、画素電極１０１とコモン電極とが対向している部分において、部分的にゲート絶縁膜にスルーホール１１０を形成し、この部分において、画素電極１０１とコモン電極１０７の距離を小さくすることによって容量を大きくしている。ゲート絶縁膜は３００ｎｍ程度であるから、この分、画素電極１０１とコモン電極１０７の距離が小さくなり、画素容量が増加する。

映像信号線２０、ドレイン電極１０４、ソース電極１０５は、同時に形成される。以後映像信号線２０、ドレイン電極１０４、ソース電極１０５をＳＤ膜ということもある。ＳＤ膜は、例えば、ＣｒＭｏを厚さ１５０〜２００ｎｍ程度になるようスパッタリングによって形成し、フォトリソグラフィによってパターニングする。

その後、ドレイン電極１０４、ソース電極１０５、ゲート絶縁膜１０２等を覆って、無機パッシベーション膜１０６をＣＶＤによって形成する。無機パッシベーション膜１０６は例えば、ＳｉＮによって、５００ｎｍ程度に厚く形成される。パッシベーション膜としての機能を有するためには、ある程度の膜厚は必要だからである。

次に、コモン電極１０７を成膜する。コモン電極１０７は、画素電極１０１と同様、ＩＴＯを例えば、厚さ７７ｎｍ乃至５０ｎｍの厚さに、スパッタリングによって形成する。次に、全面に形成されたコモン電極１０７をパターニングする。コモン電極１０７のパターニングは、図１あるいは図２に示すように、コモン電極１０７に対してスリット１０７１を形成することである。したがって、コモン電極１０７のパターニング後も、コモン電極１０７は、スリット１０７１部分を残して、全面に存在している。

画素電極１０１とコモン電極１０７の間に電圧が印加されると、図１１で説明したように電気力線が発生し、液晶分子２００が回転する。これによって液晶層を透過する光の量を画素毎に制御し、画像を形成する。なお、図２では、コモン電極１０７の上に形成される液晶を初期配向させるための配向膜は省略されている。他の断面図も同様である。図２のＴＦＴ基板１００に対向して液晶層を挟んで、カラーフィルタ等が形成された図示しない対向基板が配置される。

本発明の特徴は、図１および図２に示すように、画素電極１０１とコモン電極１０７とが対向している部分において、部分的にゲート絶縁膜１０２にスルーホール１１０を形成し、この部分において、画素電極１０１とコモン電極１０７の距離を小さくすることによって容量を大きくしている。ゲート絶縁膜１０２は３００ｎｍ程度であり、無機パッシベーション膜１０６の厚さを例えば、５００ｎｍ程度とすると、この部分における容量は、８/５倍になる。

スリット１０７１部分においては、ゲート絶縁膜１０２にスルーホール１１０を形成しても、容量に対する影響は無い。図１および図２では、コモン電極１０７と画素電極１０１が対向した部分において、周期的にゲート絶縁膜１０２にスルーホール１１０を形成している。ゲート絶縁膜１０２にスルーホール１１０を形成したことによる凹凸が液晶の配向に大きな影響を与えることを防止するためである。

図３は、図１のＢ−Ｂ断面図である。図３において、ＴＦＴ基板１００の上に画素電極１０１が形成され、その上にゲート絶縁膜１０２が形成されているが、画素電極１０１がコモン電極１０７と対向した部分には、ゲート絶縁膜１０２にスルーホール１１０が形成されている。ゲート絶縁膜１０２の上に無機パッシベーション膜１０６が形成され、その上にコモン電極１０７が形成されている。図３に示すように、コモン電極１０７のスリット１０７１部のゲート絶縁膜１０２にはスルーホール１１０は形成されていない。図３において、画素電極１０１とコモン電極１０７との間には、無機パッシベーション膜１０６しか存在していないので、画素電極１０１とコモン電極１０７の距離が小さくなり、画素容量が増加する。

図４は、図１のＣ−Ｃ断面図である。図４は、ゲート絶縁膜１０２にスルーホール１１０が形成されていない部分の断面図である。図４において、ＴＦＴ基板１００の上に画素電極１０１が形成され、その上にゲート絶縁膜１０２が形成され、その上に無機パッシベーション膜１０６が形成されている。無機パッシベーション膜１０６の上にコモン電極１０７が形成されている。図４においては、画素電極１０１とコモン電極１０７の間には、ゲート絶縁膜１０２と無機パッシベーション膜１０６が形成されている。したがって、この部分の画素容量は従来と同じであり、図３における画素容量よりも小さい。このように、本発明によれば、画素電極１０１とコモン電極１０７が対向した部分において、部分的にゲート絶縁膜１０２に対ししてスルーホール１１０を形成し、画素電極１０１とコモン電極１０７の距離を小さくしているので、画素容量を大きくすることが出来る。また、ゲート絶縁膜１０２へのスルーホール１１０はソース電極１０５と画素電極１０１のコンタクトのためのスルーホール１１０と同時に形成することが出来るので、製造工程が増加することは無く、したがって、本発明を適用しても製造コストの増加は抑えることが出来る。

図５は、本発明を半透過型液晶表示装置に適用した例である。図５において、走査線１０と映像信号線２０によって囲まれた領域に画素が存在している。図５における画素の下側は、反射型Ｒの領域であり、上側は、透過型Ｔの領域である。図５において、透過型Ｔの領域の構成は、従来例と同じである。反射型Ｒの領域には、ゲート絶縁膜１０２にスルーホール１１０が形成され、ゲート絶縁膜１０２およびスルーホール１１０を覆ってソース電極１０５が形成されている。図５におけるＢ−Ｂ断面は図３と同様であり、Ｃ−Ｃ断面は図４と同様である。

図５において、ソース電極１０５は反射型領域全域に渡って形成されており、これが反射電極となっている。ソース電極１０５はＣｒＭｏによって形成されているので、反射特性は十分である。図５において、ゲート絶縁膜１０２のスルーホール１１０は実施例１における場合よりも細かいピッチで形成されている。したがって、ゲート絶縁膜１０２およびスルーホール１１０の上に形成されたソース電極１０５の表面は凹凸となっている。これによって、ソース電極１０５によって形成された反射電極は鏡面ではなく、光を広範囲にわたって反射できる乱反射面を構成している。

本実施例においては、延在したソース電極１０５に凹凸を形成して乱反射面を形成するので、コモン電極１０７のスリット１０７１部に対応した部分のゲート絶縁膜１０２にもスルーホール１１０を形成している。スリット１０７１部に対応するゲート絶縁膜１０２にスルーホール１１０を形成して画素容量の増加にはならないが、乱反射面をより効果的に形成できる。なお、ゲート絶縁膜１０２のスルーホール１１０の位置をスリット１０７１とスリット１０７１で挟まれたストライプ状のコモン電極部１０７とでずらせている。これによってソース電極１０５による乱反射面をさらに効果的に形成することが出来る。

図６は、図５のＤ−Ｄ断面図である。図６において、ゲート電極を兼ねた走査線１０の上にゲート絶縁膜１０２、ドレイン電極１０４、ソース電極１０５が形成され、ＴＦＴを構成している。表示領域における、ＴＦＴに近い左側が反射領域Ｒである。反射領域Ｒには、画素電極１０１の上に形成されたゲート絶縁膜１０２に対して細かいピッチでスルーホール１１０が形成されている。多数のスルーホール１１０を覆って、ソース電極１０５が延在している。図６における右側は透過領域Ｔである。この部分では、従来どおり、画素電極１０１を覆ってゲート絶縁膜１０２が形成されている。

ＴＦＴ、ソース電極１０５、ゲート絶縁膜１０２等を覆って、無機パッシベーション膜１０６が形成されている。無機パッシベーション膜１０６の上に、コモン電極１０７が形成されている。図６において、反射領域Ｒ側は、ソース電極１０５すなわち画素電極１０１と、コモン電極１０７との間には、無機パッシベーション膜１０６のみが存在しているので、容量は大きい。一方、透過領域Ｔでは、画素電極１０１とコモン電極１０７の間には、無機パッシベーション膜１０６とゲート絶縁膜１０２が存在しているので、反射領域Ｒに比べて容量は小さい。しかし、反射領域Ｒにおいて、画素容量を大きくできるので、画素全体としては、画素容量を大きくすることが出来る。

本実施例は、等方的に反射させるための反射電極を、ゲート絶縁膜１０２に多数のスルーホール１１０を形成することによって形成するので、反射電極を形成するための工程が増加するということは無い。また、反射領域Ｒにおいて、ソース電極１０５、すなわち、画素電極１０１とコモン電極１０７との距離は、無機パッシベーション膜１０６が１層のみ存在するので、半透過型液晶表示装置において、画素容量を大きくすることができる。

図７は本発明の第３の実施例を示す平面図である。図７において、走査線１０と映像信号線２０とで囲まれた領域に画素が存在している。実施例１の図１と異なる点は、画素領域において、広い領域にわたって、ゲート絶縁膜１０２が除去されていることである。図７において、点線で囲まれた領域はゲート絶縁膜除去領域１２０である。ゲート絶縁膜除去領域１２０にソース電極１０５が延在し、画素電極１０１とソース電極１０５の導通を取っている。

図８は図７のＥ−Ｅ断面図である。図８において、ゲート絶縁膜１０２は、ゲート電極を兼ねる走査線１０と画素電極１０１の周辺端部を覆っているが、その内側は広い範囲にわたって除去されている。ゲート絶縁膜１０２が除去された領域では、画素電極１０１とコモン電極１０７の間には、無機パッシベーション膜１０６のみが存在しているので、画素容量は、従来例あるいは実施例１等に比較して大きい。

図９は、図７のＦ−Ｆ断面図である。図９において、ＴＦＴ基板１００の上に画素電極１０１が形成されている。画素電極１０１の上にゲート絶縁膜１０２が形成されるが、このゲート絶縁膜１０２は、画素電極１０１の広い領域に渡って除去されており、画素電極１０１の端部と、その外側にのみ存在している。画素電極１０１の外側のゲート絶縁膜１０２の上には、映像信号線２０が形成されている。

映像信号線２０、ゲート絶縁膜１０２、画素電極１０１を覆って無機パッシベーション膜１０６が形成されている。無機パッシベーション膜１０６の上には、画素部において、スリット１０７１を有するコモン電極１０７が形成されている。図９において、画素部では、画素電極１０１とコモン電極１０７との間には、無機パッシベーション膜１０６のみが形成されているので、画素容量は大きい。

ただし、実施例３の構成は、ゲート絶縁膜除去領域１２０の周辺において、コモン電極１０７の段差が大きくなる。すなわち、段差の高さは、ゲート絶縁膜１０２と映像信号線２０の両方を合わせた段差となるからである。コモン電極１０７の段差が大きいと、その上に形成される図示しない配向膜の段差も大きくなるので、この部分において、液晶のドメインが発生しやすくなり、画質を劣化させる場合がある。

実施例３ではこれを防止するために、図９に示すように、画素電極１０１の周辺にゲート絶縁膜１０２を残している。これによって、少なくとも、画素電極１０１の厚さの分コモン電極１０７の段差を軽減することが出来る。このように、図７〜図９の構成は、画素電極１０１の周辺を除く大部分において、コモン電極１０７との距離が無機パッシベーション膜１０６のみの構成となるので、画素容量の増加の効果は非常に大きい。

図１０は本実施例の変形例である。図１０においては、スリット１０７１とスリット１０７１の間のストライプ状のコモン電極１０７に対して対応するように、ゲート絶縁膜１０２にスルーホール１１０を形成する。図１０では、２本のストライプ状になっているコモン電極１０７のほぼ全域に大きな容量を形成することが出来るので、画素全体として、大きな容量を形成することが出来る。図１０におけるＣ−Ｃ断面は図４と同様である。本実施例が実施例１と異なるところは、ゲート絶縁膜１０２の画素電極１０１に対応する部分に対して大きなスルーホール１１０が連続して形成されていることである。

また、図１０の構成は、コモン電極１０７の両脇に対応するゲート絶縁膜１０２にはスルーホール１１０は形成されていない。したがって、映像信号線２０とゲート絶縁膜１０２の両方に原因する大きな段差は形成されていない。図１０におけるこの部分の段差は、映像信号線２０に起因する段差のみである。したがって、液晶のドメイン発生の問題は、図７の構成に比較して緩和されている。

１０…走査線、２０…映像信号線、１００…ＴＦＴ基板、１０１…画素電極、１０２…ゲート絶縁膜、１０３…半導体層、１０４…ドレイン電極、１０５…ソース電極、１０６…無機パッシベーション膜、１０７…コモン電極、１１０…スルーホール、１２０…ゲート絶縁膜除去領域、２００…液晶分子、１０７１…スリット、Ｔ…透過領域、Ｒ…反射領域。

Claims

画素電極とＴＦＴを有する画素がマトリクス状に形成されたＴＦＴ基板とカラーフィルタを有する対向基板と前記ＴＦＴ基板と前記対向基板との間に液晶が挟持された液晶表示装置であって、
前記ＴＦＴ基板の上に画素電極が形成され、前記画素電極の上にゲート絶縁膜が形成され、前記ゲート絶縁膜の上に無機パッシベーション膜が形成され、前記無機パッシベーション膜の上にスリットを有するコモン電極が形成され、
前記画素電極には、前記ＴＦＴのソース電極から前記ゲート絶縁膜の第１のスルーホールを介して映像信号が供給され、
前記画素電極が前記コモン電極と対向する場所において、前記ゲート絶縁膜に第２のスルーホールが形成され、前記第２のスルーホールにおいては、前記画素電極と前記ソース電極は接続しておらず、
前記第２のスルーホールに無機パッシベーション膜が形成され、
前記第２のスルーホールに対応する部分の前記無機パッシベーション膜の上にはコモン電極が形成されていることを特徴とする液晶表示装置。
前記ゲート絶縁膜に形成された前記第２のスルーホールは、前記スリットに挟まれたストライプ状のコモン電極に対応した領域に、複数形成されていることを特徴とする請求項１に記載の液晶表示装置。
前記複数の前記スルーホールは、所定のピッチをもって形成されていることを特徴とする請求項２に記載の液晶表示装置。
前記コモン電極のスリットの部分に対応するゲート絶縁膜にはスルーホールが形成されていないことを特徴とする請求項２に記載の液晶表示装置
透過領域と反射領域を有する画素がマトリクス状に形成されたＴＦＴ基板とカラーフィルタを有する対向基板と前記ＴＦＴ基板と前記対向基板との間に液晶が挟持された液晶表示装置であって、
前記反射領域において、前記ＴＦＴ基板の上には画素電極が形成され、前記画素電極の上にゲート絶縁膜が形成され、前記ゲート絶縁膜には複数のスルーホールが形成され、
前記ゲート絶縁膜および前記複数のスルーホールを覆って、ＴＦＴから延在するソース電極が形成され、
前記ソース電極を覆って無機パッシベーション膜が形成され、前記無機パッシベーション膜の上にはスリットを有するコモン電極が形成され、
前記ソース電極は、前記ゲート絶縁膜の前記複数の前記スルーホールにおいて、前記画素電極と導通し、
前記ゲート絶縁膜と前記複数の前記スルーホールの上に形成された前記ソース電極は乱反射面を形成していることを特徴とする液晶表示装置。
前記ゲート絶縁膜に形成された前記複数の前記スルーホールは、前記スリットに対応する部分にも形成されていることを特徴とする請求項５に記載の液晶表示装置。
画素電極とＴＦＴを有する画素がマトリクス状に形成されたＴＦＴ基板とカラーフィルタを有する対向基板と前記ＴＦＴ基板と前記対向基板との間に液晶が挟持された液晶表示装置であって、
前記ＴＦＴ基板の上に画素電極が形成され、
前記画素電極の周辺を覆ってゲート絶縁膜が形成され、
前記画素電極における前記周辺よりも内側にはゲート絶縁膜は存在しておらず、無機パッシベーション膜が直接画素電極上に形成され、
前記無機パッシベーション膜の上には、スリットを有するコモン電極が形成されていることを特徴とする液晶表示装置。
画素電極とＴＦＴを有する画素がマトリクス状に形成されたＴＦＴ基板とカラーフィルタを有する対向基板と前記ＴＦＴ基板と前記対向基板との間に液晶が挟持された液晶表示装置であって、
前記ＴＦＴ基板の上に画素電極が形成され、前記画素電極の上にゲート絶縁膜が形成され、前記ゲート絶縁膜の上に無機パッシベーション膜が形成され、前記無機パッシベーション膜の上に複数のスリットを有するコモン電極が形成され、
前記画素電極には、前記ＴＦＴのソース電極から前記ゲート絶縁膜の第１のスルーホールを介して映像信号が供給され、
前記画素電極が前記コモン電極と対向する場所において、前記ゲート絶縁膜が除去された領域が形成され、前記ゲート絶縁膜が除去された領域においては、前記画素電極の上に直接無機パッシベーション膜が形成されていることを特徴とする液晶表示装置。
前記ゲート絶縁膜が除去された領域は、前記コモン電極の前記スリットに挟まれたストライプ状となっているコモン電極に対応する領域であることを特徴とする請求項８に記載の液晶表示装置。