[go: up one dir, main page]

JP2013125782A - Oxide semiconductor device - Google Patents

Oxide semiconductor device Download PDF

Info

Publication number
JP2013125782A
JP2013125782A JP2011272337A JP2011272337A JP2013125782A JP 2013125782 A JP2013125782 A JP 2013125782A JP 2011272337 A JP2011272337 A JP 2011272337A JP 2011272337 A JP2011272337 A JP 2011272337A JP 2013125782 A JP2013125782 A JP 2013125782A
Authority
JP
Japan
Prior art keywords
oxide semiconductor
semiconductor device
oxide
layer
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011272337A
Other languages
Japanese (ja)
Inventor
Hiroyuki Uchiyama
博幸 内山
Tetsushi Kawamura
哲史 河村
Hironori Wakana
裕紀 若菜
Hiroaki Ozaki
太亮 尾崎
Takanori Yamazoe
孝徳 山添
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2011272337A priority Critical patent/JP2013125782A/en
Publication of JP2013125782A publication Critical patent/JP2013125782A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an oxide semiconductor device having good characteristics and high reliability even when a flexible substrate is used.SOLUTION: An oxide semiconductor device has: a gate electrode 2; a gate insulating layer 3 provided on the gate electrode 2; a channel part provided on the gate electrode 2 via the gate insulating layer 3; and source-drain electrodes 6 electrically connected with the channel part. The channel part includes an oxide semiconductor layer 5 and a conductive layer 4. At least one of the source-drain electrodes 6 is connected to the conductive layer 4 via the oxide semiconductor layer 5.

Description

本発明は、フラットパネルディスプレイ(Flat Panel Display)やRFID(Radio Frequency IDentification)等に用いる薄膜トランジスタ(Thin Film Transistor:TFT)に係り、特に、チャネル部に酸化物半導体を用いた酸化物半導体装置(TFT)に関する。   The present invention relates to a thin film transistor (TFT) used for a flat panel display, RFID (Radio Frequency IDentification), and the like, and in particular, an oxide semiconductor device (TFT) using an oxide semiconductor in a channel portion. )

地上デジタル放送への移行や、FPDを利用したデジタルTVの普及が急激に進んでいる。これらデジタルTVについては、今後も高精細化への取り組みが予定されており、デジタルTVも現状のフルハイビジョン画素数の1920×1080から、4k×2k、さらには現状の16倍の画素数に当たる8k×4kへの進展が予想されている。   The transition to terrestrial digital broadcasting and the spread of digital TV using FPD are rapidly progressing. With regard to these digital TVs, efforts are being made for higher definition in the future, and digital TVs will also change from the current full high-definition pixel count of 1920 × 1080 to 4k × 2k, or 8k, which is 16 times the current number of pixels. Progress to x4k is expected.

しかし、高精細化を行うためには、大面積化や画素電極の微細化、配線数増大などによる影響が顕在化するため、チャネル層に非晶質シリコン(a−Si)を用いた現行のa−Si TFTでは実現が困難と考えられている。特に、大面積基板へ高均一な成膜と良好なオン特性を得ることは、化学的気相法を用いたa−Siでは技術的に限界を迎えている。そこで、近年次世代高精細TV用のTFTとして期待されているのが、IGZO(インジウムガリウム亜鉛複合酸化物)などのアモルファス酸化物を用いたTFTである。この酸化物は、スパッタリングによる大面積、高均一成膜が実現可能な上、オン特性がa−Siに対して優れるため、高オンオフ比や高移動度化も期待できるとされ、高精細液晶TVや有機EL−TV用の画素TFTとして有望視されている。   However, in order to achieve high definition, the effects of increasing the area, miniaturizing the pixel electrode, increasing the number of wirings, etc. become obvious, so the current use of amorphous silicon (a-Si) for the channel layer Realization with an a-Si TFT is considered difficult. In particular, obtaining highly uniform film formation on a large area substrate and good on-characteristics are technically limited in a-Si using a chemical vapor phase method. Therefore, TFTs using amorphous oxides such as IGZO (indium gallium zinc composite oxide) are expected in recent years as TFTs for next-generation high-definition TVs. This oxide can realize a large area and highly uniform film formation by sputtering and has excellent on-characteristics compared to a-Si, so that it can be expected to have a high on-off ratio and high mobility. And as a pixel TFT for organic EL-TV.

一方、このアモルファス酸化物については、近年、負バイアス時における光照射による光劣化(しきい値シフト)が問題視されており、実用化のためにはこれらの信頼性改善が必須とされている。この光劣化の原因については、例えば、非特許文献1に記述されているように、酸化物中に成膜時から存在する酸素空孔[V]のうち、価電子帯近傍の深い準位を形成するものとされている。更に、負バイアス時に光照射を受けることで、光励起により生成されたホールが、ゲート絶縁層側までドリフトし、ゲート絶縁層中の[V]に捕獲されることによりしきい値変動の原因となることが示されている。現状、これらの解決には、酸化物層成膜時に形成される初期の[V]を少なくすることが重要とされ、例えば非特許文献1〜4に示されるような高温や高圧のアニール処理、プラズマ処理が有効とされている。しかし、これらのアニール処理を行うこと自体が工程数の増加を示すことや、高温処理により電極金属の劣化によるコンタクト抵抗の増大などの問題もあり、プロセス裕度の狭小化や高コスト化の恐れが指摘されている。また、元来スパッタ工程を含め、低温成膜が可能であり、フレキシブル基板への対応などが利点であった酸化物TFTの利点を損なう可能性もあり、両者を満たす技術が期待されていた。 On the other hand, with regard to this amorphous oxide, in recent years, light degradation (threshold shift) due to light irradiation at the time of negative bias has been regarded as a problem, and improvement of these reliability is indispensable for practical use. . The cause of this photodegradation is, for example, as described in Non-Patent Document 1, among the oxygen vacancies [V 0 ] existing in the oxide from the time of film formation, a deep level near the valence band. It is supposed to form. Furthermore, by receiving light irradiation at the time of negative bias, holes generated by photoexcitation drift to the gate insulating layer side and are trapped by [V 0 ] in the gate insulating layer, thereby causing a threshold fluctuation. It has been shown to be. At present, in order to solve these problems, it is important to reduce the initial [V 0 ] formed at the time of forming the oxide layer. For example, high-temperature and high-pressure annealing as shown in Non-Patent Documents 1 to 4 Plasma treatment is effective. However, these annealing treatments themselves have an increase in the number of processes, and there are problems such as an increase in contact resistance due to electrode metal deterioration due to high temperature treatment, which may reduce process margin and increase costs. Has been pointed out. In addition, low-temperature film formation was originally possible including a sputtering process, and there was a possibility that the advantages of the oxide TFT, which was advantageous for the flexible substrate, could be impaired.

Byungki Ryu et al.,Appl. Phys. Lett.,97,022108 (2010)Byungki Ryu et al., Appl. Phys. Lett., 97, 022108 (2010) Jin−Seong Park et al,Appl. Phys. Lett.,90,262106(2007)Jin-Seong Park et al, Appl. Phys. Lett., 90, 262106 (2007) Chen−Yi Wu et al,SID Digest 2010,P−20,1298(2010)Chen-Yi Wu et al, SID Digest 2010, P-20, 1298 (2010) Yutomo Kikuchi et al,Thin Solid Films,518,3017(2010)Yutomo Kikuchi et al, Thin Solid Films, 518, 3017 (2010)

上述したように、アモルファス酸化物をベースとしたTFTにおいて、酸化物半導体薄膜に入射した光によりゲート電極に負バイアスを印加した際に入射した光により酸素空孔[V]起因のしきい値変動という光劣化が生じる。また、酸化物層成膜時に形成される初期の酸素空孔[V]を少なくするための高温処理は、酸化物TFTのフレキシブル基板への対応などの利点を損なう恐れがある。 As described above, in a TFT based on an amorphous oxide, a threshold value due to oxygen vacancies [V 0 ] caused by light incident upon application of a negative bias to the gate electrode by light incident on the oxide semiconductor thin film. Photodegradation called fluctuation occurs. In addition, high-temperature treatment for reducing the initial oxygen vacancies [V 0 ] formed during the formation of the oxide layer may impair advantages such as adapting the oxide TFT to a flexible substrate.

本発明の目的は、フレキシブル基板を用いるような場合であっても、良好な特性を有し信頼性の高い酸化物半導体装置を提供することにある。   An object of the present invention is to provide an oxide semiconductor device having favorable characteristics and high reliability even when a flexible substrate is used.

上記目的を達成するための一実施形態として、ゲート電極と、前記ゲート電極上に設けられたゲート絶縁層と、前記ゲート絶縁層を介して前記ゲート電極上に設けられたチャネル部と、前記チャネル部と電気的に接続されるソース電極およびドレイン電極とを有する酸化物半導体装置において、前記チャネル部は、酸化物半導体層と導電層とを含み、前記ソース電極およびドレイン電極の少なくとも一方は、前記酸化物半導体層を介して前記導電層に接続されていることを特徴とする酸化物半導体装置とする。   As one embodiment for achieving the above object, a gate electrode, a gate insulating layer provided on the gate electrode, a channel portion provided on the gate electrode via the gate insulating layer, and the channel In the oxide semiconductor device having a source electrode and a drain electrode electrically connected to a portion, the channel portion includes an oxide semiconductor layer and a conductive layer, and at least one of the source electrode and the drain electrode is the An oxide semiconductor device is connected to the conductive layer through an oxide semiconductor layer.

また、ゲート電極により、チャネル部を介してソース電極とドレイン電極との間に流れる電流を制御する酸化物半導体装置において、前記チャネル部は、スイッチング機能と導電機能とが分離されていることを特徴とする酸化物半導体装置とする。   In the oxide semiconductor device in which a current flowing between the source electrode and the drain electrode through the channel portion is controlled by the gate electrode, the channel portion has a switching function and a conductive function separated from each other. The oxide semiconductor device is as follows.

本発明によれば、フレキシブル基板を用いるような場合であっても、良好な特性を有し信頼性の高い酸化物半導体装置を提供することができる。   According to the present invention, even when a flexible substrate is used, an oxide semiconductor device having favorable characteristics and high reliability can be provided.

本発明の第1の実施例に係る酸化物半導体装置(機能分離型チャネル部を有する酸化物半導体TFT)を説明するための図であり、(a)は断面図、(b)は平面図である。BRIEF DESCRIPTION OF THE DRAWINGS It is a figure for demonstrating the oxide semiconductor device (oxide semiconductor TFT which has a function isolation | separation type channel part) which concerns on 1st Example of this invention, (a) is sectional drawing, (b) is a top view. is there. 図1に示す酸化物半導体装置と同様な効果を発現するその他のTFT構造を説明するための断面図であり、(a)はトップゲートボトムコンタクト構造、(b)はトップゲートトップコンタクト構造、(c)はボトムゲートボトムコンタクト構造を示す。2A and 2B are cross-sectional views for explaining another TFT structure that exhibits the same effect as the oxide semiconductor device shown in FIG. 1, wherein FIG. 1A is a top gate / bottom contact structure, FIG. 2B is a top gate / top contact structure, c) shows a bottom gate bottom contact structure. 図1に示す酸化物半導体装置の変形例の断面図であり、(a)(b)はスイッチング処理に利用するソース電極/半導体層/導電層の積層構造であって、半導体層がソース電極、または、ドレイン電極のいずれか一方のみに形成されている場合、(c)(d)はスイッチング処理に利用するドレイン電極/半導体層/導電層の積層構造であって、半導体層がソース電極、または、ドレイン電極のいずれか一方のみに形成されている場合を示す。2 is a cross-sectional view of a modification of the oxide semiconductor device shown in FIG. 1, wherein (a) and (b) are a stacked structure of a source electrode / semiconductor layer / conductive layer used for switching processing, the semiconductor layer being a source electrode, Alternatively, when formed on only one of the drain electrodes, (c) and (d) are a stacked structure of a drain electrode / semiconductor layer / conductive layer used for switching processing, and the semiconductor layer is a source electrode, or The case where it is formed on only one of the drain electrodes is shown. 本発明の第1の実施例に係る酸化物半導体装置(ボトムゲートトップコンタクト構造TFT)の製造工程を説明するためのフロー図である。It is a flowchart for demonstrating the manufacturing process of the oxide semiconductor device (bottom gate top contact structure TFT) concerning the 1st Example of this invention. 本発明の第1の実施例に係る酸化物半導体装置(TFT)において、チャネル部構成が半導体層IGZO(膜厚20nm)、導電層ITO(膜厚3nm)、の場合における電流−電圧特性および移動度−電圧特性の一例を示すグラフである。In the oxide semiconductor device (TFT) according to the first embodiment of the present invention, current-voltage characteristics and movement in the case where the channel portion configuration is the semiconductor layer IGZO (film thickness 20 nm) and the conductive layer ITO (film thickness 3 nm). It is a graph which shows an example of a degree-voltage characteristic. 従来の酸化物半導体TFTにおいて、チャネル層が膜厚25nmのIGZO層、の場合における電流−電圧特性および移動度−電圧特性の一例を示すグラフである。It is a graph which shows an example of the current-voltage characteristic and mobility-voltage characteristic in the case where the channel layer is an IGZO layer with a film thickness of 25 nm in a conventional oxide semiconductor TFT. 本発明の第1の実施例に係る酸化物半導体装置(チャネル部構成:半導体層IGZO(膜厚20nm)、導電層ITO(膜厚3nm)のTFT)と従来酸化物半導体TFT(チャネル層構成:IGZO層(膜厚25nm))の負バイアスストレス下の光劣化(しきい値シフト)を説明するためのしきい値シフト−光照射時間特性の一例を示すグラフである。Oxide semiconductor device (channel portion configuration: semiconductor layer IGZO (thickness 20 nm), conductive layer ITO (thickness 3 nm) TFT) according to the first embodiment of the present invention and conventional oxide semiconductor TFT (channel layer configuration: It is a graph which shows an example of the threshold value shift-light irradiation time characteristic for demonstrating the photodegradation (threshold value shift) under the negative bias stress of an IGZO layer (film thickness of 25 nm). 本発明の第1の実施例に係る酸化物半導体装置を応用したアクティブマトリクス回路の構成を説明するための概略平面模式図である。1 is a schematic plan view for explaining a configuration of an active matrix circuit to which an oxide semiconductor device according to a first embodiment of the present invention is applied. 本発明の第1の実施例に係る酸化物半導体装置を応用したアクティブマトリクス回路と薄膜トランジスタの構造を説明するための鳥瞰図である。1 is a bird's eye view for explaining the structure of an active matrix circuit and a thin film transistor to which an oxide semiconductor device according to a first embodiment of the present invention is applied. 本発明の第1の実施例に係る他の酸化物半導体装置(チャネル部構成が半導体層ZTO(Zn組成0.7、膜厚20nm)、導電層ZTO(Zn組成0.2、膜厚5nm)のTFT)、の場合における電流−電圧特性および移動度−電圧特性の一例を示すグラフである。Other oxide semiconductor devices according to the first embodiment of the present invention (channel portion configuration is semiconductor layer ZTO (Zn composition 0.7, film thickness 20 nm), conductive layer ZTO (Zn composition 0.2, film thickness 5 nm) Is a graph showing an example of current-voltage characteristics and mobility-voltage characteristics. 本発明の第1の実施例に係る他の酸化物半導体装置(チャネル部構成:半導体層ZTO(Zn組成0.7、膜厚20nm)、導電層ZTO(Zn組成0.2、膜厚5nm)のTFT)と従来酸化物半導体TFT(チャネル層構成:IGZO層(膜厚25nm))の負バイアスストレス下の光劣化(しきい値シフト)を説明するためのしきい値シフト−光照射時間特性の一例を示すグラフである。Other oxide semiconductor devices according to the first embodiment of the present invention (channel portion configuration: semiconductor layer ZTO (Zn composition 0.7, film thickness 20 nm), conductive layer ZTO (Zn composition 0.2, film thickness 5 nm) TFT) and conventional oxide semiconductor TFT (channel layer configuration: IGZO layer (film thickness 25 nm)) threshold shift-light irradiation time characteristics for explaining light degradation (threshold shift) under negative bias stress It is a graph which shows an example. 本発明の第2の実施例に係る、機能分離型チャネル部を有するボトムゲートトップコンタクト型酸化物半導体TFTを応用した有機ELディスプレイ(トップエミッション型)の画素基本構成を説明するための断面図である。It is sectional drawing for demonstrating the pixel basic composition of the organic electroluminescent display (top emission type) which applied the bottom gate top contact type oxide semiconductor TFT which has a function isolation | separation type channel part based on 2nd Example of this invention. is there. 本発明の第2の実施例に係る、機能分離型チャネル部を有する酸化物半導体TFTを応用した有機ELディスプレイの画素駆動回路を説明するための回路図である。It is a circuit diagram for demonstrating the pixel drive circuit of the organic electroluminescent display which applied the oxide semiconductor TFT which has a function separation type channel part based on the 2nd Example of this invention. 本発明の第2の実施例に係る、機能分離型チャネル部を有するトップゲートボトムコンタクト型酸化物半導体TFTを応用した有機ELディスプレイ(トップエミッション型)の画素基本構成を説明するための要部断面図である。Sectional view for explaining a basic pixel configuration of an organic EL display (top emission type) using a top gate / bottom contact type oxide semiconductor TFT having a function-separated channel portion according to a second embodiment of the present invention. FIG. 本発明の第2の実施例に係る、機能分離型チャネル部を有するトップゲートボトムコンタクト型酸化物半導体TFTを応用した有機ELディスプレイ(ボトムエミッション型)の画素基本構成を説明するための要部断面図である。Sectional view for explaining a basic configuration of a pixel of an organic EL display (bottom emission type) using a top gate / bottom contact type oxide semiconductor TFT having a function-separated channel portion according to a second embodiment of the present invention. FIG. 本発明の第3の実施例に係る、機能分離型チャネル部を有する酸化物半導体TFTを応用したRFIDタグのシステム構成を説明するための模式図である。It is a schematic diagram for demonstrating the system configuration | structure of the RFID tag which applied the oxide semiconductor TFT which has a function separation type channel part based on the 3rd Example of this invention. 本発明の第3の実施例に係る、機能分離型チャネル部を有する酸化物半導体TFTから構成されるRFIDタグの概略断面図である。It is a schematic sectional drawing of the RFID tag comprised from the oxide semiconductor TFT which has a function separation type channel part based on the 3rd Example of this invention. 本発明の第3の実施例に係る、機能分離型チャネル部を有する酸化物半導体TFTから構成されるRFIDタグの論理回路を説明するための回路図である。It is a circuit diagram for demonstrating the logic circuit of the RFID tag comprised from the oxide semiconductor TFT which has a function isolation | separation type channel part based on the 3rd Example of this invention. 本発明の第3の実施例に係る、機能分離型チャネル部を有するアンテナ一体形成酸化物半導体TFT回路によるRFIDタグのUHF帯(900MHz帯)無線応答動作を説明するためのリーダ出力のグラフである。It is a graph of the reader output for demonstrating the UHF band (900 MHz band) radio | wireless response operation | movement of the RFID tag by the antenna integrated oxide semiconductor TFT circuit which has a function separation type channel part based on 3rd Example of this invention. .

上記課題を解決するため、ゲート電極からの電界が及ぶ範囲内にあり、且つ少なくともソース電極かドレイン電極に独立に接する比較的高抵抗な(抵抗率10−2〜10Ωcm)酸化物半導体層を形成し、この比較的高抵抗な酸化物半導体層を介してゲート絶縁層に接する導電層(抵抗率10−3Ωcm以下)でソース・ドレイン電極間を接続する。ゲートバイアスによる実質的なスイッチングは上記比較的高抵抗な酸化物半導体層で行われ、ソース・ドレイン電極間は、導電層で接続されるため、高移動度化やオンオフ比の向上等オン特性の改善も同時に実現する(チャネルの機能分離。本構成を有するTFTを機能分離型チャネル部を有するTFTと呼ぶ)。さらに、トップコンタクト型TFTの場合を考えると、ソース・ドレイン電極に金属材料を用いると、上記スイッチングを行う積層構造の領域では、ソース・ドレイン電極により遮光され、光が入射する確率が低くなるため、従来装置で課題であった光劣化の大幅な改善が期待できる。また、光劣化は界面近傍のゲート絶縁層側にホールが捕獲され、しきい値変動が起こるとされていたが、本構造では、ゲート絶縁層とスイッチングを行う比較的高抵抗なアモルファス酸化物半導体層が接する領域が非常に少ないため、元々光劣化が起こりにくい構造となっている。これにより、アニール処理などの信頼性向上のための工程が必要になることもなく、光劣化など信頼性の改善が行われ、且つ、酸化物TFTの特徴である低温形成、高移動度、高オンオフ比などの特徴を維持することが可能である。以上が基本的な原理である。 In order to solve the above-described problem, a relatively high-resistance (resistivity: 10 −2 to 10 3 Ωcm) oxide semiconductor layer that is in a range covered by an electric field from a gate electrode and that is independently in contact with at least a source electrode or a drain electrode The source and drain electrodes are connected by a conductive layer (resistivity: 10 −3 Ωcm or less) in contact with the gate insulating layer through the relatively high resistance oxide semiconductor layer. Substantial switching due to gate bias is performed in the above-described relatively high-resistance oxide semiconductor layer, and the source and drain electrodes are connected by a conductive layer, so on-state characteristics such as higher mobility and improved on-off ratio are achieved. Improvement is also realized at the same time (channel function separation. A TFT having this structure is called a TFT having a function-separated channel portion). Further, considering the case of the top contact type TFT, if a metal material is used for the source / drain electrodes, the layered structure region where the switching is performed is shielded from light by the source / drain electrodes, and the probability of incidence of light is reduced. Therefore, a significant improvement in light degradation, which was a problem with conventional devices, can be expected. In addition, photo-degradation was said to be caused by holes being trapped on the gate insulating layer side near the interface, resulting in threshold fluctuations. In this structure, however, the amorphous oxide semiconductor with a relatively high resistance that switches with the gate insulating layer is used. Since the area where the layers are in contact with each other is very small, the structure is inherently resistant to light degradation. This eliminates the need for a process for improving reliability such as annealing, improves reliability such as photodegradation, and provides low-temperature formation, high mobility, and high characteristics that are characteristic of oxide TFTs. Features such as on / off ratio can be maintained. The above is the basic principle.

以下に、上記効果を発現させるための、機能分離型チャネル部を有する酸化物半導体装置の具体的な構造と製造工程などについて説明する。まず、支持基板1としてガラスやプラスチックフィルム等を用いる。この基板1に、ゲート電極2としてMo層などを200nm程度の膜厚で蒸着法などにより形成する。その後、フォトプロセスなどを用いてゲート電極2加工を行い、その上にゲート絶縁層3として50〜100nm程度の膜厚のSiOやAlなどの絶縁層材料を蒸着法やCVD法、スパッタリング法などにより成膜する。更に、ITO(インジウム錫複合酸化物)やAZO(Alドープ酸化亜鉛)、ZTO(亜鉛錫複合酸化物)の様な導電層4を蒸着法やスパッタリング法により5nm以下の厚さで形成する。この導電層4をエッチング技術等を用いて加工し、最終的にソース・ドレイン電極とのコンタクトが得られるようにする。その後、a−IGZOやa−ZTO、a−IZOなどの比較的高抵抗な酸化物半導体層5をスパッタリング法などを用いて10〜30nm程度の膜厚で形成し、上記の導電層4を被覆するようにフォトプロセスとエッチング技術を用いて加工する。その後、ソース・ドレイン電極層6を蒸着法やスパッタリング法により形成し、フォトプロセスとエッチング技術によりソース・ドレイン電極6を加工する。更に、この加工されたソース・ドレイン電極6をマスクとして、選択加工技術などを用いて、比較的高抵抗なアモルファス酸化物半導体層5のみを除去する。 Hereinafter, a specific structure, manufacturing process, and the like of an oxide semiconductor device having a function-separated channel portion for realizing the above effects will be described. First, glass or a plastic film is used as the support substrate 1. A Mo layer or the like is formed as a gate electrode 2 on the substrate 1 with a film thickness of about 200 nm by vapor deposition or the like. Thereafter, the gate electrode 2 is processed using a photo process and the like, and an insulating layer material such as SiO 2 or Al 2 O 3 having a thickness of about 50 to 100 nm is formed thereon as a gate insulating layer 3 by vapor deposition, CVD, A film is formed by sputtering or the like. Further, a conductive layer 4 such as ITO (indium tin composite oxide), AZO (Al-doped zinc oxide), or ZTO (zinc tin composite oxide) is formed with a thickness of 5 nm or less by vapor deposition or sputtering. The conductive layer 4 is processed using an etching technique or the like so that contact with the source / drain electrodes is finally obtained. Thereafter, a relatively high-resistance oxide semiconductor layer 5 such as a-IGZO, a-ZTO, or a-IZO is formed with a film thickness of about 10 to 30 nm by sputtering or the like, and the conductive layer 4 is covered. It is processed using a photo process and etching technique. Thereafter, the source / drain electrode layer 6 is formed by vapor deposition or sputtering, and the source / drain electrode 6 is processed by a photo process and etching technique. Further, using the processed source / drain electrodes 6 as a mask, only the relatively high resistance amorphous oxide semiconductor layer 5 is removed using a selective processing technique or the like.

図1(a)(b)にはこの製造方法により形成したボトムゲートトップコンタクト構造TFTの代表的な構造例(断面図、平面図)を示すが、図2(a)(b)(c)にそれぞれ示されるトップゲートボトムコンタクト構造TFT、トップゲートトップコンタクト型TFT、ボトムゲートボトムコンタクト構造TFTなどゲート電極、ゲート絶縁層、チャネル部(半導体層と導電層)、ソース・ドレイン電極の位置関係が同じTFT構造であれば、同様の効果が期待できる。但し、図2(a)に示すトップゲートボトムコンタクト構造TFTは他の構造に比し、製造し易い。図2(b)のトップゲートトップコンタクト構造TFTはトップで接続し易くTV用に好適である。   FIGS. 1A and 1B show typical structural examples (cross-sectional views and plan views) of bottom gate top contact structure TFTs formed by this manufacturing method. FIGS. The top gate / bottom contact structure TFT, top gate / top contact type TFT, bottom gate / bottom contact structure TFT, etc., shown in FIG. 1, the gate electrode, the gate insulating layer, the channel portion (semiconductor layer and conductive layer), and the source / drain electrode positional relationship Similar effects can be expected with the same TFT structure. However, the top gate bottom contact structure TFT shown in FIG. 2A is easier to manufacture than other structures. The top gate top contact structure TFT of FIG. 2B is easily connected at the top and is suitable for TV.

また、図3(a)(b)にそれぞれ示されるように、スイッチング処理に利用するソース電極/半導体層/導電層の積層構造、および、半導体層はソース電極、または、ドレイン電極のいずれか一方のみに形成されていても、または、図3(c)(d)にそれぞれ示されるように、スイッチング処理に利用するドレイン電極/半導体層/導電層の積層構造、および、半導体層はソース電極、または、ドレイン電極のいずれか一方のみに形成されていても本発明の効果には違いはない。但し、図3(a)(b)に示したソース電極側にスイッチング機能を有する方が、図3(c)(d)に示したドレイン電極側にスイッチング機能を有する構造よりも印加電圧に対する裕度が高く実用的である。   3A and 3B, the source electrode / semiconductor layer / conductive layer stacked structure used for the switching process, and the semiconductor layer is either the source electrode or the drain electrode. 3D, or as shown in FIGS. 3C and 3D, the drain electrode / semiconductor layer / conductive layer stacked structure used for the switching process, and the semiconductor layer is the source electrode, Or even if it forms only in any one of a drain electrode, there is no difference in the effect of this invention. However, the one having a switching function on the source electrode side shown in FIGS. 3A and 3B is more resistant to the applied voltage than the structure having a switching function on the drain electrode side shown in FIGS. Highly practical.

上記により、酸化物半導体TFTとして上記のTFT構造、製造技術を用いることで、従来法のように高温アニール処理などを行うことなく、酸化物半導体本来の高移動度、高オンオフ特性を維持しながら負バイアスストレス時の光劣化を抑制し、酸化物半導体TFTの信頼性向上と高オン特性の双方を両立することが可能となる。FPDに応用する場合には、従来に比較して高精細化や省電力化が実現可能となり、RFID(Radio Frequency IDentification)などの高周波応用については、内部クロックの改善などが実現され、より高周波帯の応用が可能となる。   As described above, by using the above-described TFT structure and manufacturing technology as an oxide semiconductor TFT, the high mobility and high on / off characteristics inherent in the oxide semiconductor are maintained without performing high-temperature annealing as in the conventional method. It is possible to suppress photodegradation at the time of negative bias stress and achieve both improvement in reliability and high on-state characteristics of the oxide semiconductor TFT. When applied to FPD, higher definition and lower power consumption can be realized compared to the conventional case. For high frequency applications such as RFID (Radio Frequency IDentification), improvement of the internal clock has been realized, resulting in higher frequency bands. Can be applied.

以下の実施例において、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。   In the following examples, when it is necessary for the sake of convenience, the description will be divided into a plurality of sections or embodiments. However, unless otherwise specified, they are not irrelevant to each other. Some or all of the modifications, details, supplementary explanations, and the like are related.

また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。   Further, in the following embodiments, when referring to the number of elements (including the number, numerical value, quantity, range, etc.), especially when clearly indicated and when clearly limited to a specific number in principle, etc. Except, it is not limited to the specific number, and may be more or less than the specific number. Further, in the following embodiments, the constituent elements (including element steps and the like) are not necessarily indispensable unless otherwise specified and apparently essential in principle. Needless to say. Similarly, in the following embodiments, when referring to the shapes, positional relationships, etc. of the components, etc., the shapes are substantially the same unless otherwise specified, or otherwise apparent in principle. And the like are included. The same applies to the above numerical values and ranges.

また、以下の実施の形態で用いる図面においては、平面図であっても図面を見易くするためにハッチングを付す場合もある。また、以下の実施の形態を説明するための全図において、同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。以下、本発明の実施の形態を図面に基づいて詳細に説明する。   Further, in the drawings used in the following embodiments, hatching may be added to make the drawings easy to see even if they are plan views. In all the drawings for explaining the following embodiments, components having the same function are denoted by the same reference numerals in principle, and repeated description thereof is omitted. Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

本願発明の第1の実施例による、機能分離型チャネル部を有する酸化物半導体装置をFPD用の画素制御用TFTとして応用した例を図1、図4〜図11を用いて説明する。ここで、図1(a)(b)、および図4(a)〜(e)はそれぞれ本実施例のチャネル部をIGZOとITOから構成した機能分離型チャネル部を有するボトムゲートトップコンタクト型酸化物半導体TFTの構造および製造工程を説明するための図、図5および図6はそれぞれ機能分離型チャネル部を有する酸化物半導体TFTおよび従来の酸化物半導体TFTの電流−電圧特性を示すグラフ、図7は機能分離型チャネル部を有する酸化物半導体TFTを負バイアスストレス下で光照射した際の光劣化(しきい値シフト)を説明するためのグラフである。図8および図9は、それぞれ機能分離型チャネル部を有する酸化物半導体TFTを用いたアクティブマトリクス型画素制御回路およびTFTアレイを説明するための上面図である。図10および図11は、それぞれチャネル部をZTO半導体層とZTO導電層で構成した希少金属フリーの機能分離型チャネル部を有するボトムゲートトップコンタクト型酸化物半導体TFTの電流−電圧特性および負バイアスストレス下で光照射した際の光劣化(しきい値シフト)を説明するためのグラフである。なお、同一符号は同一構成要素を示す。   An example in which the oxide semiconductor device having a function-separated channel portion according to the first embodiment of the present invention is applied as an FPD pixel control TFT will be described with reference to FIGS. Here, FIGS. 1A and 1B and FIGS. 4A to 4E are bottom gate top contact type oxidations each having a function-separated channel portion in which the channel portion of this embodiment is made of IGZO and ITO. FIG. 5 and FIG. 6 are graphs and graphs showing current-voltage characteristics of an oxide semiconductor TFT having a function-separated channel portion and a conventional oxide semiconductor TFT, respectively, for explaining the structure and manufacturing process of the physical semiconductor TFT. 7 is a graph for explaining light deterioration (threshold shift) when an oxide semiconductor TFT having a function-separated channel portion is irradiated with light under a negative bias stress. FIGS. 8 and 9 are top views for explaining an active matrix pixel control circuit and a TFT array each using an oxide semiconductor TFT having a function-separated channel portion. FIG. 10 and FIG. 11 show current-voltage characteristics and negative bias stress of a bottom gate top contact type oxide semiconductor TFT having a rare-metal-free function-separated channel portion in which the channel portion is composed of a ZTO semiconductor layer and a ZTO conductive layer, respectively. It is a graph for demonstrating the light degradation (threshold shift) at the time of light irradiation below. In addition, the same code | symbol shows the same component.

本実施例の機能分離型チャネル部を有する酸化物半導体TFTを製造する方法は概ね以下の通りである(図4(a)〜(e))。まず、ガラス基板などの支持基板1上に、ゲート電極2となるMo層を蒸着法等により形成し、フォトプロセス等を用いてゲート電極2に加工する。支持基板1として、フレキシブルな樹脂基板を用いることもできる。次に、CVDプロセス等により膜厚100nm程度のSiOゲート絶縁層3を形成する。その後、ITOなどの透明導電層4(膜厚3nm)をDCマグネトロンスパッタリングにより形成する(図4(a))。成膜条件は、室温、スパッタリングガスAr、成膜圧力0.5Pa、放電電力が50Wであった。これを市販のITOエッチング液等を用いて加工する。この透明導電層4がチャネル部の導電機能を分担する。 A method for manufacturing an oxide semiconductor TFT having a function-separated channel portion of this example is as follows (FIGS. 4A to 4E). First, a Mo layer to be the gate electrode 2 is formed on the support substrate 1 such as a glass substrate by a vapor deposition method or the like, and processed into the gate electrode 2 using a photo process or the like. A flexible resin substrate can also be used as the support substrate 1. Next, a SiO 2 gate insulating layer 3 having a thickness of about 100 nm is formed by a CVD process or the like. Thereafter, a transparent conductive layer 4 (film thickness: 3 nm) such as ITO is formed by DC magnetron sputtering (FIG. 4A). The film formation conditions were room temperature, sputtering gas Ar, film formation pressure 0.5 Pa, and discharge power 50 W. This is processed using a commercially available ITO etching solution or the like. This transparent conductive layer 4 shares the conductive function of the channel portion.

その上に、IGZOなどの酸化物半導体層5(膜厚20nm)をRFスパッタリングにより形成する(図4(b))。成膜条件は、室温、スパッタリングガスAr(96%)、O(4%)、成膜圧力0.5Pa、放電電力がRF(13.56MHz)が40Wであった。その後、フォトプロセスとエッチング技術を用いて、上記の透明導電層4を被覆するように酸化物半導体層5を加工する(図4(c))。この酸化物半導体層5がチャネル部のスイッチング機能を分担する。 An oxide semiconductor layer 5 (film thickness 20 nm) such as IGZO is formed thereon by RF sputtering (FIG. 4B). The film formation conditions were room temperature, sputtering gas Ar (96%), O 2 (4%), film formation pressure 0.5 Pa, discharge power RF (13.56 MHz) 40 W. Thereafter, the oxide semiconductor layer 5 is processed so as to cover the transparent conductive layer 4 by using a photo process and an etching technique (FIG. 4C). This oxide semiconductor layer 5 shares the switching function of the channel portion.

更に、蒸着法によりソース・ドレイン電極層6となるAl電極層を成膜し(図4(d))、フォトプロセスとエッチング技術を用いてソース・ドレイン電極6を形成する。このソース・ドレイン電極6をマスクとして用い、エッチングによりIGZO半導体層5のみを除去する。最後に表面保護のためのパッシベーション層7等を成膜し、所望の酸化物半導体TFTが完成する(図4(e))。なお、本酸化物半導体TFTを各層の積層方向の鉛直上方から見た場合、図1(b)に示すように、ゲート電極2と酸化物半導体層5とは重なり部分を有する。また、ソース・ドレイン電極6の間のチャネル部の中央領域には導電層4と酸化物半導体層5の内、導電層4のみが設けられている(ソース・ドレイン電極側から見た場合だけでなく、ゲート電極側から見た場合も同様)。酸化物半導体層5はソース・ドレイン電極近傍に配置することが望ましく、ソース・ドレイン電極6の陰に隠れてみえない状況が好適である。この構造は、ボトムゲート構造に限らず、トップゲート構造でも同様である。   Further, an Al electrode layer to be the source / drain electrode layer 6 is formed by vapor deposition (FIG. 4D), and the source / drain electrode 6 is formed by using a photo process and an etching technique. Using this source / drain electrode 6 as a mask, only the IGZO semiconductor layer 5 is removed by etching. Finally, a passivation layer 7 for surface protection is formed, and a desired oxide semiconductor TFT is completed (FIG. 4E). Note that when the present oxide semiconductor TFT is viewed from vertically above in the stacking direction of each layer, the gate electrode 2 and the oxide semiconductor layer 5 overlap each other as shown in FIG. Further, only the conductive layer 4 of the conductive layer 4 and the oxide semiconductor layer 5 is provided in the central region of the channel portion between the source / drain electrodes 6 (only when viewed from the source / drain electrode side). The same applies when viewed from the gate electrode side). The oxide semiconductor layer 5 is desirably disposed in the vicinity of the source / drain electrodes, and a situation where the oxide semiconductor layer 5 cannot be hidden behind the source / drain electrodes 6 is preferable. This structure is not limited to the bottom gate structure, and the same applies to the top gate structure.

図5には、上記の方法で形成した機能分離型チャネル部を有する酸化物半導体TFTの電流−電圧特性を示した。従来のIGZOをチャネル層(膜厚25nm)に用いたTFTの同様の特性を図6に示すが、これに比較して高移動度と高いオン電流が観測されており、良好なTFT特性が得られていることが分かる。また、負バイアス印加時の光劣化の測定結果を図7に示す。測定条件は、ゲート−ソース間バイアス電位VGSが−20V、ソース−ドレイン間電位VSDが10V、光ストレス条件が、波長〜460nmの青色LED光源により、光強度0.07mW/cm、光フラックス密度1.6×1014cm−2である。単膜のIGZOをチャネル層に用いたTFT(符号8で示す曲線)の場合には、10secの光照射により7V以上のしきい値変動が観測されていたが、本実施例の機能分離型チャネル部を有するTFT(符号9で示す曲線)とすることによりしきい値変動を1V程度まで大幅に抑制できた。この機能分離型チャネル部を有する酸化物半導体TFTを基本素子として、図8、図9に示すようなアクティブマトリクスTFTアレイを構成し、4k×2kの次世代液晶TVの画素スイッチとして適用したところ、良好な動作が確認できた。なお、符号10は支持基板(ガラス基板、樹脂基板など)、符号11はデータ線制御回路、符号12はゲート線制御回路、符号13はゲート線、符号14はデータ線、符号15は画素電極、符号16は酸化物半導体装置(スイッチングTFT)を示す。 FIG. 5 shows current-voltage characteristics of an oxide semiconductor TFT having a function-separated channel portion formed by the above method. Similar characteristics of a TFT using a conventional IGZO for the channel layer (film thickness 25 nm) are shown in FIG. 6. Compared with this, higher mobility and higher on-current are observed, and good TFT characteristics are obtained. You can see that Moreover, the measurement result of the light degradation at the time of negative bias application is shown in FIG. Measurement conditions were a gate-source bias potential V GS of −20 V, a source-drain potential V SD of 10 V, a light stress condition of a blue LED light source having a wavelength of ˜460 nm, light intensity of 0.07 mW / cm 2 , light The flux density is 1.6 × 10 14 cm −2 . In the case of a TFT using a single film IGZO as a channel layer (curve indicated by reference numeral 8), a threshold fluctuation of 7 V or more was observed by light irradiation of 10 4 sec. By adopting a TFT having a channel portion (curve indicated by reference numeral 9), the threshold fluctuation can be significantly suppressed to about 1V. Using the oxide semiconductor TFT having the function-separated channel portion as a basic element, an active matrix TFT array as shown in FIGS. 8 and 9 is configured and applied as a pixel switch of a 4k × 2k next-generation liquid crystal TV. Good operation was confirmed. Reference numeral 10 is a support substrate (glass substrate, resin substrate, etc.), reference numeral 11 is a data line control circuit, reference numeral 12 is a gate line control circuit, reference numeral 13 is a gate line, reference numeral 14 is a data line, reference numeral 15 is a pixel electrode, Reference numeral 16 denotes an oxide semiconductor device (switching TFT).

なお、上記説明では、機能分離型チャネル部を有する酸化物半導体装置(スイッチングTFT)16のチャネルのうち酸化物半導体層をIGZO、導電層をITOと希少金属であるインジウムやガリウムを含んだ構成としたが、これを酸化物半導体層5としてZTO、導電層4としてAZOやZTOを用いた構成とすることにより、希少金属を用いない構成とすることも可能である。例えば、チャネル部の酸化物半導体層5をZn組成が0.7のZTOとし、導電層4をZn組成が0.2のZTO導電層とし、図1に示す構成の機能分離型チャネル部を有するボトムゲートトップコンタクト型酸化物半導体TFTを作製した。電流−電圧特性およびネガティブバイアスストレス下で光照射した場合の光劣化の測定結果を、図10および図11に示す。良好な電流−電圧特性(移動度73cm/Vs、on/off比>1010)と10sec後の負バイアス印加時の光劣化(従来IGZO TFT(符号8で示す曲線)のΔVth>7Vに対し、本実施例の機能分離型チャネル部を有するTFT(符号20で示す曲線)は0.2V)も有効に抑制されていた。上記のZTOに関し、酸化物半導体層5については、高周波スパッタリングによる成膜時にスパッタリングガス中に4〜5%の高純度酸素ガスを添加して高抵抗に制御しており、導電層4については、成膜時に高純度Arのスパッタリングガス中から液体窒素トラップなどを利用して混入する水分、酸素を十分に除去した状態で低抵抗に制御することが可能である。また、酸化物半導体層5に比較して導電層4側がエッチングが困難な相対的にSn組成が高い構成となっており、市販のITOエッチング液などを利用することで選択的に酸化物半導体層のみをエッチングすることが容易という製造プロセス的利点も有している。 In the above description, among the channels of the oxide semiconductor device (switching TFT) 16 having the function-separated channel portion, the oxide semiconductor layer includes IGZO, the conductive layer includes ITO and rare metals such as indium and gallium. However, by using ZTO as the oxide semiconductor layer 5 and AZO or ZTO as the conductive layer 4, a configuration in which a rare metal is not used can be used. For example, the oxide semiconductor layer 5 in the channel portion is ZTO having a Zn composition of 0.7, the conductive layer 4 is a ZTO conductive layer having a Zn composition of 0.2, and the function-separated channel portion having the configuration shown in FIG. 1 is provided. A bottom gate top contact type oxide semiconductor TFT was fabricated. FIG. 10 and FIG. 11 show the measurement results of the light deterioration when the light is irradiated under the current-voltage characteristics and the negative bias stress. Good current-voltage characteristics (mobility 73 cm 2 / Vs, on / off ratio> 10 10 ) and photodegradation after negative bias application after 10 4 sec (conventional IGZO TFT (curve indicated by reference numeral 8) ΔV th > In contrast to 7V, the TFT having the function-separated channel portion of this example (curve indicated by reference numeral 20) was also effectively suppressed by 0.2V). Regarding the above ZTO, the oxide semiconductor layer 5 is controlled to have a high resistance by adding 4 to 5% high-purity oxygen gas in the sputtering gas at the time of film formation by high-frequency sputtering. It is possible to control the resistance to a low level in a state in which moisture and oxygen mixed in the sputtering gas of high purity Ar by using a liquid nitrogen trap or the like are sufficiently removed during film formation. In addition, the conductive layer 4 side is difficult to etch compared to the oxide semiconductor layer 5 and has a relatively high Sn composition. By using a commercially available ITO etching solution or the like, the oxide semiconductor layer can be selectively used. There is also a manufacturing process advantage that it is easy to etch only.

以上本実施例によれば、ソース・ドレイン電極の少なくとも一方の電極を、チャネル部を構成する酸化物半導体層を介して導電層と接続することにより、フレキシブル基板を用いるような場合であっても、良好な特性を有し信頼性の高い酸化物半導体装置を提供することができる。また、FPD用の画素制御用TFTとして用いることができる。   As described above, according to this embodiment, even when a flexible substrate is used by connecting at least one of the source and drain electrodes to the conductive layer through the oxide semiconductor layer constituting the channel portion. Thus, an oxide semiconductor device with favorable characteristics and high reliability can be provided. Further, it can be used as a pixel control TFT for FPD.

本発明の第2の実施例について、図12〜図15を用いて説明する。なお、実施例1に記載され本実施例に未記載の事項は特段の事情がない限り本実施例にも適用することができる。本実施例では、機能分離型チャネル部を有する酸化物半導体TFTを有機ELディスプレイに応用した例について説明する。ここで、図12はトップエミッション型有機EL素子直下に機能分離型チャネル部を有するボトムゲートトップコンタクト型酸化物半導体TFTを形成した有機ELディスプレイの一部を示す断面図、図13は有機EL素子を駆動するための電流駆動回路を示す回路図、図14はトップエミッション型有機EL素子上に形成した機能分離型チャネル部を有するトップゲートボトムコンタクト型酸化物半導体TFTの構造を示す断面図、図15はボトムエミッション型有機EL素子上に形成した機能分離型チャネル部を有するトップゲートボトムコンタクト型酸化物半導体TFTの構造を示す断面図である。   A second embodiment of the present invention will be described with reference to FIGS. Note that the matters described in the first embodiment and not described in the present embodiment can be applied to the present embodiment as long as there is no special circumstances. In this embodiment, an example in which an oxide semiconductor TFT having a function-separated channel portion is applied to an organic EL display will be described. Here, FIG. 12 is a cross-sectional view showing a part of an organic EL display in which a bottom-gate top-contact type oxide semiconductor TFT having a function-separated channel portion is formed immediately below the top emission type organic EL element, and FIG. 13 is an organic EL element. FIG. 14 is a cross-sectional view showing the structure of a top gate bottom contact type oxide semiconductor TFT having a function-separated channel portion formed on a top emission type organic EL element. 15 is a cross-sectional view showing the structure of a top gate bottom contact type oxide semiconductor TFT having a function-separated channel portion formed on a bottom emission type organic EL element.

図12のトップエミッション型有機EL素子の場合、まず、ガラス基板等の支持基板30上に実施例1で示された方法により画素スイッチングである機能分離型チャネル部を有する酸化物半導体装置(電流駆動用TFT)31を形成する。支持基板30として、フレキシブルな樹脂基板を用いることもできる。その後、パッシベーション膜を兼ねる層間絶縁層32を介して三原各色の有機EL素子アレイを形成する。有機EL素子は、アノード電極層33と赤色発光素子34、緑色発光素子35、青色発光素子36、カソード電極層(透明導電層)37から構成されている。符号38は各発光素子層を分離するスペーサ層、符号39は発光面となるガラス基板である。上記の酸化物半導体TFT31に実施例1で示されたチャネル部の半導体層がZTO(Zn組成0.7)、導電層がZTO(Zn組成0.2)の組み合わせのTFT(移動度73cm/Vs、on/off比>1010)を採用した。有機ELディスプレイの場合、実際には、図13に示すように画素スイッチングTFT42と有機EL素子に電流を駆動するTFT44が必要である。なお、符号40はゲート線、符号41はデータ線、符号43は容量、符号45は有機EL素子(p/n接合ダイオード)を示す。液晶の画素スイッチに比較し、大電流を駆動するため後段の電流駆動用TFT44には大きなストレスが印加される。従って、この電流駆動用TFT44にはしきい値の高い安定性が求められる。また、有機EL素子からの光を受けやすい素子構造であるため、しきい値の安定性については酸化物TFTとしても過酷な環境である。上記機能分離型チャネル部を有する酸化物半導体TFTを用い、青色有機EL素子に9V、0.1μAを駆動して発光させた状況で、3×10sec後の予測ΔVthが1.7Vであった。従来構造のIGZO TFTでは、同予測ΔVth>8.2Vであったため、非常に有効であることが分かる。また、機能分離型チャネル部を有する酸化物半導体TFTを用いることにより、副次的に移動度も改善されたため、従来構造のTFTに比較して有機ELディスプレイの消費電力を1/3程度まで低減することができた。 In the case of the top emission type organic EL element of FIG. 12, first, an oxide semiconductor device (current drive) having a function-separated channel portion which is pixel switching on a support substrate 30 such as a glass substrate by the method shown in the first embodiment. TFT) 31 is formed. A flexible resin substrate can be used as the support substrate 30. Thereafter, an organic EL element array of each of the three primary colors is formed through an interlayer insulating layer 32 that also serves as a passivation film. The organic EL element includes an anode electrode layer 33, a red light emitting element 34, a green light emitting element 35, a blue light emitting element 36, and a cathode electrode layer (transparent conductive layer) 37. Reference numeral 38 denotes a spacer layer that separates the light emitting element layers, and reference numeral 39 denotes a glass substrate that serves as a light emitting surface. In the oxide semiconductor TFT 31 described above, a TFT in which the semiconductor layer in the channel portion shown in Example 1 is ZTO (Zn composition 0.7) and the conductive layer is ZTO (Zn composition 0.2) (mobility 73 cm 2 / Vs, on / off ratio> 10 10 ) was employed. In the case of an organic EL display, actually, as shown in FIG. 13, a pixel switching TFT 42 and a TFT 44 for driving current to the organic EL element are necessary. Reference numeral 40 denotes a gate line, reference numeral 41 denotes a data line, reference numeral 43 denotes a capacitor, and reference numeral 45 denotes an organic EL element (p / n junction diode). Compared with a liquid crystal pixel switch, a large current is applied to the subsequent current driving TFT 44 in order to drive a large current. Therefore, the current driving TFT 44 is required to have high threshold stability. In addition, since the element structure easily receives light from the organic EL element, the stability of the threshold is a severe environment even for the oxide TFT. Using the oxide semiconductor TFT having the function-separated channel portion and driving the blue organic EL element to emit light by driving 9 V and 0.1 μA, the predicted ΔV th after 3 × 10 7 sec is 1.7 V. there were. It can be seen that the conventional structure IGZO TFT is very effective because the prediction ΔV th > 8.2V. In addition, by using an oxide semiconductor TFT having a function-separated channel part, the mobility is also improved secondary, so that the power consumption of the organic EL display is reduced to about 1/3 compared with a TFT having a conventional structure. We were able to.

図14、図15は、それぞれトップエミッション型有機EL素子、ボトムエミッション型有機EL素子上に形成した機能分離型チャネル部を有するトップゲートボトムコンタクト型酸化物TFTを採用した例を示す。チャネル部には、酸化物半導体層52として膜厚25nmのZTO(Zn組成0.7)、導電層53として膜厚3nmのAZO(AlドープZnO)を用いた。それぞれの成膜方法は、半導体ZTO層が、スパッタガスAr(95%)、O(0.5%)、圧力0.5Pa、成膜温度室温、RF(13.56MHz)パワー70Wを成膜条件としたRFスパッタリング、AZO導電層が、スパッタガスAr、圧力0.45Pa、成膜温度室温、DCパワー50Wを成膜条件としたDCマグネトロンスパッタリングとなっている。符号50は有機EL素子(p/n接合ダイオード)、符号51はソース電極(金属、透明導電層)、符号54はゲート絶縁層、符号55はゲート電極(透明導電層)、符号56はパッシベーション層、符号57はゲート電極(金属)、符号58はドレイン電極(金属)を示す。上記機能分離型チャネル部を有するトップゲートボトムコンタクト型酸化物TFTでも、基本的なTFT特性や負バイアスストレス下での光劣化抑制効果もほぼ同様な結果が得られた。ドレイン電極58として透明導電層を用いることもできるが、金属を用いることにより有機EL素子50から酸化物半導体層への光を遮蔽することができる。 FIGS. 14 and 15 show examples in which top gate / bottom contact type oxide TFTs having function-separated channel portions formed on top emission type organic EL elements and bottom emission type organic EL elements are employed. In the channel portion, ZTO (Zn composition 0.7) with a thickness of 25 nm was used as the oxide semiconductor layer 52, and AZO (Al-doped ZnO) with a thickness of 3 nm was used as the conductive layer 53. In each film formation method, the semiconductor ZTO layer is formed by sputtering gas Ar (95%), O 2 (0.5%), pressure 0.5 Pa, film formation temperature at room temperature, and RF (13.56 MHz) power 70 W. The RF sputtering and AZO conductive layer under the conditions are DC magnetron sputtering with the sputtering gas Ar, the pressure of 0.45 Pa, the film formation temperature at room temperature, and the DC power of 50 W as the film formation conditions. Reference numeral 50 denotes an organic EL element (p / n junction diode), reference numeral 51 denotes a source electrode (metal, transparent conductive layer), reference numeral 54 denotes a gate insulating layer, reference numeral 55 denotes a gate electrode (transparent conductive layer), and reference numeral 56 denotes a passivation layer. , 57 represents a gate electrode (metal), and 58 represents a drain electrode (metal). Even in the top gate bottom contact type oxide TFT having the function-separated channel portion, substantially the same results were obtained with respect to basic TFT characteristics and the effect of suppressing light degradation under negative bias stress. Although a transparent conductive layer can be used as the drain electrode 58, light from the organic EL element 50 to the oxide semiconductor layer can be blocked by using a metal.

なお、図14のトップエミッション型有機EL素子の場合、発光効率向上のため、発光領域に当たるゲート電極55は、ITOやAZO、GZO(GaドープZnO)、IZO(インジウム亜鉛複合酸化物)などの透明導電層を用いるのが望ましい。
これらの構造の異なる機能分離型チャネル部を有する酸化物半導体TFTを用いても、有機ELディスプレイに応用した際の効果は、同様に得られることが確認された。
In the case of the top emission type organic EL element shown in FIG. 14, the gate electrode 55 corresponding to the light emitting region is made of transparent material such as ITO, AZO, GZO (Ga doped ZnO), IZO (indium zinc composite oxide) in order to improve luminous efficiency. It is desirable to use a conductive layer.
Even when these oxide semiconductor TFTs having function-separated channel portions having different structures are used, it was confirmed that the effect when applied to an organic EL display can be obtained in the same manner.

以上本実施例によれば、ソース・ドレイン電極の少なくとも一方の電極を、チャネル部を構成する酸化物半導体層を介して導電層と接続することにより、フレキシブル基板を用いるような場合であっても、良好な特性を有し信頼性の高い酸化物半導体装置を提供することができる。また、有機EL素子の画素スイッチTFTや電流駆動用TFTとして用いることができる。   As described above, according to this embodiment, even when a flexible substrate is used by connecting at least one of the source and drain electrodes to the conductive layer through the oxide semiconductor layer constituting the channel portion. Thus, an oxide semiconductor device with favorable characteristics and high reliability can be provided. Further, it can be used as a pixel switch TFT or a current driving TFT of an organic EL element.

本発明の第3の実施例について、図16〜図19を用いて説明する。なお、実施例1に記載され本実施例に未記載の事項は特段の事情がない限り本実施例にも適用することができる。本実施例では、機能分離型チャネル部を有する酸化物半導体TFTをRFIDタグに応用した例を説明する。   A third embodiment of the present invention will be described with reference to FIGS. Note that the matters described in the first embodiment and not described in the present embodiment can be applied to the present embodiment as long as there is no special circumstances. In this embodiment, an example in which an oxide semiconductor TFT having a function-separated channel portion is applied to an RFID tag will be described.

図16はRFIDの回路構成を示す模式図、図17は機能分離型チャネル部を有する酸化物半導体TFTから構成されるRFIDタグの概略断面図、図18(a)(b)(c)はこのRFID回路に用いた基本論理回路を説明する回路図、図19は本発明の酸化物半導体TFTを用いて製作したRFIDタグのUHF帯無線応答動作を示すリーダ出力のグラフである。   16 is a schematic diagram showing a circuit configuration of the RFID, FIG. 17 is a schematic cross-sectional view of an RFID tag including an oxide semiconductor TFT having a function-separated channel portion, and FIGS. 19 is a circuit diagram for explaining a basic logic circuit used in an RFID circuit, and FIG. 19 is a graph of a reader output showing a UHF band wireless response operation of an RFID tag manufactured using the oxide semiconductor TFT of the present invention.

RFIDタグの場合、リーダやライタ等の外部からの電波出力を付属するアンテナ60で受信し、整流回路61により直流電源とし、これにより後段の論理回路部70を駆動し、IDに相当するメモリ領域の記録データ(ROMデータ)65を取り出し、送信回路68、アンテナ60を経て返信する仕組みとなっている。なお、符号62はレギュレータ回路、符号63はリセット回路、符号64はクロック発生回路、符号66はROM読み出し回路、符号67は符号化回路、符号69は高周波回路部を示す。酸化物半導体TFTはほとんどの場合、n型半導体特性を示すため、Si半導体におけるCMOS回路の構築は困難であり、n型単チャネルによる回路構築が必要となる。特に、論理回路部70については、回路規模も大きくなるため、一般的に用いられる飽和型論理回路を利用すると消費電力が大きくなり、リーダライタ等から入力される電源電力(約300μW)では動作が困難となる欠点がある。従って、機能分離型チャネル部を有する酸化物半導体TFTの特性に合わせ、例えば図18(a)(b)(c)に示す様な論理回路を用いて構成すると消費電力を小さくすることが可能である。図18(a)はNOT、図18(b)はNOR、図18(c)はNANDの論理演算を行なうための基本回路である。図18(a)のNOTはTFTが2つであり、デバイスが小さく、消費電力が小さい。一方、図18(b)(c)のNORやNANDは特性が良く、高速動作向きである。チャネル部構成が膜厚20nmの半導体層ZTO(Zn組成0.7)、膜厚3nmの導電層ITOであり、図3(b)に示される様なドレイン電極側を酸化物半導体層を介さずに導電層に接続し、その他の構成が実施例1で示したものと同様の機能分離型チャネル部を有する酸化物半導体TFTを上記回路の基本素子として応用する。この酸化物半導体TFTの基本的な電流−電圧特性は、移動度95cm/Vs、on/off比>1010、負バイアス下での光劣化は、図6、図11に示されたものと同じ測定条件下で10sec後にΔVth=0.8Vと良好な特性を示した。この酸化物半導体TFTを用いて、図16に示されるような構成のRFIDタグを構築した。図17にその模式的な断面図を示すが、機能分離型チャネル部を有する酸化物半導体TFT84を応用した回路と高周波アンテナ層(金属)83が同一面上に一体形成できるため、従来のRFIDのようにアンテナ実装を行う必要がなく、アンテナ接続における信頼性が格段に向上する他、大面積やロール・ツウ・ロールプロセスなどの高効率生産システムと合わせれば、低コスト化も可能という副次的な効果もある。なお、符号80は支持基板(薄膜ガラス基板、樹脂基板)、符号81は絶縁層、符号82はアンテナ共振容量を示す。このRFID回路(エレメント長約160mmのアンテナ一体)を、900MHz帯出力100mWの市販RFIDリーダを用いて無線応答スペクトルを調査した結果が図19である。リーダからの入力により、信号開始と転送速度の設定(プリアンブル90)が行われ、信号区切りのためのユニークワード91に続いて、IDに相当するROMデータ92の出力が行われている様子が示されている。ROMデータ92については、初期部分しか表示されていないが、ここでは128ビットの出力を確認している。また、薄膜プロセスを利用したROMの規模については、デバイス面積にも依存するが、自由に増減が可能である。 In the case of an RFID tag, a radio wave output from an external device such as a reader or a writer is received by an attached antenna 60, and a direct current power source is driven by a rectifier circuit 61, thereby driving a subsequent logic circuit unit 70 and a memory area corresponding to an ID. The recording data (ROM data) 65 is taken out and sent back through the transmission circuit 68 and the antenna 60. Reference numeral 62 denotes a regulator circuit, reference numeral 63 denotes a reset circuit, reference numeral 64 denotes a clock generation circuit, reference numeral 66 denotes a ROM reading circuit, reference numeral 67 denotes an encoding circuit, and reference numeral 69 denotes a high-frequency circuit unit. Since oxide semiconductor TFTs exhibit n-type semiconductor characteristics in most cases, it is difficult to construct a CMOS circuit in an Si semiconductor, and it is necessary to construct a circuit using an n-type single channel. In particular, since the circuit scale of the logic circuit unit 70 becomes large, the power consumption increases when a commonly used saturated logic circuit is used, and the operation is performed with power supply power (about 300 μW) input from a reader / writer or the like. There are drawbacks that make it difficult. Therefore, power consumption can be reduced by using, for example, a logic circuit as shown in FIGS. 18A, 18B, and 18C in accordance with the characteristics of the oxide semiconductor TFT having the function-separated channel portion. is there. 18A is a basic circuit for performing a logical operation of NOT, FIG. 18B is a NOR circuit, and FIG. 18C is a NAND circuit. The NOT in FIG. 18A has two TFTs, a device is small, and power consumption is small. On the other hand, NOR and NAND in FIGS. 18B and 18C have good characteristics and are suitable for high-speed operation. The channel part configuration is a semiconductor layer ZTO (Zn composition 0.7) with a film thickness of 20 nm and a conductive layer ITO with a film thickness of 3 nm, and the drain electrode side as shown in FIG. In addition, an oxide semiconductor TFT having a function-separated channel portion which is connected to the conductive layer and has the same structure as that of the first embodiment is applied as a basic element of the circuit. The basic current-voltage characteristics of this oxide semiconductor TFT are as follows: mobility 95 cm 2 / Vs, on / off ratio> 10 10 , and photodegradation under negative bias as shown in FIGS. Good characteristics of ΔV th = 0.8 V were exhibited after 10 4 sec under the same measurement conditions. Using this oxide semiconductor TFT, an RFID tag having a structure as shown in FIG. 16 was constructed. FIG. 17 shows a schematic cross-sectional view. A circuit using an oxide semiconductor TFT 84 having a function-separated channel portion and a high-frequency antenna layer (metal) 83 can be integrally formed on the same surface. As a result, there is no need to mount the antenna, and the reliability of the antenna connection is greatly improved. In addition, when combined with a high-efficiency production system such as a large area or roll-to-roll process, the cost can be reduced. There is also an effect. Reference numeral 80 denotes a support substrate (thin film glass substrate, resin substrate), reference numeral 81 denotes an insulating layer, and reference numeral 82 denotes an antenna resonance capacity. FIG. 19 shows the result of examining the radio response spectrum of this RFID circuit (integrated antenna having an element length of about 160 mm) using a commercially available RFID reader with 900 MHz band output of 100 mW. The signal start and transfer speed setting (preamble 90) are performed by the input from the reader, and the ROM data 92 corresponding to the ID is output following the unique word 91 for signal separation. Has been. Only the initial portion of the ROM data 92 is displayed, but here, 128-bit output is confirmed. Further, the scale of the ROM using the thin film process can be freely increased or decreased depending on the device area.

機能分離型チャネル部を有する酸化物半導体TFTを応用することで、高移動度化や高オン特性も副次的効果として行われたため、従来の単膜IGZO TFT(移動度13cm/Vs、on/off比>10)では、動作可能入力周波数が〜25MHz、内部クロック70Hzだったものが、それぞれ〜2.5GHz、4.3kHzまで改善し、上記の通りUHF帯での動作が可能になった。また、データの転送速度も二桁近く向上した。更に、負バイアスストレス下での光照射によるしきい値変動の抑制も実現され、信頼性面でも十分な値が得られた他、製造プロセスも低温化できるため、フィルム状基板への構築などフレキシブルな回路も実現することができた。 By applying an oxide semiconductor TFT having a function-separated channel portion, high mobility and high on-state characteristics were also produced as secondary effects. Therefore, a conventional single film IGZO TFT (mobility 13 cm 2 / Vs, on / Off ratio> 10 8 ), the operable input frequency was ~ 25MHz and the internal clock 70Hz was improved to ~ 2.5GHz and 4.3kHz, respectively, and the operation in the UHF band became possible as described above. It was. In addition, the data transfer speed has improved by almost two digits. In addition, threshold fluctuations due to light irradiation under negative bias stress can be suppressed, and a sufficient value can be obtained in terms of reliability, and the manufacturing process can be lowered, so that it can be flexibly built into a film-like substrate. A simple circuit could also be realized.

なお、本発明は前記実施の形態に限定されるものではなく、透明導電層が必要とされるものであれば、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることも可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。   In addition, this invention is not limited to the said embodiment, It cannot be overemphasized that various changes can be made in the range which does not deviate from the summary, if a transparent conductive layer is required. For example, the above-described embodiments have been described in detail for easy understanding of the present invention, and are not necessarily limited to those having all the configurations described. Further, a part of the configuration of a certain embodiment can be replaced with the configuration of another embodiment, and the configuration of another embodiment can be added to the configuration of a certain embodiment. Further, it is possible to add, delete, and replace other configurations for a part of the configuration of each embodiment.

本発明は、液晶TVや有機EL−TVなどのフラットパネルディスプレイに用いる酸化物半導体TFTやこれらのTFTを用いたRFID、フレキシブルデバイス等に関わるものであり、特に、負バイアスストレス下でのしきい値変動という実用化時の大きな課題であった信頼性面での改善技術に関わるものである。   The present invention relates to oxide semiconductor TFTs used in flat panel displays such as liquid crystal TVs and organic EL-TVs, RFIDs using these TFTs, flexible devices, and the like, and in particular, thresholds under negative bias stress. This is related to the improvement technology in terms of reliability, which was a major issue at the time of practical use of value fluctuation.

1…支持基板(ガラス基板、樹脂基板など)、2…ゲート電極、3…ゲート絶縁層、4…本発明のチャネル部を構成する導電層、5…本発明のチャネル部を構成する酸化物半導体層、6…ソース・ドレイン電極層、7…パッシベーション層(保護層)、8…従来酸化物半導体TFT(IGZO TFT)の負バイアスストレス下での光劣化を示すしきい値変動曲線、9…本発明の酸化物半導体TFT(チャネル構成:半導体層 IGZO、導電層 ITO)の負バイアスストレス下での光劣化を示すしきい値変動曲線、10…支持基板、11…データ線制御回路、12…ゲート線制御回路、13…ゲート線、14…データ線、15…画素電極、16…酸化物半導体装置(スイッチングTFT)、20…本発明の酸化物半導体TFT(チャネル構成:半導体層 ZTO(Zn組成0.7)、導電層 ZTO(Zn組成0.2))の負バイアスストレス下での光劣化を示すしきい値変動曲線、30…支持基板(ガラス基板、樹脂基板など)、31…酸化物半導体TFT(電流駆動用)、32…層間絶縁層、33…アノード電極層、34…赤色有機EL素子(p/n接合ダイオード)、35…緑色有機EL素子(p/n接合ダイオード)、36…青色有機EL素子(p/n接合ダイオード)、37…カソード電極層(透明導電層)、38…スペーサ層、39…発光面(ガラス基板、樹脂基板など)、40…ゲート線、41…データ線、42…画素スイッチングTFT、43…容量、44…電流駆動用TFT、45…有機EL素子(p/n接合ダイオード)、50…有機EL素子(p/n接合ダイオード)、51…ソース電極層(金属、透明導電層)、52…本発明のチャネル部を構成する酸化物半導体層、53…本発明のチャネル部を構成する導電層、54…ゲート絶縁層、55…ゲート電極(透明導電層)、56…パッシベーション層(保護層)、57…ゲート電極(金属)、58…ドレイン電極(金属)、60…アンテナ(共振回路含む)、61…整流回路、62…レギュレータ回路、63…リセット回路、64…クロック発生回路、65…ROMデータ、66…ROM読み出し回路、67…符号化回路、68…送信回路、69…高周波回路部、70…論理回路部、80…支持基板(薄膜ガラス基板、樹脂基板)、81…絶縁層、82…アンテナ共振容量、83…アンテナ層(金属)、84…本発明の酸化物半導体TFT、90…プリアンブル、91…ユニークワード、92…ROMデータ。 DESCRIPTION OF SYMBOLS 1 ... Support substrate (glass substrate, resin substrate etc.), 2 ... Gate electrode, 3 ... Gate insulating layer, 4 ... Conductive layer which comprises the channel part of this invention, 5 ... Oxide semiconductor which comprises the channel part of this invention Layer 6, source / drain electrode layer 7, passivation layer (protective layer), 8 Threshold fluctuation curve showing light degradation under negative bias stress of conventional oxide semiconductor TFT (IGZO TFT), 9. Threshold fluctuation curve showing photodegradation under negative bias stress of oxide semiconductor TFT (channel structure: semiconductor layer IGZO, conductive layer ITO) of the invention, 10 ... support substrate, 11 ... data line control circuit, 12 ... gate Line control circuit, 13 ... gate line, 14 ... data line, 15 ... pixel electrode, 16 ... oxide semiconductor device (switching TFT), 20 ... oxide semiconductor TFT of the present invention (channel configuration) Threshold fluctuation curve indicating photodegradation of semiconductor layer ZTO (Zn composition 0.7), conductive layer ZTO (Zn composition 0.2)) under negative bias stress, 30 ... support substrate (glass substrate, resin substrate, etc.) , 31... Oxide semiconductor TFT (for current driving), 32... Interlayer insulating layer, 33... Anode electrode layer, 34... Red organic EL element (p / n junction diode), 35. Junction diode), 36 ... Blue organic EL element (p / n junction diode), 37 ... Cathode electrode layer (transparent conductive layer), 38 ... Spacer layer, 39 ... Light emitting surface (glass substrate, resin substrate, etc.), 40 ... Gate 41, data line, 42 ... pixel switching TFT, 43 ... capacitance, 44 ... current drive TFT, 45 ... organic EL element (p / n junction diode), 50 ... organic EL element (p / n junction diode) ), 51... Source electrode layer (metal, transparent conductive layer), 52... Oxide semiconductor layer constituting the channel portion of the present invention, 53... Conductive layer constituting the channel portion of the present invention, 54. 55 ... Gate electrode (transparent conductive layer), 56 ... Passivation layer (protective layer), 57 ... Gate electrode (metal), 58 ... Drain electrode (metal), 60 ... Antenna (including resonance circuit), 61 ... Rectifier circuit, 62 ... Regulator circuit, 63 ... Reset circuit, 64 ... Clock generation circuit, 65 ... ROM data, 66 ... ROM read circuit, 67 ... Coding circuit, 68 ... Transmission circuit, 69 ... High frequency circuit section, 70 ... Logic circuit section, DESCRIPTION OF SYMBOLS 80 ... Support substrate (thin film glass substrate, resin substrate), 81 ... Insulating layer, 82 ... Antenna resonance capacity, 83 ... Antenna layer (metal), 84 ... Oxide semiconductor TFT of the present invention, 90 ... Amble, 91 ... unique word, 92 ... ROM data.

Claims (14)

ゲート電極と、前記ゲート電極上に設けられたゲート絶縁層と、前記ゲート絶縁層を介して前記ゲート電極上に設けられたチャネル部と、前記チャネル部と電気的に接続されるソース電極およびドレイン電極とを有する酸化物半導体装置において、
前記チャネル部は、酸化物半導体層と導電層とを含み、
前記ソース電極およびドレイン電極の少なくとも一方は、前記酸化物半導体層を介して前記導電層に接続されていることを特徴とする酸化物半導体装置。
A gate electrode; a gate insulating layer provided on the gate electrode; a channel portion provided on the gate electrode through the gate insulating layer; and a source electrode and a drain electrically connected to the channel portion In an oxide semiconductor device having an electrode,
The channel portion includes an oxide semiconductor layer and a conductive layer,
At least one of the source electrode and the drain electrode is connected to the conductive layer through the oxide semiconductor layer.
請求項1記載の酸化物半導体装置において、
前記ソース電極およびドレイン電極の両者は、前記酸化物半導体層を介してそれぞれ前記導電層に接続されていることを特徴とする酸化物半導体装置。
The oxide semiconductor device according to claim 1,
The source electrode and the drain electrode are both connected to the conductive layer through the oxide semiconductor layer, respectively.
請求項1記載の酸化物半導体装置において、
前記ゲート電極と前記酸化物半導体層とは、これらの積層方向の鉛直上方から見て重なり部分を有することを特徴とする酸化物半導体装置。
The oxide semiconductor device according to claim 1,
The oxide semiconductor device according to claim 1, wherein the gate electrode and the oxide semiconductor layer have an overlapping portion when viewed from vertically above in the stacking direction.
請求項1記載の酸化物半導体装置において、
前記ソース電極およびドレイン電極はトップコンタクト構造を有し、
前記チャネル部のうち、前記ゲート電極の積層方向の鉛直上方から見て前記ソース電極と前記ドレイン電極の間に位置する部分には、前記酸化物半導体層と前記導電層の内、前記導電層のみが設けられていることを特徴とする酸化物半導体装置。
The oxide semiconductor device according to claim 1,
The source electrode and the drain electrode have a top contact structure,
Of the channel portion, a portion located between the source electrode and the drain electrode as viewed from above in the stacking direction of the gate electrode includes only the conductive layer among the oxide semiconductor layer and the conductive layer. An oxide semiconductor device is provided.
請求項1記載の酸化物半導体装置において、
前記チャネル部を構成する前記酸化物半導体層の抵抗率は、10−2〜10Ωcmであることを特徴とする酸化物半導体装置。
The oxide semiconductor device according to claim 1,
The oxide semiconductor device, wherein the oxide semiconductor layer constituting the channel portion has a resistivity of 10 −2 to 10 3 Ωcm.
請求項1記載の酸化物半導体装置において、
前記チャネル部を構成する前記導電層の抵抗率は、10−3Ωcmより低いことを特徴とする酸化物半導体装置。
The oxide semiconductor device according to claim 1,
The oxide semiconductor device, wherein the resistivity of the conductive layer forming the channel portion is lower than 10 −3 Ωcm.
請求項1記載の酸化物半導体装置において、
前記チャネル部を構成する前記酸化物半導体層は、酸化亜鉛や酸化インジウム、酸化ガリウム、酸化錫、酸化ジルコニウム、酸化ハフニウム、酸化バナジウム、酸化モリブデン、酸化タングステン、酸化カドミウム、酸化銅、酸化ニッケルおよびこれらの複合酸化物であることを特徴とする酸化物半導体装置。
The oxide semiconductor device according to claim 1,
The oxide semiconductor layer constituting the channel portion includes zinc oxide, indium oxide, gallium oxide, tin oxide, zirconium oxide, hafnium oxide, vanadium oxide, molybdenum oxide, tungsten oxide, cadmium oxide, copper oxide, nickel oxide, and these An oxide semiconductor device characterized by being a composite oxide of
請求項1記載の酸化物半導体装置において、
前記チャネル部を構成する前記導電層は、インジウム錫複合酸化物、インジウム亜鉛複合酸化物、酸化錫、酸化亜鉛にボロン、アルミニウム、ガリウムを添加した透明導電層、および、金属、導電性有機膜であることを特徴とする酸化物半導体装置。
The oxide semiconductor device according to claim 1,
The conductive layer constituting the channel portion is an indium tin composite oxide, indium zinc composite oxide, tin oxide, a transparent conductive layer in which boron, aluminum, or gallium is added to zinc oxide, and a metal or conductive organic film. An oxide semiconductor device, comprising:
請求項1記載の酸化物半導体装置において、
前記チャネル部を構成する前記酸化物半導体層と前記導電層の材料の組み合わせが、インジウムやガリウムを構成元素として含まないことを特徴とする酸化物半導体装置。
The oxide semiconductor device according to claim 1,
A combination of materials of the oxide semiconductor layer and the conductive layer forming the channel portion does not contain indium or gallium as a constituent element.
請求項1記載の酸化物半導体装置において、
前記ソース電極およびドレイン電極のいずれか一方は、前記酸化物半導体層を介して前記導電層に接続され、他方は、導電層に直接接続されていることを特徴とする酸化物半導体装置。
The oxide semiconductor device according to claim 1,
One of the source electrode and the drain electrode is connected to the conductive layer through the oxide semiconductor layer, and the other is directly connected to the conductive layer.
ゲート電極により、チャネル部を介してソース電極とドレイン電極との間に流れる電流を制御する酸化物半導体装置において、
前記チャネル部は、スイッチング機能と導電機能とが分離されていることを特徴とする酸化物半導体装置。
In an oxide semiconductor device that controls a current flowing between a source electrode and a drain electrode through a channel portion by a gate electrode,
In the oxide semiconductor device, the channel portion has a switching function and a conductive function separated from each other.
請求項11記載の酸化物半導体装置において、
前記チャネル部は前記酸化物半導体層と導電層とを含み、前記スイッチング機能は前記酸化物半導体層が分担し、前記導電機能は前記導電層が分担することを特徴とする酸化物半導体装置。
The oxide semiconductor device according to claim 11,
The channel portion includes the oxide semiconductor layer and a conductive layer, the switching function is shared by the oxide semiconductor layer, and the conductive function is shared by the conductive layer.
請求項12記載の酸化物半導体装置において、
スイッチング機能を分担する前記酸化物半導体層は、前記ソース電極および/あるいは前記ドレイン電極と前記導電層との間に配置されていることを特徴とする酸化物半導体装置。
The oxide semiconductor device according to claim 12, wherein
The oxide semiconductor device, wherein the oxide semiconductor layer sharing the switching function is disposed between the source electrode and / or the drain electrode and the conductive layer.
請求項13記載の酸化物半導体装置において、
前記ソース電極およびドレイン電極の間の前記チャネル部の中央領域には、前記酸化物半導体層と前記導電層の内、前記導電層のみが設けられていることを特徴とする酸化物半導体装置。
The oxide semiconductor device according to claim 13, wherein
In the central region of the channel portion between the source electrode and the drain electrode, only the conductive layer of the oxide semiconductor layer and the conductive layer is provided.
JP2011272337A 2011-12-13 2011-12-13 Oxide semiconductor device Pending JP2013125782A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011272337A JP2013125782A (en) 2011-12-13 2011-12-13 Oxide semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011272337A JP2013125782A (en) 2011-12-13 2011-12-13 Oxide semiconductor device

Publications (1)

Publication Number Publication Date
JP2013125782A true JP2013125782A (en) 2013-06-24

Family

ID=48776885

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011272337A Pending JP2013125782A (en) 2011-12-13 2011-12-13 Oxide semiconductor device

Country Status (1)

Country Link
JP (1) JP2013125782A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015160152A1 (en) * 2014-04-18 2015-10-22 한양대학교 산학협력단 Rectification diode and method for manufacturing same
CN106298876A (en) * 2015-05-25 2017-01-04 鸿富锦精密工业(深圳)有限公司 Thin film transistor (TFT) and manufacture method thereof
JP2019091905A (en) * 2014-02-14 2019-06-13 株式会社半導体エネルギー研究所 Electronics device
JP2019215556A (en) * 2014-03-13 2019-12-19 株式会社半導体エネルギー研究所 Electronic apparatus
JP2020052410A (en) * 2013-10-25 2020-04-02 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02218166A (en) * 1989-02-17 1990-08-30 Toshiba Corp Thin film transistor
JPH05190857A (en) * 1992-01-10 1993-07-30 Toshiba Corp Thin film transistor
JP2009177156A (en) * 2007-12-28 2009-08-06 Semiconductor Energy Lab Co Ltd THIN FILM TRANSISTOR AND DISPLAY DEVICE HAVING THIN FILM TRANSISTOR
JP2009212476A (en) * 2007-03-27 2009-09-17 Fujifilm Corp Thin film field effect transistor and display using the same
JP2010004027A (en) * 2008-05-22 2010-01-07 Semiconductor Energy Lab Co Ltd Thin-film transistor and display having the same
JP2010040552A (en) * 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd Thin film transistor and manufacturing method thereof
WO2011039853A1 (en) * 2009-09-30 2011-04-07 キヤノン株式会社 Thin-film transistor
WO2011065329A1 (en) * 2009-11-27 2011-06-03 株式会社日立製作所 Oxide semiconductor device and method for manufacturing same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02218166A (en) * 1989-02-17 1990-08-30 Toshiba Corp Thin film transistor
JPH05190857A (en) * 1992-01-10 1993-07-30 Toshiba Corp Thin film transistor
JP2009212476A (en) * 2007-03-27 2009-09-17 Fujifilm Corp Thin film field effect transistor and display using the same
JP2009177156A (en) * 2007-12-28 2009-08-06 Semiconductor Energy Lab Co Ltd THIN FILM TRANSISTOR AND DISPLAY DEVICE HAVING THIN FILM TRANSISTOR
JP2010004027A (en) * 2008-05-22 2010-01-07 Semiconductor Energy Lab Co Ltd Thin-film transistor and display having the same
JP2010040552A (en) * 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd Thin film transistor and manufacturing method thereof
WO2011039853A1 (en) * 2009-09-30 2011-04-07 キヤノン株式会社 Thin-film transistor
WO2011065329A1 (en) * 2009-11-27 2011-06-03 株式会社日立製作所 Oxide semiconductor device and method for manufacturing same

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020052410A (en) * 2013-10-25 2020-04-02 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
JP2019091905A (en) * 2014-02-14 2019-06-13 株式会社半導体エネルギー研究所 Electronics device
US10862177B2 (en) 2014-02-14 2020-12-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US11342599B2 (en) 2014-02-14 2022-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US11848429B2 (en) 2014-02-14 2023-12-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US12266769B2 (en) 2014-02-14 2025-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
JP2019215556A (en) * 2014-03-13 2019-12-19 株式会社半導体エネルギー研究所 Electronic apparatus
WO2015160152A1 (en) * 2014-04-18 2015-10-22 한양대학교 산학협력단 Rectification diode and method for manufacturing same
CN106298876A (en) * 2015-05-25 2017-01-04 鸿富锦精密工业(深圳)有限公司 Thin film transistor (TFT) and manufacture method thereof

Similar Documents

Publication Publication Date Title
US10446711B2 (en) Thin film transistor array substrate and method for manufacturing the same
US9236495B2 (en) Oxide thin film transistor, method for fabricating TFT, display device having TFT, and method for fabricating the same
KR102543577B1 (en) Transistor array panel, manufacturing method thereof, and disalay device comprising the same
US10319752B2 (en) Array substrate and method for making same
CN101997025B (en) Organic light emitting diode display and method of manufacturing the same
US11075221B2 (en) Thin-film transistor substrate having overlapping thin-film transistor
TWI567966B (en) Organic light emitting diode display and method of manufacturing same
JP5322530B2 (en) Thin film field effect transistor manufacturing method and thin film field effect transistor manufactured by the manufacturing method
CN101794809B (en) Organic light emitting display device and method of manufacturing the same
US20110031497A1 (en) Semiconductor device and method for manufacturing the same
US20120306834A1 (en) Field effect transistor, display element, image display device, and system
US12075661B2 (en) Display apparatus
JP2017120412A (en) Apparatus, television system and electronic apparatus
JP2002076356A (en) Semiconductor device
JP5592952B2 (en) Oxide semiconductor device
JP2013125782A (en) Oxide semiconductor device
JP2018041752A (en) Semiconductor device
KR20160036418A (en) Organic electroluminescent doide and method for fabricating the same
US12538506B2 (en) Tunneling field effect transistor and manufacturing method thereof, display panel and display apparatus
CN118281005A (en) Thin film transistor substrate, method for manufacturing the same, and display device using the same
JP6327548B2 (en) Thin film transistor and manufacturing method thereof
CN104281305A (en) Light-emitting displayer with touch function
JP6277356B2 (en) Thin film transistor and manufacturing method thereof
KR102537352B1 (en) Thin film trnasistor having doped oxide semiconductor layer, method for manufacturing the same and display device comprising the same
JP2020161700A (en) Oxide semiconductor device and oxide semiconductor target

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140613

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20140908

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150512

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150929