[go: up one dir, main page]

JP2013122984A - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法 Download PDF

Info

Publication number
JP2013122984A
JP2013122984A JP2011270895A JP2011270895A JP2013122984A JP 2013122984 A JP2013122984 A JP 2013122984A JP 2011270895 A JP2011270895 A JP 2011270895A JP 2011270895 A JP2011270895 A JP 2011270895A JP 2013122984 A JP2013122984 A JP 2013122984A
Authority
JP
Japan
Prior art keywords
silicon substrate
cutting
substrate
glass substrate
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011270895A
Other languages
English (en)
Inventor
Ichiro Kataoka
一郎 片岡
Kazuya Igarashi
一也 五十嵐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2011270895A priority Critical patent/JP2013122984A/ja
Priority to US13/687,239 priority patent/US8679870B2/en
Priority to CN201210524717.7A priority patent/CN103165532B/zh
Publication of JP2013122984A publication Critical patent/JP2013122984A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H10P54/00
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133351Manufacturing of individual cells out of a plurality of cells, e.g. by dicing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10Substrates, e.g. flexible substrates
    • H10W74/01
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/851Division of substrate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Dicing (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】切断部の品質に優れ、切断に必要なシリコン基板上の領域を最小限にし、かつダイシングによる切断を行う際に使用される切削水が半導体素子に浸入することがない半導体素子の製造方法を提供する。
【解決手段】シリコン基板10上に、半導体素子部を相互に隣接するように複数配置する工程と、シリコン基板10とガラス基板13とを樹脂14を用いて貼り合わせる工程と、樹脂14が設けられている領域において、シリコン基板10とガラス基板13とをそれぞれ切断する工程と、を有し、シリコン基板10とガラス基板13とをそれぞれ切断する工程が、ダイシングによってシリコン基板10をハーフカットする工程と、スクライブによってガラス基板13をカットする工程と、シリコン基板10と、ガラス基板13と、樹脂14と、を分断する工程と、を含むことを特徴とする。
【選択図】図4

Description

本発明は、半導体素子の製造方法に関する。
現在、ディスプレイ等の表示装置に搭載する表示素子として、反射型液晶表示素子(LCOS)、有機発光素子(有機エレクトロルミネッセンス(EL)素子)等が現在盛んに研究開発されている。ここでLCOSや有機発光素子を製造する際に、素子が設けられている基板(例えば、シリコン基板)を、接着剤になる樹脂を用いてガラス基板等の封止基板と貼り合わせる工程、即ち、封止工程が含まれることがある。
LCOSであれば上記封止工程において、シリコン基板とガラス基板とを貼り合わせるだけでなくシリコン基板とガラス基板との間に液晶材料を充填することになる。つまり、シリコン基板とガラス基板とを、各基板の周縁部に配される樹脂シール材によって貼り合わせ、この両基板間のうち前記樹脂シール材より内側の部分について液晶材料が充填される。また、有機EL素子であれば有機EL素子を外気から遮断する目的で上記封止工程が行われる。つまり、シリコン基板(基板)とガラス基板(封止基板)とを少なくとも発光領域の全面を覆うように充填樹脂によって貼り合わせて、有機発光素子をシリコン基板とガラス基板と充填樹脂とで囲い込んで大気中の酸素や水分から有機発光素子を保護している。
ところで、半導体素子を製造する際には、生産効率の観点から半導体素子が複数配置されているマザー基板が使用されている。このマザー基板を使用して半導体素子を製造する際には、具体的には、下記(a)乃至(c)に示されるプロセスを経て半導体素子が作製される。
(a)マザー基板上に半導体素子を複数作製する工程
(b)樹脂を用いて上記マザー基板と上記マザー基板とほぼ同じ大きさのガラス基板(封止基板)とを貼り合わせて一体化させることでマザー基板上に設けられている半導体素子の全てを封止する工程
(c)上記マザー基板及び上記ガラス基板を切断することで半導体素子を素子1個単位で分断する工程
ところで、マザー基板であるシリコン基板と封止基板であるガラス基板とが樹脂によって貼り合わされたものを分断する方法としては、例えば、ダイシングによるシリコン基板、ガラス基板及び樹脂の一括切断が知られている。
ここでダイシングによってシリコン基板、ガラス基板及び樹脂を同時に切断する場合、使用されるダイシングブレードが樹脂に当たることによって目詰まりが生じる。この目詰まりによって、ダイシング品質の低下(特に、チッピングの増加)が顕著になる。このためダイシング品質を一定のレベルに維持するためにはダイシングブレードの交換頻度を増加させる必要がある。また、シリコンとガラスとの双方を切断することが可能なダイシングブレードは、一般に、シリコン専用として使用されるダイシングブレードよりもブレードの厚みが大きいという性質がある。このため、シリコン基板を切断するのに必要なシリコン基板上の領域(切断ストリート)が大きくなり半導体素子の取り個数の減少につながる。
さらに、シリコン基板とガラス基板との間に樹脂がない部分にダイシングを行うと、ダイシング時に使用される切削水が切削粉と共に浸入し、シリコン基板上に設けられている素子が切削粉で汚染されるという問題も生じ得る。
以上に説明した基板の切断の際に生じる課題を解決する方法として、特許文献1では、樹脂がある部分についてシリコン基板とガラス基板とを切断する際に、その切断方法を換えて行う方法が提案されている。具体的には、ガラス基板と樹脂とを全てダイシングで切断する一方で、シリコン基板をダイシングでハーフカットする方法が提案されている。
特開2008−164980号公報
しかし、特許文献1にて提案された方法でも樹脂自体をダイシングで切断することには変わりなく、従来技術と同様に上記ダイシング品質の低下は避けられない。また、ガラス基板と樹脂とを全てダイシングで切断するためには、シリコン基板の樹脂との界面もある程度ダイシングする必要があり、上述したシリコンとガラスとの双方を切断できるダイシングブレードを用いなければならない。さらに、切断部の一部に樹脂が存在しない部分があった場合では樹脂が存在しない部分に切削水が浸入することになる。
本発明は、上述した課題に鑑みてなされたものである。本発明の目的は、切断部の品質に優れ、切断に必要なシリコン基板上の領域を最小限にし、かつダイシングによる切断を行う際に使用される切削水が半導体素子に浸入することがない半導体素子の製造方法を提供することにある。
本発明の半導体素子の製造方法は、シリコン基板と、
前記シリコン基板上に設けられる半導体素子部と、
前記半導体素子部を封止する封止部材と、から構成され、
前記封止部材が、前記シリコン基板であって前記半導体素子が設けられる面において前記シリコン基板と対向するように設けられるガラス基板と、前記シリコン基板と前記ガラス基板とを接着する樹脂と、を含む半導体素子の製造方法であって、
シリコン基板上に、半導体素子部を相互に隣接するように複数配置する工程と、
前記シリコン基板とガラス基板とを樹脂を用いて貼り合わせる工程と、
前記樹脂が設けられている領域において、前記シリコン基板と前記ガラス基板とをそれぞれ切断する工程と、を有し、
前記シリコン基板と前記ガラス基板とをそれぞれ切断する工程が、ダイシングによって前記シリコン基板をハーフカットする工程と、
スクライブによって前記ガラス基板をカットする工程と、
前記ダイシング及び前記スクライブを行った後、前記シリコン基板と、前記ガラス基板と、前記樹脂と、を分断する工程と、を含むことを特徴とする。
本発明によれば、切断部の品質に優れ、切断に必要なシリコン基板上の領域を最小限にし、かつダイシングによる切断を行う際に使用される切削水が半導体素子に浸入することがない半導体素子の製造方法を提供することができる。
つまり本発明の半導体素子の製造方法は、樹脂をダイシングすることがないため、ダイシングブレードへの樹脂の目詰まりがなく、切断部の品質、特に、シリコン基板のチッピングを少なくすることができる。
また本発明の半導体素子の製造方法は、ダイシングの際に、シリコン基板専用のダイシングブレードを用いることができるため薄いブレードを用いることができる。従って、切断に必要なシリコン基板上の領域を最小限にすることができる。
さらに、ダイシングの際に、樹脂がない領域についてシリコン基板を切断しても、ダイシングの際に使用される切削水がシリコン基板とガラス基板との間に浸入することがないので、樹脂のある部分とない部分で切断方法を変える必要がない。このため工程を簡略化することができる。
本発明の半導体素子の製造方法によって製造される半導体素子の例を示す斜視図である。 図1の半導体素子を製造する際に使用される貼付基板の具体例を示す平面模式図である。 図2中の囲み領域を示す部分拡大図である。 (a)は、図3中のX−X’断面を示す断面模式図であり、(b)は、切断後の様子を示す断面模式図である。 (a)は、図3中のY−Y’断面を示す断面模式図であり、(b)は、切断後の様子を示す断面模式図である。
本発明の製造方法は、シリコン基板と、このシリコン基板上に設けられる半導体素子部と、当該半導体素子部を封止する封止部材と、から構成される半導体素子を製造する方法である。
また本発明において、封止部材は、前記シリコン基板であって前記半導体素子が設けられる面において上記シリコン基板と対向するように設けられるガラス基板と、上記シリコン基板と上記ガラス基板とを接着する樹脂と、を含んでいる。
ここで本発明の半導体素子の製造方法は、下記(1)乃至(3)の工程を有している。
(1)シリコン基板上に、半導体素子部を相互に隣接するように複数配置する工程(半導体素子部の形成工程)
(2)シリコン基板とガラス基板とを樹脂を用いて貼り合わせる工程(貼付工程)
(3)上記樹脂が設けられている領域において、シリコン基板とガラス基板とをそれぞれ切断する工程(基板切断工程)
また本発明においては、上記(3)の工程である基板切断工程が、下記工程(3−1)乃至(3−3)を含んでいる。
(3−1)ダイシングによって上記シリコン基板をハーフカットする工程
(3−2)スクライブによって上記ガラス基板をカットする工程
(3−3)上記ダイシング及び上記スクライブを行った後、上記シリコン基板と、上記ガラス基板と、上記樹脂と、を分断する工程
尚、本発明においては、上記工程(3−1)を行った後、上記シリコン基板を分断してから、上記工程(3−2)を行うのが好ましい。
ところで本発明の製造方法によって製造される半導体素子とは、無機半導体又は有機半導体から構成される部材を有する電子素子をいうものである。またこの半導体素子には、無機半導体から構成される部材及び有機半導体から構成される部材を有する電子素子、並びに無機半導体と有機半導体とを組み合わせてなる部材を有する電子素子も当然に含まれる。具体的には、有機発光素子、LCOS等が挙げられる。
以下、適宜図面を参照しながら、本発明の半導体素子の製造方法の実施形態について説明する。尚、本発明は上述した趣旨を逸脱しない限り、以下に説明する実施形態はあくまでも本発明の実施形態の一例であり、本発明はこれら実施形態に限られることはなく、種々の応用・変形が可能である。
図1は、本発明の半導体素子の製造方法によって製造される半導体素子の例を示す斜視図である。尚、図1に示される半導体素子1として、例えば、有機発光素子が挙げられるが、本発明はこれに限定されるものではない。
図1の半導体素子1は、シリコン基板10と、シリコン基板10上であってシリコン基板10の中央部に設けられている表示部11と、シリコン基板10上であってシリコン基板10のある一辺の縁部に設けられている電極パッド12を有している。
また図1の半導体素子1において、表示部11は、ガラス基板13と、樹脂14とによって封止されている。尚、本発明において、封止とは、例えば図1に示されるように、表示部11上及びこの表示部11の周辺のシリコン基板10上に樹脂14を塗布した上でシリコン基板10とガラス基板13とを貼り合わせることをいう。ただし本発明において、封止の具体的態様は図1に示される態様に限定されるものではない。例えば、窒素ガス等の不活性ガスの雰囲気下で、表示部11の周辺のシリコン基板10上にのみ選択的に樹脂14を塗布した上でシリコン基板10とガラス基板13とを貼り合わせる態様であってもよい。つまり、封止の際に使用される樹脂14は、必ずしも表示部11上に塗布される必要はない。
一方、図1の半導体素子1において、電極パッド12には、ワイヤーボンディング等を利用して外部からの配線が接続される。このため、電極パッド12上には封止部材となるガラス基板13はなるべく除去する必要があるので、電極パッド12上に樹脂14が設けられないようにする必要がある。
ところで、図1の半導体素子1を複数製造する際には、生産効率の観点から、大きいサイズのシリコン基板(マザー基板)に表示部を複数形成し、ガラス基板と樹脂とを用いて各表示部をそれぞれ封止してから素子1個単位で切断する方法が採用される。
図2は、図1の半導体素子を製造する際に使用される貼付基板の具体例を示す平面模式図である。尚、図2において、図1の半導体素子と同一の部材については同一の符号が付けられている。図2に示される貼付基板15は、円形状のシリコン基板10と、このシリコン基板10と同じ形状のガラス基板13と、シリコン基板10とガラス基板13とを貼り合わせるための樹脂14と、が含まれている。また図2中のシリコン基板10上には、図1の半導体素子を構成する表示部(不図示)と、電極パッド(不図示)と、がそれぞれ所定の領域に複数設けられている。ところで、図2の貼付基板15において、樹脂14は、シリコン基板10上の全面にわたって塗布されているわけではなく、図1の半導体素子を構成する電極パッド(不図示)及びその周辺の領域、具体的には、符号16の領域を避けて塗布されている。このように樹脂14の塗布領域を制限することによって、図1の半導体素子1を構成する電極パッド12上に樹脂14が塗布されることはない。
次に、図2の貼付基板15の作製を経て図1の半導体素子1を製造するプロセスについて説明する。
(1)半導体素子部の形成工程
まずシリコン基板10上に、半導体素子部を、相互に隣接するように複数配置する。ここで半導体素子部というのは、図1の半導体素子を構成し、シリコン基板10上に形成される表示部11や電極パッド12等の部材の集合体を言うものである。また後述する切断線LA、Bを境界線として、構成部材やその部材の配置態様が同じである半導体素子部を複数設けることにより、シリコン基板10上に設けられている複数の半導体素子部が相互に隣接するように配置されることになる。
(2)貼付工程
次に、シリコン基板10とガラス基板13とを樹脂14を用いて貼り合わせる。貼り合わせの方法としては、特に限定されないが、上述したように、半導体素子を構成する電極パッド(不図示)及びその周辺の領域を避けて樹脂14を塗布した上でシリコン基板10とガラス基板13とを貼り合わせる。
この工程にて使用される樹脂は、シリコン基板10とガラス基板13との貼り合わせを行った後で硬化する樹脂の方が、次の工程で行われる基板の分断が容易に行えるので好ましい。本工程(貼付工程)で使用される好適な樹脂としては、熱硬化型エポキシ樹脂、熱硬化型アクリル樹脂、紫外線硬化型エポキシ樹脂、紫外線硬化型アクリル樹脂等が挙げられる。
(3)基板切断工程
次に、樹脂が設けられている領域において、シリコン基板とガラス基板とをそれぞれ切断する。ここでシリコン基板とガラス基板とをそれぞれ切断する際には、例えば、図2に示されている三種類の切断線、即ち、LA、LB、LCに沿ってシリコン基板10、ガラス基板13又は樹脂14を切断する。具体的には、切断線LAにおいてシリコン基板10、ガラス基板13及び樹脂14をそれぞれ切断する。また切断線LBにおいてシリコン基板10及びガラス基板13をそれぞれ切断する。さらに切断線LCにおいてガラス基板13のみを切断する。これにより、図2に示される貼付基板15から少なくとも54個の半導体素子1が得られる。また樹脂14が設けられている領域にてシリコン基板とガラス基板とをそれぞれ切断するため、シリコン基板又はガラス基板の切断の際に、ガラス基板13と樹脂14とで封止されている半導体素子に含まれている表示部(図2では不図示)が露出する可能性が低減される。
ここで図面を適宜参照しながらシリコン基板及びガラス基板の切断の具体的な方法を詳細に説明する。図3は、図2中の囲み領域(符号2)を示す部分拡大図である。また図4(a)は、図3中のX−X’断面を示す断面模式図であり、図4(b)は、切断後の様子を示す断面模式図である。さらに図5(a)は、図3中のY−Y’断面を示す断面模式図であり、図5(b)は、切断後の様子を示す断面模式図である。
ところで本発明においては、上記(3)の工程である基板切断工程が、下記工程(3−1)乃至(3−3)を含んでいる。
(3−1)ダイシングによってシリコン基板をハーフカットする工程
(3−2)スクライブによってガラス基板をカットする工程
(3−3)上記ダイシング及び上記スクライブを行った後、貼付基板に含まれるシリコン基板と、ガラス基板と、樹脂と、を分断する工程
本実施例において、ダイシングによるシリコン基板のハーフカットが行われるのは、図3で示される切断線LA及びLBである。尚、ダイシングが行われるのは、2面あるシリコン基板10の面のうちガラス基板13と対向する側の面とは反対側の面である。
ダイシングによるシリコン基板10のハーフカットを行う場合、シリコン基板10に付与するハーフカットの深さは、応力をかければシリコン基板10を分断できる深さであれば特に制限はない。ただ分断の位置精度を高めるために、シリコン基板10に付与するハーフカットの深さはなるべく深いほうが好適である。例えば、シリコン基板10の厚さからシリコン基板10に付与するハーフカット深さを引いたハーフカット残し量は、20μm以上100μm以下であることが好ましく、20μm以上75μm以下であることがより好ましい。尚、ハーフカット残し量が100μmを超えると、シリコン基板10の分断が困難になると同時に分断位置のばらつきが大きくなることがある。これにより、切断ストリートの増加につながる可能性がある。一方、ハーフカット残し量が20μm未満の場合は、ダイシング時や基板のハンドリング時にシリコン基板10が容易に割れてしまうことがある。
図4(a)及び図5(a)に示されるようにダイシングによるシリコン基板10のハーフカットを行う場合、使用するダイシングブレード21の厚みは、チッピングを抑制して切断に必要なシリコン基板10の領域を最小限にするために薄いほうが望ましい。ただしダイシングブレード21の厚みがあまりにも薄いと、ブレード自体の耐久性が不足してダイシングを行う際にブレードが破損する原因になる。本発明において使用されるダイシングブレード21の厚みは、好ましくは、15μm以上60μm以下であり、より好ましくは、25μm以上50μm以下である。
例えば、厚さ34μmのダイシングブレード21を用いた場合、チッピングを含めたシリコン基板10の切断領域の幅を70μm以下にすることは可能である。
本実施例において、図4(a)及び図5(a)に示されるスクライブ22によるガラス基板13のカットが行われるのは、図3で示される切断線LA、LB及びLCである。ここでガラス基板をスクライブ22によってカットする際に、スクライブ22によって生ずる垂直クラックをなるべく深く進行させることが望ましい。例えば、三星ダイヤモンド工業社製のスクライビングホイールPenett(登録商標)を使用することで垂直クラックをなるべく深く進行させることができる。尚、切断線LCにおけるガラス基板13のスクライブは、切断線LA、LBでガラス基板13を分断する前に行ってもよいし、分断後に行ってもよい。
シリコン基板10のハーフカット及びガラス基板13のカットが終わった後、ハーフカットを入れた箇所(21a、21b)又はカットを入れた箇所(22a、22b、22c)においてシリコン基板10、ガラス基板13及び樹脂14をそれぞれ分断する。具体的には図4(b)や図5(b)に示されるように、切断線(LA、LB)において、ガラス基板13側から(シリコン基板10へ向けて)押圧してシリコン基板10のハーフカット溝が広がる方向に応力を与える。これにより、シリコン基板10のチッピングを抑制しながらシリコン基板10、ガラス基板13及び樹脂14をそれぞれ分断することが可能である。
本実施例においては、各切断線(LA、LB、LC)において下記表1に示される加工が施されており、各切断線において、シリコン基板10、ガラス基板13及び樹脂14のいずれかが分断されることになる。
Figure 2013122984
以上の工程を経て、図1に示される切断部の品質に優れた半導体素子を作製することができる。
本実施例は、実施例1において、ダイシングによってシリコン基板をハーフカットした後、シリコン基板10を分断してからスクライブによるガラス基板のカットを行ったことを除いては、実施例1と同様の方法で半導体素子を作製している。具体的には、シリコン基板をダイシングによりハーフカットした後、ハーフカット溝が広がる方向に応力を与えてシリコン基板10のうち上記ハーフカットの処理が施されなかった部分について厚み方向に亀裂を生じさせてシリコン基板10を分断する。その後、ガラス基板13をスクライブする。これ以外は第一の実施形態(実施例1)と同様である。
以上説明したように、スクライブを行う前にシリコン基板10を分断することによって、シリコン基板10のチッピングをさらに抑制することが可能となる。このため、切断部の品質がより高い半導体素子を得ることができる。
[比較例1]
実施例1において、切断線LA及びLBにてダイシングを行う際に、貼付基板15をフルカットした。即ち、シリコン基板10と樹脂14とガラス基板13とを含む貼付基板15の全体の厚さよりもやや深くダイシングブレードをガラス基板側から入れてシリコン基板10と樹脂14とガラス基板13とがそれぞれ完全に分断されるようにダイシングした。その後、切断線LCにおいてスクライブを行いガラス基板13の切断を行った。以上を除いては、実施例1と同様の方法で半導体素子を作製している。
得られた半導体素子を評価したところ、ダイシング時の切削水の一部がシリコン基板10とガラス基板13との間に浸入していたために、電極パッド12上に切削粉の付着が認められた。その結果、基板切断工程後に行われるパッドワイヤーボンディングによる電極パッド12への実装工程において、ボンディング不良(接触不良)が発生した。
また、シリコン基板とガラス基板とを同時にダイシングするためのブレードの厚みが100μmであるためチッピングが大きくなり、切断に必要なシリコン基板の領域の幅は150μmであった。
[比較例2]
実施例1において、切断線LA及びLBにてガラス基板13を切断する際に、ダイシングを利用した。即ち、ダイシングによってシリコン基板10をハーフカットした後、切断線LA及びLBにおいて、ダイシングによってガラス基板をハーフカットした。以上を除いては、実施例1と同様の方法で半導体素子を作製している。
得られた半導体素子を評価したところ、ガラス基板が所望の位置(切断線LA、LB)で分断されない場合があることが判明した。これは、シリコン基板10とガラス基板13とを同時に分断する際、シリコン基板10に施されたハーフカット溝が広がる方向に応力を与えると、ガラス基板13に施されたハーフカット溝が狭くなる方向に応力が加わることになる。このようにハーフカット溝が狭くなるように応力が働いた状態で分断する場合、ガラス基板13の分断の際に生じたクラックがハーフカット溝よりも外側に向かって進行する場合があり、これが分断位置のばらつきの原因と考えられる。
以上より、本発明によれば、従来と比べて切断部の品質に優れる有機EL表示素子等の半導体素子を作製することができる。ここで切断部の品質に優れるとは、具体的には、シリコン基板のチッピング抑制、切断に必要なシリコン基板上の領域削減、シリコン基板とガラス基板の間へのダイシング時切削水の浸入防止、ガラス基板の分断位置精度向上が挙げられる。
1:半導体素子、10:シリコン基板、11:表示部、12:電極パッド、13:ガラス基板、14:樹脂、15:貼付基板、21:ダイシングブレード、22:スクライビングホイール

Claims (2)

  1. シリコン基板と、
    前記シリコン基板上に設けられる半導体素子部と、
    前記半導体素子部を封止する封止部材と、から構成され、
    前記封止部材が、前記シリコン基板であって前記半導体素子が設けられる面において前記シリコン基板と対向するように設けられるガラス基板と、前記シリコン基板と前記ガラス基板とを接着する樹脂と、を含む半導体素子の製造方法であって、
    シリコン基板上に、半導体素子部を相互に隣接するように複数配置する工程と、
    前記シリコン基板とガラス基板とを樹脂を用いて貼り合わせる工程と、
    前記樹脂が設けられている領域において、前記シリコン基板と前記ガラス基板とをそれぞれ切断する工程と、を有し、
    前記シリコン基板と前記ガラス基板とをそれぞれ切断する工程が、ダイシングによって前記シリコン基板をハーフカットする工程と、
    スクライブによって前記ガラス基板をカットする工程と、
    前記ダイシング及び前記スクライブを行った後、前記シリコン基板と、前記ガラス基板と、前記樹脂と、を分断する工程と、を含むことを特徴とする、半導体素子の製造方法。
  2. 前記シリコン基板をハーフカットする工程の後、前記シリコン基板を分断してから、前記ガラス基板をカットする工程を行うことを特徴とする、請求項1に記載の半導体素子の製造方法。
JP2011270895A 2011-12-12 2011-12-12 半導体素子の製造方法 Pending JP2013122984A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011270895A JP2013122984A (ja) 2011-12-12 2011-12-12 半導体素子の製造方法
US13/687,239 US8679870B2 (en) 2011-12-12 2012-11-28 Method of manufacturing semiconductor element
CN201210524717.7A CN103165532B (zh) 2011-12-12 2012-12-07 半导体元件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011270895A JP2013122984A (ja) 2011-12-12 2011-12-12 半導体素子の製造方法

Publications (1)

Publication Number Publication Date
JP2013122984A true JP2013122984A (ja) 2013-06-20

Family

ID=48572335

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011270895A Pending JP2013122984A (ja) 2011-12-12 2011-12-12 半導体素子の製造方法

Country Status (3)

Country Link
US (1) US8679870B2 (ja)
JP (1) JP2013122984A (ja)
CN (1) CN103165532B (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015041781A (ja) * 2014-10-23 2015-03-02 三星ダイヤモンド工業株式会社 イメージセンサ用ウエハ積層体の分断方法及び分断装置
JP2015041652A (ja) * 2013-08-21 2015-03-02 三星ダイヤモンド工業株式会社 イメージセンサ用ウエハ積層体の分断方法
KR20150037476A (ko) * 2013-09-30 2015-04-08 미쓰보시 다이야몬도 고교 가부시키가이샤 이미지 센서용 웨이퍼 적층체의 분단 방법 및 분단 장치
JP2015070267A (ja) * 2014-09-03 2015-04-13 三星ダイヤモンド工業株式会社 イメージセンサ用ウエハ積層体のスクライブライン形成方法並びにスクライブライン形成装置
JP2015097223A (ja) * 2013-11-15 2015-05-21 三星ダイヤモンド工業株式会社 ウエハ積層体の分断方法並びに分断装置
JP2016213235A (ja) * 2015-04-30 2016-12-15 三星ダイヤモンド工業株式会社 貼り合わせ基板の分割方法及び分割装置
JP2016213234A (ja) * 2015-04-30 2016-12-15 三星ダイヤモンド工業株式会社 貼り合わせ基板の分割方法及び分割装置
JP2016225586A (ja) * 2015-05-29 2016-12-28 久元電子股▲ふん▼有限公司 ウェハのダイシングプロセス
JP2017041472A (ja) * 2015-08-17 2017-02-23 株式会社ディスコ 貼り合せ基板の加工方法
TWI689978B (zh) * 2015-06-09 2020-04-01 日商三星鑽石工業股份有限公司 附銲球之半導體晶片之製造裝置及製作方法
KR102593790B1 (ko) * 2023-03-06 2023-10-25 주식회사 알바트레이스 LCoS 및 그의 제조방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101980230B1 (ko) * 2012-10-09 2019-09-02 삼성디스플레이 주식회사 플렉서블 디스플레이 장치용 어레이 기판과, 이의 제조 방법
KR20150129156A (ko) * 2014-05-08 2015-11-19 삼성디스플레이 주식회사 표시 패널 제조 방법
TWI683169B (zh) * 2014-07-25 2020-01-21 日商半導體能源研究所股份有限公司 堆疊結構體、輸入/輸出裝置、資訊處理裝置及堆疊結構體的製造方法
CN105826180A (zh) * 2015-01-08 2016-08-03 三星钻石工业股份有限公司 影像传感器用晶圆积层体的分断方法及分断装置
CN116234394A (zh) * 2023-01-10 2023-06-06 安徽熙泰智能科技有限公司 一种硅基oled微显示器件切割方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0864556A (ja) * 1994-08-19 1996-03-08 Nec Corp ガラス基板の分離方法
JP2005347670A (ja) * 2004-06-07 2005-12-15 Matsushita Electric Ind Co Ltd 基板の分割方法及び装置、接合面を有する素子
JP2008164980A (ja) * 2006-12-28 2008-07-17 Citizen Miyota Co Ltd 液晶表示素子の製造方法
JP2009277884A (ja) * 2008-05-14 2009-11-26 Sharp Corp 電子素子モジュールの製造方法、電子素子モジュールおよび電子情報機器
JP2011071379A (ja) * 2009-09-28 2011-04-07 Toshiba Corp 半導体装置の製造方法、半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11317475A (ja) 1998-02-27 1999-11-16 Canon Inc 半導体用封止材樹脂および半導体素子
JP2001313350A (ja) * 2000-04-28 2001-11-09 Sony Corp チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法
JP4515790B2 (ja) * 2004-03-08 2010-08-04 株式会社東芝 半導体装置の製造方法及びその製造装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0864556A (ja) * 1994-08-19 1996-03-08 Nec Corp ガラス基板の分離方法
JP2005347670A (ja) * 2004-06-07 2005-12-15 Matsushita Electric Ind Co Ltd 基板の分割方法及び装置、接合面を有する素子
JP2008164980A (ja) * 2006-12-28 2008-07-17 Citizen Miyota Co Ltd 液晶表示素子の製造方法
JP2009277884A (ja) * 2008-05-14 2009-11-26 Sharp Corp 電子素子モジュールの製造方法、電子素子モジュールおよび電子情報機器
JP2011071379A (ja) * 2009-09-28 2011-04-07 Toshiba Corp 半導体装置の製造方法、半導体装置

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI615254B (zh) * 2013-08-21 2018-02-21 Mitsuboshi Diamond Industrial Co., Ltd. 影像感測器用晶圓積層體之分斷方法
JP2015041652A (ja) * 2013-08-21 2015-03-02 三星ダイヤモンド工業株式会社 イメージセンサ用ウエハ積層体の分断方法
KR20150037476A (ko) * 2013-09-30 2015-04-08 미쓰보시 다이야몬도 고교 가부시키가이샤 이미지 센서용 웨이퍼 적층체의 분단 방법 및 분단 장치
JP2015070135A (ja) * 2013-09-30 2015-04-13 三星ダイヤモンド工業株式会社 イメージセンサ用ウエハ積層体の分断方法並びに分断装置
KR102243262B1 (ko) 2013-09-30 2021-04-21 미쓰보시 다이야몬도 고교 가부시키가이샤 이미지 센서용 웨이퍼 적층체의 분단 방법 및 분단 장치
JP2015097223A (ja) * 2013-11-15 2015-05-21 三星ダイヤモンド工業株式会社 ウエハ積層体の分断方法並びに分断装置
JP2015070267A (ja) * 2014-09-03 2015-04-13 三星ダイヤモンド工業株式会社 イメージセンサ用ウエハ積層体のスクライブライン形成方法並びにスクライブライン形成装置
JP2015041781A (ja) * 2014-10-23 2015-03-02 三星ダイヤモンド工業株式会社 イメージセンサ用ウエハ積層体の分断方法及び分断装置
JP2016213235A (ja) * 2015-04-30 2016-12-15 三星ダイヤモンド工業株式会社 貼り合わせ基板の分割方法及び分割装置
JP2016213234A (ja) * 2015-04-30 2016-12-15 三星ダイヤモンド工業株式会社 貼り合わせ基板の分割方法及び分割装置
JP2016225586A (ja) * 2015-05-29 2016-12-28 久元電子股▲ふん▼有限公司 ウェハのダイシングプロセス
TWI689978B (zh) * 2015-06-09 2020-04-01 日商三星鑽石工業股份有限公司 附銲球之半導體晶片之製造裝置及製作方法
JP2017041472A (ja) * 2015-08-17 2017-02-23 株式会社ディスコ 貼り合せ基板の加工方法
KR102593790B1 (ko) * 2023-03-06 2023-10-25 주식회사 알바트레이스 LCoS 및 그의 제조방법
WO2024186093A1 (ko) * 2023-03-06 2024-09-12 주식회사 알바트레이스 Lcos 및 그의 제조방법

Also Published As

Publication number Publication date
US20130149802A1 (en) 2013-06-13
CN103165532A (zh) 2013-06-19
US8679870B2 (en) 2014-03-25
CN103165532B (zh) 2015-04-01

Similar Documents

Publication Publication Date Title
JP2013122984A (ja) 半導体素子の製造方法
CN105097885B (zh) Oled面板及其封装方法、显示装置
CN103928478B (zh) 影像感测晶片封装体及其制作方法
TWI384590B (zh) 半導體裝置及其製造方法
KR101971202B1 (ko) 유기 발광 표시 장치 및 그 제조방법
TWI449007B (zh) 可撓性顯示裝置的製造方法
CN106541310B (zh) 显示面板的切割方法
TWI585844B (zh) 發光二極體封裝結構及其製造方法
JP5949334B2 (ja) 貼り合わせ基板、及び製造方法
CN102668042B (zh) 电子元器件的制造方法
CN115132716B (zh) 封装结构及其制造方法
CN108581096A (zh) 显示面板及切割方法、显示装置
JP5350970B2 (ja) 発光装置の製造方法
KR102003769B1 (ko) 유기 발광 표시 장치의 봉지용 금속 시트 및 그것을 이용한 봉지 방법
WO2019186693A1 (ja) ガラス基板の切断方法
CN116154048A (zh) 一种基于表面贴片制备led器件的方法
JP7127566B2 (ja) 液晶デバイスの製造方法
TWI618193B (zh) 製造裝置及製造方法
JP4606447B2 (ja) 中板の金属基板の製造方法。
JP2013127540A (ja) 表示装置の製造方法
KR102734778B1 (ko) 캐리어판의 제거 방법
CN103065957B (zh) 半导体基板切割的装置及半导体晶圆切割的制造方法
JP2017011134A (ja) デバイスチップの製造方法
CN106079115A (zh) 贴合基板的分割方法及分割装置
KR102327466B1 (ko) 플렉서블 표시장치의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151125

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160524