JP2013120935A - Method of characterizing semiconductor light-emitting device on the basis of features of product wafer - Google Patents
Method of characterizing semiconductor light-emitting device on the basis of features of product wafer Download PDFInfo
- Publication number
- JP2013120935A JP2013120935A JP2012249254A JP2012249254A JP2013120935A JP 2013120935 A JP2013120935 A JP 2013120935A JP 2012249254 A JP2012249254 A JP 2012249254A JP 2012249254 A JP2012249254 A JP 2012249254A JP 2013120935 A JP2013120935 A JP 2013120935A
- Authority
- JP
- Japan
- Prior art keywords
- product wafer
- curvature
- led
- emission wavelength
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2632—Circuits therefor for testing diodes
- G01R31/2635—Testing light-emitting diodes, laser diodes or photodiodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
Landscapes
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Led Device Packages (AREA)
Abstract
Description
本出願は、2012年12月7日に出願された米国仮出願(No.61/567,820)に基づく優先権を主張するものであり、同仮出願を援用するものである。 This application claims the priority based on the US provisional application (No. 61 / 567,820) for which it applied on December 7, 2012, and uses the provisional application.
本発明は、主に、発光ダイオードおよびレーザダイオードといった半導体発光デバイス(LED)の製造に関するものであり、具体的には、プロダクトウエハの特徴に基づいて半導体LEDを特徴付ける方法に関する。 The present invention relates primarily to the manufacture of semiconductor light emitting devices (LEDs) such as light emitting diodes and laser diodes, and specifically to a method for characterizing semiconductor LEDs based on product wafer characteristics.
発光ダイオードやレーザダイオードといった半導体LEDは、光や照明用途のほぼすべての領域において、従来の光源の代替えとして急速に普及している。結果として、半導体LEDは、製造数をますます増やしながら、非常に幅広い領域の発光波長に対応してきている。 Semiconductor LEDs, such as light emitting diodes and laser diodes, are rapidly spreading as an alternative to conventional light sources in almost all areas of light and lighting applications. As a result, semiconductor LEDs have been adapted to emission wavelengths in a very wide range while increasing the number of manufacturing.
一般照明に用いられる半導体LEDの例としては、発光ダイオード(「LED」とも呼ばれる)およびダイオードレーザが挙げられる。「白色」光スペクトルを形成するために蛍光物質のコーティングを用いることができる。この蛍光物質はデバイスの特定の発光波長(例えば、青色波長)に反応して、放射光の一部を、より短い波長からより長い波長へストークスシフトさせ、出力光を白色スペクトルにする。白色スペクトルは、対応する黒体輻射の放出光スペクトルに関連する等価色温度によって特徴付けられる。「暖色」白色光スペクトルは、約2800°Kの色温度で特徴付けられており、その一方で、「寒色」白色光スペクトルの色温度は、約5000°Kである。多くの適用先において、暖色の白色光スペクトルの方が好まれる。 Examples of semiconductor LEDs used for general illumination include light emitting diodes (also called “LEDs”) and diode lasers. A phosphor coating can be used to form a “white” light spectrum. This phosphor responds to a specific emission wavelength (eg, blue wavelength) of the device, causing a portion of the emitted light to Stokes shift from a shorter wavelength to a longer wavelength, and the output light into a white spectrum. The white spectrum is characterized by an equivalent color temperature associated with the emission spectrum of the corresponding blackbody radiation. The “warm” white light spectrum is characterized by a color temperature of about 2800 ° K, while the color temperature of the “cold” white light spectrum is about 5000 ° K. For many applications, the warm white light spectrum is preferred.
適切な色温度にするため、半導体発光デバイスの発光波長λEは、蛍光物質が有する吸収/発光スペクトルΔλに適合する必要がある。典型的に、実際の発光波長λEは、当該蛍光物質の吸収および発光特性に対して適切に適合させるため、目的とする(選択された)発光波長λEDからプラスマイナス2nm以内である必要がある。適切に適合された場合、LED照明器具は、色温度が2800°K程度の「白色光」を放出する。特定の波長仕様から外れたデバイスの価値は大幅に低下する。なぜならば、そのようなデバイスは、「オフカラー(off-color)」の光を放出し、消費者の要望を満たさないからである。LED製造者は、このような「オフカラー」のLEDを、フラッシュライトや屋外駐車施設といった、色が重要でない用途に販売することが多い。しかしながら、このようなLEDの価値は、色温度が重要である一般家庭照明の市場に販売されるものに比べてずっと低い。このような理由から、LED製造者は、一枚のウエハから、より価値のあるスペクトル領域内にあるLEDをより多く製造しようと努力している。 In order to obtain an appropriate color temperature, the emission wavelength λ E of the semiconductor light-emitting device needs to match the absorption / emission spectrum Δλ of the fluorescent material. Typically, the actual emission wavelength λ E needs to be within plus or minus 2 nm from the intended (selected) emission wavelength λ ED in order to properly match the absorption and emission properties of the phosphor. is there. When properly adapted, LED luminaires emit “white light” with a color temperature on the order of 2800 ° K. The value of a device that deviates from a specific wavelength specification is greatly reduced. This is because such devices emit "off-color" light and do not meet consumer demand. LED manufacturers often sell such “off-color” LEDs for applications where color is not important, such as flashlights and outdoor parking facilities. However, the value of such LEDs is much lower than those sold in the general home lighting market where color temperature is important. For this reason, LED manufacturers strive to produce more LEDs in a more valuable spectral region from a single wafer.
最適生産量、およびそれに伴う最適価値および利益のため、指定された公差に収まる正確な発光波長を有する半導体発光デバイスの製造が求められる。事前に、製造プロセスを経て最終的に半導体発光デバイスとなる発光チップ(ダイ)の発光波長を知ることができるようになることも求められている。 For optimum production, and associated value and benefit, there is a need for the manufacture of semiconductor light emitting devices having precise emission wavelengths that fall within specified tolerances. There is also a need to be able to know the emission wavelength of a light emitting chip (die) that will eventually become a semiconductor light emitting device through a manufacturing process in advance.
プロダクトウエハの特徴に基づいて半導体発光デバイス(LED)を特徴付ける方法を開示する。この方法は、曲率やデバイス層応力といったプロダクトウエハの特徴の少なくとも一つを測定する工程を有している。この方法は、また、この少なくとも一つの特徴と、プロダクトウエハから形成されたLEDダイの発光波長との関係を明確にする工程を有している。この関係により、同じように形成されたプロダクトウエハのデバイス層に形成されたLED構造体の発光波長を予測することができる。このことは、同様に、プロダクトウエハの特徴付け、および大規模LEDのプロセス制御の実施に用いることができる。 A method for characterizing a semiconductor light emitting device (LED) based on product wafer characteristics is disclosed. This method includes the step of measuring at least one of the characteristics of the product wafer, such as curvature and device layer stress. The method also includes the step of clarifying the relationship between the at least one feature and the emission wavelength of the LED die formed from the product wafer. This relationship makes it possible to predict the emission wavelength of the LED structure formed in the device layer of the product wafer formed in the same manner. This can also be used to characterize product wafers and perform process control of large scale LEDs.
本発明の一局面において、方法は、テスト用のプロダクトウエハにおけるデバイス層応力S(x,y)を測定し、当該テスト用のプロダクトウエハを切ってダイを形成し、デバイス層応力および対応するデバイス位置(x,y)に応じた当該ダイの発光波長を測定することにより、プロダクトウエハ上に形成されたデバイス構造体におけるデバイス層応力S(x,y)と発光波長λE (x,y)との関係を明確にする工程を有している。この方法は、さらに、当該デバイスを形成する基板の処理の前後における基板の曲率測定に基づくテスト用のプロダクトウエハの曲率の変化ΔC(x,y)を測定する工程を有している。この方法は、また、測定された曲率の変化ΔCに基づいて、テスト用のプロダクトウエハにおけるデバイス層応力S(x,y)を計算する工程を有している。また、この方法は、さらに、発光波長λEに対応する、デバイス構造体における発光波長の予測を行うために、実際の発光波長λEを、テスト用のプロダクトウエハ上におけるデバイス層応力S(x,y)とそれの位置(x,y)との関係に基づくデバイス構造体に関連付ける工程を有している。 In one aspect of the invention, the method measures device layer stress S (x, y) in a test product wafer, cuts the test product wafer to form a die, and the device layer stress and the corresponding device. By measuring the emission wavelength of the die according to the position (x, y), the device layer stress S (x, y) and the emission wavelength λ E (x, y) in the device structure formed on the product wafer It has the process of clarifying the relationship. This method further includes a step of measuring a curvature change ΔC (x, y) of the test product wafer based on the measurement of the curvature of the substrate before and after the processing of the substrate forming the device. This method also includes a step of calculating a device layer stress S (x, y) in the test product wafer based on the measured curvature change ΔC. Also, the method further corresponds to the emission wavelength lambda E, in order to make predictions of the emission wavelength in the device structure, the actual emission wavelength lambda E, device layer stress on the product wafer for testing S (x , y) and a step of associating with the device structure based on the relationship between its position (x, y).
この方法は、さらに、測定された曲率の変化ΔCに基づき、下記の関係式を用いてテスト用のプロダクトウエハにおける応力S(x,y)を計算する工程を有するのが好適である。
S(x,y) = {Mshs 2/6hF}ΔC(x,y) (式1)
ここで、Msは、基板20の二軸係数であり、hsは、当該基板の高さであり、hFは、当該デバイス構造体の厚さである。
This method preferably further includes a step of calculating a stress S (x, y) in the test product wafer based on the measured curvature change ΔC using the following relational expression.
S (x, y) = {M s h s 2 / 6h F } ΔC (x, y) (Formula 1)
Here, M s is the biaxial coefficient of the
この方法において、当該デバイス構造体は、発光ダイオードおよびレーザダイオード構造のいずれか一方を含むことができる。 In this method, the device structure can include either a light emitting diode or a laser diode structure.
この方法は、さらに、目的の発光波長を決定する工程、デバイス構造体からプロダクトウエハを切ってダイを形成する工程、および、予測された発光波長に基づいてダイを選び取る工程を有するのが好適である。 Preferably, the method further comprises the steps of determining a target emission wavelength, cutting a product wafer from the device structure to form a die, and selecting a die based on the predicted emission wavelength. It is.
この方法は、さらに、発光波長の変化量の許容範囲を規定する工程、予測した発光波長と当該許容範囲とを比較する工程、および、当該比較に基づいて、当該プロダクトウエハを廃棄するか、当該プロダクトウエハを再加工するか、あるいは、当該プロダクトウエハの一部を選択使用するかを含む手順を決定する工程を有するのが好適である。 The method further includes a step of defining an allowable range of a change amount of the emission wavelength, a step of comparing the predicted emission wavelength with the allowable range, and discarding the product wafer based on the comparison, It is preferable to have a step of determining a procedure including whether to rework the product wafer or selectively use a part of the product wafer.
この方法において、基板の処理には、有機金属化学気相成長法(MOCVD)を用いることができる。 In this method, metal organic chemical vapor deposition (MOCVD) can be used for processing the substrate.
本発明における他の局面は、基板およびデバイス層を有するプロダクトウエハの半導体発光デバイス(LED)構造における発光波長を特徴付ける方法である。この方法は、実質的にプロダクトウエハと同じ方法で形成されたテスト用のプロダクトウエハにおける少なくとも一つの特徴を測定する工程を含んでおり、「少なくとも一つの特徴」は、デバイス層応力およびプロダクトウエハ曲率を含む特徴グループから選択されるものである。この方法は、また、少なくとも一つのテスト用のプロダクトウエハを切断して当該テスト用のプロダクトウエハ上における所定の位置に関連付けられたLEDダイを形成する工程を有している。この方法は、また、当該プロダクトウエハ上の位置によって異なる一連のLED発光波長を明確にするために、個々のLEDダイのLED発光波長を測定する工程を有している。この方法は、さらに、少なくとも一つのテスト用のプロダクトウエハ特徴と、一連のLED発光波長と、LEDダイの位置との関係を規定する工程、および、「関係を規定する」ことによって規定された関係を用いてプロダクトウエハ上に形成されたLED構造体におけるLED発光波長を予測する工程を有している。 Another aspect of the present invention is a method for characterizing an emission wavelength in a semiconductor light emitting device (LED) structure of a product wafer having a substrate and a device layer. The method includes measuring at least one feature in a test product wafer formed in substantially the same manner as the product wafer, wherein the “at least one feature” includes device layer stress and product wafer curvature. Is selected from the feature group including The method also includes cutting at least one test product wafer to form an LED die associated with a predetermined location on the test product wafer. The method also includes measuring the LED emission wavelengths of individual LED dies in order to clarify a series of LED emission wavelengths that vary depending on the location on the product wafer. The method further includes defining a relationship between at least one product wafer feature for testing, a series of LED emission wavelengths, and LED die positions, and a relationship defined by defining the relationship. Is used to predict the LED emission wavelength in the LED structure formed on the product wafer.
この方法は、「関係を規定する」ことによって得られた関係に基づいて、当該プロダクトウエハのLED構造体をビニングする工程を有することが好適である。 The method preferably includes the step of binning the LED structure of the product wafer based on the relationship obtained by “defining the relationship”.
この方法において、プロダクトウエハは基板を含むのが好適である。また、この方法は、さらに、プロダクトウエハの形成に先立ってこの基板の曲率を測定する工程を含むのが好適である。 In this method, the product wafer preferably includes a substrate. In addition, the method preferably further includes a step of measuring the curvature of the substrate prior to forming the product wafer.
この方法は、さらに、コヒーレント勾配センシング(CGS)を用いて、基板の曲率およびプロダクトウエハの曲率の少なくとも一つを測定する工程を有するのが好適である。 Preferably, the method further comprises the step of measuring at least one of a substrate curvature and a product wafer curvature using coherent gradient sensing (CGS).
この方法において、デバイス構造体は、所定の寸法を有しており、この方法では、デバイス構造体の寸法と実質的に等しいか、あるいは小さい寸法となるように、少なくとも一つのテスト用のプロダクトウエハの特徴を規定する工程を有するのが好適である。 In this method, the device structure has a predetermined dimension, and in this method, at least one product wafer for testing is provided so that the device structure has a dimension substantially equal to or smaller than the dimension of the device structure. It is preferable to have a step of defining the characteristics of
本発明における他の局面は、半導体発光デバイス(LED)を形成する方法である。この方法は、一つ以上のプロセス変数を含むプロセスによって、基板上に形成されたLED構造体を含むプロダクトウエハを形成する工程を有しており、当該基板は、LED構造体が形成されるのに先立って既知の初期曲率C0(x,y)を有している。この方法は、さらに、発光デバイス構造体を形成した後でプロダクトウエハの曲率C(x,y)を測定する工程、および曲率の変化ΔC(x,y) = C(x,y)−C0(x,y)を規定する工程を有している。この方法は、さらに、測定した曲率の変化ΔC(x,y)に基づいて、プロダクトウエハにおける応力S(x,y)を計算する工程を有している。この方法は、さらに、計算された応力S(x,y)とプロダクトウエハ上における発光デバイス構造体の(x,y)位置との関係に基づいて計算された応力S(x,y)をLED構造体の発光波長λEと関連付ける工程を有している。また、この方法は、発光波長λEと発光波長変動許容値とを比較する工程、およびLED構造体を当該許容値に基づく1以上のビンにビニングする工程を有している。 Another aspect of the present invention is a method of forming a semiconductor light emitting device (LED). The method includes the step of forming a product wafer including an LED structure formed on a substrate by a process including one or more process variables, the LED structure being formed on the substrate. Has a known initial curvature C 0 (x, y). This method further includes the step of measuring the curvature C (x, y) of the product wafer after forming the light emitting device structure, and the change in curvature ΔC (x, y) = C (x, y) −C 0. a step of defining (x, y). This method further includes a step of calculating a stress S (x, y) in the product wafer based on the measured change in curvature ΔC (x, y). This method further calculates the calculated stress S (x, y) based on the relationship between the calculated stress S (x, y) and the (x, y) position of the light emitting device structure on the product wafer. A step of associating with the emission wavelength λ E of the structure. The method also includes the steps of comparing the emission wavelength λ E with the emission wavelength variation tolerance and binning the LED structure into one or more bins based on the tolerance.
この方法は、さらに、LEDデバイスを形成するため、選択された1以上のビンにおけるLED構造体のみを用いる工程を有するのが好適である。 The method preferably further comprises using only the LED structures in the selected one or more bins to form the LED device.
この方法は、さらに、プロダクトウエハ上における発光デバイス構造体の(x,y)位置に応じて発光デバイス構造体における発光波長の変動量を低減するため、1以上のプロセス変数の内の少なくとも1つを調節する工程を有することが好適である。 The method further reduces at least one of the one or more process variables to reduce the amount of variation in emission wavelength in the light emitting device structure as a function of the (x, y) position of the light emitting device structure on the product wafer. It is preferable to have a step of adjusting the.
この方法において、プロセス変数は、時間、温度、温度の均一性、ガス分圧、ガス分圧の均一性、ガス流量、およびガス流量の均一性を含む一連のプロセス変数から選択されるのが好適である。 In this method, the process variables are preferably selected from a series of process variables including time, temperature, temperature uniformity, gas partial pressure, gas partial pressure uniformity, gas flow rate, and gas flow rate uniformity. It is.
この方法は、さらに、プロダクトウエハと同じ方法で形成された1以上のテスト用のプロダクトウエハの曲率測定を行い、当該1以上のテスト用のプロダクトウエハを切断してLEDダイを形成し、1以上のテスト用プロダクトウエハ上における(x,y)位置と、測定されたテスト用のプロダクトウエハ曲率と、発光波長との関数を用いて、当該LEDダイの発光波長を測定する工程を有するのが好適である。 This method further measures the curvature of one or more test product wafers formed in the same manner as the product wafer, cuts the one or more test product wafers to form LED dies, It is preferable to have a step of measuring the emission wavelength of the LED die using a function of the (x, y) position on the test product wafer, the measured product wafer curvature, and the emission wavelength. It is.
この方法は、さらに、新しいプロダクトウエハを形成する工程、当該新しいプロダクトウエハの曲率を測定する工程、さらに、新しいプロダクトウエハの測定された曲率に基づく、新しいプロダクトウエハ上のLED構造体のLED発光波長を規定する工程を有するのが好適である。 The method further includes the steps of forming a new product wafer, measuring the curvature of the new product wafer, and further, the LED emission wavelength of the LED structure on the new product wafer based on the measured curvature of the new product wafer. It is preferable to have a step of defining
本発明における他の局面は、半導体発光デバイス(LED)を形成する方法である。この方法は、1以上のプロセス変数を有するプロセスによって半導体基板上に形成されたLED構造体を有するプロダクトウエハを形成する工程、LED構造体を形成した後、プロダクトウエハの曲率均一性を測定する工程、および曲率均一性の条件および応力均一性の条件の少なくとも一方を満たすために、1以上のプロセス変数のうち少なくとも1つを調節する工程を有している。 Another aspect of the present invention is a method of forming a semiconductor light emitting device (LED). The method includes a step of forming a product wafer having an LED structure formed on a semiconductor substrate by a process having one or more process variables, and a step of measuring the curvature uniformity of the product wafer after forming the LED structure. And adjusting at least one of the one or more process variables to satisfy at least one of a curvature uniformity condition and a stress uniformity condition.
本発明における他の局面は、半導体発光デバイス(LED)を形成する方法である。この方法は、1以上のプロセス変数を有するプロセスによって基板上に形成されたLED構造体を含むプロダクトウエハを形成する工程を有している。上記基板は、その上に発光デバイス構造体が形成されるのに先立って、既知の初期曲率C0(x,y)を有している。この方法は、また、発光デバイス構造体を形成した後でプロダクトウエハの曲率C(x,y)を測定する工程、および、C0(x,y) と C(x,y)とに基づいて曲率均一性を規定する工程を有している。この方法は、また、第1の曲率均一性の範囲に包含される、ダイの第1の数を規定する工程を有している。この方法は、また、第2の曲率均一性の範囲に包含される、ダイの第2の数を規定する工程を有している。また、この方法は、これら第1の数および第2の数に基づいてプロダクトウエハに品質価値(quality value)を与える工程を有している。 Another aspect of the present invention is a method of forming a semiconductor light emitting device (LED). The method includes forming a product wafer that includes LED structures formed on a substrate by a process having one or more process variables. The substrate has a known initial curvature C 0 (x, y) prior to the formation of the light emitting device structure thereon. The method is also based on measuring the curvature C (x, y) of the product wafer after forming the light emitting device structure, and C 0 (x, y) and C (x, y). A step of defining curvature uniformity; The method also includes defining a first number of dies that are included in the first range of curvature uniformity. The method also includes defining a second number of dies that are included in the second range of curvature uniformity. The method also includes the step of providing a quality value to the product wafer based on the first number and the second number.
この方法は、さらに、与えられた品質価値に基づいてプロダクトウエハの性質を得る工程を有するのが好適である。 The method preferably further comprises the step of obtaining the properties of the product wafer based on the given quality value.
この方法は、さらに、第1の数および第2の数に関連するLEDダイを形成するために、プロダクトウエハを切断する工程を有するのが好適である。この方法は、さらに、第1の用途に用いられる、第1の数に関連するLEDダイを使用する工程、および、第2の用途に用いられる、第2の数に関連するLEDダイを使用する工程を有するのが好適である。 The method further preferably includes the step of cutting the product wafer to form LED dies associated with the first number and the second number. The method further uses the LED die associated with the first number used in the first application and the LED die associated with the second number used in the second application. It is preferable to have a process.
本発明における他の局面は、半導体発光デバイスを形成する方法である。この方法は、1以上のプロセス変数を有するプロセスによって基板上に形成された発光デバイス構造体を含むプロダクトウエハを形成する工程を有しており、上記基板は、発光デバイス構造体が形成されるのに先立って既知の初期曲率C0(x,y)を有している。この方法は、また、発光デバイス構造体を形成した後、プロダクトウエハの曲率C(x,y)を測定する工程、および曲率の変化ΔC(x,y) = C(x,y)−C0(x,y)を規定する工程を有している。この方法は、また、発光デバイス構造体の発光波長λEを、プロダクトウエハ上の発光デバイス構造体における、計算された曲率C(x,y)および(x,y)位置の関係に基づく、計算されたウエハ曲率C(x,y,)に関連付ける工程を有している。また、この方法は、どの発光構造が発光デバイスの形成に用いられ得るかを規定するために、発光波長λEと発光波長の変動許容範囲とを比較する工程を有している。 Another aspect of the present invention is a method of forming a semiconductor light emitting device. The method includes forming a product wafer including a light emitting device structure formed on a substrate by a process having one or more process variables, the light emitting device structure being formed on the substrate. Has a known initial curvature C 0 (x, y). This method also includes the step of measuring the curvature C (x, y) of the product wafer after forming the light emitting device structure, and the change in curvature ΔC (x, y) = C (x, y) −C 0. a step of defining (x, y). This method also calculates the emission wavelength λ E of the light emitting device structure based on the calculated curvature C (x, y) and (x, y) position relationship in the light emitting device structure on the product wafer. A step of associating with the wafer curvature C (x, y,). The method also includes a step of comparing the emission wavelength λ E and the emission wavelength variation allowable range in order to define which light emitting structure can be used to form a light emitting device.
本発明のさらなる特徴及び利点は、下記の詳細な説明(発明を実施するための形態)に明記されている。また、それらの一部は詳細な説明の記載内容から当業者にとって直ちに明白となるか、下記の詳細な説明、特許請求の範囲、添付図面を含む、ここに記載された発明を実施することによって認識される。 Additional features and advantages of the invention will be set forth in the detailed description which follows. Some of them will be readily apparent to those skilled in the art from the detailed description, or by practicing the invention described herein, including the following detailed description, the claims, and the accompanying drawings. Be recognized.
上記の背景技術等に関する記載及び下記の詳細な説明に関する記載は、特許請求の範囲に記載されている本発明の本質及び特徴を理解するための概略または枠組みを提供するものであることを理解すべきである。添付図面は、本発明のさらなる理解を提供するために含まれており、本明細書に組み込まれ、本明細書の一部を構成する。図面は、本発明の様々な実施形態を図示するものであり、本明細書の記載とともに、本発明の原則及び実施を説明するための一助となる。 It should be understood that the above description relating to the background art and the following detailed description provide an outline or framework for understanding the nature and characteristics of the present invention described in the claims. Should. The accompanying drawings are included to provide a further understanding of the invention, and are incorporated in and constitute a part of this specification. The drawings illustrate various embodiments of the invention and together with the description serve to explain the principles and practice of the invention.
ここで、本発明の実施形態を詳細に参照する。なお、添付の図面に、実施形態の一例を図示する。図中、同一または同様の部分を参照する為、可能な限り同一または同様の参照番号及び符号を使用する。特許請求の範囲の記載は、本明細書に組み込まれるとともに、「発明を実施するための形態」の一部を構成する。 Reference will now be made in detail to embodiments of the invention. An example of the embodiment is illustrated in the accompanying drawings. In the drawings, the same or similar reference numerals and symbols are used as much as possible to refer to the same or similar parts. The description of the claims is incorporated herein and forms part of the Detailed Description.
以下に詳述するように、デバイス層応力は、デバイス50を規定するデバイス層30における応力である。また、デバイス層応力は、S(x,y)あるいは単にSと表記される。Sは、S(x,y;σi,j)の簡易表記であり、σi,jは、応力テンソルである。応力テンソルσi,jは、基板におけるデバイス層のすべての位置における応力を規定している。座標(x,y)は、当該応力が規定されたデバイス層30における点のウエハ上の直交座標を表している。応力テンソルσi,jは、3つの直交する法線応力要素(σ11,σ22,σ33)、および6つの直交するせん断応力(σ12,σ13,σ21,σ23,σ31,σ32)を規定する。応力の測定に用いられる座標系が基本方向に向いている場合、応力テンソルは、3つの直交する法線応力要素のみで構成される。一例において、S(x,y)は、応力を表す一つの値を有しており、この一つの値は、例えば、最大応力要素、応力要素の合計、応力要素の平均、あるいはいくつかの応力要素の組み合わせの値となり得る。与えられた(x,y)位置における当該応力の変化率が使用された別の例においては、S’(x,y)との表記が用いられる。
As described in detail below, the device layer stress is the stress in the
さらに、下記の説明において、表面の曲率C(x,y)は、C(x,y;n)と表記される。ここで、nは、X−Y平面において与えられた方向における法線ベクトルであり、X−Y平面に対して直角に交差する平面を規定する。また、C(x,y)は、当該平面が表面と交差したときにおいて、その表面に形成される曲線の曲率である。一般に、この曲率は、1/Rと規定される。ここで、Rは、法線ベクトルnによって規定された平面上の点(x,y)における表面の曲率の局所半径である。C(x,y)がスカラー関数である場合、一例において、nは、一つの方向に沿っている。一般に、関係する複数の曲率を取り得ることから、C(x,y)はテンソルであって、単位ベクトルnに対する各方向において一つである。一例において、曲率C(x,y)は、基準面(例えば、完全に平らなウエハ)で測定されたかのように各表面点(x,y)の高さを規定する関数H(x,y)から決定され得る。具体的には、C(x,y)は、最適な半径Rを得るために与えられた平面において点(x,y)を囲む複数の点に円弧を合わせることで、H(x,y)から得られる。また、これにより、1/Rとして曲率が決定される。C(x,y)は、標準的な数学技術を用いた、H(x,y)の二次導関数から得ることも可能である。C0との表記は、プロダクトウエハの形成に用いられる基板の曲率の表記に用いられる。 Furthermore, in the following description, the surface curvature C (x, y) is expressed as C (x, y; n). Here, n is a normal vector in a given direction in the XY plane, and defines a plane that intersects at right angles to the XY plane. C (x, y) is the curvature of a curve formed on the surface when the plane intersects the surface. In general, this curvature is defined as 1 / R. Here, R is the local radius of the curvature of the surface at the point (x, y) on the plane defined by the normal vector n. When C (x, y) is a scalar function, in one example, n is along one direction. In general, C (x, y) is a tensor because it can take a plurality of related curvatures, and is one in each direction for the unit vector n. In one example, the curvature C (x, y) is a function H (x, y) that defines the height of each surface point (x, y) as if measured at a reference plane (eg, a perfectly flat wafer). Can be determined from Specifically, C (x, y) is obtained by aligning an arc with a plurality of points surrounding a point (x, y) in a given plane in order to obtain an optimal radius R, so that H (x, y) Obtained from. This also determines the curvature as 1 / R. C (x, y) can also be obtained from the second derivative of H (x, y) using standard mathematical techniques. The notation C 0 is used to represent the curvature of the substrate used for forming the product wafer.
ここでの議論において、頭文字「LED」は、一般に、「発光デバイス」の意味として理解されているが、「発光ダイオード」をも意味する。また、当業者であれば、この頭文字が使用された文脈に基づいて、両者の違いを理解するであろう。 In the discussion herein, the acronym “LED” is generally understood as meaning “light emitting device” but also means “light emitting diode”. Moreover, those skilled in the art will understand the difference between the two based on the context in which this initial is used.
図1は、発光ダイオードおよびレーザダイオードといった半導体LEDを形成するのに使用されるプロダクトウエハ10の一例を示す平面図であり、図2は、これの断面図である。ここで、「プロダクトウエハ」の語は、一般に、その表面にデバイス構造体が形成されたウエハあるは基板を意味しており、当該デバイス構造体は、例えば、LED製品あるいはデバイスを形成するのに使用され得る発光デバイスの製造に用いられるものである。
FIG. 1 is a plan view showing an example of a
プロダクトウエハ10は、縁21、天面22および底面24を有しており、表面22にデバイス層30が形成された半導体基板20を備えている。一例の半導体基板20は、サファイアあるいはシリコンで作られている。デバイス層30は、半導体発光デバイス構造体(デバイス構造体)40のアレイ32を備えている。一例において、プロダクトウエハ10は、約1mmサイズの数千のデバイス構造体40を有している。一例のプロダクトウエハ10におけるサファイア基板20の直径は2から6インチであり、シリコン基板であれば6から12インチである。デバイス構造体40は、前述した色温度に関係する実際の発光波長λEおよび出力スペクトルΔλに関連している。デバイス構造体40に要求される、あるいは選択される発光波長は、λEDと表記される。
The
デバイス構造体40が機能するようにプロダクトウエハ10の処理が完了した時点で、アレイ32における個々のデバイス構造体を分離させて個々のダイ42を形成するように当該プロダクトウエハ10が切断(「ダイス」という)される。ダイ42は、LEDデバイスの一例に係る斜視図として図3に示すように、発光デバイス50を形成するために、半導体発光デバイス構造体に組み込まれる。図3のLEDデバイス50は、エポキシレンズケーシング56の内側54まで延びるアノード52Aおよびカソード52Cを有している。カソード52Cは、ダイ42が配設される反射凹部58を有している。ワイヤーボンド60は、アノード52Aおよびカソード52CをLEDに対して電気的に接続する。電源(図示せず)は、LEDに給電して実際の波長λEの光62を発光させるため、アノード52Aおよびカソード52Cに接続される。ダイ42が公知のダイであれば、図3のLEDデバイス50は公知のデバイスになるが、ダイ42が本発明に係る方法を用いて形成されたものであれば、LEDデバイス50は公知のデバイスではない。
When processing of the
デバイス構造体40の例は、サファイア基板20上にGaNを成長させることによって製造されたLEDの形態である。GaNの成長には、有機金属化学気相成長法(MOCVD)が用いられている。MOCVDはMOCVD反応装置内で実行され、MOCVDによって多重量子井戸構造(図示せず)が構成される。
An example of the
図4は、表面72を有する基板保持部材またはサセプタ70に支持されたサファイア基板20の集合体を示している。図5は、サセプタ70の拡大断面図であり、基板20が当該サセプタ70にどのように支持されているかについての一例を示している。サセプタ70は、天面72に形成された開口76を有している。当該開口は、縁21の近傍の底面24上で基板20を支持するふち78を規定する。
FIG. 4 shows an assembly of
図6は、MOCVDサブシステム96に動作可能に接続された反応チャンバ100を有するMOCVD反応装置システム90を示す。このMOCVDサブシステム96は、減圧ポンプ、ガス源、通風システム、隔膜式真空計等の様々なMOCVDシステム要素(図示せず)を有している。MOCVDチャンバ100は、当該MOCVDが作動する際にサセプタ70および基板20が設けられる内部空間104を有している。MOCVD処理が実施された後、基板20はプロダクトウエハ10となる。MOCVD反応システム90は、MOCVDサブシステム96に動作可能に接続されたコントローラ110を有している。当該コントローラ110は、反応装置の内部空間104で生じるMOCVDプロセス(矢印105で示されている)を制御する。
FIG. 6 shows a
とりわけ、実際の発光波長λEはMOCVDの成長条件によって大きく変動するため、コントローラ110は、プロダクトウエハ10の温度Tを慎重に制御するのに用いられる。図7Aから7Dは、プロダクトウエハ10の一例の平面図であり、それぞれ、温度T(x, y)、デバイス寸法T(x, y)、デバイス層応力S(x,y)、および(実際の)発光波長λE(x,y)の等高線の一例を概略的に示している。ここで、基板20には、プロダクトウエハ10を形成するための処理が施されることから、温度Tは基板温度あるいはプロダクトウエハ温度のいずれかを意味している。以下では、考察を容易にするため、「プロダクトウエハ温度」と記載する。
In particular, since the actual emission wavelength λ E greatly varies depending on the growth conditions of MOCVD, the
プロダクトウエハ温度T(x,y)が変化すると(図7A)、例えば、MOCVD処理中に形成される多重量子井戸構造(図示せず)の厚さ等のデバイス寸法D(x,y)が、対応する方法(図7B)によって変動する。このことは、プロダクトウエハ10(図7C)上のデバイス層応力S(x,y)も対応して変動すると言い換えることができる。デバイス層応力S(x,y)の変動も実際の発光波長λE(図7D)を変動させる原因となる。 When the product wafer temperature T (x, y) changes (FIG. 7A), for example, the device dimension D (x, y) such as the thickness of a multiple quantum well structure (not shown) formed during the MOCVD process becomes It varies depending on the corresponding method (FIG. 7B). In other words, the device layer stress S (x, y) on the product wafer 10 (FIG. 7C) also varies correspondingly. Variations in device layer stress S (x, y) also cause variations in the actual emission wavelength λ E (FIG. 7D).
あるケースにおいて、プロダクトウエハ温度Tにおける1°Kの温度変化は、発光波長λEにおける約1nmのシフトδλEの原因となり得る。したがって、プロダクトウエハ温度Tの適切な制御を確実に実施するために、MOCVD反応システム90における温度の非均一性および温度再現性を先ず検出し、最終的には制御することが要求されることになる。プロダクトウエハの温度の非均一性は、LED発光波長の変動の原因となる成長条件の局所的な変動をもたらすおそれがある。
In some cases, a 1 ° K temperature change in the product wafer temperature T may cause a shift δλ E of about 1 nm in the emission wavelength λ E. Therefore, in order to ensure proper control of the product wafer temperature T, it is required to first detect and ultimately control temperature non-uniformity and temperature reproducibility in the
現在、MOCVDによるデバイス構造体40の製造において、実際の発光波長λEおよびこれに対応する発光均一性は、デバイス構造体40がプロダクトウエハ10から切り出されてダイ42を形成するまではわからない。ダイは、図3のLEDデバイス50あるいは同等のテスト構造体のような発光デバイスに組み込まれる。
Currently, in the manufacture of the
これまでのところ、LED発光波長λEを見積もり、あるいは予測するため、基板は光輝技術を用いて検査される。この検査では、短波長(とりわけ248nm)源が多重量子井戸領域を照射して励起発光させる。しかしながら、この技術の大きな制限は、点ごとの検査技術であるというところにある。高い空間解像度(例えば、ダイのサイズよりも小さな空間解像度)でプロダクトウエハ全体を正確にマッピングするには、プロダクトウエハを形成するのに使用される基板のサイズに応じて、30分から240分の時間がかかる。 So far, in order to estimate or predict the LED emission wavelength λ E , the substrate is inspected using glitter technology. In this inspection, a short wavelength source (especially 248 nm) irradiates the multiple quantum well region to emit light. However, a major limitation of this technique is that it is a point-by-point inspection technique. To accurately map the entire product wafer with a high spatial resolution (eg, a spatial resolution smaller than the die size), a time of 30 minutes to 240 minutes, depending on the size of the substrate used to form the product wafer. It takes.
この技術のさらなる制限は、一般に、フォトルミネッセンスからの発光波長が、電気的な刺激を受けている最中にLEDから発せられる発光波長と同じでないところにある。このような違いの原因は、フォトルミネッセンス検査と最終製品との間でLEDが受ける追加的な製造工程によるものと考えられる。とりわけ、フォトルミネッセンス発光波長と、製造中に前測定された電気的な刺激によるLED発光波長との間には「ずれ」がある。そのため、これはプロセスモニタとして用いられる。 A further limitation of this technology is that in general the emission wavelength from photoluminescence is not the same as the emission wavelength emitted from the LED during electrical stimulation. The cause of this difference is believed to be due to the additional manufacturing process that the LED undergoes between the photoluminescence test and the final product. In particular, there is a “deviation” between the photoluminescence emission wavelength and the LED emission wavelength due to electrical stimulation pre-measured during manufacture. This is therefore used as a process monitor.
プロダクトウエハ10上に形成されたデバイス構造体40におけるデバイス層応力S(x,y)の量は、プロダクトウエハ温度T(x,y)の履歴、つまり、T(x,y,t)に直接的に関係する。ここで、tは時間である。基本的に、デポジション工程中におけるプロダクトウエハ温度の相違(つまり、非均一加熱になっている)は、積層されたGaN層(具体的には、多重量子井戸層)の厚さのばらつきを引き起こす。デポジション工程の後、および基板が室温に戻ったとき、デバイス構造体40を形成する構成物質の熱膨張比の違いは、熱サイクルにおける基板20に関連してデバイス構造体の相対的な拡張・収縮を引き起こす。非均一性加熱は、非均一なデバイス層応力および非均一な発光波長(λE)を引き起こす。
The amount of the device layer stress S (x, y) in the
この相対的な拡張・収縮は、プロダクトウエハ10上に形成されたデバイス構造体40における応力を生じさせる。当該プロダクトウエハに与えられる熱エネルギーは、その一部がデバイス層30に機械的エネルギーとして蓄えられる。デポジション中におけるプロダクトウエハ温度T(x,y)の非均一性(例えば変動)は、層厚さの非均一性(変動)および最終的にはデバイス層応力S(x,y)の非均一性(変動)につながる。温度T(x,y)のみが異なるプロダクトウエハ10は、デバイス層応力S(x,y)のみが異なることになる。
This relative expansion / contraction causes stress in the
デバイス層応力S(x,y)は、基板曲率の変化ΔC(x,y)を通じてモニタされ得る。最も一般的な応力計測システムは、デバイス層応力を計算するために、プロダクトウエハ形状の変化の測定に頼っている。プロダクトウエハ10に支持されたデバイス構造体40におけるデバイス応力S(x,y)は、Stoneyの式(式1)を用いて、曲率の変化ΔC(x,y)から計算される。
S(x,y) = {Mshs 2/6hF}ΔC(x,y) (式1)
ここで、Mは二軸係数[biaxial modulus]であり、hは厚さであり、下付きの「F」は積層フィルム(例えばGaN)を表し、さらに、下付きの「s」は基板(例えば、サファイアあるいはシリコン)を表す。ウエハにおけるC(x,y)の変化は、非均一デバイス層応力Sを示す。
The device layer stress S (x, y) can be monitored through a change in substrate curvature ΔC (x, y). The most common stress measurement system relies on measurement of product wafer shape changes to calculate device layer stress. The device stress S (x, y) in the
S (x, y) = {M s h s 2 / 6h F } ΔC (x, y) (Formula 1)
Where M is the biaxial modulus, h is the thickness, the subscript “F” represents the laminated film (eg GaN), and the subscript “s” is the substrate (eg , Sapphire or silicon). A change in C (x, y) on the wafer indicates a non-uniform device layer stress S.
デバイス層応力Sは、温度と、フィルム(すなわちデバイス層30)とその下にある基板20との間における熱膨張係数(α)との不均一に起因して発生し得ることが知られており、デバイス層応力Sは、デバイス層応力Sおよび曲率Cを表す下記の式から与えられる。
S(x,y) = Mfεm(T) = Mf(αf -αs)ΔT (式2)
C(x,y) = {6Mfhf/Mshs 2}(αf -αs)ΔT (式3)
ここで、εmは、フィルムと基板との間における不均一あるいは不整合による歪みであり、ΔTは、応力フリー温度T0(すなわちフィルムおよび基板が整合する温度)との差異である。
It is known that the device layer stress S can occur due to temperature and non-uniformity of the coefficient of thermal expansion (α) between the film (ie, device layer 30) and the
S (x, y) = M f ε m (T) = M f (α f -α s ) ΔT (Formula 2)
C (x, y) = {6M f h f / M s h s 2 } (α f -α s ) ΔT (Formula 3)
Here, ε m is a distortion due to non-uniformity or mismatch between the film and the substrate, and ΔT is a difference from the stress-free temperature T 0 (that is, the temperature at which the film and the substrate are aligned).
上記式は、曲率の変化ΔC(x,y)がどのように積層温度の変化と関係するかを示している。したがって、これらの式より、LEDの発光波長λEに直接関連する「温度」に、プロダクトウエハ曲率を関連付けることができる。 The above equation shows how the change in curvature ΔC (x, y) is related to the change in stacking temperature. Therefore, from these equations, the product wafer curvature can be related to the “temperature” directly related to the emission wavelength λ E of the LED.
上述の式は、応力および変形状態、デバイス構造体の形状、および構成材料の熱機械特性に関連する特定の条件に基づくものである。この式の、より複雑な種類あるいは変形は、不規則な特性を有するフィルム/基板システムのために作成され得る。しかしながら、任意の特定のデバイス/基板システムのために、適切な関係が、発光波長の変化に関係する温度変化に基板曲率の変化を関連付ける直線に沿って作成してもよい。 The above equations are based on specific conditions related to stress and deformation states, device structure geometry, and thermomechanical properties of the constituent materials. More complex types or variations of this formula can be created for film / substrate systems with irregular properties. However, for any particular device / substrate system, an appropriate relationship may be created along a straight line that correlates changes in substrate curvature to temperature changes related to changes in emission wavelength.
本開示の一局面は、プロダクトウエハ応力(すなわち、応力テンソルにおける1以上の要素)や曲率といった、少なくとも1つのプロダクトウエハ特性を、発光出力、効率、波長、スペクトルの帯域幅等といった、少なくとも1つのLED性能特性に関連付ける。一例において、このことは、LEDにおける少なくとも1つの測定された性能特性と、少なくとも1つのプロダクトウエハ特性との関係を経験的に確立することによって達成される。一例において、このことは、プロダクトウエハを形成するのに用いられる個々の処理ステップに対する、プロダクトウエハから得られたLEDにおける少なくとも1つの性能特性を評価することによって達成される。このことは、プロダクトウエハの形成に使用される複数の処理ステップに対する、少なくとも1つのLED性能特性を評価することによっても達成される。 One aspect of the present disclosure provides at least one product wafer characteristic, such as product wafer stress (ie, one or more elements in the stress tensor) and curvature, and at least one product output, efficiency, wavelength, spectral bandwidth, etc. Associate with LED performance characteristics. In one example, this is accomplished by empirically establishing a relationship between at least one measured performance characteristic in the LED and at least one product wafer characteristic. In one example, this is accomplished by evaluating at least one performance characteristic in the LED obtained from the product wafer against the individual processing steps used to form the product wafer. This is also achieved by evaluating at least one LED performance characteristic for a plurality of processing steps used to form a product wafer.
このため、本開示の一局面は、プロダクトウエハにおける個々のダイの性能を集約・選択する、品質管理を実施するためのプロセスモニタとしてプロダクトウエハ応力およびプロダクトウエハ曲率の少なくとも一方を使用する方法を含む。この方法は、プロダクトウエハ形成の最中にデポジション特性をモニタし、プロセス最適化を行う方法を含んでいる。この方法は、さらに、異なるプロセスツール上に形成された場合にプロダクトウエハおよびLEDダイを適合するように、2つ以上の同じタイプのプロセスツールのセットの性能を適合させる工程を含めてもよい。換言すると、適合したセットにおける異なるプロセスツールによって形成されたプロダクトウエハは、プロセスツール同士が適合しない場合に比べてより似通っている。 Thus, one aspect of the present disclosure includes a method of using at least one of product wafer stress and product wafer curvature as a process monitor for performing quality control that aggregates and selects the performance of individual dies on a product wafer. . This method includes a method of monitoring the deposition characteristics during product wafer formation and performing process optimization. The method may further include adapting the performance of a set of two or more same type process tools to match the product wafer and LED die when formed on different process tools. In other words, product wafers formed by different process tools in a matched set are more similar than if the process tools are not matched.
図8Aから8Cは、例えば、曲率C(x, y)、デバイス層応力S(x,y)、および実際の発光波長λE(x,y)の等高線を概略的に示す、プロダクトウエハ10の一例に関する平面図である。本開示の一局面は、プロダクトウエハの曲率C(x,y)を測定することによってデバイス層応力S(x,y)を決定する工程、および、その後、プロダクトウエハ10における対応するデバイス構造体40の位置(x,y)の関数として、処理後の(切り離された)ダイ42の実際の発光波長λEを予測するために、決定されたデバイス層応力S(x,y)を使用する工程とを含む。
FIGS. 8A to 8C schematically illustrate, for example, contour lines of curvature C (x, y), device layer stress S (x, y), and actual emission wavelength λ E (x, y). It is a top view regarding an example. One aspect of the present disclosure is to determine the device layer stress S (x, y) by measuring the curvature C (x, y) of the product wafer, and then the
図8Cにおいて、基準位置(例えば、プロダクトウエハの中央)に関連して測定される位置(xi,yj)を有する、1つの特定のデバイス構造体40が示されている。デバイス構造体40のアレイ32の拡大差し込み図は、1nm刻みで、実際の発光波長λEにおけるより詳細な(すなわち、密集した)等高線λEを示している。一例において、1nmのδλEにおける発光波長の変化(シフト)を予測することができる。
In FIG. 8C, one
図9は、仮想的なプロダクトウエハ10の平面図であり、予測される発光波長λEPについての2nm刻みの等高線の例を示している。このプロダクトウエハ10は、凹状あるいは椀状の曲率C(x,y)を有している。求められる発光波長を、変動許容量δλがプラスマイナス1nmであって発光波長λEDを456nmと想定すると、図9における予測波長等高線によれば、プロダクトウエハ10を切断して、太線で示された455nmおよび457nmの予測波長等高線の間(すなわち、光波長変化許容量δλ内)に位置(x,y)する、デバイス構造体40からのダイ42のみを最終的な発光デバイス50に使用することが可能となる。このため、一例において、第1群のLED構造体40は、455nmから457nmの等高線の範囲内に入り、第2群のLED構造体40は、これら等高線の範囲外に含まれる。選択された仕様(ここでは、発光波長)に基づくこの種のLED構造体40の選別は、得られたLEDダイ42を第1の用途および第2の用途、あるいは第1種のLEDデバイスおよび第2種のLEDデバイスに配置するために使用される。
Figure 9 is a plan view of a
現在、許容しうる波長変動範囲(すなわち、一例としてδλ=+/−1nm)内におけるダイ42の数を見積もることができる。加えて、この枠からわずかに外れるが、「オフカラー」に用いるには依然として有用であるダイ42の数を見積もることもできる。さらに、使用可能な範囲から外れており、その故に、本質的な価値を持たないダイ42の数も見積もることができる。各波長変動範囲内におけるダイ42の数から、また、各波長変動範囲におけるダイ42の価値を知ることで、プロダクトウエハ10の本質的価値を決めることができる。これにより、LED製造者は、特定のプロダクトウエハ10の処理を継続するのに十分な理由が存在するか否かを決めることができる。例えば、ダイのアレイが有用な波長範囲に入らないとすれば、当該ウエハ10の製造を継続して余計な費用をかける理由はほとんどない。
Currently, the number of dies 42 within an acceptable wavelength variation range (ie, δλ = + / − 1 nm as an example) can be estimated. In addition, it is possible to estimate the number of dies 42 that deviate slightly from this frame, but are still useful for use in “off color”. Furthermore, the number of dies 42 that are out of the usable range and therefore have no intrinsic value can be estimated. The essential value of the
要するに、LED製造におけるデポジション温度の変化により、LEDの発光波長λEにおける波長ずれが生じる。これらの同じ温度変化は、ウエハ曲率の変化の原因となる、デポジットされたフィルムの応力変化を生じさせる。したがって、ウエハ曲率Cの変化は、上記数式を通じて波長ずれと関連する。 In short, a wavelength shift in the light emission wavelength λ E of the LED occurs due to a change in deposition temperature in LED manufacturing. These same temperature changes cause a stress change in the deposited film that causes a change in wafer curvature. Therefore, the change in the wafer curvature C is related to the wavelength shift through the above formula.
実際には、MOCVD処理中に利用される、昇温時におけるさまざまな材料の(熱膨張率αや二軸係数Mといった)材料定数の正確な値を知ることは困難かも知れない。例えば、MOCVD処理における典型的な温度は大抵約1000℃である。上記数式を実際のLED波長ずれと分析的に結びつけるには、これら材料定数および基板20の温度履歴についての正確な知識が要求される。この情報は利用できないおそれがある。
In practice, it may be difficult to know the exact values of the material constants (such as coefficient of thermal expansion α and biaxial coefficient M) of various materials used during MOCVD processing at elevated temperatures. For example, a typical temperature in a MOCVD process is usually about 1000 ° C. In order to analytically link the above formula with the actual LED wavelength shift, accurate knowledge of these material constants and the temperature history of the
したがって、1以上のテストプロダクトウエハ10上の全ての点における曲率Cの正確な測定を行い、プロダクトウエハ10から得られるLEDダイ1042のLED発光波長λEを測定することにより、実験的に必要なデータを獲得するとともに、実際の波長ずれの参照表あるいは相関曲線を実際の波長ずれのために作成することがより便利になる可能性がある。この手法によれば、測定された基板曲率Cを実際のデバイスデータに関連づけ、実際のデバイスデータおよびその後の高容量のLED製造のためのプロセス制御および検査用モニタとしての基板曲率を使用することができる。
Therefore, it is necessary experimentally by accurately measuring the curvature C at all points on one or more
現在使用されているフォトルミネッセンス技術を用いて発光波長λEおよび発光均一性を測定するため、ウエハ曲率Cを用いることの主な長所は、当該ウエハ曲率を非常に短い時間で非常に高い空間周波数で測定できることである。コヒーレント勾配センシングシステム(以下に記載する)は、代表的なダイの寸法である1mmよりも小さい数百ミクロンで基板を簡単に空間サンプリングできるとともに、約1分で200mmのウエハを検査(測定)できる。これに対し、フォトルミネッセンスシステムを用いて、200mmのウエハにおける同様の空間的情報を得るには、数時間かかるであろう。 The main advantage of using wafer curvature C to measure emission wavelength λ E and emission uniformity using currently used photoluminescence technology is that the wafer curvature is very high in a very short time. It can be measured with. A coherent gradient sensing system (described below) can easily spatially sample a substrate at hundreds of microns smaller than the typical die size of 1 mm and can inspect (measure) a 200 mm wafer in about 1 minute. . In contrast, it would take several hours to obtain similar spatial information on a 200 mm wafer using a photoluminescence system.
図10は、プロダクトウエハ10の曲率C(x,y)の測定に使用され得るコヒーレント勾配センシング(CGS)システム200の一例を示す概略図である。CGSがどのように動くのかについての詳細は、米国特許第6,031,611号(‘611特許)に記載されており、当該特許は本件明細書に組み込まれる。図10は、‘611特許の図1に基づいている。
FIG. 10 is a schematic diagram illustrating an example of a coherent gradient sensing (CGS)
CGSシステム200は、軸A1に沿って、デジタルカメラ210、フィルタリングレンズ224(例えば、‘611特許およびその図1に示される、レンズと併用のフィルタ)、軸方向において互いに離間した第1および第2回折格子G1およびG2、ビームスプリッター230、およびウエハステージ240を有している。このCGSシステム200は、また、ビームスプリッター230において軸A1と交差する光学軸A2に沿って配置されたレーザ250を有している。CGSシステム200は、また、デジタルカメラ210およびレーザ250に動作可能に接続されたコントローラあるいは信号処理装置260を有している。信号処理装置260の一例は、プロセッサ262およびコンピュータで読み取り可能な媒体(メモリ)264を有するコンピュータ、あるいはこのようなコンピュータおよび媒体を包含する装置である。媒体(メモリ)264は、それ自身に記録された命令を通して、‘611特許に記載された方法でプロダクトウエハの曲率C(x,y)の測定を行うように、CGSシステム200の動きを制御するようになっている。
The
動作時において、レーザ250は、ビームスプリッター230によってプロダクトウエハ10に向けられる平行レーザービーム252を発生させる。この平行レーザービームは、プロダクトウエハ10(具体的には、デバイス層30)で、ビームスプリッター230および回折格子G1およびG2を突き抜けて上方に進む反射光252Rとして反射する。2つの回折格子G1およびG2は、互いに離間されているか、あるいは平行レーザービームをシヤーするようになっている。回折格子G1およびG2を通過する光は、フィルタリングレンズ224を用いてデジタルカメラ210上に集束する。
In operation, the
シヤーおよびフィルタリング処理は、デジタルカメラ210において、プロダクトウエハ10上における表面勾配の等高線である縞模様を生じさせる。このため、2つの直交するインターフェログラムのセットは、基板トポグラフィーを再構築するために数値的に統合され、あるいはプロダクトウエハの曲率C(x,y)を得るために数値的に分離され得る当該表面勾配を特徴づけるのに用いられる。‘611特許の図6に示すような、CGSシステムのための2台カメラ構成は、また、2つの直交するインターフェログラムのセットを取り込む手助けのために使用される。
The shearing and filtering process causes a stripe pattern that is a contour line of the surface gradient on the
曲率マップ、つまり、プロダクトウエハの曲率C(x,y)は、例えばコントローラ260で実施される‘611特許に記載された方法を用いて、当該干渉縞から生成される。一例において、プロダクトウエハ10の測定された曲率C(x,y)は、約100ミクロンから300ミクロン程度の空間的な解像度を有している。したがって、約1mm(図3参照)程度の寸法dを有するデバイス構造体40において、デバイスごとに少なくとも一つの曲率データ点が存在し、また幾つかのケースでは、一つのデバイス(ダイ)ごとに複数のデータ点が存在し得る。一例において、ここで開示された方法は、プロダクトウエハにおける空間的な応力変動S(x,y)をデバイス構造体40の寸法dと実質的に同じかあるいは小さい寸法に規定する工程を有している。
The curvature map, that is, the curvature C (x, y) of the product wafer is generated from the interference fringes using, for example, the method described in the '611 patent implemented by the
一例において、基板20の曲率C0(x,y)は、プロダクトウエハ10を形成するために当該基板を処理するのに先立って測定される。これにより、曲率の変化ΔC(x,y) = C(x,y) - C0(x,y)が算出される。
In one example, the curvature C 0 (x, y) of the
プロダクトウエハの曲率C0(x,y)およびC(x,y)が測定されるとともに、曲率の変化ΔC(x,y)が算出された時点で、デバイス層応力S(x,y)が規定できるようになる。一例において、このことは、デバイス層応力Sを曲率の変化ΔCに関連づけるStoneyの式(上述した式1)を用いることによって達成できる。 When the curvature C 0 (x, y) and C (x, y) of the product wafer are measured and the change in curvature ΔC (x, y) is calculated, the device layer stress S (x, y) is It becomes possible to specify. In one example, this can be accomplished by using the Stoney equation (Equation 1 above) that relates the device layer stress S to the change in curvature ΔC.
ほとんどのプロダクトウエハ10において、曲率の変化ΔC(x,y)は、ウエハによって変わるとともに、配向性によって変化することから、不均一なデバイス層応力S(x,y)の存在が暗示される。あるいは、もしそれぞれの温度における物質特性が不明であれば、サンプル基板(ウエハ)における測定された曲率Cに対する波長ずれδλを測定するとともに、これら測定値をプロダクトウエハ10の将来における測定のために関連づけることが可能である。
In
C(x,y)を規定可能な測定を実施するために、他の方法を使用することができる。そのような方法としては、例えば、プロフィロメトリー(形状測定)、干渉測定、静電容量測定、レーザービーム偏差が挙げられる。同様に、デバイス層応力S(x,y)は、例えば、X線回折やラマン分光法を用いて結晶格子のひずみを測定することによって規定され得る。 Other methods can be used to perform measurements that can define C (x, y). Examples of such methods include profilometry (shape measurement), interference measurement, capacitance measurement, and laser beam deviation. Similarly, the device layer stress S (x, y) can be defined by measuring the strain of the crystal lattice using, for example, X-ray diffraction or Raman spectroscopy.
したがって、本開示における方法の一側面は、下記の工程を有している。
1.処理(例えばMOCVD)を実施するのに先立って基板20の形状(曲率)C0(x,y)を測定する工程。
2.処理の後にプロダクトウエハ10の形状C(x,y)を測定する工程。
3.プロダクトウエハを形成するために基板20を処理することによって誘引された、プロダクトウエハ10に関連する曲率ΔCの変化を規定するために、ΔC(x,y) = C(x,y)-C0(x,y)を算出する工程。
4.ΔC(x,y)に基づいて、前記処理によって誘引された、プロダクトウエハのデバイス層応力S(x,y)を計算するために、Stoneyの式あるいは関連する式(例えば、Blakeの式)を用いて、プロダクトウエハのデバイス層応力S(x,y)を算出する工程。
5.位置(xi, yj)におけるデバイス構造体40とデバイス層応力S(xi, yj)とを関連づける工程。
6.プロダクトウエハが切り出された際にLEDダイを形成するLED構造体40の発光波長を予測するためのプロダクトウエハの曲率の測定を可能にする発光波長λE (xi, yj)と、デバイス層応力の値S(xi, yj)とを関連づける工程。
Accordingly, one aspect of the method in the present disclosure includes the following steps.
1. A step of measuring the shape (curvature) C 0 (x, y) of the
2. A step of measuring the shape C (x, y) of the
3. To define the change in curvature ΔC associated with the
4). In order to calculate the device layer stress S (x, y) of the product wafer induced by the above process based on ΔC (x, y), the Stoney formula or related formula (for example, Blake formula) is calculated. And calculating the device layer stress S (x, y) of the product wafer.
5. Associating the
6). The emission wavelength λ E (xi, yj) that enables measurement of the curvature of the product wafer to predict the emission wavelength of the
上記工程6.では、処理の種類および製造されるデバイス構造体40の種類に応じて、実際の発光波長λE、曲率の変化ΔC、およびデバイス層応力S(x,y)の変化を互いに関連付ける必要がある。このことは、全ての材料特性がよく知られており、かつ、温度とデポジション速度との関係がよく知られている場合に実施できる。上述したように、これらの関係はよく知られていないので、測定された曲率変動を発光波長変動に関連づけるためのデータを実験的に生成することが必要になる。
Step 6 above. Then, it is necessary to correlate the actual emission wavelength λ E , the change in curvature ΔC, and the change in device layer stress S (x, y) depending on the type of processing and the type of
一例において、下記のように実験的な「フィンガープリント法」処理を実施することができる。
1.デバイス構造体を形成するための特定の処理を行うため、1以上のプロダクトウエハ10に対して1から4の工程を完了する工程。
2.λE (x, y)を決めるために、デバイス構造体の位置(x, y)の関数としてテストプロダクトウエハ10から得られたLEDダイの実際の発光波長λEを測定する工程、および
3.デバイス層応力S(x, y)と実際の発光波長λE (x, y)との関係を決定する工程。
In one example, an experimental “fingerprinting” process can be performed as follows.
1. A step of completing steps 1 to 4 for one or
2. 2. measuring the actual emission wavelength λ E of the LED die obtained from the
本発明に係る方法は、また、プロダクトウエハが切り出されたときにLEDダイ42から生じる実際の発光波長λEを決定(予測)するための、プロダクトウエハのプロセスモニタリングおよびプロセス制御を実施することを含んでいる。このことは、与えられたプロダクトウエハおよび同じプロセス(つまり、同じデバイス構造体)に供せられる複数の異なるプロダクトウエハ間で行うことができる。本開示の方法を用いて特徴付けられた、選択されたLEDダイ42は、図3に示すようなLEDデバイス50の種類の選択に用いることができる。
The method according to the present invention also includes performing product wafer process monitoring and process control to determine (predict) the actual emission wavelength λ E resulting from the LED die 42 when the product wafer is cut out. Contains. This can be done between a given product wafer and multiple different product wafers that are subjected to the same process (ie, the same device structure). The selected LED die 42 characterized using the method of the present disclosure can be used to select the type of
本発明に係る方法は、また、プロダクトウエハ10の形成に用いられる少なくとも1つのプロセス変数を調整することによりデバイス構造体40を形成するためのプロセス最適化を実施する工程を含んでいる。
例えば、このことには以下の工程が含まれる。
1.プロセス変数(例えば、温度、温度の均一性、ガス分圧、ガス分圧の均一性、流量、流量の均一性、時間)と、プロセス誘引応力特性(例えば平均応力および応力均一性)との関係を確立する工程、
2.発光波長が求められる発光波長にできるだけ近いといったような、求められるデバイス特性を得られるプロセスの応力特性を最適化するために、少なくとも1つのプロセス変数を修正する工程。
The method according to the present invention also includes performing a process optimization to form the
For example, this includes the following steps.
1. Relationship between process variables (eg, temperature, temperature uniformity, gas partial pressure, gas partial pressure uniformity, flow rate, flow rate uniformity, time) and process induced stress properties (eg, average stress and stress uniformity) Establishing the process,
2. Modifying at least one process variable in order to optimize the stress characteristics of the process to obtain the required device characteristics such that the emission wavelength is as close as possible to the required emission wavelength.
プロセス最適化を目指す本発明の方法は、また、下記のような工程を有している。
1.同じプロセスを実行するために用いられる異なるプロセスツール(例えば、異なるMOCVD反応システム)に関連する応力特性を確立する工程、
2.求められる最小の応力特性、すなわち、最大のデバイス性能変化量(例えば、実際の発光波長の最大変化量)となるような応力特性を得られる特定のプロセスツールを確認する工程、
3.応力特性(すなわち、ウエハ温度、ウエハ温度の均一性、ガス分圧、ガス分圧の均一性、ガス流量、ガス流量の均一性等)に影響を及ぼす、ハードウェアあるいは制御セッティング、調整等のプロセスツール変数を確認する工程、
4.発光波長λEの低減された変化、およびLEDダイの発光波長λEの変化を最小化する特定の例を得るためのプロセスツール変数を調整する工程。
The method of the present invention aiming at process optimization also includes the following steps.
1. Establishing stress properties associated with different process tools (eg, different MOCVD reaction systems) used to perform the same process;
2. Identifying a specific process tool that can provide the minimum required stress characteristics, that is, the maximum device performance change (eg, maximum change in actual emission wavelength),
3. Processes that affect the stress characteristics (ie, wafer temperature, wafer temperature uniformity, gas partial pressure, gas partial pressure uniformity, gas flow rate, gas flow rate uniformity, etc.), hardware or control settings, adjustments, etc. The process of checking tool variables,
4). Reduced changed, and the step of adjusting the process tool variables to obtain a specific example to minimize the change in the emission wavelength lambda E of the LED die emission wavelength lambda E.
図11は、プロダクトウエハおよび当該プロダクトウエハの形成に用いられる基板の曲率測定に基づき、プロダクトウエハ10から形成されたLEDダイ42の実際の発光波長λEを予測する方法の一例を示すフロー図300である。
FIG. 11 is a
フロー図300は、デバイス層応力S(x,y)およびプロダクトウエハ10上のデバイス構造体40から形成されたダイ42の実際の発光波長λE (x,y)との関係を確立する第1の工程302を有している。
The flow diagram 300 establishes a relationship between the device layer stress S (x, y) and the actual emission wavelength λ E (x, y) of the die 42 formed from the
フロー図300は、上述した基板局率測定C0(x, y)に基づくプロダクトウエハ10の曲率の変化ΔC(x,y)を測定する第2の工程304を有している。
The flow diagram 300 includes a
フロー図300は、例えばStoneyの式を用いて測定された曲率の変化ΔCに基づいてプロダクトウエハ10のデバイス層応力S(x,y)を計算する第3の工程306を有している。
The flow diagram 300 includes a
フロー図300は、プロダクトウエハ10上に形成されたダイ42における(x,y)デバイス構造体40を、計算されたデバイス層応力S(x,y)に関連付ける第4の工程308を有している。
The flow diagram 300 includes a
フロー図300は、実際の発光波長λEを工程302で確立されたデバイス層応力の値S(x,y)に基づく種々のダイ42に関連づける第5の工程310を有している。
The flow diagram 300 includes a
フロー図300は、ダイ42の発光波長λEの変化の範囲を低減するために少なくとも1つのプロセス変数を調整する第6の工程312を有している。
The flow diagram 300 includes a
本明細書に開示された方法の他の例において、プロダクトウエハプロセスの完了における異なるステージ(工程)においてプロダクトウエハの曲率測定を実施することができる。
このことは、各プロセス工程によってプロダクトウエハ曲率がどのように変化するかについての見識を与えてくれる。
In other examples of the methods disclosed herein, product wafer curvature measurements can be performed at different stages in the completion of the product wafer process.
This gives insight into how the product wafer curvature changes with each process step.
また、上述のように、フロー図300は、1の(1セットの)サンプルウエハの曲率Cを精密に測定することによる実際の波長シフトについてのルックアップテーブルあるいは相関曲線を得るために、工程302の一部として、テストプロダクトウエハ10から必要なデータを実験的に得るサブ工程、および、その後に、測定された基板曲率Cを実際のデバイスデータに関連づけるためにLED発光波長λEを測定するサブ工程を有してもよい。これにより、プロダクトウエハ局率の測定を、それに続く大容量LEDデバイス製造のためのプロセス制御および検査モニタとして用いることができる。
Also, as described above, the flow diagram 300 can be used to obtain a look-up table or correlation curve for the actual wavelength shift by precisely measuring the curvature C of one (a set of) sample wafers. As part of the sub-step of experimentally obtaining the necessary data from the
当業者には明白であるが、本発明の精神及び範囲を逸脱することなく、本発明に対して様々な修正及び変更を加えることができる。したがって、本発明は、添付の特許請求の範囲及びその均等範囲内において本発明の修正及び変更を包含する。 It will be apparent to those skilled in the art that various modifications and variations can be made to the present invention without departing from the spirit and scope of the invention. Accordingly, the present invention includes modifications and variations of this invention within the scope of the appended claims and their equivalents.
本出願は、2011年12月7日に出願された米国仮出願(No.61/567,820)に基づく優先権を主張するものであり、同仮出願を援用するものである。
This application claims the 201 priority based on the filed US provisional application (No.61 / 567,820) to 1 December 7, is intended to incorporate the same provisional application.
Claims (22)
テスト用のプロダクトウエハにおけるデバイス層応力S(x,y)を測定し、前記テスト用のプロダクトウエハを切ってダイを形成し、前記デバイス層応力および対応するデバイス位置(x,y)に応じた前記ダイの発光波長を測定することにより、前記プロダクトウエハ上に形成されたデバイス構造体における前記デバイス層応力S(x,y)と前記発光波長λE(x,y)との関係を明確にする工程と、
前記デバイス構造体を形成する基板プロセスの前後における前記基板の曲率測定に基づく前記テスト用のプロダクトウエハの曲率の変化ΔC(x,y)を測定する工程と、
測定された前記曲率の変化ΔCに基づいて、前記テスト用のプロダクトウエハにおける前記デバイス層応力S(x,y)を計算する工程と、
前記発光波長λEに対応する、前記デバイス構造体における発光波長の予測を行うために、前記実際の発光波長λEを、前記デバイス層応力S(x,y)と前記テスト用のプロダクトウエハ上におけるそれの位置(x,y)との関係に基づく前記デバイス構造体に関連付ける工程とを有する方法。 A method for characterizing the emission wavelength of a semiconductor light emitting device structure of a product wafer having a substrate, comprising:
Measure device layer stress S (x, y) in the test product wafer, cut the test product wafer to form a die, and respond to the device layer stress and the corresponding device position (x, y) By measuring the emission wavelength of the die, the relationship between the device layer stress S (x, y) and the emission wavelength λ E (x, y) in the device structure formed on the product wafer is clarified. And a process of
Measuring a change ΔC (x, y) in curvature of the test product wafer based on measurement of curvature of the substrate before and after the substrate process for forming the device structure; and
Calculating the device layer stress S (x, y) in the test product wafer based on the measured change in curvature ΔC;
Corresponding to the emission wavelength lambda E, the order of performing the prediction of the emission wavelength in the device structure, the actual emission wavelength lambda E, the device layer stress S (x, y) and the product wafer for the test Associating with the device structure based on its relationship to its position (x, y) in
S(x,y) = {Mshs 2/6hF}ΔC(x,y)
ここで、Msは、前記基板の二軸係数であり、hsは、前記基板の高さであり、hFは、前記デバイス構造体の厚さである。 The method according to claim 1, further comprising: calculating the stress S (x, y) in the test product wafer based on the measured change in curvature ΔC using the following relational expression.
S (x, y) = (M s h s 2 / 6h F } ΔC (x, y)
Here, M s is the biaxial coefficient of the substrate, h s is the height of the substrate, and h F is the thickness of the device structure.
前記デバイス構造体から前記プロダクトウエハを切って前記ダイを形成する工程、および、
前記予測された発光波長に基づいて前記ダイを選び取る工程をさらに有する請求項1に記載の方法。 Determining a desired emission wavelength;
Cutting the product wafer from the device structure to form the die; and
The method of claim 1, further comprising selecting the die based on the predicted emission wavelength.
前記予測した発光波長と前記許容範囲とを比較する工程、および前記比較に基づいて、前記プロダクトウエハを廃棄するか、前記プロダクトウエハを再加工するか、あるいは、前記プロダクトウエハの一部を選択使用するかのいずれかを含む手順を決定する工程をさらに有する請求項1に記載の方法。 The step of defining an allowable range of the change amount of the emission wavelength, the step of comparing the predicted emission wavelength with the allowable range, and based on the comparison, discarding the product wafer or recycling the product wafer. The method of claim 1, further comprising the step of determining a procedure that includes either processing or selectively using a portion of the product wafer.
a) 前記プロダクトウエハと実質的に同じ方法で形成されたテスト用のプロダクトウエハにおける少なくとも一つの特徴を測定する工程、ここで、「少なくとも一つの特徴」は、デバイス層応力およびプロダクトウエハ曲率を含む特徴グループから選択される、
b) 前記少なくとも一つのテスト用のプロダクトウエハを切断して前記テスト用のプロダクトウエハ上における所定の位置に関連付けられたLEDダイを形成する工程、
c) 前記プロダクトウエハ上の位置によって異なる一連のLED発光波長を明確にするために、個々の前記LEDダイのLED発光波長を測定する工程、
d) 前記少なくとも一つのテスト用のプロダクトウエハの特徴と、前記一連のLED発光波長と、前記LEDダイの位置との関係を規定する工程、および、
e) 工程d)において規定された関係を用いて前記プロダクトウエハ上に形成された前記LED構造体における前記LED発光波長を予測する工程を有する方法。 A method for characterizing an emission wavelength in a semiconductor light emitting device (LED) structure of a product wafer having a substrate and a device layer, comprising:
a) measuring at least one feature in a test product wafer formed in substantially the same manner as the product wafer, wherein “at least one feature” includes device layer stress and product wafer curvature; Selected from a feature group,
b) cutting the at least one test product wafer to form an LED die associated with a predetermined position on the test product wafer;
c) measuring the LED emission wavelength of each of the LED dies in order to clarify a series of LED emission wavelengths that vary depending on the position on the product wafer;
d) defining the relationship between the characteristics of the at least one product wafer for testing, the series of LED emission wavelengths, and the position of the LED die; and
e) A method comprising predicting the LED emission wavelength in the LED structure formed on the product wafer using the relationship defined in step d).
前記プロダクトウエハの形成に先立って前記基板の曲率を測定する工程をさらに有している請求項7に記載の方法。 The product wafer includes a substrate,
The method of claim 7, further comprising measuring a curvature of the substrate prior to forming the product wafer.
前記デバイス構造体の寸法と実質的に等しいか、あるいは小さい寸法となるように、前記少なくとも一つのテスト用のプロダクトウエハの特徴を規定する工程を有している請求項9に記載の方法。 The device structure has predetermined dimensions;
10. The method of claim 9, comprising defining the characteristics of the at least one test product wafer to be substantially equal to or smaller than the dimensions of the device structure.
一つ以上のプロセス変数を含むプロセスによって、基板上に形成されたLED構造体を含むプロダクトウエハを形成する工程、ここで、当該基板は、LED構造体が形成されるのに先立って既知の初期曲率C0(x,y)を有している、
発光デバイス構造体を形成した後で前記プロダクトウエハの曲率C(x,y)を測定する工程、および曲率の変化ΔC(x,y) = C(x,y)−C0(x,y)を規定する工程、
測定した曲率の変化ΔC(x,y)に基づいて、前記プロダクトウエハにおける応力S(x,y)を計算する工程、
前記プロダクトウエハ上の前記発光デバイス構造体における計算された前記応力S(x,y)と(x,y)位置との関係に基づいて計算された応力S(x,y)を前記LED構造体の発光波長λEと関連付ける工程、
前記発光波長λEと発光波長変動許容値とを比較する工程、および前記LED構造体を前記許容値に基づく1以上のビンにビニングする工程を有している方法。 A method of forming a semiconductor light emitting device (LED) comprising:
Forming a product wafer that includes an LED structure formed on a substrate by a process that includes one or more process variables, wherein the substrate has a known initial state prior to the formation of the LED structure; Has a curvature C 0 (x, y),
Measuring the curvature C (x, y) of the product wafer after forming the light emitting device structure, and the change in curvature ΔC (x, y) = C (x, y) −C 0 (x, y) The process of defining,
Calculating a stress S (x, y) in the product wafer based on the measured curvature change ΔC (x, y);
Calculate the stress S (x, y) calculated based on the relationship between the calculated stress S (x, y) and (x, y) position in the light emitting device structure on the product wafer. Correlating with the emission wavelength λ E of
A method comprising comparing the emission wavelength λ E with an emission wavelength variation tolerance and binning the LED structure into one or more bins based on the tolerance.
前記1以上のテスト用のプロダクトウエハを切断してLEDダイを形成する工程、
前記1以上のテスト用プロダクトウエハ上における(x,y)位置と、測定された前記テスト用のプロダクトウエハ曲率と、前記発光波長との関数を用いて、前記LEDダイの発光波長を測定する工程をさらに有している請求項14に記載の方法。 Measuring the curvature of one or more test product wafers formed by the same method as the product wafer;
Cutting the one or more test product wafers to form LED dies;
Measuring the emission wavelength of the LED die using a function of the (x, y) position on the one or more test product wafers, the measured product wafer curvature, and the emission wavelength; 15. The method of claim 14, further comprising:
前記新しいプロダクトウエハの曲率を測定する工程、および、
前記新しいプロダクトウエハの測定された曲率に基づく、前記新しいプロダクトウエハ上のLED構造体のLED発光波長を規定する工程をさらに有している請求項16に記載の方法。 Forming a new product wafer,
Measuring the curvature of the new product wafer; and
The method of claim 16, further comprising defining an LED emission wavelength of an LED structure on the new product wafer based on the measured curvature of the new product wafer.
1以上のプロセス変数を有するプロセスによって半導体基板上に形成されたLED構造体を有するプロダクトウエハを形成する工程、
前記LED構造体を形成した後、前記プロダクトウエハの曲率均一性を測定する工程、および
曲率均一性の条件および応力均一性の条件の少なくとも一方を満たすために、前記1以上のプロセス変数のうち少なくとも1つを調節する工程を有する方法。 A method of forming a semiconductor light emitting device (LED) comprising:
Forming a product wafer having an LED structure formed on a semiconductor substrate by a process having one or more process variables;
After forming the LED structure, in order to satisfy at least one of a curvature uniformity condition and a stress uniformity condition, and a step of measuring a curvature uniformity of the product wafer, at least one of the one or more process variables A method comprising the step of adjusting one.
1以上のプロセス変数を有するプロセスによって基板上に形成されたLED構造体を含むプロダクトウエハを形成する工程、ここで、前記基板は、その上に前記発光デバイス構造体が形成されるのに先立って、既知の初期曲率C0(x,y)を有している、
発光デバイス構造体を形成した後で前記プロダクトウエハの曲率C(x,y)を測定する工程、および、C0(x,y) と C(x,y)とに基づいて曲率均一性を規定する工程、
第1の曲率均一性の範囲に包含される、ダイの第1の数を規定する工程、
第2の曲率均一性の範囲に包含される、ダイの第2の数を規定する工程、
前記第1の数および前記第2の数に基づいて前記プロダクトウエハに品質価値(quality value)を与える工程を有する方法。 A method of forming a semiconductor light emitting device (LED) comprising:
Forming a product wafer including an LED structure formed on a substrate by a process having one or more process variables, wherein the substrate is prior to forming the light emitting device structure thereon; Has a known initial curvature C 0 (x, y),
A step of measuring the curvature C (x, y) of the product wafer after forming the light emitting device structure, and defining the curvature uniformity based on C 0 (x, y) and C (x, y) The process of
Defining a first number of dies included in a first range of curvature uniformity;
Defining a second number of dies included in a second range of curvature uniformity;
Providing a quality value to the product wafer based on the first number and the second number.
第1の用途に用いられる、前記第1の数に関連する前記LEDダイを使用する工程、および、第2の用途に用いられる、前記第2の数に関連する前記LEDダイを使用する工程をさらに有している請求項19に記載の方法。 Cutting the product wafer to form LED dies associated with the first number and the second number;
Using the LED die associated with the first number for use in a first application, and using the LED die associated with the second number for use in a second application. 20. The method of claim 19, further comprising:
1以上のプロセス変数を有するプロセスによって基板上に形成された発光デバイス構造体を含むプロダクトウエハを形成する工程、ここで、前記基板は、前記発光デバイス構造体が形成されるのに先立って既知の初期曲率C0(x,y)を有している、
前記発光デバイス構造体を形成した後、プロダクトウエハの曲率C(x,y)を測定する工程、および曲率の変化ΔC(x,y) = C(x,y)−C0(x,y)を規定する工程、
前記発光デバイス構造体の発光波長λEを、前記プロダクトウエハ上の前記発光デバイス構造体における、前記計算された曲率C(x,y)および(x,y)位置の関係に基づく、計算されたウエハ曲率C(x,y,)に関連付ける工程、
どの発光構造が発光デバイスの形成に用いられ得るかを決定するために、前記発光波長λEと発光波長の変動許容範囲とを比較する工程を有する方法。
A method of forming a semiconductor light emitting device comprising:
Forming a product wafer comprising a light emitting device structure formed on a substrate by a process having one or more process variables, wherein the substrate is known prior to the light emitting device structure being formed; Has an initial curvature C 0 (x, y),
After forming the light emitting device structure, a step of measuring the curvature C (x, y) of the product wafer, and a change in curvature ΔC (x, y) = C (x, y) −C 0 (x, y) The process of defining,
The emission wavelength λ E of the light emitting device structure is calculated based on the calculated curvature C (x, y) and (x, y) position relationship in the light emitting device structure on the product wafer. Correlating with wafer curvature C (x, y,),
A method comprising the step of comparing the emission wavelength λ E and the emission wavelength variation tolerance to determine which light emitting structure can be used to form a light emitting device.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201161567820P | 2011-12-07 | 2011-12-07 | |
| US61/567,820 | 2011-12-07 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2013120935A true JP2013120935A (en) | 2013-06-17 |
| JP2013120935A5 JP2013120935A5 (en) | 2014-07-24 |
| JP5581365B2 JP5581365B2 (en) | 2014-08-27 |
Family
ID=48464687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012249254A Expired - Fee Related JP5581365B2 (en) | 2011-12-07 | 2012-11-13 | Method for characterizing a semiconductor light emitting device based on the characteristics of a product wafer |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JP5581365B2 (en) |
| KR (1) | KR20130064010A (en) |
| DE (1) | DE102012023353A1 (en) |
| SG (1) | SG191486A1 (en) |
| TW (1) | TWI520245B (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN119965135A (en) * | 2025-04-02 | 2025-05-09 | 杭州广立测试设备有限公司 | Wafer automated testing method, device and electronic equipment |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL2017860B1 (en) | 2015-12-07 | 2017-07-27 | Ultratech Inc | Systems and methods of characterizing process-induced wafer shape for process control using cgs interferometry |
| KR102782924B1 (en) | 2018-07-23 | 2025-03-19 | 삼성전자주식회사 | Electronic apparatus including led transmission device and controlling method thereof |
| WO2020022740A1 (en) * | 2018-07-23 | 2020-01-30 | 삼성전자주식회사 | Electronic device including led transmission device, and control method therefor |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05129454A (en) * | 1991-10-31 | 1993-05-25 | Nec Kyushu Ltd | Ic carrier |
| JP2003532280A (en) * | 2000-04-25 | 2003-10-28 | カリフォルニア インスティテュート オブ テクノロジー | How to check the curvature of an embedded line mechanism on a substrate |
| JP2004501355A (en) * | 2000-04-27 | 2004-01-15 | カリフォルニア インスティテュート オブ テクノロジー | Real-time evaluation of stress field and characteristics of line structure formed on substrate |
| JP2006156454A (en) * | 2004-11-25 | 2006-06-15 | Sony Corp | Crystal growth method and method for producing gallium nitride compound thin film |
| US20100155750A1 (en) * | 2008-12-23 | 2010-06-24 | Cree, Inc. | Color correction for wafer level white LEDs |
| JP2010177620A (en) * | 2009-02-02 | 2010-08-12 | Showa Denko Kk | Production process of light-emitting device |
| JP2010529659A (en) * | 2007-05-30 | 2010-08-26 | ケーエルエー−テンカー・コーポレーション | Stress and overlay feedforward and / or feedback lithographic process control |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6031611A (en) | 1997-06-03 | 2000-02-29 | California Institute Of Technology | Coherent gradient sensing method and system for measuring surface curvature |
| KR100714630B1 (en) * | 2006-03-17 | 2007-05-07 | 삼성전기주식회사 | Wavelength conversion type light emitting device by applying pressure |
| JP5092703B2 (en) * | 2007-11-14 | 2012-12-05 | 富士ゼロックス株式会社 | Manufacturing method of LED print head |
-
2012
- 2012-11-13 JP JP2012249254A patent/JP5581365B2/en not_active Expired - Fee Related
- 2012-11-14 SG SG2012086690A patent/SG191486A1/en unknown
- 2012-11-15 KR KR1020120129611A patent/KR20130064010A/en not_active Abandoned
- 2012-11-23 TW TW101143980A patent/TWI520245B/en not_active IP Right Cessation
- 2012-11-30 DE DE102012023353A patent/DE102012023353A1/en not_active Withdrawn
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05129454A (en) * | 1991-10-31 | 1993-05-25 | Nec Kyushu Ltd | Ic carrier |
| JP2003532280A (en) * | 2000-04-25 | 2003-10-28 | カリフォルニア インスティテュート オブ テクノロジー | How to check the curvature of an embedded line mechanism on a substrate |
| JP2004501355A (en) * | 2000-04-27 | 2004-01-15 | カリフォルニア インスティテュート オブ テクノロジー | Real-time evaluation of stress field and characteristics of line structure formed on substrate |
| JP2006156454A (en) * | 2004-11-25 | 2006-06-15 | Sony Corp | Crystal growth method and method for producing gallium nitride compound thin film |
| JP2010529659A (en) * | 2007-05-30 | 2010-08-26 | ケーエルエー−テンカー・コーポレーション | Stress and overlay feedforward and / or feedback lithographic process control |
| US20100155750A1 (en) * | 2008-12-23 | 2010-06-24 | Cree, Inc. | Color correction for wafer level white LEDs |
| JP2010177620A (en) * | 2009-02-02 | 2010-08-12 | Showa Denko Kk | Production process of light-emitting device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN119965135A (en) * | 2025-04-02 | 2025-05-09 | 杭州广立测试设备有限公司 | Wafer automated testing method, device and electronic equipment |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20130064010A (en) | 2013-06-17 |
| TWI520245B (en) | 2016-02-01 |
| TW201324644A (en) | 2013-06-16 |
| DE102012023353A1 (en) | 2013-06-13 |
| JP5581365B2 (en) | 2014-08-27 |
| SG191486A1 (en) | 2013-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8765493B2 (en) | Methods of characterizing semiconductor light-emitting devices based on product wafer characteristics | |
| US7813895B2 (en) | Methods for plasma matching between different chambers and plasma stability monitoring and control | |
| TWI408758B (en) | Method for judging the state of etching | |
| CN108281346B (en) | Method for Feature Extraction from Time Series of Spectra to Control Process End Point | |
| JP5581365B2 (en) | Method for characterizing a semiconductor light emitting device based on the characteristics of a product wafer | |
| JP2013120935A5 (en) | ||
| JP2020530206A5 (en) | ||
| JP2011014928A (en) | Semiconductor device manufacturing method, and semiconductor inspection device | |
| JP5232250B2 (en) | Temperature measurement method during semiconductor film formation | |
| TW201346243A (en) | Methods and apparatus for spectral luminescence measurement | |
| Padmasali et al. | Accelerated degradation test investigation for life-time performance analysis of LED luminaires | |
| US11817335B2 (en) | Method and system for inspecting processing apparatus | |
| KR20210134045A (en) | Improving parametric-stable misalignment measurements in semiconductor devices | |
| TW202340687A (en) | Emissivity corrected pyrometry | |
| JP6831764B2 (en) | Evaluation method of compound semiconductor substrate and manufacturing method of compound semiconductor substrate using this | |
| JP2016058722A (en) | Heat treatment method and heat treatment apparatus | |
| KR101447716B1 (en) | Device for Investigating Epiwafer and Method for Investigating the Same | |
| US20180226535A1 (en) | Methods of Forming Product Wafers Having Semiconductor Light-Emitting Devices To Improve Emission Wavelength Uniformity | |
| CN112133643B (en) | Epitaxial structure of a new type of Vcsel and its corresponding test method for oxidized pore size | |
| TW201329435A (en) | Measurement system and method for improving distortion in measurement of photoluminescence intensity of light emitting diode wafer | |
| US20120025097A1 (en) | Workpiece Characterization System | |
| KR102873095B1 (en) | Semiconductor Semiconductor Process Component shape measurementing apparatus | |
| CN121163430A (en) | Multispectral Detection and Automatic Correction System and Method for Flatness of Heat Dissipation Substrate | |
| TW202536391A (en) | Spectral feature measurement method | |
| CN118603753A (en) | A window film testing system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130812 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140311 |
|
| A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20140605 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140606 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140708 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140714 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5581365 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |