JP2013118571A

JP2013118571A - パッケージ装置

Info

Publication number: JP2013118571A
Application number: JP2011265789A
Authority: JP
Inventors: Choon Yong Ng; 春揚黄
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2011-12-05
Filing date: 2011-12-05
Publication date: 2013-06-13

Abstract

【課題】基板間のグランド電流の経路長を短くでき、高周波性能の優れたパッケージ装置を提供する。
【解決手段】実施の形態に係るパッケージ装置は、第１のグランドパターンが形成された第１のグランド導体層と、第１のグランド導体層の上面に配置され、第１の線路パターンが形成された第１の基板と、第１のグランド導体層の上面に配置され、第２のグランドパターンが形成された第２のグランド導体層と、第２のグランド導体層の上面に配置され、第２の線路パターンが形成された第２の基板と、第１の線路パターンと第２の線路パターンとを接続する第１のボンディングワイヤとを備え、第１のグランド導体層の上面の第２のグランド導体層との接続部には、傾斜が形成されており、第２のグランド導体層の底面の第１のグランド導体層との接続部には、第１のグランド導体層上面の前記接続部の傾斜に嵌合するように傾斜が形成される。
【選択図】図１

Description

本発明の実施形態は、パッケージ装置に関する。

高周波帯で使用する高周波回路は、例えば半導体素子やコンデンサ、抵抗、コイル、ストリップ線路などの回路素子から構成され、パッケージ装置に収納されて使用される。

それに関連して、例えばＭＩＣ（Microwave Integrated Circuit：マイクロ波集積回路）基板やＬＴＣＣ（Low Temperature Co-fired Ceramic：低温同時焼成セラミック）基板など、厚さが異なる２つの基板間のグランド電流の経路長を短くして、電気特性の劣化を低減することが可能な高周波回路機器が開示されている。

特開２０１０−１１４２７２号公報

このような構造の場合、ＭＩＣ基板とＬＴＣＣ基板との隙間（ギャップ）や段差が大きくなり、両基板間のグランド電流経路が長くなり、損失が大きくなり、電流特性を悪化させるという問題があった。

本実施の形態が解決しようとする課題は、基板間の高精度の高さ位置合わせなどを必要とせずに基板間のグランド電流の経路長を短くでき、高周波性能の優れたパッケージ装置を提供することにある。

本実施の形態に係るパッケージ装置は、第１のグランドパターンが形成された第１のグランド導体層と、第１の線路パターンが形成された第１の基板と、第２のグランドパターンが形成された第２のグランド導体層と、第２の線路パターンが形成された第２の基板と、第１のボンディングワイヤとを備える。第１の基板は、第１のグランド導体層の上面に配置され、第２のグランド導体層は、第１のグランド導体層の上面に配置され、第２の基板は、第２のグランド導体層の上面に配置される。第１のボンディングワイヤは、第１の線路パターンと第２の線路パターンとを接続する。第１のグランド導体層の上面の第２のグランド導体層との接続部には、傾斜が形成されている。第２のグランド導体層の底面の第１のグランド導体層との接続部には、第１のグランド導体層上面の前記接続部の傾斜に嵌合するように傾斜が形成される。

第１の実施の形態に係るパッケージ装置であって、（ａ）模式的平面図、（ｂ）図１（ａ）のＩ−Ｉ線に沿う模式的断面構造図。図１（ｂ）のＡ部分の拡大図。比較例に係るパッケージ装置であって、（ａ）模式的平面図、（ｂ）図３（ａ）のＩＩ−ＩＩ線に沿う模式的断面構造図。図３（ｂ）のＡ部分の拡大図。第２の実施の形態に係るパッケージ装置であって、（ａ）模式的平面図、（ｂ）図５（ａ）のＩＩＩ−ＩＩＩ線に沿う模式的断面構造図。第１〜第２の実施の形態に係るパッケージ装置に搭載される半導体装置であって、（ａ）模式的平面パターン構成の拡大図、（ｂ）図６（ａ）のＪ部分の拡大図。第１〜第２の実施の形態に係るパッケージ装置に搭載される半導体装置の構成例１であって、図６（ｂ）のＩＶ−ＩＶ線に沿う模式的断面構造図。第１〜第２の実施の形態に係るパッケージ装置に搭載される半導体装置の構成例２であって、図６（ｂ）のＩＶ−ＩＶ線に沿う模式的断面構造図。第１〜第２の実施の形態に係るパッケージ装置に搭載される半導体装置の構成例３であって、図６（ｂ）のＩＶ−ＩＶ線に沿う模式的断面構造図。第１〜第２の実施の形態に係るパッケージ装置に搭載される半導体装置の構成例４であって、図６（ｂ）のＩＶ−ＩＶ線に沿う模式的断面構造図。第１〜第２の実施の形態に係るパッケージ装置に搭載される半導体装置の別の構成を表す模式的平面パターン構成図。

次に、図面を参照して、実施の形態を説明する。以下において、同じ要素には同じ符号を付して説明の重複を避け、説明を簡略にする。図面は模式的なものであり、現実のものとは異なることに留意すべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。

以下に示す実施の形態は、技術的思想を具体化するための装置や方法を例示するものであって、実施の形態は、各構成部品の配置などを下記のものに特定するものでない。この実施の形態は、特許請求の範囲において、種々の変更を加えることができる。

［第１の実施の形態］
第１の実施の形態に係るパッケージ装置の模式的平面構成は、図１（ａ）に示すように表され、図１（ａ）のＩ−Ｉ線に沿う模式的断面構造は、図１（ｂ）に示すように表される。また、図１（ｂ）のＡ部分の拡大図は、図２に示すように表される。

第１の実施の形態に係るパッケージ装置は、図１〜図２に示すように、第１のグランドパターンが形成された第１のグランド導体層３００と、第１のグランド導体層３００の上面に配置され、第１の線路パターンが形成された第１の基板１９０と、第１のグランド導体層３００の上面に配置され、第２のグランドパターンが形成された第２のグランド導体層２００と、第２のグランド導体層２００の上面に配置され、第２の線路パターンが形成された第２の基板１８０と、第１の線路パターンと第２の線路パターンとを接続する第１のボンディングワイヤ１６とを備える。ここで、第１のグランド導体層３００の上面の第２のグランド導体層２００との接続部には、傾斜が形成されており、第２のグランド導体層２００の底面の第１のグランド導体層３００との接続部には、第１のグランド導体層３００上面の前記接続部の傾斜に嵌合するように傾斜が形成される。

第１の実施の形態に係るパッケージ装置は、例えば、被試験デバイスを試験するための治具部と被試験デバイスを搭載するパッケージ部とから構成され、図１〜図２に示すように、治具グランド（ＧＮＤ）導体層３００と、治具グランド導体層３００上面に配置された治具基板（配線）１９０と、治具グランド導体層３００と治具基板１９０との間に形成された治具基板グランド（ＧＮＤ）導体層１９０ａとを有する治具部と、治具グランド導体層３００上面に配置されたパッケージグランド（ＧＮＤ）導体層２００と、パッケージグランド導体層２００上面の四方のうちの対向する２つの側にそれぞれ配置されたパッケージ基板（配線）１８０と、パッケージグランド導体層２００とパッケージ基板１８０との間に形成されたパッケージ基板グランド（ＧＮＤ）導体層１８０ａと、２つのパッケージ基板１８０の間に形成された空間部（Cavity）のパッケージグランド導体層２００上面に配置された被試験デバイス（ＤＵＴ：Device Under Test）基板２４（例えばモノリシックマイクロ波集積回路（ＭＭＩＣ：Monolithic Microwave Integrated Circuit）などの高周波回路基板）とを有するパッケージ部とを備える。治具基板１９０とパッケージ基板１８０とは、ボンディングワイヤ１６・１８により接続され、パッケージ基板１８０とＤＵＴ基板２４とは、ボンディングワイヤ１２・１４により接続される。

治具グランド導体層３００上面のパッケージグランド導体層２００との接続部には、テーパー状の傾斜が形成されており、パッケージグランド導体層２００の底面の治具グランド導体層３００との接続部には、治具グランド導体層３００の上面の接続部の傾斜に嵌合するように傾斜が形成されている。したがって、治具グランド導体層３００上面の接続部とパッケージグランド導体層２００の底面の接続部とは、それぞれの傾斜が嵌合するように接続される。

治具基板１９０とパッケージ基板１８０とには、高周波信号を伝送する信号ラインである線路パターン（例えばマイクロストリップ線路パターン）が設けられ、線路パターン間をボンディングワイヤ１６・１８などで接続することで、治具基板１９０とパッケージ基板１８０との間で高周波信号を伝送させる。それとともに、治具グランド導体層３００およびパッケージグランド導体層２００によりグランドパターンが形成され、治具基板１９０とパッケージ基板１８０との間でグランド電流を流すようにもしている。

ここで、一旦、図３に転じると、図３は、比較例に係るパッケージ装置であって、図３（ａ）は模式的平面構成を表し、図３（ｂ）は、図３（ａ）のＩＩ−ＩＩ線に沿う模式的断面構造を表している。また、図４は、図３（ｂ）のＡ部分の拡大図である。

比較例に係るパッケージ装置は、図３〜図４に示すように、治具グランド導体層３００と、治具グランド導体層３００上面に配置された治具基板（配線）１９０と、治具グランド導体層３００と治具基板１９０との間に形成された治具基板グランド導体層１９０ａとを有する治具部と、治具グランド導体層３００上面に配置されたパッケージグランド導体層２００と、パッケージグランド導体層２００上面の四方のうちの対向する２つの側にそれぞれ配置されたパッケージ基板（配線）１８０と、パッケージグランド導体層２００とパッケージ基板１８０との間に形成されたパッケージ基板グランド導体層１８０ａと、２つのパッケージ基板１８０の間に形成された空間部（Cavity）のパッケージグランド導体層２００上面に配置されたＤＵＴ基板２４（例えばＭＭＩＣ基板）とを有するパッケージ部とを備える。治具基板１９０とパッケージ基板１８０とは、ボンディングワイヤ１６・１８により接続され、パッケージ基板１８０とＤＵＴ基板２４とは、ボンディングワイヤ１２・１４により接続される。

治具基板１９０とパッケージ基板１８０とには、高周波信号を伝送する信号ラインである線路パターン（例えばマイクロストリップ線路パターン）が設けられ、線路パターン間をボンディングワイヤ１６・１８などで接続することで、治具基板１９０とパッケージ基板１８０との間で高周波信号を伝送させる。それとともに、治具グランド導体層３００およびパッケージグランド導体層２００によりグランドパターンが形成され、治具基板１９０とパッケージ基板１８０との間でグランド電流を流す。

図３（ｂ）および図４に示すように、治具基板１９０とパッケージ基板１８０との間には、隙間（ギャップ）部が形成されており、破線で示すように、パッケージ基板グランド導体層１８０ａ下のパッケージグランド導体層２００上面→パッケージグランド導体層２００側面→治具グランド導体層３００のギャップ部の斜面の上面→治具基板グランド導体層１９０ａ下の治具グランド導体層３００上面という経路（逆方向の流れもあり）で、グランド電流を流す。

このように、比較例に係るパッケージ装置によれば、治具基板１９０とパッケージ基板１８０との間にギャップ部が形成されているので、グランド電流の導通経路は、図４に示すように、ギャップ部を迂回させる必要がある。したがって、比較例に係るパッケージ装置の基板間グランド電流経路は、パッケージグランド導体層２００の側面の経路（その長さは約０．５ｍｍ）→治具グランド導体層３００のギャップ部上面の経路（その長さは約０．０５〜０．１ｍｍ）→治具グランド導体層３００の側面の経路（その長さは約０．５ｍｍ）といったように、経路が長くなってしまう。その結果、例えばパッケージのリターンロス（損失）が大きくなり、ＭＭＩＣのリターンロスも利得も悪化する。

再び、図１〜図２に戻って、一方、第１の実施の形態に係るパッケージ装置によれば、治具グランド導体層３００上面の接続部とパッケージグランド導体層２００の底面の接続部とは、それぞれの傾斜に嵌合するように接続されているので、治具グランド導体層３００上面の接続部とパッケージグランド導体層２００の底面の接続部との嵌合部分により、比較例に係るパッケージ装置に形成されていたようなギャップ部を、ほぼ埋めることができる。それにより、ギャップ部を迂回させるためのロスを最小限に抑えることができるので、基板間グランド電流経路は、パッケージ基板グランド導体層１８０ａ下のパッケージグランド導体層２００上面→パッケージグランド導体層２００の側面→治具グランド導体層３００のギャップ部の斜面の上面→治具基板グランド導体層１９０ａ下の治具グランド導体層３００上面という経路（逆方向の流れもあり）で済む。第１の実施の形態に係るパッケージ装置による基板間グランド電流経路の「パッケージグランド導体層２００の側面→治具グランド導体層３００のギャップ部の斜面の表面」の長さと、比較例に係るパッケージ装置による基板間グランド電流経路の「パッケージグランド導体層２００の側面→治具グランド導体層３００のギャップ部上面→治具グランド導体層３００の側面」の長さとを比較すると、第１の実施の形態に係るパッケージ装置による経路が極めて短縮されていることが明らかである。

第１の実施の形態に係るパッケージ装置によれば、治具グランド導体層３００上面の接続部とパッケージグランド導体層２００の底面の接続部との嵌合部分により、ギャップ部を埋めることができるので、双方の基板を同じ高さ位置に配置する必要がない。したがって、例えば双方の基板を同じ高さ位置に配置するために高さ位置合わせを精度よく行ったり、基板の厚さを調整したり（例えば、厚さを小さくする）といった、基板間グランド電流経路を短縮するための余分な手間が不要になる。

このように、第１の実施の形態に係るパッケージ装置によれば、簡単で効果的に基板間グランド電流経路を短縮することができ、その結果、パッケージのリターンロス（損失）を低減することができ、ＭＭＩＣのリターンロスや利得の悪化を防止することができる。

［第２の実施の形態］
第２の実施の形態に係るパッケージ装置の模式的平面構成は、図５（ａ）に示すように表され、図５（ａ）のＩＩＩ−ＩＩＩ線に沿う模式的断面構造は、図５（ｂ）に示すように表される。

第２の実施の形態に係るパッケージ装置は、第１のグランドパターンが形成された第１のグランド導体層３００と、第１のグランド導体層３００の上面に配置され、第１の線路パターンが形成された第１の基板１９０と、第１のグランド導体層３００の上面に配置され、第２のグランドパターンが形成された第２のグランド導体層２００と、第２のグランド導体層２００の上面に配置され、第２の線路パターンが形成された第２の基板１８０と、第２の基板１８０に挟まれて第２のグランド導体層２００上に配置された高周波回路基板２４と、第２のグランド導体層２００上に配置され、第２の基板１８０とＭＭＩＣ基板２４とを囲むシールリング２２０と、一端が第２の線路パターンに接続され、他端がシールリング２２０の外部に突出配置され第１の線路パターンに接続されたリード１６ａとを備える。ここで、第１のグランド導体層３００の上面の第２のグランド導体層２００との接続部には、傾斜が形成されており、第２のグランド導体層２００の底面の第１のグランド導体層３００との接続部には、第１のグランド導体層３００上面の接続部の傾斜に嵌合するように傾斜が形成されている。

第２の実施の形態に係るパッケージ装置は、例えば、リードつきドロップイン型パッケージを含むように構成され、図５に示すように、治具グランド（ＧＮＤ）導体層３００と、治具グランド導体層３００上面に配置された治具基板（配線）１９０と、治具グランド導体層３００と治具基板１９０との間に形成された治具基板グランド（ＧＮＤ）導体層１９０ａとを有する治具部と、治具グランド導体層３００上面に配置されたパッケージグランド（ＧＮＤ）導体層２００と、パッケージグランド導体層２００上面に配置された高さ調節用の導体ベースプレート２１０と、導体ベースプレート２１０の上面の四方のうちの対向する２つの側にそれぞれ配置されたパッケージ基板（配線）１８０と、２つのパッケージ基板１８０の間の導体ベースプレート２１０上に形成された空間部（Cavity）の上面に配置されたＤＵＴ基板２４（ＭＭＩＣなどの高周波回路基板）と、パッケージグランド導体層２００上に配置され、導体ベースプレート２１０とＤＵＴ基板２４とパッケージ基板１８０とを囲むシールリング２２０と、一端がパッケージ基板１８０に接続され、他端がシールリング２２０の外部に突出配置され治具基板１９０に接続されたリード１６ａとを有するパッケージ部とを備える。パッケージ基板１８０とＤＵＴ基板２４とは、ボンディングワイヤ１２・１４により接続される。治具基板１９０とパッケージ基板１８０とは、リード１６ａを介して接続される。

治具基板１９０とパッケージ基板１８０とには、高周波信号を伝送する信号ラインである線路パターン（例えばマイクロストリップ線路パターン）が設けられ、線路パターン間をリード１６ａなどで接続することで、治具基板１９０とパッケージ基板１８０との間で高周波信号を伝送させる。それとともに、治具グランド導体層３００およびパッケージグランド導体層２００によりグランドパターンが形成され、治具基板１９０とパッケージ基板１８０との間でグランド電流を流すようにもしている。

第２の実施の形態に係るパッケージ装置によれば、第１の実施の形態に係るパッケージ装置と同様に、治具グランド導体層３００上面の接続部とパッケージグランド導体層２００の底面の接続部とは、それぞれの傾斜に嵌合するように接続されているので、治具グランド導体層３００上面の接続部とパッケージグランド導体層２００の底面の接続部との嵌合部分により、比較例に係るパッケージ装置に形成されていたようなギャップ部を、ほぼ埋めることができる。それにより、ギャップ部を迂回させるためのロスを最小限に抑えることができるので、基板間グランド電流経路は、パッケージグランド導体層２００上面→パッケージグランド導体層２００側面→治具グランド導体層３００のギャップ部の斜面の上面→治具基板グランド導体層１９０ａ下の治具グランド導体層３００上面という経路（逆方向の流れもあり）で済む。第２の実施の形態に係るパッケージ装置による基板間グランド電流経路の「パッケージグランド導体層２００の側面→治具グランド導体層３００のギャップ部の斜面の表面」の長さと、比較例に係るパッケージ装置による基板間グランド電流経路の「パッケージグランド導体層２００の側面→治具グランド導体層３００のギャップ部上面→治具グランド導体層３００の側面」の長さとを比較すると、第２の実施の形態に係るパッケージ装置による経路が極めて短縮されていることが明らかである。

第２の実施の形態に係るパッケージ装置によれば、治具グランド導体層３００上面の接続部とパッケージグランド導体層２００の底面の接続部との嵌合部分により、ギャップ部を埋めることができるので、双方の基板を同じ高さ位置に配置する必要がない。したがって、例えば双方の基板を同じ高さ位置に配置するために高さ位置合わせを精度よく行ったり、基板の厚さを調整したり（例えば、厚さを小さくする）といった、基板間グランド電流経路を短縮するための余分な手間が不要になる。

このように、第２の実施の形態に係るパッケージ装置によれば、基板間グランド電流経路を簡単で効果的に短縮することができ、その結果、パッケージのリターンロス（損失）を低減することができ、ＭＭＩＣのリターンロスや利得の悪化を防止することができる。

（半導体素子構造）
第１〜第２の実施の形態に係るパッケージ装置のＤＵＴ基板２４に搭載される半導体装置１４０の模式的平面パターン構成の拡大図は、図６（ａ）に示すように表され、図６（ａ）のＪ部分の拡大図は、図６（ｂ）に示すように表される。また、第１〜第２の実施の形態に係るパッケージ装置のＤＵＴ基板２４に搭載される半導体装置１４０の構成例１〜４であって、図６（ｂ）のＩＶ−ＩＶ線に沿う模式的断面構成例１〜４は、それぞれ図７〜図１０に示すように表される。

第１〜第２の実施の形態に係るパッケージ装置のＤＵＴ基板２４に搭載される半導体装置１４０において、複数のＦＥＴセルＦＥＴ１〜ＦＥＴ１０は、図６〜図１０に示すように、半絶縁性基板１１０と、半絶縁性基板１１０の第１表面に配置され、それぞれ複数のフィンガーを有するゲートフィンガー電極１２４、ソースフィンガー電極１２０およびドレインフィンガー電極１２２と、半絶縁性基板１１０の第１表面に配置され、ゲートフィンガー電極１２４、ソースフィンガー電極１２０およびドレインフィンガー電極１２２ごとに複数のフィンガーをそれぞれ束ねて形成した複数のゲート端子電極Ｇ１，Ｇ２，…，Ｇ１０、複数のソース端子電極Ｓ１１，Ｓ１２，Ｓ２１，Ｓ２２，…，Ｓ１０１，Ｓ１０２およびドレイン端子電極Ｄ１，Ｄ２，…，Ｄ１０と、ソース端子電極Ｓ１１，Ｓ１２，Ｓ２１，Ｓ２２，…，Ｓ１０１，Ｓ１０２の下部に配置されたＶＩＡホールＳＣ１１，ＳＣ１２，ＳＣ２１，ＳＣ２２，…，ＳＣ１０１，ＳＣ１０２と、半絶縁性基板１１０の第１表面と反対側の第２表面に配置され、ソース端子電極Ｓ１１，Ｓ１２，Ｓ２１，Ｓ２２，…，Ｓ１０１，Ｓ１０２に対してＶＩＡホールＳＣ１１，ＳＣ１２，ＳＣ２１，ＳＣ２２，…，ＳＣ１０１，ＳＣ１０２を介して接続された接地電極（図示省略）とを備える。

ゲート端子電極Ｇ１，Ｇ２，…，Ｇ１０には、ボンディングワイヤが接続され、ドレイン端子電極Ｄ１，Ｄ２，…，Ｄ１０には、ボンディングワイヤが接続され、ソース端子電極Ｓ１１，Ｓ１２，Ｓ２１，Ｓ２２，…，Ｓ１０１，Ｓ１０２の下部には、ＶＩＡホールＳＣ１１，ＳＣ１２，ＳＣ２１，ＳＣ２２，…，ＳＣ１０１，ＳＣ１０２が形成され、ＶＩＡホールＳＣ１１，ＳＣ１２，ＳＣ２１，ＳＣ２２，…，ＳＣ１０１，ＳＣ１０２の内壁に形成されたバリア金属層（図示省略）およびバリア金属層上に形成され、ＶＩＡホールを充填する充填金属層（図示省略）を介してソース端子電極Ｓ１１，Ｓ１２，Ｓ２１，Ｓ２２，…，Ｓ１０１，Ｓ１０２は、接地電極（図示省略）に接続されている。

半絶縁性基板１１０は、ＧａＡｓ基板、ＳｉＣ基板、ＧａＮ基板、ＳｉＣ基板上にＧａＮエピタキシャル層を形成した基板、ＳｉＣ基板上にＧａＮ／ＡｌＧａＮからなるヘテロ接合エピタキシャル層を形成した基板、サファイア基板、若しくはダイヤモンド基板のいずれかである。

（構造例１）
第１〜第２の実施の形態に係るパッケージ装置のＤＵＴ基板２４に搭載される半導体装置１４０のＦＥＴセルの構成例１は、図７に示すように、半絶縁性基板１１０と、半絶縁性基板１１０上に配置された窒化物系化合物半導体層１１２と、窒化物系化合物半導体層１１２上に配置されたアルミニウム窒化ガリウム層（Ａｌ_xＧａ_1-xＮ）（０．１≦ｘ≦１）１１８と、アルミニウム窒化ガリウム層（Ａｌ_xＧａ_1-xＮ）（０．１≦ｘ≦１）１１８上に配置されたソースフィンガー電極（Ｓ）１２０、ゲートフィンガー電極（Ｇ）１２４およびドレインフィンガー電極（Ｄ）１２２とを備える。窒化物系化合物半導体層１１２とアルミニウム窒化ガリウム層（Ａｌ_xＧａ_1-xＮ）（０．１≦ｘ≦１）１１８との界面には、２次元電子ガス（２ＤＥＧ：Two Dimensional Electron Gas）層１１６が形成されている。図７に示す構成例１では、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）が示されている。

（構造例２）
第１〜第２の実施の形態に係るパッケージ装置のＤＵＴ基板２４に搭載される半導体装置１４０のＦＥＴセルの構成例２は、図８に示すように、半絶縁性基板１１０と、半絶縁性基板１１０上に配置された窒化物系化合物半導体層１１２と、窒化物系化合物半導体層１１２上に配置されたソース領域１２６およびドレイン領域１２８と、ソース領域１２６上に配置されたソースフィンガー電極（Ｓ）１２０、窒化物系化合物半導体層１１２上に配置されたゲートフィンガー電極（Ｇ）１２４およびドレイン領域１２８上に配置されたドレインフィンガー電極（Ｄ）１２２とを備える。窒化物系化合物半導体層１１２とゲートフィンガー電極（Ｇ）１２４との界面には、ショットキーコンタクト（Schottky Contact）が形成されている。図８に示す構成例２では、金属−半導体電界効果トランジスタ（ＭＥＳＦＥＴ：Metal Semiconductor Field Effect Transistor）が示されている。

（構造例３）
第１〜第２の実施の形態に係るパッケージ装置のＤＵＴ基板２４に搭載される半導体装置１４０のＦＥＴセルの構成例３は、図９に示すように、半絶縁性基板１１０と、半絶縁性基板１１０上に配置された窒化物系化合物半導体層１１２と、窒化物系化合物半導体層１１２上に配置されたアルミニウム窒化ガリウム層（Ａｌ_xＧａ_1-xＮ）（０．１≦ｘ≦１）１１８と、アルミニウム窒化ガリウム層（Ａｌ_xＧａ_1-xＮ）（０．１≦ｘ≦１）１１８上に配置されたソースフィンガー電極（Ｓ）１２０およびドレインフィンガー電極（Ｄ）１２２と、アルミニウム窒化ガリウム層（Ａｌ_xＧａ_1-xＮ）（０．１≦ｘ≦１）１１８上のリセス部に配置されたゲートフィンガー電極（Ｇ）１２４とを備える。窒化物系化合物半導体層１１２とアルミニウム窒化ガリウム層（Ａｌ_xＧａ_1-xＮ）（０．１≦ｘ≦１）１１８との界面には、２ＤＥＧ層１１６が形成されている。図９に示す構成例３では、ＨＥＭＴが示されている。

（構造例４）
第１〜第２の実施の形態に係るパッケージ装置のＤＵＴ基板２４に搭載される半導体装置１４０のＦＥＴセルの構成例４は、図１０に示すように、半絶縁性基板１１０と、半絶縁性基板１１０上に配置された窒化物系化合物半導体層１１２と、窒化物系化合物半導体層１１２上に配置されたアルミニウム窒化ガリウム層（Ａｌ_xＧａ_1-xＮ）（０．１≦ｘ≦１）１１８と、アルミニウム窒化ガリウム層（Ａｌ_xＧａ_1-xＮ）（０．１≦ｘ≦１）１１８上に配置されたソースフィンガー電極（Ｓ）１２０およびドレインフィンガー電極（Ｄ）１２２と、アルミニウム窒化ガリウム層（Ａｌ_xＧａ_1-xＮ）（０．１≦ｘ≦１）１１８上の２段リセス部に配置されたゲートフィンガー電極１２４とを備える。窒化物系化合物半導体層１１２とアルミニウム窒化ガリウム層（Ａｌ_xＧａ_1-xＮ）（０．１≦ｘ≦１）１１８との界面には、２ＤＥＧ層１１６が形成されている。図１０に示す構成例４では、ＨＥＭＴが示されている。

また、上記の構成例１〜４においては、活性領域以外の窒化物系化合物半導体層１１２を電気的に不活性な素子分離領域として用いている。ここで、活性領域とは、ソースフィンガー電極１２０、ゲートフィンガー電極１２４およびドレインフィンガー電極１２２の直下の２ＤＥＧ層１１６、ソースフィンガー電極１２０とゲートフィンガー電極１２４間およびドレインフィンガー電極１２２とゲートフィンガー電極１２４間の２ＤＥＧ層１１６からなる。

素子分離領域の他の形成方法としては、アルミニウム窒化ガリウム層（Ａｌ_xＧａ_1-xＮ）（０．１≦ｘ≦１）１８および窒化物系化合物半導体層１１２の深さ方向の一部まで、イオン注入により形成することもできる。イオン種としては、例えば、窒素（Ｎ）、アルゴン（Ａｒ）などを適用することができる。また、イオン注入に伴うドーズ量は、例えば、約１×１０¹⁴（ｉｏｎｓ／ｃｍ²）であり、加速エネルギーは、例えば、約１００ｋｅＶ〜２００ｋｅＶである。

素子分離領域上およびデバイス表面上には、パッシベーション用の絶縁層（図示省略）が形成されている。この絶縁層としては、例えば、ＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）法によって堆積された窒化膜、アルミナ（Ａｌ₂Ｏ₃）膜、酸化膜（ＳｉＯ₂）、酸窒化膜（ＳｉＯＮ）などで形成することができる。

ソースフィンガー電極１２０およびドレインフィンガー電極１２２は、例えば、Ｔｉ／Ａｌなどで形成される。ゲートフィンガー電極１２４は、例えばＮｉ／Ａｕなどで形成することができる。

なお、半導体装置１４０において、ゲートフィンガー電極１２４、ソースフィンガー電極１２０およびドレインフィンガー電極１２２の長手方向のパターン長は、動作周波数が高くなるにつれて、短く設定される。例えば、ミリ波帯においては、パターン長は、約２５μｍ〜５０μｍである。

また、ソースフィンガー電極１２０の幅は、例えば、約４０μｍ程度であり、ソース端子電極Ｓ１１，Ｓ１２，Ｓ２１，Ｓ２２，…，Ｓ１０１，Ｓ１０２の幅は、例えば、約１００μｍ程度である。また、ＶＩＡホールＳＣ１１，ＳＣ１２，ＳＣ２１，ＳＣ２２，…，ＳＣ１０１，ＳＣ１０２の形成幅は、例えば、約１０μｍ〜４０μｍ程度である。

第１〜第２の実施の形態に係るパッケージ装置のＤＵＴ基板２４に搭載される別の半導体装置１５０の模式的平面パターン構成は、図１１に示すように、ＤＵＴ基板２４上に配置され、それぞれ複数のフィンガーを有するゲートフィンガー電極１２４、ソースフィンガー電極１２０およびドレインフィンガー電極１２２と、ＤＵＴ基板２４上に配置され、ゲートフィンガー電極１２４、ドレインフィンガー電極１２２ごとに複数のフィンガーをそれぞれ束ねて形成したゲート端子電極Ｇおよびドレイン端子電極Ｄと、ＤＵＴ基板２４上に配置され、ソースフィンガー電極１２０の複数のフィンガーをそれぞれオーバーレイコンタクトにより接続したソース端子電極Ｓとを備える。

以上説明した実施形態によれば、基板間の高精度の高さ位置合わせなどを必要とせずに基板間のグランド電流の経路長を短くでき、高周波性能の優れたパッケージ装置を提供することができる。

［その他の実施の形態］
実施の形態に係るパッケージ装置を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。この実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

なお、実施の形態に係るパッケージ装置に搭載される半導体装置としては、ＦＥＴ、ＨＥＭＴに限らず、ＬＤＭＯＳ（Laterally Diffused Metal-Oxide-Semiconductor Field Effect Transistor）やヘテロ接合バイポーラトランジスタ（ＨＢＴ：Hetero-junction Bipolar Transistor）などの増幅素子なども適用できることは言うまでもない。

このように、ここでは記載していない様々な実施の形態などを含む。

１２、１４、１６、１８…ボンディングワイヤ
１６ａ…リード
２４…被試験デバイス（ＤＵＴ）基板（高周波回路基板）
１１０…半絶縁性基板
１１２…窒化物系化合物半導体層（ＧａＮエピタキシャル成長層）
１１６…２次元電子ガス（２ＤＥＧ）層
１１８…アルミニウム窒化ガリウム層（Ａｌ_xＧａ_1-xＮ）（０．１≦ｘ≦１）
１２０…ソースフィンガー電極
１２２…ドレインフィンガー電極
１２４…ゲートフィンガー電極
１２６…ソース領域
１２８…ドレイン領域
１４０、１５０…半導体装置（ＦＥＴ）
１８０…パッケージ基板（配線）（第２の基板）
１８０ａ…パッケージ基板グランド導体層
１９０…治具基板（配線）（第１の基板）
１９０ａ…治具基板グランド導体層
２００…パッケージグランド導体層（第２のグランド導体層）
２１０…導体ベースプレート
２２０…シールリング
３００…治具グランド導体層（第１のグランド導体層）
Ｇ，Ｇ１，Ｇ２，…，Ｇ１０…ゲート端子電極
Ｓ，Ｓ１１，Ｓ１２，…，Ｓ１０１，Ｓ１０２…ソース端子電極
Ｄ，Ｄ１，Ｄ２，…，Ｄ１０…ドレイン端子電極
ＳＣ０、ＳＣ１１，ＳＣ１２，…，ＳＣ９１，ＳＣ９２，ＳＣ１０１，ＳＣ１０２…ＶＩＡホール

Claims

第１のグランドパターンが形成された第１のグランド導体層と、
前記第１のグランド導体層の上面に配置され、第１の線路パターンが形成された第１の基板と、
前記第１のグランド導体層の上面に配置され、第２のグランドパターンが形成された第２のグランド導体層と、
前記第２のグランド導体層の上面に配置され、第２の線路パターンが形成された第２の基板と、
前記第１の線路パターンと前記第２の線路パターンとを接続する第１のボンディングワイヤと
を備え、前記第１のグランド導体層の上面の前記第２のグランド導体層との接続部には、傾斜が形成されており、前記第２のグランド導体層の底面の前記第１のグランド導体層との接続部には、前記第１のグランド導体層上面の前記接続部の前記傾斜に嵌合するように傾斜が形成されていることを特徴とするパッケージ装置。
前記第２の基板に挟まれて前記第２のグランド導体層の上面に配置された高周波回路基板と、
前記第２の線路パターンと前記高周波回路基板とを接続する第２のボンディングワイヤと
をさらに備えることを特徴とする請求項１に記載のパッケージ装置。
前記第１のボンディングワイヤを介して、前記第１の基板と前記第２の基板との間で高周波信号が伝送されることを特徴とする請求項１または２に記載のパッケージ装置。
第１のグランドパターンが形成された第１のグランド導体層と、
前記第１のグランド導体層の上面に配置され、第１の線路パターンが形成された第１の基板と、
前記第１のグランド導体層の上面に配置され、第２のグランドパターンが形成された第２のグランド導体層と、
前記第２のグランド導体層の上面に配置され、第２の線路パターンが形成された第２の基板と、
前記第２の基板に挟まれて前記第２のグランド導体層上に配置された高周波回路基板と、
前記第２のグランド導体層上に配置され、前記第２の基板と前記高周波回路基板とを囲むシールリングと、
一端が前記第２の線路パターンに接続され、他端が前記シールリングの外部に突出配置され前記第１の線路パターンに接続されたリードと
を備え、前記第１のグランド導体層の上面の前記第２のグランド導体層との接続部には、傾斜が形成されており、前記第２のグランド導体層の底面の前記第１のグランド導体層との接続部には、前記第１のグランド導体層上面の前記接続部の前記傾斜に嵌合するように傾斜が形成されていることを特徴とするパッケージ装置。
前記リードを介して、前記第１の基板と前記第２の基板との間で高周波信号が伝送されることを特徴とする請求項４に記載のパッケージ装置。
前記第１のグランド導体層の上面の接続部に形成される傾斜は、テーパー状の傾斜であることを特徴とする請求項１〜５の内、いずれか１項に記載のパッケージ装置。
前記第２の基板下の前記第２のグランド導体層の上面、前記第２のグランド導体層の側面、前記第１のグランド導体層の前記斜面の上面、前記第１の基板下の前記第１のグランド導体層という経路で、前記第１の基板と前記第２の基板との間でグランド電流が流れることを特徴とする請求項１〜６の内、いずれか１項に記載のパッケージ装置。