JP2013110485A - Oscillator - Google Patents
Oscillator Download PDFInfo
- Publication number
- JP2013110485A JP2013110485A JP2011252241A JP2011252241A JP2013110485A JP 2013110485 A JP2013110485 A JP 2013110485A JP 2011252241 A JP2011252241 A JP 2011252241A JP 2011252241 A JP2011252241 A JP 2011252241A JP 2013110485 A JP2013110485 A JP 2013110485A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- terminal
- capacitor
- variable resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
【課題】簡易な構成で、三角波波形とのこぎり波波形とを発振可能な発振器を提供すること。
【解決手段】トランジスタ２がオンすると、トランジスタ４はオフする。これに応答して、コンデンサ５が電流Ｉ２で充電されて、コンデンサ５の電圧Ｖ１がリニアに上昇する。そして、Ｖ１がシュミットトリガの上側しきい値を上回ると、反転回路６の出力が反転される。この結果、今度は、トランジスタ４がオンし、トランジスタ２がオフとなる。これに応答して、コンデンサ５の電圧Ｖ１が電流Ｉ４で放電されてＶ１がリニアに下降する。そして、Ｖ１がシュミットトリガの下側しきい値を下回ると、反転回路６の出力が反転される。このような動作が繰り返されて、コンデンサ５の充電および放電が繰り返されることにより、出力端子１０からは発振波形が出力される。
【選択図】図１To provide an oscillator capable of oscillating a triangular waveform and a sawtooth waveform with a simple configuration.
When a transistor is turned on, the transistor is turned off. In response to this, the capacitor 5 is charged with the current I2, and the voltage V1 of the capacitor 5 increases linearly. When V1 exceeds the upper threshold value of the Schmitt trigger, the output of the inverting circuit 6 is inverted. As a result, this time, the transistor 4 is turned on and the transistor 2 is turned off. In response to this, the voltage V1 of the capacitor 5 is discharged by the current I4, and V1 falls linearly. When V1 falls below the lower threshold of the Schmitt trigger, the output of the inverting circuit 6 is inverted. Such an operation is repeated, and charging and discharging of the capacitor 5 are repeated, whereby an oscillation waveform is output from the output terminal 10.
[Selection] Figure 1
Description
本発明は、「三角波波形」と「のこぎり波波形」とを発振可能な発振器に関する。 The present invention relates to an oscillator capable of oscillating a “triangular waveform” and a “sawtooth waveform”.
三角波を発振する三角波発振回路は様々なものが提案されており、例えば、コンデンサの充電電流および放電電流を、制御回路に設けた電流ミラー回路を構成するトランジスタ（Ｔｒ）と抵抗（Ｒ）とからなる「基準電流回路」の電流Ｉ０に比例した電流値に設定し、発振電圧の上限電圧と下限電圧の差電圧を、この「基準電流回路」の電流Ｉ０の電流値の変化に対応して変化するように制御する発振電圧設定回路を設けたものが提案されている（例えば、特許文献１参照。）。この三角波発振回路は、特に半導体集積回路として形成される三角波発振回路において、回路を構成する各抵抗の抵抗値のばらつきによる発振周波数のばらつきを低減することを目的とするものである。 Various triangular wave oscillation circuits that oscillate a triangular wave have been proposed. For example, a charging current and a discharging current of a capacitor are obtained from a transistor (Tr) and a resistor (R) that constitute a current mirror circuit provided in a control circuit. Is set to a current value proportional to the current I0 of the “reference current circuit”, and the difference voltage between the upper limit voltage and the lower limit voltage of the oscillation voltage changes corresponding to the change in the current value of the current I0 of the “reference current circuit”. There has been proposed a circuit provided with an oscillation voltage setting circuit for controlling to do so (for example, see Patent Document 1). This triangular wave oscillation circuit is intended to reduce variation in oscillation frequency due to variation in resistance values of resistors constituting the circuit, particularly in a triangular wave oscillation circuit formed as a semiconductor integrated circuit.
しかしながら、この三角波発振回路にあっては、制御回路と発振電圧設定回路とを個別に構成しその分、回路規模が大きくなるという問題があった。また、音楽分野におけるシンセサイザを構築する際、ＬＦＯ（低周波発振器）を用いることが多い。このＬＦＯは、その信号を用いて音量、ピッチ等に変調（モデュレーション）を施し、周期的な揺れを与えることによって、ビブラート等の効果付加を行うものである。このＬＦＯが発振する三角波波形として、通常の二等辺三角形のみならず、「二等辺三角形と頂点の高さが同じで、且つ、二辺の長さが異なる三角形波形（換言すれば、のこぎり波）」をも発振することが望まれていた。つまり、一つの発振器で「三角波波形」も「のこぎり波波形」も発振可能な発振器の提供が望まれていた。また、仮に一つの発振器で両波形を発振可能な回路を実現しても発振周波数の可変範囲を広く設定することは従来技術では不可能であり、コンデンサの充放電の時定数の影響で波形の直線性を確保することが困難であった。 However, in this triangular wave oscillation circuit, there is a problem that the control circuit and the oscillation voltage setting circuit are individually configured, and the circuit scale is increased accordingly. Also, when building a synthesizer in the music field, an LFO (low frequency oscillator) is often used. This LFO performs modulation (modulation) on the volume, pitch, etc. using the signal, and adds effects such as vibrato by giving periodic fluctuations. This triangular wave waveform oscillated by this LFO includes not only a regular isosceles triangle but also a triangle waveform (in other words, a sawtooth wave) having the same height as the isosceles triangle and the two sides having different lengths. "Was also desired to oscillate. In other words, it has been desired to provide an oscillator that can oscillate both a “triangular waveform” and a “sawtooth waveform” with a single oscillator. Also, even if a circuit that can oscillate both waveforms with a single oscillator is realized, it is impossible with the conventional technology to set a wide variable range of oscillation frequency, and the waveform is affected by the time constant of capacitor charge / discharge. It was difficult to ensure linearity.
本発明は、かかる従来の課題を解決するためになされたもので、簡易な構成で、波形の直線性を維持しつつ周波数範囲も広く設定可能な、三角波波形とＳＡＷ波形（のこぎり波波形）とを発振可能な発振器を提供することを目的とする。 The present invention has been made to solve such a conventional problem, and has a simple configuration, a triangular waveform and a SAW waveform (sawtooth waveform), which can set a wide frequency range while maintaining linearity of the waveform, and An object of the present invention is to provide an oscillator that can oscillate.
上記目的を達成するために、本発明は、１対のＰＮＰ型トランジスタ（Ｑ１、Ｑ２）からなる第１の電流ミラー回路（１００）と、１対のＮＰＮ型トランジスタ（Ｑ３、Ｑ４）からなる第２の電流ミラー回路（２００）とを、双方の１対のトランジスタ（Ｑ１、Ｑ２とＱ３、Ｑ３）同士が対応するように接続されており、
一端が接地されたコンデンサ（Ｃ）と、このコンデンサ（Ｃ）の他端の電圧を反転出力するシュミットトリガ機能付きの第１の反転回路（６）と、この第１の反転回路（６）の出力電圧を反転出力する第２の反転回路（７）と、この第２の反転回路（７）の出力側にその一端（ｂ）が接続されると共にその他端（ａ）が前記第１の反転回路（６）の出力側に接続された第１の可変抵抗（２０）と、を備え、
前記第１の電流ミラー回路（１００）の１対のＰＮＰ型トランジスタ（Ｑ１、Ｑ２）の内の一方のＰＮＰ型トランジスタ（Ｑ２）のコレクタと前記コンデンサ（Ｃ）の前記他端とが接続されていると共に、他方のＰＮＰ型トランジスタ（Ｑ１）のコレクタには第２の可変抵抗（１０）の一端（ｄ）が接続され、且つ、前記第２のミラー回路（２００）の１対のＮＰＮ型トランジスタ（Ｑ３、Ｑ４）の内の一方のＮＰＮ型トランジスタ（Ｑ４）のコレクタと前記コンデンサ（Ｃ）の前記他端とが接続されていると共に、他方のＮＰＮ型トランジスタ（Ｑ３）のコレクタには第２の可変抵抗（１０）の他端（ｃ）が接続されており、
更に、前記一方のＰＮＰ型トランジスタ（Ｑ２）のエミッタ端子には、前記第１の可変抵抗（２０）の真ん中の端子（ｅ）が接続されていると共に、前記一方のＮＰＮ型トランジスタ（Ｑ４）のエミッタが接続されている構成とした。
In order to achieve the above object, the present invention provides a first current mirror circuit (100) comprising a pair of PNP transistors (Q1, Q2) and a first current mirror circuit (100, Q4) comprising a pair of NPN transistors (Q3, Q4). The two current mirror circuits (200) are connected so that the pair of transistors (Q1, Q2 and Q3, Q3) of both correspond to each other.
A capacitor (C) having one end grounded, a first inverting circuit (6) with a Schmitt trigger function for inverting and outputting the voltage at the other end of the capacitor (C), and the first inverting circuit (6). A second inverting circuit (7) for inverting and outputting the output voltage, and one end (b) thereof is connected to the output side of the second inverting circuit (7), and the other end (a) is the first inversion. A first variable resistor (20) connected to the output side of the circuit (6),
The collector of one PNP transistor (Q2) of the pair of PNP transistors (Q1, Q2) of the first current mirror circuit (100) is connected to the other end of the capacitor (C). In addition, one end (d) of the second variable resistor (10) is connected to the collector of the other PNP transistor (Q1), and a pair of NPN transistors of the second mirror circuit (200) The collector of one NPN transistor (Q4) in (Q3, Q4) and the other end of the capacitor (C) are connected, and the collector of the other NPN transistor (Q3) The other end (c) of the variable resistor (10) is connected,
Furthermore, the middle terminal (e) of the first variable resistor (20) is connected to the emitter terminal of the one PNP transistor (Q2), and the emitter terminal of the one NPN transistor (Q4). The emitter is connected.
また、第１の電流ミラー回路（１００）と第２の電流ミラー回路（２００）とのより詳細な接続構成は、前記第１の電流ミラー回路（１００）の前記一方のＰＮＰ型トランジスタ（Ｑ２）のコレクタと前記第２の電流ミラー回路（２００）の前記一方のＮＰＮ型トランジスタ（Ｑ４）のコレクタとが接続されていると共に、前記第１の電流ミラー回路（１００）の前記他方のＰＮＰ型トランジスタ（Ｑ１）のコレクタと前記第２の電流ミラー回路（２００）の前記他方のＮＰＮ型トランジスタ（Ｑ３）のコレクタとが接続され、更に、前記第２の電流ミラー回路（２００）の前記他方のＮＰＮ型トランジスタ（Ｑ３）のエミッタが接地されると共に、前記第１の電流ミラー回路（１００）の前記他方のＰＮＰ型トランジスタ（Ｑ１）のエミッタに定電圧が印加されている構成である。 A more detailed connection configuration between the first current mirror circuit (100) and the second current mirror circuit (200) is the one PNP transistor (Q2) of the first current mirror circuit (100). Is connected to the collector of the one NPN transistor (Q4) of the second current mirror circuit (200) and the other PNP transistor of the first current mirror circuit (100). The collector of (Q1) and the collector of the other NPN transistor (Q3) of the second current mirror circuit (200) are connected, and the other NPN of the second current mirror circuit (200) is further connected. And the emitter of the other PNP transistor (Q1) of the first current mirror circuit (100) is grounded. In a configuration in which a constant voltage is applied.
また、この発振器において、前記第２の可変抵抗の（１０）の真ん中の端子（ｆ）には第２の定電圧（ＶＤＤ／２）を印加している。そして、第１の可変抵抗（２０）のつまみを回しきっても発振条件を満たすように、前記第１の可変抵抗（２０）の前記一端（ｂ）と前記第２の反転回路との間に抵抗（Ｒ）を設けるのが好ましい。そして、上記発振器において、ノイズによる誤動作等を防止するため、前記第２の反転回路（７）はシュミットトリガ機能を有したものとすることが好ましい。 In this oscillator, a second constant voltage (VDD / 2) is applied to the middle terminal (f) of the second variable resistor (10). And between the one end (b) of the first variable resistor (20) and the second inverting circuit so that the oscillation condition is satisfied even if the knob of the first variable resistor (20) is fully turned. It is preferable to provide a resistance (R). In the oscillator, it is preferable that the second inversion circuit (7) has a Schmitt trigger function in order to prevent malfunction due to noise.
本発明によれば、簡易な構成で、波形の直線性を維持しつつ周波数範囲も広く設定可能で、三角波波形とのこぎり波波形とを発振可能な発振器を提供することができるという効果が得られる。 According to the present invention, it is possible to provide an oscillator capable of setting a wide frequency range while maintaining the linearity of a waveform with a simple configuration and capable of oscillating a triangular waveform and a sawtooth waveform. .
以下、本発明の実施の形態について図面を参照しつつ説明する。図１は本発明の実施形態である発振器３００の回路構成図である。 Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a circuit configuration diagram of an oscillator 300 according to an embodiment of the present invention.
（構成）
先ず、この発振器３００は、１対のＰＮＰ型トランジスタ１（Ｑ１）、２（Ｑ２）からなる第１の電流ミラー回路１００と、１対のＮＰＮ型トランジスタ３（Ｑ３）、４（Ｑ４）からなる第２の電流回路２００とを双方の１対のトランジスタ（Ｑ１、Ｑ２とＱ３、Ｑ４）同士が対応するように接続された回路系を有している。なお、この発振器３００においては、トランジスタ１（Ｑ１）とトランジスタ２（Ｑ２）との特性が等しく、且つ、トランジスタ３（Ｑ３）とトランジスタ４（Ｑ４）との特性が等しいものとする。ＰＮＰ型トランジスタ１（Ｑ１）のエミッタには定電圧（電圧値：ＶＤＤ）が印加され、そのベースとそのコレクタは接続されている。また、ＰＮＰ型トランジスタ２（Ｑ２）のエミッタは、可変抵抗２０（ＶＲ２：第１の可変抵抗）の真ん中の端子ｅと接続されている。そして、両トランジスタ１（Ｑ１）とトランジスタ２（Ｑ２）とは互いにベースで接続されているため、ＰＮＰ型トランジスタ１（Ｑ１）とＰＮＰ型トランジスタ２（Ｑ２）とで電流ミラー回路１００が構成されている。そして、「Ｖ４＝ＶＤＤ」の時、ＰＮＰ型トランジスタ１（Ｑ１）のコレクタ電流Ｉ１とＰＮＰ型トランジスタ２（Ｑ２）のコレクタ電流Ｉ２とは等しくなる。
(Constitution)
First, the oscillator 300 includes a first
また、ＮＰＮ型トランジスタ３（Ｑ３）のエミッタは接地され、そのベースとそのコレクタは接続されている。更に、このＰＮＰ型トランジスタ３（Ｑ３）のベースと、ＮＰＮ型トランジスタ４（Ｑ４）のベースとは接続されているため、ＮＰＮ型トランジスタ３（Ｑ３）とＮＰＮ型トランジスタ４（Ｑ４）とで電流ミラー回路２００が構成されている。そして、「Ｖ４＝０」の時、ＮＰＮ型トランジスタ３（Ｑ３）のコレクタ電流Ｉ３とＮＰＮ型トランジスタ４（Ｑ４）のコレクタ電流Ｉ４とは等しくなる。 The emitter of the NPN transistor 3 (Q3) is grounded, and its base and its collector are connected. Further, since the base of the PNP transistor 3 (Q3) and the base of the NPN transistor 4 (Q4) are connected, a current mirror is formed between the NPN transistor 3 (Q3) and the NPN transistor 4 (Q4). A circuit 200 is configured. When “V4 = 0”, the collector current I3 of the NPN transistor 3 (Q3) is equal to the collector current I4 of the NPN transistor 4 (Q4).
更に、第１の電流ミラー回路１００のＰＮＰ型トランジスタ１（Ｑ１）のコレクタと可変抵抗１０（ＶＲ１：第２の可変抵抗）の一端ｄとが接続されていると共に、第２の電流ミラー回路２００のＮＰＮ型トランジスタ３（Ｑ３）のコレクタと可変抵抗１０の他端ｃとが接続されており、更に、可変抵抗１０の真ん中の端子ｆには定電圧（電圧値：ＶＤＤ／２）が印加されている。また、ＮＰＮ型トランジスタ４（Ｑ４）のコレクタは、一端が接地されたコンデンサ５（Ｃ）の他端に接続されており、この接続点（コンデンサ５（Ｃ）の他端）には第１の電流ミラー回路１００のＰＮＰ型トランジスタ２（Ｑ２）のコレクタも接続されている。更に、このＰＮＰ型トランジスタ２（Ｑ２）のエミッタは、第１の電流ミラー回路１００のＰＮＰ型トランジスタ２（Ｑ２）のエミッタとも接続されている。
Further, the collector of the PNP transistor 1 (Q1) of the first
また、コンデンサ５（Ｃ）の他端（接地している端子の反対端子）には、このコンデンサ５（Ｃ）の他端の電圧Ｖ１を反転出力するシュミットトリガ機能付きの反転回路６（第１の反転回路）の入力端子が接続され、この反転回路６の出力側には、入力電圧を反転出力する反転回路７（第２の反転回路）が更に接続されている。そして、この反転回路７の出力側に抵抗８（Ｒ）を介して、可変抵抗２０（ＶＲ２：第１の可変抵抗）の一端ｂが接続されていると共に、可変抵抗２０（ＶＲ２）の他端ａが反転回路６の出力側に接続されている。なお、コンデンサ５（Ｃ）の端子（又は反転回路６の入力端）には出力端子１０が接続されていて、この出力端子１０から三角波波形やＳＡＷ波形（のこぎり波波形）が出力される。また、反転回路６および反転回路７は、ＣＭＯＳで構成されているので、それらの入力電流が少なく、しかも、出力電圧の範囲が略電源電圧まで上昇可能であるという利点を有する。なお、反転回路７は必ずしもシュミットトリガ機能を有するものである必要はないが、シュミットトリガ機能を有する構成とすれば回路動作を安定させることができる。
Further, the other end of the capacitor 5 (C) (the terminal opposite to the grounded terminal) has an inversion circuit 6 with a Schmitt trigger function (first output) that inverts and outputs the voltage V1 at the other end of the capacitor 5 (C). And an inverting circuit 7 (second inverting circuit) for inverting and outputting the input voltage is further connected to the output side of the inverting circuit 6. One end b of a variable resistor 20 (VR2: first variable resistor) is connected to the output side of the inverting
（発振動作）
コンデンサ５（Ｃ）の電圧をＶ１とする。ここで電源を投入すると（具体的には定電圧ＶＤＤ、ＶＤＤ／２を印加して所要の回路素子に電圧を印加する）、電源投入直後のＶ１は「０（Ｖ）」である。したがって、トランジスタ２（Ｑ２）がオンし、トランジスタ４（Ｑ４）はオフとなる。すると、コンデンサ５（Ｃ）がＰＮＰ型トランジスタ２（Ｑ２）のコレクタ電流である電流Ｉ２で充電されＶ１がリニアに上昇する（この時、Ｉ４＝０）。そして、Ｖ１がシュミットトリガの上側しきい値を上回ると、反転回路６の出力が反転される。この結果、今度は、トランジスタ４（Ｑ４）がオンし、トランジスタ２（Ｑ２）がオフとなる。すると、コンデンサ５（Ｃ）の電圧がＮＰＮ型トランジスタ４（Ｑ４）のコレクタ電流である電流Ｉ４で放電されて、Ｖ１がリニアに下降する（この時、Ｉ２＝０）。そして、Ｖ１がシュミットトリガの下側しきい値を下回ると、反転回路６の出力が反転される。このような動作が繰り返されて、コンデンサ５（Ｃ）の充電および放電が繰り返されることにより、出力端子１０からは三角波やのこぎり波が出力される。なお、三角波やのこぎり波が出力されることについては後述する。
(Oscillation operation)
The voltage of the capacitor 5 (C) is set to V1. When the power is turned on (specifically, voltages are applied to the required circuit elements by applying constant voltages VDD and VDD / 2), V1 immediately after the power is turned on is “0 (V)”. Therefore, the transistor 2 (Q2) is turned on and the transistor 4 (Q4) is turned off. Then, the capacitor 5 (C) is charged with the current I2, which is the collector current of the PNP transistor 2 (Q2), and V1 rises linearly (at this time, I4 = 0). When V1 exceeds the upper threshold value of the Schmitt trigger, the output of the inverting circuit 6 is inverted. As a result, this time, the transistor 4 (Q4) is turned on and the transistor 2 (Q2) is turned off. Then, the voltage of the capacitor 5 (C) is discharged by the current I4 which is the collector current of the NPN transistor 4 (Q4), and V1 falls linearly (at this time, I2 = 0). When V1 falls below the lower threshold of the Schmitt trigger, the output of the inverting circuit 6 is inverted. Such operations are repeated, and charging and discharging of the capacitor 5 (C) are repeated, whereby a triangular wave and a sawtooth wave are output from the
（発振周波数の変化動作）
図２は発振周波数の変化の様子を示す動作の説明図であり、横軸に可変抵抗２０（ＶＲ２）の位置、縦軸に発振出力信号の周波数（Ｈｚ）を示している。可変抵抗２０（ＶＲ２）は、つまみを時計方向に回すと「端子ａ−端子ｅ（又は端子ｂ−端子ｅ）」間の抵抗値が徐々に大きくなるものである。例えば、「１０ｋ（Ω）」の可変抵抗２０は「「端子ａ−端子ｅ（又は端子ｂ−端子ｅ）」間の抵抗値を、つまみ操作によって「０（Ω）」から「１０ｋ（Ω）」まで変化させることができる。つまり、つまみの操作によって、真ん中の端子ｅの位置を、可変抵抗２０（ＶＲ２）の一端側の端子ａから他端側の端子ｂまで移動させることができる。図２において横軸のＶＲ２位置「０．０」は真ん中の端子ｅが端子ｂまで移動した場合であり、一方、ＶＲ２位置「１．０」は真ん中の端子ｅが端子ａまで移動した場合のことである。したがって、ＶＲ２位置「０．５」は可変抵抗２０（ＶＲ２）の抵抗値（端子ａ−端子ｅ間の抵抗値）が「５ｋ（Ω）」の場合である。図２を参照すれば分かるように、真ん中の端子ｅが、端子ｂから端子ａまで移動するに従って発振出力信号の周波数が高くなる。以下、このようにＶＲ２位置（端子ｅの位置）が移動すると、周波数ｆが変化することについて説明する。
(Oscillation frequency change operation)
FIG. 2 is an explanatory diagram of the operation showing how the oscillation frequency changes. The horizontal axis indicates the position of the variable resistor 20 (VR2), and the vertical axis indicates the frequency (Hz) of the oscillation output signal. The variable resistor 20 (VR2) has a resistance value between “terminal a-terminal e (or terminal b-terminal e)” that gradually increases when the knob is turned clockwise. For example, the variable resistor 20 of “10k (Ω)” can change the resistance value between “terminal a-terminal e (or terminal b-terminal e)” from “0 (Ω)” to “10 k (Ω) by a knob operation. Can be changed. That is, by operating the knob, the position of the middle terminal e can be moved from the terminal a on one end side of the variable resistor 20 (VR2) to the terminal b on the other end side. In FIG. 2, the horizontal axis VR2 position “0.0” is the case where the middle terminal e has moved to the terminal b, while the VR2 position “1.0” is the case where the middle terminal e has moved to the terminal a. That is. Therefore, the VR2 position “0.5” is a case where the resistance value of the variable resistor 20 (VR2) (the resistance value between the terminals a and e) is “5k (Ω)”. As can be seen from FIG. 2, the frequency of the oscillation output signal increases as the middle terminal e moves from the terminal b to the terminal a. Hereinafter, the fact that the frequency f changes when the VR2 position (the position of the terminal e) moves as described above will be described.
理想ダイオードの電圧−電流特性を表わす式から「ＩES」および「ＩS」を定数とすると、「Ｉ１＝ＩES（ｅｘｐ（ＶBE1／Ｖｔ）−１）、Ｉ２＝ＩS（ｅｘｐ（ＶBE2／Ｖｔ）−１）：ここでＶBE1、ＶBE2は夫々トランジスタ１（Ｑ１）、トランジスタ２（Ｑ２）のベースエミッタ間電圧、ｅｘｐ（ ）は自然対数の底のべき乗を表わす」となり、ｅｘｐ関数の部分は「１」より十分に大きいので、「Ｉ１＝ＩES・ｅｘｐ（ＶBE1／Ｖｔ）、Ｉ２＝ＩS・ｅｘｐ（ＶBE2／Ｖｔ）」となる。なお、Ｖｔは熱電圧（Thermal voltage）であり、Ｖｔ＝ｋＴ／Ｑである（但し、ｋはボルツマン定数、Ｔは絶対温度、Ｑは電子の電荷でありＶｔは２５ｍ（Ｖ）程度）。ところで、「ＩS＝αFＩES、ＶBE2 ＝ＶBE1−ΔＶ：αFは定数のベース接地電流増幅率」であるので、「Ｉ２＝αFＩESｅｘｐ（ＶBE2／Ｖｔ）＝αFＩESｅｘｐ（（ＶBE1−ΔＶ）／Ｖｔ）＝αFＩ１ｅｘｐ（−ΔＶ／Ｖｔ）」となる。また、φVR2を可変抵抗２０（ＶＲ２）の位置（０≦φVR2≦１）、ＲVR2を可変抵抗２０（ＶＲ２）の両端抵抗とすると、「ΔＶ＝｜Ｖ４−Ｖ２｜＝ＶＤＤ（１−φVR2）ＲVR2／（ＲVR2＋Ｒ）」となり、結局、「Ｉ２＝ＡＩ１ｅｘｐ（ＢφVR2）、Ａ＝αFｅｘｐ（−Ｂ／Ｖｔ）、Ｂ＝ＶＤＤ・ＲVR2／（ＲVR2＋Ｒ）」となる。故に、Ａ、Ｂは定数となるので「Ｉ２∝Ｉ１ｅｘｐ（ＢφVR2）（式１）」となる。上下対象であるので「Ｉ４∝Ｉ３ｅｘｐ（ＢφVR2）（式２）」となる。更に、図４に示すようｔriseの期間、リニアに上昇し、ｔfallの期間、リニアに下降する波形を想定する（なお、上昇直線と水平方向とのなす角度をθ１、下降直線と水平方向とのなす角度をθ２とするとｔａｎθ１＝Ｉ２／Ｃ、ｔａｎθ２＝Ｉ４／Ｃとなる）と、周波数ｆ（Ｈｚ）は「ｆ＝１／（ｔrise＋ｔfall）＝１／（（１／Ｉ２＋１／Ｉ４）ＶHYSＣ）（ＶHYSはヒステリシスの幅）」となるので、結局「ｆ∝ｅｘｐ（ＢφVR2）」となり、周波数ｆは可変抵抗２０（ＶＲ２）の位置を変更することによって変化することになる。 Assuming that “I ES ” and “I S ” are constants from the equation representing the voltage-current characteristics of the ideal diode, “I1 = I ES (exp (V BE1 / Vt) −1), I2 = I S (exp (V BE2 / Vt) -1): where V BE1 and V BE2 represent the base-emitter voltages of the transistors 1 (Q1) and 2 (Q2), respectively, and exp () represents the power of the base of the natural logarithm. Since the function portion is sufficiently larger than “1”, “I1 = I ES · exp (V BE1 / Vt), I2 = I S · exp (V BE2 / Vt)”. Vt is a thermal voltage, and Vt = kT / Q (where k is Boltzmann's constant, T is absolute temperature, Q is electron charge, and Vt is about 25 m (V)). By the way, since “I S = α F I ES, V BE2 = V BE1 −ΔV: α F is a constant base ground current amplification factor”, “I2 = α F I ES exp (V BE2 / Vt) = α F I ES exp ((V BE1 −ΔV) / Vt) = α F I1exp (−ΔV / Vt) ”. Further, if φ VR2 is the position of the variable resistor 20 (VR2) (0 ≦ φ VR2 ≦ 1) and R VR2 is the resistance of both ends of the variable resistor 20 (VR2), “ΔV = | V4-V2 | = VDD (1− φ VR2) R VR2 / (R VR2 + R) "and eventually" I2 = AI1exp (Bφ VR2), A = α F exp (-B / Vt), B = VDD · R VR2 / (R VR2 + R) " It becomes. Therefore, since A and B are constants, “I2∝I1exp (Bφ VR2 ) (Equation 1)” is obtained. Since it is a vertical object, “I4∝I3exp (Bφ VR2 ) (Formula 2)”. Furthermore, as shown in FIG. 4, a waveform is assumed that rises linearly during the period t rise and falls linearly during the period t fall (note that the angle between the rising straight line and the horizontal direction is θ1, the falling straight line and the horizontal direction And θ2 = I2 / C and tan θ2 = I4 / C), the frequency f (Hz) is “f = 1 / (t rise + t fall ) = 1 / ((1 / I2 + 1 / I4) V HYS C) (V HYS is the width of hysteresis) ”, so that“ f∝exp (Bφ VR2 ) ”is eventually obtained, and the frequency f is changed by changing the position of the variable resistor 20 (VR2). become.
（波形の変化動作）
図３は発振出力波形の変化の様子を示す動作の説明図であり、発振出力波形の１周期分を示している。横軸に時間（ｓｅｃ）、縦軸に出力電圧（Ｖ）をとっている。なお、周波数一定で発振出力波形が変化可能な場合には、電流が変化してもトランジスタ１（Ｑ１）のベースエミッタ間電圧（ＶBE1）は一定値であり、また、電流が変化してもトランジスタ３（Ｑ３）のベースエミッタ間電圧（ＶBE３）が一定値であることが条件となる。そして、可変抵抗１０（ＶＲ１）位置を５種類変化させた場合の波形の変化を示している。可変抵抗１０（ＶＲ１）は、つまみを時計方向に回すと「端子ｃ−端子ｆ（又は端子ｃ−端子ｆ）」間の抵抗値が徐々に大きくなるものである。例えば、「端子ｃ−端子ｆ（又は端子ｃ−端子ｆ）」間の抵抗値を、つまみ操作によって「０（Ω）」から「５００ｋ（Ω）」まで変化させることができる。つまり、つまみの操作によって、真ん中の端子ｆの位置を、可変抵抗１０（ＶＲ１）の一端側の端子ｃから他端側の端子ｄまで移動させることができる。
(Waveform change operation)
FIG. 3 is an explanatory diagram of the operation showing how the oscillation output waveform changes, and shows one cycle of the oscillation output waveform. The horizontal axis represents time (sec), and the vertical axis represents output voltage (V). When the oscillation output waveform can be changed at a constant frequency, the base-emitter voltage (V BE1 ) of the transistor 1 (Q1) is a constant value even if the current changes, and even if the current changes. The condition is that the base-emitter voltage (V BE3 ) of the transistor 3 (Q3) is a constant value. And the change of the waveform at the time of changing five types of variable resistance 10 (VR1) positions is shown. The variable resistor 10 (VR1) has a resistance value that gradually increases between “terminal c and terminal f (or terminal c and terminal f)” when the knob is turned clockwise. For example, the resistance value between “terminal c-terminal f (or terminal c-terminal f)” can be changed from “0 (Ω)” to “500 k (Ω)” by a knob operation. That is, by operating the knob, the position of the middle terminal f can be moved from the terminal c on one end side of the variable resistor 10 (VR1) to the terminal d on the other end side.
図２において横軸のＶＲ１位置「０．０１」は真ん中の端子ｆが端子ｃまで移動した場合であり、一方、ＶＲ１位置「１．０」は真ん中の端子ｆが端子ｄまで移動した場合である。したがって、ＶＲ１位置「０．５」は可変抵抗１０（ＶＲ１）の抵抗値（端子ｃ−端子ｆ間の抵抗値）が「２５０ｋ（Ω）」の場合である。なお、ＶＲ１位置「０．７」の場合には真ん中の端子ｆがＶＲ１位置「０．５」よりも端子ｄ側に移動した場合、また、ＶＲ１位置「０．３」の場合には真ん中の端子ｆがＶＲ１位置「０．５」よりも端子ｃ側に移動した場合である。そして、ＶＲ１位置「０．９９」、「０．７」、「０．５」、「０．３」、「０．０１」の夫々に対して、一周期分の波形が符号Ａ、Ｂ、Ｃ、Ｄ、Ｅに示すように変化する。図３参照すれば分かるように、「ＶＲ１位置＝０．５」の場合には三角波が出力され、これ以外の場合には、のこぎり波が出力される。 In FIG. 2, the horizontal axis VR1 position “0.01” is the case where the middle terminal f has moved to the terminal c, while the VR1 position “1.0” is the case where the middle terminal f has moved to the terminal d. is there. Therefore, the VR1 position “0.5” is a case where the resistance value of the variable resistor 10 (VR1) (resistance value between the terminal c and the terminal f) is “250 k (Ω)”. In the case of the VR1 position “0.7”, the middle terminal f moves to the terminal d side from the VR1 position “0.5”, and in the case of the VR1 position “0.3”, the middle terminal f. This is a case where the terminal f moves to the terminal c side from the VR1 position “0.5”. Then, for each of the VR1 positions “0.99”, “0.7”, “0.5”, “0.3”, “0.01”, the waveform for one cycle is represented by symbols A, B, It changes as shown in C, D and E. As can be seen from FIG. 3, a triangular wave is output when “VR1 position = 0.5”, and a sawtooth wave is output otherwise.
次に、ＶＲ１位置（端子ｆの位置）が移動すると、波形が変わることについて図４等を参照して説明する。図４において、「ｔrise＝ＶHYSＣ／Ｉ２、ｔfall＝ＶHYSＣ／Ｉ４」なので周期Ｔは「Ｔ＝ｔrise＋ｔfall＝（１／Ｉ２＋１／Ｉ４）ＶHYSＣ」となり、上述した式１、式２から「Ｔ∝（１／Ｉ１＋１／Ｉ３）」となる。したがって、「１／Ｉ１＋１／Ｉ３」が一定値であれば、可変抵抗１０（ＶＲ１）のつまみ操作によってＩ１とＩ３の分配比を調整して、周期Ｔを一定としつつ、例えば図３のように三角波や上昇時間の異なるＳＡＷ波（のこぎり波）を発振出力させることができる。
Next, the fact that the waveform changes when the VR1 position (the position of the terminal f) moves will be described with reference to FIG. In FIG. 4, since “t rise = V HYS C / I2, t fall = V HYS C / I4”, the period T becomes “T = t rise + t fall = (1 / I2 + 1 / I4) V HYS C”, which is described above. From
以上説明してきたように、本発明の実施形態の発振器３００によれば、その発振出力を三角波のみならずＳＡＷ波（のこぎり波）とすることができ、その発振周波数範囲も広い範囲とすることができる。しかも、発振出力波形がコンデンサの時定数で丸まったりせずに、発振出力波形の直線性を維持することも可能である。また、以上の実施形態においては、コンデンサ５（Ｃ）の容量を「０．０１μ（Ｆ）」、可変抵抗１０の最大抵抗値を「５００ｋ（Ω）」、可変抵抗２０の最大抵抗値を「１０ｋ（Ω）」、抵抗８（Ｒ）を「１８０ｋ（Ω）」としたが回路素子の定数は適宜選択し得る。
As described above, according to the oscillator 300 of the embodiment of the present invention, the oscillation output can be not only a triangular wave but also a SAW wave (sawtooth wave), and the oscillation frequency range can be wide. it can. Moreover, it is possible to maintain the linearity of the oscillation output waveform without the oscillation output waveform being rounded by the time constant of the capacitor. In the above embodiment, the capacitance of the capacitor 5 (C) is “0.01 μ (F)”, the maximum resistance value of the
以上説明してきたように、本発明の発振器は、例えば音楽分野におけるシンセサイザの構成部品としてのＬＦＯとして採用し、ピッチ、強度等に変調を施すのに利用することができる。 As described above, the oscillator of the present invention can be used as an LFO as a component of a synthesizer in the music field, for example, and can be used to modulate pitch, strength, and the like.
１ トランジスタ（Ｑ１）
２ トランジスタ（Ｑ２）
３ トランジスタ（Ｑ３）
４ トランジスタ（Ｑ４）
５ コンデンサ（Ｃ）
６ 反転回路
７ 反転回路
８ 抵抗（Ｒ）
１０ 可変抵抗（ＶＲ１）
２０ 可変抵抗（ＶＲ２）
１００ 第１の電流ミラー回路
２００ 第２の電流ミラー回路
３００ 発振器
1 Transistor (Q1)
2 Transistor (Q2)
3 Transistor (Q3)
4 Transistors (Q4)
5 Capacitor (C)
6
10 Variable resistance (VR1)
20 Variable resistance (VR2)
100 First current mirror circuit 200 Second current mirror circuit 300 Oscillator
Claims (5)
一端が接地されたコンデンサ（Ｃ）と、このコンデンサ（Ｃ）の他端の電圧を反転出力するシュミットトリガ機能付きの第１の反転回路（６）と、この第１の反転回路（６）の出力電圧を反転出力する第２の反転回路（７）と、この第２の反転回路（７）の出力側にその一端（ｂ）が接続されると共にその他端（ａ）が前記第１の反転回路（６）の出力側に接続された第１の可変抵抗（２０）と、を備え、
前記第１の電流ミラー回路（１００）の１対のＰＮＰ型トランジスタ（Ｑ１、Ｑ２）の内の一方のＰＮＰ型トランジスタ（Ｑ２）のコレクタと前記コンデンサ（Ｃ）の前記他端とが接続されていると共に、他方のＰＮＰ型トランジスタ（Ｑ１）のコレクタには第２の可変抵抗（１０）の一端（ｄ）が接続され、且つ、前記第２のミラー回路（２００）の１対のＮＰＮ型トランジスタ（Ｑ３、Ｑ４）の内の一方のＮＰＮ型トランジスタ（Ｑ４）のコレクタと前記コンデンサ（Ｃ）の前記他端とが接続されていると共に、他方のＮＰＮ型トランジスタ（Ｑ３）のコレクタには第２の可変抵抗（１０）の他端（ｃ）が接続されており、
更に、前記一方のＰＮＰ型トランジスタ（Ｑ２）のエミッタには、前記第１の可変抵抗（２０）の真ん中の端子（ｅ）が接続されていると共に、前記一方のＮＰＮ型トランジスタ（Ｑ４）のエミッタが接続されている発振器。 Both a first current mirror circuit (100) composed of a pair of PNP transistors (Q1, Q2) and a second current mirror circuit (200) composed of a pair of NPN transistors (Q3, Q4) The pair of transistors (Q1, Q2 and Q3, Q3) are connected to correspond to each other,
A capacitor (C) having one end grounded, a first inverting circuit (6) with a Schmitt trigger function for inverting and outputting the voltage at the other end of the capacitor (C), and the first inverting circuit (6). A second inverting circuit (7) for inverting and outputting the output voltage, and one end (b) thereof is connected to the output side of the second inverting circuit (7), and the other end (a) is the first inversion. A first variable resistor (20) connected to the output side of the circuit (6),
The collector of one PNP transistor (Q2) of the pair of PNP transistors (Q1, Q2) of the first current mirror circuit (100) is connected to the other end of the capacitor (C). In addition, one end (d) of the second variable resistor (10) is connected to the collector of the other PNP transistor (Q1), and a pair of NPN transistors of the second mirror circuit (200) The collector of one NPN transistor (Q4) in (Q3, Q4) and the other end of the capacitor (C) are connected, and the collector of the other NPN transistor (Q3) The other end (c) of the variable resistor (10) is connected,
Furthermore, the middle terminal (e) of the first variable resistor (20) is connected to the emitter of the one PNP transistor (Q2), and the emitter of the one NPN transistor (Q4). Is connected to the oscillator.
前記第１の電流ミラー回路（１００）の前記一方のＰＮＰ型トランジスタ（Ｑ２）のコレクタと前記第２の電流ミラー回路（２００）の前記一方のＮＰＮ型トランジスタ（Ｑ４）のコレクタとが接続されていると共に、前記第１の電流ミラー回路（１００）の前記他方のＰＮＰ型トランジスタ（Ｑ１）のコレクタと前記第２の電流ミラー回路（２００）の前記他方のＮＰＮ型トランジスタ（Ｑ３）のコレクタとが接続され、更に、前記第２の電流ミラー回路（２００）の前記他方のＮＰＮ型トランジスタ（Ｑ３）のエミッタが接地されると共に、前記第１の電流ミラー回路（１００）の前記他方のＰＮＰ型トランジスタ（Ｑ１）のエミッタに定電圧が印加されていることを特徴とする発振器。 The oscillator according to claim 1, wherein
The collector of the one PNP transistor (Q2) of the first current mirror circuit (100) is connected to the collector of the one NPN transistor (Q4) of the second current mirror circuit (200). And the collector of the other PNP transistor (Q1) of the first current mirror circuit (100) and the collector of the other NPN transistor (Q3) of the second current mirror circuit (200). In addition, the emitter of the other NPN transistor (Q3) of the second current mirror circuit (200) is grounded, and the other PNP transistor of the first current mirror circuit (100) is connected. An oscillator, wherein a constant voltage is applied to the emitter of (Q1).
前記第２の可変抵抗の（１０）の真ん中の端子（ｆ）には第２の定電圧（ＶＤＤ／２）が印加されていることを特徴とする発振器。 The oscillator according to any one of claims 1 and 2,
An oscillator, wherein a second constant voltage (VDD / 2) is applied to a middle terminal (f) of the second variable resistor (10).
前記第１の可変抵抗（２０）の前記一端（ｂ）と前記第２の反転回路との間には抵抗（Ｒ）が設けられていることを特徴とする発振器。 In the oscillator according to any one of claims 1, 2, and 3,
An oscillator comprising a resistor (R) provided between the one end (b) of the first variable resistor (20) and the second inverting circuit.
前記第２の反転回路（７）はシュミットトリガ機能を有することを特徴とする発振器。 The oscillator according to any one of claims 1, 2, 3 and 4.
The second inverting circuit (7) has a Schmitt trigger function.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011252241A JP5773524B2 (en) | 2011-11-18 | 2011-11-18 | Oscillator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011252241A JP5773524B2 (en) | 2011-11-18 | 2011-11-18 | Oscillator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013110485A true JP2013110485A (en) | 2013-06-06 |
| JP5773524B2 JP5773524B2 (en) | 2015-09-02 |
Family
ID=48706871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011252241A Expired - Fee Related JP5773524B2 (en) | 2011-11-18 | 2011-11-18 | Oscillator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5773524B2 (en) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61224612A (en) * | 1985-03-29 | 1986-10-06 | Toshiba Corp | Duty ratio variable oscillation circuit |
| JPH03127507A (en) * | 1989-10-12 | 1991-05-30 | Mitsubishi Electric Corp | Variable frequency oscillator |
| JPH0730382A (en) * | 1993-07-13 | 1995-01-31 | Oki Micro Design Miyazaki:Kk | Voltage-controlled oscillator |
| US5814952A (en) * | 1995-08-24 | 1998-09-29 | Sgs-Thomson Microelectronics S.A. | Device for correcting the ramp linearity of saw-tooth signals |
| JP2006080836A (en) * | 2004-09-09 | 2006-03-23 | Sanyo Electric Co Ltd | Charging and discharging circuit |
| US20100176892A1 (en) * | 2009-01-15 | 2010-07-15 | Validity Sensors, Inc. | Ultra Low Power Oscillator |
-
2011
- 2011-11-18 JP JP2011252241A patent/JP5773524B2/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61224612A (en) * | 1985-03-29 | 1986-10-06 | Toshiba Corp | Duty ratio variable oscillation circuit |
| JPH03127507A (en) * | 1989-10-12 | 1991-05-30 | Mitsubishi Electric Corp | Variable frequency oscillator |
| JPH0730382A (en) * | 1993-07-13 | 1995-01-31 | Oki Micro Design Miyazaki:Kk | Voltage-controlled oscillator |
| US5814952A (en) * | 1995-08-24 | 1998-09-29 | Sgs-Thomson Microelectronics S.A. | Device for correcting the ramp linearity of saw-tooth signals |
| JP2006080836A (en) * | 2004-09-09 | 2006-03-23 | Sanyo Electric Co Ltd | Charging and discharging circuit |
| US20100176892A1 (en) * | 2009-01-15 | 2010-07-15 | Validity Sensors, Inc. | Ultra Low Power Oscillator |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5773524B2 (en) | 2015-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8203392B2 (en) | Oscillator stabilized for temperature and power supply variations | |
| US7598822B2 (en) | Process, supply, and temperature insensitive integrated time reference circuit | |
| CN105958943B (en) | relaxation oscillator | |
| CN111404484B (en) | RC oscillators and electrical equipment | |
| US9054637B1 (en) | Amplitude limiting circuit for a crystal oscillator | |
| JP4495695B2 (en) | Oscillator circuit | |
| CN211880376U (en) | Ring oscillator | |
| JP5773524B2 (en) | Oscillator | |
| JP5034772B2 (en) | Temperature compensated piezoelectric oscillator | |
| JP2763393B2 (en) | Constant current circuit and oscillation circuit | |
| CN108123682B (en) | Oscillation device | |
| KR100314165B1 (en) | A pulse generating apparatus | |
| JP3852924B2 (en) | Oscillator circuit | |
| JPH11340797A (en) | Voltage controlled oscillator | |
| US9270283B2 (en) | Frequency generation device | |
| JP4077242B2 (en) | Constant voltage constant current control circuit | |
| JP2003130646A (en) | Transducer drive unit | |
| JP2009141459A (en) | Piezoelectric oscillator | |
| JP2001244743A (en) | Quadratic function generator and TCXO controller using the same | |
| KR930008429B1 (en) | Variable v.c.o. | |
| JP4538913B2 (en) | Temperature compensated piezoelectric oscillator | |
| JPH02890B2 (en) | ||
| JPS61202513A (en) | Sawtooth wave generation circuit | |
| JP2016054377A (en) | Oscillator and oscillator control method | |
| JPS58196718A (en) | Oscillating circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140819 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150527 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150605 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150629 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150629 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5773524 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |