JP2013102038A - Semiconductor device manufacturing method - Google Patents
Semiconductor device manufacturing method Download PDFInfo
- Publication number
- JP2013102038A JP2013102038A JP2011244505A JP2011244505A JP2013102038A JP 2013102038 A JP2013102038 A JP 2013102038A JP 2011244505 A JP2011244505 A JP 2011244505A JP 2011244505 A JP2011244505 A JP 2011244505A JP 2013102038 A JP2013102038 A JP 2013102038A
- Authority
- JP
- Japan
- Prior art keywords
- film
- pattern
- glass transition
- transition temperature
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Drying Of Semiconductors (AREA)
Abstract
【課題】膜パターンの倒れを抑制することが可能な半導体装置の製造方法を提供する。
【解決手段】実施形態の半導体装置の製造方法は、基板上に低ガラス転移温度材料膜と高ガラス転移温度材料膜との積層膜を形成する工程と、前記積層膜上に加熱下で上層膜を形成する工程と、前記上層膜をパターニングする工程と、前記上層膜をマスクとして前記積層膜をパターニングする工程と、前記上層膜をウェットエッチング処理により除去する工程と、を備えた。
【選択図】図１A method of manufacturing a semiconductor device capable of suppressing a collapse of a film pattern is provided.
A method of manufacturing a semiconductor device according to an embodiment includes a step of forming a laminated film of a low glass transition temperature material film and a high glass transition temperature material film on a substrate, and an upper film under heating on the laminated film. A step of patterning the upper layer film, a step of patterning the laminated film using the upper layer film as a mask, and a step of removing the upper layer film by wet etching.
[Selection] Figure 1
Description
本発明の実施形態は、半導体装置の製造方法に関する。 Embodiments described herein relate generally to a method for manufacturing a semiconductor device.
ＬＳＩの微細化に伴い、露光プロセスのマージンが不足してきている。これを補うには、レジスト膜の膜厚を薄くして解像性を向上させることが有効である。しかし、一方でレジスト膜の膜厚を薄くすると被加工膜のエッチングに必要なレジスト膜厚を確保できなくなるという問題が生じる。かかる問題に対して、例えば、被加工膜上に下層膜、上層膜およびレジスト膜を形成し、レジストパターンを上層膜および下層膜に順次転写して膜パターンを形成した後、下層膜の膜パターンをエッチングマスクとして被加工膜の加工を行う手法が知られている。このように、レジスト膜とその他の上層膜および下層膜による多層マスクを用いて所望の膜をエッチングする手法において、下層膜はエッチングマスクとして作用する必要があり、スパッタリングされにくく、エッチング耐性がある炭素原子を多く含む材料が好ましい。そのため、多層マスクの下層膜として、カーボン膜（ＳＯＣ：Ｓｐｉｎ Ｏｎ Ｃａｒｂｏｎ膜）を用いる場合がある。また、さらに、かかる下層膜の膜パターンを芯材として側壁に別の膜パターンを形成し、上述した下層膜ではなく、かかる側壁の膜パターンをエッチングマスクとした被加工膜の加工を行なうこともある。 With the miniaturization of LSI, the margin of the exposure process has become insufficient. In order to compensate for this, it is effective to improve the resolution by reducing the thickness of the resist film. However, on the other hand, if the thickness of the resist film is reduced, there arises a problem that the resist thickness necessary for etching the film to be processed cannot be secured. In response to such a problem, for example, a lower layer film, an upper layer film, and a resist film are formed on the film to be processed, and the resist pattern is sequentially transferred to the upper layer film and the lower layer film to form a film pattern. A method for processing a film to be processed using the etching mask as a mask is known. Thus, in the technique of etching a desired film using a multilayer mask composed of a resist film and other upper and lower layers, the lower layer needs to act as an etching mask, is not easily sputtered, and has etching resistance. A material containing many atoms is preferable. Therefore, a carbon film (SOC: Spin On Carbon film) may be used as the lower layer film of the multilayer mask. Further, another film pattern may be formed on the side wall using the film pattern of the lower layer film as a core material, and the film to be processed may be processed using the film pattern on the side wall instead of the above-described lower layer film as an etching mask. is there.
しかしながら、かかるカーボン膜を例えば微細なライン状の膜パターンとして残したときに、カーボン膜の膜パターンが倒れてしまう場合があるといった問題があった。 However, when such a carbon film is left as, for example, a fine line-shaped film pattern, there is a problem that the film pattern of the carbon film may collapse.
本発明の実施形態は、上述した問題点を克服し、膜パターンの倒れを抑制することが可能な半導体装置の製造方法を提供することを目的とする。 An object of an embodiment of the present invention is to provide a semiconductor device manufacturing method capable of overcoming the above-described problems and suppressing the collapse of a film pattern.
実施形態の半導体装置の製造方法は、基板上に低ガラス転移温度材料膜と高ガラス転移温度材料膜との積層膜を形成する工程と、前記積層膜上に加熱下で上層膜を形成する工程と、前記上層膜をパターニングする工程と、前記上層膜をマスクとして前記積層膜をパターニングする工程と、前記上層膜をウェットエッチング処理により除去する工程と、を備えた。 The method for manufacturing a semiconductor device of the embodiment includes a step of forming a laminated film of a low glass transition temperature material film and a high glass transition temperature material film on a substrate, and a step of forming an upper layer film on the laminated film under heating And a step of patterning the upper layer film, a step of patterning the laminated film using the upper layer film as a mask, and a step of removing the upper layer film by a wet etching process.
（第１の実施形態）
以下、図面を用いて説明する。
図１に、第１の実施形態における半導体装置の製造方法の要部工程を示すフローチャート図が示されている。図１において、第１の実施形態における半導体装置の製造方法は、絶縁膜形成工程（Ｓ１０２）と、被加工膜形成工程（Ｓ１０４）と、積層膜形成工程（Ｓ１０５）と、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）膜形成工程（Ｓ１１３）と、レジストパターン形成工程（Ｓ１１８）と、エッチング工程（Ｓ１２０）と、エッチング工程（Ｓ１２１）と、ＳＯＧ膜除去工程（Ｓ１２２）と、スリミング処理工程（Ｓ１２４）と、ＳｉＯ２膜形成工程（Ｓ１２６）と、エッチバック処理工程（Ｓ１２８）と、高ガラス転移温度（高Ｔｇ）膜および低ガラス転移温度（低Ｔｇ）膜除去工程（Ｓ１３０）と、エッチング工程（Ｓ１３２）と、ＳｉＯ２膜除去工程（Ｓ１３４）と、いう一連の工程を実施する。
(First embodiment)
Hereinafter, it demonstrates using drawing.
FIG. 1 is a flowchart showing main steps of the semiconductor device manufacturing method according to the first embodiment. Referring to FIG. 1, the semiconductor device manufacturing method according to the first embodiment includes an insulating film forming step (S102), a processed film forming step (S104), a laminated film forming step (S105), and an SOG (Spin On Glass). ) Film formation step (S113), resist pattern formation step (S118), etching step (S120), etching step (S121), SOG film removal step (S122), slimming treatment step (S124), SiO A two- film formation step (S126), an etch-back treatment step (S128), a high glass transition temperature (high Tg) film and a low glass transition temperature (low Tg) film removal step (S130), an etching step (S132), A series of steps called SiO 2 film removal step (S134) is performed.
また、積層膜形成工程（Ｓ１０５）の内部工程として、低ガラス転移温度（低Ｔｇ）材料塗布工程（Ｓ１０６）と、ベーク処理工程（Ｓ１０８）と、高ガラス転移温度（高Ｔｇ）材料塗布工程（Ｓ１１０）と、ベーク処理工程（Ｓ１１２）と、いう一連の工程を実施する。 In addition, as an internal process of the laminated film forming process (S105), a low glass transition temperature (low Tg) material application process (S106), a baking treatment process (S108), and a high glass transition temperature (high Tg) material application process ( A series of steps of S110) and a baking process (S112) are performed.
また、ＳＯＧ膜形成工程（Ｓ１１３）は、その内部工程として、ＳＯＧ材料塗布工程（Ｓ１１４）と、ベーク処理工程（Ｓ１１６）と、いう一連の工程を実施する。 In the SOG film forming step (S113), a series of steps of an SOG material application step (S114) and a baking treatment step (S116) are performed as internal steps.
図２に、第１の実施形態における半導体装置の製造方法の工程断面図が示されている。図２では、図１の絶縁膜形成工程（Ｓ１０２）からベーク処理工程（Ｓ１１２）までを示している。それ以降の工程は後述する。 FIG. 2 is a process sectional view of the semiconductor device manufacturing method according to the first embodiment. FIG. 2 shows the process from the insulating film forming step (S102) to the baking process (S112) in FIG. Subsequent steps will be described later.
図２（ａ）において、絶縁膜形成工程（Ｓ１０２）として、半導体基板２００上に、絶縁膜２１０を例えば１００〜３００ｎｍの膜厚で形成する。形成方法は、例えば、化学気相成長（ＣＶＤ）法により形成すると好適である。但し、これに限るものではなくその他の手法であっても構わない。絶縁膜２１０として、例えば、シリコン酸化膜（ＳｉＯ２膜）を形成する。ＳｉＯ２膜として、例えば、ＴＥＯＳ膜を形成する。かかる絶縁膜２１０は、後述する被加工膜の下地膜となる。ここでは、被加工膜の下地膜として絶縁膜２１０を形成する例を示したが、これに限るものではなく、絶縁膜２１０は無くても構わない。また、半導体基板２００として、例えば、直径３００ミリのシリコンウェハを用いる。半導体基板２００には、図示しないデバイス部分や配線等が形成されていてもよい。 In FIG. 2A, as the insulating film formation step (S102), an insulating film 210 is formed on the semiconductor substrate 200 with a film thickness of, for example, 100 to 300 nm. The forming method is preferably formed by, for example, a chemical vapor deposition (CVD) method. However, the present invention is not limited to this, and other methods may be used. For example, a silicon oxide film (SiO 2 film) is formed as the insulating film 210. For example, a TEOS film is formed as the SiO 2 film. The insulating film 210 serves as a base film for a film to be processed which will be described later. Here, an example in which the insulating film 210 is formed as a base film of a film to be processed is shown; however, the present invention is not limited to this, and the insulating film 210 may be omitted. As the semiconductor substrate 200, for example, a silicon wafer having a diameter of 300 mm is used. The semiconductor substrate 200 may be formed with device portions, wirings, etc. (not shown).
図２（ｂ）において、被加工膜形成工程（Ｓ１０４）として、絶縁膜２１０上に、被加工膜２１２を例えば５０〜２００ｎｍの膜厚で形成する。形成方法は、例えば、ＣＶＤ法により形成すると好適である。但し、これに限るものではなくその他の手法であっても構わない。被加工膜２１２として、例えば、アモルファスシリコン（α−Ｓｉ）膜、窒化シリコン（ＳｉＮ）膜、或いはＳｉＯ２膜を形成する。ここでは、例えば、α−Ｓｉ膜を形成する。 In FIG. 2B, as the processed film forming step (S104), the processed film 212 is formed on the insulating film 210 with a film thickness of, for example, 50 to 200 nm. For example, the formation method is preferably formed by a CVD method. However, the present invention is not limited to this, and other methods may be used. As the processed film 212, for example, an amorphous silicon (α-Si) film, a silicon nitride (SiN) film, or a SiO 2 film is formed. Here, for example, an α-Si film is formed.
次に、積層膜形成工程（Ｓ１０５）として、かかる被加工膜２１２が形成された基板上に例えば５０〜２００ｎｍの膜厚の積層膜２２４を形成する。積層膜２２４を構成する各膜は、それぞれ炭素（カーボン）を主成分として多く含む膜（カーボン膜：ＳＯＣ膜ともいう）が用いられるとよい。以下、積層膜形成工程（Ｓ１０５）の内部工程を説明する。 Next, as a laminated film forming step (S105), a laminated film 224 having a thickness of, for example, 50 to 200 nm is formed on the substrate on which the processed film 212 is formed. As each film constituting the stacked film 224, a film containing a large amount of carbon (carbon) as a main component (carbon film: also referred to as an SOC film) is preferably used. Hereinafter, an internal process of the laminated film forming process (S105) will be described.
図２（ｃ）において、低Ｔｇ材料塗布工程（Ｓ１０６）として、塗布法を用いて、被加工膜２１２が形成された基板上に、低ガラス転移温度（低Ｔｇ）材料を用いた低Ｔｇ膜２２０（低ガラス転移温度材料膜）を形成する。例えば、ガラス転移温度（Ｔｇ）が１００℃程度の材料を用いると好適である。低Ｔｇ膜２２０の材料としては、芳香環を主鎖に有さない樹脂が好適である。例えば、ビニル系樹脂、オレフィン系樹脂、或いはアクリル系樹脂等が好適である。或いはこれらを混合して使用しても好適である。基板を回転させながらかかる低Ｔｇ材料を塗布して所定の膜厚に形成すればよい。 In FIG. 2C, as a low Tg material application step (S106), a low Tg film using a low glass transition temperature (low Tg) material on a substrate on which a film 212 to be processed is formed using a coating method. 220 (low glass transition temperature material film) is formed. For example, it is preferable to use a material having a glass transition temperature (Tg) of about 100 ° C. As a material for the low Tg film 220, a resin having no aromatic ring in the main chain is suitable. For example, a vinyl resin, an olefin resin, an acrylic resin, or the like is preferable. Alternatively, these may be used in combination. What is necessary is just to apply | coat this low Tg material and to form it in a predetermined film thickness, rotating a board | substrate.
次に、ベーク処理工程（Ｓ１０８）として、低Ｔｇ膜２２０が塗布された基板を加熱する。例えば、３００℃でベーク処理することで架橋反応を起こさせる。 Next, as the baking process (S108), the substrate coated with the low Tg film 220 is heated. For example, a crosslinking reaction is caused by baking at 300 ° C.
次に、図２（ｄ）において、高Ｔｇ材料塗布工程（Ｓ１１０）として、塗布法を用いて、架橋反応後の低Ｔｇ膜２２０が形成された基板上に、高ガラス転移温度（高Ｔｇ）材料を用いた高Ｔｇ膜２２２（高ガラス転移温度材料膜）を形成する。例えば、ガラス転移温度（Ｔｇ）が２５０℃程度の材料を用いると好適である。高Ｔｇ膜２２２の材料としては、芳香環を主鎖に有する樹脂が好適である。例えば、ノボラック系樹脂、シアネート系樹脂、ポリイミド系樹脂、或いはポリエステル系樹脂等が好適である。或いはこれらを混合して使用しても好適である。基板を回転させながらかかる高Ｔｇ材料を塗布して所定の膜厚に形成すればよい。 Next, in FIG. 2D, as a high Tg material coating step (S110), a high glass transition temperature (high Tg) is formed on the substrate on which the low Tg film 220 after the crosslinking reaction has been formed using a coating method. A high Tg film 222 (high glass transition temperature material film) using the material is formed. For example, it is preferable to use a material having a glass transition temperature (Tg) of about 250 ° C. As a material for the high Tg film 222, a resin having an aromatic ring in the main chain is suitable. For example, a novolac resin, a cyanate resin, a polyimide resin, or a polyester resin is suitable. Alternatively, these may be used in combination. What is necessary is just to apply | coat this high Tg material, rotating a board | substrate, and forming it in a predetermined film thickness.
次に、ベーク処理工程（Ｓ１１２）として、高Ｔｇ膜２２２が塗布された基板を加熱する。例えば、３００℃でベーク処理することで架橋反応を起こさせる。 Next, as a baking process (S112), the substrate coated with the high Tg film 222 is heated. For example, a crosslinking reaction is caused by baking at 300 ° C.
以上のようにして、低Ｔｇ膜２２０と高Ｔｇ膜２２２との積層膜２２４が形成される。ここで、積層膜ではなく、被加工膜２１２上に高Ｔｇ膜２２２だけを形成した場合の問題点について説明する。 As described above, the laminated film 224 of the low Tg film 220 and the high Tg film 222 is formed. Here, a problem when only the high Tg film 222 is formed on the film 212 to be processed instead of the laminated film will be described.
図３に、第１の実施形態の比較例となる、被加工膜上に高ガラス転移温度膜を形成した場合の残留応力について説明するための概念図が示されている。図３（ａ）に示すように被加工膜２１２上に高Ｔｇ膜２２２を塗布し、例えば３００℃でベーク処理をおこなうと、まず図３（ｂ）に示すようにガラス転移温度（例えば２５０℃）付近で高Ｔｇ膜２２２のガラス転移が生じ、さらに図３（ｃ）に示すようにガラス転移温度から５０℃高い３００℃でベーク処理される。その際、ガラス転移温度（例えば２５０℃）からベーク温度（３００℃）までの差が５０℃しかないため、樹脂の流動が小さい。そのため、ひずみの大きい構造で架橋反応が進むことになる。その結果、図３（ｄ）に示すように冷却後は、高Ｔｇ膜２２２に大きな残留応力が生じてしまう。 FIG. 3 is a conceptual diagram for explaining the residual stress when a high glass transition temperature film is formed on a film to be processed, which is a comparative example of the first embodiment. When a high Tg film 222 is applied on the film 212 to be processed as shown in FIG. 3A and baked at, for example, 300 ° C., a glass transition temperature (eg, 250 ° C.) as shown in FIG. ) Near the glass transition temperature of the high Tg film 222 occurs, and is further baked at 300 ° C., which is 50 ° C. higher than the glass transition temperature, as shown in FIG. At that time, since the difference from the glass transition temperature (for example, 250 ° C.) to the baking temperature (300 ° C.) is only 50 ° C., the flow of the resin is small. Therefore, the crosslinking reaction proceeds with a structure having a large strain. As a result, as shown in FIG. 3D, a large residual stress is generated in the high Tg film 222 after cooling.
さらに、図４に、第１の実施形態の比較例となる、被加工膜上に高ガラス転移温度膜を形成した場合の残留応力による問題点について説明するための概念図が示されている。図４（ａ）に示すように高Ｔｇ膜２２２に大きな残留応力が生じているため、応力緩和のために高Ｔｇ膜２２２の膜の一部が剥がれ、空隙２０が生じてしまう。そして、図４（ｂ）に示すように多層マスクプロセスにおいて高Ｔｇ膜２２２で膜パターンを形成後、後述するウェット処理を行うと、ウェット処理の薬液が高Ｔｇ膜２２２の剥がれた空隙２０部分に染み込みやすくなる。そのため、高Ｔｇ膜２２２の膜パターンに倒れが発生してしまうといった問題が生じる。 FIG. 4 is a conceptual diagram for explaining a problem caused by residual stress when a high glass transition temperature film is formed on a film to be processed, which is a comparative example of the first embodiment. Since a large residual stress is generated in the high Tg film 222 as shown in FIG. 4A, a part of the high Tg film 222 is peeled off to relieve the stress, and the void 20 is generated. 4B, after forming a film pattern with the high Tg film 222 in the multi-layer mask process, when wet processing described later is performed, the chemical solution of the wet processing is applied to the void 20 portion where the high Tg film 222 has been peeled off. Easy to penetrate. Therefore, there arises a problem that the film pattern of the high Tg film 222 falls.
図５には、第１の実施形態の比較例となる、被加工膜上に高ガラス転移温度膜を形成した場合の膜パターンの倒れた状態の一例を示す。図５（ａ）では、ライン状に形成された高Ｔｇ膜２２２の膜パターンが倒れた様子の一例を斜め上方から撮影した結果が示されている。図５（ｂ）では、ライン状に形成された高Ｔｇ膜２２２の膜パターンが倒れた様子の一例を断面で撮影した結果が示されている。以上のように、被加工膜上に直接高ガラス転移温度の材料を用いた高Ｔｇ膜２２２を形成してしまうと、高Ｔｇ膜２２２の膜パターンが形成された状態でウェット処理を行うことにより膜パターンの倒れが発生してしまうといった問題が生じる。 FIG. 5 shows an example of a state in which the film pattern is collapsed when a high glass transition temperature film is formed on the film to be processed, which is a comparative example of the first embodiment. FIG. 5A shows a result obtained by photographing an example of a state in which the film pattern of the high Tg film 222 formed in a line shape is tilted from above. FIG. 5B shows an example of a cross-sectional image of the state in which the film pattern of the high Tg film 222 formed in a line shape collapses. As described above, when the high Tg film 222 using a material having a high glass transition temperature is directly formed on the film to be processed, the wet process is performed in a state where the film pattern of the high Tg film 222 is formed. There arises a problem that the film pattern collapses.
これに対し、図６に、被加工膜上に低ガラス転移温度膜を形成した場合の残留応力について説明するための概念図が示されている。図６（ａ）に示すように被加工膜２１２上に低Ｔｇ膜２２０を塗布し、例えば３００℃でベーク処理をおこなうと、まず図６（ｂ）に示すようにガラス転移温度（例えば１００℃）付近で低Ｔｇ膜２２０のガラス転移が生じ、さらに図６（ｃ）に示すようにガラス転移温度から２００℃高い３００℃でベーク処理される。その際、ガラス転移温度（例えば１００℃）からベーク温度（３００℃）までの差が２００℃あるため、樹脂の流動性が大きい。そのため、ひずみの少ない構造で架橋反応が進むことになる。その結果、図６（ｄ）に示すように冷却後は、低Ｔｇ膜２２０に生じる残留応力は小さくできる。よって、図４で示したような膜の剥がれを抑制或いは防止でき、結果として、被加工膜２１２と接触する低Ｔｇ膜２２０の膜パターンの倒れを抑制或いは防止できる。 On the other hand, FIG. 6 shows a conceptual diagram for explaining the residual stress when the low glass transition temperature film is formed on the film to be processed. When a low Tg film 220 is applied on the film 212 to be processed as shown in FIG. 6A and baked at 300 ° C., for example, first, as shown in FIG. 6B, the glass transition temperature (eg 100 ° C.) is obtained. ) In the vicinity of the glass transition of the low Tg film 220 occurs, and is further baked at 300 ° C., which is 200 ° C. higher than the glass transition temperature as shown in FIG. At that time, since the difference from the glass transition temperature (for example, 100 ° C.) to the baking temperature (300 ° C.) is 200 ° C., the fluidity of the resin is large. For this reason, the crosslinking reaction proceeds with a structure having less strain. As a result, as shown in FIG. 6D, the residual stress generated in the low Tg film 220 can be reduced after cooling. Therefore, peeling of the film as shown in FIG. 4 can be suppressed or prevented, and as a result, collapse of the film pattern of the low Tg film 220 in contact with the film 212 to be processed can be suppressed or prevented.
図７には、被加工膜上に低ガラス転移温度膜を形成した場合の膜パターンの倒れのない状態の一例を示す。図７（ｂ）では、ライン状に形成された低Ｔｇ膜２２０の膜パターンが倒れていない様子の一例を斜め上方から撮影した結果が示されている。図７（ａ）では、ライン状に形成された低Ｔｇ膜２２０の膜パターンが倒れていない様子の一例を断面で撮影した結果が示されている。以上のように、被加工膜上に直接低ガラス転移温度の材料を用いた低Ｔｇ膜２２０を形成することで、低Ｔｇ膜２２０の膜パターンが形成された状態でウェット処理を行っても膜パターンの倒れを抑制できることがわかる。 FIG. 7 shows an example of a state in which the film pattern does not collapse when a low glass transition temperature film is formed on the film to be processed. FIG. 7B shows a result obtained by photographing an example of a state in which the film pattern of the low Tg film 220 formed in a line shape is not tilted from above. FIG. 7A shows a result of taking a cross-sectional image of an example of a state in which the film pattern of the low Tg film 220 formed in a line shape is not tilted. As described above, by forming the low Tg film 220 using a material having a low glass transition temperature directly on the film to be processed, the film can be obtained even if wet processing is performed in a state where the film pattern of the low Tg film 220 is formed. It turns out that the fall of a pattern can be suppressed.
しかしながら、第１の実施形態のような積層膜ではなく、被加工膜２１２上に低Ｔｇ膜２２０だけを形成した場合、次のような問題が生じる。以下、かかる問題点について説明する。 However, when only the low Tg film 220 is formed on the film 212 to be processed instead of the laminated film as in the first embodiment, the following problem occurs. Hereinafter, this problem will be described.
図８に、第１の実施形態の比較例となる、低ガラス転移温度膜上にＳＯＧ膜を形成した場合の問題点を説明するための概念図が示されている。図８（ａ）に示す低Ｔｇ膜２２０上に、図８（ｂ）に示すように後述するＳＯＧ膜２３０を塗布し、図８（ｃ）に示すように例えば３００℃でベーク処理をおこなうと、ＳＯＧ膜２３０はベークによって熱硬化が起こり収縮する。一方、低Ｔｇ膜２２０はベーク処理によって大きく熱膨張する。そのため、ＳＯＧ膜２３０と低Ｔｇ膜２２０との間に大きな熱膨張差が生じる。その結果、図８（ｄ）に示すようにＳＯＧ膜２３０にクラックが発生してしまうという問題が生じ得る。 FIG. 8 is a conceptual diagram for explaining a problem when an SOG film is formed on a low glass transition temperature film, which is a comparative example of the first embodiment. When an SOG film 230 described later is applied on the low Tg film 220 shown in FIG. 8A, as shown in FIG. 8B, and baking is performed at 300 ° C., for example, as shown in FIG. 8C. The SOG film 230 contracts due to thermal curing caused by baking. On the other hand, the low Tg film 220 greatly expands by baking. Therefore, a large thermal expansion difference is generated between the SOG film 230 and the low Tg film 220. As a result, a problem that a crack occurs in the SOG film 230 as shown in FIG.
図９には、第１の実施形態の比較例となる、低ガラス転移温度膜上にＳＯＧ膜を形成した場合のクラックが発生した状態の一例を示す。図９（ｂ）では、ＳＯＧ膜２３０にクラックが発生してＳＯＧ膜２３０上のレジストパターンに欠けが生じた様子の一例を上方から撮影した結果が示されている。図９（ａ）では、ＳＯＧ膜２３０にクラックが発生してＳＯＧ膜２３０上のレジストパターンに欠けが生じた様子の一例を断面で撮影した結果が示されている。低Ｔｇ膜２２０上にＳＯＧ膜２３０を塗布し、その後ベーク処理を行うと、図９に示すように、ＳＯＧ膜２３０にクラックが発生し、ＳＯＧ膜２３０上にレジストによるラインアンドスペースを形成した際に、パターンの一部の欠けてしまっている。以上のように、低Ｔｇ膜２２０の膜上に直接ＳＯＧ膜２３０を形成してしまうと、ＳＯＧ膜２３０のベーク処理によってＳＯＧ膜２３０にクラックが発生してしまうといった問題が生じる。 FIG. 9 shows an example of a state in which cracks occur when an SOG film is formed on a low glass transition temperature film, which is a comparative example of the first embodiment. FIG. 9B shows a result obtained by photographing an example of a state in which a crack occurs in the SOG film 230 and the resist pattern on the SOG film 230 is chipped. FIG. 9A shows a result obtained by photographing an example of a state in which a crack is generated in the SOG film 230 and the resist pattern on the SOG film 230 is chipped. When the SOG film 230 is applied on the low Tg film 220 and then baked, cracks are generated in the SOG film 230 as shown in FIG. 9, and a line and space is formed on the SOG film 230 by resist. In addition, a part of the pattern is missing. As described above, if the SOG film 230 is formed directly on the low Tg film 220, there is a problem that a crack is generated in the SOG film 230 due to the baking process of the SOG film 230.
これに対し、図１０に、高ガラス転移温度膜上にＳＯＧ膜を形成した場合の様子を説明するための概念図が示されている。図１０（ａ）に示す高Ｔｇ膜２２２上に、図１０（ｂ）に示すように後述するＳＯＧ膜２３０を塗布し、図１０（ｃ）に示すように例えば３００℃でベーク処理をおこなうと、上述したようにＳＯＧ膜２３０はベークによって熱硬化が起こり収縮する。一方、高Ｔｇ膜２２２はベークしても熱膨張がそれほど大きくならない。そのため、ＳＯＧ膜２３０と高Ｔｇ膜２２２との間に大きな熱膨張差が生じない。その結果、図１０（ｄ）に示すようにＳＯＧ膜２３０にクラックを発生させないことができる。 On the other hand, FIG. 10 shows a conceptual diagram for explaining the situation when the SOG film is formed on the high glass transition temperature film. When an SOG film 230, which will be described later, is applied on the high Tg film 222 shown in FIG. 10A, as shown in FIG. 10B, and baked at 300 ° C., for example, as shown in FIG. 10C. As described above, the SOG film 230 is thermally cured and contracted by baking. On the other hand, even if the high Tg film 222 is baked, the thermal expansion does not increase so much. For this reason, a large thermal expansion difference does not occur between the SOG film 230 and the high Tg film 222. As a result, as shown in FIG. 10D, no cracks can be generated in the SOG film 230.
以上のように、被加工膜２１２上に、低Ｔｇ膜２２０を下層とし、高Ｔｇ膜２２２を上層とした積層膜２２４を形成し、積層膜２２４上にＳＯＧ膜２３０を形成することで、膜パターンの倒れを抑制できると共にＳＯＧ膜２３０へのクラックの発生を抑制できる。 As described above, the stacked film 224 having the low Tg film 220 as the lower layer and the high Tg film 222 as the upper layer is formed on the processed film 212, and the SOG film 230 is formed on the stacked film 224, thereby forming the film The collapse of the pattern can be suppressed and the occurrence of cracks in the SOG film 230 can be suppressed.
ここで、上述した例では、ガラス転移温度が２５０℃の材料を高Ｔｇ材料とし、ガラス転移温度が１００℃の材料を低Ｔｇ材料としたが、これに限るものではなく、その他の温度の組み合わせでも構わない。かかる積層膜２２４は、相対的により低いＴｇ材料で下層膜を形成し、相対的により高いＴｇ材料で上層膜を形成すればよい。 Here, in the above-described example, a material having a glass transition temperature of 250 ° C. is a high Tg material, and a material having a glass transition temperature of 100 ° C. is a low Tg material. However, the present invention is not limited to this, and other temperature combinations It doesn't matter. The laminated film 224 may be formed by forming a lower layer film with a relatively lower Tg material and forming an upper layer film with a relatively higher Tg material.
また、低Ｔｇ膜２２０と高Ｔｇ膜２２２の各膜厚は、膜パターン倒れとクラック発生とのうち、重要視する問題に合わせて適宜調整すればよい。例えば、クラック発生の解消をより重要視する場合には、高Ｔｇ膜２２２を低Ｔｇ膜２２０よりも相対的に厚い膜厚にすればよい。一方、例えば、膜パターン倒れの解消をより重要視する場合には、低Ｔｇ膜２２０を高Ｔｇ膜２２２よりも相対的に厚い膜厚にすればよい。 In addition, the film thicknesses of the low Tg film 220 and the high Tg film 222 may be appropriately adjusted in accordance with a problem that is important among film pattern collapse and crack generation. For example, when the elimination of cracks is more important, the high Tg film 222 may be made thicker than the low Tg film 220. On the other hand, for example, when importance is attached to the elimination of the film pattern collapse, the low Tg film 220 may be made thicker than the high Tg film 222.
図１１に、第１の実施形態における半導体装置の製造方法の工程断面図が示されている。図１１では、図１のＳＯＧ膜形成工程（Ｓ１１３）からエッチング工程（Ｓ１２１）までを示している。それ以降の工程は後述する。 FIG. 11 is a process cross-sectional view of the semiconductor device manufacturing method according to the first embodiment. FIG. 11 shows from the SOG film forming step (S113) to the etching step (S121) in FIG. Subsequent steps will be described later.
図１１（ａ）において、ＳＯＧ膜形成工程（Ｓ１１３）として、低Ｔｇ膜２２０と高Ｔｇ膜２２２の積層膜２２４上に、加熱下で、積層膜２２４をエッチングするためのマスク材となるＳＯＧ膜２３０（上層膜）を例えば２０〜１００ｎｍの膜厚で形成する。 In FIG. 11A, as the SOG film forming step (S113), an SOG film that serves as a mask material for etching the laminated film 224 under heating on the laminated film 224 of the low Tg film 220 and the high Tg film 222. 230 (upper layer film) is formed with a film thickness of 20 to 100 nm, for example.
まず、ＳＯＧ材料塗布工程（Ｓ１１４）として、低Ｔｇ膜２２０と高Ｔｇ膜２２２の積層膜２２４上に、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）材料（所定の膜材料）を所定の膜厚で塗布する。 First, as a SOG material application process (S114), an SOG (Spin On Glass) material (predetermined film material) is applied on the laminated film 224 of the low Tg film 220 and the high Tg film 222 with a predetermined film thickness.
次に、ベーク処理工程（Ｓ１１６）として、塗布されたＳＯＧ材料膜を例えば３００℃でベークする。上述したように、ＳＯＧ膜２３０は、ベークによって熱収縮するが、下地が高Ｔｇ膜２２２であるためクラックの発生を抑制できる。 Next, as a baking process step (S116), the applied SOG material film is baked at 300 ° C., for example. As described above, the SOG film 230 is thermally shrunk by baking, but since the base is the high Tg film 222, generation of cracks can be suppressed.
積層膜２２４をエッチングするためのマスク材として、ここでは、塗布膜であるＳＯＧ膜２３０を形成しているが、これに限るものではなく、ＳＯＧ膜２３０の代わりに、プラズマＣＶＤ法によりα−Ｓｉ膜を形成してもよい。或いは、加熱下でのＣＶＤ法によりその他のＣＶＤ膜を形成してもよい。 Here, the SOG film 230 which is a coating film is formed as a mask material for etching the laminated film 224. However, the present invention is not limited to this. Instead of the SOG film 230, α-Si is formed by a plasma CVD method. A film may be formed. Alternatively, another CVD film may be formed by a CVD method under heating.
図１１（ｂ）において、レジストパターン形成工程（Ｓ１１８）として、図示しないリソグラフィ技術を用いて、ＳＯＧ膜２３０上にレジスト膜を形成後、パターンを露光し、現像処理を行うことでＳＯＧ膜２３０上にレジストパターン２４０を形成する。ここでは、例えば、１：１のラインアンドスペースパターンを形成する。 In FIG. 11B, as a resist pattern forming step (S118), a resist film is formed on the SOG film 230 by using a lithography technique (not shown), the pattern is exposed, and development processing is performed to form the resist film on the SOG film 230. Then, a resist pattern 240 is formed. Here, for example, a 1: 1 line and space pattern is formed.
図１１（ｃ）において、エッチング工程（Ｓ１２０）として、ドライエッチング法により、レジストパターン２４０をマスクとして、露出したＳＯＧ膜２３０をエッチングする。これにより、ＳＯＧ膜２３０をパターニングする。例えば、異方性エッチング法により露出したＳＯＧ膜２３０をエッチングすればよい。例えば、反応性イオンエッチング法を用いればよい。 In FIG. 11C, as the etching step (S120), the exposed SOG film 230 is etched by dry etching using the resist pattern 240 as a mask. Thereby, the SOG film 230 is patterned. For example, the exposed SOG film 230 may be etched by anisotropic etching. For example, a reactive ion etching method may be used.
そして、エッチング工程（Ｓ１２１）として、ドライエッチング法により、露出した低Ｔｇ膜２２０及び高Ｔｇ膜２２２の積層膜２２４を連続して一緒にエッチングする。このとき、低Ｔｇ膜２２０及び高Ｔｇ膜２２２と同様に炭素を多く含む膜であるレジストパターン２４０はエッチング除去されるので、図１１（ｃ）に示すようにＳＯＧ膜２３０がマスクとなる。これにより、低Ｔｇ膜２２０及び高Ｔｇ膜２２２の積層膜２２４をパターニングする。例えば、異方性エッチング法により露出した積層膜２２４をエッチングすればよい。例えば、反応性イオンエッチング法を用いればよい。その際、低Ｔｇ膜２２０の方が、エッチング耐性が低く、エッチングレートが速いため高Ｔｇ膜２２２よりもより多くエッチングされる。ガラス転移温度が高い方が、結合力が強く、エッチングし難いためである。その結果、図１１（ｃ）に示すように、上層の高Ｔｇ膜２２２の線幅がより太く、下層の低Ｔｇ膜２２０の線幅がより細くなる上広がりのテーパ状の膜パターンに形成できる。かかる形状は、後述するように側壁パターンの形状に影響を与える。 Then, as an etching step (S121), the exposed laminated film 224 of the low Tg film 220 and the high Tg film 222 is continuously etched together by a dry etching method. At this time, the resist pattern 240, which is a film containing a large amount of carbon as in the low Tg film 220 and the high Tg film 222, is removed by etching, so that the SOG film 230 serves as a mask as shown in FIG. Thereby, the laminated film 224 of the low Tg film 220 and the high Tg film 222 is patterned. For example, the exposed laminated film 224 may be etched by an anisotropic etching method. For example, a reactive ion etching method may be used. At that time, the low Tg film 220 is etched more than the high Tg film 222 because the etching resistance is lower and the etching rate is faster. This is because the higher the glass transition temperature, the stronger the bonding force and the harder the etching. As a result, as shown in FIG. 11C, the upper high-Tg film 222 has a wider line width, and the lower low-Tg film 220 has a narrower line width. . Such a shape affects the shape of the sidewall pattern as will be described later.
図１２に、第１の実施形態における半導体装置の製造方法の工程断面図が示されている。図１２では、図１のＳＯＧ膜除去工程（Ｓ１２２）からエッチバック処理工程（Ｓ１２８）までを示している。それ以降の工程は後述する。 FIG. 12 is a process cross-sectional view of the semiconductor device manufacturing method according to the first embodiment. FIG. 12 shows from the SOG film removal step (S122) to the etch-back processing step (S128) in FIG. Subsequent steps will be described later.
図１２（ａ）において、ＳＯＧ膜除去工程（Ｓ１２２）として、低Ｔｇ膜２２０及び高Ｔｇ膜２２２の積層膜２２４による膜パターン上のＳＯＧ膜２３０をウェットエッチング処理により除去する。第１の実施形態では、被加工膜２１２上の膜パターンが低Ｔｇ膜２２０で形成されているため、上述したように膜パターン倒れを抑制できる。 In FIG. 12A, as the SOG film removal step (S122), the SOG film 230 on the film pattern formed by the laminated film 224 of the low Tg film 220 and the high Tg film 222 is removed by wet etching. In the first embodiment, since the film pattern on the film 212 to be processed is formed of the low Tg film 220, the film pattern collapse can be suppressed as described above.
図１２（ｂ）において、スリミング処理工程（Ｓ１２４）として、エッチバック等により低Ｔｇ膜２２０及び高Ｔｇ膜２２２の積層膜２２４による膜パターンの線幅をスリミング処理して、例えば、半分の線幅に形成する。これにより、例えば、１：３のラインアンドスペースパターンが形成できる。 In FIG. 12B, as the slimming treatment step (S124), the line width of the film pattern formed by the laminated film 224 of the low Tg film 220 and the high Tg film 222 is slimmed by etch back or the like, for example, half the line width. To form. Thereby, for example, a 1: 3 line and space pattern can be formed.
図１２（ｃ）において、ＳｉＯ２膜形成工程（Ｓ１２６）として、スリミング処理された積層膜２２４による膜パターン上に、側壁パターンの基となるＳｉＯ２膜２５０をコンフォーマルに形成する。かかる側壁パターンは、被加工膜２１２をエッチングするためのマスクとなる。なお、ＳｉＯ２膜２５０の代わりにＳｉＮ膜であっても好適である。 In FIG. 12C, as the SiO 2 film forming step (S126), the SiO 2 film 250 that becomes the basis of the sidewall pattern is conformally formed on the film pattern of the laminated film 224 subjected to the slimming process. Such sidewall patterns serve as a mask for etching the film 212 to be processed. Note that a SiN film may be used instead of the SiO 2 film 250.
図１２（ｄ）において、エッチバック処理工程（Ｓ１２８）として、被加工膜２１２及び高Ｔｇ膜２２２が露出するまでＳｉＯ２膜２５０をエッチバックして、低Ｔｇ膜２２０及び高Ｔｇ膜２２２の積層膜２２４の膜パターンを芯材としてその両側の側壁にＳｉＯ２膜２５０の膜パターンを形成する。 In FIG. 12D, as the etch back processing step (S128), the SiO 2 film 250 is etched back until the film to be processed 212 and the high Tg film 222 are exposed, and the low Tg film 220 and the high Tg film 222 are stacked. The film pattern of the film 224 is used as a core material, and the film pattern of the SiO 2 film 250 is formed on both side walls.
図１３に、第１の実施形態における半導体装置の製造方法の工程断面図が示されている。図１３では、図１の高Ｔｇ膜および低Ｔｇ膜除去工程（Ｓ１３０）からＳｉＯ２膜除去工程（Ｓ１３４）までを示している。 FIG. 13 is a process cross-sectional view of the semiconductor device manufacturing method according to the first embodiment. FIG. 13 shows the high Tg film and low Tg film removal step (S130) to the SiO 2 film removal step (S134) in FIG.
図１３（ａ）において、高Ｔｇ膜および低Ｔｇ膜除去工程（Ｓ１３０）として、表面が露出した高Ｔｇ膜２２２とその下層の低Ｔｇ膜２２０を一緒に除去する。これにより、例えば、スリミング処理する前の低Ｔｇ膜２２０及び高Ｔｇ膜２２２の積層膜２２４の膜パターンによる１：１のラインアンドスペースパターンに比べてピッチが半分に狭まったＳｉＯ２膜２５０の膜パターンによる１：１のラインアンドスペースパターンを形成できる。その結果、リソグラフィの解像限界を超えたピッチと線幅でのマスクパターンを形成できる。 In FIG. 13A, as the high Tg film and low Tg film removal step (S130), the high Tg film 222 whose surface is exposed and the low Tg film 220 underneath are removed together. Thereby, for example, the film of the SiO 2 film 250 whose pitch is narrowed by half compared to the 1: 1 line and space pattern by the film pattern of the laminated film 224 of the low Tg film 220 and the high Tg film 222 before the slimming process. A 1: 1 line and space pattern can be formed by the pattern. As a result, a mask pattern having a pitch and line width exceeding the resolution limit of lithography can be formed.
図１４に、第１の実施形態の比較例となる、単層のカーボン膜の膜パターンの断面を撮像した図が示されている。第１の実施形態のように低Ｔｇ膜２２０及び高Ｔｇ膜２２２の積層膜２２４の膜パターンを形成しないで、単層のカーボン膜で同様の膜パターンを形成した場合には、以下のような問題が生じる。図１４（ａ）では、単層のカーボン膜で形成された膜パターンの断面を示している。ここでは、側壁パターンを形成するために単層のカーボン膜の膜パターンをスリミング処理した後の状態を示している。そして、膜パターンの幅寸法を上部（ＴＯＰ）位置と底部（Ｂｏｔｔｏｍ）位置と、その間の中間部（Ｍｉｄｄｌｅ）位置とで測定した。図１４（ｂ）では、単層のカーボン膜の膜パターンを芯材として、かかる膜パターン上に、側壁パターンの基となるＳｉＯ２膜をコンフォーマルに形成した場合の断面を示している。そして、同様に、芯材の膜パターンの幅寸法を上部（ＴＯＰ）位置と底部（Ｂｏｔｔｏｍ）位置と、その間の中間部（Ｍｉｄｄｌｅ）位置とで測定した。 FIG. 14 shows an image of a cross section of a film pattern of a single-layer carbon film, which is a comparative example of the first embodiment. When the same film pattern is formed with a single-layer carbon film without forming the film pattern of the laminated film 224 of the low Tg film 220 and the high Tg film 222 as in the first embodiment, the following is performed: Problems arise. FIG. 14A shows a cross section of a film pattern formed of a single-layer carbon film. Here, a state after the slimming process is performed on the film pattern of the single-layer carbon film in order to form the sidewall pattern is shown. Then, the width dimension of the film pattern was measured at the top (TOP) position, the bottom (Bottom) position, and the middle (Middle) position therebetween. FIG. 14B shows a cross section in the case where the film pattern of a single-layer carbon film is used as a core material, and the SiO 2 film that forms the side wall pattern is conformally formed on the film pattern. Similarly, the width dimension of the film pattern of the core material was measured at the top (TOP) position, the bottom (Bottom) position, and the middle (Middle) position therebetween.
図１５に、第１の実施形態の比較例となる、単層のカーボン膜の膜パターンの幅寸法の変化の一例を示すグラフが示されている。かかる例において、膜パターンの幅寸法は、ＴＯＰ位置において、側壁パターンの基となるＳｉＯ２膜を単層のカーボン膜の膜パターン上にコンフォーマルに形成する前の段階では３７．０２ｎｍとなる。そして、側壁パターンの基となるＳｉＯ２膜をコンフォーマルに形成した段階では２３．５８ｎｍと細くなる。そして、ＳｉＯ２膜をエッチバックしてＳｉＯ２膜の側壁パターンを形成後、芯材の単層のカーボン膜の膜パターンを除去した後の単層のカーボン膜の膜パターンがあった部分のスペース幅は３１．４３ｎｍと多少太くなる。このように、芯材の単層のカーボン膜の膜パターンは、側壁パターンの基となるＳｉＯ２膜によって押しつぶされてしまい、先端部分（Ｔｏｐ）の線幅が細くなってしまう。そして、芯材除去後も寸法がＳｉＯ２膜形成前までは戻らないことがわかる。 FIG. 15 is a graph showing an example of a change in the width dimension of the film pattern of the single-layer carbon film, which is a comparative example of the first embodiment. In such an example, the width dimension of the film pattern is 37.02 nm at the TOP position before the SiO 2 film that forms the side wall pattern is conformally formed on the film pattern of the single-layer carbon film. Then, at the stage where the SiO 2 film to be the basis of the sidewall pattern is formed conformally, it becomes as thin as 23.58 nm. Then, after forming the sidewall pattern of the SiO 2 film is etched back to the SiO 2 film, the space of the carbon film pattern was part of the film of a single layer after removal of the pattern of the carbon film of a single layer of core material The width becomes slightly thick at 31.43 nm. Thus, the film pattern of the single-layer carbon film of the core material is crushed by the SiO 2 film that is the basis of the sidewall pattern, and the line width of the tip portion (Top) becomes narrow. Then, it can be seen that after the core removal even dimension does not return until the SiO 2 film formation.
次に、膜パターンの幅寸法は、Ｍｉｄｄｌｅ位置において、側壁パターンの基となるＳｉＯ２膜を単層のカーボン膜の膜パターン上にコンフォーマルに形成する前の段階では３５．９７ｎｍとなる。そして、側壁パターンの基となるＳｉＯ２膜をコンフォーマルに形成した段階では２２．７ｎｍと細くなる。そして、ＳｉＯ２膜をエッチバックしてＳｉＯ２膜の側壁パターンを形成後、芯材の単層のカーボン膜の膜パターンを除去した後の単層のカーボン膜の膜パターンがあった部分のスペース幅は３０．４８ｎｍと多少太くなる。このように、芯材の単層のカーボン膜の膜パターンは、側壁パターンの基となるＳｉＯ２膜によって押しつぶされてしまい、Ｍｉｄｄｌｅ位置の線幅が細くなってしまう。そして、芯材除去後も寸法がＳｉＯ２膜形成前までは戻らないことがわかる。 Next, the width dimension of the film pattern is 35.97 nm at the middle position before the SiO 2 film that is the basis of the sidewall pattern is conformally formed on the film pattern of the single-layer carbon film. Then, it becomes as thin as 22.7 nm at the stage where the SiO 2 film to be the basis of the side wall pattern is formed conformally. Then, after forming the sidewall pattern of the SiO 2 film is etched back to the SiO 2 film, the space of the carbon film pattern was part of the film of a single layer after removal of the pattern of the carbon film of a single layer of core material The width is a little thicker at 30.48 nm. Thus, the film pattern of the single-layer carbon film of the core material is crushed by the SiO 2 film that is the basis of the side wall pattern, and the line width at the middle position becomes narrow. Then, it can be seen that after the core removal even dimension does not return until the SiO 2 film formation.
次に、膜パターンの幅寸法は、Ｂｏｔｔｏｍ位置において、側壁パターンの基となるＳｉＯ２膜を単層のカーボン膜の膜パターン上にコンフォーマルに形成する前の段階では３４．０３ｎｍとなる。そして、側壁パターンの基となるＳｉＯ２膜をコンフォーマルに形成した段階では３１．５３ｎｍと多少細くなる。そして、ＳｉＯ２膜をエッチバックしてＳｉＯ２膜の側壁パターンを形成後、芯材の単層のカーボン膜の膜パターンを除去した後の単層のカーボン膜の膜パターンがあった部分のスペース幅は３１．０３ｎｍとほとんど変化しない。このように、芯材の単層のカーボン膜の膜パターンは、側壁パターンの基となるＳｉＯ２膜によって多少押しつぶされるが、ＳｉＯ２膜形成時と芯材除去時の寸法においてはほとんど変化しないことがわかる。 Next, the width dimension of the film pattern is 34.03 nm in a stage before the SiO 2 film that is the basis of the side wall pattern is conformally formed on the film pattern of the single-layer carbon film at the Bottom position. Then, at the stage where the SiO 2 film which is the basis of the side wall pattern is formed conformally, it becomes somewhat thin at 31.53 nm. Then, after forming the sidewall pattern of the SiO 2 film is etched back to the SiO 2 film, the space of the carbon film pattern was part of the film of a single layer after removal of the pattern of the carbon film of a single layer of core material The width hardly changes to 31.03 nm. Thus, the film pattern of the carbon film of a single layer of the core is somewhat crushed by SiO 2 film as a base of the sidewall pattern, it hardly changed in size when the SiO 2 film formation time and the core removed I understand.
以上の結果から、単層のカーボン膜の膜パターンを芯材として使用した場合、側壁パターンの基となるＳｉＯ２膜によって押しつぶされてしまい、膜パターンの先端部分と中間部位置の幅寸法が細くなってしまう。そして、芯材除去後の寸法は、Ｂｏｔｔｏｍ位置に比べてＴＯＰ位置の方が細くなってしまう。そのため、芯材を除去した後に残るＳｉＯ２膜の側壁パターンを垂直に形成することが困難になってしまうといった問題が生じる。 From the above results, when the film pattern of the single-layer carbon film is used as the core material, it is crushed by the SiO 2 film that is the basis of the side wall pattern, and the width dimension between the tip portion and the middle portion of the film pattern is narrow. turn into. And the dimension after a core material removal will become thinner in the TOP position compared with a Bottom position. Therefore, there arises a problem that it becomes difficult to vertically form the sidewall pattern of the SiO 2 film remaining after the core material is removed.
これに対して、第１の実施形態では、図１１（ｃ）に示したように、エッチング工程（Ｓ１２１）において、上層の高Ｔｇ膜２２２の線幅がより太く、低Ｔｇ膜２２０の線幅がより細くなる上広がりのテーパ状の膜パターンに形成できる。よって、あえて上部を太らせた、かかる上広がりのテーパ状の膜パターンを芯材として使用することで、ＳｉＯ２膜によって押しつぶされて線幅が狭まったとしても、芯材を除去した後に残る側壁のＳｉＯ２膜の膜パターンを実質的に垂直に形成できる。 On the other hand, in the first embodiment, as shown in FIG. 11C, in the etching step (S121), the upper Tg film 222 has a larger line width, and the lower Tg film 220 has a line width. Can be formed into a taper-shaped film pattern with an upward spread that becomes thinner. Therefore, even if the line width is narrowed by being crushed by the SiO 2 film by using such an upwardly widened taper film pattern having a thick upper part as a core material, the side wall remaining after the core material is removed The film pattern of the SiO 2 film can be formed substantially vertically.
図１３（ｂ）において、エッチング工程（Ｓ１３２）として、ＳｉＯ２膜２５０の膜パターンをマスクとして、被加工膜２１２をエッチングする。例えば、異方性エッチング法により露出した被加工膜２１２をエッチングすればよい。例えば、反応性イオンエッチング法を用いればよい。これにより、略垂直にパターンを形成できる。 In FIG. 13B, as the etching step (S132), the film to be processed 212 is etched using the film pattern of the SiO 2 film 250 as a mask. For example, the processed film 212 exposed by an anisotropic etching method may be etched. For example, a reactive ion etching method may be used. Thereby, a pattern can be formed substantially perpendicularly.
図１３（ｃ）において、ＳｉＯ２膜除去工程（Ｓ１３４）として、エッチング法により、ＳｉＯ２膜２５０を除去する。以上により、リソグラフィ時のパターンピッチよりも狭いピッチで被加工膜２１２の膜パターンを形成できる。 In FIG. 13C, as the SiO 2 film removing step (S134), the SiO 2 film 250 is removed by an etching method. As described above, the film pattern of the film 212 to be processed can be formed at a pitch narrower than the pattern pitch at the time of lithography.
以上、具体例を参照しつつ実施形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。上述した実施形態では、被加工膜２１２上に積層膜２２４を形成しているがこれに限るものではなく、被加工膜２１２と積層膜２２４との間に他の膜を挟んでもよい。他の膜として、被加工膜２１２とは異なる、例えば、ＳｉＮ膜、α−Ｓｉ膜、或いはＳｉＯ２膜等が好適である。さらに、上述した実施形態では、積層膜２２４による膜パターンを形成後、この膜パターンに対しスリミング処理を行なったが、これに代えてレジストパターン２４０のスリミング処理を行ってもよいし、或いはレジストパターン２４０をＳＯＧ膜２３０及び積層膜２２４に順次転写する際に膜パターンの線幅が細められるような条件でエッチングを行ってもよく、さらにはこれらを組み合わせて積層膜２２４による膜パターンを所望の線幅で形成することもできる。 The embodiment has been described above with reference to specific examples. However, the present invention is not limited to these specific examples. In the above-described embodiment, the laminated film 224 is formed on the processed film 212, but the present invention is not limited to this, and another film may be sandwiched between the processed film 212 and the laminated film 224. As another film, for example, a SiN film, an α-Si film, a SiO 2 film, or the like, which is different from the film to be processed 212 is preferable. Furthermore, in the above-described embodiment, after the film pattern is formed by the laminated film 224, the slimming process is performed on the film pattern. Alternatively, the slimming process of the resist pattern 240 may be performed instead, or the resist pattern may be performed. Etching may be performed under such a condition that the line width of the film pattern is narrowed when sequentially transferring 240 to the SOG film 230 and the laminated film 224, and further, a film pattern formed by the laminated film 224 may be formed by combining them. It can also be formed with a width.
また、層間絶縁膜の膜厚や、開口部のサイズ、形状、数などについても、半導体集積回路や各種の半導体素子において必要とされるものを適宜選択して用いることができる。 In addition, the film thickness of the interlayer insulating film and the size, shape, number, and the like of the opening can be appropriately selected from those required for the semiconductor integrated circuit and various semiconductor elements.
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置の製造方法に代表される電子部品の製造方法は、本発明の範囲に包含される。 In addition, a method of manufacturing an electronic component represented by all methods of manufacturing a semiconductor device that includes elements of the present invention and whose design can be appropriately changed by those skilled in the art is included in the scope of the present invention.
また、説明の簡便化のために、半導体産業で通常用いられる手法、例えば、フォトリソグラフィプロセス、処理前後のクリーニング等は省略しているが、それらの手法が含まれ得ることは言うまでもない。 Further, for the sake of simplicity of explanation, techniques usually used in the semiconductor industry, such as a photolithography process, cleaning before and after processing, are omitted, but it goes without saying that these techniques may be included.
２００ 半導体基板、２１２ 被加工膜、２２０ 低Ｔｇ膜、２２２ 高Ｔｇ膜、２２４ 積層膜、２３０ ＳＯＧ膜、２４０ レジストパターン、２５０ ＳｉＯ２膜 200 Semiconductor substrate, 212 Processed film, 220 Low Tg film, 222 High Tg film, 224 Laminated film, 230 SOG film, 240 Resist pattern, 250 SiO 2 film
Claims (5)
前記積層膜上に、膜材料を塗布して加熱することによって上層膜を形成する工程と、
前記上層膜をパターニングする工程と、
前記上層膜をマスクとして前記積層膜をパターニングする工程と、
前記上層膜をウェットエッチング処理により除去する工程と、
前記上層膜を除去した後、前記積層膜を芯材として、前記積層膜の側壁に膜パターンを形成する工程と、
を備えたことを特徴とする半導体装置の製造方法。 A laminated film of a low glass transition temperature material film using a resin having no aromatic ring in the main chain and a high glass transition temperature material film using a resin having an aromatic ring in the main chain is formed on the substrate. Process,
A step of forming an upper layer film by applying a film material and heating on the laminated film; and
Patterning the upper layer film;
Patterning the laminated film using the upper layer film as a mask;
Removing the upper layer film by wet etching;
Forming the film pattern on the side wall of the laminated film using the laminated film as a core after removing the upper layer film;
A method for manufacturing a semiconductor device, comprising:
前記積層膜上に加熱下で上層膜を形成する工程と、
前記上層膜をパターニングする工程と、
前記上層膜をマスクとして前記積層膜をパターニングする工程と、
前記上層膜をウェットエッチング処理により除去する工程と、
を備えたことを特徴とする半導体装置の製造方法。 Forming a laminated film of a low glass transition temperature material film and a high glass transition temperature material film on a substrate;
Forming an upper film under heating on the laminated film;
Patterning the upper layer film;
Patterning the laminated film using the upper layer film as a mask;
Removing the upper layer film by wet etching;
A method for manufacturing a semiconductor device, comprising:
前記積層膜をエッチングして、上層の線幅が太く下層の線幅が細いパターンにパターニングする工程と、
パターニングされた積層膜を芯材として、前記積層膜の側壁に膜パターンを形成する工程と、
を備えたことを特徴とする半導体装置の製造方法。 Forming a laminated film of a low glass transition temperature material film and a high glass transition temperature material film on a substrate;
Etching the laminated film, and patterning into a pattern in which the line width of the upper layer is thick and the line width of the lower layer is thin;
Using the patterned laminated film as a core material, forming a film pattern on the side wall of the laminated film; and
A method for manufacturing a semiconductor device, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011244505A JP2013102038A (en) | 2011-11-08 | 2011-11-08 | Semiconductor device manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011244505A JP2013102038A (en) | 2011-11-08 | 2011-11-08 | Semiconductor device manufacturing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2013102038A true JP2013102038A (en) | 2013-05-23 |
Family
ID=48622401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011244505A Pending JP2013102038A (en) | 2011-11-08 | 2011-11-08 | Semiconductor device manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2013102038A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9070559B2 (en) | 2013-07-25 | 2015-06-30 | Kabushiki Kaisha Toshiba | Pattern forming method and method of manufacturing semiconductor device |
-
2011
- 2011-11-08 JP JP2011244505A patent/JP2013102038A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9070559B2 (en) | 2013-07-25 | 2015-06-30 | Kabushiki Kaisha Toshiba | Pattern forming method and method of manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI651809B (en) | Feature size reduction | |
| CN109671619B (en) | Wafer-level hybrid bonding method | |
| KR100574999B1 (en) | Pattern formation method of semiconductor device | |
| JP2008235332A (en) | Manufacturing process and control system of semiconductor device | |
| JP2004281936A (en) | Method for manufacturing semiconductor device | |
| US10475649B2 (en) | Patterning method | |
| US8772153B2 (en) | Semiconductor device with air gap therein and manufacturing method thereof | |
| TWI567785B (en) | Method for fabricating patterned structure of semiconductor device | |
| US9412612B2 (en) | Method of forming semiconductor device | |
| US7829472B2 (en) | Method of forming at least an opening using a tri-layer structure | |
| JP2013102038A (en) | Semiconductor device manufacturing method | |
| TWI335048B (en) | Method for fabricating a fine pattern in a semiconductor device | |
| US20090061635A1 (en) | Method for forming micro-patterns | |
| US9348230B2 (en) | Method of manufacturing semiconductor device | |
| CN109411334B (en) | Method for forming fine line pattern of semiconductor element | |
| JP5881569B2 (en) | Pattern formation method | |
| KR100649872B1 (en) | Trench isolation film formation method of semiconductor device | |
| JP2006019496A (en) | Method for defining minimum pitch in integrated circuit beyond photolithographic resolution | |
| JP2006156591A (en) | Manufacturing method of semiconductor device | |
| JP2009295785A (en) | Method of manufacturing semiconductor device | |
| US11929255B2 (en) | Method of high-density pattern forming | |
| CN114203545B (en) | Method for manufacturing semiconductor structure | |
| JP6403017B2 (en) | Method for manufacturing imprint template substrate, template substrate for imprint, template for imprint, and method for manufacturing semiconductor device | |
| US8211806B2 (en) | Method of fabricating integrated circuit with small pitch | |
| TWI818787B (en) | Method of patterning underlying structure |