JP2013191893A - Method of manufacturing laminate semiconductor device - Google Patents
Method of manufacturing laminate semiconductor device Download PDFInfo
- Publication number
- JP2013191893A JP2013191893A JP2013138908A JP2013138908A JP2013191893A JP 2013191893 A JP2013191893 A JP 2013191893A JP 2013138908 A JP2013138908 A JP 2013138908A JP 2013138908 A JP2013138908 A JP 2013138908A JP 2013191893 A JP2013191893 A JP 2013191893A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor substrate
- bonding
- substrate
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
【課題】いずれの接合段階の後にも、識別標識を用いた積層半導体装置の製造管理をすることができる積層半導体装置の製造方法を提供する。
【解決手段】複数の半導体基板120、150を積層して接合する積層半導体装置の製造方法において、前記複数の半導体基板120、150を順次、接合する接合段階と、前記複数の半導体基板120、150を識別するバーコード124、154を、いずれの接合段階の後にもいずれかの前記バーコード124、154が露出するように、前記接合段階に先立って前記複数の半導体基板120、150に配する指標配置段階と、を備える。
【選択図】図4The present invention provides a method for manufacturing a laminated semiconductor device capable of managing the production of a laminated semiconductor device using an identification mark after any joining step.
In a manufacturing method of a stacked semiconductor device in which a plurality of semiconductor substrates (120, 150) are stacked and bonded, a bonding step of sequentially bonding the plurality of semiconductor substrates (120, 150), and the plurality of semiconductor substrates (120, 150). An index is arranged on the plurality of semiconductor substrates 120 and 150 prior to the bonding step such that any one of the barcodes 124 and 154 is exposed after any bonding step. An arrangement stage.
[Selection] Figure 4
Description
本発明は、複数の半導体基板を積層して接合する積層半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a stacked semiconductor device in which a plurality of semiconductor substrates are stacked and bonded.
半導体装置を面積を増やすことなく高性能化することを目的として、複数の半導体チップを積層して接合した積層半導体装置が知られている。この積層半導体装置の製造工程では、半導体ウエハにバーコード等の識別指標を形成することが行われる(例えば、特許文献1参照)。
ここで、当該製造工程において、識別指標が層内に隠れてしまった場合には、識別指標を用いた積層半導体装置の製造管理ができないこととなる。また、半導体ウエハを薄化するに際して、識別指標が切除されてしまった場合も同様である。 Here, in the manufacturing process, when the identification index is hidden in the layer, manufacturing management of the stacked semiconductor device using the identification index cannot be performed. The same applies to the case where the identification index is cut off when the semiconductor wafer is thinned.
上記課題を解決するために、本発明の第1の態様においては、複数の半導体基板を積層して接合する積層半導体装置の製造方法において、前記複数の半導体基板を順次、接合する接合段階と、前記複数の半導体基板を識別する識別指標を、いずれの接合段階の後にもいずれかの前記識別指標が露出するように、前記接合段階に先立って前記複数の半導体基板に配する指標配置段階と、を備える積層半導体装置の製造方法が提供される。 In order to solve the above problems, in a first aspect of the present invention, in a method for manufacturing a stacked semiconductor device in which a plurality of semiconductor substrates are stacked and bonded, a bonding step of sequentially bonding the plurality of semiconductor substrates; An identification index for identifying the plurality of semiconductor substrates, an index arrangement stage arranged on the plurality of semiconductor substrates prior to the bonding stage, so that any of the identification indices is exposed after any bonding stage; A method for manufacturing a stacked semiconductor device is provided.
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。 It should be noted that the above summary of the invention does not enumerate all the necessary features of the present invention. In addition, a sub-combination of these feature groups can also be an invention.
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。 Hereinafter, the present invention will be described through embodiments of the invention, but the following embodiments do not limit the invention according to the claims. In addition, not all the combinations of features described in the embodiments are essential for the solving means of the invention.
図1には、基板貼り合わせ装置200を断面図にて示している。基板貼り合わせ装置200は、複数の半導体素子が形成された半導体基板120、150を加圧および加熱して貼り合わせることにより、三次元的な積層半導体基板を製造する。各半導体基板120、150は、図示の例では、それぞれ公知のウエハで構成されている。基板貼り合わせ装置200は、枠体210の内側に配置された、押圧部220、加圧ステージ230、受圧ステージ240、圧力検知部250を備える。
FIG. 1 shows a cross-sectional view of the
枠体210は、互いに平行で水平な天板212および底板216と、天板212および底板216を結合する複数の支柱214とを備える。天板212、支柱214および底板216は、半導体基板120、150への加圧の反力が作用した場合に変形が生じない程度の剛性を有する。
The
枠体210の内側において、底板216の上には、押圧部220が配置される。押圧部220は、底板216の上面に固定されたシリンダ222と、シリンダ222の内側に配置されたピストン224とを有する。ピストン224は、図示されていない流体回路、カム、輪列等により駆動されて、図中に矢印Zにより示す、底板216に対して直角な方向に昇降する。
On the inner side of the
ピストン224の上端には、加圧ステージ230が搭載される。加圧ステージ230は、ピストン224の上端に結合された水平な板状の支持部232と、支持部232に平行な板状の第1基板保持部234とを有する。
A
第1基板保持部234は、複数のアクチュエータ235を介して、支持部232から支持される。アクチュエータ235は、図示された一対のアクチュエータ235の他に、紙面に対して前方および後方にも配置される。また、これらアクチュエータ235の各々は、相互に独立して動作させることができる。このような構造により、アクチュエータ235を適宜動作させることにより、第1基板保持部234の傾斜を任意に変えることができる。また、第1基板保持部234は、ヒータ236を有しており、当該ヒータ236により加熱される。
The first
また、半導体基板150は、ウエハホルダ350に静電吸着されており、第1基板保持部234は、真空吸着等により上面にウエハホルダ350を吸着する。これにより、半導体基板150は、ウエハホルダ350及び第1基板保持部234と共に揺動する一方、第1基板保持部234からの移動あるいは脱落を防止される。
Further, the
受圧ステージ240は、第2基板保持部242および複数の懸架部244を有する。懸架部244は、天板212の下面から垂下される。第2基板保持部242は、懸架部244の下端近傍において下方から支持され、加圧ステージ230に対向して配置される。また、半導体基板120は、ウエハホルダ320に静電吸着されており、第2基板保持部242は、真空吸着等により下面にウエハホルダ320を吸着する。さらに、懸架部244は、ヒータ246を有しており、当該ヒータ246により加熱される。
The
第2基板保持部242は、下方から懸架部244により支持される一方、上方への移動は規制されない。ただし、天板212および第2基板保持部242の間には、複数のロードセル252、254、256が挟まれる。複数のロードセル252、254、256は、圧力検知部250の一部を形成して、第2基板保持部242の上方移動を規制すると共に、第2基板保持部242に対して上方に印加された圧力を検出する。
The second
図示した状態では、押圧部220の支柱214はシリンダ222の中に引き込まれており、加圧ステージ230は降下している。従って、加圧ステージ230および受圧ステージ240の間には広い間隙がある。
In the illustrated state, the
接合の対象となる一対の半導体基板120、150のうち、一方の半導体基板150は、上記間隙に対して側方から挿入されて、加圧ステージ230の上に載せられる。他方の半導体基板120も同様に挿入され、半導体基板150に対向して受圧ステージ240に保持される。半導体基板120、150は、Z方向に直交する平面内で相互に位置合わせされている。なお、基板貼り合わせ装置200が半導体基板120、150を位置合わせしてもよく、あるいは、他の位置合わせ装置によって位置合わせされた半導体基板120、150が基板貼り合わせ装置200に搬送されてもよい。
Of the pair of
ここで、加圧ステージ230が受圧ステージ240に向かって上昇して、半導体基板120と半導体基板150とを押圧する。さらに、押圧中に、ヒータ246、236が加圧ステージ230および受圧ステージ240を加熱する。これにより、半導体基板120、150が接合される。
Here, the
図2には、基板貼り合わせ装置200により貼り合わせられる半導体基板120、150を平面図にて示している。この図に示すように、半導体基板120、150には、後にダイシングされる多数の半導体チップ122、152が縦横に形成される。また、半導体基板120、150の半導体チップ122、152が形成された領域の外側には、識別指標としてのバーコード124、154が、レーザ照射法により形成される。即ち、指標配置段階が実施される。
In FIG. 2, the
バーコード124、154は、半導体基板120、150に付与されたID番号をバーコード化したものであって、半導体基板120、150が基板貼り合わせ装置200へ搬送される搬送経路等に配されたバーコードリーダにより読み取られる。そして、製造管理システムが、読み取られたバーコード124、154が表すID番号に対応付けて、半導体基板120、150等が積層されて形成される積層半導体基板を管理する。即ち、情報管理段階が実施される。なお、バーコード124、154は、ダイシング工程において半導体チップ122、152から分離される。
The
図3には、基板貼り合わせ装置200により貼り合わせられる半導体基板120、150を側断面図にて示している。この図に示すように、半導体基板120、150は、互いに基板積層方向に対向する面121、151を介して接合される。接合段階が実施される。また、半導体基板120、150の半導体チップ122、152には、厚み方向に貫通するスルーホール123、153が形成されている。スルーホール123、153には、Cu等の導電性材料を埋め込んだ埋め込み電極126、156が形成されている。
In FIG. 3, the
また、半導体チップ122、152の面121、151におけるスルーホール123、153上には、半田又はAu等の導電性材料を材料とするバンプ128、158が形成されている。バンプ128は、半導体チップ122におけるバンプ128が設けられた面121から半導体チップ152側へ突出しており、バンプ158は、半導体チップ152におけるバンプ158が設けられた面151から半導体チップ122側へ突出している。スルーホール123とスルーホール153とは、基板積層方向に見て重合するように配されている。このため、互いに位置合わせされた半導体基板120、150を、基板貼り合わせ装置200により加圧加熱することにより、バンプ128とバンプ158とが熱圧着されて接合され、半導体チップ122と半導体チップ152とが機械的且つ電気的に接続される。
なお、本実施形態では、バンプ128、158は、半田を電気鍍金することにより形成した半田バンプとなっており、加圧加熱されることにより熱圧着されて接合される。しかしながら、バンプ128、158は、半田バンプ以外に、ニッケル、金等により形成されたバンプとしてもよい。この場合には、半導体チップ122と半導体チップ152との間に充填されるアンダーフィルでバンプ128とバンプ158との機械的接合強度を補強すればよい。
In the present embodiment, the
また、接合段階の前段階の素子形成段階において、半導体基板120における半導体基板150と対向する面121に半導体素子127が形成され、半導体基板150における面121と対向する面151に半導体素子157が形成されている。即ち、半導体基板120と半導体基板150とを接合する接合段階では、半導体基板120の半導体素子127が形成された面121と半導体基板150の半導体素子157が形成された面151とを接合する段階が実施される。
In the element formation stage before the bonding stage, the
また、半導体基板120における面121の裏面129の外周部には、バーコード124が形成され、半導体基板150における面151の外周部には、バーコード154が形成されている。ここで、指標配置段階において、バーコード124、154は、レーザ照射法により半導体基板120の裏面129、半導体基板150の面151に形成されるが、この指標配置段階は、半導体素子127、157を半導体基板120、150に形成する素子形成段階の前に実施される。これにより、指標配置段階においてレーザアブレーション効果で基板表面から飛散した表面材料により、半導体素子127、157が汚損されることを防止できる。
A
図4には、接合段階を経て互いに接合された半導体基板120、150を側断面図にて示している。この図に示すように、バーコード124が、半導体基板120の面121の裏面129に形成されている。これにより、バーコード124が、積層半導体基板10の外側に露出するので、積層半導体基板10を次工程へ搬送するに際して、バーコードリーダでバーコード124からID番号を読み取り、読み取ったID番号を用いて積層半導体基板10を管理することができる。
FIG. 4 is a side sectional view showing the
図5には、薄化段階を経た後の接合段階を側断面図にて示している。この図に示すように、薄化段階において、半導体基板120に接合された半導体基板150の面151の裏面159が研磨されることにより、半導体基板150が薄化される。そして、研磨された裏面159には、バンプ158が形成される。
FIG. 5 is a side sectional view showing the bonding stage after the thinning stage. As shown in this figure, in the thinning step, the
薄化されバンプ158が形成された半導体基板150と、半導体基板150と接合された半導体基板120とは、基板貼り合わせ装置200へ搬送され、基板貼り合わせ装置200の第2基板保持部242に保持される。このとき、半導体基板120が第2基板保持部242に保持され、半導体基板150における、研磨されバンプ158が形成された裏面159が下向きになる。
The thinned
また、第1基板保持部234には、薄化段階を経る前の半導体基板150が保持される。当該半導体基板150は、面151に半導体素子157、バンプ158、及びバーコード154を形成されている。
In addition, the first
未接合の半導体基板150と接合済の半導体基板150とを接合する接合段階では、接合済の半導体基板150の裏面159と、未接合の半導体基板150の半導体素子157が形成された面151とが重ね合わされ、半導体基板120、150と未接合の半導体基板150とが加圧加熱される。これにより、接合済の半導体基板150に存するバンプ158と、未接合の半導体基板150に存するバンプ158とが熱圧着されて接合される。
In the bonding stage in which the
ここで、一対の半導体基板150を互いに接合した後、半導体基板120の裏面129に形成されたバーコード124が、積層半導体基板10の外側に露出する。このため、積層半導体基板10を次工程へ搬送するに際して、バーコード124からID番号をバーコードリーダで読み取り、読み取ったID番号を用いて積層半導体基板10を管理することができる。
Here, after the pair of
図6には、積層半導体基板10を構成する全ての半導体基板が接合された状態を側断面図にて示している。この図に示すように、接合済の半導体基板150の裏面159側にさらに複数の半導体基板150が積層されて接合される。複数の半導体基板150は、裏面159と、半導体素子157が形成された面151とを重ね合わせて接合される。半導体基板150の各々は、半導体基板150と接合された後、裏面159を研磨することにより薄化され、薄化された後に裏面159にバンプ158を形成される。
FIG. 6 is a side sectional view showing a state in which all the semiconductor substrates constituting the
ここで、半導体基板150の各々が接合済の半導体基板150と接合された後、半導体基板120の裏面129に形成されたバーコード124が、積層半導体基板10の外側に露出する。これにより、いずれの接合段階の後にも、常に、バーコード124が、積層半導体基板10の外側に露出するので、いずれの接合段階の後にも、バーコード124からID番号をバーコードリーダで読み取り、読み取ったID番号を用いて積層半導体基板10を管理することができる。
Here, after each of the
図7には、積層半導体装置100を側断面図にて示している。この図に示すように、積層半導体装置100では、最下層の半導体チップ122の下面に、外部接続基板としてのインターポーザ172が接合され、最上層の半導体チップ152の上面に、封止部としてのモールド部182が形成されている。また、各層の間にはアンダーフィル184が充填されている。
In FIG. 7, the
インターポーザ172には複数のスルーホール173が、スルーホール123の位置に対応して形成されている。スルーホール173には、Cu等の導電性材料を埋め込んだ埋め込み電極176が形成されている。また、インターポーザ172の下面にはスルーホール173の位置に対応して、半田又はAu等の導電性材料を材料とするボール状のバンプ178が形成されている。なお、上述のダイシング工程において、バーコード124、154が半導体チップ122、152から分離されることから、積層半導体装置100は、バーコード124、154を具備しない。
A plurality of through
図8には、積層半導体装置100の他の製造方法における接合段階を側断面図にて示している。この図に示すように、本製造方法では、半導体基板120を第1基板保持部234で保持して、半導体基板150を第2基板保持部242で保持する。半導体基板120は、半導体素子127が形成された面121が上向きとなるように、第1基板保持部234に保持され、半導体基板150は、半導体素子157が形成された面151が上向きとなるように、第2基板保持部242に保持される。
FIG. 8 is a side sectional view showing a bonding stage in another manufacturing method of the
ここで、バーコード154が、半導体基板150における半導体基板120と接合される面151の裏面159に設けられている。このため、半導体基板120と半導体基板150とが接合された後、半導体基板150の裏面159に形成されたバーコード154が、積層半導体基板10の外側に露出する。従って、当該接合段階の後にも、バーコード124からID番号をバーコードリーダで読み取り、読み取ったID番号を用いて積層半導体基板10を管理することができる。
Here, the
図9には、さらに半導体基板150を接合する段階を側断面図にて示している。この図に示すように、バンプ158が形成された半導体基板150と、当該半導体基板150と接合された半導体基板120とは、基板貼り合わせ装置200へ搬送され、第2基板保持部242に保持される。このとき、半導体基板120が第1基板保持部234に保持され、半導体基板150における、バンプ158が形成された面151が上向きになる。
FIG. 9 is a side sectional view showing a step of further joining the
また、第2基板保持部242には、未接合の半導体基板150が保持される。未接合の半導体基板150は、接合済の半導体基板150と対向する面151にバンプ158が形成され、当該面151の裏面159に半導体素子157及びバーコード154が形成されている。
Further, the
未接合の半導体基板150と接合済の半導体基板150とを接合する接合段階では、接合済の半導体基板150の半導体素子157が形成された面151と、未接合の半導体基板150の半導体素子157が形成された面151の裏面159とが重ね合わされる。そして、接合済の半導体基板150と未接合の半導体基板150とが加圧加熱される。これにより、接合済の半導体基板150に存するバンプ158と、未接合の半導体基板150に存するバンプ158とが熱圧着されて接合される。
In the bonding stage in which the
ここで、一対の半導体基板150を接合した後、新たに接合された半導体基板150の裏面159に形成されたバーコード154が、積層半導体基板10の外側に露出する。このため、積層半導体基板10を次工程へ搬送するに際して、バーコード154からID番号をバーコードリーダで読み取り、読み取ったID番号を用いて積層半導体基板10を管理することができる。
Here, after bonding the pair of
図10には、積層半導体基板10を構成する全ての半導体基板が接合された状態を側断面図にて示している。この図に示すように、接合済の半導体基板150の裏面159側にさらに複数の半導体基板150が積層して接合される。複数の半導体基板150は、裏面159と、半導体素子157が形成された面151とを重ね合わせて接合される。半導体基板150の各々は、半導体基板150と接合された後、裏面159にバンプ158を形成される。
FIG. 10 is a side sectional view showing a state in which all semiconductor substrates constituting the
ここで、半導体基板150の各々が接合済の半導体基板150と接合された後、新たに接合された半導体基板150の裏面129に形成されたバーコード154が、積層半導体基板10の外側に露出する。これにより、いずれの接合段階の後にも、常に、バーコード154が、積層半導体基板10の外側に露出するので、いずれの接合段階の後にも、バーコード154からID番号をバーコードリーダで読み取り、読み取ったID番号を用いて積層半導体基板10を管理することができる。
Here, after each of the
図11には、積層半導体装置100の他の製造方法における接合段階を側断面図にて示している。この図に示すように、本製造方法では、半導体基板120の半導体素子127が形成された面121の裏面129と、半導体基板150の半導体素子157が形成された面151の裏面159とを互いに対向させて、半導体基板120と半導体基板150とを接合する。
FIG. 11 is a side sectional view showing a bonding stage in another manufacturing method of the
また、半導体基板120の面121及び裏面129の両面に、バーコード124を形成する。また、半導体基板150の面151及び裏面159の両面に、バーコード154を形成する。これにより、半導体基板120と半導体基板150とを接合した後に、バーコード124、154が、積層半導体基板10の外側に露出するので、接合段階の後に、バーコードリーダでバーコード124又はバーコード154からID番号を読み取り、読み取ったID番号を用いて積層半導体基板10を管理することができる。
In addition, barcodes 124 are formed on both the
図12には、積層半導体装置100の他の製造方法における接合段階を側断面図にて示している。この図に示すように、本製造方法では、半導体基板120の半導体素子127が形成された面121を半導体基板150の半導体素子157が形成された面151に対向させた状態で、半導体基板120と半導体基板150とを接合する。また、半導体基板120の面121の裏面129に、バーコード124を形成して、バーコード124を積層半導体基板10の外側に露出させる。
FIG. 12 is a side sectional view showing a bonding stage in another manufacturing method of the
図13には、半導体基板120の裏面129を研磨して半導体基板120を薄化する薄化段階を経た後の積層半導体基板10を示している。この図に示すように、半導体基板120に形成されていたバーコード124は、薄化工程において除去される。
FIG. 13 shows the
ここで、本製造方法では、情報管理段階と薄化段階を経た後、バーコードリーダにより読み取られた後に研磨されて除去されたバーコード124と同一の識別情報を有するバーコード124を、薄化しない半導体基板150の裏面159に付し直す。これにより、薄化工程において半導体基板120のバーコード124を除去した場合でも、薄化工程後に、半導体基板120を識別できる。
Here, in this manufacturing method, after passing through the information management stage and the thinning stage, the
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。 As mentioned above, although this invention was demonstrated using embodiment, the technical scope of this invention is not limited to the range as described in the said embodiment. It will be apparent to those skilled in the art that various modifications or improvements can be added to the above-described embodiment. It is apparent from the scope of the claims that the embodiments added with such changes or improvements can be included in the technical scope of the present invention.
10 積層半導体基板、100 積層半導体装置、120 半導体基板、121 面、122 半導体チップ、123 スルーホール、124 バーコード、126 埋め込み電極、127 半導体素子、128 バンプ、129 裏面、150 半導体基板、151 面、152 半導体チップ、153 スルーホール、154 バーコード、156 埋め込み電極、157 半導体素子、158 バンプ、159 裏面、172 インターポーザ、173 スルーホール、176 埋め込み電極、178 バンプ、182 モールド部、184 アンダーフィル、200 基板貼り合わせ装置、210 枠体、212 天板、214 支柱、216 底板、220 押圧部、222 シリンダ、224 ピストン、230 加圧ステージ、232 支持部、234 第1基板保持部、235 アクチュエータ、236 ヒータ、240 受圧ステージ、242 第2基板保持部、244 懸架部、246 ヒータ、250 圧力検知部、252 ロードセル、254 ロードセル、256 ロードセル、320 ウエハホルダ、350 ウエハホルダ
DESCRIPTION OF
Claims (11)
前記二つの半導体基板をそれぞれ識別する識別指標を前記二つの半導体基板にそれぞれ配する指標配置段階と、
前記二つの半導体基板を互いに接合する接合段階とを有し、
前記指標配置段階では、前記接合段階で接合された前記二つの半導体基板の前記識別指標のうち少なくとも一つの前記識別指標が露出するように、前記二つの半導体基板にそれぞれ前記識別指標を配し、
前記接合段階の後に露出した前記識別指標に対応付けて、前記積層半導体装置に関する情報を管理する情報管理段階をさらに有し、
前記指標配置段階は、前記二つの半導体基板の前記識別指標のうち少なくとも一つの前記識別指標が前記接合段階の後に露出するように、前記接合段階に先立って前記二つの半導体基板にそれぞれ前記識別指標を配し、
前記接合段階は、前記識別指標が配された他の半導体基板を前記二つの半導体基板のいずれかに接合する段階を含み、
前記指標配置段階では、複数の前記半導体基板の前記識別指標のうち少なくとも一つの前記識別指標がいずれかの前記接合段階の後に露出するように前記複数の半導体基板にそれぞれ前記識別指標を配し、
前記指標配置段階では、いずれの前記接合段階の後にも露出する面を有する一の前記半導体基板の当該面に前記識別指標を配する積層半導体装置の製造方法。 A method of manufacturing a laminated semiconductor device by laminating and bonding two semiconductor substrates,
An index placement step of placing identification indices for identifying the two semiconductor substrates, respectively, on the two semiconductor substrates;
Bonding the two semiconductor substrates to each other,
In the index placement stage, the identification index is arranged on each of the two semiconductor substrates so that at least one of the identification indices of the two semiconductor substrates bonded in the bonding stage is exposed,
In correspondence with the identification index exposed after the bonding step, further comprising an information management step of managing information on the stacked semiconductor device,
In the indicator placement step, at least one of the identification indicators of the two semiconductor substrates is exposed after the bonding step, so that the identification indicators are respectively provided on the two semiconductor substrates before the bonding step. And
The bonding step includes a step of bonding another semiconductor substrate on which the identification index is arranged to one of the two semiconductor substrates,
In the index placement stage, the identification index is arranged on each of the plurality of semiconductor substrates such that at least one of the identification indices of the plurality of semiconductor substrates is exposed after any of the bonding stages,
In the index placement stage, a method for manufacturing a stacked semiconductor device, wherein the identification index is disposed on the surface of the one semiconductor substrate having a surface exposed after any of the joining stages.
前記指標配置段階では、前記情報管理段階で管理される情報に対応する前記識別指標を、前記薄化段階で薄化されない前記半導体基板の露出した面に配する請求項1に記載の積層半導体装置の製造方法。 A thinning step of thinning an exposed surface of at least one of the semiconductor substrates after the bonding step;
2. The stacked semiconductor device according to claim 1, wherein in the index placement stage, the identification index corresponding to the information managed in the information management stage is arranged on an exposed surface of the semiconductor substrate that is not thinned in the thinning stage. Manufacturing method.
前記薄化段階では、前記半導体基板のうち前記情報管理段階で管理される情報に対応する前記識別指標が付されていない前記半導体基板の前記面を薄化する請求項1に記載の積層半導体装置の製造方法。 A thinning step of thinning the surface of at least one of the semiconductor substrates having an exposed surface after the bonding step;
2. The stacked semiconductor device according to claim 1, wherein, in the thinning stage, the surface of the semiconductor substrate not attached with the identification index corresponding to information managed in the information management stage of the semiconductor substrate is thinned. Manufacturing method.
前記情報管理段階で用いられた前記識別指標が前記薄化段階で除去された場合、その前記識別指標が有する識別情報に関連付けられた識別指標を少なくとも一つの前記半導体基板の露出面に付し直す指標再配置段階とを有する請求項1に記載の積層半導体装置の製造方法。 A thinning step of thinning an exposed surface of at least one of the semiconductor substrates after the bonding step;
When the identification index used in the information management stage is removed in the thinning stage, the identification index associated with the identification information included in the identification index is reattached to at least one exposed surface of the semiconductor substrate. The method for manufacturing a stacked semiconductor device according to claim 1, further comprising an index rearrangement step.
前記指標配置段階では、前記薄化段階の後にもいずれかの前記識別指標が露出するように前記識別指標を前記半導体基板の少なくとも一つに配する請求項1に記載の積層半導体装置の製造方法。 After the bonding step, further comprising a thinning step of thinning the surface of the at least one semiconductor substrate having an exposed surface;
2. The method of manufacturing a stacked semiconductor device according to claim 1, wherein in the index placement stage, the identification index is arranged on at least one of the semiconductor substrates so that any one of the identification indices is exposed even after the thinning stage. .
前記薄化段階では、前記半導体基板のうち前記識別指標が露出していない前記半導体基板の前記面を薄化する請求項1に記載の積層半導体装置の製造方法。 A thinning step of thinning the surface of at least one of the semiconductor substrates having an exposed surface after the bonding step;
2. The method for manufacturing a stacked semiconductor device according to claim 1, wherein in the thinning step, the surface of the semiconductor substrate of the semiconductor substrate where the identification index is not exposed is thinned.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013138908A JP2013191893A (en) | 2013-07-02 | 2013-07-02 | Method of manufacturing laminate semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013138908A JP2013191893A (en) | 2013-07-02 | 2013-07-02 | Method of manufacturing laminate semiconductor device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008264351A Division JP5315913B2 (en) | 2008-10-10 | 2008-10-10 | Manufacturing method of laminated semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013191893A true JP2013191893A (en) | 2013-09-26 |
Family
ID=49391778
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013138908A Pending JP2013191893A (en) | 2013-07-02 | 2013-07-02 | Method of manufacturing laminate semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013191893A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016004835A (en) * | 2014-06-13 | 2016-01-12 | 株式会社ディスコ | Method of manufacturing lamination device |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0837137A (en) * | 1994-05-16 | 1996-02-06 | Sony Corp | Method for managing semiconductor substrate of soi structure, identification mark printer, and identification mark reader |
JPH1187203A (en) * | 1997-09-11 | 1999-03-30 | Sony Corp | Method for bonding substrates |
JP2000003889A (en) * | 1998-03-30 | 2000-01-07 | Toshiba Corp | Semiconductor wafer and manufacture of semiconductor |
JP2002353080A (en) * | 2001-03-21 | 2002-12-06 | Toshiba Corp | Semiconductor wafer, device for manufacturing semiconductor device, method of manufacturing the semiconductor device, and method of manufacturing the semiconductor wafer |
JP2003078115A (en) * | 2001-08-30 | 2003-03-14 | Shin Etsu Handotai Co Ltd | Soi wafer laser mark printing method and soi wafer |
JP2004200635A (en) * | 2002-10-21 | 2004-07-15 | Toshiba Corp | Semiconductor wafer and semiconductor wafer manufacturing method |
JP2006100656A (en) * | 2004-09-30 | 2006-04-13 | Nikon Corp | Method of overlaying during wafer stacking |
-
2013
- 2013-07-02 JP JP2013138908A patent/JP2013191893A/en active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0837137A (en) * | 1994-05-16 | 1996-02-06 | Sony Corp | Method for managing semiconductor substrate of soi structure, identification mark printer, and identification mark reader |
JPH1187203A (en) * | 1997-09-11 | 1999-03-30 | Sony Corp | Method for bonding substrates |
JP2000003889A (en) * | 1998-03-30 | 2000-01-07 | Toshiba Corp | Semiconductor wafer and manufacture of semiconductor |
JP2002353080A (en) * | 2001-03-21 | 2002-12-06 | Toshiba Corp | Semiconductor wafer, device for manufacturing semiconductor device, method of manufacturing the semiconductor device, and method of manufacturing the semiconductor wafer |
JP2003078115A (en) * | 2001-08-30 | 2003-03-14 | Shin Etsu Handotai Co Ltd | Soi wafer laser mark printing method and soi wafer |
JP2004200635A (en) * | 2002-10-21 | 2004-07-15 | Toshiba Corp | Semiconductor wafer and semiconductor wafer manufacturing method |
JP2006100656A (en) * | 2004-09-30 | 2006-04-13 | Nikon Corp | Method of overlaying during wafer stacking |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016004835A (en) * | 2014-06-13 | 2016-01-12 | 株式会社ディスコ | Method of manufacturing lamination device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104170082B (en) | System-in-package and manufacturing method thereof | |
US10483228B2 (en) | Apparatus for bonding semiconductor chip and method for bonding semiconductor chip | |
JP6582975B2 (en) | Semiconductor mounting apparatus, head of semiconductor mounting apparatus, and manufacturing method of laminated chip | |
JP2019015899A (en) | Display device manufacturing method, chip component transfer method, and transfer member | |
KR102206869B1 (en) | Semiconductor chip mounting device, and semiconductor device manufacturing method | |
JP2009147068A (en) | Semiconductor device manufacturing method and manufacturing apparatus | |
KR102147683B1 (en) | Semiconductor device manufacturing method and mounting device | |
JP2009253114A (en) | Stacked semiconductor element manufacturing method and device | |
JP2008160042A (en) | Multilayer board | |
JP5315913B2 (en) | Manufacturing method of laminated semiconductor device | |
JP5098165B2 (en) | Wafer bonding method, bonding apparatus, and manufacturing method of stacked semiconductor device | |
JP6608640B2 (en) | Manufacturing method of mounting structure | |
JP2013191893A (en) | Method of manufacturing laminate semiconductor device | |
JP6789791B2 (en) | Semiconductor device manufacturing equipment and manufacturing method | |
TW571434B (en) | Semiconductor device and the manufacturing method of the same | |
JP2013051360A (en) | Manufacturing method of insulation substrate and manufacturing method of multilayer lamination plate | |
JP6643198B2 (en) | Semiconductor device manufacturing method and manufacturing apparatus | |
JP2010129576A (en) | Lamination semiconductor substrate, and method of manufacturing lamination semiconductor substrate | |
CN106486457A (en) | chip carrier, device and method | |
JP2010212299A (en) | Method of manufacturing laminated semiconductor device | |
JP6512300B2 (en) | Laminate, card | |
JP4397340B2 (en) | Ceramic green sheet temporary laminating apparatus and temporary laminating method | |
JP5696797B2 (en) | Multilayer semiconductor device manufacturing method and multilayer semiconductor device manufacturing apparatus | |
KR20070075994A (en) | Wafer Level Bonding Device Using Elasticity | |
JP5181949B2 (en) | Method and apparatus for separating and acquiring flexible plate-like body |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130708 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130731 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140520 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140716 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150113 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20151006 |