JP2013191620A - 部品内蔵基板の製造方法および部品内蔵基板 - Google Patents

Abstract

【課題】信頼性の高い部品内蔵基板を効率的に生産する製造方法を提供する。
【解決手段】（i）ランドが形成された部品搭載面を有するコア層を準備する工程と、（ii）ランドにフラックスとはんだ粒子とはんだ粒子よりも高融点かつ粒度分布ｄ９０における粒子径が５〜５０μｍの粒状物とを含む接合材を配置する工程と、（iii）接合材を介して電子部品をコア層に搭載する工程と、（iv）電子部品を搭載したコア層をはんだの融点より高く、粒状物の融点よりも低い温度で加熱して、はんだ接合部を形成するとともに、ランドと端子との距離を粒状物で２０〜５０μｍに制御する工程と、（v）電子部品をプリプレグで囲んでコア層にプリプレグを積層する工程と、（vi）積層体を積層方向に加圧および加熱することにより、プリプレグの硬化物を電子部品とコア層との隙間に充填する工程を含む部品内蔵基板の製造方法。
【選択図】図３

Description

本発明は、金属箔の配線パターンが形成された部品搭載面を有するコア層と、部品搭載面に実装された電子部品と、電子部品を封止する樹脂層と、を具備する部品内蔵基板に関し、特にその製造方法に関する。

半導体素子などの電子部品の多くは、電子部品モジュールの形で電子機器に組み込まれている。電子部品モジュールは、一般に、金属箔の配線パターンが形成された基板に電子部品を実装し、その後、電子部品を樹脂層により封止することで形成される。電子部品モジュールの実装密度の高度化が求められる中、複数の配線パターンが積層され、かつ内層の配線パターンに電子部品が実装された形態の部品内蔵基板が用いられるようになってきている（例えば特許文献１、２）。

特許文献１、２の部品内蔵基板においては、まず、コア層の配線パターンのランド（電極）にクリームはんだが供給される。クリームはんだは、フラックスと、フラックスに分散させたはんだ粒子とを含んでおり、フラックスは、はんだ表面の酸化膜を除去する作用を有する。その後、クリームはんだを介して電子部品をコア層に搭載した後、コア層を加熱することにより、電子部品の端子とランドとを接続するはんだ接合部が形成される。

次に、フラックスの残渣を除去する洗浄工程が行われ、その後、コア層の配線パターンの表面に、電子部品を囲むようにプリプレグが配置される（特許文献２）。そして、プリプレグを介してコア層と対向するように別の配線層もしくは金属箔が配置され、得られた積層体を積層方向に加圧するとともに加熱することにより、部品内蔵基板が形成される。

特開２００９−１１０９９２号公報 特開２００６−５９９５２号公報

しかし、特許文献１、２の製造方法では、電子部品を搭載したコア層を加熱する際に、以下のような問題が生じ得る。

図６（Ａ）に、電子部品７の端子７ａを、フラックス６ａとこれに分散させたはんだ粒子６ｂとを含むクリームはんだ６を介してコア層１の配線パターン３のランド３ａに着地させた状態を示す。この段階では、クリームはんだ６の厚みは比較的大きく、電子部品７の下面とコア層１との間には、クリームはんだ６の厚みに応じた隙間８が形成されている。

しかし、コア層１を加熱すると、クリームはんだ６に含まれるフラックス６ａの粘度が低下するとともに、はんだ粒子６ｂが溶融して端子７ａの表面に這い上がるため、電子部品７は重力方向に移動する。そのため、図６（Ｂ）に示すように、はんだ接合部６ｘの厚さは小さくなり、電子部品７の下面とコア層１との隙間８ｂは狭小化する。

一方、電子部品７の下面とコア層１との隙間８ｂは、プリプレグに由来する樹脂材料で完全に封止することが望ましい。しかし、上記のように、隙間８ｂが狭小化すると、プリプレグが隙間８ｂに侵入することが困難となる。

プリプレグの硬化物（封止樹脂）により、電子部品７とコア層１との隙間８ｂが中途半端に封止されると、部品内蔵基板を加熱する再リフローの際に、はんだ接合部６ｘから、溶融はんだが、毛細管現象に促されて狭小化した隙間８ｂに侵入し、はんだ接合部６ｘの信頼性が損なわれる。時には、はんだフラッシュにより、端子７ａ間の短絡が発生することもある。

電子部品７とコア層１との隙間８ｂにプリプレグを侵入させることは、電子部品の高密度実装化が進み、狭いピッチで多くの電子部品が搭載されるほど困難になる。ピッチが狭くなるほど、溶融したプリプレグの移動経路となり得る空間が小さくなるためである。特に、図７（Ａ）に平面図で示すように、複数の電子部品７が狭いピッチで密集してコア層１に搭載されている場合、図７（Ｂ）に側面図で示すように、その中心付近の電子部品（例えば電子部品７Ｃ、７Ｄ）の下面とコア層１との隙間に侵入するプリプレグ１０の流入経路は、ほぼ電子部品間の隙間に限定される。

しかし、例えば電子部品７Ｃと電子部品７Ｄとの隙間では、プリプレグ１０は、上方からコア層の部品搭載面に向かう方向（矢印Ｙの方向）には流動できるが、部品搭載面の面方向（矢印Ｘの方向）への流動が困難である。Ｘ方向へのプリプレグ１０の流動は、電子部品の密集領域の周縁部から中心に向かうほど困難になる。従って、周縁部に位置する電子部品７Ａや電子部品７Ｆにおいては、電子部品７の下面とコア層１との隙間にプリプレグを侵入させることができたとしても、中心付近に位置する電子部品７Ｃや電子部品７Ｄにおいては、電子部品７の下面とコア層１との隙間にプリプレグを侵入させることが困難になる。なお、図７（Ｂ）は、プリプレグ１０を介して金属箔１１（配線層）をコア層１に貼り合せる場合を想定している。

そこで、本発明の一局面は、（i）電子部品接続用のランドを含む第１配線パターンが形成された部品搭載面を有するコア層を準備する工程と、（ii）前記第１配線パターンの少なくとも前記ランドを覆う部分に、フラックスと、前記フラックスに分散させたはんだ粒子と、前記はんだ粒子の融点よりも高い融点を有し、かつ粒度分布ｄ９０における粒子径が５μｍ〜５０μｍの粒状物と、を含む接合材を配置する工程と、（iii）端子を有する電子部品を準備し、前記端子を、前記接合材を介して前記ランドに着地させて、前記電子部品を前記部品搭載面に搭載する工程と、（iv）前記電子部品を搭載した前記コア層を、前記はんだの融点より高く、前記粒状物の融点よりも低い温度で第１加熱して、前記はんだを溶融させて前記ランドおよび前記端子に付着させた後、凝固させることにより、前記端子と前記ランドとを接合するはんだ接合部を形成するとともに、前記ランドと前記端子との距離を、前記粒状物により、２０μｍ〜５０μｍに制御する工程と、（v）前記部品搭載面に実装された前記電子部品がプリプレグで囲われるように、前記コア層に前記プリプレグを積層する工程と、（vi）前記コア層と前記プリプレグとの積層体を、積層方向に加圧するとともに、第２加熱することにより、前記プリプレグの硬化物が前記電子部品と前記コア層との隙間に充填されるように、前記硬化物により前記電子部品を封止する工程と、を含む部品内蔵基板の製造方法に関する。

本発明の他の局面は、ランドを含む第１配線パターンが形成された部品搭載面を有するコア層と、前記ランドと対向する端子を有する電子部品と、前記ランドと前記端子とを接続するはんだ接合部と、前記電子部品および前記はんだ接合部とともに前記部品搭載面を封止する封止樹脂と、を具備し、前記はんだ接合部が、粒度分布ｄ９０における粒子径が５μｍ〜５０μｍの粒状物を含む第一領域と、前記第一領域の少なくとも一部を覆う第二領域（マトリックス領域）とを含み、少なくとも前記第二領域は前記ランドと前記端子とを電気的に接続する金属領域であり、前記ランドと前記端子との距離が、２０μｍ〜５０μｍであり、前記電子部品と前記コア層との隙間が、前記封止樹脂により封止されている、部品内蔵基板に関する。

本発明によれば、コア層のランドと電子部品の端子とを接合する接合材が、はんだ粒子の融点では溶融しない粒状物を含むことから、電子部品を搭載したコア層を加熱する際に、粒状物がスペーサとなり、電子部品の下面とコア層との隙間の狭小化が抑制される。従って、プリプレグにより電子部品を封止する際に、電子部品の下面とコア層との間にプリプレグが侵入しやすくなり、信頼性の高い封止が達成される。従って、部品内蔵基板を加熱する再リフローの際に、溶融はんだが毛細管現象に促されて狭小化した隙間に侵入するという問題も低減される。

また、複数の電子部品が狭いピッチで密集してコア層に搭載されている場合でも、その中心付近の電子部品とコア層との隙間に侵入するプリプレグの流入経路は、電子部品の上方からコア層の部品搭載面に向かう電子部品間の隙間だけでなく、隣接する電子部品の下面とコア層との隙間もプリプレグの流入経路になる。従って、電子部品の実装密度が高い場合でも、信頼性の高い封止が達成される。

本発明の一実施形態に係る部品内蔵基板の製造工程のうち、コア層の部品搭載面に接合材を介して電子部品を搭載するまでの工程（（Ａ）〜（Ｃ））を示す説明図である。 本発明の一実施形態に係る部品内蔵基板の製造工程のうち、リフロー工程によりはんだ接合部を形成してからプリプレグを配置するまでの工程（（Ｄ）〜（Ｆ））を示す説明図である。 本発明の一実施形態に係る部品内蔵基板の製造工程のうち、コア層とプリプレグとの積層体から複数の配線パターンが積層された部品内蔵基板を完成させるまでの工程（（Ｇ）〜（Ｉ））を示す説明図である。 本発明の一実施形態に係る部品内蔵基板の要部構造を概念的に示す拡大図である。 本発明の別の実施形態に係る部品内蔵基板の要部構造を概念的に示す拡大図である。 従来の部品内蔵基板の製造工程のうち、コア層の部品搭載面に接合材を介して電子部品を搭載してからリフロー工程によりはんだ接合部を形成するまでの工程（（Ａ）〜（Ｂ））を示す説明図である。 複数の電子部品が狭いピッチで密集して搭載されたコア層を概念的に示す平面図（Ａ）と、密集して搭載された電子部品間の隙間または電子部品とコア層との隙間におけるプリプレグの流動方向を概念的に示す側面図（Ｂ）である。

まず、部品内蔵基板の基本的な構造について説明する。
部品内蔵基板は、ベース層を中心に、複数の配線層もしくは配線パターン（金属箔）を積層した構造を有する。ベース層は、配線パターンが形成された部品搭載面を有するコア層と、部品搭載面にはんだ接合部により実装された電子部品とを具備する。

コア層の部品搭載面に実装される電子部品としては、チップコンデンサ、チップ抵抗など、両端に接続用端子が形成されたチップ型の小型電子部品や、下面に接続用端子となる金属バンプが形成された半導体を含む電子部品が挙げられるが、特に限定されない。

隣り合う配線パターン間には、プリプレグの硬化物からなる封止樹脂（樹脂層）が配置されている。封止樹脂は、互いに隣接する配線パターン同士を貼り合わせる機能を有する。コア層の配線パターンには、チップ部品などの電子部品が実装されているので、封止樹脂は電子部品とともに部品搭載面を保護する機能を有する。

電子部品の端子と配線パターンのランドとの接続には、クリームはんだを用いることが一般的である。従って、部品内蔵基板の製造の際には、電子部品を配線パターンに実装するための加熱、さらには配線パターン同士を貼り合わせるための加熱等が繰り返される。

コア層は、例えば３０μｍ〜１００μｍ程度の厚さを有する薄い樹脂基板を有し、その一方または両方の面に配線パターン（第１配線パターン）が形成されている。配線パターンの形状は様々であり、配線パターンのうち電子部品の端子と接続される部分はランドと称される。このようなコア層は、樹脂基板に銅箔などの金属箔を貼り合わせた後、金属箔にパターニングを施すことにより形成される。

次に、本発明の部品内蔵基板の製造方法について説明する。
部品内蔵基板の製造方法は、（i）電子部品接続用のランドを含む第１配線パターンが形成された部品搭載面を有するコア層を準備する工程と、（ii）前記第１配線パターンの少なくとも前記ランドを覆う部分に、フラックスと、前記フラックスに分散させたはんだ粒子と、前記はんだ粒子の融点よりも高い融点を有し、かつ粒度分布ｄ９０における粒子径が５μｍ〜５０μｍの粒状物と、を含む接合材を配置する工程と、（iii）端子を有する電子部品を準備し、前記端子を、前記接合材を介して前記ランドに着地させて、前記電子部品を前記部品搭載面に搭載する工程と、（iv）前記電子部品を搭載した前記コア層を、前記はんだの融点より高く、前記粒状物の融点よりも低い温度で第１加熱して、前記はんだを溶融させて前記ランドおよび前記端子に付着させた後、凝固させることにより、前記端子と前記ランドとを接合するはんだ接合部を形成するとともに、前記ランドと前記端子との距離を、前記粒状物により、２０μｍ〜５０μｍに制御する工程と、（v）前記部品搭載面に実装された前記電子部品がプリプレグで囲われるように、前記コア層に前記プリプレグを積層する工程と、（vi）前記コア層と前記プリプレグとの積層体を、積層方向に加圧するとともに、第２加熱することにより、前記プリプレグの硬化物が前記電子部品と前記コア層との隙間に充填されるように、前記硬化物により前記電子部品を封止する工程と、を含む。

なお、前記積層体を加圧するとともに第２加熱する前に、プリプレグを介してコア層と対向するように、銅箔などの金属箔を配置してもよい。この場合、第２加熱の後、複数の配線パターン間を接続するビア導体を形成したり、金属箔をパターニングして当該金属箔に由来する第２、さらには第３の配線パターンを形成したりすることができる。同様の操作を繰り返すことで、複数の配線パターンが積層された実装密度の高い部品内蔵基板を得ることができる。

以下、図面を参照しながら、各工程について説明する。
図１〜３は、本発明の一実施形態に係る部品内蔵基板の製造方法の各工程を示す説明図である。

まず、電子部品接続用のランドを含む第１配線パターンが形成された部品搭載面を有するコア層を準備する（工程（i））。
図１（Ａ）において、コア層１は、絶縁性の樹脂基板２と、樹脂基板２の上面に配置された第１配線パターン３と、樹脂基板２の下面に配置された第１配線パターン４とで構成されている。各配線パターンは、金属薄膜（例えば銅箔などの金属箔）によって形成されている。コア層１の上面は、部品搭載面となっており、第１配線パターン３の一部は、電子部品の端子と接続するための電極、すなわちランド３ａとして機能する。ランド３ａには、例えば、チップ抵抗、チップコンデンサなどの電子部品が実装される。

電子部品の大きさは、特に限定されないが、高密度実装化を可能にする観点から、部品搭載面に実装された状態で、ランドからの高さが０．５ｍｍ以下、さらには０．０５ｍｍ〜０．２ｍｍの電子部品を用いることが好ましい。このような小型の電子部品は、コア層１との間に形成される隙間も小さく、隙間の狭小化を抑制することに対する要請も高いといえる。

なお、配線パターン３、４には、実際に配線回路としての機能を有する部分以外に、パターニングの後にコア層１の表面に残置され、配線回路としての機能を有さない部分も含まれる。このような部分は、例えばコア層１の強度を確保する機能を有する。

次に、図１（Ｂ）に示すように、配線パターン３の少なくともランド３ａを覆う部分に、クリームはんだを接合材６として配置する（工程（ii））。
接合材６をコア層１の表面に配置する方法としては、スクリーン印刷法、ディスペンサによる塗布方法などを挙げることができる。接合材６を配置する部位の形状や範囲に応じて、各種の方法を選択することができる。

接合材６は、少なくともランド３ａを覆う部分に配置されるが、ランド３ａの表面のみならず、第１配線パターン３が全体的に覆われるように配置してもよい。例えば、樹脂基板２の上面において第１配線パターン３が形成された全範囲に接合材６を配置してもよい。

接合材６として用いられる一般的なクリームはんだは、フラックス６ａと、フラックス６ａに分散させたはんだ粒子６ｂとを含むペーストであるが、本発明で用いるクリームはんだは、更に、はんだ粒子６ｂの融点では溶融しない粒状物６Ａを含んでいる。粒状物６Ａは、リフロー工程により、はんだ粒子６ｂが溶融する際にも溶融しないことから、コア層１のランド３ａと電子部品７の端子７ａとの間に一定の距離を確保するためのスペーサとして機能する。

上記のようなスペーサの機能を確保する観点から、粒状物６Ａの粒径は、所望する電子部品とコア層との隙間の大きさに応じて決定される。接合材６に含まれる粒状物６Ａの量にもよるが、粒状物６Ａの粒度分布ｄ９０における粒子径は５μｍ〜５０μｍの範囲から選択される。このような範囲の粒子径を有する粒状物を用いることで、部品搭載面に搭載された状態の電子部品とランドとの距離を２０μｍ〜５０μｍの範囲に制御することが容易となる。なお、「粒度分布ｄ９０における粒子径」とは、累積粒度分布における粒子径の小さい順からの累積数が９０％になる粒子径である。

粒状物６Ａの融点は、はんだ粒子６ｂを溶融させるリフロー温度よりも高ければよい。ただし、はんだ粒子６ｂの溶融時における粒状物６Ａの溶融を抑制する観点からは、はんだ粒子６ｂの融点と粒状物６Ａの融点との差は、３０℃以上であることが好ましい。

接合材６に含まれるフラックス６ａの組成は、特に限定されないが、例えば、ロジンのようなベース剤、活性剤、溶剤、チキソ性付与剤などを含む。活性剤は、はんだ粒子の表面の酸化膜を除去する作用を有する成分である。活性剤としては、例えば、有機酸、アミン類およびハロゲン化物よりなる群から選択される少なくとも１種を用いることができる。これらの材料は、１種を単独で用いてもよく、複数種を組み合わせて用いてもよい。ハロゲン化物（例えばハロゲン化水素酸塩）に含まれるハロゲンとしては、臭素や塩素が挙げられる。また、ホウ素系の活性剤も用いるこができる。

はんだ粒子６ｂとしては、特に限定されないが、後で行うプリプレグをコア層１に貼り合わせるための加熱工程において、溶融しない組成を有することが好ましい。例えば、Ｓｎ−Ｃｕ合金、Ｓｎ−Ａｇ合金、Ｓｎ−Ａｇ−Ｃｕ合金、Ｓｎ−Ｂｉ合金、Ｓｎ−Ｚｎ合金などのはんだを用いることができる。各合金には、第三または第四の元素として、Ｉｎ、Ｚｎ、Ｂｉなどの少なくとも１種を更に添加してもよい。はんだ粒子６ｂの粒子径は、電子部品やランドの大きさに応じて適宜選択すればよいが、例えば粒度分布ｄ５０における粒子径が１５〜２５μｍのはんだ粒子を用いることができる。なお、「粒度分布ｄ５０における粒子径」とは、累積粒度分布における粒子径の小さい順からの累積数が５０％になる粒子径である。

次に、端子７ａを有する電子部品７を準備し、図１（Ｃ）に示すように、端子７ａを、接合材６を介してランド３ａに着地させて、電子部品７を部品搭載面に搭載する（工程（iii））。図１（Ｃ）では、電子部品７として両端に端子７ａを有するチップ部品を搭載しているが、電子部品はこれに限定されない。

電子部品７の搭載には、様々な電子部品搭載装置を用いることができる。一般的に、電子部品搭載装置は、吸引ノズルを備えた搭載ヘッドを有し、搭載ヘッドは３次元方向に自在に移動可能となっている。電子部品７は、テープフィーダなどにより、電子部品搭載装置の部品供給部に供給される。部品供給部では、搭載ヘッドが電子部品７をピックアップし、コア層１の部品搭載面の上方に移動させる。そして、電子部品７の端子７ａと、第１配線パターン３のランド３ａとの位置合わせが自動的に行われる。引き続き、端子７ａが、接合材６を介してランド３ａに着地するように、電子部品７の搭載が行われる。

これにより、電子部品７は、粘着性の接合材６を介してコア層１によって保持される。このとき、図１（Ｃ）に示すように、コア層１の上面と電子部品７の下面との間には、接合材６の塗布高さに応じた隙間８が形成されている。このときの隙間８の距離Ｌは、接合材６（クリームはんだ）の塗布厚みに依存する。

次に、図２（Ｄ）に示すように、電子部品７を搭載したコア層１を加熱（第１加熱）して、接合材６に含まれているはんだにより、電子部品７の端子７ａをランド３ａに接合する。加熱により、はんだ粒子６ｂは溶融し、凝集しながら、ランド３ａと端子７ａに濡れ広がる。その後、はんだの温度が下がると、はんだは凝固し、端子７ａとランド３ａとを接合するはんだ接合部６ｘを形成する（工程（iv））。

上記のように、第１加熱では、接合材６に含まれているはんだ粒子６ｂを溶融させる必要があるため、はんだの融点よりも高い温度でコア層１を加熱する必要がある。このような状況で、はんだの融点では溶融しない粒状物６Ａが存在しない場合には、接合材６は電子部品７を支えることができなくなり、電子部品７が重力方向に移動する。また、ランド３ａと端子７ａに濡れ広がる際の溶融はんだの表面張力により、電子部品７の端子７ａはランド３ａに引き寄せられる。従って、電子部品７の下面とコア層１の上面との隙間は、かなりの程度で狭小化する。

一方、接合材６が、はんだの融点では溶融しない粒状物６Ａを含む場合には、図２（Ｄ）に示すように、粒状物６Ａがスペーサとなって、電子部品７の重力方向への移動（沈み込み）を抑制する。従って、電子部品７の下面とコア層１の上面との隙間８ａは、ある程度は狭小化するものの、その程度は小さくなる。すなわち、第１加熱後においても、電子部品７の下面とコア層１との間には一定の空間が保持される。狭小化した隙間８ａの距離Ｓは、粒状物６Ａの最大径や接合材６に含まれる粒状物Ａの量に依存する。

このとき、ランド３ａと電子部品７の端子７ａとの距離は、少なくとも粒状物６Ａの最大径以上となる。ただし、粒状物の複数の粒子が凝集した状態でスペーサとして機能する場合には、粒状物の最大径は、確保しようとする隙間の距離Ｓよりも充分に小さくてもよい。

後の工程で、プリプレグの隙間８ａへの侵入を容易にする観点から、第１加熱後におけるランド３ａと電子部品７の端子７ａとの距離は、少なくとも２０μｍ以上とする必要がある。ただし、ランド３ａと電子部品７の端子７ａとの距離が５０μｍを超えると、実装密度の高い部品内蔵基板を得ることが困難になる。従って、当該距離は、２０〜５０μｍに制御する必要があり、３０μｍ〜５０μｍに制御することが望ましい。なお、ランド３ａと電子部品７の端子７ａとの距離とは、コア層１の部品搭載面に対して垂直な方向に沿う距離を意味する。

はんだが凝固すると、電子部品７の端子７ａとランド３ａとの間に、フィレット状のはんだ接合部６ｘが形成される。ここで、はんだ接合部６ｘには、少なくとも２つの領域が含まれている。一方は、粒状物６Ａを含む第一領域であり、他方は、当該第一領域の少なくとも一部を覆う第二領域である。このうち、第二領域は、はんだ粒子６ｂの構成成分が溶融後、凝固して形成する領域であり、ランド３ａと電子部品７の端子７ａとを電気的に接続する金属領域である。粒状物６Ａが金属である場合には、第一領域もランド３ａと電子部品７の端子７ａとを電気的に接続する金属領域を形成する。

はんだ粒子６ｂの融点より高い融点を有する粒状物６Ａとしては、特に限定されないが、金属粉、セラミックス粉、樹脂粉などを用いることができる。これらのうちでは、金属領域である上記第二領域との親和性が高く、はんだ接合部６ｘに分布しやすいことから、金属粉が特に好ましい。金属粉としては、例えば、Ｃｕ、Ａｇ、Ｎｉなどを用いることができる。セラミックス粉としては、Ａｌ₂Ｏ₃、ＳｉＯ₂などを用いることができる。また、樹脂粉としては、フッ素樹脂、ジビニルベンゼン架橋重合体、ＰＥＫ（ポリエーテルケトン）などを用いることができる。

金属粉は、はんだと合金を形成する成分を含むことが好ましい。このような金属粉の表層部は、加熱によるはんだ接合の際に、はんだ粒子に含まれる成分と合金を形成する。この場合、はんだ接合部６ｘには、粒状物６Ａを含む第一領域、第一領域の少なくとも一部を覆う第二領域および第一領域と第二領域との間に介在する第三領域からなる３つの領域が含まれている。第三領域は、金属粉に由来する第一領域に含まれる成分と、はんだに由来する第二領域に含まれる成分との合金を含んでいる。例えば金属粉がＣｕであり、はんだがＳｎ−Ｂｉ合金である場合、第三領域として、Ｃｕ−Ｓｎ金属間化合物が形成される。このような第三領域が形成されることにより、金属粉（第一領域）とはんだ（第二領域）との間に空隙が生じにくくなり、はんだ接合部６ｘの強度や信頼性が更に向上する。

第１加熱後に、クリームはんだに含まれていたフラックス６ａの残渣を洗浄する工程を行ってもよい。フラックス６ａの残渣を洗浄することにより、部品内蔵基板の再リフローの際に、溶融したはんだの流動が抑制される。従って、はんだ接合部６ｘの形状が崩れるような不具合を防止することができる。粒状物６Ａの作用により、電子部品７の下面とコア層１との隙間の狭小化は、ある程度は抑制されているものの、当該隙間に侵入しているフラックスの残渣を充分に除去する観点からは、入念な洗浄を行うことが望ましい。

更に、必要に応じて、配線パターン３、４の表面の粗化が行われる。
粗化処理は、後の工程で、プリプレグと各配線パターンとの密着性を向上させるために行われる。粗化処理により、各配線パターンの表面に微細な凹凸が形成され、プリプレグに含まれる熱硬化性樹脂と配線パターンとの密着性が向上する。粗化処理の方法は、特に限定されないが、金属表面を化学的に浸食する作用を有する処理液（強酸性溶液や強アルカリ性溶液）にコア層を浸漬することで行うことができる。処理液により粗化された配線パターンの表面３ｂ、４ｂは、図２（Ｅ）に概念的に示すように変色し、黒色またはこれに近い色彩になることから、粗化処理は黒化処理とも称される。
なお、粗化処理の方法としては、処理液を用いる湿式の黒化処理の外に、プラズマ処理などを行ってもよい。

あるいは、粗化処理は、必ずしも第１加熱の後で行う必要はなく、例えば、上記工程（ii）の前に、接合材を配置する前の第１配線パターンの表面を粗化してもよい。この場合、第１加熱により形成されたはんだ接合部６ｘのフィレットが粗化処理の処理液で侵食されることがないため、はんだ接合部６ｘの信頼性を高めることができる。

次に、図２（Ｆ）に示すように、部品搭載面に実装された電子部品７が囲われるように、コア層１にプリプレグ９を積層する（工程（v））。

プリプレグ９を積層配置する際には、できるだけ電子部品７とプリプレグ９との間に隙間が生じないように配置することが望ましい。また、プリプレグ９は、電子部品７のみならず、第１配線パターン３が全体的に封止されるように配置する。このようにすることで、電子部品７とともにコア層１の部品搭載面を全体的にプリプレグの硬化物で封止することができる。

図２（Ｆ）では、コア層１の上面および電子部品７に密着するように、かつ電子部品７を囲むように、電子部品７に対応する開口部を有するプリプレグ９が配置されている。更に、コア層１を両面から挟み込むように、一対のプリプレグ１０ａ、１０ｂが配置され、プリプレグ１０ａ、１０ｂのコア層１の側とは反対側の面には、金属箔１１ａ、１１ｂがそれぞれ貼り付けられている。このような構成とすることで、コア層１の両面を完全にプリプレグに由来する封止樹脂で保護することができる。また、後の工程において、金属箔１１ａ、１１ｂには、それぞれ所望の配線パターンを形成することができる。

ただし、図７に示すように、複数の電子部品７が狭いピッチで密集してコア層１に搭載されている場合には、図２（Ｆ）に示すように電子部品７をそれぞれ１個ずつ、または少数の複数個ずつ囲む必要はない。そのような場合には、密集領域に対応する開口部を有するプリプレグを準備し、当該開口を密集領域に嵌め込むようにして、プリプレグをコア層に配置してもよい。隣接する一対の電子部品間の最短距離が０．３ｍｍ以下（例えば８０μｍ〜０．３ｍｍ）である場合には、電子部品７をそれぞれ１個ずつ、または少数の複数個ずつプリプレグで囲むことは困難である。そして、このような場合には、粒状物６Ａにより電子部品７の下面とコア層１との隙間の狭小化を抑制することの要請は特に高くなる。

次に、図３（Ｇ）に示すように、コア層１とプリプレグ９、１０ａ、１０ｂとの積層体を、積層方向に加圧するとともに、加熱（第２加熱）する。これにより、プリプレグ９、１０ａの硬化物である封止樹脂１２により、電子部品７が封止される（工程（vi））。このとき、電子部品７の下面とコア層１の上面との隙間８ａには、一定の空間が保持されているため、当該隙間にプリプレグの一部が容易に侵入することができる。従って、当該隙間にもプリプレグの硬化物による隙間充填部１２ａが形成され、信頼性の高い封止が達成される。また、上記のように、隣接する一対の電子部品間の最短距離が０．３ｍｍ以下であるような電子部品の密集領域においても、各電子部品の下面とコア層との隙間がプリプレグの流入経路となる結果、信頼性の高い封止が達成される。

電子部品７の下面とコア層１の上面との隙間に、効率よくプリプレグを侵入させる観点から、積層体の積層方向への加圧は、減圧雰囲気中で行うことが好ましい。減圧雰囲気の圧力は、例えば１３．３ｋＰａ（１００Ｔｏｒｒ）以下であればよい。

積層体の加熱は、一般的なプレス装置により、例えば３０ｋｇｆ／ｃｍ²程度の圧力で行えばよい。このとき、第２加熱の温度は、プリプレグに含まれている熱硬化性樹脂の硬化反応が進行する温度であればよい。
ただし、はんだ接合部６ｘにズレが生じないように、はんだ接合部の組成は、第２加熱の温度以上（例えば第２加熱温度より２０℃以上高い温度）の溶融温度を有するようにしておくことが望ましい。例えば第２加熱温度が１５０〜１７５℃程度である場合、はんだ接合部の組成をＳｎ：Ｂｉ＝９２：８程度（溶融温度１９５℃程度）になるようにすればよい。

第２加熱により、図３（Ｇ）に示すように、第１配線パターン３および電子部品７は、隣接するプリプレグと密着する。同様に、コア層１の下面の配線パターン４と隣接するプリプレグ１０ｂは、配線パターン４と密着した樹脂層１３を形成する。配線パターン３、４の表面に、粗化処理により微細な凹凸が形成されている場合、配線パターン３、４と封止樹脂もしくは樹脂層との良好な密着性が達成される。

次に、図３（Ｈ）に示すように、得られた部品内蔵基板１４に、これを厚さ方向に貫通するビアホールを形成し、ホールの内面にメッキ層１５を形成する。これにより、コア層１の第１配線パターン３と、部品内蔵基板１４の両面にそれぞれ配置されている金属箔１１ａ、１１ｂとを接続するビア導体（層間配線）が形成される。

ビアホールの形成には、例えば、コンフォーマル工法を用いることができる。まず、フォトリソグラフィ等により、ビアホール形成部の表面に存在する金属箔のみをエッチングにより除去する。次に、金属箔が除去された箇所に、レーザを照射すると、残存している周囲の金属箔がコンフォーマルマスクとなり、金属箔が除去された箇所にビアホールを形成することができる。レーザ加工には、炭酸ガスレーザ、ＹＡＧレーザ等を用いることができる。

次に、レーザ加工ではスミア（樹脂の残渣）が発生するため、ビアホール内のデスミア処理を行う。デスミア処理の薬品としては、例えば、酸化剤水溶液等を用いることができる。具体的には、過マンガン酸カリウムや過マンガン酸ナトリウムのアルカリ水溶液、クロム酸や重クロム酸ナトリウムの硫酸水溶液等を用いることができる。これらの薬品で処理する前に、アルカリ膨潤液を用いてビアホール内の前処理を行っても良い。

デスミア処理後、所定の中和液で中和した後、デスミアしたビアホールの内面にメッキ層１５を形成し、導通処理を施す。このとき、蒸着、スパッタリング、イオンプレーティング等の乾式工法による処理を施してもよいが、無電解メッキ、電解メッキ等の湿式工法による処理が、量産性等も考慮すると好ましい。
なお、ビア導体の形成方法は上記に限られない。

その後、図３（Ｉ）に示すように、一方の金属箔１１ａにパターニングを施すことにより、第２の配線パターン１６が形成される。他方の金属箔１１ｂにも当然パターニングを施してもよく、その場合は第３の配線パターン１７が形成される。このように形成された第２および第３の配線パターンは、さらに電子部品を実装するための対象となる。同様の操作を更に繰り返すことで、より多くの配線パターンが積層された実装密度の高い部品内蔵基板を得ることができる。

図４は、完成した部品内蔵基板の要部構造を拡大図で概念的に示している。
コア層１の部品搭載面に形成されたランド３ａと、電子部品７の端子７ａとの間には、これらを電気的に接続するはんだ接合部６ｘが形成されている。電子部品７を搭載した部品搭載面は、封止樹脂（図示せず）により封止されており、コア層１と電子部品７の下面との隙間も、プリプレグに由来する隙間充填部１２ａにより封止されている。このような構造であれば、部品内蔵基板１４を加熱する再リフローの際に、はんだフラッシュが発生することがなく、電子部品７の端子７ａ間の短絡が発生することもない。

はんだ接合部６ｘは、粒状物（例えばＣｕ粒子）６Ａを含む第一領域と、はんだ（例えばＳｎ−Ｂｉ合金）に由来する第二領域とを有しており、第一領域は第二領域により覆われている。このようなはんだと粒状物６Ａとの組み合わせにおいては、通常、第一領域と第二領域との間には、合金または金属間化合物（例えばＣｕ₆Ｓｎ₅）からなる第三領域６ｚが介在している。図４には第三領域６ｚの範囲を概念的に破線で示している。

図４では、粒状物６Ａの最大径が、ランド３ａと電子部品７の端子７ａとの距離に一致しているが、粒状物６Ａの最大径と上記距離とが一致する必要はない。例えば、図５に示すように、複数の粒状物６Ｂの粒子が凝集した状態でスペーサとして機能する場合には、ランド３ａと電子部品７の端子７ａとの距離は、粒状物６Ｂの凝集体の大きさに依存する。

ただし、接合材６に含まれる粒状物の量が少ないほど、ランド３ａと電子部品７の端子７ａとの間に介在する粒状物の粒子数は、確率的に減少する。従って、接合材６に含まれる粒状物の量が少ないほど、粒状物の粒子径は大きいことが望ましい。

以下、接合材６の好ましい組成について例示する。
接合材６に含まれるはんだ粒子と、はんだの融点より高い融点を有する粒状物との合計量は、４０〜６５体積％であることが好ましい。この場合、接合材６に含まれるはんだ粒子と粒状物以外の成分、すなわちフラックスの量は６０〜３５体積％となる。

はんだ粒子と粒状物との合計量に占める粒状物の量（体積割合）は、上記のように、粒状物の粒子径によって好ましい範囲が相違する。
具体的には、粒度分布ｄ９０における粒子径が５〜１５μｍである場合には、はんだ粒子と粒状物との合計量に対する粒状物の体積割合は１５〜４０体積％（はんだ粒子は６０〜８５体積％）であることが好ましく（条件Ａ）、粒度分布ｄ９０における粒子径が１０〜３０μｍである場合には、はんだ粒子と粒状物との合計量に対する粒状物の体積割合は５〜２０体積％（はんだ粒子は８０〜９５体積％）であることが好ましく（条件Ｂ）、粒度分布ｄ９０における粒子径が２０〜４０μｍである場合には、はんだ粒子と粒状物との合計量に対する粒状物の体積割合は３〜１０体積％（はんだ粒子は９０〜９７体積％）であることが好ましく（条件Ｃ）、粒度分布ｄ９０における粒子径が３０〜５０μｍである場合には、はんだ粒子と粒状物との合計量に対する粒状物の体積割合は１〜５体積％（はんだ粒子は９５〜９９体積％）であることが好ましい（条件Ｄ）。

上記条件Ａ〜Ｄを満たす好ましい組成を表１にまとめて示す。
また、はんだ粒子と粒状物との好ましい材料の組み合わせを表２に例示する。

本発明は、金属箔の配線パターンが形成された部品搭載面を有するコア層と、部品搭載面に実装された電子部品と、電子部品を封止する樹脂層とを具備するとともに、複数の配線パターンを積層した部品内蔵基板の分野において有用であり、特に複数の小型の電子部品を狭いピッチで密集させてコア層に搭載する場合に有用である。

１：コア層、２：樹脂基板、３，４：配線パターン、３ａ：ランド、６：接合材、６ａ：フラックス、６ｂ：はんだ粒子、６Ａ，６Ｂ：粒状物、６ｘ：はんだ接合部、７：電子部品、７ａ：端子、８，８ａ：隙間、９，１０ａ,１０ｂ：プリプレグ、１１ａ,１１ｂ：金属箔、１２：封止樹脂、１２ａ：隙間充填部、１３：樹脂層、１４：部品内蔵基板、１５：メッキ層、１６：第２配線パターン、１７：第３配線パターン

Claims (11)

1. （i）電子部品接続用のランドを含む第１配線パターンが形成された部品搭載面を有するコア層を準備する工程と、
   （ii）前記第１配線パターンの少なくとも前記ランドを覆う部分に、
   フラックスと、
   前記フラックスに分散させたはんだ粒子と、
   前記はんだ粒子の融点よりも高い融点を有し、かつ粒度分布ｄ９０における粒子径が５μｍ〜５０μｍの粒状物と、を含む接合材を配置する工程と、
   （iii）端子を有する電子部品を準備し、前記端子を、前記接合材を介して前記ランドに着地させて、前記電子部品を前記部品搭載面に搭載する工程と、
   （iv）前記電子部品を搭載した前記コア層を、前記はんだの融点より高く、前記粒状物の融点よりも低い温度で第１加熱して、前記はんだを溶融させて前記ランドおよび前記端子に付着させた後、凝固させることにより、前記端子と前記ランドとを接合するはんだ接合部を形成するとともに、前記ランドと前記端子との距離を、前記粒状物により、２０μｍ〜５０μｍに制御する工程と、
   （v）前記部品搭載面に実装された前記電子部品がプリプレグで囲われるように、前記コア層に前記プリプレグを積層する工程と、
   （vi）前記コア層と前記プリプレグとの積層体を、積層方向に加圧するとともに、第２加熱することにより、前記プリプレグの硬化物が前記電子部品と前記コア層との隙間に充填されるように、前記硬化物により前記電子部品を封止する工程と、を含む、部品内蔵基板の製造方法。
2. 前記工程（iii）が、複数の前記電子部品を前記部品搭載面に搭載する工程であり、隣接する一対の前記電子部品間の最短距離が０．３ｍｍ以下である、請求項１記載の部品内蔵基板の製造方法。
3. 前記工程（iv）の後、前記フラックスの残渣を洗浄により除去する工程を更に有する、請求項１または２記載の部品内蔵基板の製造方法。
4. 前記接合材において、前記はんだ粒子と前記粒状物との合計量に対する前記粒状物の体積割合と、前記粒状物の粒度分布ｄ９０における粒子径が、
   条件Ａ：前記体積割合が１５〜４０体積％かつ前記粒度分布ｄ９０における粒子径が５〜１５μｍ、
   条件Ｂ：前記体積割合が５〜２０体積％かつ前記粒度分布ｄ９０における粒子径が１０〜３０μｍ、
   条件Ｃ：前記体積割合が３〜１０体積％かつ前記粒度分布ｄ９０における粒子径が２０〜４０μｍ、
   条件Ｄ：前記体積割合が１〜５体積％かつ前記粒度分布ｄ９０における粒子径が３０〜５０μｍ、のいずれかを満たす、請求項１〜３のいずれか１項に記載の部品内蔵基板の製造方法。
5. 前記はんだの融点と、前記粒状物の融点との差が、３０℃以上である、請求項１〜４のいずれか１項に記載の部品内蔵基板の製造方法。
6. 前記粒状物が、金属粉であり、かつ前記金属粉は前記はんだに含まれる成分と合金を形成可能な成分を含む、請求項１〜５のいずれか１項に記載の部品内蔵基板の製造方法。
7. 前記第１加熱の後、前記コア層に前記プリプレグを積層する前に、前記第１配線パターンの表面を粗化する工程を更に有する、請求項１〜６のいずれか１項に記載の部品内蔵基板の製造方法。
8. 前記第２加熱の温度が、前記はんだの融点未満である、請求項１〜７のいずれか１項に記載の部品内蔵基板の製造方法。
9. ランドを含む第１配線パターンが形成された部品搭載面を有するコア層と、
   前記ランドと対向する端子を有する電子部品と、
   前記ランドと前記端子とを接続するはんだ接合部と、
   前記電子部品および前記はんだ接合部とともに前記部品搭載面を封止する封止樹脂と、を具備し、
   前記はんだ接合部が、粒度分布ｄ９０における粒子径が５μｍ〜５０μｍの粒状物を含む第一領域と、前記第一領域の少なくとも一部を覆う第二領域とを含み、少なくとも前記第二領域は前記ランドと前記端子とを電気的に接続する金属領域であり、
   前記ランドと前記端子との距離が、２０μｍ〜５０μｍであり、
   前記電子部品と前記コア層との隙間が、前記封止樹脂により封止されている、部品内蔵基板。
10. 前記第一領域が金属領域であり、前記第一領域と前記第二領域との間に、第三領域が介在しており、前記第三領域が、前記第一領域に含まれる成分と前記第二領域に含まれる成分との合金を含む、請求項９記載の部品内蔵基板。
11. 前記部品搭載面が複数の前記電子部品を搭載しており、隣接する一対の前記電子部品間の最短距離が０．３ｍｍ以下である、請求項９または１０記載の部品内蔵基板。

Images