JP2013172115A - Wafer manufacturing method for ecological processing - Google Patents
Wafer manufacturing method for ecological processing Download PDFInfo
- Publication number
- JP2013172115A JP2013172115A JP2012036945A JP2012036945A JP2013172115A JP 2013172115 A JP2013172115 A JP 2013172115A JP 2012036945 A JP2012036945 A JP 2012036945A JP 2012036945 A JP2012036945 A JP 2012036945A JP 2013172115 A JP2013172115 A JP 2013172115A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- chips
- polishing
- eco
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Dicing (AREA)
Abstract
Description
本発明はエコ加工のウェハー製造方法に関し、特にテスターでのテストの結果、歩留まりが悪いと判断されたウェハーや、その他の要素により欠陥のあるウェハーは、瑕疵があり加工が難しいとされ破棄されていたが、それらのウェハーの切断を行い、研磨し、選び出すことで、瑕疵のあるウェハーの中から完全なチップを選び出して再利用することができ、生産歩留まりを高めて生産コストを下げ、ウェハーの廃棄物の数量を少なくし、エネルギーの節約と二酸化炭素の削減をすることができるとともに、環境保護を求める声に応えることができるエコ加工のウェハー製造方法に関する。 The present invention relates to an eco-processed wafer manufacturing method. In particular, a wafer that has been judged to have a poor yield as a result of a test by a tester, or a wafer that is defective due to other factors has been discarded due to defects due to defects. However, by cutting, polishing, and selecting those wafers, it is possible to select and reuse complete chips from wrinkled wafers, increasing production yields and lowering production costs, The present invention relates to an eco-processed wafer manufacturing method capable of reducing the amount of waste, saving energy and reducing carbon dioxide, and responding to the demand for environmental protection.
ウェハーは、集積回路を作るための基礎であり、ウェハーの製造プロセスは、主に、以下のいくつかの手順からなる。まず、高純度の液体半導体原料(例えば、シリコン)を用意し、続いて、種結晶(seed)を用いて、引き上げると(pooling)円柱状のインゴット(ingot)が生成される。その後、更にスライスを行って(slicing)インゴットを皿状に切ると、ウェハーが形成される。 Wafers are the basis for making integrated circuits, and the wafer manufacturing process mainly consists of several steps: First, a high-purity liquid semiconductor raw material (for example, silicon) is prepared, and subsequently pulled up using a seed crystal, a cylindrical ingot is generated. Thereafter, further slicing is performed and the ingot is cut into a dish shape to form a wafer.
ウェハーを製造した後、ウェハーをテスターに送り、ウェハーテストを行う。このウェハーテストの主な目的は、ウェハーの中で パッケージングに用いることができる良好なチップがどれであるかを確認し、最後に、必要な電気パラメーターに符合する良好なチップの数を計算することであり、それにより、テスターのスタッフが、ウェハー全体の効能に対する分析ができるようになる。しかしながら、テスターでテストされて歩留まりが悪いと判定されたウェハーは、瑕疵のある加工の難しいウェハーとみなされて破棄されるか在庫の余材とみなされる。また、ウェハーを製造する過程において、その他の要素によって欠陥品となったウェハー(例えば、一部が破損したウェハー、或いは、厚さが不均一なウェハー)、も瑕疵のあるウェハーとみなされ破棄される。 After the wafer is manufactured, the wafer is sent to a tester and a wafer test is performed. The main purpose of this wafer test is to identify which good chips can be used for packaging in the wafer, and finally calculate the number of good chips that meet the required electrical parameters. This allows tester staff to analyze the effectiveness of the entire wafer. However, a wafer that has been tested by a tester and determined to have a low yield is regarded as a wrinkled and difficult-to-process wafer and is discarded or considered as an inventory surplus. Also, in the process of manufacturing a wafer, a wafer that has become defective due to other factors (for example, a partially damaged wafer or a wafer with a non-uniform thickness) is also considered a flawed wafer and discarded. The
従って、テスターでテストされて歩留まりが悪いとみなされたウェハー、或いは、その他の要素により欠陥があるウェハーは、在庫の余材であり、瑕疵があって加工しづらく捨てるべきウェハーとみなされ、かなりの数が廃棄物とみなして処理される。そうすると、ウェハーの廃棄物の量が増えるだけでなく、多くの廃棄されたウェハーは、金属やその他の酸化物で表面がめっきされているため、それらの金属や酸化物によって環境が汚染されてしまう。 Therefore, a wafer that has been tested by a tester and considered to be poor in yield, or a wafer that is defective due to other factors, is considered as a stock that is left over and has a flaw that is difficult to process and should be discarded. Are treated as waste. Not only does this increase the amount of wafer waste, but because many discarded wafers are plated with metal and other oxides, the environment is contaminated by those metals and oxides. .
本発明は、瑕疵のあるウェハーの中から完全なチップを選び出して再利用することができ、生産歩留まりを高めて生産コストを下げ、ウェハーの廃棄物の数量を少なくし、エネルギーの節約と二酸化炭素の削減をすることができるとともに、環境保護を求める声に応えることができるエコ加工のウェハー製造方法を提供することを目的とする。 The present invention can select and reuse complete chips out of wrinkled wafers, increase production yield and lower production costs, reduce wafer waste quantity, save energy and reduce carbon dioxide It is an object of the present invention to provide an eco-processed wafer manufacturing method that can reduce the amount of waste and can meet the demand for environmental protection.
上述の従来の技術的問題と欠点を解決するために、本発明によるエコ加工のウェハー製造方法は、瑕疵のある一枚のウェハー(例えば、外周が破損したウェハー、割れたウェハー、完全なウェハー、或いは、チップの歩留まりが悪いウェハー)を加工し、ウェハー全体を切断することで、複数の独立したチップを形成させ、必要なチップの厚さに応じて前記チップの裏面に対して所定の厚さの研磨を行い、研磨した後の完全なチップを順番にプレートの配置溝内に配置すると、完成となる。 In order to solve the above-mentioned conventional technical problems and disadvantages, the eco-processed wafer manufacturing method according to the present invention is a single wafer with defects (for example, a wafer having a broken outer periphery, a broken wafer, a complete wafer, Alternatively, a wafer having a low chip yield) is processed, and the entire wafer is cut to form a plurality of independent chips, and a predetermined thickness with respect to the back surface of the chip according to the required chip thickness. When the polishing is completed and the complete chips after polishing are sequentially arranged in the arrangement grooves of the plate, it is completed.
本発明によるもう一つのエコ加工のウェハー製造方法は、瑕疵のある一枚のウェハー(例えば、外周が破損したウェハー、割れたウェハー、完全なウェハー、或いは、チップの歩留まりが悪いウェハー)を加工し、ウェハー全体を底面の厚さを残して切断することで、複数が相互に繋がったチップを形成させ、相互に繋がったチップの裏面の底面に対して研磨を行い厚さを削って、相互に繋がったチップを複数の独立したチップにし、さらに、研磨した後の完全なチップを順番にプレートの配置溝内に配置すると、完成となる。 Another eco-fabricated wafer manufacturing method according to the present invention is to process a single wrinkled wafer (for example, a wafer with a broken outer periphery, a broken wafer, a complete wafer, or a wafer with poor chip yield). By cutting the entire wafer leaving the thickness of the bottom surface, a plurality of interconnected chips are formed, and the bottom surface of the back surface of the interconnected chips is polished and the thickness is reduced. When the connected chips are made into a plurality of independent chips, and the polished complete chips are sequentially arranged in the arrangement grooves of the plate, the process is completed.
本発明によるもう一つのエコ加工のウェハー製造方法は、複数のチップが残っている、或いは、元々チップが厚すぎる不完全なウェハーを用意し、次に、完全なチップを順番にプレート或いは配置溝を備えたプレート内に配置し、前記チップの裏面に対して所定の厚さの研磨を行い、研磨した後の完全なチップを、再び、順番にプレートの配置溝内に配置すると、完成となる。 Another eco-fabricated wafer manufacturing method according to the present invention is to prepare an incomplete wafer in which a plurality of chips are left or a chip is originally too thick, and then the complete chips are sequentially arranged in plates or arrangement grooves. When the back surface of the chip is polished to a predetermined thickness and the complete chip after polishing is again placed in the arrangement groove of the plate in order, it is completed. .
本発明の詳細な特徴と実施について、図を併せながら実施例を用いて以下に詳細な説明を行う。その内容は、本領域を熟知した技術者に本発明の技術内容を理解させて実施させることができるように構成されており、本明細書に記載した内容と図に基づけば、本領域を熟知した技術者なら誰でも本発明に関する目的と利点を簡単に理解することができる。 Detailed features and implementation of the present invention will be described in detail below using embodiments with reference to the drawings. The contents are configured so that an engineer familiar with this area can understand and implement the technical contents of the present invention. Based on the contents and figures described in this specification, this area is fully understood. Anyone skilled in the art can easily understand the objects and advantages of the present invention.
貴審査官に、本発明のその他の特徴・内容と利点を理解していただくとともに、本発明が達成する効果を更に明確にするために、本発明では、図を併せながら、本発明の特徴と利点に関して詳細に説明を行う。以下の各実施例は、本発明の観点を更に詳しく説明するためのものであり、それによって、本発明の範囲を限定するものではない。 In order for the examiner to understand the other features / contents and advantages of the present invention, and to further clarify the effects achieved by the present invention, the present invention combines the features of the present invention with the drawings. The advantages will be described in detail. The following examples are intended to explain the aspects of the invention in more detail and are not intended to limit the scope of the invention.
図1、図2、及び図3に示すように、本発明によるエコ加工のウェハー製造方法は、以下の手順からなる。 As shown in FIGS. 1, 2 and 3, the eco-processed wafer manufacturing method according to the present invention comprises the following procedures.
瑕疵があるウェハー1(例えば、破損したウェハー、割れたウェハー、完全なウェハー、或いは、チップ11の歩留まりが悪いウェハー)を用意する(手順100)。そのウェハー1を切断して、複数の独立したチップ11を形成させる(手順110)。それらのチップ11の裏面に対して、所定の厚さを研磨する(手順120)。研磨した後の完全なチップ11を、順番に、キャリヤー上(例えば、配置溝61を備えたプレート6)に配置する(手順130)。
A
このように、もともと不良品とみなされ捨てるつもりだったウェハー1を、切断し(手順110)、研磨し(手順120)、選び出す(手順130)ことにより、瑕疵のあるウェハー1の中で、完全なチップ11を選び出して再利用することができる。以上により、生産歩留まりを向上させ生産コストを下げ、ウェハーを廃棄する数量を減らすことができるため、エネルギーの節約と二酸化炭素の削減をすることができるとともに、環境保護を求める声に応えることができる。
In this way, the
また、上述の手順100〜130に基づいた本発明の実施方法(図2に図示)を挙げる。いくつか瑕疵のある一枚のウェハー1(例えば、破損したウェハー)を加工し、まず、ウェハー1を粘着膜2に設けるとともにウェハー1の表面を上に向け、ウェハー1全体を切断する。切断する時は、切断器3でウェハー1の表面を横方向と縦方向に交差するように切断することによって、複数の独立したチップ11を形成させる。そして、さらに、既に切断した後のウェハー1の表面に、別の粘着膜2を設けるとともに、ひっくり返して、ウェハー1の裏面を上に向け(なお、ウェハー1裏面に元々設けられていた粘着膜2は取り除くことができる)、必要なチップ11の厚さに応じて、チップ11の裏面に対して所定の厚さの研磨を行う。研磨を行う時、研磨器4でチップ11の裏面に対して研磨を行い、研磨を行った後、粘着膜2及びチップ11に対して紫外線ライト5を照射する(この時、粘着膜2を上に向け、チップ11を下に向ける)ことで、粘着膜2の粘着度を下げる。最後に、へら7で、完全なチップ11を粘着膜2から剥がし、順番に、プレート6の配置溝61内に配置する(或いは、その他のキャリヤーに配置する)と、完成となる。
Moreover, the implementation method (illustrated in FIG. 2) of the present invention based on the above-described
また、上述の手順100〜130に基づいた本発明のもう一つの実施方法(図3に図示)を挙げる。いくつか瑕疵がある一枚のウェハー1(例えば、破損したウェハー)を加工し、まず、ウェハー1を粘着膜2に設けるとともにウェハー1の表面を上に向け、ウェハー1全体を切断する。切断する時は、切断器3でウェハー1の表面を横方向と縦方向に交差するように切断することによって、複数の独立したチップ11を形成させる。そして、さらに、既に切断した後のウェハー1の表面に、別の粘着膜2を設けるとともに、ひっくり返して、ウェハー1の裏面を上に向け(なお、ウェハー1裏面に元々設けられていた粘着膜2は取り除くことができる)、必要なチップ11の厚さに応じて、チップ11の裏面に対して所定の厚さの研磨を行う。研磨を行う時は、研磨器4でチップ11の裏面に対して研磨を行う。研磨を行った後、ウェハー1の裏面に別の粘着膜2を設け(なお、ウェハー1表面に元々設けられていた粘着膜2は取り除くことができる)、粘着膜2とチップ11に対して紫外線ライト5を照射する(この時、粘着膜2を上に向け、チップ11を下に向ける)ことによって、粘着膜2の粘着度を下げる。最後に、吸取器8でチップ11表面の吸取りを行い、完全なチップ11を粘着膜2から剥がし、順番に、プレート6の配置溝61内に配置する(或いは、その他のキャリヤーに配置する)と、完成となる。
Moreover, another implementation method (illustrated in FIG. 3) of the present invention based on the above-described
図4と図5と図6に示すように、本発明によるもう一つのエコ加工のウェハー製造方法は、以下の手順からなる。瑕疵のあるウェハー1(例えば、破損したウェハー、割れたウェハー、完全なウェハー、或いは、チップ11の歩留まりが悪いウェハー)を用意する(手順200)。ウェハー1に対して底面に所定の厚さを残して切断し、複数が相互に繋がったチップ11を形成させる(手順210)。前記の相互に繋がったチップ11の裏面の所定の厚さの底面に対して、研磨して厚さを削り、前記の相互に繋がったチップ11から複数の独立したチップ11を形成させる(手順220)。研磨が終わった後の完全なチップ11を、順番に、キャリヤー上(例えば、配置溝61を備えたプレート6)に配置する(手順230)。
As shown in FIGS. 4, 5, and 6, another eco-processed wafer manufacturing method according to the present invention includes the following procedures. A wrinkled wafer 1 (for example, a damaged wafer, a broken wafer, a complete wafer, or a wafer with a low yield of chips 11) is prepared (procedure 200). The
このように、もともと不良品とみなされ捨てるつもりだったウェハー1を、切断し(手順210)、研磨し(手順220)、選び出す(手順230)ことにより、瑕疵のあるウェハー1の中で、完全なチップ11を選び出して再利用することができる。以上により、同様に、生産歩留まりを高めて生産コストを下げ、ウェハーの廃棄物の数量を少なくし、エネルギーの節約と二酸化炭素の削減をすることができるとともに、環境保護を求める声に応えることができる。
In this manner, the
また、上述の手順200〜230に基づいた本発明の実施方法(図5に図示)を挙げる。いくつかの瑕疵のある一枚のウェハー1(例えば、破損したウェハー)を加工し、必要に応じて、まず、ウェハー1を粘着膜2に設けるとともにウェハー1の表面を向け、ウェハー1全体を切断する。或いは、回収した後のウェハー1を直接切断する。切断する時は、切断器3でウェハー1の表面を横方向と縦方向に交差するように底面の厚さを残して切断することによって、複数の底面が相互に繋がったチップ11を形成させる。そして、さらに、既に切断した後のウェハー1表面に、別の粘着膜2を設けるとともに、ひっくり返してウェハー1の裏面を上に向け、必要なチップ11の厚さに応じて、相互に繋がったチップ11の裏面の底面に対して研磨を行って厚さを削り、相互に繋がったチップ11を複数の独立したチップ11にする。研磨を行う時は、研磨器4でチップ11の裏面に対して研磨を行い、研磨を行った後、粘着膜2及び前記チップ11に対して紫外線ライト5を照射する(この時、粘着膜2を上に向け、チップ11を下に向ける)ことによって、粘着膜2の粘着度を下げる、最後に、へら7で、完全なチップ11を粘着膜2から剥がし、順番に、プレート6の配置溝61内に配置する(或いは、その他のキャリヤーに配置する)と、完成となる。
Moreover, the implementation method (shown in FIG. 5) of this invention based on the above-mentioned procedures 200-230 is mentioned. A
また、上述の手順200〜230に基づいた本発明の別の実施方法(図6に図示)を挙げる。いくつかの瑕疵のある一枚のウェハー1(例えば、破損したウェハー)を加工し、必要に応じて、まず、ウェハー1を粘着膜2に設けるとともにウェハー1の表面を上に向け、ウェハー1全体を切断する。或いは、回収した後のウェハー1を直接切断をする。切断をする時は、切断器3でウェハー1の表面を横方向と縦方向に交差するように底面の厚さを残して切断することによって、複数の底面が相互に繋がったチップ11を形成させる。そして、さらに、既に切断した後のウェハー1の表面に粘着膜2を設けるとともに、ひっくり返してウェハー1の裏面を上に向け、必要なチップ11の厚さに応じて、相互に繋がったチップ11の裏面の底面に対して研磨を行って厚さを削り、相互に繋がったチップ11を複数の独立したチップ11にする。研磨を行う時は、研磨器4でチップ11の裏面に対して研磨を行い、研磨を行った後、ウェハー1の裏面に別の粘着膜2を設け(なお、ウェハー1表面に元々設けられていた粘着膜2は取り除くことができる)、さらに、粘着膜2及び前記チップ11に対して紫外線ライト5を照射する(この時、粘着膜2を上に向け、チップ11を下に向ける)ことで、粘着膜2の粘着度を下げる。最後に、吸取器8でチップ11の表面に対して吸取りを行い、完全なチップ11から粘着膜2を剥がし、順番に、プレート6の配置溝61内に配置する(或いは、その他のキャリヤーに配置する)と、完成となる。
Moreover, another implementation method (illustrated in FIG. 6) of the present invention based on the above-described
図7と図8と図9に示すように、本発明による更にもう一つのエコ加工のウェハー製造方法は、以下の手順からなる。複数のチップ11が残っている、或いは、一部のチップ11の厚さが厚すぎる不完全なウェハー1を用意する(手順300)。完全なチップ11を順番にキャリヤーに配置する(手順310)。前記チップ11の裏面に対して研磨して厚さを削る(手順320)。研磨した後、完全なチップ11を、さらに、順番にキャリヤー上に配置する(例えば、配置溝61を備えたプレート6)。
As shown in FIG. 7, FIG. 8, and FIG. 9, yet another eco-processed wafer manufacturing method according to the present invention comprises the following procedures. An
このように、もともと不良品或いは規格が合わないとみなされ捨てるつもりだったチップ1を、研磨し(手順320)、選び出す(手順330)ことにより、瑕疵のあるウェハー1の中で、完全なチップ11を選び出して再利用することができる。以上により、同様に、生産歩留まりを高めて生産コストを下げ、ウェハーの廃棄物の数量を少なくし、エネルギーの節約と二酸化炭素の削減をすることができるとともに、環境保護を求める声に応えることができる。
Thus, the
また、上述の手順300〜330に基づいた本発明の実施方法(図8に図示)を挙げる。複数のチップ11が残っている、或いは、チップ11の一部が厚すぎる不完全なウェハー1を加工し、そのウェハー1内の完全なチップ11を、順番にキャリヤー上に配置する。もし、キャリヤーがプレート6の時は、前記チップ11を、まず、プレート6内に設け、さらに、前記チップ11の表面に粘着膜2を設けるとともに、ひっくり返して前記チップ11の裏面を上に向ける。キャリヤーが粘着膜2の時は、前記チップ11を粘着膜2上に設け(この時、前記チップ11の裏面が上を向く)、また、必要なチップ11の厚さに応じて、前記相互に繋がったチップ11の裏面に対して研磨を行って厚さを削る。研磨を行う時には、研磨器4で前記チップ11の裏面に対して研磨を行い、研磨した後は、粘着膜2及び前記チップ11に紫外線ライト5を照射する(この時、粘着膜2は上を向き、前記チップ11は下を向く)ことによって、粘着膜2の粘着度を下げ、最後に、へら7で前記完全なチップ11を粘着膜2から剥がすとともに、順番に、プレート6の配置溝61内に配置する(或いは、その他のキャリヤーに配置する)と、完成となる。
Moreover, the implementation method (illustrated in FIG. 8) of this invention based on the above-mentioned procedures 300-330 is mentioned. The
また、上述の手順300〜330に基づいた本発明のもう一つの実施方法(図9に図示)を挙げる。複数のチップ11が残っている、或いは、チップ11の一部が厚すぎる不完全なウェハー1を加工し、そのウェハー1内の完全なチップ11を順番にキャリヤー上に配置する。キャリヤーがプレート6の時、前記チップ11をまずプレート6内に配置し、更に、前記チップ11の表面に粘着膜2を設けるとともに、ひっくり返して、前記チップ11の裏面を上にする。もし、キャリヤーが粘着膜2である時、前記チップ11を粘着膜2上に配置し(この時、前記チップ11の裏面を上にする)、必要なチップ11の厚さに応じて、前記相互に繋がったチップ11の裏面に対して研磨を行って厚さを削る。研磨を行う時には、研磨器4で前記チップ11の裏面に対して研磨を行い、研磨を行った後、さらに、ウェハー1の裏面に別の粘着膜2を設け(なお、ウェハー1表面に元々設けられた粘着膜2は取り外すことができる)、さらに、粘着膜2及び前記チップ11に紫外線ライト5を照射する(この時、粘着膜2を上に向け、前記チップ11を下に向ける)ことによって、粘着膜2の粘着度を下げ、最後に、吸取器8でチップ11表面に対して吸い取りを行い、完全なチップ11を粘着膜2から剥がすとともに、順番に、プレート6の配置溝61内に配置する(或いは、その他のキャリヤーに配置する)と、完成となる。
Moreover, another implementation method (illustrated in FIG. 9) of the present invention based on the above-described
注意が必要なのは、上述した各実施例において、粘着膜2の粘着度の特性に応じて、粘着膜2及び前記チップ11に紫外線ライト5を照射するかどうか選択することができる、ということである。即ち、粘着膜2の粘着度が低い時、粘着膜2及び前記チップ11は、紫外線ライト5を照射する必要がない。反対に、粘着膜2の粘着度が高い時は、粘着膜2及び前記チップ11には紫外線ライト5を照射して、粘着膜2の粘着度を下げることができ、それにより、前記チップ11を粘着膜2から剥がしやすくなる。また、上述の手順100及び200で記載した瑕疵のあるウェハー1は、破損した、或いは割れたウェハー、もしくは、完全なウェハーである。
It should be noted that in each of the above-described embodiments, it is possible to select whether to irradiate the
上述した内容をまとめると、本発明の技術特徴は、元々は瑕疵があって加工しづらく捨てる必要があったウェハー1を、選び出すプロセスを経ることによって、瑕疵のあるウェハー1の中から完全なチップ11を選び出し、加工して再利用することができる。従って、生産歩留まりを向上させ、生産コストを下げることができ、ウェハーの廃棄物の数量を少なくすることができるため、エネルギーの節約と二酸化炭素の削減をすることができるとともに、環境保護を求める声に応えることができる。
To summarize the above-described contents, the technical feature of the present invention is that a complete chip is formed out of the
上述の詳細な説明は、本発明の実施可能な実施例の具体説明にすぎず、前記実施例は、本発明を制限するものではなく、本発明の技術主旨を逸脱しない同じ効果をもつ実施や変更は、本発明の特許請求の範囲内であるものとする。 The above detailed description is merely a specific description of an embodiment of the present invention, and the above embodiment is not intended to limit the present invention, and the embodiment having the same effect without departing from the technical spirit of the present invention. Modifications are intended to be within the scope of the claims of the present invention.
1 ウェハー
11 チップ
2 粘着膜
3 切断器
4 研磨器
5 紫外線ライト
6 プレート
61 配置溝
7 へら
8 吸取器
100 手順
110 手順
120 手順
130 手順
200 手順
210 手順
220 手順
230 手順
300 手順
310 手順
320 手順
330 手順
1
Claims (22)
前記ウェハーの切断を行い、複数の独立したチップを形成させる手順と、
前記チップの裏面に対して所定の厚さの研磨を行う手順と、
研磨した後の完全なチップを順番にキャリヤーに配置する手順と、からなることを特徴とするエコ加工のウェハー製造方法。 The procedure to prepare a wafer with a defect,
Cutting the wafer to form a plurality of independent chips;
A procedure of polishing the back surface of the chip with a predetermined thickness;
An eco-processed wafer manufacturing method comprising: a step of sequentially arranging complete chips after polishing on a carrier.
前記ウェハーを底面の厚さを残して切断し、複数が相互に繋がったチップを形成させる手順と、
前記相互に繋がったチップの裏面の底面に対して研磨して厚さを削り、前記相互に繋がったチップを複数の独立したチップにする手順と、
研磨した後の完全なチップを順番にキャリヤーに配置する手順と、からなることを特徴とするエコ加工のウェハー製造方法。 The procedure to prepare a wafer with a defect,
Cutting the wafer leaving the bottom thickness, and forming a plurality of interconnected chips;
Polishing the bottom surface of the back surface of the interconnected chips to reduce the thickness, and making the interconnected chips into a plurality of independent chips,
An eco-processed wafer manufacturing method comprising: a step of sequentially arranging complete chips after polishing on a carrier.
完全なチップを順番にキャリヤーに配置する手順と、
前記チップの裏面に対して研磨して厚さを削る手順と、
研磨した後の完全なチップを、再び、順番にキャリヤーに配置する手順と、からなることを特徴とする、エコ加工のウェハー製造方法。 A procedure for preparing an incomplete wafer with a plurality of chips remaining;
A sequence of placing complete chips on the carrier in sequence;
Polishing the back surface of the chip to reduce the thickness;
A method for producing an eco-processed wafer, comprising: a step of arranging complete chips after polishing again on a carrier in order.
完全なチップを順番にキャリヤーに配置する手順と、
前記チップの裏面に対して研磨して厚さを削る手順と、
研磨した後の完全なチップを、再び、順番にキャリヤーに配置する手順とからなる、ことを特徴とする、エコ加工のウェハー製造方法。 Procedure to prepare an incomplete wafer with some chips too thick,
A sequence of placing complete chips on the carrier in sequence;
Polishing the back surface of the chip to reduce the thickness;
An eco-processed wafer manufacturing method comprising: a step of arranging complete chips after polishing again on a carrier in order.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012036945A JP2013172115A (en) | 2012-02-23 | 2012-02-23 | Wafer manufacturing method for ecological processing |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012036945A JP2013172115A (en) | 2012-02-23 | 2012-02-23 | Wafer manufacturing method for ecological processing |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2013172115A true JP2013172115A (en) | 2013-09-02 |
Family
ID=49265856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012036945A Pending JP2013172115A (en) | 2012-02-23 | 2012-02-23 | Wafer manufacturing method for ecological processing |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2013172115A (en) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000294522A (en) * | 1999-02-03 | 2000-10-20 | Toshiba Corp | Method of dividing wafer and method of manufacturing semiconductor device |
| JP2000315697A (en) * | 1999-03-03 | 2000-11-14 | Hitachi Ltd | Semiconductor device separation method and device, and semiconductor device mounting method |
| JP2002120132A (en) * | 2000-10-17 | 2002-04-23 | Sony Corp | Method for equalizing the thickness of singulated semiconductor chips |
| JP2004088109A (en) * | 2002-08-26 | 2004-03-18 | Samsung Electronics Co Ltd | Wafer table and semiconductor package manufacturing apparatus using the same |
| JP2005244118A (en) * | 2004-02-27 | 2005-09-08 | Toshiba Corp | Semiconductor device manufacturing method and camera module manufacturing method |
| JP2006339382A (en) * | 2005-06-01 | 2006-12-14 | Renesas Technology Corp | Manufacturing method of semiconductor device |
| JP2008010464A (en) * | 2006-06-27 | 2008-01-17 | Three M Innovative Properties Co | Method for manufacturing divided chips |
| JP2010067646A (en) * | 2008-09-08 | 2010-03-25 | Lintec Corp | Method of manufacturing semiconductor chip |
| JP2011249499A (en) * | 2010-05-26 | 2011-12-08 | Disco Abrasive Syst Ltd | Wafer processing method |
-
2012
- 2012-02-23 JP JP2012036945A patent/JP2013172115A/en active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000294522A (en) * | 1999-02-03 | 2000-10-20 | Toshiba Corp | Method of dividing wafer and method of manufacturing semiconductor device |
| JP2000315697A (en) * | 1999-03-03 | 2000-11-14 | Hitachi Ltd | Semiconductor device separation method and device, and semiconductor device mounting method |
| JP2002120132A (en) * | 2000-10-17 | 2002-04-23 | Sony Corp | Method for equalizing the thickness of singulated semiconductor chips |
| JP2004088109A (en) * | 2002-08-26 | 2004-03-18 | Samsung Electronics Co Ltd | Wafer table and semiconductor package manufacturing apparatus using the same |
| JP2005244118A (en) * | 2004-02-27 | 2005-09-08 | Toshiba Corp | Semiconductor device manufacturing method and camera module manufacturing method |
| JP2006339382A (en) * | 2005-06-01 | 2006-12-14 | Renesas Technology Corp | Manufacturing method of semiconductor device |
| JP2008010464A (en) * | 2006-06-27 | 2008-01-17 | Three M Innovative Properties Co | Method for manufacturing divided chips |
| JP2010067646A (en) * | 2008-09-08 | 2010-03-25 | Lintec Corp | Method of manufacturing semiconductor chip |
| JP2011249499A (en) * | 2010-05-26 | 2011-12-08 | Disco Abrasive Syst Ltd | Wafer processing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6858586B2 (en) | Wafer generation method | |
| CN103337483B (en) | A kind of ultrathin VSOP packaging part and production method thereof | |
| JP2014183310A (en) | Cutting method in wafer manufacturing process | |
| CN103035482B (en) | The interim bonding method of silicon chip | |
| CN104853523A (en) | Buried and embedded copper block PCB manufacturing method | |
| WO2011094302A3 (en) | Process for reconditioning semiconductor surface to facilitate bonding | |
| EP2610904A3 (en) | Packaging method for electronic components using a thin substrate | |
| EP2610905A3 (en) | Packaging method for electronic components using a thin substrate | |
| CN106206431A (en) | A kind of method making abnormity silicon single-crystal polishing plate | |
| US9676114B2 (en) | Wafer edge trim blade with slots | |
| CN104400129B (en) | A kind of titanium alloy covering water under high pressure Three dimensional slots method | |
| CN103870813A (en) | Fingerprint sensor and electronic equipment | |
| CN104979223A (en) | Wafer bonding process | |
| CN102664220B (en) | Cutting method of LED (light-emitting diode) wafer and protection plate used by cutting method | |
| JP2013172115A (en) | Wafer manufacturing method for ecological processing | |
| CN103178007A (en) | Scribing method, chip manufacturing method and convex glass packaging diode | |
| EP2851942A3 (en) | Packaging method for electronic components using a thin substrate | |
| CN105336581A (en) | Manufacturing method and apparatus of power semiconductor device | |
| US8956954B2 (en) | Method of processing wafers for saving material and protecting environment | |
| CN103956327A (en) | Laser bonding-removing technological method and system | |
| CN104602455B (en) | Package substrate one side anti-pad milling contour processing method | |
| CN110265350B (en) | Height limiting protection clamp and method for thinning and polishing focal plane device | |
| CN105225972B (en) | A kind of preparation method of semiconductor package | |
| CN104505337B (en) | Irregular wafer thinning method | |
| TWI555073B (en) | A wafer process with environmentally friendly processing |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130731 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20131001 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20131025 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20131030 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20131129 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20131205 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131210 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140303 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140528 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140602 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140619 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140624 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140730 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140804 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140807 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150217 |