JP2013038693A - Pulse generation circuit - Google Patents
Pulse generation circuit Download PDFInfo
- Publication number
- JP2013038693A JP2013038693A JP2011174905A JP2011174905A JP2013038693A JP 2013038693 A JP2013038693 A JP 2013038693A JP 2011174905 A JP2011174905 A JP 2011174905A JP 2011174905 A JP2011174905 A JP 2011174905A JP 2013038693 A JP2013038693 A JP 2013038693A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- threshold
- generating means
- fluctuation threshold
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000001514 detection method Methods 0.000 claims abstract description 54
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims abstract description 45
- 230000007423 decrease Effects 0.000 claims description 15
- 230000008859 change Effects 0.000 abstract description 11
- 230000001788 irregular Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 14
- 230000002159 abnormal effect Effects 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 8
- 230000006866 deterioration Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000006735 deficit Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000013021 overheating Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000009529 body temperature measurement Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
本発明は、制御対象に与えられる制御信号の発生タイミングが不定で且つ信号幅が可変である制御対象に与えるパルスを発生するパルス発生回路に関する。 The present invention relates to a pulse generation circuit that generates a pulse to be supplied to a control target whose generation timing of a control signal supplied to the control target is indefinite and whose signal width is variable.
例えば、スイッチング駆動方式のDC/DCコンバータは、一般に例えば三角波やのこぎり波などの時間変化信号と閾値信号を用いてパルス信号を生成し、このパルス信号によりスイッチング素子を駆動することで出力電力を供給する(例えば、特許文献1〜3参照)。出力電圧を安定的に保つためのスイッチング素子の駆動方式は、代表的に、PWM(Pulse Width Modulation)方式 、PFM(Pulse frequency modulation)方式、PSM(Pulse Skip Modulation) 方式などが知られている。
For example, a switching drive type DC / DC converter generally generates a pulse signal using a time-varying signal such as a triangular wave or a sawtooth wave and a threshold signal, and supplies output power by driving the switching element with the pulse signal. (For example, refer to
一般に、PWM方式は、スイッチング素子のオンタイミングを常に一定にし、スイッチング素子のオン時間をコンバータ出力電圧に応じて制御する方式であり、他方、PFM方式は、スイッチング素子に与える駆動信号の発生タイミングがコンバータ出力電圧に応じて連続的に制御される純粋PFM方式と、スイッチング素子に与える駆動信号の発生タイミングは一定でコンバータ出力電圧に応じてスイッチング素子に駆動信号を与えるか、与えずにスキップさせるように動作する疑似PFM方式(上述のPSM方式)とが知られている。 In general, the PWM method is a method in which the on-timing of the switching element is always constant, and the on-time of the switching element is controlled in accordance with the converter output voltage. On the other hand, the PFM method has the generation timing of the drive signal applied to the switching element. The pure PFM system that is continuously controlled according to the converter output voltage, and the generation timing of the drive signal applied to the switching element is constant, and the drive signal is applied to the switching element according to the converter output voltage or skipped without being applied. There is known a pseudo PFM method (the above-mentioned PSM method) that operates in the following manner.
特許文献1記載のDC/DCコンバータでは、三角波発生回路がコンデンサを充放電することで三角波を発生し、コンパレータがエラーアンプの出力電圧と三角波発生回路の三角波を比較することで、ハイレベル/ローレベル信号を出力している。この場合、例えば、デューティ比制限用電圧とエラーアンプの出力を比較し、エラーアンプの出力がデューティ比制限用電圧を上回っているときにデューティ比制限用電圧によってデューティ比を決定している。これにより、パルス発生回路はデューティ比の最大値を制限してパルス信号を発生できる。
In the DC / DC converter described in
また、特許文献2記載の電源制御回路では、スイッチングレギュレータのパルス幅変調部を駆動するときに、三角波を用いて出力電圧に応じて変化するパルス幅の制御パルスを発生し、制限パルス幅出力を、同期入力に同期して得るようにしている。また、特許文献3記載のDC−DCコンバータでは、PSM制御によるチョッパ型昇圧形式のコンバータを採用している。
Further, in the power supply control circuit described in
例えば、PWM方式、PSM方式DC/DCコンバータでは、スイッチング素子に与えられるパルス信号の発生周期が一定であるため、図8(a)に示すように、例えば確保すべきオフ時間だけ例えばPWM信号の原信号の後半をマスクすることでスイッチング素子のオン時間を制限することができる。 For example, in the PWM system and the PSM system DC / DC converter, since the generation period of the pulse signal given to the switching element is constant, as shown in FIG. By masking the second half of the original signal, the on-time of the switching element can be limited.
しかしながら、PFM方式や、PFM方式とPWM方式を混合したPWFM方式では、一定周期でパルス信号を発生させる仕様とはならないため、図8(b)、図8(c)に示すように、原信号の後半で一定のオフ時間を確保してマスクしたとしてもオン時間欠損(図8(b))、オン制御不良(図8(c))の出力が得られてしまう。そこで、オン時間欠損、オン制御不良をなくす工夫が要望されている。しかも、制御対象が、何らかの要因による負荷の変動、温度変化、耐久劣化などに応じた素子特性変化などの異常状態を生じたときにも所望の制御を持続させる必要がある場合がある。 However, in the PFM method or the PWFM method in which the PFM method and the PWM method are mixed, the specification for generating a pulse signal at a constant cycle is not used. Therefore, as shown in FIG. 8B and FIG. Even if a certain off time is secured and masked in the latter half of the period, an output of an on time deficit (FIG. 8B) and an ON control failure (FIG. 8C) is obtained. Therefore, a device for eliminating the on-time deficit and the on-control failure is desired. In addition, it may be necessary to maintain the desired control even when the control target generates an abnormal state such as an element characteristic change corresponding to a load fluctuation, temperature change, durability deterioration, or the like due to some factor.
本発明は、上記事情に鑑みてなされたもので、その目的は、不定周期でパルス信号を発生させる構成を採用しながら、制御対象により所望の制御を持続できるようにしたパルス発生回路を提供することにある。 The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a pulse generation circuit capable of maintaining desired control by a control target while adopting a configuration for generating a pulse signal at an indefinite period. There is.
請求項1記載の発明によれば、信号発生手段が時間経過に応じて変化する信号を発生させる。変動閾値発生手段は、制御対象の出力電圧が低下すると変動閾値を上昇させ、制御対象の出力電圧が上昇すると変動閾値を下降させる。比較手段は、信号発生手段の発生信号が変動閾値より高くなると当該変動閾値よりも低い所定の解除閾値に変化すると共に、信号発生手段の発生信号が解除閾値よりも低くなると変動閾値に変動閾値発生手段の閾値を変化させるヒステリシス特性を有し、変動閾値発生手段の閾値と信号発生手段の発生信号を比較した論理信号を制御対象に出力する。検出手段は、制御対象の制御周期の開始を検出するが、初期化手段は、検出手段が制御周期の開始タイミングを検出すると信号発生手段の発生信号を初期化する。 According to the first aspect of the present invention, the signal generating means generates a signal that changes with time. The fluctuation threshold generating means raises the fluctuation threshold when the output voltage to be controlled decreases, and lowers the fluctuation threshold when the output voltage to be controlled rises. The comparison means changes to a predetermined release threshold lower than the fluctuation threshold when the signal generated by the signal generation means becomes higher than the fluctuation threshold, and generates a fluctuation threshold at the fluctuation threshold when the signal generated by the signal generation means becomes lower than the release threshold. It has a hysteresis characteristic that changes the threshold value of the means, and outputs a logic signal that compares the threshold value of the fluctuation threshold value generating means and the generated signal of the signal generating means to the control target. The detection means detects the start of the control cycle of the controlled object, but the initialization means initializes the signal generated by the signal generation means when the detection means detects the start timing of the control cycle.
計数手段は、検出手段が検出した制御周期の開始タイミング、または、初期化手段により初期化された初期化タイミングから時間を計数するが、この計数手段により予め定められた所定時間が計数されると、信号発生手段の発生信号が変動閾値より低いときには、信号発生手段の発生信号と変動閾値との高低を逆転する。 The counting means counts time from the start timing of the control cycle detected by the detecting means or the initialization timing initialized by the initializing means. When the predetermined time is counted by the counting means, When the generated signal of the signal generating means is lower than the fluctuation threshold, the levels of the generated signal of the signal generating means and the fluctuation threshold are reversed.
請求項1記載の発明はこのような機能を備えているため、所定時間が経過したとき、信号発生手段の発生信号と変動閾値発生手段の変動閾値とがどのような高低関係となっていたとしても、信号発生手段の発生信号を変動閾値発生手段の変動閾値より高くすることができる。比較手段は信号発生手段の発生信号が変動閾値より高くなったとみなし比較対象とする閾値を所定の解除閾値にすると共に、制御対象が比較手段の出力に応じて強制的に所望の制御を持続できる。したがって、不定周期でパルス信号を発生させる構成を採用したときであっても制御対象による所望の制御を持続できる。
Since the invention described in
請求項2記載の発明によれば、請求項1記載の計数手段に代えて、制御対象の過電流を検出する過電流検出手段を備えている。反転手段は、過電流検出手段により過電流が検出されると、信号発生手段の発生信号が変動閾値より低いときには、信号発生手段の発生信号と変動閾値との高低を逆転する。請求項2記載の発明はこのような機能を備えているため、制御対象に過電流が流れると、信号発生手段の発生信号と変動閾値発生手段の変動閾値とがどのような高低関係となっていたとしても、信号発生手段の発生信号を変動閾値発生手段の変動閾値より高くすることができる。比較手段は信号発生手段の発生信号が変動閾値より高くなったとみなし比較対象とする閾値を所定の解除閾値にすると共に、制御対象は比較手段の出力に応じて強制的に所望の制御を持続できる。したがって、不定周期でパルス信号を発生させる構成を採用したときであっても制御対象による所望の制御を持続できる。
According to a second aspect of the invention, in place of the counting means according to the first aspect, an overcurrent detection means for detecting an overcurrent to be controlled is provided. When the overcurrent is detected by the overcurrent detection means, the inversion means reverses the level of the generated signal of the signal generation means and the fluctuation threshold when the signal generated by the signal generation means is lower than the fluctuation threshold. Since the invention described in
請求項3記載の発明によれば、請求項1記載の計数手段に代えて、制御対象の過熱状態を検出する過熱検出手段を備えている。反転手段は、過熱検出手段により過熱状態が検出されると、信号発生手段の発生信号が変動閾値より低いときには、信号発生手段の発生信号と変動閾値との高低を逆転する。請求項3記載の発明はこのような機能を備えているため、制御対象の過熱状態が検出されると、信号発生手段の発生信号と変動閾値発生手段の変動閾値とがどのような高低関係となっていたとしても、信号発生手段の発生信号を変動閾値発生手段の変動閾値より高くすることができる。比較手段は信号発生手段の発生信号が変動閾値より高くなったとみなし比較対象とする閾値を所定の解除閾値にすると共に、制御対象は比較手段の出力に応じて強制的に所望の制御を持続できる。したがって、不定周期でパルス信号を発生させる構成を採用したときであっても制御対象による所望の制御を持続できる。
According to the invention described in
請求項4記載の発明によれば、反転手段は、変動閾値を、当該変動閾値より低く且つ解除閾値以上となる反転閾値であり、信号発生手段の発生信号よりも低く予め定められた反転閾値にするため、信号発生手段の発生信号を反転閾値より高くすることができる。請求項5記載の発明によれば、反転手段は、信号発生手段の発生信号を変動閾値より高く設定するため、信号発生手段の発生信号を変動閾値より高くすることができる。
According to the invention of
(第1実施形態)
以下、本発明を昇圧チョッパ型のDC/DCコンバータ(制御対象)を構成するスイッチング素子に与えるパルス信号を供給するパルス発生回路の第1実施形態について図1ないし図4を参照しながら説明する。
(First embodiment)
Hereinafter, a first embodiment of a pulse generation circuit for supplying a pulse signal to be applied to a switching element constituting a step-up chopper type DC / DC converter (control target) will be described with reference to FIGS.
図1は、制御システムの電気的構成を示している。図1に示すように、スイッチング電源回路となるDC/DCコンバータ(制御対象に相当)1が構成されている。このDC/DCコンバータ1は、例えば非絶縁昇圧チョッパ型のDC/DCコンバータであり、スイッチング素子M1を備え、当該スイッチング素子M1の制御端子にパルス駆動信号が与えられることに応じて入力電圧を出力電圧(<>入力電圧)に変換出力する。
FIG. 1 shows the electrical configuration of the control system. As shown in FIG. 1, a DC / DC converter (corresponding to a control target) 1 serving as a switching power supply circuit is configured. The DC /
このDC/DCコンバータ1は、インダクタL1およびダイオードD1のアノード−カソード間が入力側の第1入力ノードN1から出力側に直列接続されており、例えばNチャネル型のMOSトランジスタからなるスイッチング素子M1がインダクタL1とダイオードD1の共通接続ノードN4と第2入力ノードN2との間に接続され、さらにコンデンサC1がダイオードD1のカソードと第2入力ノードN2との間に接続されることによって構成されている。
In the DC /
このDC/DCコンバータ1の出力電圧(制御対象の出力電圧)はパルス発生回路2に与えられており、このパルス発生回路2は、スイッチング素子M1のスイッチングタイミング(制御対象の制御周期の開始タイミング)およびDC/DCコンバータ1の出力電圧(の変化)に応じてDC/DCコンバータ1のスイッチング素子M1に与えるパルス駆動信号(パルス周期、パルス幅)を変化させるように構成されている。本実施形態では、パルス駆動信号のパルス幅、パルス周期を共に変化させる所謂PWFM(Pulse Wide Frequency Modulation)方式の駆動方式を採用している。
The output voltage (output voltage to be controlled) of the DC /
以下、パルス発生回路2の構成例について説明する。パルス発生回路2は、信号発生回路(信号発生手段)3、閾値電圧発生回路(変動閾値発生手段)4、比較回路(比較手段)5、パルス検出回路(検出手段)6、計数回路(計数手段)7、閾値電圧切換回路(反転手段)8、駆動回路9および10を図示接続して構成されている。
Hereinafter, a configuration example of the
信号発生回路3は、例えばCR直列回路R2およびC2のコンデンサC2に制御スイッチ(初期化手段)M2を並列接続して構成され、この制御スイッチM2がオフしている間、CR直列回路R2およびC2の共通接続点N3の充電電圧を出力する。
The
閾値電圧発生回路4は、例えばオペアンプOP1および抵抗R3〜R6を図示接続して構成され、DC/DCコンバータ1の出力電圧に応じて出力閾値電圧(変動閾値に相当)を変化させるように構成されている。図示の回路構成を適用すると、閾値電圧発生回路4は、DC/DCコンバータ1の出力電圧が低下すると出力閾値電圧を上昇させ、DC/DCコンバータ1の出力電圧が上昇すると出力閾値電圧を下降させる。
The threshold
閾値電圧発生回路4の出力には、比較回路5が閾値電圧切換回路8を通じて接続されており、比較回路5は主に閾値電圧発生回路4の閾値電圧と信号発生回路3の出力電圧を比較する回路として構成されている。
A
比較回路5は、コンパレータOP2および制御スイッチSW1を用いて構成され、比較回路5が出力する論理信号(比較結果)に応じて制御スイッチSW1を切換え、これにより、閾値電圧切換回路8の出力電圧を比較対象とするか、予め定められた解除用閾値電圧(解除閾値)を比較対象とするかを切換える。
The
パルス検出回路6は、コンデンサC3、抵抗R7、R8を組み合わせた微分回路、反転ゲート(パルス出力回路)G1を図示形態で接続して構成されており、インダクタL1およびダイオードD1のアノードの共通接続ノードN4の信号(電圧)を入力し、この共通接続ノードN4の電圧変化を前記の微分回路によって検出し、この検出結果をパルス(初期化パルス)として出力する。このパルス検出回路6の検出信号は駆動回路9を通じて制御スイッチM2の制御端子に与えられる。
The
計数回路7は、パルス検出回路6の検出信号をリセット端子に入力するカウンタCO1を備えて構成され、カウンタCO1はクロック周期が予め定められたクロック信号を入力することに応じて当該クロックパルスをカウントし、当該カウント結果を既定値と比較した比較結果を閾値電圧切換回路8に出力する。
The
閾値電圧切換回路8は、制御スイッチSW2を備え、計数回路7の出力(カウンタCO1による比較結果)に応じて制御スイッチSW2の状態を切換え、閾値電圧発生回路4が出力する閾値電圧(変動閾値)または予め定められた反転用閾値電圧(反転閾値に相当)を比較回路5に出力する。
The threshold
駆動回路9は、パルス検出回路6のが出力する初期化パルスに応じて制御スイッチM2を駆動し、パルス検出回路6が初期化パルスを出力すると制御スイッチM2を一時的にオンに切換える。制御スイッチM2が一時的にオンするとコンデンサC2に充電された電荷は放電される。駆動回路10は、比較回路5の出力論理信号に応じてPWFM駆動信号を生成し、当該PWFM駆動信号によりスイッチング素子M1を駆動する。
The
上記構成の動作について図2〜図4を参照しながら説明する。図2(a)〜図2(c)は、通常時の基本的な動作についてタイミングチャートを示している。図2(a)は標準負荷を駆動する場合、図2(b)は軽負荷を駆動する場合、図2(c)は重負荷を駆動する場合、についての時間的流れに応じた各ノードの動作状態を示している。 The operation of the above configuration will be described with reference to FIGS. FIG. 2A to FIG. 2C show timing charts for basic operations at normal times. FIG. 2A shows a case of driving a standard load, FIG. 2B shows a case of driving a light load, and FIG. 2C shows a case of driving a heavy load. Indicates the operating state.
信号発生回路3はコンデンサC2および抵抗R2の時定数に応じた充電電圧を出力する。このため、信号発生回路3は、初期状態(最低電圧出力状態:(A)のタイミング)から徐々に上昇する上昇電圧を出力する。他方、閾値電圧発生回路4は、DC/DCコンバータ1の出力電圧に応じた電圧を出力するが、軽負荷の場合には、標準負荷の場合に比較して低い電圧を出力し(図2(b)参照)、重負荷の場合には、標準負荷に比較して高い電圧を出力する(図2(c)参照)。
The
比較回路5は、閾値電圧発生回路4の出力電圧と信号発生回路3の出力電圧を比較し、閾値電圧発生回路4の出力電圧が信号発生回路3の出力電圧よりも高いときには、ハイ信号(論理信号:「H」)を駆動回路10に出力する。すると、駆動回路10はオン駆動信号をスイッチング素子M1の制御端子に出力するため、スイッチング素子M1はオンし(図2の(A)のタイミング)、入力電圧がインダクタL1に印加されるようになり、インダクタL1に磁気エネルギーが蓄積される。
The
その後、信号発生回路3の信号電圧が上昇し、閾値電圧発生回路4の出力電圧を上回ると、比較回路5はその出力を反転したロウ信号(論理信号:「L」)を駆動回路10に出力する。駆動回路10はスイッチング素子M1の制御端子にオフ駆動信号を出力するため、スイッチング素子M1はオフし(図2の(B)のタイミング)、インダクタL1の電圧、ノードN4の電圧は急激に上昇する。
After that, when the signal voltage of the
他方、比較回路5の出力は制御スイッチSW1の制御端子に与えられているため、比較回路5がロウ信号「L」を出力すると、制御スイッチSW1が切換わり、コンパレータOP2の比較対象電圧が解除用閾値電圧(解除閾値に相当:<変動閾値)に切換わる。
On the other hand, since the output of the
この間、DC/DCコンバータ1の負荷に電圧が供給されるが、インダクタL1とダイオードD1のアノードの共通接続ノードN4にはパルス検出回路6が接続されており、当該共通接続ノードN4の電圧変化を検出する。このため、インダクタL1に蓄積された磁気エネルギーが負荷側に伝達され、当該共通接続ノードN4の電圧が低下すると、パルス検出回路6は、この電圧低下タイミング(エネルギー放出タイミング:≒制御周期の開始タイミング)を微分回路により検出した後、反転ゲートG1によって初期化パルスを出力する。
During this time, a voltage is supplied to the load of the DC /
したがって、パルス検出回路6が電圧低下タイミングを検出すると、駆動回路9に初期化パルスを出力する(図2の(5)参照)が、駆動回路9が初期化パルスを受付けると、信号発生回路3の制御スイッチM2にオン制御信号(初期化信号)を出力する。すると、制御スイッチM2がオンすることで、コンデンサC2の蓄積電荷が放電されることになり、信号発生回路3の出力電圧が急激に低下し初期状態(最低電圧出力状態)に戻る。パルス検出回路6が、電圧低下タイミングを検出した後に、スイッチング素子M1をオン制御する理由はスイッチング損失を低減してソフトスイッチングを実現するためである。
Therefore, when the
この間、計数回路7のカウンタCO1は、初期状態から予め定められた周期のクロック信号CLK(独立周期)を入力するたびにカウントし続けているが、既定値に達することなくパルス検出回路6が初期化パルスを出力すると、この初期化パルスがカウンタCO1のリセット信号として与えられるため、カウント値はクリア(初期化)され、初期状態(初期化タイミング)から再度クロック信号CLKに応じたカウントを繰り返す。
During this time, the counter CO1 of the
このようにして、DC/DCコンバータ1は、パルス発生回路2の比較回路5の出力論理信号に応じてスイッチング素子M1が駆動されることになり、インダクタL1の磁気エネルギーの蓄積、伝達を繰り返して入力電圧を出力電圧に変換している。
In this way, in the DC /
何らかの要因による負荷の増加、温度変化、耐久劣化などに応じて、素子特性の変化、各ノード電圧、電流の変動、不出力などの異常状態を生じることがある。この異常状態では、スイッチング素子M1の通電時間が長くなると素子劣化など急速に進む虞がある、そこで、本実施形態では、この異常状態に備えて、オン通電時間を制限する機能を設けている。以下、この説明について図3および図4を参照しながら説明する。 Depending on factors such as an increase in load, temperature change, and durability deterioration, abnormal conditions such as changes in element characteristics, fluctuations in each node voltage, current, and non-output may occur. In this abnormal state, if the energization time of the switching element M1 becomes long, there is a risk of rapid progress such as element degradation. Therefore, in this embodiment, a function for limiting the on-energization time is provided in preparation for this abnormal state. Hereinafter, this description will be described with reference to FIGS.
図3は、信号発生回路3に異常を生じた場合の例を示している。何らかの影響で、信号発生回路3の抵抗R2が増加すると時定数が増加し、信号発生回路3の出力電圧の上昇勾配が通常動作(図2相当)に比較して低下する。このとき、図3に示すように、スイッチング素子M1のオン上限時間が経過した場合であっても、信号発生回路3の出力電圧が閾値電圧発生回路4の出力電圧(変動閾値)を上回れない場合には、スイッチング素子M1を保護する必要がある。
FIG. 3 shows an example when an abnormality occurs in the
そこで、図3に示すように、予め定められた所定時間(スイッチング素子M1の最大オン時間)が経過し、計数回路7を構成するカウンタCO1のカウント値が既定値に達したときに計数回路7がパルスを出力する(図3の(D)のタイミング)ことで、閾値電圧切換回路8が制御スイッチSW2を用いて比較回路5の比較対象となる閾値を強制的に変更する(図3(1)に示す「反転用閾値電圧」参照)。
Therefore, as shown in FIG. 3, when a predetermined time (maximum ON time of the switching element M1) elapses and the count value of the counter CO1 constituting the
閾値電圧切換回路8が切換える反転用閾値電圧は、変動閾値電圧よりも予め定められた解除用閾値電圧(解除閾値)に近い値に設定されていると良い。この反転用閾値電圧(反転閾値)は、スイッチング素子M1の所望の最大オン時間の経過タイミングにおける信号発生回路3の出力電圧について、各素子の劣化状態およびマージンを見込んで予め想定される閾値に設定すると良く、前述の解除用閾値電圧に近い値であれば良く、解除用閾値電圧と等しくても良い。
The inversion threshold voltage switched by the threshold
すると、閾値電圧切換回路8の出力電圧が信号発生回路3の出力電圧よりも下回ることになり(図3の(D)のタイミング)、比較回路5はオフ制御信号を出力することで駆動回路10はスイッチング素子M1にオフ駆動信号を出力する。これにより、スイッチング素子M1はオフし、インダクタL1に磁気エネルギーが蓄積され当該インダクタL1の電圧は上昇する。この後、インダクタL1に蓄積された磁気エネルギーが負荷側に伝達され時間経過すると、ノードN4の電圧が低下する。このとき、パルス検出回路6がこの電圧低下タイミング(エネルギー放出タイミング:制御周期の開始タイミング)を検出しパルス検出回路6がパルスを出力する(図3の(E)のタイミング)。すると、前述同様に、信号発生回路3の出力電圧は初期化されることになり、通常動作と同様の動作が繰り返されることになる。
Then, the output voltage of the threshold
図4は、閾値電圧発生回路4に異常を生じた場合の例を示している。何らかの影響で、閾値電圧発生回路4の素子劣化を生じ、通常よりも閾値電圧発生回路4の出力電圧が大きくなった場合を考慮する。このとき、前述の図3と同様に、図4に示すようにスイッチング素子M1のオン上限時間が経過したとしても、信号発生回路3の出力電圧が閾値電圧発生回路4の出力電圧(変動閾値)を上回ることができないという虞を生じる。
FIG. 4 shows an example when an abnormality occurs in the threshold
そこで、図4に示すように、予め定められた所定時間(スイッチング素子M1の最大オン時間)が経過し、計数回路7を構成するカウンタCO1のカウント値が既定値に達したときに計数回路7がパルスを出力する(図4の(F)のタイミング)ことで、閾値電圧切換回路8が制御スイッチSW2を用いて比較回路5の比較対象となる閾値を強制的に変更する(図4(1)に示す「反転用閾値電圧」参照)。
Therefore, as shown in FIG. 4, when a predetermined time (maximum ON time of the switching element M1) elapses and the count value of the counter CO1 constituting the
この後、インダクタL1に蓄積された磁気エネルギーが負荷側に伝達され時間経過すると、ノードN4の電圧が低下する。このとき、パルス検出回路6がこの電圧低下タイミング(エネルギー放出タイミング:制御周期の開始タイミング)を検出することでパルス検出回路6がパルスを出力する(図4の(G)のタイミング)。すると、前述と同様に、信号発生回路3の出力電圧は初期化されることになり、通常動作と同様の動作が繰り返されることになる。
Thereafter, when the magnetic energy stored in the inductor L1 is transmitted to the load side and time elapses, the voltage at the node N4 decreases. At this time, the
本実施形態によれば、何らかの要因による負荷の変動、温度変化、耐久劣化などに応じて、素子特性の変化などの異常状態を生じ、信号発生回路3の出力電圧が閾値電圧発生回路4の出力電圧を上回ることができなかったとしても、予め定められた所定時間が経過したときに、比較回路5の比較対象となる閾値を反転用閾値電圧(反転閾値)としている。
According to the present embodiment, an abnormal state such as a change in element characteristics occurs in response to a load change, temperature change, durability deterioration, or the like due to some factor, and the output voltage of the
このため、比較回路5がオフ制御信号を出力し、駆動回路10がスイッチング素子M1にオフ駆動信号を出力することでスイッチング素子M1をオフできる。インダクタL1に蓄積された磁気エネルギーがDC/DCコンバータ1の負荷側に伝達され、パルス検出回路6がインダクタL1とダイオードD1の共通接続ノードN4の電圧低下タイミング(制御周期の開始タイミング)を検出すると、このタイミング以降、信号発生回路3の出力を初期状態に戻すことができる。これにより、DC/DCコンバータ1による所望の制御を持続しながらスイッチング素子M1のオン時間を制限できる。この後、図3、図4に示す異常動作状態から図2に示す通常動作状態に復帰することになれば、この通常動作を繰り返すことができる。
Therefore, the switching element M1 can be turned off when the
また、制御対象が不定周期であってもオン上限時間を1周期で判定できるため、パルス幅(スイッチング素子M1のオン時間)を素早く制限でき、複数周期の時間を必要とすることがなくなる。 Moreover, since the ON upper limit time can be determined in one cycle even if the controlled object is an indefinite cycle, the pulse width (the ON time of the switching element M1) can be quickly limited, and a time of a plurality of cycles is not required.
(第2実施形態)
図5は、本発明の第2実施形態を示すもので、前述実施形態と異なるところは、所定時間が経過したときに、信号発生手段の発生信号を変動閾値発生手段の変動閾値より高い所定値に設定したところにある。前述実施形態と同一機能、類似機能を有する部分については同一符号または類似符号を付して説明を省略し、以下異なる部分について説明する。
(Second Embodiment)
FIG. 5 shows a second embodiment of the present invention, which is different from the previous embodiment in that when a predetermined time elapses, the signal generated by the signal generating means is a predetermined value higher than the fluctuation threshold of the fluctuation threshold generating means. It is in the place set to. Parts having the same functions and similar functions as those of the above-described embodiment are denoted by the same reference numerals or similar numerals, and the description thereof will be omitted.
信号発生回路3は、前述の比較回路5に代わる比較回路(比較手段)5aに接続されている。比較回路5aは、制御スイッチSW3およびコンパレータOP3を備え、コンパレータOP3の反転入力端子には、信号発生回路3の発生信号が、前述の閾値電圧切換回路8に代わる閾値電圧切換回路8aを通じて入力されている。
The
閾値電圧切換回路8aは、制御スイッチSW4を備えて構成され、通常時には信号発生回路3の出力電圧を出力するが、計数回路7のカウンタCO1が既定値に達したときに制御スイッチSW4を切換え信号発生回路3の発生信号の上限値より高く且つ閾値電圧発生回路4が出力する変動閾値の上限値より高い所定電圧(所定値)を出力する。
The threshold
つまり、パルス検出回路6がパルスを発生してカウンタCO1がカウントをリセットしてから所定時間が経過すると、信号発生回路3の出力電圧(発生信号)を閾値電圧発生回路4が出力する変動閾値の上限値より高く予め設定された反転用閾値電圧(所定値:反転閾値)に切換え、比較回路5aのコンパレータOP3の反転入力端子に入力させている。
That is, when a predetermined time elapses after the
したがって、所定時間が経過すると、閾値電圧切換回路8aが反転用閾値電圧を出力するため、閾値電圧発生回路4の出力電圧より強制的に高くできる。これにより、閾値電圧切換回路8aの出力電圧を閾値電圧発生回路4の出力電圧より高くすることができる。すると、コンパレータOP3の出力を強制的にロウ信号「L」として、駆動回路10を通じてスイッチング素子M1に与える駆動信号をオフ駆動信号とすることができ、スイッチング素子M1を強制的にオフできる。
Therefore, when the predetermined time elapses, the threshold
したがって、DC/DCコンバータ1について所望の制御を持続しながらスイッチング素子M1のオン時間を制限できる。この後、通常動作状態に復帰することになれば、この通常動作を繰り返すことができる。これにより、前述実施形態とほぼ同様の作用効果が得られる。
Therefore, the on-time of the switching element M1 can be limited while maintaining desired control for the DC /
(第3実施形態)
図6は、本発明の第3実施形態を示すもので、前述実施形態と異なるところは、過電流検出手段がスイッチング素子の過電流を検出し、当該過電流が検出されると、信号発生手段の発生信号が変動閾値より低いときには、信号発生手段の発生信号と変動閾値との高低を逆転するようにしたところにある。前述実施形態と同一部分については同一符号を付して説明を省略し、以下、異なる部分について説明する。
(Third embodiment)
FIG. 6 shows a third embodiment of the present invention. The difference from the previous embodiment is that the overcurrent detection means detects the overcurrent of the switching element, and when the overcurrent is detected, the signal generation means. When the generation signal is lower than the fluctuation threshold, the level of the generation signal of the signal generation means and the fluctuation threshold is reversed. The same parts as those of the above-described embodiment are denoted by the same reference numerals and description thereof is omitted, and different parts will be described below.
図6は、本実施形態の回路構成を示すもので、図1の構成の計数回路に代えて過電流検出手段を追加した回路構成を示している。
この図6に示すように、計数回路7に代えて過電流検出回路(過電流検出手段)11が構成されている。この過電流検出回路11は、閾値が比較対象として与えられたコンパレータOP4を主として構成されており、スイッチング素子M1の電流検出抵抗R9の通電電流を検出し、当該電流が所定の閾値を上回ったか否かを判定し、上回ったときに、閾値電圧切換回路8の制御スイッチSW2の制御端子に対し、反転用閾値電圧に切換えるための切換制御信号を入力させる。
FIG. 6 shows a circuit configuration of the present embodiment, and shows a circuit configuration in which overcurrent detection means is added instead of the counting circuit of the configuration of FIG.
As shown in FIG. 6, an overcurrent detection circuit (overcurrent detection means) 11 is configured instead of the
閾値電圧切換回路8は、制御スイッチSW2の制御端子に切換制御信号が入力されると、反転用閾値電圧(反転閾値)を出力し、比較回路5の比較対象として強制的に入力させる。すると、第1実施形態と同様に、信号発生回路3の出力電圧(発生信号)が閾値電圧切換回路8の反転用閾値電圧より上回ることになり、比較回路5はロウ信号を駆動回路10に出力することで駆動回路10はオフ駆動信号をスイッチング素子M1の制御端子に出力し、スイッチング素子M1を強制的にオフできる。これにより、スイッチング素子M1の過電流検出結果に応じてスイッチング素子M1のオン時間を制限できる。前述実施形態とほぼ同様の作用効果が得られる。
When a switching control signal is input to the control terminal of the control switch SW2, the threshold
(第4実施形態)
図7は、本発明の第4実施形態を示すもので、前述実施形態と異なるところは、過熱検出手段がスイッチング素子の過熱を検出し、当該過熱が検出されると、信号発生手段の発生信号が変動閾値より低いときには、信号発生手段の発生信号と変動閾値との高低を逆転するようにしたところにある。前述実施形態と同一部分については同一符号を付して説明を省略し、以下、異なる部分について説明する。
(Fourth embodiment)
FIG. 7 shows a fourth embodiment of the present invention. The difference from the previous embodiment is that the overheat detecting means detects overheating of the switching element, and when the overheat is detected, the signal generated by the signal generating means is shown. Is lower than the fluctuation threshold, the level of the signal generated by the signal generating means and the fluctuation threshold is reversed. The same parts as those of the above-described embodiment are denoted by the same reference numerals and description thereof is omitted, and different parts will be described below.
図7は、本実施形態の回路構成を示すもので、図1記載回路の計数回路に代えて過熱検出手段を追加した回路構成を示している。
この図7に示すように、第1実施形態の計数回路7に代えて過熱検出回路(過熱検出手段)12が構成されている。この過熱検出回路12は、閾値電圧が比較対象として与えられたコンパレータOP5を主として構成され、電流源I1、ダイオードD2からなる検出回路12aに接続されている。
FIG. 7 shows a circuit configuration of the present embodiment, and shows a circuit configuration in which an overheat detecting means is added instead of the counting circuit of the circuit shown in FIG.
As shown in FIG. 7, an overheat detection circuit (overheat detection means) 12 is configured in place of the
ダイオードD2は、温度測定対象となるDC/DCコンバータ1に近接(具体例ではスイッチング素子M1に隣接)して配置されている。ダイオードD2は一般に温度が高くなると順方向電圧が低下し、その傾きは一般に−2[mV/℃]とされている。
The diode D2 is disposed close to (in the specific example, adjacent to the switching element M1) the DC /
したがって、DC/DCコンバータ1の温度が標準温度環境であるとき、電流源I1からダイオードD2に一定電流が供給された場合にはダイオードD2の順方向電圧は一定となる。DC/DCコンバータ1の温度が標準温度から高くなりダイオードD2の周辺温度が高くなると、ダイオードD2の温度も高くなり順方向電圧が低下する。コンパレータOP5は、ダイオードD2の順方向電圧の低下状態を検出し、閾値電圧より下回ると、閾値電圧切換回路8の制御スイッチSW2の制御端子に切換制御信号を入力させる。
Therefore, when the temperature of the DC /
閾値電圧切換回路8は制御スイッチSW2の制御端子に切換制御信号が入力されると、反転用閾値電圧を出力し、比較回路5の比較対象として強制的に入力させる。すると、第1実施形態と同様に、信号発生回路3の出力電圧(発生信号)が閾値電圧切換回路8の反転用閾値電圧より上回ることになり、比較回路5はロウ信号を駆動回路10に出力することで駆動回路10はオフ駆動信号を出力し、スイッチング素子M1を強制的にオフできる。これにより、スイッチング素子M1の過熱検出結果に応じてスイッチング素子M1のオン時間を制限できる。これにより、スイッチング素子M1のオン時間を制限できる。前述実施形態とほぼ同様の作用効果が得られる。
When a switching control signal is input to the control terminal of the control switch SW2, the threshold
(他の実施形態)
本発明は、上記実施形態に限定されるものではなく、例えば、以下に示す変形または拡張が可能である。
第2実施形態では、計数回路7のカウンタ値が既定値に達した(つまり所定時間が経過した)ときに、信号発生回路3の出力電圧(信号発生手段の発生信号)を閾値電圧発生回路4の出力電圧(変動閾値)よりも高い所定電圧(所定値)に設定した実施形態を示したが、この所定電圧(所定値)の設定は、第3実施形態(過電流検出手段)、第4実施形態(過熱検出手段)の態様にも適用できる。
(Other embodiments)
The present invention is not limited to the above embodiment, and for example, the following modifications or expansions are possible.
In the second embodiment, when the counter value of the
すなわち、第3実施形態の過電流検出手段を用いた回路形態を適用した場合、過電流検出回路11(過電流検出手段)が制御対象(例えばスイッチング素子M1)の過電流を検出したときに、第2実施形態に示したように、信号発生回路3の出力電圧を閾値電圧発生回路4の出力電圧(変動閾値)より高い所定電圧(所定値)に設定するように構成しても良い。
That is, when the circuit configuration using the overcurrent detection unit of the third embodiment is applied, when the overcurrent detection circuit 11 (overcurrent detection unit) detects the overcurrent of the control target (for example, the switching element M1), As shown in the second embodiment, the output voltage of the
また、第4実施形態の過熱検出手段を用いた回路形態を適用した場合、過熱検出回路12(過熱検出手段)が制御対象(例えばスイッチング素子M1)の過熱を検出したときに、第2実施形態に示したように、信号発生回路3の出力電圧を閾値電圧発生回路4の出力電圧(変動閾値)よりも高い所定電圧(所定値)に設定するように構成しても良い。
In addition, when the circuit configuration using the overheat detection unit of the fourth embodiment is applied, the second embodiment is performed when the overheat detection circuit 12 (overheat detection unit) detects overheating of the control target (for example, the switching element M1). As shown in FIG. 6, the output voltage of the
第1および第2実施形態では、パルス検出回路6の初期化タイミングでカウンタCO1にリセット信号を入力させることで計数回路7が初期化してカウント開始する実施形態を示しているが、制御スイッチM2(初期化手段)のオンタイミングを検出したタイミングをリセット信号としてカウンタCO1に入力させることで計数回路7が初期化してカウント開始するようにしても良い。
In the first and second embodiments, the
制御対象として非絶縁型昇圧チョッパDC/DCコンバータ1に適用した実施形態を示したが、制御対象の回路形態は前述実施形態に示した形態に限られない。制御対象の制御周期の開始を検出できればどのような回路形態の制御対象を適用しても良い。
Although the embodiment applied to the non-insulated step-up chopper DC /
図面中、1はDC/DCコンバータ(制御対象)、2はパルス発生回路、3は信号発生回路(信号発生手段)、4は閾値電圧発生回路(変動閾値発生手段)、5、5aは比較回路(比較手段)、6はパルス検出回路(検出手段)、7は計数回路(計数手段)、8、8aは閾値電圧切換回路(反転手段)、9、10は駆動回路、11は過電流検出回路(過電流検出手段)、12は過熱検出回路(過熱検出手段)、L1はインダクタ、M1はスイッチング素子、M2は制御スイッチ(初期化手段)、D1はダイオード、C1はコンデンサ、CO1はカウンタ、を示す。 In the drawings, 1 is a DC / DC converter (control target), 2 is a pulse generation circuit, 3 is a signal generation circuit (signal generation means), 4 is a threshold voltage generation circuit (variation threshold generation means), and 5 and 5a are comparison circuits. (Comparison means), 6 is a pulse detection circuit (detection means), 7 is a counting circuit (counting means), 8 and 8a are threshold voltage switching circuits (inversion means), 9, 10 are drive circuits, and 11 is an overcurrent detection circuit. (Overcurrent detection means), 12 is an overheat detection circuit (overheat detection means), L1 is an inductor, M1 is a switching element, M2 is a control switch (initialization means), D1 is a diode, C1 is a capacitor, and CO1 is a counter. Show.
Claims (5)
制御対象の出力電圧が低下すると変動閾値を上昇させ、前記制御対象の出力電圧が上昇すると変動閾値を下降させる変動閾値発生手段と、
前記信号発生手段の発生信号が前記変動閾値より高くなると当該変動閾値よりも低い所定の解除閾値に変化すると共に、前記信号発生手段の発生信号が前記解除閾値よりも低くなると前記変動閾値に前記変動閾値発生手段の閾値を変化させるヒステリシス特性を有し、当該変動閾値発生手段の閾値と前記信号発生手段の発生信号とを比較した論理信号を前記制御対象に出力する比較手段と、
前記制御対象の制御周期の開始を検出する検出手段と、
前記検出手段が制御周期の開始タイミングを検出すると前記信号発生手段の発生信号を初期化する初期化手段と、
前記検出手段が検出した制御周期の開始タイミング、または、前記初期化手段により初期化された初期化タイミングから時間を計数する計数手段と、
前記計数手段により予め定められた所定時間が計数されると、前記信号発生手段の発生信号が前記変動閾値より低いときには、当該信号発生手段の発生信号と前記変動閾値との高低を逆転する反転手段とを備えたことを特徴とするパルス発生回路。 Signal generating means for generating a signal that changes over time;
A fluctuation threshold generating means for raising the fluctuation threshold when the output voltage of the controlled object decreases, and lowering the fluctuation threshold when the output voltage of the controlled object rises;
When the signal generated by the signal generating means becomes higher than the fluctuation threshold, the fluctuation threshold is changed to a predetermined release threshold lower than the fluctuation threshold, and when the signal generated by the signal generating means becomes lower than the release threshold, the fluctuation threshold is changed to the fluctuation threshold. Comparing means having a hysteresis characteristic for changing the threshold value of the threshold value generating means, and outputting a logic signal obtained by comparing the threshold value of the fluctuation threshold value generating means and the generated signal of the signal generating means to the control target;
Detecting means for detecting a start of a control cycle of the control object;
Initializing means for initializing the generated signal of the signal generating means when the detecting means detects the start timing of the control cycle;
Counting means for counting time from the start timing of the control cycle detected by the detection means, or the initialization timing initialized by the initialization means,
When the predetermined time is counted by the counting means, when the generated signal of the signal generating means is lower than the fluctuation threshold, the inverting means for reversing the level of the generated signal of the signal generating means and the fluctuation threshold And a pulse generation circuit.
制御対象の出力電圧が低下すると変動閾値を上昇させ、前記制御対象の出力電圧が上昇すると変動閾値を下降させる変動閾値発生手段と、
前記信号発生手段の発生信号が前記変動閾値より高くなると当該変動閾値よりも低い所定の解除閾値に変化すると共に、前記信号発生手段の発生信号が前記解除閾値よりも低くなると前記変動閾値に前記変動閾値発生手段の閾値を変化させるヒステリシス特性を有し、当該変動閾値発生手段の閾値と前記信号発生手段の発生信号とを比較した論理信号を前記制御対象に出力する比較手段と、
前記制御対象の制御周期の開始を検出する検出手段と、
前記検出手段が制御周期の開始タイミングを検出すると前記信号発生手段の発生信号を初期化する初期化手段と、
前記制御対象の過電流を検出する過電流検出手段と、
前記過電流検出手段により過電流が検出されると、前記信号発生手段の発生信号が前記変動閾値より低いときには、当該信号発生手段の発生信号と前記変動閾値との高低を逆転する反転手段とを備えたことを特徴とするパルス発生回路。 Signal generating means for generating a signal that changes over time;
A fluctuation threshold generating means for raising the fluctuation threshold when the output voltage of the controlled object decreases, and lowering the fluctuation threshold when the output voltage of the controlled object rises;
When the signal generated by the signal generating means becomes higher than the fluctuation threshold, the fluctuation threshold is changed to a predetermined release threshold lower than the fluctuation threshold, and when the signal generated by the signal generating means becomes lower than the release threshold, the fluctuation threshold is changed to the fluctuation threshold. Comparing means having a hysteresis characteristic for changing the threshold value of the threshold value generating means, and outputting a logic signal obtained by comparing the threshold value of the fluctuation threshold value generating means and the generated signal of the signal generating means to the control target;
Detecting means for detecting a start of a control cycle of the control object;
Initializing means for initializing the generated signal of the signal generating means when the detecting means detects the start timing of the control cycle;
Overcurrent detection means for detecting the overcurrent of the control object;
When an overcurrent is detected by the overcurrent detection means, when the signal generated by the signal generation means is lower than the fluctuation threshold, an inversion means for reversing the level of the signal generated by the signal generation means and the fluctuation threshold is provided. A pulse generation circuit comprising:
制御対象の出力電圧が低下すると変動閾値を上昇させ、前記制御対象の出力電圧が上昇すると変動閾値を下降させる変動閾値発生手段と、
前記信号発生手段の発生信号が前記変動閾値より高くなると当該変動閾値よりも低い所定の解除閾値に変化すると共に、前記信号発生手段の発生信号が前記解除閾値よりも低くなると前記変動閾値に前記変動閾値発生手段の閾値を変化させるヒステリシス特性を有し当該変動閾値発生手段の閾値と前記信号発生手段の発生信号を比較した論理信号を前記制御対象に出力する比較手段と、
前記制御対象の制御周期の開始を検出する検出手段と、
前記検出手段が制御周期の開始タイミングを検出すると前記信号発生手段の発生信号を初期化する初期化手段と、
前記制御対象の過熱状態を検出する過熱検出手段と、
前記過熱検出手段により過熱状態が検出されると、前記信号発生手段の発生信号が前記変動閾値より低いときには、当該信号発生手段の発生信号と前記変動閾値との高低を逆転する反転手段とを備えたことを特徴とするパルス発生回路。 Signal generating means for generating a signal that changes over time;
A fluctuation threshold generating means for raising the fluctuation threshold when the output voltage of the controlled object decreases, and lowering the fluctuation threshold when the output voltage of the controlled object rises;
When the signal generated by the signal generating means becomes higher than the fluctuation threshold, the fluctuation threshold is changed to a predetermined release threshold lower than the fluctuation threshold. When the signal generated by the signal generating means becomes lower than the release threshold, the fluctuation threshold is changed to Comparing means that has a hysteresis characteristic for changing the threshold value of the threshold value generating means and outputs a logic signal that compares the threshold value of the fluctuation threshold value generating means and the generated signal of the signal generating means to the control object;
Detecting means for detecting a start of a control cycle of the control object;
Initializing means for initializing the generated signal of the signal generating means when the detecting means detects the start timing of the control cycle;
An overheat detecting means for detecting an overheat state of the control object;
When the overheat state is detected by the overheat detecting means, the reversing means reverses the level of the generated signal of the signal generating means and the fluctuation threshold when the signal generated by the signal generating means is lower than the fluctuation threshold. A pulse generation circuit characterized by that.
前記変動閾値を、当該変動閾値より低く且つ前記解除閾値以上となる反転閾値であり、前記信号発生手段の発生信号よりも低く予め定められた反転閾値にすることを特徴とする請求項1ないし3の何れかに記載のパルス発生回路。 The inversion means is
4. The variation threshold is an inversion threshold that is lower than the variation threshold and equal to or greater than the release threshold, and is a predetermined inversion threshold that is lower than a signal generated by the signal generation unit. The pulse generation circuit according to any one of the above.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011174905A JP2013038693A (en) | 2011-08-10 | 2011-08-10 | Pulse generation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011174905A JP2013038693A (en) | 2011-08-10 | 2011-08-10 | Pulse generation circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2013038693A true JP2013038693A (en) | 2013-02-21 |
Family
ID=47887848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011174905A Withdrawn JP2013038693A (en) | 2011-08-10 | 2011-08-10 | Pulse generation circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2013038693A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018043228A1 (en) * | 2016-08-30 | 2018-03-08 | パナソニックIpマネジメント株式会社 | Switching power supply device and semiconductor device |
| JP2018126054A (en) * | 2014-09-30 | 2018-08-09 | グァンドン ベステック イーコマース カンパニー リミテッド | Smart matching step-down circuit |
| CN118337189A (en) * | 2024-03-29 | 2024-07-12 | 上海瑞柯恩激光技术有限公司 | Pulse limiting protection circuit, laser power supply system and laser |
-
2011
- 2011-08-10 JP JP2011174905A patent/JP2013038693A/en not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018126054A (en) * | 2014-09-30 | 2018-08-09 | グァンドン ベステック イーコマース カンパニー リミテッド | Smart matching step-down circuit |
| WO2018043228A1 (en) * | 2016-08-30 | 2018-03-08 | パナソニックIpマネジメント株式会社 | Switching power supply device and semiconductor device |
| CN109643957A (en) * | 2016-08-30 | 2019-04-16 | 松下知识产权经营株式会社 | Switching power unit and semiconductor device |
| JPWO2018043228A1 (en) * | 2016-08-30 | 2019-06-24 | パナソニックIpマネジメント株式会社 | Switching power supply device and semiconductor device |
| CN109643957B (en) * | 2016-08-30 | 2020-12-11 | 松下半导体解决方案株式会社 | Switching power supply device and semiconductor device |
| CN118337189A (en) * | 2024-03-29 | 2024-07-12 | 上海瑞柯恩激光技术有限公司 | Pulse limiting protection circuit, laser power supply system and laser |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101131262B1 (en) | Current mode control type switching regulator | |
| JP5664327B2 (en) | Control device for DC-DC converter | |
| JP5274527B2 (en) | DC-DC converter | |
| JP5050715B2 (en) | Light emitting diode drive circuit | |
| JP4997891B2 (en) | DC-DC converter and control method of DC-DC converter | |
| JP5577829B2 (en) | Power supply device, control circuit, and control method for power supply device | |
| JP5458686B2 (en) | Buck converter | |
| JP5407548B2 (en) | Switching power supply | |
| JP2009225606A (en) | Power supply unit | |
| TWI540818B (en) | Control circuit, dcdc converter, and driving method | |
| US10128757B2 (en) | Buck-boost converter with small disturbance at mode transitions | |
| JP5708202B2 (en) | DC-DC converter control method and DC-DC converter control circuit | |
| US7151361B2 (en) | Current sensing circuitry for DC-DC converters | |
| CN104885364A (en) | Control device for electromagnetic induction load | |
| JP5470772B2 (en) | Current mode control switching regulator | |
| JP2016101085A (en) | Controllers for dc/dc converter | |
| JP4487649B2 (en) | Control device for step-up / step-down DC-DC converter | |
| JP6542108B2 (en) | LED power supply device and semiconductor integrated circuit | |
| JP2013038693A (en) | Pulse generation circuit | |
| JP2012060715A (en) | Integrated circuit | |
| JP5515390B2 (en) | Switching power supply | |
| JP5034750B2 (en) | Power control circuit | |
| JP2017131033A (en) | Switching power supply device | |
| JP5721403B2 (en) | Buck-boost circuit and buck-boost circuit control method | |
| US20200274450A1 (en) | Bidirectional inverting buck-boost converter converting dissipation current into recycling current |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20141104 |