JP2013038549A

JP2013038549A - 撮像装置

Info

Publication number: JP2013038549A
Application number: JP2011172179A
Authority: JP
Inventors: Koji Ishibashi; 浩二石橋
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2011-08-05
Filing date: 2011-08-05
Publication date: 2013-02-21
Anticipated expiration: 2031-08-05
Also published as: EP2555509A1; US9094629B2; CN102917182B; JP5868065B2; EP2555509B1; US20130032695A1; CN102917182A

Abstract

【課題】参照信号の時間に対する変化率に応じて比較器の帯域を制御することにより、ノイズを低減することができる撮像装置を提供することを課題とする。
【解決手段】撮像装置は、光電変換により信号を生成する画素と、画素に基づく信号と時間に対して変化する参照信号とを比較する比較器（３０４）と、比較器が画素に基づく信号と参照信号との大小関係が逆転することを示す信号を出力するまでの間にカウントを行うカウンタを有し、比較器は、第１のトランジスタのゲートに参照信号を入力し、第２のトランジスタのゲートに画素に基づく信号を入力し、画素に基づく信号と参照信号との比較を行う第１のアンプ（３０５）を有し、制御部は、参照信号が第１の変化率で時間に対して変化する場合には、比較器の帯域を第１の帯域に設定し、参照信号が第１の変化率よりも小さい第２の変化率で時間に対して変化する場合には、比較器の帯域を第２の帯域に設定する。
【選択図】図３

Description

本発明は、撮像装置に関する。

イメージセンサの画素読み出し回路について、画素列毎にアナログデジタル（ＡＤ）変換器を持つ列並列ＡＤ変換器を搭載したイメージセンサが提案されている。この列並列ＡＤ変換器は、画素信号とランプ状の参照信号とを比較器で比較を行い、変換開始から比較器出力が反転するまでの時間をカウントすることによりＡＤ変換を行う。列並列ＡＤ変換器は、画素列毎に低速のＡＤ変換器を設けて並列にＡＤ変換する。そのため、列並列ＡＤ装置を構成する比較器及びアンプの帯域を低くできることから、Ｓ／Ｎの観点で他のＡＤ変換方式よりも有利であることが分かっている。そのため、列並列ＡＤ変換器で低ノイズ化を行うためには、比較器や列アンプの帯域を極力抑えて信号帯域外の白色ノイズを出さない必要がある。特に、アナログブロックの後段に位置する比較器の帯域を落とすことで、画素、列アンプ、比較器のノイズ帯域をも制限することができるため、効率的にノイズを低減することができる。

特許文献１では、２段アンプ構成になっている比較器において、比較器の初段の帯域をなるべく小さい容量で効率的に落とすため、トランジスタのミラー効果を用いた帯域制限方法を開示している。この手法では、ミラー効果を利用することで、比較器初段の電流が充放電する容量を小さくして、比較器の反転遅延を軽減している。しかしながら、比較器の反転遅延量は、比較器の帯域と電流の充放電にかかる時定数によって決まる。そのため、ミラー容量を用いて充放電の容量を小さくしただけでは反転遅延の改善効果は限られている。また、比較器の反転遅延は、入力であるランプ参照電圧の傾斜によって変化するため、固定的に帯域制限容量をつける手法においては、適切な帯域制限をつけることが難しいという問題がある。

特許文献２では、比較器初段の出力信号線と電源の間に容量を用いることで、比較器の反転による電源電圧ドロップの影響を緩和するとともに、比較器初段の帯域制限による低ノイズ化が可能となっている。しかしながら、特許文献１と同様に、ランプ参照電圧の傾斜によって変化する反転遅延の影響から、固定的に帯域制限容量をつける手法においては、フレームレートを落とさずに適切なノイズ低減効果を得ることが難しいという問題がある。

特開２０１０−０９３６４１号公報特開２００７−２８１５４０号公報

列並列ＡＤ変換器においては、Ｓ／Ｎを向上させるために、比較器の帯域制限を行う方法が有効である。しかしながら、固定的な容量を用いた帯域制限を行った場合には、ランプ参照電圧の傾斜が変化した際に、比較器の帯域が狭すぎて比較器の反転遅延が大きくなりフレームレートが低下する、又は帯域が広すぎてノイズが十分低減できないなどの問題がある。上記理由により、列並列ＡＤ変換器を用いた撮像装置では、ランプ参照電圧の傾斜の変化に応じて比較器の帯域を変える必要性がある。

本発明の目的は、参照信号の時間に対する変化率に応じて比較器の帯域を制御することにより、ノイズを低減することができる撮像装置を提供することである。

本発明の撮像装置は、光電変換により信号を生成する画素と、前記画素に基づく信号と時間に対して変化する参照信号とを比較する比較器と、前記比較器が前記画素に基づく信号と前記参照信号との大小関係が逆転することを示す信号を出力するまでの間にカウントを行うカウンタと、制御部とを有し、前記比較器は、第１のトランジスタのゲートに前記参照信号を入力し、第２のトランジスタのゲートに前記画素に基づく信号を入力し、前記画素に基づく信号と前記参照信号との比較を行う第１のアンプを有し、前記制御部は、前記参照信号が第１の変化率で時間に対して変化する場合には、前記比較器の帯域を第１の帯域に設定し、前記参照信号が前記第１の変化率よりも小さい第２の変化率で時間に対して変化する場合には、前記比較器の帯域を前記第１の帯域よりも広い第２の帯域に設定することを特徴とする。

参照信号の時間に対する変化率に応じて比較器の帯域を制御することにより、参照信号の時間に対する変化率にかかわらずフレームレートを一定に保ちながら、低ノイズ化が可能となる。

本発明の実施形態に係る撮像装置の構成図である。列並列ＡＤ変換器搭載イメージセンサのブロック図である。可変容量を用いた列並列ＡＤ変換器の比較器を示した図である。比較器の反転遅延を示す図である。比較器の反転遅延とランプ参照信号の傾斜の関係を示す図である。ノイズ性能の比較を示す図である。列並列ＡＤ変換器搭載イメージセンサの画素部を示す図である。ＡＤ変換動作のタイミングチャートである。

図１は、本発明の実施形態に係る撮像装置の構成例を示すブロック図である。撮像装置は、例えばカメラシステムであり、列並列ＡＤ変換器搭載イメージセンサ１１０の画素領域に入射光を導く（被写体像を結像する）光学系、例えば入射光（像光）を撮像面上に結像させるレンズ１０１を有する。撮像装置は、列並列ＡＤ変換器搭載イメージセンサ１１０と、イメージセンサ１１０からの画素信号に対し所定の信号処理を行う画像処理部１０８と、画像処理部１０８の駆動を制御する全体制御部１０９とを有する。全体制御部１０９は、イメージセンサ１１０内の回路を駆動するスタートパルスやクロックパルスを含む各種タイミング信号を生成するタイミングジェネレータを有し、所定のタイミングでイメージセンサ１１０を駆動する。また、画像処理部１０８は、ＲＧＢの画素出力信号をＹ，Ｃｂ，Ｃｒ色空間への変換や、ガンマ補正などの所定の画像処理を施す。画像処理部１０８で処理された画像信号は、例えばメモリなどの記録媒体に記録される。記録媒体に記憶された画像情報は、プリンタなどによってハードコピーされる。また、画像処理回路１０８で処理された画像信号は、液晶ディスプレイなどからなるモニターに動画として映し出される。列並列ＡＤ変換器搭載イメージセンサ１１０は、レンズ１０１によって結像された光を電気信号に変換する画素アレー部１０２と、ＡＤ変換の際に参照信号として用いられるランプ参照信号を発生させるランプ発生回路１０３とを有する。ランプ参照信号は、時間に対して変化する参照信号である。さらに、イメージセンサ１１０は、画素アレー部１０２からのアナログ信号をデジタル信号に変換する列並列ＡＤ変換部１０４と、ＡＤ変換時の制御パルスを発生させるタイミング発生回路１０５とを有する。さらに、イメージセンサ１１０は、相関二重サンプリング（ＣＤＳ）などの処理をＡＤ変換出力結果に対して行う信号処理部１０６と、ＬＶＤＳなどの外部インターフェース（Ｉ／Ｆ）部１０７とを有する。撮像装置は、その他さまざまな機能部位をもつが、本実施形態での特徴的な部位のみを記述した。

図２は、図１の列並列ＡＤ変換器搭載イメージセンサ（ＣＭＯＳイメージセンサ）１１０の構成例を示す図である。図２の画素アレー部２０９は、図１の画素アレー部１０２に対応する。図２の列並列ＡＤ変換部２１０は、列並列ＡＤ変換部１０４に対応する。図２のランプ発生回路（参照信号発生回路）２０８は、図１のランプ発生回路１０３に対応する。図２のタイミング発生回路部２０７は、図１のタイミング発生回路１０５に対応する。図２の信号処理部２０６は、図１の信号処理部１０６に対応する。列並列ＡＤ変換器搭載イメージセンサ１１０は、撮像部としての画素アレー部２０９と、信号処理部２０６と、各種駆動パルスのタイミング制御を行うタイミング発生回路部２０７とを有する。画素アレー部２０９は、２次元行列状に配列された画素２０２及び垂直走査部２０１を有する。さらに、イメージセンサ１１０は、画素アレー部２０９の読み出し部としての列並列ＡＤ変換部２１０と、列アンプ２０３及び比較器２０４などに流れる電流を制御するバイアス回路２１１とを有する。さらに、イメージセンサ１１０は、ランプ参照信号を発生させるランプ発生回路２０８を有する。列並列ＡＤ変換部２１０は、列アンプ２０３と、比較器２０４と、カウンタ２０５とを有する。カウンタ２０５は、タイミング発生回路部２０７が生成するクロック信号ＣＬＫのクロック数をカウントする。これらの構成要素のうち、画素アレー部２０９、垂直走査部２０１、列並列ＡＤ変換部２１０、ランプ発生回路２０８、バイアス回路２１１はアナログ回路により構成される。また、タイミング発生回路部２０７、信号処理部２０６はデジタル回路により構成される。各画素２０２は、フォトダイオードと画素内アンプとを含み、光電変換により信号を生成する。例えば、図７に示すような画素２０２がマトリックス状（行列状）に配置されている。

図７は、イメージセンサ１１０の各画素２０２の構成例を示す図である。画素２０２は、光電変換素子（例えばフォトダイオード）７０１と、転送スイッチである転送トランジスタ７０６と、画素レベルをリセットするリセットトランジスタ７０３と、増幅トランジスタ７０４と、選択トランジスタ７０５とを有する。フォトダイオード７０１は、入射光をその光量に応じた量の電荷（ここでは電子）に光電変換する。転送トランジスタ７０６は、フォトダイオード７０１の出力ノードとしてのフローティングディフュージョン（ＦＤ）７０７とフォトダイオード７０１との間に接続されている。転送トランジスタ７０６は、転送制御線ＬＴＸを通じて、そのゲート（転送ゲート）に駆動信号ＴＧが与えられることにより、フォトダイオード７０１で光電変換された電荷をフローティングディフュージョン７０７に転送する。リセットトランジスタ７０３は、電源ラインＬＶＤＤとフローティングディフュージョン７０７との間に接続されている。リセットトランジスタ７０３は、リセット制御線ＬＲＳＴを通してそのゲートにリセットＲＳＴが与えられることで、フローティングディフュージョン７０７の電位を電源ラインＬＶＤＤの電位にリセットする。フローティングディフュージョン７０７は、増幅トランジスタ７０４を介して、垂直信号線７０２に接続される。増幅トランジスタ７０４は、画素２０２の外部の定電流源とソースフォロアを構成している。

そして、選択制御線ＬＳＥＬを通して制御信号（アドレス信号又はセレクト信号）ＳＥＬが選択トランジスタ７０５のゲートに与えられ、選択トランジスタ７０５がオンする。選択トランジスタ７０５がオンすると、増幅トランジスタ７０４はフローティングディフュージョン７０７の電位を増幅してその電位に応じた電圧を垂直信号線７０２に出力する。垂直信号線７０２を通じて、各画素２０２から出力された電圧は、画素信号読み出し回路としての列並列ＡＤ変換部２１０に出力される。これらの動作は、例えば転送トランジスタ７０６、リセットトランジスタ７０３、及び選択トランジスタ７０５の各ゲートが行単位で接続されていることから、１行分の各画素２０２について同時に行われる。

画素アレー部２０９に配線されているリセット制御線ＬＲＳＴ、転送信号線ＬＴＸ、及び選択制御線ＬＳＥＬが一組として画素２０２の配列の各行単位で配線されている。これらのリセット制御線ＬＲＳＴ、転送制御線ＬＴＸ、及び選択制御線ＬＳＥＬは、画素駆動部としての垂直走査部２０１により駆動される。タイミング制御回路部２０７は、画素アレー部２０９、垂直走査部２０１、信号処理部２０６、列並列ＡＤ変換部２１０、ランプ発生回路２０８の信号処理に必要なタイミング信号を生成する。画素アレー部２０９においては、ラインシャッターを使用した光子蓄積及び排出により、映像や画面イメージを画素行毎に光電変換し、アナログ信号を列並列ＡＤ変換部２１０に出力する。列並列ＡＤ変換部２１０は、列毎でそれぞれ、画素アレー部２０９のアナログ出力信号とランプ発生回路２０８からのランプ参照信号とを比較し、デジタル信号を出力する。

列並列ＡＤ変換部２１０は、ＡＤ変換器が複数列配列されている。各ＡＤ変換器は、参照信号を階段状もしくはスロープ状に変化させたランプ参照信号と、行列毎に画素２０２から垂直信号線７０２を経由し列アンプ２０３で増幅して得られるアナログ信号とを比較する比較器２０４を有する。さらに、各列のＡＤ変換器は、比較時間をカウントし、カウント結果をラッチして保持するカウンタ２０５を有する。列毎に配置された比較器２０４は、列アンプ２０３からの画素信号とランプ参照信号の電圧が等しくなったときに、比較器２０４の出力を反転し、カウンタ２０５のカウントを停止し、ＡＤ変換を完了させる。本構成では、画素列毎に列アンプ２０３を用いたが、画素垂直信号線７０２を直接比較器２０４に入力する構成であっても良い。本実施形態に係る列並列ＡＤ変換部２１０においては、画素ノイズ及び／又は比較器ノイズを低減するため、アンプ型の比較器の帯域を制限している。比較器２０４の具体的な構成及び機能については後で詳述する。

図３は、本実施形態に係る比較器の構成例を示す回路図である。図３の全体制御部３０１は図１の全体制御部１０９に対応し、図３のタイミング発生器３０２は図１及び図２のタイミング発生回路部１０５及び２０７に対応し、図３の比較器３０４は図２の比較器２０４に対応する。比較器３０４は、第１のアンプ３０５と、第２のアンプ３０６とを有する複数段構成になっている。そして、第１段目の出力と第２段目の入力の間に複数個の切り替え可能な容量３０３が接続されている。この容量３０３は、電源対１段アンプの出力線、又はグランド、又は２段目のアンプの入力トランジスタのドレイン・ソースなどに接続されている。これにより、負荷容量３０３を切り替えることで、比較器３０４の初段の帯域を可変にすることができる。ここでは、可変容量３０３を、複数の容量素子を互いに並列に接続する構成例を示したが、この形式に限らない。また、第１のアンプ電流源３０７は、バイアス回路２１１とカレントミラーを構成しており、バイアス電圧（バイアス値）を変化させるか、ミラー比をスイッチで切り替えることで、比較器３０４の初段の帯域を可変にすることができる。以下、本実施形態の特徴的な構成を有する比較器３０４の構成及び機能について詳細に説明する。

比較器３０４は、縦続接続された第１のアンプ３０５と、第２のアンプ３０６と、帯域を可変にする切り替え可能な容量３０３とを有する。第１のアンプ３０５は、ＰＭＯＳトランジスタＰＴ３０１，ＰＴ３０２と、ＮＭＯＳトランジスタＮＴ３０１〜ＮＴ３０２と、可変容量３０３、第１のアンプ電流源３０７とを有する。ＰＭＯＳトランジスタＰＴ３０１のソース及びＰＭＯＳトランジスタＰＴ３０２のソースは、電源電位ＶＤＤのノードに接続されている。また、ＰＭＯＳトランジスタＰＴ３０１及びＰＴ３０２のゲートは、ＰＭＯＳトランジスタＰＴ３０１のドレインに接続されている。ＰＭＯＳトランジスタＰＴ３０１及びＰＴ３０２のドレインは、それぞれＮＭＯＳトランジスタＮＴ３０１及びＮＴ３０２のドレインに接続される。トランジスタＰＴ３０２及びＮＴ３０２のドレインの相互接続点（第１のアンプ３０５の出力端子）ＮＤ３０１は、可変容量３０３及びＰＭＯＳトランジスタＰＴ３０３のゲートに接続されている。ＮＭＯＳトランジスタ（第１のトランジスタ）ＮＴ３０１のゲートには、ランプ発生回路２０８からのランプ参照信号ＲＡＭＰが入力される。ＮＭＯＳトランジスタ（第２のトランジスタ）ＮＴ３０２のゲートには、列アンプ２０３からの画素に基づく信号（画素信号）ＳＩＧが入力される。ＮＭＯＳトランジスタＮＴ３０１及びＮＴ３０２のソース同士は接続され、第１のアンプ電流源３０７に接続されている。また、第１のアンプ電流源３０７は、比較器３０４の外部のバイアス回路部２１１に接続されてカレントミラーを構成している。第１のアンプ電流源３０７はカレントミラーのバイアス電圧（バイアス値）を変える、またはミラー比を変えることで電流量を変化させることができる。可変容量３０３は、信号線と電源の間に挟まれる形で接続されているが、ミラー効果を利用するため、２段目のＰＭＯＳトランジスタＰＴ３０３のドレインに接続しても良い。可変容量３０３のスイッチは、比較器３０４の外部のタイミング発生器３０２に接続されている。第１のアンプ３０５では、ＰＭＯＳトランジスタＰＴ３０１及びＰＴ３０２によりセルフバイアス型のカレントミラー回路が構成され、ＮＭＯＳトランジスタＮＴ３０１及びＮＴ３０２により第１のアンプ電流源３０７を電流源とする差動比較部が構成される。第１のアンプ３０５は、画素信号ＳＩＧとランプ参照信号ＲＡＭＰとの比較を行い、比較結果を出力端子ＮＤ３０１に出力する。容量３０３は、第１のアンプ３０５の出力端子ＮＤ３０１に接続される。

第２のアンプ３０６は、ＰＭＯＳトランジスタＰＴ３０３及び第２のアンプ電流源３０８を有する。ＰＭＯＳトランジスタＰＴ３０３のソースが電源電位ＶＤＤのノードに接続され、ゲートが第１のアンプ３０５の出力端子ＮＤ３０１に接続されている。ＰＭＯＳトランジスタＰＴ３０３のドレインと第２のアンプ電流源３０８が接続され、その接続点から出力信号ＯＵＴが出力される。第２のアンプ電流源３０８は、比較器３０４の外部のバイアス回路部２１１に接続されている。このような構成を有する第２のアンプ３０６において、ＰＭＯＳトランジスタＰＴ３０３により入力及び増幅回路が構成されている。第２のアンプ３０６は、第１のアンプ３０５の出力端子ＮＤ３０１の信号を反転増幅し、出力信号ＯＵＴを出力する。可変容量３０３が第１のアンプ３０５の出力端子ＮＤ３０１とＰＭＯＳトランジスタＰＴ３０３のドレイン間に接続される場合は、ミラー効果の影響により出力端子ＮＤ３０１と電源電位ＶＤＤのノードとの間にゲイン倍された容量が接続されたのと等価になる。ここでは、差動対をＮＭＯＳトランジスタで構成するアンプ型比較器について示したが、ＰＭＯＳトランジスタ差動対などで構成された他のアンプ型比較器であってもよい。

次に、本実施形態に係る比較器２０４の動作について、図８のタイミングチャートに関連付けて説明する。図８に示すように、画素ノイズを除去する相関二重サンプリング（ＣＤＳ）を行う目的から、画素のリセットレベルのＡＤ変換と光信号レベルのＡＤ変換の２回ＡＤ変換を行う。比較器２０４のＮＭＯＳトランジスタＮＴ３０２のゲートには、画素信号を列アンプ２０３で増幅した信号ＳＩＧが入力される。ここでは、列アンプ２０３を用いた例を示したが、列アンプ２０３を用いず、直接、垂直信号線７０２を比較器２０４に接続させる構成であっても良い。比較器２０４のＮＭＯＳトランジスタＮＴ３０１のゲートには、傾斜状のランプ参照信号ＲＡＭＰが入力される。比較器３０４は、画素２０２に基づく信号ＳＩＧと時間に対して変化するランプ参照信号ＲＡＭＰとを比較する。カウンタ２０５は、ランプ参照信号ＲＡＭＰの傾斜開始時刻ｔ１及びｔ３からカウントを開始し、画素信号ＳＩＧとランプ参照信号ＲＡＭＰとの大小関係が逆転して比較器２０４の出力信号ＯＵＴが反転する時刻ｔ２及びｔ４までの間にカウント値をカウントする。ＡＤ変換開始時刻ｔ１の前までは、ランプ参照信号ＲＡＭＰの電圧値を一定にする。画素リセットレベル（Ｎ信号）に関して、変換開始時刻ｔ１と同時に、ランプ参照信号ＲＡＭＰの電圧値を傾斜状に変化させる。この時の画素信号ＳＩＧは、図７のリセットトランジスタ７０２により画素レベルがリセットされた状態での画素信号である。ランプ参照信号ＲＡＭＰと画素信号ＳＩＧの電圧レベルが逆転するところで、比較器３０４の出力信号ＯＵＴが反転し、カウンタ２０５のカウント動作を停止させる。変換開始時刻ｔ１から出力信号ＯＵＴが反転するまでの時刻ｔ２の期間内に、カウンタ２０５によりカウントされたクロック信号ＣＬＫのクロック数が、カウント値として、画素リセットレベル（Ｎ信号）のＡＤ変換結果となる。画素の光信号レベル（Ｓ信号）をＡＤ変換する２回目のＡＤ変換動作においても同様に、比較器２０４は、参照信号ＲＡＭＰ及び画素信号ＳＩＧを入力する。この時の画素信号ＳＩＧは、図７のリセットトランジスタ７０３によりリセットされていない状態での画素信号である。ＡＤ変換開始時刻ｔ３では、ランプ参照信号ＲＡＭＰを傾斜状に変化させる。比較器３０４は、画素信号ＳＩＧとランプ参照信号ＲＡＭＰの大小関係が逆転する時刻ｔ４で出力信号ＯＵＴを反転する。カウンタ２０５は、ランプ参照信号ＲＡＭＰの傾斜開始時刻ｔ３から出力信号ＯＵＴの反転時刻ｔ４までのクロック信号ＣＬＫのクロック数をカウント値としてカウントする。時刻ｔ３からｔ４の期間内にカウントされたカウント値がＡＤ変換結果となる。信号処理部２０６は、時刻ｔ３〜ｔ４におけるカウンタ２０５のカウント値（Ｓ信号）と時刻ｔ１〜ｔ２におけるカウンタ２０５のカウント値（Ｎ信号）との差分を演算することにより、画素リセットレベルを除去した画素信号を得ることができる。以下、比較器３０４の動作について詳細に説明する。

図４は、比較器３０４の反転遅延を示す図である。比較器３０４の第１のアンプ３０５の差動対のＮＭＯＳトランジスタＮＴ３０１及びＮＴ３０２には、それぞれランプ参照信号ＲＡＭＰと列アンプ２０３の出力である画素信号ＳＩＧが入力される。ＡＤ変換開始からランプ参照信号ＲＡＭＰが傾斜状に変化し、画素信号ＳＩＧと等しくなったときに、理想的には第１のアンプ３０５の出力端子ＮＤ３０１の電圧が反転する。ここで、アンプ型比較器においては、帯域制限を行うことでランダムノイズが低減し、Ｓ／Ｎが向上するため、帯域制限用の容量を用いる。しかしながら、この比較器３０４において、大きな容量負荷３０３をつけると、帯域の低下と、容量３０３への充放電によるスルーレートの悪化によって、図４に示すような反転遅延が大きくなるといった問題がおきる。

図５は、ランプ参照信号（電圧）の傾斜と比較器２０４の反転遅延の関係例を示した図である。横軸にランプ参照信号ＲＡＭＰの傾斜を示し、縦軸を比較器３０４の反転遅延を示したものである。横軸は標準設定の傾斜を１として正規化を行っている。また、縦軸は傾斜１の時の反転遅延量で正規化を行っている。図５に示すように、反転時間はランプ参照信号ＲＡＭＰの傾きと相関関係があり、ランプ参照信号ＲＡＭＰの傾斜が小さくなるほど反転遅延が大きくなる問題がある。比較器３０４の反転遅延が増大すると、ＡＤ変換時間を延ばさなければならず、結果的にフレームレートを落とさざるをえなくなる。

上記の問題を解決するため、本実施形態では、図３に示すように、アンプ型比較器の帯域をランプ参照信号ＲＡＭＰの傾斜と連動させて制御する。具体的には、列並列ＡＤ変換部２１０のモードを制御する全体制御部３０１は、ランプ発生回路２０８及び可変容量３０３に制御信号をタイミング発生器３０２を通して出力する。このとき、ランプ参照信号ＲＡＭＰの傾斜は、画像の照度などから適切となるようなモードが選択される。可変容量３０３の設定値は、全体制御部３０１にあらかじめ用意されているランプ参照信号ＲＡＭＰの傾斜に対応する容量値が選択され、可変容量３０３のスイッチを切り替える。ランプ参照信号ＲＡＭＰと可変容量３０３の対応関係は、あらかじめテーブルなどで用意されていても、逐次関連付けされても、どちらの方法であっても良い。可変容量３０３とランプ参照信号ＲＡＭＰの傾斜の関係例を示す。全体制御部３０１は、ランプ参照信号ＲＡＭＰの傾斜を小さくした場合、すなわち反転遅延が大きくなる場合に負荷容量３０３を小さくする。また、ランプ参照信号ＲＡＭＰの傾斜が大きい場合、すなわち反転遅延が小さい場合には負荷容量３０３を大きくし、ＡＤ変換器全体のノイズを低減させるなどの制御を行う。

アンプ型比較器の帯域を制御する他の手段として、第１の可変電流源としての第１のアンプ電流源３０７の電流量を変える手段がある。具体的には、列並列ＡＤ変換部２１０のモードを制御する全体制御部３０１は、ランプ発生回路２０８及びバイアス回路２１１に制御信号を、タイミング発生器３０２を通して出力する。バイアス回路部２１１と第１のアンプ電流源３０７はカレントミラー回路を構成しており、バイアス回路２１１のバイアスを変化させることで、第１のアンプ３０５に流れる電流量と帯域を変化させることができる。また、ランプ参照信号ＲＡＭＰの傾斜は、画像の照度などから適切となるようなモードが選択される。バイアス回路２１１の設定値は、全体制御部３０１にあらかじめ用意されているランプ参照信号ＲＡＭＰの傾斜に対応するバイアスが選択され、第１のアンプ電流源３０７の電流値を切り替える。ランプ参照信号ＲＡＭＰとバイアス回路２１１の設定値の対応関係は、あらかじめテーブルなどで用意しても、逐次関連付けしても、どちらの方法であっても良い。第１のアンプ電流源３０７の構成は、説明したものに限らず、電流量を可変に設定できるものであれば良い。

また、ここでは第１のアンプ電流源３０７を例にしたが、第２の可変電流源としての第２のアンプ電流源３０８が供給する電流量を変化させてもよい。さらに、第１のアンプ電流源３０７と第２のアンプ電流源３０８のそれぞれが供給する電流量をともに切り替えても良い。さらに、第１及び第２のアンプ電流源３０７，３０８が供給する電流量を変化させる手法として、カレントミラー回路のバイアス電圧を変化させることも考えられる。

全体制御部３０１は、ランプ参照信号ＲＡＭＰが第１の変化率で時間に対して変化する場合には、比較器３０４の帯域を第１の帯域に設定する。そして、全体制御部３０１は、ランプ参照信号ＲＡＭＰが第１の変化率よりも小さい第２の変化率で時間に対して変化する場合には、比較器３０４の帯域を第１の帯域よりも広い第２の帯域に設定する。例えば、全体制御部３０１は、ランプ参照信号ＲＡＭＰの時間に対する変化率（傾斜）に応じて比較器３０４内の容量３０３を制御する。具体的には、全体制御部３０１は、ランプ参照信号ＲＡＭＰの時間に対する変化率が第１の変化率のときには比較器３０４内の容量３０３を第１の容量値に設定する。そして、全体制御部３０１は、ランプ参照信号ＲＡＭＰの時間に対する変化率が第１の変化率より小さい第２の変化率のときには比較器３０４内の容量３０３を第１の容量値より小さい第２の容量値に設定する。全体制御部３０１は、ランプ参照信号ＲＡＭＰの時間に対する変化率を第１の変化率に設定するときには容量３０３を第１の容量値に設定し、ランプ参照信号ＲＡＭＰの時間に対する変化率を第２の変化率に設定するときには容量３０３を第２の容量値に設定する。全体制御部３０１は、ランプ参照信号ＲＡＭＰの時間に対する変化率を制御する。ランプ発生回路（参照信号発生回路）２０８は、全体制御部３０１により制御された時間に対する変化率でランプ参照信号ＲＡＭＰを生成する。

図６は、反転遅延を一定値以下にする制約のもとで、固定的に容量をつけた場合のノイズ特性６０２と、ランプ参照信号ＲＡＭＰの傾斜に応じて可変容量３０３を制御した場合のノイズ特性６０１の関係を示した一例である。横軸はランプ参照信号ＲＡＭＰの傾斜を示し、標準の傾きを１として正規化したものである。縦軸は比較器３０４の出力信号ＯＵＴに現れるノイズ量を示している。ノイズ量はランプ参照信号ＲＡＭＰの傾斜の傾きが０．１の際のノイズ特性６０２のノイズ値を１として正規化している。図６から分かるように、本実施形態のノイズ特性６０１では、ランプ参照信号ＲＡＭＰの傾斜が大きい際にノイズ性能を大きく改善することが可能となる。可変容量３０３の切り替えタイミングは、例えばランプ参照信号ＲＡＭＰの変化タイミングに合わせる、水平同期信号、垂直同期信号に合わせて切り替えるなどが挙げられるが、これに限定されるものではない。

なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。例えば、複数の容量３０３の容量値をスイッチで切り換える構成を開示したが、容量３０３の容量値を可変容量素子により変える構成でもよい。また、ランプ参照信号は、時間に対してレベルが直線的に変化するものに限定されず、階段状に変化するものを用いても良い。

２０２画素、２０４比較器、２０５カウンタ、３０１全体制御部、３０３容量、３０４比較器、３０５第１のアンプ、３０６第２のアンプ

Claims

光電変換により信号を生成する画素と、
前記画素に基づく信号と時間に対して変化する参照信号とを比較する比較器と、
前記比較器が前記画素に基づく信号と前記参照信号との大小関係が逆転することを示す信号を出力するまでの間にカウントを行うカウンタと、
制御部とを有し、
前記比較器は、
第１のトランジスタのゲートに前記参照信号を入力し、第２のトランジスタのゲートに前記画素に基づく信号を入力し、前記画素に基づく信号と前記参照信号との比較を行う第１のアンプを有し、
前記制御部は、
前記参照信号が第１の変化率で時間に対して変化する場合には、前記比較器の帯域を第１の帯域に設定し、
前記参照信号が前記第１の変化率よりも小さい第２の変化率で時間に対して変化する場合には、前記比較器の帯域を前記第１の帯域よりも広い第２の帯域に設定すること
を特徴とする撮像装置。
前記第１のアンプは出力端子を有し、前記出力端子と接続された可変容量を有し、
前記制御部は、前記比較器の帯域を前記第１の帯域に設定する場合に、前記第２の帯域に設定する場合よりも、前記可変容量の容量値を大きくすること
を特徴とする請求項１に記載の撮像装置。
前記可変容量は、互いに並列に接続された複数の容量素子を含むことを特徴とする請求項２に記載の撮像装置。
前記第１のアンプを駆動するための電流を供給する第１の可変電流源をさらに有することを特徴とする請求項１乃至３のいずれか１項に記載の撮像装置。
前記第１の可変電流源は、互いに並列に接続された複数の電流源を有することを特徴とする請求項４に記載の撮像装置。
前記第１の可変電流源は、カレントミラー回路を有し、前記カレントミラー回路に供給するバイアス値を変化させることで、前記第１の可変電流源が供給する電流量を変化させることを特徴とする請求項４に記載の撮像装置。
前記制御部は、前記比較器の帯域を前記第１の帯域に設定する場合に、前記第２の帯域に設定する場合よりも、前記第１の可変電流源が供給する電流を小さくすること
を特徴とする請求項４乃至６のいずれか１項に記載の撮像装置。
前記比較器は、前記第１のアンプが出力した信号を増幅する第２のアンプを有することを特徴とする請求項１乃至７のいずれか１項に記載の撮像装置。
前記第２のアンプに電流を供給する第２の可変電流源を有することを特徴とする請求項８に記載の撮像装置。
前記第２の可変電流源は、互いに並列に接続された複数の電流源を有することを特徴とする請求項９に記載の撮像装置。
前記第２の可変電流源は、カレントミラー回路を有し、前記カレントミラー回路に供給するバイアス値を変化させることで、前記第２の可変電流源が供給する電流量を変化させることを特徴とする請求項９に記載の撮像装置。
前記制御部は、前記比較器の帯域を前記第１の帯域に設定する場合に、前記第２の帯域に設定する場合よりも、前記第２の可変電流源が供給する電流を小さくすること
を特徴とする請求項９乃至１１のいずれか１項に記載の撮像装置。
前記制御部は、前記参照信号の時間に対する変化率を制御し、
さらに、前記制御部により制御された時間に対する変化率で前記参照信号を生成する参照信号発生回路を有することを特徴とする請求項１乃至１２のいずれか１項に記載の撮像装置。