[go: up one dir, main page]

JP2013038218A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2013038218A
JP2013038218A JP2011173020A JP2011173020A JP2013038218A JP 2013038218 A JP2013038218 A JP 2013038218A JP 2011173020 A JP2011173020 A JP 2011173020A JP 2011173020 A JP2011173020 A JP 2011173020A JP 2013038218 A JP2013038218 A JP 2013038218A
Authority
JP
Japan
Prior art keywords
semiconductor layer
nitride semiconductor
layer
semiconductor device
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011173020A
Other languages
English (en)
Other versions
JP5878317B2 (ja
Inventor
Yasuhiro Okamoto
康宏 岡本
Tatsuo Nakayama
達峰 中山
Takashi Inoue
隆 井上
Hironobu Miyamoto
広信 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2011173020A priority Critical patent/JP5878317B2/ja
Priority to US13/548,078 priority patent/US9123739B2/en
Priority to TW101127846A priority patent/TWI540726B/zh
Priority to CN201610317928.1A priority patent/CN105845717A/zh
Priority to CN201210280030.3A priority patent/CN102931221B/zh
Publication of JP2013038218A publication Critical patent/JP2013038218A/ja
Priority to US14/829,216 priority patent/US9502551B2/en
Application granted granted Critical
Publication of JP5878317B2 publication Critical patent/JP5878317B2/ja
Priority to US15/265,328 priority patent/US20170005189A1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/015Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/40FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/40FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82Heterojunctions
    • H10D62/824Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503Nitride Group III-V materials, e.g. AlN or GaN
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/20Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251Source or drain electrodes for field-effect devices
    • H10D64/258Source or drain electrodes for field-effect devices characterised by the relative positions of the source or drain electrodes with respect to the gate electrode
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/20Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311Gate electrodes for field-effect devices
    • H10D64/411Gate electrodes for field-effect devices for FETs
    • H10D64/511Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H10P14/3216
    • H10P14/3416

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】窒化物半導体層をチャネルとして用いたトランジスタにおいて、閾値電圧を高くする。
【解決手段】第2窒化物半導体層200は、Alの組成比が互いに異なる複数の窒化物半導体層を順次積層した構造を有するため、Al組成が階段状に変化している。第2窒化物半導体層200を形成する複数の半導体層は、それぞれが同一方向に分極している。そしてゲート電極420に近い半導体層は、ゲート電極420から遠い半導体層よりも、分極の強度が強く(又は弱く)なっている。すなわち複数の半導体層は、ゲート電極420に近づくにつれて、分極の強度が一方向に変化している。この分極の方向は、複数の半導体層内の界面において負の電荷が正の電荷よりも多くなる方向である。
【選択図】図1

Description

本発明は、窒化物半導体層を有する半導体装置及び半導体装置の製造方法に関する。
GaNなどの窒化物半導体層を用いた電界効果トランジスタは、高耐圧及び低抵抗という特徴を有しているため、電力制御用の素子として用いられることが期待されている。電力制御用の素子は、ノーマリーオフ型であることが求められる。しかし、窒化物半導体層を用いた電界効果トランジスタは、ノーマリーオフ型にすることが難しい。
特許文献1には、AlGaN層とGaN層のヘテロ接合の界面に蓄積される2次元電子ガスをキャリアとして用いるトランジスタが記載されている。このトランジスタでは、ゲート電極の下にはヘテロ接合が存在しないようにすることで、ゲート電極の下では2次元電子ガスが発生しないようにしている。これにより、ノーマリーオフ型のトランジスタが実現できる、とされている。
特許文献2には、以下の構造を有するトランジスタが開示されている。まず、第1窒化物半導体層、第2窒化物半導体層、及び第3窒化物半導体層を積層し、第2窒化物半導体層と第3窒化物半導体層の界面に2次元電子ガスを発生させている。そして第3窒化物半導体層及び第2窒化物半導体層に、第3窒化物半導体層に達する凹部を形成し、この凹部内にゲート絶縁膜及びゲート電極を埋め込んでいる。特許文献2において、凹部は、第2窒化物半導体層を貫通している。なお、特許文献2には、第2窒化物半導体層を、Al濃度が互いに異なる複数のAlGaN層を積層した構造にすることが記載されている。
国際公開第03/071607号パンフレット 特開2011−044647号公報
電力制御用のトランジスタには、閾値電圧が高いことも求められる。しかし、窒化物半導体層をチャネルとして用いたトランジスタは、閾値電圧を高くすることが難しかった。
本発明によれば、第1窒化物半導体層と、
前記第1窒化物半導体層上に形成された第2窒化物半導体層と、
前記第2窒化物半導体層に接しているゲート絶縁膜と、
前記ゲート絶縁膜を介して前記第2窒化物半導体層に面するゲート電極と、
を備え、
前記第2窒化物半導体層は、複数の半導体層を積層して形成されており、
少なくとも前記ゲート電極の下方に位置する領域において、
前記複数の半導体層は、それぞれが同一方向に分極しており、かつ組成を互いに異ならせることにより、前記複数の半導体層内の界面において負の電荷が正の電荷よりも多くなっている半導体装置が提供される。
本発明によれば、第2窒化物半導体層は、複数の半導体層を積層した構造を有している。これら複数の半導体層は、少なくともゲート電極の下方に位置する領域において、それぞれ、複数の半導体層内の界面において負の電荷が正の電荷よりも多くなる方向に、分極している。すなわち第2窒化物半導体層のうちチャネルが形成される領域には、見かけ上、負の電荷が予め存在することになる。従って、トランジスタの閾値電圧は高くなる。
本発明によれば、Alα1−xN層(αは、Ga又はInであり、0<x<1)からなる第1窒化物半導体層と、
前記第1窒化物半導体層上に形成され、Alα1−yN層(0≦y<1)からなる第2窒化物半導体層と、
前記第2窒化物半導体層に接しているゲート絶縁膜と、
前記ゲート絶縁膜を介して前記第2窒化物半導体層に面するゲート電極と、
を備え、
少なくとも前記ゲート電極の下方に位置する領域において、前記第2窒化物半導体層は、前記第1窒化物半導体層に近づくにつれてyが増加する半導体装置が提供される。
本発明によれば、第2窒化物半導体層は、Alα1−yN層(0≦y<1)からなる。そして、yは、第1窒化物半導体層に近づくにつれて増加する。このため、第2窒化物半導体層のうちチャネルが形成される領域には、見かけ上、負の電荷が予め存在することになる。従って、トランジスタの閾値電圧は高くなる。
本発明によれば、第1窒化物半導体層上に第2窒化物半導体層を形成する工程と、
前記第2窒化物半導体層に接しているゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜を介して前記第2窒化物半導体層に面するゲート電極を形成する工程と、
を備え、
前記第2窒化物半導体層を形成する工程において、
前記第2窒化物半導体層を、組成が互いに異なる複数の半導体層を積層することにより形成し、
少なくとも前記ゲート電極の下方に位置する領域において、
前記複数の半導体層は、それぞれが同一方向に分極しており、かつ組成を互いに異ならせることにより、前記ゲート電極に近づくにつれて、分極の強度が強く又は弱くなり、
前記複数の半導体層は、前記複数の半導体層内の界面において負の電荷が正の電荷よりも多くなる方向に、分極している半導体装置の製造方法が提供される。
本発明によれば、Alα1−xN層(αはGa又はInであり、0<x<1)からなる第1窒化物半導体層上に、Alα1−yN層(0≦y<1)からなる第2窒化物半導体層を形成する工程と、
前記第2窒化物半導体層に接しているゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜を介して前記第2窒化物半導体層に面するゲート電極を形成する工程と、
を備え、
前記第2窒化物半導体層を形成する工程において、少なくとも前記ゲート電極の下方に位置する領域において、前記第1窒化物半導体層に近づくにつれてyが増加するように前記第2窒化物半導体層を形成する半導体装置の製造方法が提供される。
本発明によれば、窒化物半導体層をチャネルとして用いたトランジスタにおいて、閾値電圧を高くすることができる。
第1の実施形態に係る半導体装置の構成を示す断面図である。 第2窒化物半導体層の構成を説明するための模式図である。 第2窒化物半導体層が実施形態に係る構造を有する場合と、第2窒化物半導体層がGaNの単層構造を有する場合(比較例)それぞれの伝導帯のポテンシャルのシミュレーション結果を示す図である。 図3のシミュレーションで用いた構造において、2次元のデバイスシミュレーションを行った結果を示す図である。 図1に示した半導体装置の製造方法を示す断面図である。 図1に示した半導体装置の製造方法を示す断面図である。 第2の実施形態に係る半導体装置の構成を示す断面図である。 第3の実施形態に係る電界効果トランジスタを有する半導体装置の断面図である。 第4の実施形態に係る電子装置の回路構成を示す図である。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
(第1の実施形態)
図1は、第1の実施形態に係る半導体装置の構成を示す断面図である。この半導体装置は、電界効果トランジスタ10を有している。この半導体装置は、第1窒化物半導体層100、第2窒化物半導体層200、第3窒化物半導体層300、ゲート絶縁膜410、及びゲート電極420を有している。第2窒化物半導体層200は、電界効果トランジスタ10のチャネル層である。本実施形態において、電界効果トランジスタ10は、第2窒化物半導体層200と第3窒化物半導体層300の界面に形成された2次元電子ガス202を用いることにより、低抵抗化されている。
第1窒化物半導体層100は、第2窒化物半導体層200をエピタキシャル成長させるためのバッファ層として機能する。第1窒化物半導体層100は、例えばAlGa1−xN層(0<x<1)、又はAlIn1−xN層(0<x<1)である。第1窒化物半導体層100の膜厚は、例えば1μm以上であるが、3μm以上であっても良い。第1窒化物半導体層100を厚くすることにより、電界効果トランジスタ10の耐圧を高くすることができる。例えば第1窒化物半導体層100を3μmにすると、電界効果トランジスタ10の耐圧を500V以上にすることができる。
第2窒化物半導体層200は、チャネル層として機能する層である。このため、第2窒化物半導体層200には、ゲート絶縁膜410が接している。第2窒化物半導体層200は、例えば第1窒化物半導体層100がAlGa1−xN層である場合はAlGa1−yN層(0≦y<1)であり、第1窒化物半導体層100がAlIn1−xN層である場合はAlIn1−yN層(0≦y<1)である。
第2窒化物半導体層200の膜厚は、例えば10nm以上10μm以下である。第2窒化物半導体層200を厚くしても、電界効果トランジスタ10の耐圧を高くすることができる。例えば第1窒化物半導体層100を1μmとして、第2窒化物半導体層200を2μmとしても、電界効果トランジスタ10の耐圧は500V以上になる。
第2窒化物半導体層200上には第3窒化物半導体層300がエピタキシャル成長している。第3窒化物半導体層300は、電子供給層であり、第2窒化物半導体層200に2次元電子ガス202を形成するために設けられている。2次元電子ガス202を形成するために、第2窒化物半導体層200と第3窒化物半導体層300との界面には伝導帯不連続が存在する必要がある。つまり、第2窒化物半導体層200と第3窒化物半導体層300との界面において、第3窒化物半導体層300のほうが第2窒化物半導体層200よりも電子親和力が小さい。第3窒化物半導体層300は、例えば第2窒化物半導体層200がAlGa1−yN層である場合はAlGa1−zN層(0≦z<1)であり、第2窒化物半導体層200がAlIn1−yN層である場合はAlIn1−zN層(0≦z<1)である。
なお、第2窒化物半導体層200と第3窒化物半導体層300の界面において、z>yである。ここで、界面において、第2窒化物半導体層200よりも第3窒化物半導体層300のAl組成比を高くするのは、第2窒化物半導体層200と第3窒化物半導体層300との間に伝導帯不連続を形成し、2次元電子ガス202を形成させるためである。この界面において、好ましくは、z>y+0.05であり、さらに好ましくはz>y+0.10である。このようにすると、第2窒化物半導体層200と第3窒化物半導体層300の界面で、十分な濃度の2次元電子ガス202が発生する。
第3窒化物半導体層300には、凹部310が形成されている。凹部310の内壁及び底面には、ゲート絶縁膜410が形成されている。ゲート絶縁膜410は、例えば酸化シリコン(SiO)であるが、酸化アルミニウム(Al)、酸化ハフニウム(Hf0)、窒化シリコン(SiN)、又は窒化アルミニウム(AlN)であってもよい。ゲート絶縁膜410の厚さは、例えば30nm以上であるが、好ましくは50nm以上、さらに好ましくは70nm以上である。ゲート絶縁膜410を厚くすると、電界効果トランジスタ10のゲート耐圧を高くすることができる。特にゲート絶縁膜410を70nm以上にすると、電界効果トランジスタ10の長期信頼性を大きく改善することができる。
凹部310のうちゲート絶縁膜410が形成されていない空間には、ゲート電極420が埋め込まれている。すなわちゲート電極420は、ゲート絶縁膜410を介して第2窒化物半導体層200に面している。ゲート電極420は、例えばAuであるが、NiもしくはPtなどの金属単層膜、Ni層とAu層を積層した多層膜、これら以外の複数種類の金属を複数層積層した金属多層膜、WSiもしくはTiNなどの金属化合物膜、又はポリシリコンなどの半導体材料であってもよい。
本実施形態において、ゲート絶縁膜410及びゲート電極420の上部は、張出部425を有している。張出部425は、凹部310から、凹部310の周囲に位置する第3窒化物半導体層300の上に張り出した部分である。張出部425を設けることにより、ゲート絶縁膜410のうち凹部310の底部の角に位置する部分のほかに、張出部425の端部に位置する部分にも電界が集中する。このため、ゲート絶縁膜410のうち凹部310の底部の角に位置する部分における電界が緩和され、電界効果トランジスタ10の耐圧が向上する。
凹部310は、下端が第2窒化物半導体層200に達しており、かつ第1窒化物半導体層100には達していない。本図に示す例では、凹部310は、下端が第2窒化物半導体層200の内部に入り込んでいる。このため、2次元電子ガス202は、凹部310によって遮断されている。これにより、電界効果トランジスタ10は、ノーマリーオフ型になる。
本実施形態において、第2窒化物半導体層200は、少なくともゲート電極420の下方に位置する領域において、第1窒化物半導体層100に近づくにつれてAlの含有量(Al組成比)が増加している(すなわちyが増加している)。言い換えると、第2窒化物半導体層200は、厚さ方向にAlの組成比が傾斜している。ここで、Alの組成比は連続的に変化していても良いし、複数のAl組成比の異なる窒化物半導体層が積層されるようにAl組成比が断続的(すなわち階段状)に変化しても良い。例えば第2窒化物半導体層200は、Alの組成比が互いに異なる複数の窒化物半導体層204(図2に図示)を順次積層した構造を有することにより、Alの組成が傾斜している。ここでの窒化物半導体層204には、モノレイヤーも含まれる。一つの窒化物半導体層204が複数の原子層を積層した構造を有している場合、第2窒化物半導体層200のAl組成は、階段状に変化している。
そして第2窒化物半導体層200を形成する複数の半導体層は、それぞれが同一方向に分極している。複数の半導体層内の界面において負の電荷が正の電荷よりも多くなっている。そしてこれにより、電界効果トランジスタ10の閾値電圧は高くなる。この理由については、図2、図3、及び図4を用いて後述する。なお、ゲート電極420に近い半導体層は、ゲート電極420から遠い半導体層よりも、分極の強度が強く(又は弱く)なっていてもよい。また、複数の半導体層は、ゲート電極420に近づくにつれて、分極の強度が一方向に変化していてもよい。
なお、電界効果トランジスタ10の閾値電圧を高くするためには、第1窒化物半導体層100と第2窒化物半導体層200の界面におけるyをyとして、第2窒化物半導体層200の上面(すなわち第2窒化物半導体層200と第3窒化物半導体層300の界面)におけるyをyとした場合、0.05<y−y<0.12であるのが好ましい。
第3窒化物半導体層300上には、ドレイン電極430及びソース電極440が形成されている。ドレイン電極430及びソース電極440は、第3窒化物半導体層300に対してオーミック接続している。ドレイン電極430及びソース電極440は、例えばTiの上にAlを積層した積層膜である。本図に示す例では、ドレイン耐圧を高くするために、ドレイン電極430からゲート電極420までの距離を、ソース電極440からゲート電極420までの距離よりも長くしている。
第3窒化物半導体層300の上面のうちドレイン電極430及びソース電極440が形成されていない領域は、保護絶縁膜450によって覆われている。保護絶縁膜450は、例えばSiN膜である。なお、ゲート絶縁膜410及びゲート電極420の張出部425は、保護絶縁膜450上に形成されている。またドレイン電極430及びソース電極440のうち張出部425に近い領域も、保護絶縁膜450によって覆われている。
図2は、第2窒化物半導体層200の構成を説明するための模式図である。上記したように、第2窒化物半導体層200は、複数の窒化物半導体層204を順次積層した構造を有している。窒化物半導体層204は、それぞれ厚さ方向に分極している。本図に示す例では、窒化物半導体層204は、いずれも下面が正となる方向に分極している。そして、窒化物半導体層204の分極の強さは、上に行くほど弱くなっている。ここで、分極の強さとは、窒化物半導体204の各層における分極電荷量のことを示す。つまり、窒化物半導体層204の各層(204−1〜204−n)における分極電荷量は、上方に行く(すなわち図1におけるゲート電極420に近づく)ほど減少する傾向にある。このため、2つの窒化物半導体層204の界面において、下側の窒化物半導体層204の上面における負の分極の強さは、上側の窒化物半導体層204の下面における正の分極の強さよりも大きくなる。言い換えれば、窒化物半導体層204の、隣接する2つの層(例えば上層、下層をそれぞれ半導体層204−nと、半導体層204−(n−1)とすると)の界面では、下層のほうが、上層よりも分極電荷量が多い。また、Al組成比の高い下層に接する上層の界面近傍では正に、また逆に、Al組成比の低い上層に接する下層の界面近傍では負に分極する。つまり隣接する2つの層の界面の下層側では負の分極電荷が励起され、界面の上層側では正の分極電荷が励起される。このため、各層の界面近傍での分極電荷は、負の電荷の方が多くなる。この結果、窒化物半導体層204の界面では、見かけ上、負の電荷が存在することになる。
ここで、第2窒化物半導体層200としては、Alを含む窒化物半導体であれば良く、AlGaN、AlInN、AlGaInN、等が例示される。
以上の説明では、分極の向きが、下側が正で上側が負になる場合を示した。分極の向きが逆の場合は、上にいくに従って分極電荷量が増加するように組成等を変更すればよい。この場合でも、各層の界面における分極電荷は、負になるので、閾値電圧を高くすることができる。
図3は、第2窒化物半導体層200が実施形態に係る構造を有する場合と、第2窒化物半導体層200がGaNの単層構造を有する場合(比較例)それぞれの伝導帯のポテンシャルのシミュレーション結果を示している。図3は、図1におけるゲート電極420の中心を通る縦の断面における伝導帯のポテンシャル図を示している。本図に示す例においては、ゲート電極420の電圧Vgを0Vとしている。
このシミュレーションにおいて、実施形態の構造は、以下のようにした。第3窒化物半導体層300におけるAl組成比z=0.2とした。また、第2窒化物半導体層200におけるAl組成比yを、第3窒化物半導体層300との界面において0として、第1窒化物半導体層100との界面において0.02とした。また、第1窒化物半導体層100におけるAl組成比x=0.02とした。さらに、第1窒化物半導体層100の厚さを1μm、第2窒化物半導体層200の厚さを100nm、第3窒化物半導体層300の厚さを30nmとした。また、ゲート絶縁膜410を、厚さが30nmのSiOとした。
また比較例の構造は、以下の点を除いて、実施形態の構造と同じにした。まず、第1窒化物半導体層100を設けない。そして、第2窒化物半導体層200を、厚さが1μmのGaNとした。さらに、第3窒化物半導体層300におけるAl組成比z=0.15として、第3窒化物半導体層300の厚さを45nmとした。
電界効果トランジスタ10の閾値電圧は、ゲート絶縁膜410と第2窒化物半導体層200の界面における伝導帯とフェルミレベルとの差(ΔV)に依存する。比較例において、ゲート電圧が印加されていない条件では、ゲート絶縁膜410には電界がかかっておらず、ほぼフラットな状態である。そしてΔVは、約1eVであった。
これに対し、実施形態に係る構造では、第2窒化物半導体層200のAl組成を厚さ方向に変化させることで、第2窒化物半導体層200に分極による負電荷を分布させている。このため、第2窒化物半導体層200に分布した負電荷に応じた電界がゲート絶縁膜410に印加されるため、ゲート絶縁膜410と第2窒化物半導体層200の界面における伝導帯は上に持ち上げられる。これにより、ΔVは比較例より大きな値となる。すなわち、電界効果トランジスタ10の閾値電圧が高くなる。本実施形態では、ΔVは、約2eVである。
また実施形態に係る構造では、第2窒化物半導体層200のAl組成の傾斜の大きさを変えることで、第2窒化物半導体層200に分布する負電荷の量を変えることができる。このため、第2窒化物半導体層200のAl組成の傾斜の大きさを制御することにより、電界効果トランジスタ10の閾値電圧を制御することができる。
図4は、図3のシミュレーションで用いた構造において、2次元のデバイスシミュレーションを行った結果を示す。ドレイン電流が1mA/mmとなるゲート電圧を閾値電圧と定義すると、実施形態に係る閾値電圧は2.1Vであったのに対し、比較例に係る閾値電圧は0.7Vであった。このことからも、第2窒化物半導体層200が実施形態に係る構造を有する場合、電界効果トランジスタ10の閾値電圧が高くなることが示された。
ここで、第2窒化物半導体層200が実施形態に示した構造を有することにより、電界効果トランジスタ10の閾値電圧が高くなることを、理論的に説明する。
ここでは、第2窒化物半導体層200のAl組成比yは、最下部から最上部に亘ってK段階で変化するものとする(ここで、Kは、2以上の整数)。第2窒化物半導体層200を構成する窒化物半導体層204のうち、k番目の窒化物半導体層204のAl組成比をyとする(k=0,1,・・・,K)。なお、Kの値を十分に大きくとると、Al組成比xは連続的に変化するものとみなすことができる。
非特許文献1(O. Ambacher, et al., Pyroelectric properties of Al(In)GaN/GaN hetero− and quantum well structures, Journal of Physics C:Condensed Matter, Vol. 14, pp. 3399−3434 (2002))によれば、Al組成比ykを有するAlGaN層に生じる自発分極電荷PSP(単位:C/m=Cm−2)は、次式(1)で与えられる。
Figure 2013038218
ここで、k番目のAlGaN層の歪εを次式(2)のように定義する。
Figure 2013038218
上式(2)中、a:AlGaNバッファ層の格子定数、a:Al組成比yを有するk番目のAlGaN層の格子定数、である。
第2窒化物半導体層200は、下方から上方に向かうにつれてAl組成比が下がるので、格子定数は上方に行くほど大きくなる。よって、ε<0、である。このとき、第2窒化物半導体層200を構成する窒化物半導体層204に発生するピエゾ分極電荷PPZ(単位:C/m=Cm−2)は、次式(2B)で与えられる。
Figure 2013038218
なお、窒化物半導体層204中の分極電荷PPOLは、次式(3)で与えられる。
Figure 2013038218
k−1番目の窒化物半導体層204とk番目の窒化物半導体層204との間には分極電荷の差分が生じ、両層間の界面に当該差分の負電荷Δσが存在する。負電荷Δσは、次式(4)で表現される。
Figure 2013038218
2つの窒化物半導体層204の界面に発生した負電荷の体積密度をNPOL、k番目の窒化物半導体層204の厚みをtとすると、体積密度NPOLは次式(5)で与えられる。
Figure 2013038218
また、最上層の窒化物半導体層204の面電荷Qchは(6)式で表される。
Figure 2013038218
熱平衡状態でゲート絶縁膜410に印加される電界EOX0は、(7)式で表される。
Figure 2013038218
ここでε:ゲート絶縁膜410の比誘電率、ε:真空誘電率である。
ゲート電極420の仕事関数をΦGATE、第2窒化物半導体層200の最上層での電子親和力をχSEMI、ゲート絶縁膜410の厚さをtOXとすると、ゲート絶縁膜410と第2窒化物半導体層200の界面の伝導帯とフェルミレベルとの差ΔVは、(8)式で近似できる。
Figure 2013038218
図3及び図4のシミュレーションに用いた構造を例にして具体的に説明する。ε=3.9、ε=8.85x10−14F/cm、ΦGATE=4.8eV(Au)、χSEMI=4.1eV(GaN)である。このため、比較例においてはΔV=0.70eVとなり、実施形態の場合、ΔV=1.75eVとなる。これらの値は、図3に示したシミュレーション結果とほぼ一致する。
図5及び図6は、図1に示した半導体装置の製造方法を示す断面図である。まず図5(a)に示すように、Si、サファイア、又はSiCなどの基板(図示せず)上に、第1窒化物半導体層100、第2窒化物半導体層200、及び第3窒化物半導体層300を、MOCVD法を用いてこの順に形成する。MOCVD法における原料ガスには、トリメチルガリウム(TMG)、トリメチルアルミニウム(TMA)、及びアンモニアガスを用いる。第1窒化物半導体層100、第2窒化物半導体層200、及び300においてAlの組成比を変えるには、トリメチルアルミニウム及びアンモニアガスの供給量を一定に保ちながら、トリメチルガリウムの供給量を変化させる。例えば第2窒化物半導体層200においてAlの組成比を徐々に少なくするときには、トリメチルアルミニウム及びアンモニアガスの供給量を一定に保ちながら、トリメチルガリウムの供給量を徐々に増やす。
次いで、第3窒化物半導体層300及び第2窒化物半導体層200を、第1窒化物半導体層100が露出するまで部分的に除去することによりメサを形成し、素子分離を行う。
次いで、第3窒化物半導体層300上に、金属膜(例えばTi及びAlをこの順に積層した積層膜)をスパッタリング法により形成し、この金属膜を選択的に除去する。これにより、第3窒化物半導体層300上にはドレイン電極430及びソース電極440が形成される。そしてドレイン電極430及びソース電極440をアニール処理する。これにより、ドレイン電極430及びソース電極440は、第3窒化物半導体層300とオーミック接触する。
次いで図5(b)に示すように、第3窒化物半導体層300上及びドレイン電極430上に、保護絶縁膜450を、プラズマCVD法を用いて形成する。そして、保護絶縁膜450のうちドレイン電極430及びソース電極440上に位置する部分を除去する。
次いで図6に示すように、保護絶縁膜450のうち、凹部310が形成される領域に位置する部分を選択的に除去する。次いで、ドレイン電極430、ソース電極440、及び保護絶縁膜450をマスクとして、第3窒化物半導体層300(必要に応じて第2窒化物半導体層200の一部も)をエッチングする。これにより、凹部310が形成される。
次いで、凹部310の底面及び側面、保護絶縁膜450上、ドレイン電極430上、及びソース電極440上に、ゲート絶縁膜410を、例えばALD(Atomic Layer Deposition)法を用いて形成する。次いで、ゲート絶縁膜410上にゲート電極420を、例えばスパッタリング法を用いて形成する。次いで、ゲート絶縁膜410及びゲート電極420のうち不要な部分を除去する。これにより、図1に示した電界効果トランジスタ10を有する半導体装置が形成される。
以上、本実施形態によれば、第2窒化物半導体層200を形成する複数の半導体層は、それぞれが同一方向に分極している。そしてゲート電極420に近い半導体層は、ゲート電極420から遠い半導体層よりも、分極の強度が強く(又は弱く)なっている。この分極の方向は、複数の半導体層内の界面において負の電荷が正の電荷よりも多くなる方向である。このため、電界効果トランジスタ10の閾値電圧は高くなる。
(第2の実施形態)
図7は、第2の実施形態に係る半導体装置の構成を示す断面図である。この半導体装置は、電界効果トランジスタ10がプレーナ型のトランジスタである点を除いて、第1の実施形態に係る半導体装置と同様である。
詳細には、第2窒化物半導体層200上には第3窒化物半導体層300が形成されていない。そして、ゲート絶縁膜410、ドレイン電極430、及びソース電極440は、第2窒化物半導体層200上に直接形成されている。ゲート電極420は、ゲート絶縁膜410上に形成されている。
第2窒化物半導体層200の表層には、ドレイン領域432及びソース領域442が形成されている。ドレイン領域432及びソース領域442は、いずれもn型の不純物領域である。また、平面視において、ドレイン領域432とゲート電極420の間には、エクステンション領域434が形成されている。エクステンション領域434も、n型の不純物領域である。ただし、ソース領域442にはエクステンション領域が設けられていない。ドレイン領域432、ソース領域442、及びエクステンション領域434は、例えば第2窒化物半導体層200にSiなどの不純物をイオン注入することにより、形成される。エクステンション領域434を設けることにより、ゲート電極420とドレイン電極430の間の耐圧が向上する。ただし、ゲート電極420とドレイン電極430の間に要求される耐圧がそれほど大きくない場合は、エクステンション領域434となっている領域をドレイン領域432にしても良い。
本実施形態によっても、第1の実施形態と同様の効果を得ることができる。また第1の実施形態に示した第3窒化物半導体層300は、第2窒化物半導体層200に2次元電子ガス202を発生させるために、歪が与えられている。このため、第3窒化物半導体層300に逆ピエゾ効果が生じると、電界効果トランジスタ10の特性が劣化する。これに対して本実施形態では、第3窒化物半導体層300を有していない。このため、逆ピエゾ効果に起因して電界効果トランジスタ10の特性が劣化する可能性は低い。
また、凹部310を形成する必要がないため、製造コストが低くなる。
(第3の実施形態)
図8は、第3の実施形態に係る電界効果トランジスタ10を有する半導体装置の断面図である。本実施形態に係る電界効果トランジスタ10は、以下の点を除いて、第1の実施形態に係る半導体装置と同様の構成である。
まず、第3窒化物半導体層300はn型の不純物を含んでいる。すなわち本実施形態に係る半導体装置は、第1の実施形態とは異なり、2次元電子ガス202を用いるものではない。このため、第3窒化物半導体層300に歪を与える必要がない。
さらに、第3窒化物半導体層300とドレイン電極430の間、及び第3窒化物半導体層300とソース電極440の間には、それぞれ第4窒化物半導体層500が形成されている。第4窒化物半導体層500は、n型のAlGaN層であり、第3窒化物半導体層300よりも不純物濃度が高い。第4窒化物半導体層500におけるAlとGaの組成比は、第3窒化物半導体層300と同様であるのが好ましい。
また本実施形態では、第2窒化物半導体層200と第3窒化物半導体層300の接続抵抗を下げるために、第2窒化物半導体層200の最上層におけるAlの組成比を、第3窒化物半導体層300のAlの組成比と等しくするのが好ましい。
本実施形態によっても、第1の実施形態と同様の効果を得ることができる。また、第3窒化物半導体層300に歪を与える必要がないため、第2の実施形態と同様に、逆ピエゾ効果に起因して電界効果トランジスタ10の特性が劣化する可能性は低い。
また、第3窒化物半導体層300をエピタキシャル成長させる際に、第3窒化物半導体層300にn型の不純物を含ませることができる。従って、第2の実施形態と比較して、プロセス温度を低くすることができる。また、第3窒化物半導体層300の不純物濃度の制御性は、第2の実施形態におけるドレイン領域432及びソース領域442の不純物濃度の制御性より、高い。
また、第3窒化物半導体層300とドレイン電極430の間、及び第3窒化物半導体層300とソース電極440の間に第4窒化物半導体層500を設けている。このため、第3窒化物半導体層300の不純物濃度を低くして、電界効果トランジスタ10の耐圧を高くすることができる。
なお本実施形態において、電界効果トランジスタ10の耐圧が要求されない場合は、第4窒化物半導体層500を設けずに、第3窒化物半導体層300を第4窒化物半導体層500と同様の不純物濃度にしても良い。
(第4の実施形態)
図9は、第4の実施形態に係る電子装置2の回路構成を示す図である。この電子装置2は、第1〜第3の実施形態のいずれかに示した半導体装置(すなわち電界効果トランジスタ10)を有している。この電子装置は、例えば車両に用いられており、電子装置2、電源4、及び負荷6を有している。電源4は例えば車両に搭載されているバッテリーである。負荷6は、例えば車両に搭載されている電子部品、例えばヘッドランプ、パワーウインドウの動力源、車両の動力源となるモータである。そして電子装置2は、電源4から負荷6に供給する電力を制御している。
電子装置2は、回路基板(例えばプリント配線基板)上に、電界効果トランジスタ10を有する半導体装置、半導体装置20、及び制御回路30を有する半導体装置を搭載したものである。半導体装置20は、マイコンを有しており、回路基板の配線を介して電界効果トランジスタ10に接続している。半導体装置20は、電界効果トランジスタ10を制御している。詳細には、半導体装置20は、制御回路30に制御信号を入力する。そして制御回路30は、半導体装置20から入力された制御信号に従って、電界効果トランジスタ10のゲート電極420に信号を入力する。すなわち制御回路30は、電界効果トランジスタ10を制御する。電界効果トランジスタ10が制御されることにより、電源4からの電力が、適宜負荷6に供給される。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。例えば上記した各実施形態では、窒化物半導体層の例として、AlGaN又はAlInNを示したが、図2を用いて説明した分極に関する条件を満たすのであれば、4元系の窒化物半導体を用いても良い。
2 電子装置
4 電源
6 負荷
10 電界効果トランジスタ
20 半導体装置
30 制御回路
100 第1窒化物半導体層
200 第2窒化物半導体層
202 2次元電子ガス
204 窒化物半導体層
300 第3窒化物半導体層
310 凹部
410 ゲート絶縁膜
420 ゲート電極
425 張出部
430 ドレイン電極
432 ドレイン領域
434 エクステンション領域
440 ソース電極
442 ソース領域
450 保護絶縁膜
500 第4窒化物半導体層

Claims (15)

  1. 第1窒化物半導体層と、
    前記第1窒化物半導体層上に形成された第2窒化物半導体層と、
    前記第2窒化物半導体層に接しているゲート絶縁膜と、
    前記ゲート絶縁膜を介して前記第2窒化物半導体層に面しているゲート電極と、
    を備え、
    前記第2窒化物半導体層は、複数の半導体層を積層して形成されており、
    少なくとも前記ゲート電極の下方に位置する領域において、
    前記複数の半導体層は、それぞれが同一方向に分極しており、かつ組成を互いに異ならせることにより、前記複数の半導体層内の界面において負の電荷が正の電荷よりも多くなっている半導体装置。
  2. 請求項1に記載の半導体装置において、
    前記第2窒化物半導体層は、Alを含有しており、
    前記複数の半導体層は、Alの組成比が互いに異なる半導体装置。
  3. 請求項2に記載の半導体装置において、
    前記第1窒化物半導体層はAlα1−xN層(αは、Ga又はInであり、かつ0<x<1)であり、
    前記第2窒化物半導体層は、Alα1−yN層(0≦y<1)である半導体装置。
  4. Alα1−xN層(αは、Ga又はInであり、0<x<1)からなる第1窒化物半導体層と、
    前記第1窒化物半導体層上に形成され、Alα1−yN層(0≦y<1)からなる第2窒化物半導体層と、
    前記第2窒化物半導体層に接しているゲート絶縁膜と、
    前記ゲート絶縁膜を介して前記第2窒化物半導体層に面しているゲート電極と、
    を備え、
    少なくとも前記ゲート電極の下方に位置する領域において、前記第2窒化物半導体層は、前記第1窒化物半導体層に近づくにつれてyが増加する半導体装置。
  5. 請求項4に記載の半導体装置において、前記第2窒化物半導体層は、Alの組成比が階段状に変化している半導体装置。
  6. 請求項3〜5のいずれか一項に記載の半導体装置において、
    前記第2窒化物半導体層上に形成され、Alα1−zN層(0≦z<1)からなる第3窒化物半導体層と、
    前記第3窒化物半導体層に形成され、下端が前記第2窒化物半導体層に達しており、かつ前記第1窒化物半導体層に達していない凹部と、
    を備え、
    前記ゲート絶縁膜は、前記凹部の底面及び側面に形成されており、
    前記ゲート電極は、前記凹部に埋め込まれている半導体装置。
  7. 請求項6に記載の半導体装置において、
    前記第2窒化物半導体層と前記第3窒化物半導体層の界面において、z>yである半導体装置。
  8. 請求項7に記載の半導体装置において、
    前記第2窒化物半導体層と前記第3窒化物半導体層の界面において、z>y+0.05である半導体装置。
  9. 請求項8に記載の半導体装置において、
    前記第2窒化物半導体層と前記第3窒化物半導体層の界面において、z>y+0.1である半導体装置。
  10. 請求項6〜8のいずれか一項に記載の半導体装置において、
    前記第3窒化物半導体層は、n型の不純物を有しており、
    前記第3窒化物半導体層上に形成され、前記第3窒化物半導体層よりも不純物濃度が高いn型の第4窒化物半導体層と、
    前記第4窒化物半導体層上に形成されたソース電極及びドレイン電極と、
    を備える半導体装置。
  11. 請求項3〜5のいずれか一項に記載の半導体装置において、
    前記ゲート絶縁膜は、前記第2窒化物半導体層上に形成されている半導体装置。
  12. 請求項3〜11のいずれか一項に記載の半導体装置において、
    前記第1窒化物半導体層と前記第2窒化物半導体層の界面において、x=yである半導体装置。
  13. 請求項3〜12のいずれか一項に記載の半導体装置において、
    前記第1窒化物半導体層と前記第2窒化物半導体層の界面におけるyをyとして、前記第2窒化物半導体層と前記第3窒化物半導体層の界面におけるyをyとした場合、0.05<y−y<0.12である半導体装置。
  14. 第1窒化物半導体層上に第2窒化物半導体層を形成する工程と、
    前記第2窒化物半導体層に接しているゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜を介して前記第2窒化物半導体層に面するゲート電極を形成する工程と、
    を備え、
    前記第2窒化物半導体層を形成する工程において、
    前記第2窒化物半導体層を、組成が互いに異なる複数の半導体層を積層することにより形成し、
    少なくとも前記ゲート電極の下方に位置する領域において、
    前記複数の半導体層は、それぞれが同一方向に分極しており、かつ組成を互いに異ならせることにより、前記ゲート電極に近づくにつれて、分極の強度が強く又は弱くなり、
    前記複数の半導体層は、前記複数の半導体層内の界面において負の電荷が正の電荷よりも多くなる方向に、分極している半導体装置の製造方法。
  15. Alα1−xN層(αは、Ga又はInであり、0<x<1)からなる第1窒化物半導体層上に、Alα1−yN層(0≦y<1)からなる第2窒化物半導体層を形成する工程と、
    前記第2窒化物半導体層に接しているゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜を介して前記第2窒化物半導体層に面するゲート電極を形成する工程と、
    を備え、
    前記第2窒化物半導体層を形成する工程において、少なくとも前記ゲート電極の下方に位置する領域において、前記第1窒化物半導体層に近づくにつれてyが増加するように前記第2窒化物半導体層を形成する半導体装置の製造方法。
JP2011173020A 2011-08-08 2011-08-08 半導体装置及び半導体装置の製造方法 Expired - Fee Related JP5878317B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2011173020A JP5878317B2 (ja) 2011-08-08 2011-08-08 半導体装置及び半導体装置の製造方法
US13/548,078 US9123739B2 (en) 2011-08-08 2012-07-12 Semiconductor device and manufacturing method of semiconductor device
TW101127846A TWI540726B (zh) 2011-08-08 2012-08-01 半導體裝置及半導體裝置之製造方法
CN201210280030.3A CN102931221B (zh) 2011-08-08 2012-08-08 半导体器件及制造该半导体器件的方法
CN201610317928.1A CN105845717A (zh) 2011-08-08 2012-08-08 半导体器件
US14/829,216 US9502551B2 (en) 2011-08-08 2015-08-18 Nitride semiconductor transistor device
US15/265,328 US20170005189A1 (en) 2011-08-08 2016-09-14 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011173020A JP5878317B2 (ja) 2011-08-08 2011-08-08 半導体装置及び半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016014039A Division JP2016105499A (ja) 2016-01-28 2016-01-28 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2013038218A true JP2013038218A (ja) 2013-02-21
JP5878317B2 JP5878317B2 (ja) 2016-03-08

Family

ID=47645984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011173020A Expired - Fee Related JP5878317B2 (ja) 2011-08-08 2011-08-08 半導体装置及び半導体装置の製造方法

Country Status (4)

Country Link
US (3) US9123739B2 (ja)
JP (1) JP5878317B2 (ja)
CN (2) CN105845717A (ja)
TW (1) TWI540726B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013118343A (ja) * 2011-12-05 2013-06-13 Fujitsu Semiconductor Ltd 化合物半導体装置及びその製造方法
JP2015103780A (ja) * 2013-11-28 2015-06-04 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP2017195400A (ja) * 2017-06-20 2017-10-26 ルネサスエレクトロニクス株式会社 半導体装置
JP2022175777A (ja) * 2021-05-14 2022-11-25 株式会社東芝 絶縁デバイス

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5878317B2 (ja) * 2011-08-08 2016-03-08 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP6018376B2 (ja) 2011-12-05 2016-11-02 キヤノン株式会社 固体撮像装置およびカメラ
KR20140066015A (ko) * 2012-11-22 2014-05-30 삼성전자주식회사 이종 접합 전계 효과 트랜지스터 및 제조 방법
JP2015056457A (ja) * 2013-09-10 2015-03-23 株式会社東芝 半導体装置
JP6229501B2 (ja) * 2014-01-08 2017-11-15 富士通株式会社 半導体装置
JP6401053B2 (ja) 2014-12-26 2018-10-03 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
EP3378097B1 (en) 2015-11-19 2025-12-31 HRL Laboratories, LLC DUAL-TRIGGER NITRID-III FIELD-EFFECT TRANSISTOR
JP7446727B2 (ja) 2019-07-04 2024-03-11 株式会社東芝 半導体装置
US11973134B2 (en) * 2020-03-26 2024-04-30 Mitsubishi Electric Research Laboratories, Inc. Super junction gated AlGaN GaN HEMT

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003071607A1 (en) * 2002-02-21 2003-08-28 The Furukawa Electric Co., Ltd. GaN FIELD-EFFECT TRANSISTOR
WO2007077666A1 (ja) * 2005-12-28 2007-07-12 Nec Corporation 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
JP2010045073A (ja) * 2008-08-08 2010-02-25 Furukawa Electric Co Ltd:The 電界効果トランジスタおよび電界効果トランジスタの製造方法
JP2010192633A (ja) * 2009-02-18 2010-09-02 Furukawa Electric Co Ltd:The GaN系電界効果トランジスタの製造方法
JP2010219151A (ja) * 2009-03-13 2010-09-30 Furukawa Electric Co Ltd:The 電界効果トランジスタ
JP2010272728A (ja) * 2009-05-22 2010-12-02 Furukawa Electric Co Ltd:The GaN系半導体素子およびその製造方法
JP2011018844A (ja) * 2009-07-10 2011-01-27 Sanken Electric Co Ltd 半導体装置
JP2011071356A (ja) * 2009-09-26 2011-04-07 Sanken Electric Co Ltd 半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3751791B2 (ja) * 2000-03-28 2006-03-01 日本電気株式会社 ヘテロ接合電界効果トランジスタ
JP4224423B2 (ja) * 2003-06-10 2009-02-12 パナソニック株式会社 半導体装置およびその製造方法
WO2005062745A2 (en) * 2003-10-10 2005-07-14 The Regents Of The University Of California GaN/AlGaN/GaN DISPERSION-FREE HIGH ELECTRON MOBILITY TRANSISTORS
WO2007091383A1 (ja) * 2006-02-10 2007-08-16 Nec Corporation 半導体装置
DE602006011063D1 (de) * 2006-08-29 2010-01-21 Ericsson Telefon Ab L M Detektion von zugangsbursts in einem direktzugriffskanal
CN101312207B (zh) * 2007-05-21 2011-01-05 西安捷威半导体有限公司 增强型hemt器件及其制造方法
EP2188842B1 (en) * 2007-09-12 2015-02-18 Transphorm Inc. Iii-nitride bidirectional switches
US8674407B2 (en) * 2008-03-12 2014-03-18 Renesas Electronics Corporation Semiconductor device using a group III nitride-based semiconductor
US8309987B2 (en) * 2008-07-15 2012-11-13 Imec Enhancement mode semiconductor device
US7985986B2 (en) * 2008-07-31 2011-07-26 Cree, Inc. Normally-off semiconductor devices
US8445941B2 (en) * 2009-05-26 2013-05-21 Bae Systems Information And Electronic Systems Integration Inc. Asymmetrically recessed high-power and high-gain ultra-short gate HEMT device
JP2011044647A (ja) 2009-08-24 2011-03-03 Sharp Corp Iii族窒化物系電界効果トランジスタおよびその製造方法
US20110210377A1 (en) * 2010-02-26 2011-09-01 Infineon Technologies Austria Ag Nitride semiconductor device
JP5878317B2 (ja) * 2011-08-08 2016-03-08 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003071607A1 (en) * 2002-02-21 2003-08-28 The Furukawa Electric Co., Ltd. GaN FIELD-EFFECT TRANSISTOR
WO2007077666A1 (ja) * 2005-12-28 2007-07-12 Nec Corporation 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
JP2010045073A (ja) * 2008-08-08 2010-02-25 Furukawa Electric Co Ltd:The 電界効果トランジスタおよび電界効果トランジスタの製造方法
JP2010192633A (ja) * 2009-02-18 2010-09-02 Furukawa Electric Co Ltd:The GaN系電界効果トランジスタの製造方法
JP2010219151A (ja) * 2009-03-13 2010-09-30 Furukawa Electric Co Ltd:The 電界効果トランジスタ
JP2010272728A (ja) * 2009-05-22 2010-12-02 Furukawa Electric Co Ltd:The GaN系半導体素子およびその製造方法
JP2011018844A (ja) * 2009-07-10 2011-01-27 Sanken Electric Co Ltd 半導体装置
JP2011071356A (ja) * 2009-09-26 2011-04-07 Sanken Electric Co Ltd 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013118343A (ja) * 2011-12-05 2013-06-13 Fujitsu Semiconductor Ltd 化合物半導体装置及びその製造方法
JP2015103780A (ja) * 2013-11-28 2015-06-04 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP2017195400A (ja) * 2017-06-20 2017-10-26 ルネサスエレクトロニクス株式会社 半導体装置
JP2022175777A (ja) * 2021-05-14 2022-11-25 株式会社東芝 絶縁デバイス
JP7660432B2 (ja) 2021-05-14 2025-04-11 株式会社東芝 絶縁デバイス

Also Published As

Publication number Publication date
TW201314904A (zh) 2013-04-01
CN105845717A (zh) 2016-08-10
CN102931221B (zh) 2016-06-29
JP5878317B2 (ja) 2016-03-08
US20160005846A1 (en) 2016-01-07
US20130037868A1 (en) 2013-02-14
US20170005189A1 (en) 2017-01-05
CN102931221A (zh) 2013-02-13
TWI540726B (zh) 2016-07-01
US9123739B2 (en) 2015-09-01
US9502551B2 (en) 2016-11-22

Similar Documents

Publication Publication Date Title
JP5878317B2 (ja) 半導体装置及び半導体装置の製造方法
JP4751150B2 (ja) 窒化物系半導体装置
JP5718458B2 (ja) 電界効果トランジスタ及び半導体装置
JP5749580B2 (ja) 半導体装置及び半導体装置の製造方法
CN104009075B (zh) 半导体装置
JP6337726B2 (ja) 半導体装置およびその製造方法
JP6642883B2 (ja) 窒化物半導体装置およびその製造方法
JP4897948B2 (ja) 半導体素子
JP2011210750A (ja) 電界効果トランジスタ、電界効果トランジスタの製造方法、および電子装置
WO2011118098A1 (ja) 電界効果トランジスタ、電界効果トランジスタの製造方法、および電子装置
JP2017073506A (ja) 窒化物半導体装置およびその製造方法
WO2011118099A1 (ja) 電界効果トランジスタ、電界効果トランジスタの製造方法、および電子装置
WO2009113612A1 (ja) 半導体装置
WO2004061978A1 (ja) 電界効果トランジスタ
WO2009081584A1 (ja) 半導体装置
JP2007035905A (ja) 窒化物半導体素子
TW201737395A (zh) 半導體裝置及半導體裝置的製造方法
US8405067B2 (en) Nitride semiconductor element
CN112436056A (zh) 高电子迁移率晶体管
JP2011171440A (ja) Iii族窒化物系へテロ電界効果トランジスタ
JP2018200932A (ja) 半導体装置の製造方法および半導体装置
JP6926798B2 (ja) 化合物半導体装置、化合物半導体装置の製造方法、電源装置、及び高周波増幅器
JP2016105499A (ja) 半導体装置及び半導体装置の製造方法
JP2008153350A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140409

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150407

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160128

R150 Certificate of patent or registration of utility model

Ref document number: 5878317

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees