JP2013033044A - 光子計数装置およびその方法 - Google Patents

Abstract

【課題】光子計数装置およびその方法を提供する。
【解決手段】光子計数装置１０は検出器ユニット１２と切替ユニット３０とサンプリングユニットと直並列変換ユニットと評価ユニットを有し、切替ユニットには検出器ユニットにより生成された検出信号２６が衝突し、サンプリングユニットは切替ユニットにより生成された状態信号３２をサンプリングし、直列サンプリングデータを生成する。直並列変換器ユニットはサンプリングデータをサンプリングデータパケットにグループ分けし、評価ユニットはサンプリング頻度を下回る所定の動作サイクルタイムで動作し、動作サイクル時間により決定される各クロックサイクル内にそれぞれのサンプリングデータパケットのうちの少なくとも１つのｎビット２進値を評価して部分的カウンタ計数結果を特定し、個々のクロックサイクル内に特定された部分的カウンタ計数結果を加算して検出光子数を示す全体的カウンタ計数結果を得る。
【選択図】図１

Description

本発明は、光子計数装置およびその方法に関する。本発明はさらに、そのような装置を備える光学顕微鏡に関する。

単一光子を検出するために、検出光子１個につき１検出パルスを含む継続的な検出電気信号を生成する検出器が従来技術から知られている。このような検出パルスのパルス幅は非常に短く、１ナノ秒を下回ることも多い。

そのため、特定の時間間隔で検出器により感知される光子の数を特定するためには、このように短い検出パルスをエラーのない方法で計数できる計数装置を提供することが必要である。使用される計数装置は一般にデジタルモジュール、たとえばフィールドプログラマブルゲートアレイ（ＦＰＧＡ）であり、そのために設定される最大動作サイクルタイムがモジュールの動作速度の上限となる。この種のＦＰＧＡのこの最大動作サイクルタイムは、たとえばクロック分配のためのＦＰＧＡの内部ネットワークの処理能力、個々の論理素子の信号中継時間、論理素子間の接続線内で発生する信号遅延、これらの素子の配置の複雑さに依存する。上記の可変要素は、使用される特定のモジュールごとに異なり、たとえばそのモジュールを作製するための製造工程にも依存する。

この種のデジタルモジュールを用いた場合、最大動作サイクルタイムにより予め決定されるクロックサイクルとほぼ同等またはこれより小さいパルス幅を有する検出パルスを計数することは一般に不可能である。

本発明の目的は、光子により生成され、非常に小さなパルス幅を有する検出パルスを、高い信頼性で、正確に検出することを可能にする光子計数装置を提供することである。

本発明は、特許請求の範囲の請求項１にしたがい、光子計数装置によってこの目的を達成するものであり、この装置は、光子検出のために、検出光子１個に対して１検出パルスを含む、好ましくは継続的な検出電気信号を生成する検出ユニットを有し、検出信号の衝突を受け、複数の切替状態を有し、それぞれの切替状態に関連する状態信号レベルを有する、好ましくは継続的な状態電気信号を生成し、各検出パルスにより切替状態を変化させるトリガが引かれる切替ユニットを有し、サンプリングデータを直列に生成するために、所定のサンプリング頻度（度数）で状態信号をサンプリングし、このサンプリングデータが各々の場合において各状態信号レベルに対するｎビット２進値（ｎ≧１）を有するサンプリングユニットを有し、所定の数の連続するサンプリングデータを個別のサンプリングデータパケットにグループ分けすることにより、直列に生成されたサンプリングデータを並列化する直並列変換器ユニットを有し、サンプリングユニットのサンプリング頻度より低い所定の動作サイクルタイムで動作可能であり、動作サイクルタイムにより決定される各クロックサイクル内で個別のサンプリングデータパケットのうちの少なくとも１つのｎビット２進値を評価して、切替ユニット内で発生した切替状態の変化の回数を示す部分的カウンタ計数結果を特定し、個々のクロックサイクル内で特定された部分的カウンタ計数結果を加算して、検出光子数を示す全体的カウンタ計数結果を得る評価ユニットを有する。

それゆえ、本発明による装置では、とりわけ、所定のサンプリング頻度で動作するサンプリングユニットのほか、サンプリングユニットのサンプリング頻度より低い所定の動作サイクルタイムで動作する評価ユニットが提供される。たとえば、サンプリングユニットのサンプリング頻度は、評価ユニットの動作サイクルタイムの整数倍である。評価ユニットはそれゆえ、サンプリングユニットより低速の動作速度で動作させることができる。これが可能なのは、サンプリングユニットによって生成されたサンプリングデータの直列データストリームを直並列変換器ユニットによって並列化し、すなわち平行して評価できる複数のデータストリームに細分化してから、評価ユニットでサンプリングデータを評価して、検出光子数を特定するからである。サンプリングデータを並列化する数が多いほど、評価ユニットを駆動する動作サイクルタイムを短縮できる。

本発明によれば、計数工程で実行されるステップは、計数装置の個々の構成要素間で、サンプリングユニットがサンプリングデータの直列データストリームを生成する役割のみを果たし、その一方で評価ユニットが、それに比べてより複雑な、サンプリングデータの評価を実行する方法で分散される。その結果、サンプリングユニットに関連するサンプリング頻度を比較的高くすることができ、その一方で評価ユニットはより低速の動作サイクルタイムで動作する。

このような動作サイクルタイムの低速化は、サンプリングユニットによって直列に生成されるサンプリングデータを直並列変換器ユニットによってサンプリングデータパケットにグループ分けしてからこれらを評価ユニット内で評価するため、可能となる。サンプリングデータまたはサンプリングデータパケットを評価ベクトルと解釈すると、これらの評価ベクトルのベクトル幅は、直並列変換器によって増大され、それとともにデータ処理の動作速度も高まる。評価ユニットでは、したがって、サンプリングデータがある意味で、サンプリングデータの直列生成のために利用されたサンプリング頻度より低い動作サイクルタイムを有するサイクルタイムドメインに移行される。

検出信号が衝突する切替ユニットは、検出パルスを受信すると、ある安定した切替状態から別の安定した切替状態に転換される。これらの切替状態は切替ユニットによって出力される状態信号に反映され、この信号は切替状態によって状態信号レベルが異なる。これらの切替状態の持続時間は検出パルスのパルス幅よりずっと長いため、その後、切替状態はサンプリングユニットによって高い信頼性でサンプリングできる。その結果、確実にすべての検出パルスが実際に計数され、すなわち、いずれの検出パルスも見落とされない。

個別のサンプリングデータパケットには好ましくは、直前に生成されたサンプリングデータパケットの、最後に特定されたｎビットサンプリング値が含まれる。これによって、いわば２つの直接連続するサンプリングデータパケットの遷移時に発生した切替状態の変化も、実際にそれとして認識される。たとえば、直並列変換器ユニットが係数ｍで並列変換する場合、ｍ＋１のサンプリング値が１つのサンプリングデータパケットにグループ分けされる。

有利な実施形態において、評価ユニットには、それぞれの部分的カウンタ計数結果を特定するために、個別のサンプリングデータパケットのありうるｎビット２進値に対する所定の部分的カウンタ計数結果が保存されている少なくとも１つのルックアップテーブルが含まれる。評価するべきサンプリングデータは並列化された形態、すなわちサンプリングデータパケット、すなわち評価ベクトルの形態で評価ユニットの中に存在するため、この種のルックアップテーブルによって、サンプリングデータにより提供されるｎビット２進値の評価を迅速化できる。それゆえ、ルックアップテーブルにより、現在存在するｎビット２進値に対する部分的カウンタ計数結果を計算する必要がなくなり、その結果、計数工程が迅速化される。

複数の連続するサンプリングデータパケットを特定するために、評価ユニットには好ましくは、同時に読取可能な複数のルックアップテーブルが含まれ、その各々に、連続するサンプリングデータパケットの１つに関する所定の部分的計数結果が含まれる。このようにルックアップテーブルに平行してアクセスすることにより、評価ユニット内の動作速度はさらに高まる。複数のルックアップテーブルを使用することで、たとえば、個別のサンプリングデータパケットにより提供される評価ベクトルをより小さなベクトル幅を有するベクトルに細分化することができ、その各々を次に、別のルックアップテーブルによって評価できる。これによって、特に、評価工程をデジタルモジュール内に存在する構造に最適に適合させることが可能となる。評価ユニットが、たとえばＦＰＧＡの一部である場合、この実施形態では後者の機能ブロックを最適に利用することができる。

それゆえ、１つまたはそれ以上のルックアップテーブルを使用することにより、評価ユニットの１クロックサイクル内で、あるサンプリングデータパケットの部分的カウンタ計数結果を判断できる。

評価ユニットには好ましくは、少なくとも１つのルックアップテーブルの部分的カウンタ計数結果を加算する加算器が含まれる。この種の加算器は、高い技術的コストをかけずに実装できるため、評価ユニットの待ち時間がある程度長くなるだけであり、データスループットは損なわれない。

評価ユニットは好ましくは、ＦＰＧＡの機能ブロックである。この場合、ＦＰＧＡの別の機能的ブロックを使ってサンプリングユニットと直並列変換器ユニットを実装することもできる。この場合、ＦＰＧＡは、本発明による計数装置の機能的に重要な構成要素を含む評価モジュールとなる。

１つの考えられる実施形態において、サンプリングユニットはＦＰＧＡより上流のユニットである。この場合、サンプリングデータは、上流のサンプリングユニットのサンプリング頻度によって決定される高い処理能力でＦＰＧＡに供給できる。しかしながら、他の実施形態では、サンプリングユニットをＦＰＧＡの中に設けられる機能ブロックによって実装することも考えられ、このブロックは所定の高いサンプリング頻度でサンプリングを実行するように設計される。

切替ユニットは好ましくは、２^ｎ個の切替状態を有するｎビットバイナリカウンタである。ｎ＝１であれば、好ましくは、２つの切替状態を有する双安定のエッジ制御型のトリガ素子（「フリップフロップ」とも呼ばれる）が使用される。たとえば、切替ユニットとしていわゆる「トグルフリップフロップ」を使用でき、これは、そのクロック入力で検出信号をその検出パルスとともに受信し、その反転出力がデータ入力にフィードバックされる。この種の双安定素子を用いると、連続して到着する検出パルスがトリガとなって２つの安定した切替状態が交互に切り替わり、これがサンプリングユニットによってサンプリングされる。本発明による装置は、この種の双安定トリガ素子を使用すれば、特に単純な方法で実施できる。

検出パルスを相互に非常に短い時間間隔で検出しようとする場合、ｎ≧２のｎビットバイナリカウンタを使用することが好ましく、これは、たとえば縦に連結したｎ段のフリップフロップの形態で実施できる。この場合、評価ユニットには好ましくは、直列に生成されるサンプリングデータに含まれるｎビット２進値をカウンタの切替状態の安定性の点でチェックし、安定と認められるｎビット２進値を考慮に入れて部分的カウンタ計数結果を特定するチェックブロックが含まれる。この種の安定性チェックによって、カウンタの不安定な切替状態、たとえばいわゆるメタステーブル状態が計数工程中にそれとして認識され、評価から除外されるため、カウンタ計数結果が歪曲されない。

好ましい実施形態において、チェックブロックは、サンプリングユニットがｎビット２進値を直列に生成するサンプリング頻度より低いチェック頻度で、直列に生成されたサンプリングデータに含まれるｎビット２進値をサンプリングする。するとチェックブロックは、チェックブロックが直前にサンプリングしたｎビット２進値とそれぞれ同じｎビット２進値を安定状態として認識する。この実施形態は、不安定な切替状態が一般に、非常に短時間しか存在しないという事実を利用している。サンプリングにより生成された２つの連続するｎビット２進値を、サンプリングユニットのサンプリング頻度より低いチェック頻度でチェックした結果、これらの２進値が同じであれば、これらの２進値が安定した切替状態を反映していると仮定できる。それゆえ、この２進値は安定状態と認識されて、カウンタ計数結果の特定の際、これを考慮に入れることができる。

カウンタの切替状態は好ましくは、所定の状態シーケンスで検出パルスによりトリガ可能である。この場合、評価ユニットは、カウンタ内で発生した切替状態の変化の回数を示すそれぞれの部分的カウンタ計数結果を特定するという点で、所定の状態シーケンスを考慮して、２つずつの連続する安定した切替状態を経た状態の数を測定する。カウンタが、たとえば順方向計数モジュールである場合、カウンタが連続する計数ステップにおいて経る状態シーケンスが予め決定される。これによって、この所定の状態シーケンスを考慮して、２つの連続する安定した切替状態を見ることにより、これらの状態の間で発生した計数ステップを特定することが可能となる。

他の実施形態において、各計数ステップで１つの２進数だけを変化させ、それゆえ、不安定性の点で特に堅牢であるという点でよく知られている、いわゆるグレイコードカウンタをカウンタとして使用できる。この種のグイレコードカウンタは一般に、たとえば、縦に連結したｎ段のフリップフロップから構成されるカウンタより動作速度が遅いものの、切替状態の不安定性に関して特に堅牢であることが必要な場合に、有利に使用できる。

検出ユニットは好ましくは、検出信号を増幅する増幅器と、増幅器の下流にあり、増幅された検出信号に含まれる検出パルスを方形波パルスに整形する比較器を含む。この実施形態において、サンプリングユニットに供給される検出パルスは、それゆえ、強化された方形波であり、これは特に単純で信頼性の高い方法でサンプリングできる。

本発明の別の態様によれば、上記のような種類の計数装置を有する光学顕微鏡が提供される。

本発明はさらに、特許請求の範囲の請求項１５に記載された特徴を有する光子計数方法を提供する。

本発明を、図を参照しながら、以下にさらに詳しく説明する。

本発明による計数装置の第一の例示的実施形態のブロック図である。 図１に示される評価モジュールの機能ブロックを示すブロック図である。 図１と図２による計数装置を使って、検出信号からサンプリングデータパケットを並列化されたサンプリングデータの形態で生成する方法を説明するための略図を示す。 図１と図２による計数装置を使って、サンプリングデータパケットから検出光子数を特定する方法を説明するための略図を示す。 本発明による計数装置の第二の例示的実施形態のブロック図である。 図５に示される評価モジュールの機能ブロックを示すブロック図である。 図５と図６による計数装置を使って、検出信号から検出光子数を特定する方法を説明するための略図である。

図１は、本発明の第一の実施形態を表す計数装置１０のブロック図である。計数装置１０は、共焦点顕微鏡（図示せず）の中に設けられる検出システムの一部であり、光子ストリームを受けることに関して、複数の単一光子を、たとえば１秒あたり光子数百万個まで計数する役割を果たす。

計数装置１０は、検出器１４、たとえば光電子増倍管と、増幅器１６と、比較器１８で構成される検出器ユニット１２からなる。検出器１４は光子ストリームを受け取り、検出された光子１個につき１つのパルス２２を含む継続的な検出電気信号２０を生成する。増幅器１６は信号２０を増幅して信号２４を生成し、これが比較器１８に供給される。比較器１８は、信号２４をパルス２２に対応する方形波パルス２８を含む信号２６へと波形整形する。信号２６を以下、「検出信号」と呼び、方形波パルス２８を「検出パルス」と呼ぶ。

検出器ユニット１２の下流には、２つの安定した切替状態を有する双安定エッジ制御型トリガ素子、たとえばトグルフリップフロップから構成される、デジタル切替ユニット３０がある。検出信号２６は、フリップフロップ３０のクロック入力に印加される。フリップフロップ３０の反転出力／Ｑは、データ入力Ｄにフィードバックされる。

フリップフロップ３０のクロック入力に供給される検出パルス２８はクロックパルスとして機能し、各々がフリップフロップ３０の２つの切替状態間を変化させる。フリップフロップ３０は、その出力Ｑから継続的な出力電気信号３２を出力し、これを以下、「状態信号」と呼ぶ。フリップフロップ３０の２つの安定した切替状態は、その状態信号３２がとることのできる２つのありうる状態信号レベル、すなわちローレベルとハイレベルに反映される。状態信号３２はデジタル評価モジュール３４、たとえばＦＰＧＡに供給される。

図２は、評価モジュール３４の機能ブロックをブロック図として示す。

評価モジュール３４は、所定の動作頻度で動作するサンプリングユニットを構成する機能ブロック３６を含む。サンプリングユニット３６は状態信号３２を受け取り、これを所定のサンプリング頻度でサンプリングして、一連のサンプリングデータを生成し、これが１本の出力線３８を介して、直並列変換器ユニットを構成する別の機能ブロック４０に転送される。

サンプリングユニット３６は、サンプリングデータを一連の１ビット２進値の形態で生成し、これを以下、単に「ビット」と呼ぶ。サンプリングデータの各ビットは、サンプリングされた状態信号レベルに応じて、値１または値０のいずれかを有する（図３参照）。

直並列変換器ユニット４０は、直列のサンプリングデータをサンプリングデータパケットに変換し、その各々において、所定の数の連続するサンプリングデータごとにグループ分けされている。変換器ユニット４０は、この目的のために、複数の出力線４２を有し、それによりそれぞれのサンプリングデータパケットのビットが並列に出力される。

変換器ユニット４０の下流に、複数のルックアップテーブル４４、４６が連結され、これを用いて、変換器ユニット４０により生成されたサンプリングデータパケットが、後に詳しく説明する方法で評価される。ルックアップテーブル４４と４６は加算器４８に接続されており、加算器４８はルックアップテーブル４４と４６を援用して特定された部分的カウンタ計数結果を加算して、全体的カウンタ計数結果を生成する。そのため、この全体的カウンタ計数結果は、所定の時間内に特定された光子数を示す。

変換器ユニット４０、ルックアップテーブル４４、４６および加算器は、評価ユニット４９を構成する。

以下に、図３と図４を参照しながら、あくまでも例として、図１と図２に示される計数装置１０が所定の時間内に検出された光子数を特定する方法を説明する。

図３は、ａ）において検出器１４により出力された信号２０を示し、ｂ）において比較器１８により出力された検出信号２６を示す。ｃ）には、フリップフロップ３０により出力される状態信号３２のレベルが、検出パルス２８の受信で変化する様子が示されている。

この例示的実施形態において、フリップフロップ３０では検出パルス２８の各立ち上がりエッジで２つのありうる切替状態が切り替わり、それを反映して、状態信号３２のレベルが相応に変化する。それゆえ、その結果、フリップフロップ３０により、短い検出パルス２８が直接連続する２つの検出パルス２８間の時間間隔で決定される長さを有する安定した切替状態に変換される。

図３は、ｄ）において、サンプリングモジュール３４のサンプリングユニット３６によって直列に生成されたサンプリングデータを示しており、これらはｃ）で示される状態信号３２をサンプリングすることによって生成される。これらのサンプリングデータのビットは、ロー状態の信号レベルでは値０を、ハイ状態の信号レベルでは値１をとる。

図３のｃ）とｄ）から明らかであるように、サンプリングユニット３６が状態信号３２をサンプリングするサンプリング頻度が非常に高いため、フリップフロップ３０の安定した各切替状態についてのサンプリングデータとして、複数のビットが生成される。

図３のｅ）では、変換器ユニット４０が直列に生成されたサンプリングデータを並列化し、すなわち並列に処理できる複数のビットを含む個別のサンプリングデータパケット、すなわち評価ベクトルを生成する方法を説明する。この例示的実施形態における各サンプリングデータパケットは１７ビットから構成され、そのうちの最初のビットは、各々の場合において、直前に生成されたサンプリングテータパケットの最後のビットを持ち越すことによって生成される。図３のｅ）では、このように最終ビットを持ち越すことが、各々の場合において、矢印で示されている。各最終ビットを持ち越すことにより、２つの連続するサンプリングデータパケット間の遷移時にちょうど発生した状態変化でも、確実にそれとして認識されることになる。

図４は、変換器ユニット４０により生成されるサンプリングデータパケットがルックアップテーブル４４、４６（図４ではＬＵＴ＿１およびＬＵＴ＿２と表示）の援用により評価される方法と、加算器４８の援用により全体的カウンタ計数結果が最終的に特定される方法を示している。図４は、ａ）において再び直列のサンプリングデータを示し、ｂ）において、直列のサンプリングデータから生成されたサンプリングデータパケットを示す。

図４のｂ）に示されているように、１７ビットからなる各サンプリングデータパケットは再び２つのより小さいパケット、すなわち評価ベクトルに細分されて、計数工程を評価モジュール３４の中にある機能ブロック、特にルックアップテーブル４４と４６に最もよく適用できるようになっている。これらのより小さなサンプリングデータパケットの各々は９ビットを含み、再び、各々の場合において、最初のビットは先行するサンプリングデータパケットの最終ビットを持ち越すことによって生成される。これは、図４のｂ）の中括弧で示されている。

各ルックアップテーブル４４、４６は、上記の細分化によって生成された、より小さいサンプリングデータパケットの１つを評価する役割を果たす。ルックアップテーブル４４と４６には、個別のサンプリングデータパケット内でありうるすべてのビットの組合せに関する計数値が保存され、この値は、それぞれのビットの組合せに関して、発生した状態変化の回数、すなわち感知された検出パルス２８の数を示す。これらの値は図４のｃ）に示されており、同図はまた、これらの所定の計数値をまず、加算器４８の援用により加算して、部分的カウンタ計数結果を生成する方法も説明している。この例示的実施形態において、値２、０、１は、図４のｂ）に示される最初の３つのサンプリングデータパケットについて得られる。ｃ）の破線の矢印で示される値は、図４には示されていない、前のサンプリングデータパケットから得られたものである。

最後に、検出光子の総数を特定するために、加算器４８は図４のｃ）に示されている部分的カウンタ計数結果を加算して、全体的カウンタ計数結果を得る。

図５と図６は、図１と図２による例示的実施形態の変形型である第二の例示的実施形態としての計数装置５０を示している。計数装置５０のうち、第一の例示的実施形態の、これに対応する構成要素と同一の構成要素については、第一の例示的実施形態で使用した参照符号を付し、以下では説明を繰り返さない。

第二の例示的実施形態による計数装置５０は、非常に短い間隔で連続する光子の検出に特に使用可能な変形型である。この目的のために、第一の例示的実施形態に設けられていたフリップフロップ３０（これは１ビットバイナリカウンタである）の代わりに、ｎビットバイナリカウンタ５２（ｎ≧２）が設けられる。第一の例示的実施形態によるフリップフロップ３０のように、カウンタ５２もまた、外付けモジュールとして実施され、すなわちデジタル評価モジュール５４の一部ではなく、評価モジュール５４自体は、たとえばＦＰＧＡによって実装できる。

検出信号２６がその検出パルス２８とともに供給されるカウンタ５２は、２^ｎ個の切替状態を有し、これらの切替状態の各々に関して別々の状態信号レベルを有する状態信号５６を出力する。図１によるフリップフロップ３０の場合のように、ここでも、カウンタ５２が受信する検出パルスの各々により、切替状態が変化する。

図６は、図５による評価モジュール５４に含まれる機能ブロックを有するブロック図である。１つの機能ブロック５８は所定のサンプリング頻度で、カウンタ５２により出力された状態信号をサンプリングし、それによって一連のサンプリングデータを生成するサンプリングユニットを構成する。直列に生成されたサンプリングデータは、各状態レベルについてｎビット２進値を有する。

サンプリングユニット５８は、直列に生成されたサンプリングデータをチェックブロック６０に出力し、チェックブロック６０は、後述のように、サンプリングデータに含まれるｎビット２進値を、カウンタ５２の切替状態の安定性の点でチェックし、不安定と認識された値を、その後の光子数特定のための評価から除外する。このために、チェックブロック６０は、サンプリングユニット５８により生成されたサンプリングデータを、サンプリングユニット５８が動作するサンプリング頻度より低いサンプリング頻度で再びサンプリングする。チェックブロック６０のサンプリング頻度を以下、「チェック頻度」と呼ぶ。

チェックブロック６０、変換器ユニット４０、ルックアップテーブル４４、４６、および加算器４８はここでも、評価ユニット６２を構成する。この例示的実施形態において、チェックブロック６０は、変換器ユニット４０の前に配置されている。しかしながら、チェックブロック６０はまた、変換器ユニット４０の下流に設置することもできる。

図５と図６に示される変形型の動作方法に関して、次に図７を参照する。図中、ａ）には再び、検出器１４により出力される信号２０が示され、ｂ）には、比較器１８により出力される検出信号２６が検出パルス２８とともに示されている。

図７は、ｃ）において、カウンタ５２により出力される状態信号をサンプリングすることによってサンプリングユニット５８により生成された直列生成サンプリングデータを示す。図７に示されている例の場合、カウンタ５２は２ビットバイナリカウンタであり、直列生成サンプリングデータがこれに対応する２ビット２進値を含むと仮定される。これらの２ビット２進値により、カウンタ５２の４つのありうる切替状態、すなわち（０，０）、（１，０）、（０，１）、（１，１）を表すことができる。ｃ）では最下位ビットが下段に示され、最上位ビットが上段に示される。

第二の例示的実施形態において、チェックブロック６０は、カウンタ５２の切替状態を安定性の点でチェックする。図７による例では、これはｃ）、ｄ）、ｅ）に示されている２ビット２進値により表される。たとえば、ｃ）に示される２ビット２進値の連続において、Ｘで示されている２進値（１，１）は、有効なカウンタの値を表さない不安定なカウンタ５２の切替状態を示すものである。

この種のエラー状態はしばしば、「メタステーブル状態」とも呼ばれ、短時間のみ発生する。図７に示される例では、不安定な切替状態は１回のサンプリング時間のみで存在する。Ｘで示されている切替状態（１，１）のエラーはまた、図７のｂ）に示されるものとの比較からも明らかである。このことから明白なのは、問題のサンプリング時間では検出パルスが２つだけ発生しており、これに対して、エラーとして（１，１）と符号化された切替状態Ｘによれば、すでに３つの検出パルスが検出されていなければならないことになる、という点である。

評価から不安定な切替状態Ｘを除外するために、チェックブロック６０は、前述のチェック頻度で、より低速なサンプリング動作をさらに実行する。このサンプリングの結果がｄ）に示されている。特に、不安定な切替状態Ｘだけが一度だけ発生し、これに対して、その他すべての切替状態は連続して何度が発生することが明白である。この状況が第二の例示的実施形態において、不安定な切替状態Ｘを評価から除外するために利用されている。

このために、チェックブロック６０は、ｄ）に示される２ビット２進値を、これらの値が連続して何度か発生したか、または不安定な切替状態Ｘの場合のように、一度だけ発生したか、という点で評価する。図７のｅ）に示されている２ビット２進値は、ｄ）に示されている値がその直前のそれぞれの値と同一か否かチェックされるように生成される。２つの値が同じであれば、その同じ値が、現在考慮されている数値に持ち越される。たとえば、ｄ）の左から第４番目の位置の２ビットの２進値（０，１）は、それの直前の数値、すなわち（０，０）と同じではないため、持ち越されない。同じことが、不安定な切替状態Ｘを表す値（１，１）にも当てはまる。これに対して、ｄ）の左から７番目の値（１，０）は、その直前の値と同じであるため、持ち越される。

チェックブロック６０によってこのように生成された２ビット２進値は、図７のｅ）に示されており、変換器ユニット４０に出力され、その後、ルックアップテーブル４４、４６を援用して評価される。この評価において、図７のｅ）に示されている２ビット２進値によって表される切替状態間で発生した計数ステップの回数が特定される。ルックアップテーブル４４、４６に保存された評価情報は、カウンタ５２がその４つのありうる切替状態を経た状態シーケンスを考慮に入れている。図７に示される例では、カウンタ５２が順方向計数モジュールであると仮定される。このように計数ステップの回数を特定した結果が、図７のｆ）に示される。

最後に、特定された計数ステップの回数をそれぞれ示す個々の部分的カウンタ計数結果が加算器４８によって加算され、全体的カウンタ計数結果が得られる。この全体的カウンタ計数結果は、所定の時間間隔内に検出された光子の総数を示す。

１０ 計数装置
１２ 検出器ユニット
１４ 検出器
１６ 増幅器
１８ 比較器
２０ 信号
２２ パルス
２４ 増幅信号
２６ 検出信号
２８ 検出パルス
３０ フリップフロップ
３２ 状態信号
３４ 評価モジュール
３６ サンプリングユニット
３８ 出力線
４０ 変換器ユニット
４４、４６ ルックアップテーブル
４８ 加算器
４９ 評価ユニット
５０ 計数装置
５２ ｎ−ビットバイナリカウンタ
５４ 評価モジュール
５６ 状態信号
５８ サンプリングユニット
６０ チェックブロック
６２ 評価ユニット
Ｘ 不安定な切替状態

Claims (15)

1. 光子を計数する装置（１０、５０）にして、
   光子を検出するために、検出される光子１個につき１つの検出パルス（２８）を含む検出電気信号（２６）を生成する検出ユニット（１２）と、
   前記検出信号の衝突を受け、複数の切替状態を有し、それぞれの前記切替状態に関係する状態信号レベルを有する状態電気信号（３２、５６）を生成し、各検出パルス（２８）により切替状態を変化させるトリガが引かれる切替ユニット（３０、５２）と、
   サンプリングデータを直列に生成するために、所定のサンプリング頻度で前記状態信号をサンプリングし、前記サンプリングデータが各々の場合に、各状態信号レベルに関してｎビット２進値（ｎ≧１）を有するサンプリングユニット（３６、５８）と、
   前記直列に生成されたサンプリングデータを、所定の数の連続するサンプリングデータを個別のサンプリングデータパケットにグループ分けすることにより、並列化する直並列変換器ユニット（４０）と、
   前記サンプリングユニット（３６、５８）の前記サンプリング頻度を下回る所定の動作サイクルタイムで動作する評価ユニット（４９、６２）と
   を有する装置であって、
   前記評価ユニット（４９、６２）は、前記動作サイクルタイムによって画定される各クロックサイクル内で、前記個別のサンプリングデータパケットのうちの少なくとも１つのｎビット２進値を評価して、前記切替ユニット内で発生した切替状態の変化の回数を示す部分的カウンタ計数結果を特定し、前記個々のクロックサイクル内で特定された前記部分的カウンタ計数結果を加算して、検出光子数を示す全体的カウンタ計数結果を得る、
   装置（１０、５０）。
2. 前記個別のサンプリングデータパケットが、直前に生成された前記サンプリングデータパケットの、最後に特定されたｎビットのサンプリング値を含む、請求項１に記載の装置（１０）。
3. 前記評価ユニット（４９、６２）が、それぞれの前記部分的カウンタ計数結果を特定するために、前記個別のサンプリングデータパケットの可能性としてのｎビット２進値に関する所定の部分的カウンタ計数結果が保存されている少なくとも１つのルックアップテーブル（４４、４６）を有する、請求項１または２に記載の装置（１０、５０）。
4. 複数の連続するサンプリングデータパケットを特定するために、前記評価ユニット（４９、６２）が、同時に読取可能な複数のルックアップテーブル（４４、４６）であって、各々、前記連続するサンプリングデータパケットの１つに関する前記所定の部分的カウンタ計数結果を含む複数のルックアップテーブル（４４、４６）を有する、請求項３に記載の装置（１０、５０）。
5. 前記評価ユニット（４９、６２）が、前記少なくとも１つのルックアップテーブル（４４、４６）の前記部分的カウンタ計数結果を加算する加算器（４８）を有する、請求項３または４に記載の装置（１０、５０）。
6. 前記評価ユニット（４９、６２）がＦＰＧＡ（３４）の機能ブロックである、請求項１〜５のいずれか一項に記載の装置（１０、５０）。
7. 前記サンプリングユニット（３６、５８）がＦＰＧＡ（３４）の上流のユニットである、請求項６に記載の装置（１０、５０）。
8. 前記切替ユニット（３０、５２）が、２^ｎ個の切替状態を有するｎビットバイナリカウンタである、請求項１〜７のいずれか一項に記載の装置（１０、５０）。
9. 前記ｎビットカウンタが、２つの切替状態を有する双安定のエッジ制御型トリガ素子（３０）である、請求項８に記載の装置（１０）。
10. 前記ｎビットバイナリカウンタがｎ≧２のカウンタ（５２）であり、前記評価ユニット（６２）が、前記直列に生成されたサンプリングデータに含まれる前記ｎビット２進値を、前記カウンタ（５２）の前記切替状態の安定性の点でチェックするチェックブロック（６であって、前記部分的カウンタ計数結果の特定において、安定であると認識されたｎビット２進値を考慮に入れるチェックブロック（６０）を含む、請求項８に記載の装置（５０）。
11. 前記チェックブロック（６０）が、前記直列に生成されたサンプリングデータに含まれる前記ｎビット２進化値を、前記サンプリングユニットが前記ｎビット２進値を直列に生成する時のサンプリング頻度を下回るチェック頻度でサンプリングし、前記チェックブロック（６０）によって直前にサンプリングされた前記ｎビット２進値とそれぞれ同じｎビット２進値を安定していると認識する、請求項１０に記載の装置（５０）。
12. 前記カウンタ（５２）の前記切替状態が、所定の状態シーケンスで前記検出パルス（２８）によってトリガ可能であり、前記評価ユニット（６２）が、前記カウンタ（５２）内で発生した切替状態の変化の回数を示すそれぞれの前記部分的カウンタ計数結果を特定することに関して、２つずつの連続する安定した切替状態の間で経た切替状態の数を、前記所定の状態シーケンスを考量して判断する、請求項１１に記載の装置（５０）。
13. 前記検出ユニット（１２）が、前記検出信号（２６）を増幅する増幅器（１６）と、前記増幅器（１６）の下流にあり、増幅された検出信号（２６）に含まれる検出パルス（２８）を方形波パルスに整形する比較器（１８）と、を有する、請求項１〜１２のいずれか一項に記載の装置（１０、５０）。
14. 請求項１〜１３のいずれか一項による光子を計数する装置（１０、５０）を有する光学顕微鏡。
15. 光子計数方法にして、
    検出ユニット（１２）を用いて光子を検出するために、検出光子１個につき１つの検出パルス（２８）を含む検出電気信号（２６）が生成され、
    複数の切替状態を有し、それぞれの前記切替状態に関する状態信号レベルを持つ状態電気信号（３２、５６）を生成する切替ユニット（３０、５２）に、前記検出信号（２６）が衝突し、各検出パルス（２８）によって切替状態の変化のトリガが引かれ、
    サンプリングデータを直列に生成するために、前記状態信号がサンプリングユニット（３６、５８）によって、所定のサンプリング頻度でサンプリングされ、前記サンプリングデータが各々の場合に、各状態信号レベルについてｎビット２進値（ｎ≧１）を有し、
    前記直列に生成されたサンプリングデータが、直並列変換器ユニット（４０）を用いて、所定の数の連続するサンプリングデータがそれぞれサンプリングデータパケットにグループ分けされることで並列化され、
    サンプリングユニット（３６、５８）のサンプリング頻度を下回る所定の動作サイクルタイムで評価ユニット（４９、６２）が動作され、
    前記サンプリングデータパケットの少なくとも１つの前記ｎビット２進値がそれぞれ、前記評価ユニット（４９、６２）を用いて、前記動作サイクルタイムにより画定される各クロックサイクル内で評価されて、前記切替ユニット（３０、５２）で発生した切替状態の変化の回数を示す部分的カウンタ計数結果が特定され、前記個別のクロックサイクル内に特定された前記部分的カウンタ計数結果が加算されて、前記検出光子数を示す全体的カウンタ計数結果が得られる、方法。
    

Images