JP2013030664A - Manufacturing method of semiconductor device using plasma CVD apparatus - Google Patents
Manufacturing method of semiconductor device using plasma CVD apparatus Download PDFInfo
- Publication number
- JP2013030664A JP2013030664A JP2011166646A JP2011166646A JP2013030664A JP 2013030664 A JP2013030664 A JP 2013030664A JP 2011166646 A JP2011166646 A JP 2011166646A JP 2011166646 A JP2011166646 A JP 2011166646A JP 2013030664 A JP2013030664 A JP 2013030664A
- Authority
- JP
- Japan
- Prior art keywords
- film
- film forming
- thin film
- photoelectric conversion
- amorphous silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Photovoltaic Devices (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
Description
本発明は、プラズマCVD装置を用いた半導体装置の製造に関し、特に、クリーニング後の仮製膜の際の堆積膜の剥離を低減する製膜方法に関する。 The present invention relates to the manufacture of a semiconductor device using a plasma CVD apparatus, and more particularly to a film forming method for reducing peeling of a deposited film during temporary film formation after cleaning.
プラズマCVD(Chemical Vapor Deposition)装置を用いて製膜を行う場合、薄膜を形成する基板以外に、製膜室の内面にも膜が堆積する。製膜室の内面の堆積が進行すると、厚膜化した膜が剥がれ落ちて、製膜中の薄膜に混入することがある。堆積膜の混入は、基板に形成する膜の膜質の低下の原因の一つとなる。 When film formation is performed using a plasma CVD (Chemical Vapor Deposition) apparatus, a film is deposited on the inner surface of the film formation chamber in addition to the substrate on which the thin film is formed. As deposition on the inner surface of the film forming chamber progresses, the thickened film may peel off and be mixed into the thin film during film formation. The inclusion of the deposited film becomes one of the causes of deterioration of the film quality of the film formed on the substrate.
そこで、プラズマCVD装置を用いて製膜を行う工程を有する製造ラインにおいては、堆積膜の混入を防ぐために、定期的に、製膜室の内面の堆積膜を除去するクリーニングを行っている。 Therefore, in a production line including a step of forming a film using a plasma CVD apparatus, cleaning for removing the deposited film on the inner surface of the film forming chamber is periodically performed in order to prevent mixing of the deposited film.
クリーニング方法としてプラズマエッチング用のガスを用いてクリーニングを行ったときは、エッチングによる反応生成物が製膜室中に残留することがある。また、物理的な除去によるクリーニングを行う際には、製膜室を大気開放する必要があるため、大気中の水分等が残留する。製膜室内にエッチングガスや水分等が残留すると、安定した製膜が困難になるため、クリーニング後に、仮製膜を行うという方法がある。プラズマ放電による製膜室の清浄化と、製膜室内面に膜をつけることで、製膜室内面からの不純物の放出を抑えることができるからである。 When cleaning is performed using a plasma etching gas as a cleaning method, a reaction product due to etching may remain in the film forming chamber. Further, when cleaning by physical removal is performed, it is necessary to open the film forming chamber to the atmosphere, so moisture in the atmosphere remains. If etching gas, moisture, or the like remains in the film forming chamber, stable film formation becomes difficult. Therefore, there is a method of performing temporary film formation after cleaning. This is because cleaning of the film forming chamber by plasma discharge and attaching a film to the inner surface of the film forming chamber can suppress the emission of impurities from the inner surface of the film forming chamber.
また、特許文献1には、堆積膜の混入を防ぐために、堆積膜が剥離しにくくなる方法として、反応室のプラズマ露出面上に、被覆材料をプラズマ溶射し、所望の表面粗さ特性を有する被膜を形成する方法が開示されている。形成された被膜は、付着の改善を実現するのに適した表面粗さ値(Ra)を持つ。チャンバ面上の堆積物の付着を改善することによって、堆積物がチャンバ面で剥離したり、剥がれ落ちたりする傾向を抑えることができる旨が開示されている。 In Patent Document 1, as a method for preventing the deposition film from being mixed, the coating material is plasma sprayed on the plasma exposure surface of the reaction chamber to prevent the deposition film from being mixed, and has a desired surface roughness characteristic. A method of forming a coating is disclosed. The formed coating has a surface roughness value (Ra) suitable for achieving improved adhesion. It is disclosed that by improving the adhesion of the deposit on the chamber surface, the tendency of the deposit to peel off or peel off on the chamber surface can be suppressed.
しかしながら、特許文献1に記載の方法を用いた場合、製膜室の内部にプラズマ溶射する必要があるため、プラズマCVD装置とは別のプラズマ溶射装置が必要となる。 However, when the method described in Patent Document 1 is used, it is necessary to perform plasma spraying inside the film forming chamber, so that a plasma spraying device different from the plasma CVD device is required.
一方、プラズマCVD装置のクリーニング後に、製膜用のガスを用いて仮製膜を行った場合、厚膜化していなくても、堆積膜の剥がれ落ちが発生するという問題があることがわかった。 On the other hand, it has been found that when a temporary film is formed using a film-forming gas after the plasma CVD apparatus is cleaned, the deposited film is peeled off even if the film is not thickened.
本発明は上記の問題に鑑みてなされたものであり、その目的は、プラズマCVD装置を用いた半導体装置の製造方法に関し、製膜室のクリーニング後に、仮製膜を行った際に堆積する膜の剥離を防ぎ、半導体薄膜中に堆積膜が混入することを防ぐことを目的としている。
The present invention has been made in view of the above problems, and an object of the present invention relates to a method of manufacturing a semiconductor device using a plasma CVD apparatus, and a film deposited when a temporary film is formed after the film forming chamber is cleaned. The purpose of this is to prevent the deposition of the deposited film in the semiconductor thin film.
本発明にかかわるプラズマCVD装置を用いた半導体装置の製造方法は、プラズマCVD装置の製膜室内部をクリーニングするクリーニング工程と、クリーニング工程の後、製膜室で結晶質シリコン薄膜の仮製膜を行う仮製膜工程と、仮製膜工程の後、製膜室で半導体薄膜の積層膜の製膜を行う半導体薄膜製膜工程を有するものである。 A method of manufacturing a semiconductor device using a plasma CVD apparatus according to the present invention includes: a cleaning process for cleaning a film forming chamber inside the plasma CVD apparatus; and a temporary film formation of a crystalline silicon thin film in the film forming chamber after the cleaning process. The provisional film forming process includes a semiconductor thin film forming process for forming a laminated film of semiconductor thin films in the film forming chamber after the temporary film forming process.
本発明にかかわる半導体装置の製造方法は、プラズマCVD装置の製膜室内部をクリーニングするクリーニング工程と、クリーニング工程の後、製膜室で結晶質シリコン薄膜の仮製膜を行う仮製膜工程と、仮製膜工程の後、製膜室で半導体薄膜の積層膜の製膜を行う半導体薄膜製膜工程を有することを特徴とする。 A method for manufacturing a semiconductor device according to the present invention includes a cleaning process for cleaning a film forming chamber inside a plasma CVD apparatus, and a temporary film forming process for performing a temporary film formation of a crystalline silicon thin film in the film forming chamber after the cleaning process. A semiconductor thin film forming step for forming a laminated film of semiconductor thin films in the film forming chamber after the temporary film forming step is provided.
本発明にかかわる半導体装置は、光電変換素子であることを特徴とする。 A semiconductor device according to the present invention is a photoelectric conversion element.
本発明にかかわる半導体薄膜製膜工程は、非晶質シリコン半導体薄膜の製膜を行う工程を有することを特徴とする。 The semiconductor thin film deposition process according to the present invention includes a process of depositing an amorphous silicon semiconductor thin film.
本発明にかかわる仮製膜工程は、膜厚250nm以上4μm以下の膜を製膜することを特徴とする。 The temporary film forming step according to the present invention is characterized in that a film having a film thickness of 250 nm or more and 4 μm or less is formed.
本発明にかかわる半導体薄膜製膜工程は、積層構造をもつ光電変換素子を形成する工程であり、光電変換素子は、第1構造体、第2構造体からなる積層型光電変換素子であることを特徴とする。 The semiconductor thin film forming step according to the present invention is a step of forming a photoelectric conversion element having a laminated structure, and the photoelectric conversion element is a stacked photoelectric conversion element composed of a first structure and a second structure. Features.
本発明にかかわる積層型光電変換素子は、第1構造体と第2構造体の間に中間層を有することを特徴とする。 The stacked photoelectric conversion element according to the present invention is characterized by having an intermediate layer between the first structure and the second structure.
本発明にかかわる中間層は、ZnOからなることを特徴とする。
The intermediate layer according to the present invention is characterized by comprising ZnO.
本発明に係るプラズマCVD装置を用いた半導体装置の製造方法は、クリーニング後に仮製膜を行った際に堆積する膜の剥離を防ぎ、半導体薄膜中に堆積膜が混入するのを防ぐという効果を奏する。
The method of manufacturing a semiconductor device using the plasma CVD apparatus according to the present invention has an effect of preventing peeling of a film deposited when a temporary film is formed after cleaning, and preventing a deposited film from being mixed into the semiconductor thin film. Play.
本発明者により、仮製膜の際に製膜した堆積膜が剥離するという課題について、さらに検討を行ったところ、仮製膜で堆積した膜と製膜室の内面との密着性に問題があることがわかった。本発明は、クリーニング後に、仮製膜を行った際の堆積膜が剥離し、光電変換素子を構成する半導体薄膜中に堆積膜が混入するという課題を解決するものである。 The present inventor further examined the problem that the deposited film formed during the temporary film formation peels, and there is a problem in the adhesion between the film deposited by the temporary film formation and the inner surface of the film formation chamber. I found out. The present invention solves the problem that a deposited film is peeled off when a temporary film is formed after cleaning, and the deposited film is mixed into a semiconductor thin film constituting a photoelectric conversion element.
本願において、製膜室の内面とは、製膜室の内壁と、製膜室中にある構成部品表面を含むものである。また、半導体薄膜とは、プラズマCVD装置を用いて形成する膜を示し、光電変換素子とは、半導体薄膜を電極ではさみ込んだ構造を持つ素子を示す。 In the present application, the inner surface of the film forming chamber includes an inner wall of the film forming chamber and a component surface in the film forming chamber. A semiconductor thin film refers to a film formed using a plasma CVD apparatus, and a photoelectric conversion element refers to an element having a structure in which a semiconductor thin film is sandwiched between electrodes.
さらに、結晶質シリコン薄膜とは、いわゆる微結晶シリコン薄膜、マイクロクリスタルシリコン薄膜、または微結晶シリコン薄膜と非晶質シリコン薄膜が混合された薄膜を含むものである。また、仮製膜とは、いわゆるプリデポ(pre−deposition)を含むものである。 Further, the crystalline silicon thin film includes a so-called microcrystalline silicon thin film, a microcrystalline silicon thin film, or a thin film in which a microcrystalline silicon thin film and an amorphous silicon thin film are mixed. Temporary film formation includes so-called pre-deposition.
(第1の実施の形態)
第1の実施の形態に係るプラズマCVD装置を用いた光電変換素子の製造方法について、図面を参照し説明すれば、以下のとおりである。
(First embodiment)
A method for manufacturing a photoelectric conversion element using the plasma CVD apparatus according to the first embodiment will be described below with reference to the drawings.
まず、図1を用いてプラズマCVD装置について説明し、次に図2を用いて光電変換素子の構造について説明し、次に図3を用いて光電変換素子を構成する半導体薄膜の製膜工程について説明する。 First, the plasma CVD apparatus will be described with reference to FIG. 1, the structure of the photoelectric conversion element will be described with reference to FIG. 2, and the semiconductor thin film forming process constituting the photoelectric conversion element will be described with reference to FIG. explain.
図1は、本発明に係るプラズマCVD装置の構成を示す図である。プラズマCVD装置には、製膜室1、ガス供給装置4およびガス配管5などのガス供給部、交流電源7および整合回路8などの電力供給部、排気配管9および真空ポンプ10などの排気系が含まれる。製膜室1の内部には、カソード電極2およびアノード電極3から構成される電極対が配置されている。 FIG. 1 is a diagram showing a configuration of a plasma CVD apparatus according to the present invention. The plasma CVD apparatus includes a film forming chamber 1, a gas supply unit such as a gas supply unit 4 and a gas pipe 5, a power supply unit such as an AC power supply 7 and a matching circuit 8, and an exhaust system such as an exhaust pipe 9 and a vacuum pump 10. included. In the film forming chamber 1, an electrode pair composed of a cathode electrode 2 and an anode electrode 3 is disposed.
製膜室1は、プラズマ処理を行うための空間であり、製膜室内の真空度は、製膜室1に接続された排気配管9を通じて排気されることにより調節される。これにより、製膜室1の内部を大気圧以下の圧力に保持することができる。 The film forming chamber 1 is a space for performing plasma processing, and the degree of vacuum in the film forming chamber is adjusted by being exhausted through an exhaust pipe 9 connected to the film forming chamber 1. Thereby, the inside of the film forming chamber 1 can be maintained at a pressure equal to or lower than the atmospheric pressure.
カソード電極2は、シャワープレート21および母材22から構成されている。シャワープレート21には、短冊状のプレートにガスの流路となる複数のガス供給孔6が形成されている。また、カソード電極2は、整合回路8を通じて交流電源7に接続されている。交流電源7は、カソード電極2とアノード電極3との間に交流電力を供給するものであり、たとえばRF(Radio Frequency)電源である。 The cathode electrode 2 includes a shower plate 21 and a base material 22. In the shower plate 21, a plurality of gas supply holes 6 serving as gas flow paths are formed in a strip-shaped plate. The cathode electrode 2 is connected to an AC power source 7 through a matching circuit 8. The AC power source 7 supplies AC power between the cathode electrode 2 and the anode electrode 3, and is, for example, an RF (Radio Frequency) power source.
アノード電極3上には、基板11が載置され、基板11を加熱するためのヒータ12がアノード電極中に設けられている。ヒータ12には、ヒータ電源13から電力が供給される。カソード電極2、アノード電極3の材料として、クリーニング時にエッチングされにくいアルミニウム合金を用いた。ステンレス鋼またはカーボンなどを用いてもよい。 A substrate 11 is placed on the anode electrode 3, and a heater 12 for heating the substrate 11 is provided in the anode electrode. Electric power is supplied to the heater 12 from a heater power supply 13. As a material for the cathode electrode 2 and the anode electrode 3, an aluminum alloy that is difficult to be etched during cleaning was used. Stainless steel or carbon may be used.
ガスは、ガス供給装置4からでて、ガス配管5を通り、カソード電極2とアノード電極3との間に、複数のガス供給孔6から均一に供給される。ガス供給装置4は、製膜室1において、製膜を行う際には製膜用のプロセスガスを供給し、製膜室1のクリーニングを行う際にはエッチングガスを供給するものである。また、ガス供給装置4において、ガスの流量調整、および、ガスの供給開始または停止の調節が行われる。本実施の形態においては、プロセスガスとして、シラン等のシリコン系のガスを用い、エッチングガスとして、NF3などのフッ素系のガスを用いた。 The gas is uniformly supplied from a plurality of gas supply holes 6 between the cathode electrode 2 and the anode electrode 3 through the gas pipe 5 from the gas supply device 4. The gas supply device 4 supplies a process gas for film formation when film formation is performed in the film formation chamber 1 and supplies an etching gas when cleaning the film formation chamber 1. Further, in the gas supply device 4, gas flow rate adjustment and gas supply start / stop adjustment are performed. In this embodiment, a silicon-based gas such as silane is used as the process gas, and a fluorine-based gas such as NF 3 is used as the etching gas.
カソード電極2とアノード電極3の電極対において放電されて、プラズマが発生させられることにより、基板11上に製膜が行われる。なお、製膜を行った場合には、製膜室の内面にも堆積膜が形成される。 A film is formed on the substrate 11 by being discharged at the electrode pair of the cathode electrode 2 and the anode electrode 3 to generate plasma. When film formation is performed, a deposited film is also formed on the inner surface of the film formation chamber.
尚、図1にはアノードとカソードが地面に対して平行な場合のプラズマCVD装置について示したが、アノードとカソードは地面に対して垂直でもよい。また、アノードとカソードが、製膜室中に複数組ある構成としてもよい。 Although FIG. 1 shows a plasma CVD apparatus in which the anode and the cathode are parallel to the ground, the anode and the cathode may be perpendicular to the ground. Alternatively, a plurality of sets of anodes and cathodes may be provided in the film forming chamber.
図2は、本実施の形態に係るシングル型の光電変換素子の構造を示す断面図である。ガラス基板31上に第1電極32が形成され、その上に、p型非晶質シリコン層33、非晶質シリコン光電変換層34、n型非晶質シリコン層35を順次積層してなる半導体薄膜が形成されている。さらにその上に、第2電極39を形成し、光電変換素子としている。第1電極32としては、透明導電膜としてSnO2を用い、第2電極39として、ZnOとAgからなる金属膜を含む積層膜を用いた。 FIG. 2 is a cross-sectional view illustrating a structure of a single photoelectric conversion element according to this embodiment. A semiconductor in which a first electrode 32 is formed on a glass substrate 31, and a p-type amorphous silicon layer 33, an amorphous silicon photoelectric conversion layer 34, and an n-type amorphous silicon layer 35 are sequentially stacked thereon. A thin film is formed. Furthermore, the 2nd electrode 39 is formed on it and it is set as the photoelectric conversion element. As the first electrode 32, SnO 2 was used as the transparent conductive film, and as the second electrode 39, a laminated film including a metal film made of ZnO and Ag was used.
次に、第1の実施の形態を、実施例A1を用いて具体的に説明する。 Next, the first embodiment will be specifically described using Example A1.
図3に、光電変換素子を構成する半導体薄膜の製膜工程のフロー図を示す。光電変換素子は、ガラス基板31上に、第1電極32を形成し、その後プラズマCVD装置を用いて半導体薄膜を形成し、第2電極39を形成することで製造した。電極は、蒸着法、スパッタリング法等を用いて製膜することができる。本実施の形態においては、スパッタリング法を用いて製膜した。以下に、プラズマCVD装置を用いた半導体薄膜製膜工程について詳述する。 FIG. 3 shows a flow chart of a process for forming a semiconductor thin film constituting the photoelectric conversion element. The photoelectric conversion element was manufactured by forming the first electrode 32 on the glass substrate 31, then forming a semiconductor thin film using a plasma CVD apparatus, and forming the second electrode 39. The electrode can be formed using a vapor deposition method, a sputtering method, or the like. In the present embodiment, the film is formed using a sputtering method. Below, the semiconductor thin film formation process using a plasma CVD apparatus is explained in full detail.
クリーニング工程S1(Sはステップを表す。以下同様)において、製膜室のクリーニングを行った。製造ラインにおいて、プラズマCVD装置を用いて連続して製膜を行う際には、定期的に、製膜室の内面の堆積膜を除去するクリーニングを行う。本実施の形態においては、プラズマエッチング用のガスを用いてクリーニングを行った。エッチングガスとして、反応性エッチングを行うための反応性ガスであるNF3と、反応性ガスを希釈するための希釈ガスとの混合ガスを用いた。フッ素系のガスであるNF3を製膜室内に導入した状態でプラズマを発生させることにより、エッチング反応種であるフッ素ラジカルを生成させる。フッ素ラジカルとシリコン系堆積膜とが反応することにより、シリコン系堆積膜が気体となって除去される。 In the cleaning process S1 (S represents a step, the same applies hereinafter), the film forming chamber was cleaned. In the production line, when film formation is continuously performed using a plasma CVD apparatus, cleaning for removing the deposited film on the inner surface of the film formation chamber is periodically performed. In the present embodiment, cleaning is performed using a plasma etching gas. As an etching gas, a mixed gas of NF 3 which is a reactive gas for performing reactive etching and a dilution gas for diluting the reactive gas was used. Fluorine radicals, which are etching reaction species, are generated by generating plasma with NF 3 , which is a fluorine-based gas, introduced into the film forming chamber. By reacting the fluorine radicals with the silicon-based deposited film, the silicon-based deposited film is removed as a gas.
クリーニング方法としては、製膜室を大気開放し、製膜室の内面に付着した膜を物理的に取り除いても良い。電極等、堆積膜の影響の大きい構成部品については、別途、酸またはアルカリの薬液を用いて化学的に除去してもよい。 As a cleaning method, the film forming chamber may be opened to the atmosphere, and the film adhering to the inner surface of the film forming chamber may be physically removed. Components such as electrodes, which are greatly affected by the deposited film, may be chemically removed separately using an acid or alkali chemical solution.
その後、仮製膜工程S2において、ダミー基板をプラズマCVD装置のカソード電極上に載置し、製膜用のガスを用いて仮製膜を行った。ダミー基板とは、仮製膜工程で用いる基板を示しており、繰り返し使用することも可能である。本実施の形態においては、ダミー基板として、ガラス基板を用いたが、ステンレス鋼等の金属基板を用いることも可能である。 Then, in temporary film-forming process S2, the dummy substrate was mounted on the cathode electrode of the plasma CVD apparatus, and temporary film-forming was performed using the film-forming gas. The dummy substrate refers to a substrate used in the temporary film forming process, and can be used repeatedly. In the present embodiment, a glass substrate is used as the dummy substrate, but a metal substrate such as stainless steel can also be used.
仮製膜を行う際のプラズマ放電により、クリーニング工程S1で製膜室中に残留した不純物を清浄化することが可能となる。製膜室内の残留ガスが留まりやすい構成部品の表面に膜をつけることで、製膜室の内面からの不純物の放出を抑えることが可能となる。 Impurities remaining in the film forming chamber in the cleaning step S1 can be cleaned by the plasma discharge during the temporary film formation. By depositing a film on the surface of the component in which the residual gas in the film forming chamber tends to stay, it becomes possible to suppress the release of impurities from the inner surface of the film forming chamber.
実施例A1として、結晶質シリコン薄膜の仮製膜を行った。混合ガスとしては、シランガス、水素ガスを含むガスを用いた。シランガスに対する水素ガスの流量比は約100倍、製膜時の製膜室内の圧力は900Pa、パワー密度は0.15W/cm2とした。 As Example A1, a temporary film formation of a crystalline silicon thin film was performed. As the mixed gas, a gas containing silane gas and hydrogen gas was used. The flow rate ratio of hydrogen gas to silane gas was about 100 times, the pressure in the film formation chamber during film formation was 900 Pa, and the power density was 0.15 W / cm 2 .
シランガスに対する水素ガスの流量比を小さくすると、結晶性シリコン薄膜の製膜速度を上げることができるがプラズマ放電が不安定になる。流量比を大きくするとプラズマ放電は安定するが、製膜速度が遅くなる。安定したプラズマ放電のもとで、適当な製膜速度を維持しながら仮製膜を行うためには、流量比は、30倍〜100倍が望ましい。 If the flow ratio of hydrogen gas to silane gas is reduced, the deposition rate of the crystalline silicon thin film can be increased, but the plasma discharge becomes unstable. When the flow rate ratio is increased, the plasma discharge is stabilized, but the film forming speed is decreased. In order to perform temporary film formation while maintaining an appropriate film formation speed under a stable plasma discharge, the flow rate ratio is desirably 30 times to 100 times.
なお、ラマン分光法により測定される480nm−1におけるピークに対する520nm−1におけるピークのピーク強度比I520/I480を測定したところ、約5であった。良好な結晶化率を有しており、非晶質シリコン薄膜ではなく、結晶質シリコン薄膜が形成されていることを確認した。 Incidentally, the measured peak intensity ratio I 520 / I 480 of the peak at 520 nm -1 to a peak at 480 nm -1 as measured by Raman spectroscopy, was about 5. It was confirmed that the film had a good crystallization rate and a crystalline silicon thin film was formed instead of an amorphous silicon thin film.
仮製膜する膜厚は、約1μmとなるように設定した。膜厚は、250nm〜4μmが望ましい。膜厚が薄すぎると、製膜室の内面からの不純物の放出をおさえることができない。また、仮製膜する膜厚が厚すぎると、その後の製膜による製膜室の内面の堆積膜が厚くなるのが早く、次のクリーニングを行うまでの期間が短くなるため、プラズマCVD装置を製造ライン等で使用するには、好ましくないからである。さらに望ましくは、800nm〜2μmの膜厚である。製膜室の内面を、ほぼ完全に被覆することができ、かつ、必要以上に厚膜化していないため、製膜ガス、製膜時間等の無駄を防ぐことも可能となる。仮製膜後、ダミー基板の搬出を行った。 The film thickness to be temporarily formed was set to be about 1 μm. The film thickness is desirably 250 nm to 4 μm. If the film thickness is too thin, the release of impurities from the inner surface of the film forming chamber cannot be suppressed. In addition, if the film thickness to be temporarily formed is too thick, the deposited film on the inner surface of the film forming chamber due to subsequent film formation will quickly increase, and the period until the next cleaning will be shortened. This is because it is not preferable for use in a production line or the like. More desirably, the film thickness is 800 nm to 2 μm. Since the inner surface of the film forming chamber can be almost completely covered and is not thickened more than necessary, it is possible to prevent waste of film forming gas, film forming time and the like. After the temporary film formation, the dummy substrate was unloaded.
その後、半導体薄膜製膜工程S3において、p型非晶質シリコン層33、i型非晶質シリコン層34、n型非晶質シリコン層35を順次積層してなる半導体薄膜を製膜し、図2を用いて説明した非晶質シリコンのシングル型光電変換素子を作製した。製膜装置として、図1を用いて説明したプラズマCVD装置を用いた。基板は、第1電極32が形成されたガラス基板31を用いた。 Thereafter, in the semiconductor thin film forming step S3, a semiconductor thin film formed by sequentially stacking the p-type amorphous silicon layer 33, the i-type amorphous silicon layer 34, and the n-type amorphous silicon layer 35 is formed. A single-type photoelectric conversion element of amorphous silicon described with reference to FIG. As the film forming apparatus, the plasma CVD apparatus described with reference to FIG. 1 was used. As the substrate, a glass substrate 31 on which the first electrode 32 was formed was used.
p型非晶質シリコン層33は、たとえば以下の製膜条件において形成することができる。製膜室内の圧力は、200Pa以上3000Pa以下であることが望ましく、本実施の形態では500Paとした。
カソード電極の単位面積あたりのパワー密度は0.01W/cm2以上0.3W/cm2以下とすることが望ましく、本実施の形態では0.1W/cm2とした。製膜室内に導入される混合ガスとしては、たとえば、シラン、水素、ジボランを含むガスを利用できる。シランガスに対する水素ガスの流量比は、5倍から30倍程度が望ましく、本実施の形態では10倍とした。p型非晶質層33の厚さは、2nm以上50nm以下が望ましく、本実施の形態では10nmとした。
The p-type amorphous silicon layer 33 can be formed, for example, under the following film forming conditions. The pressure in the film forming chamber is desirably 200 Pa or more and 3000 Pa or less, and is set to 500 Pa in the present embodiment.
Power density per unit area of the cathode electrode is preferably set to be 0.01 W / cm 2 or more 0.3 W / cm 2 or less, in the present embodiment was 0.1 W / cm 2. As the mixed gas introduced into the film forming chamber, for example, a gas containing silane, hydrogen, and diborane can be used. The flow rate ratio of hydrogen gas to silane gas is preferably about 5 to 30 times, and is 10 times in this embodiment. The thickness of the p-type amorphous layer 33 is desirably 2 nm or more and 50 nm or less, and is 10 nm in the present embodiment.
i型非晶質シリコン層34は、たとえば以下の製膜条件において形成することができる。製膜室内の圧力、パワー密度、シランガスに対する水素ガスの流量比は、p型非晶質シリコン層33と同じとし、製膜室内に導入される混合ガスとして、シランガス、水素ガスを含むガスを利用した。また、i型非晶質シリコン層34の厚さは、100nm以上500nm以下が望ましく、本実施の形態では320nmとした。
i型非晶質シリコン層34としては、i型非晶質シリコン薄膜または微量の不純物を含む弱p型もしくは弱n型で、光電変換機能を十分に備えているシリコン薄膜が用いられてもよく、これらの薄膜を積層したものでもよい。
The i-type amorphous silicon layer 34 can be formed, for example, under the following film forming conditions. The pressure in the film forming chamber, the power density, and the flow rate ratio of the hydrogen gas to the silane gas are the same as those of the p-type amorphous silicon layer 33, and a gas containing silane gas and hydrogen gas is used as the mixed gas introduced into the film forming chamber. did. Further, the thickness of the i-type amorphous silicon layer 34 is preferably 100 nm or more and 500 nm or less, and is 320 nm in this embodiment.
As the i-type amorphous silicon layer 34, an i-type amorphous silicon thin film or a weak p-type or weak n-type silicon thin film containing a small amount of impurities and having a sufficient photoelectric conversion function may be used. A laminate of these thin films may also be used.
n型非晶質シリコン層35は、たとえば以下の製膜条件において形成することができる。製膜室内の圧力、パワー密度、シランガスに対する水素ガスの流量比は、p型非晶質シリコン層33と同じとし、製膜室内に導入される混合ガスとして、シラン、水素、フォスフィンを含むガスを利用した。また、n型非晶質シリコン層35の厚さは、2nm以上50nm以下が望ましく、本実施の形態では20nmとした。 The n-type amorphous silicon layer 35 can be formed, for example, under the following film forming conditions. The pressure in the film forming chamber, the power density, and the flow rate ratio of hydrogen gas to silane gas are the same as those of the p-type amorphous silicon layer 33, and a gas containing silane, hydrogen, and phosphine is used as a mixed gas introduced into the film forming chamber. used. The thickness of the n-type amorphous silicon layer 35 is preferably 2 nm or more and 50 nm or less, and is 20 nm in this embodiment.
半導体薄膜の製膜後、基板を搬出した。この上に第2電極層39を製膜すると、光電変換素子が形成される。 After the semiconductor thin film was formed, the substrate was taken out. When the second electrode layer 39 is formed thereon, a photoelectric conversion element is formed.
p型非晶質シリコン層33、i型非晶質シリコン層34、およびn型非晶質シリコン層35は、シリコンカーバイド、シリコンゲルマニウムなどの合金材料からなる層で形成されていてもよい。また、異なる複数の薄膜を積層したものでもよい。 The p-type amorphous silicon layer 33, the i-type amorphous silicon layer 34, and the n-type amorphous silicon layer 35 may be formed of a layer made of an alloy material such as silicon carbide or silicon germanium. Moreover, what laminated | stacked several different thin films may be used.
p型非晶質シリコン層33、i型非晶質シリコン層34、およびn型非晶質シリコン層35は、同じ製膜室で各層を連続して製膜を行った。製膜室から基板を出し入れする時間が不要となるため、製膜時間を短縮することが可能となる。さらに、複数の製膜室を必要としないため、プラズマCVD装置の小型化が可能となるという利点も有する。 The p-type amorphous silicon layer 33, the i-type amorphous silicon layer 34, and the n-type amorphous silicon layer 35 were successively formed in the same film forming chamber. Since it is not necessary to take the substrate in and out of the film forming chamber, the film forming time can be shortened. Furthermore, since a plurality of film forming chambers are not required, there is an advantage that the plasma CVD apparatus can be downsized.
次に、比較例B1について説明する。実施例A1と比較例B1の違いは、仮製膜工程において製膜する膜が、結晶質シリコン薄膜であるか、非晶質シリコン薄膜であるかである。通常、仮製膜を行う場合には、仮製膜後に製膜する膜と製膜条件が近い膜を製膜することが多い。本実施の形態においては、図2に示したように、まずp型非晶質シリコン層33を形成する。よって、非晶質シリコン薄膜を仮製膜する場合を比較例とした。なお、図3の製膜工程のフロー図において、クリーニング工程S1と半導体薄膜製膜工程S3は、実施例A1と同様である。 Next, Comparative Example B1 will be described. The difference between Example A1 and Comparative Example B1 is whether the film formed in the temporary film forming process is a crystalline silicon thin film or an amorphous silicon thin film. Usually, when temporary film formation is performed, a film having a film formation condition close to that of the film formed after the temporary film formation is often formed. In the present embodiment, as shown in FIG. 2, a p-type amorphous silicon layer 33 is first formed. Therefore, a case where an amorphous silicon thin film is temporarily formed was used as a comparative example. In the flow chart of the film forming process of FIG. 3, the cleaning process S1 and the semiconductor thin film forming process S3 are the same as in Example A1.
比較例B1として、図3の仮製膜工程S2において、非晶質シリコン薄膜の仮製膜を行った。シランガスに対する水素ガスの流量比は約10倍、製膜時の製膜室内の圧力は500Pa、パワー密度は0.06W/cm2とした。仮製膜する膜厚は、実施例A1と同様に約1μmとなるように設定した。 As Comparative Example B1, an amorphous silicon thin film was temporarily formed in the temporary film forming step S2 of FIG. The flow rate ratio of hydrogen gas to silane gas was about 10 times, the pressure in the film formation chamber during film formation was 500 Pa, and the power density was 0.06 W / cm 2 . The film thickness to be temporarily formed was set to be about 1 μm as in Example A1.
次に、半導体薄膜製膜工程S3において形成した、実施例A1と比較例B1の半導体薄膜を、明視野顕微鏡を用いて比較したところ、面内に吸収率の異なる箇所があることが確認できた。吸収率の異なる箇所は、比較例B1より実施例A1の半導体薄膜の方が少なかった。この吸収率の異なる箇所は、仮製膜工程で仮製膜した際に製膜室の内面についた堆積膜が剥離し、半導体薄膜中に取り込まれたものと推測される。 Next, when the semiconductor thin films of Example A1 and Comparative Example B1 formed in the semiconductor thin film forming step S3 were compared using a bright field microscope, it was confirmed that there were portions with different absorptances in the surface. . The places where the absorption ratios were different were smaller in the semiconductor thin film of Example A1 than in Comparative Example B1. It is presumed that the portions having different absorptances were taken into the semiconductor thin film because the deposited film on the inner surface of the film forming chamber was peeled off during the temporary film forming process.
そこで、実施例A1で仮製膜した結晶性シリコン薄膜と、比較例B1で仮製膜した非晶質シリコン薄膜のそれぞれの密着性を測るために、テープ剥離試験を行った。ここで行ったテープ剥離試験とは、膜面に粘着性を有するテープを貼り付け、膜面と180℃の方向に強く引き剥がすことによって、どの程度膜が剥離するかを調べる試験である。カソード上に、基板として、製膜室の壁面と同じ材料であるステンレス鋼の基板を載置し、結晶性シリコン薄膜と、非晶質シリコン薄膜を、それぞれ製膜した。実施例A1、比較例B1の仮製膜工程S2と同じ製膜条件をそれぞれ用いて、膜厚は300nmとした。製膜後、テープ試験を行った。テープとして、カプトンテープ(イー アイ デュポン ドゥ ヌムール アンド カンパニーの登録商標)を用いた。テープ試験後、テープの目視検査を行ったところ、非晶質シリコン薄膜はテープに付着していた。これに対し、結晶質シリコン薄膜には、膜は全く見られず、結晶性シリコン薄膜の方が、高い密着性を有していることが確認された。 Therefore, a tape peeling test was performed in order to measure the adhesion between the crystalline silicon thin film temporarily formed in Example A1 and the amorphous silicon thin film temporarily formed in Comparative Example B1. The tape peeling test performed here is a test for examining how much the film is peeled off by sticking a sticky tape on the film surface and peeling it strongly in the direction of 180 ° C. from the film surface. On the cathode, a stainless steel substrate, which is the same material as the wall of the film forming chamber, was placed as a substrate, and a crystalline silicon thin film and an amorphous silicon thin film were formed respectively. The film thickness was set to 300 nm using the same film forming conditions as in the temporary film forming step S2 of Example A1 and Comparative Example B1. After film formation, a tape test was performed. As the tape, Kapton tape (registered trademark of EI DuPont de Nemours and Company) was used. When the tape was visually inspected after the tape test, the amorphous silicon thin film was adhered to the tape. On the other hand, no film was observed in the crystalline silicon thin film, and it was confirmed that the crystalline silicon thin film has higher adhesion.
結晶性シリコン薄膜は、非晶質シリコン薄膜と比較し、同じ膜厚を製膜する際に要する時間が約1/3であった。製膜速度が速い理由の一つは、非晶質シリコン薄膜はパルス波で製膜を行っていることに対し、結晶質シリコン薄膜は連続波で製膜を行っているからである。 Compared with the amorphous silicon thin film, the crystalline silicon thin film took about 1/3 of the time required to form the same film thickness. One of the reasons why the film formation speed is high is that the amorphous silicon thin film is formed by a pulse wave, whereas the crystalline silicon thin film is formed by a continuous wave.
製膜速度が速い理由の一つは、非晶質シリコン薄膜はパルス波で製膜を行う必要があるが、結晶質シリコン薄膜は連続波で製膜を行うことができるからである。よって、同じ膜厚を製膜する場合には、結晶質シリコン薄膜のほうが短い製膜時間で製膜することができることになる。また、同じ製膜時間の製膜を行う場合には、非晶質シリコン薄膜のほうが膜厚を厚くすることができることになる。仮製膜工程S2においては、製膜室の内面につける膜厚を厚くすることで、製膜室の内面からの不純物の放出をおさえるという効果を得ることができる。 One of the reasons for the high film forming speed is that an amorphous silicon thin film needs to be formed with a pulse wave, whereas a crystalline silicon thin film can be formed with a continuous wave. Therefore, when the same film thickness is formed, the crystalline silicon thin film can be formed in a shorter film forming time. In addition, when film formation is performed for the same film formation time, the amorphous silicon thin film can be made thicker. In the temporary film forming step S2, by increasing the film thickness attached to the inner surface of the film forming chamber, it is possible to obtain an effect of suppressing the release of impurities from the inner surface of the film forming chamber.
なお、図3を用いて説明した半導体薄膜製膜工程は、クリーニング工程S1、仮製膜工程S2、半導体薄膜製膜工程S3の各工程を繰り返し行う必然性はなく、クリーニング工程S1、仮製膜工程S2の後、半導体薄膜製膜工程S3のみを繰り返し行ってもよい。 The semiconductor thin film forming process described with reference to FIG. 3 does not necessarily repeat the cleaning process S1, the temporary film forming process S2, and the semiconductor thin film forming process S3, and the cleaning process S1 and the temporary film forming process. After S2, only the semiconductor thin film forming step S3 may be repeated.
また、クリーニング工程S1、仮製膜工程S2、半導体薄膜製膜工程S3の間に、製膜室内の窒素パージ、水素プラズマ処理等の製膜室の状態を安定させるための処理を行っても良い。 Further, during the cleaning process S1, the temporary film forming process S2, and the semiconductor thin film forming process S3, a process for stabilizing the film forming chamber such as a nitrogen purge in the film forming chamber or a hydrogen plasma process may be performed. .
次に、実施例A2、比較例B2について説明する。 Next, Example A2 and Comparative Example B2 will be described.
半導体薄膜製膜工程S3で製膜する膜を、p型結晶質シリコン層、i型結晶質シリコン層、n型結晶質シリコン層とした結晶質光電変換素子を作製して、上記と同様の比較を行った。膜厚は、それぞれ、40nm、2μm、40nmとした。実施例A2として、仮製膜工程S2で結晶質シリコン薄膜を仮製膜した後に、半導体薄膜製膜工程S3で上記の結晶質シリコン光電変換素子を作製した。さらに、仮製膜工程S2で比較例B2として非晶質シリコン薄膜を仮製膜した後に、半導体薄膜製膜工程S3で上記の結晶質シリコン光電変換素子を作製した。明視野顕微鏡を用いて比較したところ、実施例A2のほうが、比較例B2よりも膜中の異物が少なかった。 A crystalline photoelectric conversion element in which a film formed in the semiconductor thin film forming step S3 is a p-type crystalline silicon layer, an i-type crystalline silicon layer, and an n-type crystalline silicon layer is manufactured, and the same comparison as above is performed. Went. The film thicknesses were 40 nm, 2 μm, and 40 nm, respectively. As Example A2, the crystalline silicon thin film was provisionally formed in the provisional film formation step S2, and then the crystalline silicon photoelectric conversion element was prepared in the semiconductor thin film formation step S3. Furthermore, after the amorphous silicon thin film was temporarily formed as Comparative Example B2 in the temporary film forming step S2, the crystalline silicon photoelectric conversion element was manufactured in the semiconductor thin film forming step S3. When compared using a bright field microscope, Example A2 had less foreign matter in the film than Comparative Example B2.
図4に、実施例A1、実施例A2、比較例B1、比較例B2の変換効率の比を示す。いずれも5サンプル作製し、変換効率の平均値をとった。実施例A1、実施例A2の値は、それぞれ比較例B1、比較例B2の変換効率を100としたときの比で示している。
実施例A1のほうが、実施例B1よりも値が大きいことから、半導体薄膜製膜工程S3において、非晶質シリコン光電変換素子を製膜した場合のほうが、結晶質シリコン光電変換素子を製膜した場合と比較して、変換効率が大きく向上することがわかった。これは、非晶質シリコン光電変換素子は半導体薄膜の膜厚が薄いため、膜中の異物によるリークがおこりやすく、変換効率への影響が大きくなるためと推測される。
FIG. 4 shows the conversion efficiency ratios of Example A1, Example A2, Comparative Example B1, and Comparative Example B2. All produced 5 samples and took the average value of conversion efficiency. The values of Example A1 and Example A2 are shown as ratios when the conversion efficiencies of Comparative Example B1 and Comparative Example B2 are 100, respectively.
Since the value of Example A1 is larger than that of Example B1, the crystalline silicon photoelectric conversion element was formed when the amorphous silicon photoelectric conversion element was formed in the semiconductor thin film formation step S3. It was found that the conversion efficiency was greatly improved compared to the case. This is presumed to be because the amorphous silicon photoelectric conversion element has a thin semiconductor thin film, so that leakage due to foreign matter in the film is likely to occur, and the influence on the conversion efficiency is increased.
本実施の形態においては、光電変換素子の製造方法について説明したが、たとえば、薄膜トランジスタなど種々の半導体装置の製造に適用することができる。 In this embodiment mode, a method for manufacturing a photoelectric conversion element has been described. However, the present invention can be applied to manufacturing various semiconductor devices such as a thin film transistor.
(第2の実施の形態)
第2の実施の形態として、半導体薄膜製膜工程において、積層型光電変換素子を形成した場合について、以下に説明する。
(Second Embodiment)
As a second embodiment, a case where a stacked photoelectric conversion element is formed in a semiconductor thin film forming step will be described below.
図5は、本実施の形態に係る積層型光電変換素子の構造を示す断面図である。ガラス基板31上に第1電極32が形成され、その上に、p型非晶質シリコン層33、i型非晶質シリコン層34、n型非晶質シリコン層35を順次積層してなる第1pin構造積層体41が形成されている。続いて、p型結晶質シリコン層36、i型結晶質シリコン層37、n型結晶質シリコン層38を順次積層してなる、第2pin構造積層体42を形成した。さらにその上に、第2電極39を形成し、積層型光電変換素子としている。第1電極32としては、透明導電膜としてSnO2を用い、第2電極39として、ZnOとAgからなる金属膜を含む積層膜を用いた。 FIG. 5 is a cross-sectional view showing the structure of the stacked photoelectric conversion element according to this embodiment. A first electrode 32 is formed on a glass substrate 31, and a p-type amorphous silicon layer 33, an i-type amorphous silicon layer 34, and an n-type amorphous silicon layer 35 are sequentially stacked thereon. A 1-pin structure laminate 41 is formed. Subsequently, a second pin structure laminate 42 in which a p-type crystalline silicon layer 36, an i-type crystalline silicon layer 37, and an n-type crystalline silicon layer 38 are sequentially laminated was formed. Further, a second electrode 39 is formed thereon to form a stacked photoelectric conversion element. As the first electrode 32, SnO 2 was used as the transparent conductive film, and as the second electrode 39, a laminated film including a metal film made of ZnO and Ag was used.
次に、図5に示した積層型光電変換素子の第1pin構造積層体41の形成方法について詳述する。製膜装置として、図1を用いて説明したプラズマCVD装置を用いた。 Next, a method for forming the first pin structure stacked body 41 of the stacked photoelectric conversion element shown in FIG. 5 will be described in detail. As the film forming apparatus, the plasma CVD apparatus described with reference to FIG. 1 was used.
p型非晶質シリコン層33、i型非晶質シリコン層34、n型非晶質シリコン層35の製膜条件は、第1の実施の形態で説明したシングル型の非晶質シリコン光電変換素子と同じである。p型非晶質シリコン層33、i型非晶質シリコン層34、およびn型非晶質シリコン層35は、同じ製膜室で連続して製膜を行った。 The film forming conditions of the p-type amorphous silicon layer 33, the i-type amorphous silicon layer 34, and the n-type amorphous silicon layer 35 are the single-type amorphous silicon photoelectric conversion described in the first embodiment. It is the same as the element. The p-type amorphous silicon layer 33, the i-type amorphous silicon layer 34, and the n-type amorphous silicon layer 35 were continuously formed in the same film forming chamber.
次に、積層型光電変換素子の第2pin構造積層体42の形成方法について詳述する。 Next, a method for forming the second pin structure stacked body 42 of the stacked photoelectric conversion element will be described in detail.
p型結晶質シリコン層36は、たとえば以下の製膜条件において形成することができる。製膜室内の圧力は、240Pa以上3600Pa以下であることが望ましく、本実施の形態では800Paとした。カソード電極の単位面積あたりのパワー密度は0.01W/cm2以上0.5W/cm2以下とすることが望ましく、本実施の形態では0.15W/cm2とした。シランガスに対する水素ガスの流量比は、100倍から300倍程度が望ましく、本実施の形態では200倍とした。製膜室内に導入される混合ガス、p型結晶質シリコン層36の厚さは、p型非晶質シリコン層33と同じである。 The p-type crystalline silicon layer 36 can be formed, for example, under the following film forming conditions. The pressure in the film forming chamber is desirably 240 Pa or more and 3600 Pa or less, and is set to 800 Pa in the present embodiment. Power density per unit area of the cathode electrode is preferably set to be 0.01 W / cm 2 or more 0.5 W / cm 2 or less, in the present embodiment was 0.15 W / cm 2. The flow rate ratio of hydrogen gas to silane gas is preferably about 100 to 300 times, and 200 times in this embodiment. The mixed gas introduced into the film forming chamber and the thickness of the p-type crystalline silicon layer 36 are the same as those of the p-type amorphous silicon layer 33.
i型結晶質シリコン層37は、たとえば以下の製膜条件において形成することができる。製膜室内の圧力は、240Pa以上3600Pa以下であることが望ましく、本実施の形態では1600Paとした。パワー密度は0.02W/cm2以上0.5W/cm2以下とすることが望ましく、本実施の形態では0.15W/cm2とした。シランガスに対する水素ガスの流量比は、30倍から100倍程度が望ましく、本実施の形態では80倍とした。i型結晶質シリコン層37の厚さは、0.5μm以上20μm以下が好ましく、本実施の形態では2μmとした。製膜室内に導入される混合ガスの種類は、非晶質シリコン光電変換層34と同じである。i型結晶質シリコン層37としては、i型結晶質シリコン薄膜または微量の不純物を含む弱p型もしくは弱n型で、光電変換機能を十分に備えているシリコン薄膜が用いられてもよく、これらの薄膜を積層したものでもよい。 The i-type crystalline silicon layer 37 can be formed, for example, under the following film forming conditions. The pressure in the film forming chamber is desirably 240 Pa or more and 3600 Pa or less, and is 1600 Pa in the present embodiment. Power density is preferably set to be 0.02 W / cm 2 or more 0.5 W / cm 2 or less, in the present embodiment was 0.15 W / cm 2. The flow rate ratio of hydrogen gas to silane gas is preferably about 30 to 100 times, and in this embodiment, 80 times. The thickness of the i-type crystalline silicon layer 37 is preferably 0.5 μm or more and 20 μm or less, and 2 μm in this embodiment. The kind of mixed gas introduced into the film forming chamber is the same as that of the amorphous silicon photoelectric conversion layer 34. As the i-type crystalline silicon layer 37, an i-type crystalline silicon thin film or a silicon thin film having a weak p-type or weak n-type containing a small amount of impurities and sufficiently having a photoelectric conversion function may be used. The thin film may be laminated.
n型結晶質シリコン層38は、たとえば以下の製膜条件において形成することができる。製膜室内の圧力、パワー密度、シランガスに対する水素ガスの流量比、厚さはn型非晶質シリコン層35と同じである。混合ガスとして、シラン、水素、フォスフィンを含むガスを使用した。 The n-type crystalline silicon layer 38 can be formed, for example, under the following film forming conditions. The pressure in the deposition chamber, the power density, the flow rate ratio of hydrogen gas to silane gas, and the thickness are the same as those of the n-type amorphous silicon layer 35. A gas containing silane, hydrogen, and phosphine was used as a mixed gas.
p型結晶質シリコン層36、結晶質シリコン光電変換層37、およびn型結晶質シリコン層38は、同じ製膜室で連続して製膜を行った。 The p-type crystalline silicon layer 36, the crystalline silicon photoelectric conversion layer 37, and the n-type crystalline silicon layer 38 were continuously formed in the same film forming chamber.
次に、第2の実施の形態を、実施例A3、及び比較例B3を用いて具体的に説明する。実施例A3と比較例B3の違いは、仮製膜工程S2において仮製膜する膜が、結晶性シリコン薄膜であるか、非晶質シリコン薄膜であるかである。 Next, the second embodiment will be specifically described using Example A3 and Comparative Example B3. The difference between Example A3 and Comparative Example B3 is whether the film to be temporarily formed in the temporary film forming step S2 is a crystalline silicon thin film or an amorphous silicon thin film.
クリーニング工程S1は、第1の実施の形態において説明したものと同じである。 The cleaning step S1 is the same as that described in the first embodiment.
その後、仮製膜工程S2において、ダミー基板を入れて、実施例A3は結晶性シリコン薄膜を仮製膜し、比較例B3は非晶質シリコン薄膜を仮製膜した。それぞれの製膜条件、膜厚は、第1の実施の形態における実施例A1、比較例B1と同じである。 Then, in temporary film-forming process S2, a dummy substrate was put, Example A3 preliminarily formed the crystalline silicon thin film, and Comparative Example B3 preliminarily formed the amorphous silicon thin film. The respective film forming conditions and film thicknesses are the same as those in Example A1 and Comparative Example B1 in the first embodiment.
その後、半導体薄膜製膜工程S3において、実施例A3、比較例B3のいずれも、図5の積層型光電変換素子を構成する半導体薄膜の製膜を行った。基板として、第1電極層32が形成されたガラス基板を用いた。半導体薄膜の製膜後、第2電極層39を形成し、積層型光電変換素子とし、変換効率の測定を行った。基板を変えて、半導体薄膜の製膜、第2電極層39の形成、変換効率の測定を繰り返し行った。 Thereafter, in the semiconductor thin film forming step S3, the semiconductor thin film forming the stacked photoelectric conversion element of FIG. 5 was formed in both Example A3 and Comparative Example B3. A glass substrate on which the first electrode layer 32 was formed was used as the substrate. After the formation of the semiconductor thin film, the second electrode layer 39 was formed to obtain a stacked photoelectric conversion element, and the conversion efficiency was measured. By changing the substrate, the formation of the semiconductor thin film, the formation of the second electrode layer 39, and the measurement of the conversion efficiency were repeated.
図6に、実施例A3の半導体薄膜を製膜した製膜回数と、第2電極層を形成し積層型光電変換素子としたときの変換効率を示し、図7に、比較例B3の半導体薄膜を製膜した製膜回数と、そのときの変換効率を示す。変換効率は、ほぼ安定した値となったときを基準値100とし、基準値に対する比率で示している。図6、図7より、実施例A3では、4回目の製膜でほぼ基準値の変換効率が得られているが、比較例B3では、基準値の変換効率が得られるまでに9回かかっていることがわかる。実施例A3と、比較例B3とを比較することにより、仮製膜工程S2において、非晶質シリコン薄膜ではなく、結晶質シリコン薄膜の仮製膜を行ったほうが、基準値の変換効率が得られるまでに必要な製膜回数が少ないことがわかる。 FIG. 6 shows the number of times of forming the semiconductor thin film of Example A3 and the conversion efficiency when the second electrode layer is formed to form a stacked photoelectric conversion element. FIG. 7 shows the semiconductor thin film of Comparative Example B3. The number of times of film formation and the conversion efficiency at that time are shown. The conversion efficiency is shown as a ratio with respect to the reference value with the reference value 100 when the value is almost stable. From FIG. 6 and FIG. 7, in Example A3, the conversion efficiency of the reference value is almost obtained by the fourth film formation, but in Comparative Example B3, it takes 9 times until the conversion efficiency of the reference value is obtained. I understand that. By comparing Example A3 with Comparative Example B3, the conversion efficiency of the reference value can be obtained by performing the temporary film formation of the crystalline silicon thin film instead of the amorphous silicon thin film in the temporary film formation step S2. It can be seen that the number of film formations required to be completed is small.
比較例B3で、1回目から9回目に製膜した半導体薄膜の光学顕微鏡観察を行ったところ、膜中に多くの異物を含んでいることがわかった。非晶質シリコン薄膜は、結晶性シリコン薄膜と比較して、製膜室の主な構成部材であるステンレス鋼との密着性が低い。よって、構成部材から剥離した仮製膜時の膜が、半導体薄膜の中に取り込まれたと考えられる。さらに、特に多くの異物が確認された3回目から6回目の積層型光電変換素子の変換効率の各成分の分析を行ったところ、開放電圧(Voc)の値が低く、膜中の異物により、第1電極と第2電極の間で微小リークがおこっていると推測される。 In Comparative Example B3, when the semiconductor thin film formed from the first time to the ninth time was observed with an optical microscope, it was found that the film contained many foreign substances. The amorphous silicon thin film has lower adhesion to stainless steel, which is the main component of the film forming chamber, as compared to the crystalline silicon thin film. Therefore, it is considered that the film at the time of temporary film peeling from the constituent member was taken into the semiconductor thin film. Furthermore, analysis of each component of the conversion efficiency of the 3rd to 6th stacked photoelectric conversion elements in which a large number of foreign matters were confirmed showed that the open-circuit voltage (Voc) value was low, and foreign matter in the film caused It is estimated that a minute leak occurs between the first electrode and the second electrode.
なお、本実施の形態においては、積層型光電変換素子の場合について述べたが、第1、第2、第3のpin構造体からなるトリプル型の光電変換素子でもよい。 Note that although the case of a stacked photoelectric conversion element has been described in this embodiment mode, a triple photoelectric conversion element including first, second, and third pin structures may be used.
また、積層型光電変換素子の各構造体の間に中間層を挿入してもよい。中間層の材料としては、SiN、SiC、ZnO等をあげることができる。仮製膜工程S2において仮製膜する膜が、非晶質シリコン薄膜ではなく結晶質シリコン薄膜にしたことによる変換効率の変化は、中間層を挿入した場合により大きな向上が得られた。特に、中間層としてZnOを用いた場合に、より大きな向上が得られた。これは、半導体薄膜に異物があった場合、第1電極と第2電極がつながることで発生していた微小リークが、第1電極中間層、第2電極と中間層がつながることでも発生することになるため、異物による影響を受けやすくなるためと推測される。 Further, an intermediate layer may be inserted between each structure of the stacked photoelectric conversion element. Examples of the material for the intermediate layer include SiN, SiC, ZnO, and the like. The change in conversion efficiency due to the fact that the film to be temporarily formed in the provisional film forming step S2 is not a amorphous silicon thin film but a crystalline silicon thin film, greatly improved when the intermediate layer was inserted. In particular, when ZnO was used as the intermediate layer, a greater improvement was obtained. This is because, when there is a foreign object in the semiconductor thin film, the minute leak that occurs when the first electrode and the second electrode are connected also occurs when the first electrode intermediate layer and the second electrode and intermediate layer are connected. Therefore, it is presumed that it is easily affected by foreign matter.
本実施の形態においては、光電変換素子の製造方法について説明したが、たとえば、薄膜トランジスタなど種々の半導体装置の製造に適用することができる。 In this embodiment mode, a method for manufacturing a photoelectric conversion element has been described. However, the present invention can be applied to manufacturing various semiconductor devices such as a thin film transistor.
以上、具体的に説明を行ったが、本発明はそれらに限定されるものではない。レーザ等を用いて集積を行った、集積型光電変換素子についても同様の効果を得ることができる。また、上述した実施の形態に開示された技術的手段を適宜組み合わせて得られる実施形態についても、本発明の技術的範囲に含まれる。 Although specific description has been given above, the present invention is not limited to them. The same effect can be obtained for an integrated photoelectric conversion element that is integrated using a laser or the like. Further, embodiments obtained by appropriately combining the technical means disclosed in the above-described embodiments are also included in the technical scope of the present invention.
本発明に係る半導体装置の製造方法は、プラズマCVD装置を用いた半導体装置の製造に広く適用することができる。
The method for manufacturing a semiconductor device according to the present invention can be widely applied to the manufacture of a semiconductor device using a plasma CVD apparatus.
1 製膜室
2 カソード電極
21 シャワープレート
22 母材
3 アノード電極
4 ガス供給装置
5 ガス配管
6 ガス供給孔
7 交流電源
8 整合回路
9 排気配管
10 真空ポンプ
11 基板
12 ヒータ
13 ヒータ電源
30 基板
31 ガラス基板
32 第1電極
33 p型非晶質シリコン層
34 i型非晶質シリコン層
35 n型非晶質シリコン層
36 p型結晶質シリコン層
37 i型結晶質シリコン層
38 n型結晶質シリコン層
39 第2電極
41 第1pin構造積層体
42 第2pin構造積層体
DESCRIPTION OF SYMBOLS 1 Film forming room 2 Cathode electrode 21 Shower plate 22 Base material 3 Anode electrode 4 Gas supply device 5 Gas piping 6 Gas supply hole 7 AC power supply 8 Matching circuit 9 Exhaust piping 10 Vacuum pump 11 Substrate 12 Heater 13 Heater power supply 30 Substrate 31 Glass Substrate 32 First electrode 33 p-type amorphous silicon layer 34 i-type amorphous silicon layer 35 n-type amorphous silicon layer 36 p-type crystalline silicon layer 37 i-type crystalline silicon layer 38 n-type crystalline silicon layer 39 2nd electrode 41 1st pin structure laminated body 42 2nd pin structure laminated body
Claims (7)
前記クリーニング工程の後、前記製膜室で結晶質シリコン薄膜の仮製膜を行う仮製膜工程と、
前記仮製膜工程の後、前記製膜室で半導体薄膜の積層膜の製膜を行う半導体薄膜製膜工程を有する、半導体装置の製造方法。 A cleaning process for cleaning the inside of the film forming chamber of the plasma CVD apparatus;
After the cleaning step, a temporary film forming step of performing a temporary film formation of the crystalline silicon thin film in the film forming chamber;
A method for manufacturing a semiconductor device, comprising: a semiconductor thin film forming step of forming a laminated film of semiconductor thin films in the film forming chamber after the temporary film forming step.
前記光電変換素子は、第1構造体、第2構造体からなる積層型光電変換素子である請求項2から4のいずれかに記載の半導体装置の製造方法。 The semiconductor thin film forming step is a step of forming a photoelectric conversion element having a laminated structure,
The method for manufacturing a semiconductor device according to claim 2, wherein the photoelectric conversion element is a stacked photoelectric conversion element including a first structure and a second structure.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011166646A JP2013030664A (en) | 2011-07-29 | 2011-07-29 | Manufacturing method of semiconductor device using plasma CVD apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011166646A JP2013030664A (en) | 2011-07-29 | 2011-07-29 | Manufacturing method of semiconductor device using plasma CVD apparatus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2013030664A true JP2013030664A (en) | 2013-02-07 |
Family
ID=47787415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011166646A Withdrawn JP2013030664A (en) | 2011-07-29 | 2011-07-29 | Manufacturing method of semiconductor device using plasma CVD apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2013030664A (en) |
-
2011
- 2011-07-29 JP JP2011166646A patent/JP2013030664A/en not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI466175B (en) | Semiconductor layer manufacturing method and semiconductor layer manufacturing apparatus and semiconductor device manufactured by using the same | |
| JP5259189B2 (en) | Manufacturing method of silicon-based thin film photoelectric conversion device | |
| WO2007148569A1 (en) | Plasma processing apparatus, plasma processing method and photoelectric conversion element | |
| JP6316824B2 (en) | Method for manufacturing solar cell having thin film | |
| WO2007105412A1 (en) | Method of seasoning film-forming apparatus | |
| WO2010009598A1 (en) | Transparent conductive oxide pile preparing method | |
| JP6609324B2 (en) | Method for manufacturing photoelectric conversion device | |
| CN112725762A (en) | Method for cleaning deposited film in cavity of film deposition process cavity | |
| US20090090384A1 (en) | Cleaning method of apparatus for depositing metal containing film | |
| CN103715070A (en) | Method for adhesive magnetron sputtering thick film | |
| CN116093205B (en) | A method for preparing a tunneling oxide passivation layer, a TOPCon battery and the preparation method thereof. | |
| JP5520834B2 (en) | Method for forming passivation film and method for manufacturing solar cell element | |
| US20140154415A1 (en) | Method for manufacturing silicon-containing film | |
| JP2013030664A (en) | Manufacturing method of semiconductor device using plasma CVD apparatus | |
| US8778464B2 (en) | Method of removing contamination from a reactor | |
| CN101235488A (en) | Technique for forming thin films on substrates placed outside of radio frequency plasma | |
| CN101480111A (en) | Plasma processing apparatus, plasma processing method, and photoelectric conversion element | |
| JP2013041909A (en) | Method for manufacturing thin film solar cell and method for adjusting film formation chamber of plasma cvd apparatus | |
| CN113481486A (en) | Film coating method | |
| JP2007519245A (en) | Method for producing silicon solar cell with microcrystalline silicon layer | |
| JP3149859U (en) | Plasma processing equipment | |
| JPH1041237A (en) | Film forming equipment and solar cells | |
| JP2010225751A (en) | Atomic layer growth equipment | |
| US20140342489A1 (en) | Method of manufacturing silicon-containing film and method of manufacturing photovoltaic device | |
| JP2001226776A (en) | Method of manufacturing thin film forming apparatus by plasma discharge and shower electrode for the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20130131 |
|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20141007 |