[go: up one dir, main page]

JP2013030510A - 固体撮像装置およびその製造方法、並びに電子情報機器 - Google Patents

固体撮像装置およびその製造方法、並びに電子情報機器 Download PDF

Info

Publication number
JP2013030510A
JP2013030510A JP2011163613A JP2011163613A JP2013030510A JP 2013030510 A JP2013030510 A JP 2013030510A JP 2011163613 A JP2011163613 A JP 2011163613A JP 2011163613 A JP2011163613 A JP 2011163613A JP 2013030510 A JP2013030510 A JP 2013030510A
Authority
JP
Japan
Prior art keywords
region
conductivity type
imaging device
solid
state imaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011163613A
Other languages
English (en)
Other versions
JP5508355B2 (ja
Inventor
Takefumi Konishi
武文 小西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2011163613A priority Critical patent/JP5508355B2/ja
Priority to CN201280037073.7A priority patent/CN103688360A/zh
Priority to EP12818090.8A priority patent/EP2737533A1/en
Priority to US14/234,798 priority patent/US20140151753A1/en
Priority to PCT/JP2012/003402 priority patent/WO2013014840A1/en
Priority to TW101126844A priority patent/TW201310629A/zh
Publication of JP2013030510A publication Critical patent/JP2013030510A/ja
Application granted granted Critical
Publication of JP5508355B2 publication Critical patent/JP5508355B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/014—Manufacture or treatment of image sensors covered by group H10F39/12 of CMOS image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/199—Back-illuminated image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H10F39/80373—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor characterised by the gate of the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H10F39/8067—Reflectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/813—Electronic components shared by multiple pixels, e.g. one amplifier shared by two pixels

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】半導体基板の、光電変換素子が形成された一方の面とは反対側の他方の面から入射した光を一方の面に形成した反射膜により効率よく反射させることができ、これにより感度向上した固体撮像装置を実現する。
【解決手段】固体撮像装置１００ａにおいて、第１導電型の半導体基板１００内に形成され、入射光の光電変換により信号電荷を生成する光電変換素子ＰＤ１およびＰＤ２と、該半導体基板１００の第１主面上に形成され、該光電変換素子ＰＤ１およびＰＤ２で生成された信号電荷を転送する転送トランジスタＴｔ１およびＴｔ２とを備え、該転送トランジスタのゲート電極１０７を、該光電変換素子を構成する電荷蓄積領域１０２の第１主面側の表面を覆うよう形成し、該転送ゲート電極１０７をポリシリコン層１０７ａとその表面を覆う高融点金属シリサイド層からなる反射膜１０７ｂにより構成した。
【選択図】図２

Description

本発明は、固体撮像装置およびその製造方法、並びに電子情報機器に関し、特に、半導体基板の一方の面に入射した被写体からの入射光を半導体基板内で光電変換素子により光電変換した後に、光電変換により得られた信号電荷を該半導体基板の他方の面側で電気信号に変換することにより撮像する固体撮像装置およびその製造方法、並びに、このような固体撮像装置を搭載した電子情報機器に関するものである。
近年、高感度の固体撮像装置として、基板の裏面側から入射光が入射される固体撮像装置の開発が進められている。このタイプの固体撮像装置は、シリコン基板の表面側に回路素子や配線層等を形成し、シリコン基板の裏面側より光を入射させて撮像を行うよう構成したものである。
例えば、特許文献１には、このような従来の固体撮像装置（ＣＭＯＳイメージセンサ）が開示されている。
図１３は、この文献に開示の固体撮像装置を説明する図である。
この固体撮像装置１では、半導体基板１１には画素を分離する画素分離領域１２が形成されている。上記半導体基板１１には、例えばシリコン基板が用いられる。また、画素分離領域１２は、例えばｐ型ウエル領域で形成されている。上記画素分離領域１２によって区分される領域には、光電変換部２１が形成されている。光電変換部２１の光入射側（図面で光電変換部２１の下部側）には、ホール蓄積層２２が形成されている。このホール蓄積層２２は、例えばｐ＋領域で形成されている。また、上記光電変換部２１の光入射側とは反対側（図面で光電変換部２１の上部側）にはホール蓄積層２３が形成され、その下層にはｎ型ウエル領域（ｎ型電荷蓄積領域）２４が形成されている。このホール蓄積層２３は、例えばｐ＋領域で形成されている。また、光電変換部２１上にはゲート絶縁膜３１を介してゲート電極（例えば転送ゲート）３２が形成されている。また、該半導体基板１１におけるゲート電極３２の一端側にはｎ＋領域２５が形成されている。
上記ゲート電極３２上にはコンタクト部４１が接続され、上記画素分離領域１２上にはコンタクト部４２が接続されるとともに、上記光電変換部２１上には上記ゲート絶縁膜３１を介して上記コンタクト部４１、４２と同様なコンタクト部からなる反射層４３が形成されている。また、図示はしていない信号回路部の他のトランジスタ（例えば、ゲート電極、ソース・ドレイン領域等）に接続するコンタクト部も形成されている。上記ゲート絶縁膜３１、ゲート電極３２上には絶縁膜８１が形成され、上記各コンタクト部はこの絶縁膜８１に形成された孔９１、９２、９３等に、例えば導電体を埋め込むことで形成されている。
上記反射層４３は、上記光電変換部２１を透過した光を上記光電変換部２１側に反射するものである必要がある。例えば、少なくとも近赤外光、赤外光等の長波長領域の光を上記光電変換部２１側に反射するものからなる。上記反射層４３は、上記長波長領域の光とともに、それよりも短い波長の光、例えば可視光や、さらに近紫外光、紫外光等も反射するものであってもよい。このような特性を有する材料の一例として、タングステン層がある。
さらに、上記各コンタクト部４１、４２や上記反射層４３に接続する第１配線５１〜５３が形成されている。
上記第１配線５１〜５３には、例えばビア５４〜５６を介して第２配線６１〜６３が接続されている。同様に、上記第２配線６１〜６３には、例えばビア６４〜６６を介して第３配線７１〜７３が接続されている。
また、上記各配線層を被覆するように、前記絶縁膜８１を含む絶縁膜８０が形成されている。この絶縁膜８０は、配線形成に応じて、複数層の絶縁膜で形成されているものである。また、上記半導体基板１１の光入射側とは反対側には、図示はしていないが、選択トランジスタ、リセットトランジスタ、増幅トランジスタ等のトランジスタ群や、上記第１配線５１〜５３、ビア５４〜５６、第２配線６１〜６３、ビア６４〜６６、第３配線７１〜７３等の配線層からなる信号回路部が形成されている。
特許第４５２５６７１号明細書
以上説明した特許文献１に開示の固体撮像装置１では、半導体基板１１の光入射面である一方の面とは反対側の他方の面上に転送ゲート電極３２と反射膜４３とを備えることにより、一方の面より入射した光が半導体基板１１を透過して他方の面側の配線層領域に漏れることを防ぎ、入射光を有効に光電変換し、感度向上を可能としている。
しかしながら、従来の技術では、転送ゲート電極３２と反射層４３の間に空隙が存在し、前記空隙を通じて光が洩れてしまい、効率低下の原因となっている。
本発明は、上記のような問題点を解決するためになされたものであり、半導体基板内の光電変換素子が形成された一方の面とは反対側の他方の面から入射した光を、一方の面の上方に形成した反射膜により効率よく反射させることで感度向上を実現することができる固体撮像装置およびその製造方法、並びに電子情報機器を得ることを目的とする。
本発明に係る固体撮像装置は、第１導電型の半導体基板内に形成され、入射光を光電変換することにより信号電荷を生成する光電変換素子を有し、該光電変換素子で生成された信号電荷を信号処理により画像信号に変換して出力する固体撮像装置であって、該半導体基板の第１主面上に形成され、該光電変換素子で生成された信号電荷を該光電変換素子の外部へ転送する転送トランジスタを備え、該転送トランジスタは、該第１主面上で該転送トランジスタが占める領域から該第１主面上で該光電変換素子が占める領域に跨ってこれらの領域の上方を覆うよう配置されたゲート電極を有し、該転送トランジスタのゲート電極を構成する少なくとも１つの層の少なくとも一部が反射膜により構成されている、あるいは、該ゲート電極上の少なくとも一部の領域に反射膜が形成されている、そのことにより上記目的が達成される。
本発明は、上記固体撮像装置において、前記光電変換素子は、前記第１主面とは反対側の前記半導体基板の第２主面から取り込んだ入射光を光電変換する第２導電型の光電変換領域と、該第２導電型の光電変換領域での光電変換により生成された信号電荷を該第１主面側で蓄積する第２導電型の電荷蓄積領域とを有し、該転送トランジスタのゲート電極は、該第２導電型の電荷蓄積領域の該第１主面側の面の上方を覆うよう形成されていることが好ましい。
本発明は、上記固体撮像装置において、前記光電変換素子から転送されてきた信号電荷を蓄積する第２導電型の信号電荷蓄積部と、該第２導電型の電荷蓄積領域から該第２導電型の信号電荷蓄積部に該信号電荷を転送する転送経路を含む第１導電型の電荷転送領域とを備え、該第２導電型の電荷蓄積領域と該第２導電型の信号電荷蓄積部とが該第１導電型の電荷転送領域を挟んで隔てて配置されていることが好ましい。
本発明は、上記固体撮像装置において、前記第２導電型の電荷蓄積領域と前記第２導電型の信号電荷蓄積部との間隔は、短チャネル効果が実質的に生じない最小の距離以上であり、かつ、該固体撮像装置における画素の集積度から許容される最大の距離以下であることが好ましい。
本発明は、上記固体撮像装置において、前記第２導電型の電荷蓄積領域と前記第２導電型の信号電荷蓄積部との間隔は、０．２μｍ〜１．０μｍの範囲内であることが好ましい。
本発明は、上記固体撮像装置において、前記第１導電型の半導体基板内に形成された第１導電型のウェル領域と、該第２導電型の電荷蓄積領域の前記第１主面側に該第２導電型の電荷蓄積領域を覆うよう形成した第１導電型の表面半導体領域とを備え、該第１導電型の表面半導体領域は、該第１導電型の電荷転送領域の不純物濃度を超え、かつ該第１導電型のウェル領域の不純物濃度以下の不純物濃度を有することが好ましい。
本発明は、上記固体撮像装置において、前記第１導電型のウェル領域は、前記第２導電型の電荷蓄積領域、前記第１導電型の電荷転送領域および前記第２導電型の信号電荷蓄積部を構成する領域を囲むよう形成されていることが好ましい。
本発明は、上記固体撮像装置において、前記転送トランジスタのゲート電極は、前記第１主面上で前記第１導電型のウェル領域が占める領域を覆うよう形成されていることが好ましい。
本発明は、上記固体撮像装置において、前記転送トランジスタのゲート電極は、ポリシリコン層と、その表面に前記反射膜として形成された高融点金属シリサイド層とを含む多層構造を有することが好ましい。
本発明は、上記固体撮像装置において、前記転送トランジスタのゲート電極の高融点金属シリサイド層を構成する高融点金属材料は、タングステン、コバルト、チタン、モリブデン、ハフニウム、プラチナあるいはニッケルであることが好ましい。
本発明は、上記固体撮像装置において、前記転送トランジスタのゲート電極は、ポリシリコン層と、その表面に前記反射膜として形成された金属層とを含む多層構造を有することが好ましい。
本発明は、上記固体撮像装置において、前記転送トランジスタのゲート電極の金属層を構成する金属材料は、タングステン、コバルト、チタン、モリブデン、ハフニウム、プラチナあるいはニッケルであることが好ましい。
本発明は、上記固体撮像装置において、前記転送トランジスタのゲート電極は、ポリシリコン層と、その表面に形成された高融点金属シリサイド層と、該高融点金属シリサイド層の表面に形成された金属層とを含む多層構造を有し、該高融点金属シリサイド層および該金属層は前記反射膜として形成されていることが好ましい。
本発明は、上記固体撮像装置において、前記転送トランジスタのゲート電極の高融点金属シリサイド層を構成する高融点金属材料は、タングステン、コバルト、チタン、モリブデン、ハフニウム、プラチナあるいはニッケルであり、前記転送トランジスタのゲート電極の金属層を構成する金属材料は、タングステン、コバルト、チタン、モリブデン、ハフニウム、プラチナあるいはニッケルであることが好ましい。
本発明は、上記固体撮像装置において、前記転送トランジスタのゲート電極は、高融点金属層からなる単層構造を有することが好ましい。
本発明は、上述した本発明に係る上記固体撮像装置を製造する方法であって、前記光電変換素子を前記第１導電型の半導体基板内に形成する工程と、該第１導電型の半導体基板の前記第１主面側に前記転送トランジスタを形成する工程とを含み、該転送トランジスタを形成する工程は、該転送トランジスタのゲート電極の構成材料を該第１主面上に堆積する工程と、堆積したゲート電極の構成材料を選択的にエッチングして、該第１主面上で該転送トランジスタが占める領域から該第１主面上で該光電変換素子が占める領域に跨ってこれらの領域の上方を覆うようゲート電極を形成する工程とを含み、該ゲート電極を形成する工程が、該ゲート電極を構成する少なくとも１つの層の少なくとも一部として前記反射膜を形成する工程を含む、あるいは、前記固体撮像装置を製造する方法が、該転送トランジスタのゲート電極上の少なくとも一部の領域に前記反射膜を形成する工程を含むものであり、そのことにより上記目的が達成される。
本発明は、上述した本発明に係る固体撮像装置を製造する方法において、前記光電変換素子を前記第１導電型の半導体基板内に形成する工程と、該第１導電型の半導体基板の前記第１主面側に前記転送トランジスタを形成する工程とを含み、該転送トランジスタを形成する工程は、該転送トランジスタのゲート電極の構成材料を該第１主面上に堆積する工程と、堆積したゲート電極の構成材料を選択的にエッチングして、該第１主面上で該転送トランジスタが占める領域から該第１主面上で該光電変換素子が占める領域に跨ってこれらの領域の上方を覆うようゲート電極を形成する工程と、前記転送トランジスタのゲート電極をマスクとしてイオン注入を行って前記第２導電型の信号電荷蓄積部を形成する工程とを含むものであり、そのことにより上記目的が達成される。
本発明は、上記固体撮像装置の製造方法において、前記光電変換素子を前記第１導電型の半導体基板内に形成する工程と、該第１導電型の半導体基板の前記第１主面側に前記転送トランジスタを形成する工程とを含み、前記光電変換素子を形成する工程は、前記第１導電型の半導体基板内に前記第２導電型の電荷蓄積領域を形成する工程と、前記第２導電型の電荷蓄積領域の前記第１主面側に該第２導電型の電荷蓄積領域を覆うよう前記第１導電型の表面半導体領域を形成する工程とを含み、前記第２導電型の電荷蓄積領域と該第１導電型の表面半導体領域とは、同一のイオン注入マスクを用いた不純物導入により形成するものであり、そのことにより上記目的が達成される。
本発明は、上述した本発明に係る固体撮像装置を製造する方法であって、前記光電変換素子を前記第１導電型の半導体基板内に形成する工程と、該第１導電型の半導体基板の前記第１主面側に前記転送トランジスタを形成する工程とを含み、前記転送トランジスタを形成する工程は、前記ポリシリコン層を該第１主面上に堆積する工程と、堆積したポリシリコン層を選択的にエッチングして、該第１主面上で該転送トランジスタが占める領域から該第１主面上で該光電変換素子が占める領域に跨ってこれらの領域の上方を覆うようポリシリコンゲート層を形成する工程と、該ポリシリコンゲート層の表面に高融点金属シリサイド層を形成する工程とを含むものであり、そのことにより上記目的が達成される。
本発明は、上述した本発明に係る固体撮像装置を製造する方法であって、前記光電変換素子を前記第１導電型の半導体基板内に形成する工程と、該第１導電型の半導体基板の前記第１主面側に前記転送トランジスタを形成する工程とを含み、前記転送トランジスタを形成する工程は、前記ポリシリコン層を該第１主面上に堆積する工程と、堆積したポリシリコン層を選択的にエッチングして、該第１主面上で該転送トランジスタが占める領域から該第１主面上で該光電変換素子が占める領域に跨ってこれらの領域の上方を覆うようポリシリコンゲート層を形成する工程と、該ポリシリコンゲート層の表面に金属層を形成する工程とを含むものであり、そのことにより上記目的が達成される。
本発明は、上述した本発明に係る固体撮像装置を製造する方法であって、前記光電変換素子を前記第１導電型の半導体基板内に形成する工程と、該第１導電型の半導体基板の前記第１主面側に前記転送トランジスタを形成する工程とを含み、前記転送トランジスタを形成する工程は、前記ポリシリコン層、高融点金属シリサイド層および金属層を順次該第１主面上に堆積する工程と、堆積したポリシリコン層、高融点金属シリサイド層および金属層を選択的にエッチングして、該第１主面上で該転送トランジスタが占める領域から該第１主面上で該光電変換素子が占める領域に跨ってこれらの領域の上方を覆うよう、ポリシリコン層、高融点金属シリサイド層および金属層を含む多層構造のゲート電極を形成する工程とを含むものであり、そのことにより上記目的が達成される。
本発明は、上述した本発明に係る固体撮像装置を製造する方法であって、前記光電変換素子を前記第１導電型の半導体基板内に形成する工程と、該第１導電型の半導体基板の前記第１主面側に前記転送トランジスタを形成する工程とを含み、該転送トランジスタを形成する工程は、前記高融点金属層を該第１主面上に形成する工程と、形成した高融点金属層を選択的にエッチングして、該第１主面上で該転送トランジスタが占める領域から該第１主面上で該光電変換素子が占める領域に跨ってこれらの領域を覆うよう高融点金属層からなるゲート電極を形成する工程とを含むものであり、そのことにより上記目的が達成される。
本発明に係る電子情報機器は、上述した本発明に係る固体撮像装置を含むものであり、そのことにより上記目的が達成される。
次に作用について説明する。
本発明においては、転送トランジスタのゲート電極を、半導体基板の第１主面上で該転送トランジスタが占める領域から該第１主面上で光電変換素子が占める領域に跨ってこれらの領域の上方を覆うよう形成し、該転送トランジスタのゲート電極を構成する少なくとも１つの層の少なくとも一部を反射膜により構成している、あるいは該転送トランジスタのゲート電極上の少なくとも一部の領域に反射膜を形成しているので、半導体基板の第１主面とは反対側の第２主面側から入射して半導体基板を通過した光が、この転送ゲート電極の反射膜で反射されて再度基板内部に戻ることとなり、半導体基板の第１主面上で該転送トランジスタが占める領域と該第１主面上で該光電変換素子が占める領域との間から漏れるのが低減されて、入射光の有効利用が可能となる。
さらに、本発明においては、転送トランジスタのゲート電極を、光電変換素子の第２導電型の電荷蓄積領域の第１主面を覆うよう形成しているので、光電変換素子の第２導電型の電荷蓄積領域が転送トランジスタのゲート電極の形成プロセスでのプラズマエッチングによるダメージを受けることがなく、結晶欠陥に起因するノイズ電荷の発生を抑えることができる。このため、第２導電型の電荷蓄積領域の表面領域に形成する第１導電型の半導体領域の不純物濃度を低くすることができ、この第２導電型の電荷蓄積領域に隣接する第１導電型の電荷転送領域の不純物濃度の低く抑えることができる。これにより第１導電型の電荷転送領域でのポテンシャルレベルの変動量を大きくすることができ、電荷転送効率を高めることができる。
また、信号電荷蓄積部以外の半導体基板内の不純物領域を全て、転送トランジスタのゲート電極形成前に形成するので、信号電荷蓄積部以外の半導体基板内の不純物領域は、転送ゲート電極の形成時のプラズマエッチングのダメージを受けていない状態で形成されることとなり、良好な結晶性を確保することができ、リーク電流などの特性劣化の原因を排除することができる。
以上のように、本発明によれば、半導体基板内の光電変換素子が形成された一方の面とは反対側の他方の面から入射した光を、一方の面の上方に形成した反射膜により効率よく反射させることにより感度向上を実現する固体撮像装置およびその製造方法、並びにこのような固体撮像装置を搭載した電子情報機器を得ることができる。
図１は、本発明の実施形態１による固体撮像装置を説明する図であり、図１（ａ）は固体撮像装置の全体構成を概略的に示し、図１（ｂ）はこの固体撮像装置における画素を構成する回路を示す図である。 図２は、本発明の実施形態１による固体撮像装置を説明する平面図であり、図２（ａ）は、素子分離領域に対する不純物注入領域の配置を示し、図２（ｂ）は素子分離領域に対する転送ゲート電極およびコンタクト部の配置を示している。 図３は、本発明の実施形態１による固体撮像装置を説明する図であり、図２（ｂ）のＡ−Ａ’線における断面図を示している。 図４は、本発明の実施形態１による固体撮像装置の動作を説明する図であり、図４（ａ）は、半導体基板の光入射面から光電変換素子を介して信号電荷蓄積部に至る経路での電荷蓄積期間のポテンシャル分布を示し、図４（ｂ）は、該経路での電荷転送期間のポテンシャル分布を示している。 図５は、本発明の実施形態１による固体撮像装置を製造する方法を説明する図であり、図５（ａ）〜図５（ｅ）は、光電変換素子の形成工程および転送ゲート電極を構成するポリシリコン層の形成工程を説明する断面図を示している。 図６は、本発明の実施形態１による固体撮像装置を製造する方法を説明する図であり、図６（ａ）〜図６（ｅ）は、転送ゲート電極を構成する反射膜の形成工程を説明する断面図を示している。 図７は、本発明の実施形態２による固体撮像装置を説明する図であり、図２（ｂ）のＡ−Ａ’線に相当する部分の断面図を示している。 図８は、本発明の実施形態３による固体撮像装置を説明する図であり、図２（ｂ）のＡ−Ａ’線に相当する部分の断面図を示している。 図９は、本発明の実施形態４による固体撮像装置を説明する図であり、図２（ｂ）のＡ−Ａ’線に相当する部分の断面図を示している。 図１０は、本発明の実施形態５による固体撮像装置を説明する平面図であり、図１０（ａ）は、素子分離領域に対する不純物注入領域の配置を示し、図１０（ｂ）は素子分離領域に対する転送ゲート電極およびコンタクト部の配置を示している。 図１１は、本発明の実施形態５による固体撮像装置を説明する図であり、図１０（ｂ）のＡ−Ａ’線における断面図を示している。 図１２は、本発明の実施形態６として、実施形態１ないし５のいずれかの固体撮像装置を撮像部に用いた電子情報機器の概略構成例を示すブロック図である。 図１３は、特許文献１に開示のＣＭＯＳイメージセンサを説明する図である。
以下、本発明の実施形態について図面を参照しながら説明する。
（実施形態１）
図１は、本発明の実施形態１による固体撮像装置を説明する図であり、図１（ａ）はこの固体撮像装置の全体構成を概略的に示し、図１（ｂ）はこの固体撮像装置における画素を構成する回路を示す図である。
この実施形態１の固体撮像装置１００ａは、行列状に配列した複数の画素を含む画素部１５１と、該画素部１５１における水平方向の画素列である画素行を選択する垂直走査回路１５３と、選択された画素行の各画素からのアナログ画素信号を信号処理によりデジタル画素信号に変換して保持するＡＤ変換部を含む信号処理回路１５４とを有している。この固体撮像装置１００ａは、信号処理回路１５４が各画素のデジタル画素信号を順次水平信号線１５５に出力するよう該信号処理回路１５４に走査信号を出力する水平走査回路１５２と、水平信号線１５５に出力されたデジタル画素信号を固体撮像装置１００ａの外部に出力する出力部１５７とを有している。さらにこの固体撮像装置１００ａは、該垂直走査回路１５３、該水平走査回路１５２および信号処理回路１５４にタイミング信号を供給するタイミング生成部１５６と、電圧を発生する電圧発生回路１５８とを有している。
ここで、画素部１５１は第１導電型の半導体基板（以下、単に半導体基板という。）上に構成されており、該半導体基板の画素部１５１の周辺領域には、上記垂直走査回路１５３、水平走査回路１５２、信号処理回路１５４、タイミング生成部１５６および電圧発生回路１５８が配置されており、これらは、画素部の各画素を構成する光電変換素子で入射光の光電変換により生成された信号電荷であるアナログ画素信号をデジタル画素信号に変換して画像信号として出力する周辺回路部を構成している。なお、ここでは、電圧発生回路１５８は負電圧を発生するものとする。ただし、電圧発生回路１５８で発生する電圧は負電圧に限定されるものではない。
図１（ａ）に示す固体撮像装置１００ａの全体構成は一般的なＣＭＯＳ型固体撮像装置のものと同様のものであるが、この実施形態１の固体撮像装置１００ａは、図１３に示す従来の固体撮像装置１における転送ゲート電極３２の平面形状を変更し、転送ゲート電極３２の表面を該転送ゲート電極より光反射率の高い材料からなる膜で覆ったものである。
なお、本発明の実施形態１の固体撮像装置１００ａでは、画素を転送トランジスタ、リセットトランジスタおよび増幅トランジスタを含む３トランジスタ構成としているが、画素は３トランジスタ構成に代えて、これらのトランジスタに加えて画素行を選択する選択トランジスタを備えた４トランジスタ構成としたものでもよいことは言うまでもない。
また、図１（ａ）に示すように、画素部１５１では複数の画素Ｐｘが行列状に配列されているが、ここでは説明の都合上、画素部１５１における紙面左から４列目の紙面上から３行目と４行目の画素を特に画素Ｐｘ１およびＰｘ２として以下に具体的な画素の構成を説明する。
まず、図１（ｂ）に示す画素の回路構成について説明する。
画素Ｐｘ１は、入射光の光電変換により信号電荷を生成する光電変換素子ＰＤ１と、該光電変換素子ＰＤ１で発生した信号電荷を転送信号Ｔｘ１に基づいて光電変換素子外部の信号電荷蓄積部ＦＤに転送する転送トランジスタＴｔ１と、信号電荷蓄積部ＦＤの信号電荷をリセット信号Ｒｓに基づいてリセットするリセットトランジスタＲｔと、該信号電荷蓄積部ＦＤに蓄積された信号電荷に応じて発生する信号電圧を増幅して読み出し信号線Ｌｒに出力する増幅トランジスタＡｔとを有している。
また、画素Ｐｘ２は、入射光の光電変換により信号電荷を生成する光電変換素子ＰＤ２と、該光電変換素子ＰＤ２で発生した信号電荷を転送信号Ｔｘ２に基づいて光電変換素子外部の信号電荷蓄積部ＦＤに転送する転送トランジスタＴｔ２と、信号電荷蓄積部ＦＤの信号電荷をリセット信号Ｒｓに基づいてリセットするリセットトランジスタＲｔと、該信号電荷蓄積部ＦＤに蓄積された信号電荷に応じて発生する信号電圧を増幅して読み出し信号線Ｌｒに出力する増幅トランジスタＡｔとを有している。
つまり、この画素部１５１では、画素Ｐｘを構成する回路は、上下に隣接して位置する２つの画素（例えば図１（ａ）および図１（ｂ）に示す画素Ｐｘ１と画素Ｐｘ２）がリセットトランジスタＲｔと増幅トランジスタＡｔとを共有する２画素共有の構成となっている。
ここで、リセットトランジスタＲｔは、ドレイン信号線Ｒｄと信号電荷蓄積部ＦＤとの間に接続され、この信号電荷蓄積部ＦＤには増幅トランジスタＡｔのゲート電極が接続されている。また、信号電荷蓄積部ＦＤと接地ノードとの間には転送トランジスタＴｔ１と光電変換素子ＰＤ１とが直列に接続され、同様に信号電荷蓄積部ＦＤと接地ノードとの間には転送トランジスタＴｔ２と光電変換素子ＰＤ２が直列に接続されている。また光電変換素子ＰＤ１およびＰＤ２はフォトダイオードにより構成している。
次に、図２および図３を用いて本実施形態１の固体撮像装置における画素部の詳細な構造を説明する。
図２は、本発明の実施形態１による固体撮像装置を説明する平面図であり、図２（ａ）は、素子分離領域に対する不純物注入領域の配置を示し、図２（ｂ）は素子分離領域に対する転送トランジスタのゲート電極およびコンタクト部の配置を示している。
また、図３は図２（ｂ）のＡ−Ａ’線における断面図であり、図２（ａ）の平面図では、図１（ａ）に示す画素部１５１における一点鎖線で囲んだ部分Ｘについて、半導体基板に現われる種々の不純物注入領域の配置を示している。
本発明の実施形態１による固体撮像装置１００ａでは、ｐ型シリコン基板などの第１導電型半導体基板１００に形成された画素部１５１を構成する各画素Ｐｘ、例えば画素Ｐｘ１およびＰｘ２は、半導体基板１００内に形成され、入射光の光電変換により信号電荷を生成する光電変換素子（つまり、フォトダイオード）ＰＤ１およびＰＤ２と、該半導体基板１００の第１主面上に形成され、該光電変換素子ＰＤ１およびＰＤ２で生成された信号電荷を転送する転送トランジスタＴｔ１およびＴｔ２とを備えている。上記第１主面は、図３では半導体基板１００の上面（以下、基板表面ともいう。）であり、またこの図３では画素Ｐｘ１の転送トランジスタＴｔ１とその両側に位置する光電変換素子ＰＤ１および信号電荷蓄積部１０８（図１（ｂ）ではＦＤ）の構造を示している。なお、図３では、画素Ｐｘ１の断面構造を示しているが、他の画素Ｐｘもこの画素Ｐｘ１と同一である。
ここで、該画素Ｐｘ１の光電変換素子ＰＤ１は、上記第１主面とは反対側の該半導体基板１００の第２主面から取り込んだ入射光を光電変換する第２導電型の光電変換領域（ｎ−型半導体領域）１０１と、該光電変換領域１０１での光電変換により生成された信号電荷を該半導体基板１００の第１主面側で蓄積する第２導電型の電荷蓄積領域（ｎ型半導体領域）１０２とを有し、該転送トランジスタのゲート電極（以下転送ゲート電極ともいう。）１０７は、該電荷蓄積領域１０２の第１主面側の面の上方を覆うよう形成されている。ここで、第２主面は、図３では半導体基板１００の下面であり、以下、基板裏面ともいう。
該転送ゲート電極１０７は、該半導体基板１００上にゲート絶縁膜１１３ａを介して形成されたポリシリコン層１０７ａと、該ポリシリコン層１０７ａの表面を覆うよう形成された高融点金属シリサイド層１０７ｂとから構成されている。ここで、高融点金属シリサイド層１０７ｂの構成材料である高融点金属材料は、ポリシリコンより光反射率の高い材料であるタングステン、コバルト、チタン、モリブデン、ハフニウム、プラチナあるいはニッケルである。また、高融点金属シリサイド層１０７ｂは、基板裏面から入射し、光電変換素子を構成する半導体領域を通過し、さらにポリシリコン層１０７ａを透過した光を基板内部側に反射する働きを有する。
また、この固体撮像装置１００ａでは、光電変換素子ＰＤ１は、第２導電型の電荷蓄積領域１０２の基板表面側に該電荷蓄積領域１０２を覆うよう形成された第１導電型の表面半導体領域（表面ｐ領域）１０３を有している。また画素Ｐｘ１は、前記第２導電型の電荷蓄積領域１０２から０．２μｍ〜１．０μｍの間隔を隔てて形成され、該光電変換素子ＰＤ１で生成された信号電荷を蓄積する第２導電型の信号電荷蓄積部（電荷蓄積ｎ＋領域）１０８と、該光電変換素子外部の信号電荷蓄積部１０８と該光電変換素子の電荷蓄積領域１０２との間に配置され、該光電変換素子ＰＤ１の電荷蓄積領域１０２から該光電変換素子外部の信号電荷蓄積部１０８に該信号電荷を転送するための第１導電型の電荷転送領域（電荷転送部ｐ−領域）１０９とを備えている。この第１導電型の電荷転送領域（電荷転送部ｐ−領域）１０９は転送トランジスタＴｔ１のチャネル領域を含むものである。該表面ｐ領域１０３は、該第１導電型の電荷転送領域１０９の不純物濃度を超える不純物濃度を有する。
ここで、第２導電型の電荷蓄積領域（ｎ型半導体領域）１０２と第２導電型の信号電荷蓄積部（電荷蓄積ｎ＋領域）１０８とは、第１導電型の電荷転送領域（電荷転送部ｐ−領域）１０９を挟んで間隔を隔てて配置されている。電荷蓄積領域１０２と信号電荷蓄積部１０８との間隔の下限値は、短チャネル効果が実質的に生じない最小の距離以上であればよく、また、電荷蓄積領域１０２と信号電荷蓄積部１０８との間隔の上限値は、固体撮像装置における画素の集積度から決まる許容可能な最大の距離以下であればよい。すなわち、電荷蓄積領域１０２と信号電荷蓄積部１０８との間隔が、短チャネル効果が実質的に生じない最小の距離以上であり、かつ、固体撮像装置における画素の集積度から決まる許容可能な最大の距離以下である限り、本発明の範囲内である。電荷蓄積領域１０２と信号電荷蓄積部１０８との間隔は、例えば、０．２μｍ〜１．０μｍの範囲内である。現状では、短チャネル効果が実質的に生じない最小の距離は、０．２μｍであり、固体撮像装置における画素の集積度から決まる許容可能な最大の距離は、１．０μｍであるからである。しかしながら、微細加工技術の進展により、上記間隔の下限値は現状の下限値より小さくなる傾向にある。従って、将来的には、上記間隔の下限値は、現状の０．２μｍよりも小さい値（例えば、０．１μｍ）になるかもしれないが、いずれにしても、上述したように、電荷蓄積領域１０２と信号電荷蓄積部１０８との間隔が、短チャネル効果が実質的に生じない最小の距離以上であり、かつ、固体撮像装置における画素の集積度から決まる許容可能な最大の距離以下である限り、本発明の範囲内である。
また、第２導電型の電荷蓄積領域１０２、第１導電型の電荷転送領域１０９および第２導電型の電荷蓄積領域１０８は、該半導体基板１００に形成された第１導電型のウエル領域（ｐウェル領域）１０４により囲まれており、第２導電型の電荷蓄積領域１０２、第２導電型の電荷転送領域１０９および第２導電型の電荷蓄積領域１０８は、第２導電型の電荷蓄積領域１０８を共有する２画素毎に第１導電型のウエル領域１０４により電気的に分離されている。
また、該表面ｐ領域１０３は第１導電型のウェル領域１０４の不純物濃度以下の不純物濃度を有している。なお、第１導電型のウェル領域１０４の不純物濃度を１×１０１８ｃｍ−３以下とすることによりウエル領域１０４でのイオン注入ダメージを低減してこのウエル領域１０４でのノイズ電荷の発生を抑えることができる。
また、上記第１導電型の表面半導体領域１０３は、厚さが０．１μｍ〜０．３μｍの低濃度ｐ型半導体層により構成されており、前記光電変換素子を構成する第１導電型の電荷蓄積領域１０２は、その不純物濃度のピーク位置が、前記半導体基板の第１主面からの深さが０．１５μｍ〜０．４０μｍの位置になるよう形成されている。
また、上下に隣接する光電変換素子ＰＤ１およびＰＤ２の間には素子分離領域１０５が位置し、水平方向に光電変換素子の配列ピッチと同一ピッチで並ぶ第２導電型の信号電荷蓄積領域１０８の間にも素子分離領域１０５が位置している。さらに、光電変換素子が配列されている上下２列の光電変換素子の配列領域と、リセットトランジスタＲｔや増幅トランジスタＡｔの帯状拡散領域１３１、１４１との間も、素子分離領域１０５により電気的に分離されている。
なお、この素子分離領域１０５は、半導体基板１００に形成したトレンチ内に酸化シリコンなどの絶縁性部材を充填してなる領域である。また、この半導体基板１００の裏面側には、裏面ｐ＋領域１１０が形成されている。
図２および図３を用いて、画素を構成する回路でのトランジスタの接続について説明する。
なお、図２（ａ）および図２（ｂ）では、図面が複雑になるのを避けるため、光電変換素子ＰＤ１およびＰＤ２の紙面左側の光電変換素子でのトランジスタ間の接続を示しているが、光電変換素子ＰＤ１およびＰＤ２でのトランジスタ間の接続は、光電変換素子ＰＤ１およびＰＤ２の紙面左側の光電変換素子でのトランジスタ間の接続と同一である。
上記帯状拡散領域１３１上には、２つのリセットトランジスタＲｔ１およびＲｔ２が形成され、リセット信号Ｒｓが印加される２つのリセットゲート電極１３２がこの帯状拡散領域１３１と交差するようゲート絶縁膜（図示せず）を介して配置されている。帯状拡散領域１３１におけるこれら２つのリセットゲート電極１３２の間の共通ドレイン領域にはコンタクト部１３４を介して行選択のためのドレイン信号Ｒｄが印加される。つまり、ドレイン信号Ｒｄがハイレベルのときは画素行が選択され、ドレイン信号Ｒｄがローレベルのときは画素行が非選択となる。また、一方のリセットトランジスタＲｔ１のソース領域はコンタクト部１３３を介して信号電荷蓄積部（ＦＤ部）１０８につながる配線１１２ｂに接続されている。他方のリセットトランジスタＲｔ２のソース領域は、図１に示す画素部１５１の１行目の画素と２行目の画素に共通の信号電荷蓄積部（ＦＤ部）に接続されている。
また、帯状拡散領域１４１上には、２つの増幅トランジスタＡｔ１およびＡｔ２が形成され、増幅ゲート電極１４２がこの帯状拡散領域１４１と交差するようゲート絶縁膜（図示せず）を介して配置されている。帯状拡散領域１４１におけるこれら２つの増幅ゲート電極１４２の間の共通ドレイン領域にはコンタクト部１４４を介して電源電圧Ｖｄｄ（例えば２．５Ｖ）が印加される。また、一方の増幅トランジスタＡｔ１のソース領域はコンタクト部１４３を介して読み出し信号線Ｌｒに接続されている。他方の増幅トランジスタＡｔ２のソース領域もコンタクト部１４３を介して同一画素列に対応する読み出し信号線Ｌｒに接続されている。さらに、一方の増幅トランジスタＡｔ１のゲート電極１４２は、信号電荷蓄積部（ＦＤ部）１０８につながる配線１１２ｂに接続されている。他方の増幅トランジスタＡｔ２のゲート電極１４２は、図１に示す画素部１５１の５行目の画素と６行目の画素に共通の信号電荷蓄積部（ＦＤ部）に接続されている。
また、転送ゲート電極１０７はコンタクト部１１１ａを介して配線層１１２ａに接続され、また、信号電荷蓄積部（ＦＤ部）１０８は、コンタクト部１１１ｂを介して配線層１１２ｂに接続されている。ここで、配線層１１２ａおよび１１２ｂは、転送ゲート電極１０７上に層間絶縁膜（図示せず）を介して形成された配線材料膜をパターニングして形成したものである。
なお、以下は、本発明の固体撮像装置を構成する半導体基板および各半導体領域の不純物濃度である。
光電変換素子を構成する第２導電型の光電変換領域（ｎ−型半導体領域）１０１の不純物濃度は１×１０１５ｃｍ−３〜５×１０１６ｃｍ−３程度である。光電変換素子を構成する第２導電型の電荷蓄積領域（ｎ型半導体領域）１０２の不純物濃度は１×１０１６ｃｍ−３〜１×１０１７ｃｍ−３程度である。さらに、ｎ型半導体領域１０２の表面に形成される第１導電型の表面半導体領域（表面ｐ領域）１０３の不純物濃度は１×１０１６ｃｍ−３〜５×１０１７ｃｍ−３程度であり、第１導電型のウェル領域（ｐウェル領域）１０４の不純物濃度は５×１０１６ｃｍ−３〜１×１０１８ｃｍ−３程度である。また、第２導電型の信号電荷蓄積部（電荷蓄積ｎ＋領域）であるＦＤ（フローティングディフュージョン）部１０８の不純物濃度は１×１０１７ｃｍ−３〜１×１０２０ｃｍ−３程度、第１導電型の電荷転送領域（電荷転送部ｐ−領域）１０９の不純物濃度は５×１０１５ｃｍ−３〜１×１０１７ｃｍ−３程度であり、裏面ｐ＋領域１１０の不純物濃度は１×１０１８ｃｍ−３〜１×１０１９ｃｍ−３程度である。
なお、上記光電変換素子は具体的には埋め込みフォトダイオードであり、埋め込みフォトダイオードは、第２導電型の電荷蓄積領域（ｎ型半導体領域）１０２の表面に第１導電型の表面半導体領域（表面ｐ領域）１０３を形成することで、信号電荷(電子)を蓄積する第２導電型の電荷蓄積領域１０２の表面で結晶欠陥などに起因して熱的に発生したノイズ電荷（電子）と結合するホール濃度を高めて、ノイズ電荷の寿命の短縮により信号電荷以外のノイズ電荷による雑音を抑制したものである。
次に本実施形態１の固体撮像装置の動作について説明する。
このような構成の本実施形態１の固体撮像装置１００では、基本的には読み出し動作は従来の一般的な固体撮像装置と同様に行われる。
以下、本実施形態１による固体撮像装置での読み出し動作について図１（ａ）および図１（ｂ）を用いて簡単に説明する。
タイミング生成部１５６からのタイミング信号により垂直走査回路１５３が画素部の画素行を選択し、選択された画素行の画素信号が信号処理回路１５４に出力され、この信号処理回路１５４で、固定ノイズパターンを除去する処理が行われる。そして、タイミング生成部１５６からのタイミング信号により水平走査回路１５２が、信号処理回路１５４が各画素のデジタル画素信号を順次水平信号線１５５に出力するよう該信号処理回路１５４に走査信号を出力すると、水平信号線１５５に出力されたデジタル画素信号が出力部１５７から固体撮像装置１００ａの外部に画像信号として出力される。
そして、この実施形態１の固体撮像装置１００では、光電変換素子で入射光の光電変換により信号電荷を生成して蓄積する電荷蓄積期間に、転送ゲート電極１０７と第１導電型の表面半導体領域１０３との間に、該転送ゲート電極１０７の電位が該第１導電型の表面半導体領域１０３の電位に対して相対的に低くなるよう、０．１Ｖ〜１．０Ｖの電位を印加する。
図４は、このような固体撮像装置の動作を説明する図である。
例えば、この固体撮像装置１００ａでは、半導体基板１００の第１主面側に画素部１５１の周辺に位置するよう配置された周辺回路部（つまり、垂直走査回路１５３、水平走査回路１５２、信号処理回路１５４およびタイミング生成部１５６など）の１つにより、前記電荷蓄積期間には、０．１Ｖ〜１．０Ｖの負電圧が生成されて転送ゲート電極１０７に印加されるとともにＦＤ部１０８に１Ｖ〜５Ｖの正電圧が印加され、かつ、前記画素部における前記第１導電型の表面半導体領域１０３の電位が、第１導電型のウェル領域１０４、第１導電型の裏面半導体領域１０１などを通じて該画素部１５１以外の周辺回路部の接地電位に固定される。
図４（ａ）は、光電変換して信号電荷を蓄積する期間のポテンシャル分布を示している。
信号電荷蓄積部１０８（ＦＤ部）に１Ｖ〜５Ｖの電圧を印加するとともに、転送ゲート電極１０７には接地電位より０．１Ｖ〜１．０Ｖ程度の負電位を与えることにより電荷蓄積領域１０２はその表面でのホール濃度が安定するよう電位固定され、ノイズ電荷発生が抑制される。また、電荷蓄積領域に集まった過剰電荷は、図４（ａ）におけるＢ−Ｂ’−Ｂ’’に示す経路でのポテンシャル勾配から第２導電型の信号電荷蓄積部（フィローティングディフュージョン部）１０８に排出される。
また、電荷蓄積期間に光電変換素子に蓄積された信号電荷を第２導電型の信号電荷蓄積部（ＦＤ部）１０８に転送する電荷転送期間には、転送ゲート電極１０７と第１導電型の表面半導体領域１０３との間に、該転送ゲート電極１０７の電位が該第１導電型の表面半導体領域１０３の電位に対して相対的に高くなるよう正の電位差が与えられる。
図４（ｂ）は、信号電荷を転送する期間のポテンシャル分布を示している。
転送ゲート電極１０７及びＦＤ部１０８に２Ｖ〜５Ｖ程度の電源電圧を印加することにより、第１導電型の表面半導体領域（表面ｐ領域）１０３および第２導電型の電荷蓄積領域１０２のポテンシャルが変調され、該第２導電型の電荷蓄積領域１０２に溜まった信号電荷は、図４（ｂ）におけるＣ−Ｃ’−Ｃ’’に示す経路のポテンシャル勾配を辿ってＦＤ部１０８に読みだされる。
このように電荷蓄積期間に、転送ゲート電極１０７と第１導電型の表面半導体領域１０３との間に、該転送ゲート電極１０７の電位が該第１導電型の表面半導体領域１０３の電位に対して相対的に低くなるよう電位を印加することにより、第１導電型の表面半導体領域１０３での安定なホール濃度が確保され、熱的に発生したキャリア（電子）の寿命が短くなり、ノイズ電荷が低減される。
次に本発明の実施形態１による固体撮像装置を製造する方法について図５および図６を用いて説明する。
図５および図６は、本発明の実施形態１による固体撮像装置を製造する方法を説明する図であり、図５（ａ）〜図５（ｅ）は、光電変換素子の形成工程および転送ゲート電極を構成するポリシリコン層の形成工程を説明する断面図を示している。図６（ａ）〜図６（ｅ）は、転送ゲート電極を構成する反射膜の形成工程を説明する断面図を示している。
まず、第１導電型の半導体基板（例えば、ｐ型シリコン基板）１００に素子分離領域１０５を形成する。この素子分離領域１０５は、上記第１導電型の半導体基板１００の表面にトレンチを形成し、該トレンチに酸化物などの絶縁性材料を埋め込むことにより形成される。図２（ａ）では、太い実線が素子分離領域の境界を示している。
その後、該第１導電型の半導体基板１００にｐウエル領域１０４を形成し、さらにｐウエル領域１０４に光電変換素子の第２導電型の光電変換領域としてｎ−型半導体領域１０１を形成し、さらにこのｎ−型半導体領域１０１の表面領域に電荷転送部ｐ−領域１０９を形成する。
次に、イオン注入保護膜１１３ｂを形成した後、図５（ａ）に示すように開口部１２０ａを有するレジストマスク１２０を用いて、リン（Ｐ＋）あるいは砒素（Ａｓ＋）などｎ型不純物を選択的にイオン注入することにより、光電変換素子であるフォトダイオードを構成する第２導電型の電荷蓄積領域１０２を形成する（図５（ｂ））。
続いて、図５（ｂ）に示すように、同一レジストマスク１２０を用いてボロン（Ｂ＋）、ＢＦ２ ＋などのｐ型不純物を選択的にイオン注入することにより、第１導電型の表面半導体領域として表面ｐ領域１０３を形成する。
次に、上記レジストマスク１２０を除去した後、図５（ｃ）に示すように半導体基板内に周辺回路部における半導体素子を構成する半導体領域を形成し、その後、イオン注入保護膜１１３ｂを除去し、表面にゲート絶縁膜（ゲート酸化膜）１１３ａを形成する。さらに、ポリシリコン等の電極材料を気相成長法により堆積し、この電極材料をプラズマエッチングなどのドライエッチング処理により異方性エッチングすることによりポリシリコンゲート層１０７ａを形成する（図５（ｄ））。
このとき、ポリシリコンゲート層１０７ａは図５（ｄ）に示すように、表面ｐ領域１０３、電荷転送部ｐ−領域１０９、およびこれらの領域を囲むｐウエル領域１０４の半導体基板の表面側の面の上方を全て覆っている。
続けて、開口部１２１ａを有するレジストマスク１２１を用いて、ポリシリコンゲート層１０７ａの開口部にリン（Ｐ＋）、砒素（Ａｓ＋）などｎ型不純物のイオン注入を行うことにより、電荷読み出し領域となる第２導電型の信号電荷蓄積部（ＦＤ部）１０８を形成する（図５（ｅ））。
続いて、全面に絶縁膜（例えば、シリコン酸化膜）１３１を形成した後、該絶縁膜をポリシリコンゲート層１０７ａの表面が露出するようエッチバックする（図６（ａ））。
その後、タングステンなどの高融点金属材料を堆積して高融点金属層１０７ｃを形成し（図６（ｂ））、熱処理により該高融点金属層１０７ｃをシリサイド化して高融点金属シリサイド層１０７ｂを形成する（図６（ｃ））。
その後、高融点金属層１０７ｃおよびその下側のシリコン酸化膜１３１を選択的に除去して転送ゲート電極１０７を形成する（図６（ｄ））。
次に、層間絶縁膜（図示せず）を形成した後、コンタクト部１１１ａ，１１１ｂを形成し、配線層１１２ａ，１１２ｂを形成する。その後、上記ｐ型シリコン基板１００を支持基板に貼り合せる支持基板貼り合わせ工程、および該ｐ型シリコン基板１００の裏面側を研磨して該ｐ型シリコン基板１００を薄くするシリコン基板薄膜化工程を経て、ｎ−型半導体領域１０１の裏面側が露出した段階で、該ｎ−型半導体領域１０１の裏面に対して不純物を注入して熱処理を行う不純物注入及び熱処理工程により裏面ｐ＋領域１１０を形成する(図６（ｅ）)。
なお、上記２層構造の転送ゲートは、ポリシリコン層を形成した後、さらに金属シリサイド層を形成し、その後プラズマエッチングなどのドライエッチング処理により、これらの２層をパターニングして形成してもよい。
次に、作用効果について説明する。
本発明の実施形態１による固体撮像装置１００ａと従来の固体撮像装置１とでは、図２、図３と図１３との対比から分かるように、転送ゲート電極の配置が異なっている。
つまり、従来の固体撮像装置１（図１３参照）では、転送ゲート電極３２はｎ型電荷蓄積領域２４と信号電荷蓄積部（電荷蓄積ｎ＋領域）２５の間の領域（つまり転送ゲート３２に対するチャネル領域）にのみ形成されており、転送ゲート電極３２は、光電変換素子（つまりフォトダイオード）を構成するｎ型電荷蓄積領域２４を覆っていない。さらに、従来の固体撮像装置１では、転送ゲート電極３２は、ポリシリコン膜の一層構造となっている。
一方、本発明の実施形態１による固体撮像装置１００ａでは、転送ゲート電極１０７は、各画素の第１導電型の電荷転送領域（電荷転送部ｐ−領域）１０９の基板表面側の面の上方だけでなく、各画素の第２導電型の電荷蓄積領域（ｎ型半導体領域）１０２の基板表面側の面の上方全体を覆うよう形成されている（図３）。また、本実施形態１の固体撮像装置１００ａでは、転送ゲート電極１０７は、ポリシリコン層１０７ａと、その表面を覆うよう反射膜として形成された高融点金属シリサイド層１０７ｂとの２層構造となっている。
また、本発明に係る固体撮像装置１００ａとこれと対比される従来の固体撮像装置１とでは、図３と図１３との対比から分かるように、第２導電型の電荷蓄積領域（ｎ型半導体領域）１０２の表面側に形成される第１導電型の表面半導体領域（表面ｐ領域）１０３の不純物濃度が異なる。つまり、本発明の実施形態１による固体撮像装置１００ａでは、第２導電型の電荷蓄積領域（ｎ型半導体領域）１０２の表面側に形成される第１導電型の表面半導体領域１０３の不純物濃度が、従来の固体撮像装置１における表面半導体領域（表面ｐ＋領域）２３の濃度より低くなっている。
このように本実施形態１による固体撮像装置１００ａでは、第２導電型の電荷蓄積領域１０２の第１主面側の面の上方が転送ゲート電極１０７で覆われているので、光電変換素子の第２導電型の電荷蓄積領域１０２が転送ゲート電極の形成プロセスでのプラズマエッチングによるダメージを受けることがなく、結晶欠陥に起因するノイズ電荷の発生を抑えることができる。
このため、第２導電型の電荷蓄積領域１０２の表面領域に形成する第１導電型の表面半導体領域１０３の不純物濃度を低くしても白傷不良などを抑制することができ、第２導電型の電荷蓄積領域１０２に隣接する第１導電型の電荷転送領域１０９の不純物濃度を低く抑えることができる。これによりこの第１導電型の電荷転送領域１０９でのポテンシャルレベルの変動量を大きくすることができ、電荷転送効率を高めることができる。
また、光電変換素子の第２導電型の電荷蓄積領域１０２、第１導電型の電荷転送領域１０９、および第２導電型の信号電荷蓄積部１０８を囲うｐウェル領域１０４の半導体基板の表面側の面の上方を全て転送ゲート電極１０７で覆っているので、これらの領域は、転送ゲート電極の形成プロセスでのプラズマエッチングによるダメージを受けることがなく、これらの半導体領域の結晶性を良好なものとできる。
また、前記転送ゲート電極１０７は、ポリシリコンゲート層１０７ａとその表面を覆う高融点金属シリサイド層１０７ｂとから構成されているので、半導体基板１００の裏面側から入射して該半導体基板１００および転送ゲート電極１０７のポリシリコンゲート層１０７ａを通過した光は、この転送ゲート電極１０７の高融点金属シリサイド層１０７ｂで反射されて再度半導体基板の内部に戻ることとなり、入射光の有効利用が可能となり、しかも、電荷転送部ｐ−領域１０９および表面ｐ領域１０３の半導体基板の表面側の面の上方が全て該転送ゲート電極１０７に覆われているため、図１３で説明した従来の固体撮像装置のように、転送ゲート電極３２と反射膜４３との間隙から、基板裏面側からの入射光が漏れる問題を回避できる。
また、転送ゲート電極１０７は、ポリシリコンゲート層１０７ａの表面に形成した高融点金属シリサイド層１０７ｂにより低抵抗化され、消費電力の低減を図ることも可能である。
また、ＦＤ部（電荷蓄積ｎ＋領域）１０８以外の半導体基板内の不純物領域を全て、転送ゲート電極形成前に形成するので、ＦＤ部１０８以外の半導体基板内の不純物領域は、転送ゲート電極の形成時のプラズマエッチングのダメージを受けていない状態で形成されることとなり、良好な結晶性を確保することができ、リーク電流などの特性劣化の原因を排除することができる。
このように、光電変換素子の表面にゲート電極のエッチングによるプラズマダメージが入るのを回避でき、これにより、光電変換素子の表面にｐ＋領域を形成する必要がなくなる。
このため、この表面ｐ＋領域の形成に伴う注入ダメージを無くすことができ、また半導体基板１００の表面側における、光電変換素子の表面ｐ＋領域、および表面ｐ＋領域から電荷転送部ｐ−領域への遷移領域を無くすことができる。つまり、光電変換素子の表面ｐ＋領域から電荷転送部ｐ−領域への遷移領域が無くなることにより転送特性確保が容易となる。さらに光電変換素子の表面が転送ゲート電極で覆われることにより、電荷蓄積時にはホール濃度を高めることができる。具体的には、電荷蓄積時に転送ゲート電極に負バイアスを印加することにより、光電変換素子の表面ｐ領域でのホール濃度を高めることができる。
その結果、光電変換素子の表面でのノイズ電荷の発生を抑制できるだけでなく、発生したノイズ電荷の寿命を短くでき、ノイズ電荷による雑音抑制と光電変換素子での飽和電荷量の確保とを両立することができる。
（実施形態２）
図７は、本発明の実施形態２による固体撮像装置を説明する図であり、図２（ｂ）のＡ−Ａ’線に相当する部分の断面図を示している。
この実施形態２による固体撮像装置１００ｂは、上記実施形態１による固体撮像装置１００ａにおける転送ゲート電極１０７に代えて、この転送ゲート電極１０７とは断面構造が異なる転送ゲート電極１１７を備えたものであり、その他の構成は、実施形態１の固体撮像装置１００ａと同一である。
つまり、この実施形態２の固体撮像装置１００ｂでは、転送ゲート電極１１７は、ゲート絶縁膜１０２上に形成されたポリシリコンゲート層１１７ａと、その表面に形成された高融点金属シリサイド層１１７ｂと、該高融点金属シリサイド層１１７ｂの表面に形成された金属層１１７ｃとを含む多層構造を有している。ここで、高融点金属シリサイド層を構成する高融点金属材料としては、タングステン、コバルト、チタン、モリブデン、ハフニウム、プラチナあるいはニッケルが用いられる。また、転送ゲート電極の金属層を構成する金属材料にも、タングステン、コバルト、チタン、モリブデン、ハフニウム、プラチナあるいはニッケルが用いられる。
なお、この実施形態２においても、転送ゲート電極１１７は、実施形態１の方法と同様にポリシリコン層および高融点金属シリサイド層を形成した後、この高融点金属上に選択的に金属層を形成することで形成してもよい。あるいは、３層構造の転送ゲート電極１１７は、ポリシリコン層を形成した後、さらに金属シリサイド層および金属層を順次を形成し、その後これらの３層をドライエッチングによりパターニングして形成してもよい。
このような構成の固体撮像装置１００ｂでは、転送ゲート電極１１７を、ポリシリコンゲート層１１７ａと、その上の高融点金属シリサイド層１１７ｂと、その上の金属層１１７ｃとの３層構造としているので、転送ゲート電極１１７のさらなる低抵抗化を図ることができるとともに、半導体基板１００の内部から外部に向かう光を、より高い反射率で反射して半導体基板１００の内部に戻すことができる。
（実施形態３）
図８は、本発明の実施形態３による固体撮像装置を説明する図であり、図２（ｂ）のＡ−Ａ’線に相当する部分の断面図を示している。
この実施形態３による固体撮像装置１００ｃは、上記実施形態１による固体撮像装置１００ａにおける転送ゲート電極１０７に代えて、この転送ゲート電極１０７とは断面構造が異なる転送ゲート電極２１７を備えたものであり、その他の構成は、実施形態１の固体撮像装置１００ａと同一である。
つまり、この実施形態３の固体撮像装置１００ｃでは、転送ゲート電極２１７は、ゲート絶縁膜１０２上に形成されたポリシリコンゲート層２１７ａと、その表面に形成された金属層２１７ｂとを含む多層構造を有している。ここで、転送ゲート電極２１７の金属層２１７ｂを構成する金属材料には、タングステン、コバルト、チタン、モリブデン、ハフニウム、プラチナあるいはニッケルが用いられる。
なお、この実施形態３においても、転送ゲート電極２１７は、実施形態１の方法と同様にポリシリコンゲート層をパターニングした後、このポリシリコンゲート層上に選択的に金属層を形成することで形成してもよい。あるいは、この実施形態３の２層構造の転送ゲート電極は、ポリシリコンゲート層を形成した後、さらに金属層を順次を形成し、その後これらの２層をドライエッチングによりパターニングして形成してもよい。
このような構成の固体撮像装置１００ｃでは、転送ゲート電極２１７を、ポリシリコンゲート層２１７ａとその上の金属層２１７ｂとの２層構造としているので、比較的簡単な構造により転送ゲート電極２１７のさらなる低抵抗化を図ることができるとともに、半導体基板の内部から外部に向かう光を、より高い反射率で反射して半導体基板の内部に戻すことができる。
（実施形態４）
図９は、本発明の実施形態４による固体撮像装置を説明する図であり、図２（ｂ）のＡ−Ａ’線に相当する部分の断面図を示している。
この実施形態４よる固体撮像装置１００ｄは、上記実施形態１による固体撮像装置１００ａにおける転送ゲート電極１０７に代えて、この転送ゲート電極１０７とは断面構造が異なる転送ゲート電極３１７を備えたものであり、その他の構成は、実施形態１の固体撮像装置１００ａと同一である。
つまり、この実施形態４の固体撮像装置１００ｄでは、転送ゲート電極３１７は、金属層３１７による単層構造を有している。ここで、転送ゲート電極３１７を構成する金属材料には、タングステン、コバルト、チタン、モリブデン、ハフニウム、プラチナあるいはニッケルが用いられる。
なお、この実施形態４においても、転送ゲート電極３１７は、形成した金属層をドライエッチングによりパターニングして形成してもよい。
このような構成の固体撮像装置１００ｄでは、転送ゲート電極３１７を金属層による単層構造としているので、比較的簡単な構造により転送ゲート電極３１７のさらなる低抵抗化を図ることができるとともに、半導体基板の内部から外部に向かう光をより高い反射率で反射して半導体基板の内部に戻すことができる。
なお、金属層３１７は上記の金属材料による多層構造であってもよく、この場合も低抵抗化を図ることができるとともに、半導体基板の裏面から入射した光を半導体基板の表面側で高い反射率で反射して半導体基板の内部に戻すことができる。
（実施形態５）
図１０は、本発明の実施形態５による固体撮像装置を説明する平面図であり、図１０（ａ）は、素子分離領域に対する不純物注入領域の配置を示し、図１０（ｂ）は素子分離領域に対する転送ゲート電極およびコンタクト部の配置を示している。
図１１は、図１０（ｂ）のＡ−Ａ’線における断面図を示している。
この実施形態５による固体撮像装置１００ｅは、実施形態１による固体撮像装置１００ａにおける第１導電型の電荷転送領域（電荷転送部ｐ−領域）１０９および第２導電型の信号電荷蓄積部（電荷蓄積ｎ＋領域）１０８の配置を変更したものである。
つまり、この実施形態５の固体撮像装置１００ｅでは、行方向に配列されている隣接する第２導電型の電荷蓄積領域（ｎ型半導体領域）１０２の間に第２導電型の信号電荷蓄積部（電荷蓄積ｎ＋領域）１０８ａを配置し、この信号電荷蓄積部１０８ａと、対応する第２導電型の電荷蓄積領域１０２との間に、第１導電型の電荷転送領域（電荷転送部ｐ−領域）１０９ａを配置したものであり、第１導電型の電荷転送領域１０９ａは第２導電型の信号電荷蓄積部１０８ａを囲むように配置されている。
その他の構成は、実施形態１の固体撮像装置と同一である。
なお、この実施形態５の固体撮像装置１００ｅにおいても、帯状拡散領域１３１上には、２つのリセットトランジスタＲｔ１およびＲｔ２が形成され、リセット信号Ｒｓが印加される２つのリセットゲート電極１３２がこの帯状拡散領域１３１と交差するようゲート絶縁膜（図示せず）を介して配置されている。これら帯状拡散領域１３１の２つのリセットゲート電極１３２の間の共通ドレイン領域にはコンタクト部１３４を介してドレイン信号Ｒｄが印加される。また、一方のリセットトランジスタＲｔ１のソース領域はコンタクト部１３３を介して第２導電型の信号電荷蓄積部（ＦＤ部）１０８ａにつながる配線１１２ｂに接続されている。他方のリセットトランジスタＲｔ２のソース領域は、図１に示す画素部１５１の１行目の画素と２行目の画素に共通の第２導電型の信号電荷蓄積部（ＦＤ部）に接続されている。
また、帯状拡散領域１４１上には、２つの増幅トランジスタＡｔ１およびＡｔ２が形成され、増幅ゲート電極１４２がこの帯状拡散領域１４１と交差するようゲート絶縁膜（図示せず）を介して配置されている。これら帯状拡散領域１４１の２つの増幅ゲート電極１４２の間の共通ドレイン領域にはコンタクト部１４４を介して電源電圧Ｖｄ（例えば２．５Ｖ）が印加される。また、一方の増幅トランジスタＡｔ１のソース領域はコンタクト部１４３を介して読み出し信号線Ｌｒに接続されている。他方の増幅トランジスタＡｔ２のソース領域もコンタクト部１４３を介して同一画素列に対応する読み出し信号線Ｌｒに接続されている。さらに、一方の増幅トランジスタＡｔ１の増幅ゲート電極１４２は、信号電荷蓄積部（ＦＤ部）１０８につながる配線１１２ｂに接続されている。他方の増幅トランジスタＡｔ２のゲート電極は、図１に示す画素部１５１の５行目の画素と６行目の画素に共通の信号電荷蓄積部（ＦＤ部）に接続されている。
次に、本実施形態５による固体撮像装置の作用効果について説明する。
このような構成の固体撮像装置１００ｅでは、第２導電型の信号電荷蓄積部（電荷蓄積ｎ＋領域）１０８ａは、実施形態１と同様、ポリシリコン層１４７ａと、該ポリシリコン層１４７ａの表面を覆うよう形成された高融点金属シリサイド層１４７ｂとの２層構造の転送ゲート電極１４７の開口１４７ｃ内に位置しており、素子分離領域１０５と接しない。このため、平行して配置される転送ゲート電極（図１０（ｂ）では上下に隣接して配置されている転送ゲート電極）１４７をより近接して配置することが可能になり、画素面積の縮小が可能となる。
また、図１０（ａ）に示す画素部の配置では、第２導電型の信号電荷蓄積部（ＦＤ部）１０８ａと素子分離領域１０５に付随するｐウェル領域１０４とを離れて配置することが可能になり、電荷転送部ｐ−領域１０９ａの低不純物濃度化が容易となる。
つまり、実施形態１の固体撮像装置１００ａでは、第２導電型の信号電荷蓄積部１０８の左右両側にｐウエル領域１０４が配置されているため、第１導電型の電荷転送領域１０９の幅は、第２導電型の信号電荷蓄積部１０８の幅に制約されることとなるのに対し、実施形態５の固体撮像装置１００ｅでは、第２導電型の信号電荷蓄積部１０８ａはｐウエル領域１０４からは離れて配置されているので、光電変換素子の第２導電型の電荷蓄積領域１０２から第２導電型の信号電荷蓄積部１０８ａに至る転送経路を含む電荷転送部ｐ−領域１０９ａを第２導電型の信号電荷蓄積部１０８ａの周囲を囲むよう配置することができる。
このため、電荷転送部ｐ−領域１０９ａの面積を増大させることができ、電荷転送部ｐ−領域１０９ａの周囲に位置するｐウエル領域１０４からの不純物拡散による電荷転送部ｐ−領域１０９ａでの不純物濃度の増大を抑えることができる。このため、さらなる転送特性の向上が可能となる。
また、前記転送ゲート電極１４７は、ポリシリコンゲート層１４７ａとその表面を覆う高融点金属シリサイド層１４７ｂとから構成されているので、半導体基板１００の裏面側から入射して半導体基板１００およびポリシリコンゲート層１４７ａを通過した光は、この転送ゲート電極１４７の高融点金属シリサイド層１４７ｂで反射されて再度半導体基板の内部に戻ることとなり、入射光の有効利用が可能となり、しかも、電荷転送部ｐ−領域１０９ａおよび表面ｐ領域１０３の基板表面側の面の上方全体が該転送ゲート電極１４７に覆われているため、図１３で説明した従来の固体撮像装置のように、転送ゲート電極３２と遮光膜９３との間から、基板裏面側からの入射光が漏れるといった問題を回避できる。
また、転送ゲート電極１４７は、ポリシリコンゲート層１４７ａの表面に形成した高融点金属シリサイド層１４７ｂにより低抵抗化され、消費電力の低減を図ることも可能である。
また、さらに、平行して配置される転送ゲート電極１４７をより近接して配置することが可能になり、画素面積の縮小が可能となる。
また、上記実施形態１から５では、転送トランジスタは、半導体基板の第１主面上で転送トランジスタが占める領域から第１主面上で光電変換素子が占める領域に跨ってこれらの領域の上方を覆うよう配置されたゲート電極を、ゲート電極を構成する少なくとも１つの層を反射膜により構成したものを示したが、本発明はこれに限定されるものではなく、転送トランジスタのゲート電極を構成する少なくとも１つの層の少なくとも一部が反射膜により構成されたものでもよい。このように特定の層において反射膜を「部分的」に形成する方法としては、任意の公知の方法（例えば、反射膜を構成する材料を堆積し、堆積した層を選択的にエッチングする方法）を用いることができる。
また、反射膜は、転送トランジスタのゲート電極上に形成したものでもよい。この場合、転送トランジスタのゲート電極上に形成される反射膜は、転送トランジスタのゲート電極とは別物であり、転送トランジスタのゲート電極として機能するとは限らない。例えば、転送トランジスタのゲート電極上に形成される反射膜は、導電性を有しない絶縁性の反射膜でもよい。あるいは、転送トランジスタのゲート電極上に形成される反射膜は、導電性を有する反射膜（例えば、高融点金属シリサイド層、金属層）であってもよいが、この場合は、導電性の反射膜はゲート電極と絶縁されている必要がある。また、このような転送トランジスタのゲート電極上に反射膜を形成する方法としては、ゲート電極を形成した後にゲート電極上に絶縁性の反射膜を形成する方法や、ゲート電極を形成した後にゲート電極上に絶縁膜を介して導電性の反射膜を形成する方法を用いることができる。
また、転送トランジスタのゲート電極上に形成された反射膜は、ゲート電極の全面に形成されたものに限定されず、ゲート電極上の少なくとも一部に形成されたものでもよい。このようにゲート電極上に反射膜を「部分的」に形成する方法としては、任意の公知の方法（例えば、反射膜を構成する材料を堆積し、堆積した層を選択的にエッチングする方法）を用いることができる。
さらに、上記実施形態１ないし５では、特に説明しなかったが、上記実施形態１ないし５の固体撮像装置１００ａ〜１００ｅの少なくともいずれかを撮像部に用いた、例えばデジタルビデオカメラ、デジタルスチルカメラなどのデジタルカメラや、画像入力カメラ、スキャナ、ファクシミリ、カメラ付き携帯電話装置などの、画像入力デバイスを有した電子情報機器について以下簡単に説明する。
（実施形態６）
図１２は、本発明の実施形態６として、実施形態１ないし５のいずれかの固体撮像装置を撮像部に用いた電子情報機器の概略構成例を示すブロック図である。
図１２に示す本発明の実施形態６による電子情報機器１９０は、本発明の上記実施形態１ないし５の固体撮像装置１００ａ、１００ｂ、１００ｃ、１００ｄ、１００ｅの少なくともいずれかを、被写体の撮影を行う撮像部１９１として備えたものであり、このような撮像部による撮影により得られた高品位な画像データを記録用に所定の信号処理した後にデータ記録する記録メディアなどのメモリ部１９２と、この画像データを表示用に所定の信号処理した後に液晶表示画面などの表示画面上に表示する液晶表示装置などの表示手段１９３と、この画像データを通信用に所定の信号処理をした後に通信処理する送受信装置などの通信手段１９４と、この画像データを印刷（印字）して出力（プリントアウト）する画像出力手段１９５とのうちの少なくともいずれかを有している。
以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
本発明は、固体撮像装置およびその製造方法、並びに電子情報機器の分野において、半導体層の、光電変換素子が形成された一方の面とは反対側の他方の面から入射した光を、一方の面に形成した反射膜により効率よく反射させることができ、これにより感度向上を図ることができる固体撮像装置およびその製造方法、並びに電子情報機器を実現することができる。
１００ 第１導電型半導体基板
１００ａ〜１００ｅ 固体撮像装置
１０１ 第２導電型の光電変換領域（ｎ−型半導体領域）
１０２ 第２導電型の電荷蓄積領域（ｎ型半導体領域）
１０３ 第１導電型の表面半導体領域（表面ｐ領域）
１０４ 第１導電型のウェル領域（ｐウェル領域）
１０５ 素子分離領域
１０７、１１７、２１７、３１７ 転送ゲート電極
１０８、１０８ａ 第２導電型の信号電荷蓄積部（電荷蓄積ｎ＋領域）
１０９、１０９ａ 第１導電型の電荷転送領域（電荷転送部ｐ−領域）
１１０ 裏面ｐ＋領域
１１１ａ、１１１ｂ コンタクト部
１１２ａ、１１２ｂ 配線層
１１３ａ ゲート絶縁膜（ゲート酸化膜）
１１３ｂ イオン注入保護膜
１２０、１２１ レジスト
１２０ａ、１２１ａ レジスト開口部
１９０ 電子情報機器
１９１ 撮像部
１９２ メモリ部
１９３ 表示手段
１９４ 通信手段
１９５ 画像出力手段

Claims (23)

  1. 第１導電型の半導体基板内に形成され、入射光を光電変換することにより信号電荷を生成する光電変換素子を有し、該光電変換素子で生成された信号電荷を信号処理により画像信号に変換して出力する固体撮像装置であって、
    該半導体基板の第１主面上に形成され、該光電変換素子で生成された信号電荷を該光電変換素子の外部へ転送する転送トランジスタを備え、
    該転送トランジスタは、
    該第１主面上で該転送トランジスタが占める領域から該第１主面上で該光電変換素子が占める領域に跨ってこれらの領域の上方を覆うよう配置されたゲート電極を有し、
    該転送トランジスタのゲート電極を構成する少なくとも１つの層の少なくとも一部が反射膜により構成されている、あるいは、該転送トランジスタのゲート電極上の少なくとも一部の領域に反射膜が形成されている固体撮像装置。
  2. 請求項１に記載の固体撮像装置において、
    前記光電変換素子は、
    前記第１主面とは反対側の前記半導体基板の第２主面から取り込んだ入射光を光電変換する第２導電型の光電変換領域と、
    該第２導電型の光電変換領域での光電変換により生成された信号電荷を該第１主面側で蓄積する第２導電型の電荷蓄積領域とを有し、
    該転送トランジスタのゲート電極は、該第２導電型の電荷蓄積領域の該第１主面側の面の上方を覆うよう形成されている固体撮像装置。
  3. 請求項２に記載の固体撮像装置において、
    前記光電変換素子から転送されてきた信号電荷を蓄積する第２導電型の信号電荷蓄積部と、
    該第２導電型の電荷蓄積領域から該第２導電型の信号電荷蓄積部に該信号電荷を転送する第１導電型の電荷転送領域とを備え、
    該第２導電型の電荷蓄積領域と該第２導電型の信号電荷蓄積部とが該第１導電型の電荷転送領域を挟んで隔てて配置されている固体撮像装置。
  4. 請求項３に記載の固体撮像装置において、
    前記第２導電型の電荷蓄積領域と前記第２導電型の信号電荷蓄積部との間隔は、短チャネル効果が実質的に生じない最小の距離以上であり、かつ、該固体撮像装置における画素の集積度から許容される最大の距離以下である固体撮像装置。
  5. 請求項３に記載の固体撮像装置において、
    前記第２導電型の電荷蓄積領域と前記第２導電型の信号電荷蓄積部との間隔は、０．２μｍ〜１．０μｍの範囲内である固体撮像装置。
  6. 請求項３から請求項５のいずれかに記載の固体撮像装置において、
    前記第１導電型の半導体基板内に形成された第１導電型のウェル領域と、
    該第２導電型の電荷蓄積領域の前記第１主面側に該第２導電型の電荷蓄積領域を覆うよう形成した第１導電型の表面半導体領域とを備え、
    該第１導電型の表面半導体領域は、該第１導電型の電荷転送領域の不純物濃度を超え、かつ該第１導電型のウェル領域の不純物濃度以下の不純物濃度を有する固体撮像装置。
  7. 請求項６に記載の固体撮像装置において、
    前記第１導電型のウェル領域は、前記第２導電型の電荷蓄積領域、前記第１導電型の電荷転送領域および前記第２導電型の信号電荷蓄積部を構成する領域を囲むよう形成されている固体撮像装置。
  8. 請求項６または７に記載の固体撮像装置において、
    前記転送トランジスタのゲート電極は、前記第１主面上で前記第１導電型のウェル領域が占める領域を覆うよう形成されている固体撮像装置。
  9. 請求項１から請求項８のいずれか１項に記載の固体撮像装置において、
    前記転送トランジスタのゲート電極は、ポリシリコン層と、その表面に前記反射膜として形成された高融点金属シリサイド層とを含む多層構造を有する固体撮像装置。
  10. 請求項９に記載の固体撮像装置において、
    前記転送トランジスタのゲート電極の高融点金属シリサイド層を構成する高融点金属材料は、タングステン、コバルト、チタン、モリブデン、ハフニウム、プラチナあるいはニッケルである固体撮像装置。
  11. 請求項１から請求項８のいずれか１項に記載の固体撮像装置において、
    前記転送トランジスタのゲート電極は、ポリシリコン層と、その表面に前記反射膜として形成された金属層とを含む多層構造を有する固体撮像装置。
  12. 請求項１１に記載の固体撮像装置において、
    前記転送トランジスタのゲート電極の金属層を構成する金属材料は、タングステン、コバルト、チタン、モリブデン、ハフニウム、プラチナあるいはニッケルである固体撮像装置。
  13. 請求項１から請求項８のいずれか１項に記載の固体撮像装置において、
    前記転送トランジスタのゲート電極は、ポリシリコン層と、その表面に形成された高融点金属シリサイド層と、該高融点金属シリサイド層の表面に形成された金属層とを含む多層構造を有し、該高融点金属シリサイド層および該金属層は前記反射膜として形成されている固体撮像装置。
  14. 請求項１３に記載の固体撮像装置において、
    前記転送トランジスタのゲート電極の高融点金属シリサイド層を構成する高融点金属材料は、タングステン、コバルト、チタン、モリブデン、ハフニウム、プラチナあるいはニッケルであり、
    前記転送トランジスタのゲート電極の金属層を構成する金属材料は、タングステン、コバルト、チタン、モリブデン、ハフニウム、プラチナあるいはニッケルである、固体撮像装置。
  15. 請求項１から請求項８のいずれか１項に記載の固体撮像装置において、
    前記転送トランジスタのゲート電極は、高融点金属層からなる単層構造を有する固体撮像装置。
  16. 請求項１から請求項１５のいずれか１項に記載の固体撮像装置を製造する方法であって、
    前記光電変換素子を前記第１導電型の半導体基板内に形成する工程と、
    該第１導電型の半導体基板の前記第１主面側に前記転送トランジスタを形成する工程とを含み、
    該転送トランジスタを形成する工程は、
    該転送トランジスタのゲート電極の構成材料を該第１主面上に堆積する工程と、
    堆積したゲート電極の構成材料を選択的にエッチングして、該第１主面上で該転送トランジスタが占める領域から該第１主面上で該光電変換素子が占める領域に跨ってこれらの領域の上方を覆うようゲート電極を形成する工程とを含み、
    該ゲート電極を形成する工程が、該ゲート電極を構成する少なくとも１つの層の少なくとも一部として前記反射膜を形成する工程を含む、あるいは、前記固体撮像装置を製造する方法が、該転送トランジスタのゲート電極上の少なくとも一部の領域に前記反射膜を形成する工程を含む、固体撮像装置の製造方法。
  17. 請求項３から請求項８のいずれか１項に記載の固体撮像装置を製造する方法において、
    前記光電変換素子を前記第１導電型の半導体基板内に形成する工程と、
    該第１導電型の半導体基板の前記第１主面側に前記転送トランジスタを形成する工程とを含み、
    該転送トランジスタを形成する工程は、
    該転送トランジスタのゲート電極の構成材料を該第１主面上に堆積する工程と、
    堆積したゲート電極の構成材料を選択的にエッチングして、該第１主面上で該転送トランジスタが占める領域から該第１主面上で該光電変換素子が占める領域に跨ってこれらの領域の上方を覆うようゲート電極を形成する工程と、
    前記転送トランジスタのゲート電極をマスクとしてイオン注入を行って前記第２導電型の信号電荷蓄積部を形成する工程とを含む、固体撮像装置の製造方法。
  18. 請求項６から請求項８のいずれか１項に記載の固体撮像装置の製造方法において、
    前記光電変換素子を前記第１導電型の半導体基板内に形成する工程と、
    該第１導電型の半導体基板の前記第１主面側に前記転送トランジスタを形成する工程とを含み、
    前記光電変換素子を形成する工程は、
    前記第１導電型の半導体基板内に前記第２導電型の電荷蓄積領域を形成する工程と、
    前記第２導電型の電荷蓄積領域の前記第１主面側に該第２導電型の電荷蓄積領域を覆うよう前記第１導電型の表面半導体領域を形成する工程とを含み、
    前記第２導電型の電荷蓄積領域と該第１導電型の表面半導体領域とは、同一のイオン注入マスクを用いた不純物導入により形成する固体撮像装置の製造方法。
  19. 請求項９に記載の固体撮像装置を製造する方法であって、
    前記光電変換素子を前記第１導電型の半導体基板内に形成する工程と、
    該第１導電型の半導体基板の前記第１主面側に前記転送トランジスタを形成する工程とを含み、
    前記転送トランジスタを形成する工程は、
    前記ポリシリコン層を該第１主面上に堆積する工程と、
    堆積したポリシリコン層を選択的にエッチングして、該第１主面上で該転送トランジスタが占める領域から該第１主面上で該光電変換素子が占める領域に跨ってこれらの領域の上方を覆うようポリシリコンゲート層を形成する工程と、
    該ポリシリコンゲート層の表面に高融点金属シリサイド層を形成する工程とを含む、固体撮像装置の製造方法。
  20. 請求項１１に記載の固体撮像装置を製造する方法であって、 前記光電変換素子を前記第１導電型の半導体基板内に形成する工程と、
    該第１導電型の半導体基板の前記第１主面側に前記転送トランジスタを形成する工程とを含み、
    前記転送トランジスタを形成する工程は、
    前記ポリシリコン層を該第１主面上に堆積する工程と、
    堆積したポリシリコン層を選択的にエッチングして、該第１主面上で該転送トランジスタが占める領域から該第１主面上で該光電変換素子が占める領域に跨ってこれらの領域の上方を覆うようポリシリコンゲート層を形成する工程と、
    該ポリシリコンゲート層の表面に金属層を形成する工程とを含む、固体撮像装置の製造方法。
  21. 請求項１３に記載の固体撮像装置を製造する方法であって、
    前記光電変換素子を前記第１導電型の半導体基板内に形成する工程と、
    該第１導電型の半導体基板の前記第１主面側に前記転送トランジスタを形成する工程とを含み、
    前記転送トランジスタを形成する工程は、
    前記ポリシリコン層、高融点金属シリサイド層および金属層を順次該第１主面上に堆積する工程と、
    堆積したポリシリコン層、高融点金属シリサイド層および金属層を選択的にエッチングして、該第１主面上で該転送トランジスタが占める領域から該第１主面上で該光電変換素子が占める領域に跨ってこれらの領域の上方を覆うよう、ポリシリコン層、高融点金属シリサイド層および金属層を含む多層構造のゲート電極を形成する工程とを含む、固体撮像装置の製造方法。
  22. 請求項１５に記載の固体撮像装置を製造する方法であって、
    前記光電変換素子を前記第１導電型の半導体基板内に形成する工程と、
    該第１導電型の半導体基板の前記第１主面側に前記転送トランジスタを形成する工程とを含み、
    該転送トランジスタを形成する工程は、
    前記高融点金属層を該第１主面上に形成する工程と、
    形成した高融点金属層を選択的にエッチングして、該第１主面上で該転送トランジスタが占める領域から該第１主面上で該光電変換素子が占める領域に跨ってこれらの領域の上方を覆うよう高融点金属層からなるゲート電極を形成する工程とを含む、固体撮像装置の製造方法。
  23. 請求項１から請求項１５のいずれかに記載の固体撮像装置を含む電子情報機器。
JP2011163613A 2011-07-26 2011-07-26 固体撮像装置およびその製造方法、並びに電子情報機器 Active JP5508355B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2011163613A JP5508355B2 (ja) 2011-07-26 2011-07-26 固体撮像装置およびその製造方法、並びに電子情報機器
CN201280037073.7A CN103688360A (zh) 2011-07-26 2012-05-24 固态成像装置、其制造方法以及电子信息设备
EP12818090.8A EP2737533A1 (en) 2011-07-26 2012-05-24 Solid-state imaging apparatus, manufacturing method thereof, and electronic information device
US14/234,798 US20140151753A1 (en) 2011-07-26 2012-05-24 Solid-state imaging apparatus, manufacturing method thereof, and electronic information device
PCT/JP2012/003402 WO2013014840A1 (en) 2011-07-26 2012-05-24 Solid-state imaging apparatus, manufacturing method thereof, and electronic information device
TW101126844A TW201310629A (zh) 2011-07-26 2012-07-25 固態攝像裝置及其製造方法、以及電子資訊機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011163613A JP5508355B2 (ja) 2011-07-26 2011-07-26 固体撮像装置およびその製造方法、並びに電子情報機器

Publications (2)

Publication Number Publication Date
JP2013030510A true JP2013030510A (ja) 2013-02-07
JP5508355B2 JP5508355B2 (ja) 2014-05-28

Family

ID=47600718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011163613A Active JP5508355B2 (ja) 2011-07-26 2011-07-26 固体撮像装置およびその製造方法、並びに電子情報機器

Country Status (6)

Country Link
US (1) US20140151753A1 (ja)
EP (1) EP2737533A1 (ja)
JP (1) JP5508355B2 (ja)
CN (1) CN103688360A (ja)
TW (1) TW201310629A (ja)
WO (1) WO2013014840A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021085172A1 (ja) * 2019-10-30 2021-05-06 ソニーセミコンダクタソリューションズ株式会社 受光素子、測距モジュール、および、電子機器
JP2022163433A (ja) * 2021-04-14 2022-10-26 株式会社ニコン 撮像素子及び撮像装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015177034A (ja) * 2014-03-14 2015-10-05 キヤノン株式会社 固体撮像装置、その製造方法、及びカメラ
CN114744001A (zh) * 2015-03-31 2022-07-12 索尼半导体解决方案公司 半导体装置
US10840282B2 (en) 2015-10-21 2020-11-17 Ams Sensors Singapore Pte. Ltd. Demodulation pixel devices, arrays of pixel devices and optoelectronic devices incorporating the same
CN107958912B (zh) * 2016-10-17 2020-11-13 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
CN110120396B (zh) * 2018-02-05 2021-06-15 联华电子股份有限公司 影像传感器
JP2020068289A (ja) * 2018-10-24 2020-04-30 キヤノン株式会社 光電変換装置、撮像システム、移動体、および積層用の半導体チップ
CN114667606A (zh) * 2019-12-25 2022-06-24 索尼半导体解决方案公司 光检测器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07193205A (ja) * 1993-12-27 1995-07-28 Nec Corp 光電変換素子とその駆動方法
JP2010034654A (ja) * 2008-07-25 2010-02-12 Kyocera Mita Corp 画像形成装置
JP2011114062A (ja) * 2009-11-25 2011-06-09 Sony Corp 固体撮像装置、および、その製造方法、電子機器
JP2011151421A (ja) * 2011-04-25 2011-08-04 Sony Corp 固体撮像素子および固体撮像素子の製造方法及び画像撮影装置
JP2011204797A (ja) * 2010-03-24 2011-10-13 Sony Corp 固体撮像装置とその製造方法、及び電子機器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6815791B1 (en) * 1997-02-10 2004-11-09 Fillfactory Buried, fully depletable, high fill factor photodiodes
US6333205B1 (en) * 1999-08-16 2001-12-25 Micron Technology, Inc. CMOS imager with selectively silicided gates
US6504195B2 (en) * 2000-12-29 2003-01-07 Eastman Kodak Company Alternate method for photodiode formation in CMOS image sensors
US7271430B2 (en) * 2004-06-04 2007-09-18 Samsung Electronics Co., Ltd. Image sensors for reducing dark current and methods of fabricating the same
US7205627B2 (en) * 2005-02-23 2007-04-17 International Business Machines Corporation Image sensor cells
US7999342B2 (en) * 2007-09-24 2011-08-16 Taiwan Semiconductor Manufacturing Company, Ltd Image sensor element for backside-illuminated sensor
KR100959435B1 (ko) * 2007-12-26 2010-05-25 주식회사 동부하이텍 이미지 센서 및 그 제조방법
JP5568880B2 (ja) * 2008-04-03 2014-08-13 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および電子機器
KR20100012677A (ko) * 2008-07-29 2010-02-08 주식회사 동부하이텍 이미지 센서 및 이의 제조 방법
US8237207B2 (en) * 2010-01-12 2012-08-07 Himax Imaging, Inc. Back side illumination image sensor and a process thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07193205A (ja) * 1993-12-27 1995-07-28 Nec Corp 光電変換素子とその駆動方法
JP2010034654A (ja) * 2008-07-25 2010-02-12 Kyocera Mita Corp 画像形成装置
JP2011114062A (ja) * 2009-11-25 2011-06-09 Sony Corp 固体撮像装置、および、その製造方法、電子機器
JP2011204797A (ja) * 2010-03-24 2011-10-13 Sony Corp 固体撮像装置とその製造方法、及び電子機器
JP2011151421A (ja) * 2011-04-25 2011-08-04 Sony Corp 固体撮像素子および固体撮像素子の製造方法及び画像撮影装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021085172A1 (ja) * 2019-10-30 2021-05-06 ソニーセミコンダクタソリューションズ株式会社 受光素子、測距モジュール、および、電子機器
JPWO2021085172A1 (ja) * 2019-10-30 2021-05-06
JP7631213B2 (ja) 2019-10-30 2025-02-18 ソニーセミコンダクタソリューションズ株式会社 受光素子、測距モジュール、および、電子機器
JP2022163433A (ja) * 2021-04-14 2022-10-26 株式会社ニコン 撮像素子及び撮像装置

Also Published As

Publication number Publication date
TW201310629A (zh) 2013-03-01
EP2737533A1 (en) 2014-06-04
US20140151753A1 (en) 2014-06-05
CN103688360A (zh) 2014-03-26
JP5508355B2 (ja) 2014-05-28
WO2013014840A1 (en) 2013-01-31

Similar Documents

Publication Publication Date Title
JP5508355B2 (ja) 固体撮像装置およびその製造方法、並びに電子情報機器
JP5552768B2 (ja) 固体撮像装置とその製造方法、及び電子機器
JP5537523B2 (ja) 固体撮像装置
US8792035B2 (en) Solid-state imaging device and manufacturing method thereof, driving method of solid-state imaging device, and electronic equipment
JP5671830B2 (ja) 固体撮像素子、固体撮像素子の製造方法、および電子機器
CN102629617B (zh) 固体拍摄装置
CN103959468B (zh) 固态成像装置、制造固态成像装置的方法和电子设备
US20160013225A1 (en) Solid-state imaging device and manufacturing method of the same, and electronic apparatus
TWI505454B (zh) 固態攝像裝置及其驅動方法、固態攝像裝置之製造方法、以及電子資訊機器
US20120104523A1 (en) Solid-state imaging device manufacturing method of solid-state imaging device, and electronic apparatus
JP2011129633A (ja) 固体撮像装置とその製造方法、及び電子機器
KR20140099811A (ko) 카메라 모듈, 고체 촬상 장치 및 고체 촬상 장치의 제조 방법
JP2010245100A (ja) 固体撮像素子
JP2013131516A (ja) 固体撮像装置、固体撮像装置の製造方法、及び、電子機器
JP4857816B2 (ja) 固体撮像素子
JP2010021587A (ja) 裏面照射型固体撮像素子、電子機器モジュール及びカメラモジュール

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131010

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140320

R150 Certificate of patent or registration of utility model

Ref document number: 5508355

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D04