JP2013004565A - Image sensor structure, manufacturing method of image sensor and image sensor - Google Patents
Image sensor structure, manufacturing method of image sensor and image sensor Download PDFInfo
- Publication number
- JP2013004565A JP2013004565A JP2011131110A JP2011131110A JP2013004565A JP 2013004565 A JP2013004565 A JP 2013004565A JP 2011131110 A JP2011131110 A JP 2011131110A JP 2011131110 A JP2011131110 A JP 2011131110A JP 2013004565 A JP2013004565 A JP 2013004565A
- Authority
- JP
- Japan
- Prior art keywords
- image sensor
- scribe line
- wiring
- image sensors
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】イメージセンサのカラーフィルターの膜厚のばらつきを低減する。
【解決手段】イメージセンサ構造体は、シリコン基板51上に配列で形成された複数のイメージセンサと、複数のイメージセンサをダイシングして分離するときに切断される、隣り合うイメージセンサの間のスクライブラインと、から構成される。複数のイメージセンサのそれぞれは、シリコン基板51上に形成された拡散層52から構成される複数の光電変換素子と、複数の光電変換素子を囲んで、イメージセンサそれぞれの外周に沿って導体で形成されたガード配線81と、を備える。そして、スクライブライン部53に、ガード配線81と同一のプロセスで同層に形成されたダミー配線82が形成される。
【選択図】図8Variation in film thickness of a color filter of an image sensor is reduced.
An image sensor structure includes a plurality of image sensors formed in an array on a silicon substrate 51 and a scribe line between adjacent image sensors which is cut when the plurality of image sensors are separated by dicing. Line. Each of the plurality of image sensors is formed of a plurality of photoelectric conversion elements composed of a diffusion layer 52 formed on the silicon substrate 51 and a conductor surrounding the plurality of photoelectric conversion elements along the outer periphery of each of the image sensors. Guard wiring 81 is provided. Then, a dummy wiring 82 formed in the same layer by the same process as the guard wiring 81 is formed in the scribe line portion 53.
[Selection] Figure 8
Description
本発明は、複写機、ファクシミリ、OCR等の画像情報を読み取るイメージセンサに関する。 The present invention relates to an image sensor for reading image information such as a copying machine, a facsimile, and an OCR.
ファクシミリ、スキャナ、複写機等の画像読み取り機器においては、画像を読み取るために密着型イメージセンサが用いられる。密着型イメージセンサは、複数の光電変換素子が所用読み取り長さに直線的に並べられた10〜20mmサイズのラインイメージセンサを備える。密着型イメージセンサは、ラインイメージセンサ、原稿に光を照射するための光源モジュール、原稿に照射されて反射した光を集光するためのレンズ、ラインイメージセンサによって光電変換・増幅された電気信号をデジタル変換する信号処理回路、およびこれら部品を保持する筐体フレームから構成されている。 In image reading devices such as a facsimile, a scanner, and a copying machine, a contact image sensor is used to read an image. The contact image sensor includes a line image sensor having a size of 10 to 20 mm in which a plurality of photoelectric conversion elements are linearly arranged in a desired reading length. The contact image sensor is a line image sensor, a light source module for irradiating light on a manuscript, a lens for collecting light reflected on the manuscript, and an electric signal photoelectrically converted and amplified by the line image sensor. It consists of a signal processing circuit for digital conversion and a housing frame for holding these components.
ラインイメージセンサは、シリコン基板上にCMOS(Complementary Metal Oxide Semiconductor)プロセスを用いて各種素子が形成され、光電変換受光素子であるフォトダイオード(PD:Photo Diode)が複数等間隔で直線的に配置されている。ラインイメージセンサは、PDに加えて、PDからの出力を増幅する信号処理部、外部からのスタート信号に従って規則的に順次読み出すためのラッチ回路から主に構成されている。 In a line image sensor, various elements are formed on a silicon substrate using a CMOS (Complementary Metal Oxide Semiconductor) process, and a plurality of photodiodes (PD: Photo Diode) which are photoelectric conversion light receiving elements are linearly arranged at equal intervals. ing. In addition to the PD, the line image sensor mainly includes a signal processing unit that amplifies the output from the PD, and a latch circuit that sequentially reads sequentially in accordance with an external start signal.
近年の画像読み取り機器のカラーに伴い、ラインイメージセンサもカラー化されている。カラーラインイメージセンサは、PD上に特定の波長帯域を透過させるカラーフィルターが実装される。カラーフィルターの主な透過波長帯域は色の3原色である赤色(630nm)、緑(520nm)、青(450nm)である。カラーラインイメージセンサには、各色カラーフィルターに対応するPDが、色ごとに1列にそれぞれ直線上に配置されている。そして、信号増幅回路についても同様に各色のPDに対応してそれぞれ実装される。 With the color of image reading devices in recent years, line image sensors have also been colored. In the color line image sensor, a color filter that transmits a specific wavelength band is mounted on the PD. The main transmission wavelength bands of the color filters are red (630 nm), green (520 nm), and blue (450 nm), which are the three primary colors. In the color line image sensor, PDs corresponding to each color filter are arranged in a line for each color on a straight line. Similarly, the signal amplifier circuit is mounted corresponding to each color PD.
カラーラインイメージセンサから出力された信号は一般的には画像情報に変換され、コンピュータの画面表示やプリンターでの印刷に使用される。読み取り画像のカラー化に伴って、カラーイメージセンサが出力する光電変換信号の画素間のばらつきは、画像情報のムラや筋となって顕在化する。カラーラインイメージセンサの光電変換と特性のばらつきを低減することは大きな課題となっている。 Signals output from the color line image sensor are generally converted into image information and used for computer screen display and printing with a printer. With the colorization of the read image, the variation between the pixels of the photoelectric conversion signal output from the color image sensor becomes apparent as unevenness and streaks in the image information. Reducing the photoelectric conversion and characteristic variation of the color line image sensor is a big problem.
例えば、特許文献1には、保護膜の膜厚を均一にすることにより、ラインイメージセンサの各光電変換素子から出力される電気信号の値のばらつきを抑える技術が開示されている。特許文献1の光電変換装置は、互いに隙間を空けて縦横方向に配列する複数のラインイメージセンサICが形成された半導体基板であって、隣接するラインイメージセンサICの短辺どうしが向かい合う領域に、ダミー配線によるパターンが形成される。そののち光電変換装置を、ラインイメージセンサICの間のスクライブラインで切断(ダイシング)して、イメージセンサICに分離する。
For example,
ラインイメージセンサが形成された半導体基板をダイシングするときには、ラインイメージセンサに損傷を与えないことが必要である。例えば、特許文献2の半導体ウェーハのダイシング方法では、スクライブライン予定部分に、半導体素子上に設けた保護膜とは分離された保護膜を設け、この分離された保護膜の部分をダイシングする。
When dicing the semiconductor substrate on which the line image sensor is formed, it is necessary not to damage the line image sensor. For example, in the semiconductor wafer dicing method disclosed in
カラーラインイメージセンサに実装されるPDの光電変換特性のばらつきを生じさせる要因には、さまざまなものが挙げられるが、それらは大きくは2つに集約される。 There are various factors that cause variations in the photoelectric conversion characteristics of the PDs mounted on the color line image sensor, but they can be roughly classified into two.
1つ目は、イメージセンサを形成する半導体工程の製造ばらつきや、レイアウト依存性による光電変換素子上の透明膜(保護膜)の膜厚ばらつきが、イメージセンサチップ内で生じることである。透明膜の膜厚ばらつきによって光干渉の強弱ばらつきが発生する。そのため、イメージセンサに入光した光がPDに到達したときには光強度にばらつきが発生し、結果的に光電変換された後の出力にばらつきを生じさせる。 First, manufacturing variations in the semiconductor process for forming the image sensor and variations in the film thickness of the transparent film (protective film) on the photoelectric conversion element due to layout dependency occur in the image sensor chip. Variations in the intensity of light interference occur due to variations in the thickness of the transparent film. Therefore, when the light incident on the image sensor reaches the PD, the light intensity varies, and as a result, the output after the photoelectric conversion is varied.
2つ目は、光電変換素子上に配置されるカラーフィルターの膜厚がばらつくことで、カラーフィルターの透過特性にばらつきが生じることである。カラーフィルターの膜厚のばらつきで、イメージセンサに入光した光がPDに到達したときには光に強弱が発生し、その光電変換後の出力にばらつきを発生させる。 Second, variation in the transmission characteristics of the color filter is caused by variations in the film thickness of the color filter disposed on the photoelectric conversion element. When the light incident on the image sensor reaches the PD due to the variation in the film thickness of the color filter, the intensity of the light is generated, and the output after the photoelectric conversion varies.
上記2つの現象はラインイメージセンサの長手方向端部近辺の光電変換受光素子において発生することが多い。特許文献1の光電変換装置は、1つ目の問題点を改善する手段の一つである。特許文献1によると、プラズマCVD法により原料ガスを生成すると、ラインイメージセンサIC上のみならず、ダミー配線上にも、原料ガスが均一に堆積する。このため、ラインイメージセンサIC上に、膜厚が均一な保護膜(透明膜)が形成されることが記載されている。
The above two phenomena often occur in the photoelectric conversion light receiving element in the vicinity of the end in the longitudinal direction of the line image sensor. The photoelectric conversion device of
一般に、ラインイメージセンサに形成される各層の構成は、光電変換素子の部分と配線部分で異なるので、イメージセンサの保護膜の表面には凹凸ができる。保護膜の凹凸は、カラーフィルターの膜厚のばらつきの要因の1つである。特許文献1の技術では、保護膜の表面の凹凸を解消することはできない。2つ目のカラーフィルターの膜厚のばらつきについては、特許文献1および特許文献2では解決されない。
In general, the configuration of each layer formed in the line image sensor differs between the photoelectric conversion element portion and the wiring portion, so that the surface of the protective film of the image sensor is uneven. The unevenness of the protective film is one of the causes of variations in the film thickness of the color filter. With the technique of
本発明は、上述のような事情に鑑みてなされたもので、イメージセンサのカラーフィルターの膜厚のばらつきを低減することを目的とする。 The present invention has been made in view of the above-described circumstances, and an object thereof is to reduce the variation in the film thickness of the color filter of the image sensor.
上記目的を達成するため、本発明に係るイメージセンサ構造体は、基板上に配列で形成された複数のイメージセンサと、基板をダイシングしてイメージセンサを分離するときに切断される、隣り合うイメージセンサの間のスクライブラインと、から構成されるイメージセンサ構造体であって、イメージセンサのそれぞれは、基板上に形成された複数の光電変換素子と、複数の光電変換素子を囲んで、イメージセンサそれぞれの外周に沿って導体で形成されたガード配線と、を備える。そして、スクライブラインは、そのスクライブラインに沿ってガード配線と同一のプロセスで同層に形成されたダミー配線を備える。 In order to achieve the above object, an image sensor structure according to the present invention includes a plurality of image sensors formed in an array on a substrate, and adjacent images that are cut when the substrate is diced to separate the image sensors. An image sensor structure including a scribe line between the sensors, each of the image sensors surrounding a plurality of photoelectric conversion elements formed on a substrate and the plurality of photoelectric conversion elements. Guard wiring formed of a conductor along each outer periphery. The scribe line includes dummy wirings formed in the same layer along the scribe line by the same process as the guard wiring.
本発明によれば、複数のイメージセンサを形成した基板のスクライブライン部で発生する凹凸を低減し、その結果、イメージセンサのカラーフィルターの膜厚のばらつきを低減することができる。 According to the present invention, the unevenness generated in the scribe line portion of the substrate on which the plurality of image sensors are formed can be reduced, and as a result, the variation in the film thickness of the color filter of the image sensor can be reduced.
カラーフィルター製造工程においては、カラーフィルターの膜厚を均一にするために、カラーフィルターを実装する下地部を透明樹脂で被覆して平坦化を行う。ここで述べる下地は半導体製造工程で形成されたイメージセンサ最上面の保護膜表面のことを指す。この保護膜表面凹凸が大きい場合、1回の透明樹脂塗布によって、平坦化することができずに複数回の平坦化工程を実施しなくてはならない。複数回平坦化工程を実施した場合、工程数、および透明樹脂量が増えることからコスト増につながる。特にこの保護膜表面の凹凸はシリコン基板上に等間隔で配置されたイメージセンサを分離・切断するために設けられたスクライブライン部に顕著に表れる。本発明の実施の形態は、このスクライブライン部で発生する凹凸を低減する手段を提供し、カラーフィルター工程における平坦化工程への負担を低減する。 In the color filter manufacturing process, in order to make the film thickness of the color filter uniform, the base portion on which the color filter is to be mounted is covered with a transparent resin for flattening. The base described here refers to the uppermost protective film surface of the image sensor formed in the semiconductor manufacturing process. If the surface irregularities of the protective film are large, the flattening process must be performed a plurality of times without being flattened by applying the transparent resin once. When the planarization step is performed a plurality of times, the number of steps and the amount of transparent resin increase, leading to an increase in cost. In particular, the unevenness on the surface of the protective film is conspicuously shown in a scribe line portion provided for separating and cutting the image sensors arranged at equal intervals on the silicon substrate. The embodiment of the present invention provides means for reducing the unevenness generated in the scribe line portion, and reduces the burden on the flattening process in the color filter process.
(実施の形態1)
理解を容易にするために、まず一般的なラインイメージセンサについて説明する。以下、ラインイメージセンサを、単にイメージセンサという。図1は、シリコン基板上に複数のイメージセンサが配列して形成されたイメージセンサ構造体を示す図である。イメージセンサ構造体1は、円形のシリコン基板51上にイメージセンサ2が等間隔の配列で形成されている。
(Embodiment 1)
In order to facilitate understanding, a general line image sensor will be described first. Hereinafter, the line image sensor is simply referred to as an image sensor. FIG. 1 is a view showing an image sensor structure formed by arranging a plurality of image sensors on a silicon substrate. In the
イメージセンサ2は一般的にCMOSプロセスによって製造されており、そのチップサイズはX方向の横幅Wが約10〜20mm、Y方向の縦幅Lが0.4〜0.8mm程度の長方形である。イメージセンサ2には、光電変換素子である一定の面積のフォトダイオード(以下PDという)がX方向に一定の密度・間隔で配置されている。PDの密度・間隔は、例えば600dpiピッチである。
The
図2は、イメージセンサ構造体の一部拡大図である。等間隔に形成されたイメージセンサ2の間には、イメージセンサ2の長辺で挟まれてX方向に延びるスクライブライン21Xと、イメージセンサ2の短辺で挟まれてY方向に延びるスクライブライン21Yが設けられている。スクライブライン21X、21Yは、複数のイメージセンサ2を1つずつ分離する為に、シリコン基板51を切断する領域である。スクライブライン21Xとスクライブライン21Yは格子状に形成されており、XY方向に並んだ各イメージセンサ2は、その周囲が、スクライブライン21X、21Yに囲まれている。スクライブライン21Xの幅SDと、スクライブライン21Yの幅SWは、共に等間隔、または、異なる間隔を有する。幅SDおよび幅SWは、おおよそ50〜200μmである。
FIG. 2 is a partially enlarged view of the image sensor structure. Between the
イメージセンサ2はそれぞれ、3色の光を検出する画素22R、22G、22Bが形成されている。画素22R、22G、22Bはそれぞれ、PDとカラーフィルターが含まれる。画素22R、22G、22BはそれぞれX方向に1列に直線上に配置される。図2では、1つのイメージセンサ2で画素22R、22G、22Bの数をそれぞれ30個程度しか描いていないが、実際にはそれぞれX方向に数百個程度以上の画素が形成される。イメージセンサ2には、電力の供給と信号の取り出しのための配線(ワイヤ)を接続するワイヤーボンディングパッド23が形成される。
Each of the
図3は、イメージセンサの回路構成の例を示すブロック図である。イメージセンサ2の回路は、画素回路34、セレクタ33、スタート信号制御部31および増幅回路32を備える。画素回路34には、イメージセンサ2のPD36の後段に、PD36からの信号を増幅する複数のトランジスタ37やアナログメモリ35が配置される。セレクタ33は、複数の画素回路34の信号を順次読み出して、直列の信号に(シリアライズ)する。スタート信号制御部31は、セレクタ33の順次読み出しを外部からのスタート信号によって制御するための回路である。シリアライズされた画素回路34の信号(アナログ信号)は、増幅回路32で増幅されて外部に出力される。カラーイメージセンサにおいては、図3に示す回路構成が赤、緑、青の3色分それぞれ独立して必要となり、上記構成の回路の3回路分が配置される。次にイメージセンサ2の断面構成を説明する。
FIG. 3 is a block diagram illustrating an example of a circuit configuration of the image sensor. The circuit of the
図4は、カラーフィルターを形成する前のイメージセンサの端部とスクライブラインの断面図である。図4は、図2のA−A線の切断面を示す。図4には、両側にイメージセンサ2の端部58が、中央にスクライブライン21Yの断面(スクライブライン部53)が示されている。CMOSプロセスで使用される基板は、一般的にP型のシリコン基板51である。光電変換素子であるPD36はシリコン基板51に、砒素もしくはリンをイオン注入したN型の拡散層52として形成される。このP型のシリコン基板51とN型の拡散層52をPN接合ダイオードとして、光電変換素子であるPD36を構成する。
FIG. 4 is a cross-sectional view of the end portion of the image sensor and the scribe line before forming the color filter. FIG. 4 shows a section taken along line AA in FIG. FIG. 4 shows the
拡散層52が形成されたシリコン基板51の上層に絶縁膜54aが配置される。別途形成されるトランジスタ等(図示せず)の回路を電気的に接続するためのアルミニウムなどの導電性材料で形成される配線層55aが、絶縁膜54a上に配置される。図4には示されていないが、配線層55aと、光電変換素子とを接続するコンタクトが形成される。さらに配線層55aの上に、イメージセンサ2の回路を構成するために、絶縁膜54b、54cと、配線層55b、55cおよび配線層間を接続するコンタクト(ビアともいう。図示せず)を形成する。
An insulating
PD36(拡散層52)周辺では、これら配線層55a、55b、55cは、複数配置されるPD36間を光学的に分離するための遮光層として配置される。図4では、遮光層としての配線層55a、55b、55cが示されている。これらの遮光層はラインイメージセンサを製造する半導体プロセスにて製造可能な最大層数を配置することが一般的である。例えは半導体プロセスにおいて配線層が3層形成可能であれば遮光層も3層である。しかしながら必ずしもその限りではない。配線層55a、55b、55cのパターンによって、形成される層の厚さが異なるので、保護膜56aの表面には、凹凸57ができる。
In the vicinity of the PD 36 (diffusion layer 52), the
近年の微細化された半導体プロセスにおいては配線層が多層となることが主流である。多層の配線層を精度よく積層するために、配線層間に配置される絶縁層を化学機械平坦化(CMP:Chemical Mechanical Planarization)と呼ばれる工法を用いて平坦化してから、上層の配線層を形成する。CMP工法を用いる半導体プロセスにおいては、各層の厚みがコントロールされて積層されているので、シリコン基板51からイメージセンサ2の最上面である保護膜表面までの膜厚のばらつきは小さくなる。
In a recent miniaturized semiconductor process, the wiring layer is mainly a multilayer. In order to stack the multilayer wiring layers with high accuracy, the insulating layer disposed between the wiring layers is planarized using a method called chemical mechanical planarization (CMP), and then the upper wiring layer is formed. . In the semiconductor process using the CMP method, since the thickness of each layer is controlled and laminated, the variation in film thickness from the
最上層の保護膜56aを形成したのちに、カラーフィルターを形成する。図5は、カラーフィルターが形成されたイメージセンサの断面図である。カラーフィルター形成工程において、カラーフィルター膜は保護膜56a表面上にスピンコート法を用いて成膜される。そのため保護膜56a表面上に凹凸が存在するとカラーフィルター膜厚の均一化においては悪影響を及ぼす。そこで、保護膜56a表面の凹凸を低減するために、保護膜56a表面上に透明樹脂を塗布し平坦化して、透明平坦化膜62を形成する(平坦化工程)。
After forming the uppermost
カラーフィルター膜の成膜はスピンコート法で行われる為、シリコン基板全体の保護膜の凹凸の影響を受ける。したがって、シリコン基板全体の保護膜を対象として平坦化工程を行う。特にラインイメージセンサ間に配置されるスクライブライン部53はその凹凸が発生しやすい箇所となり、平坦化の対象となる。
Since the color filter film is formed by spin coating, it is affected by the unevenness of the protective film on the entire silicon substrate. Therefore, the planarization process is performed on the protective film on the entire silicon substrate. In particular, the
カラーフィルター61を成膜しないモノクロのラインイメージセンサの場合、スクライブライン部53の保護膜56b(図4参照)はエッチングによって取り除かれることが一般的である。これはイメージセンサ2の分離・切断時に、保護膜56aに亀裂や捲れを発生させないためである。その場合、イメージセンサ2のシリコン基板51から、保護膜56a表面までの厚みHとスクライブライン部53の厚みUに差が発生し、深い凹凸状態となる。1回の平坦化工程においては塗布する樹脂量の制約があり、凹凸量が大きい場合、1回の樹脂塗布では平坦化できずに、平坦化工程を複数回実施しなければならなくなる。したがって、平坦化工程の回数を減らすためには、スクライブライン部53の保護膜56bを除去しないことが望ましい。
In the case of a monochrome line image sensor in which the
平坦化工程を行った後、スピンコート法でカラーフィルター膜を成膜し、不要な部分をエッチング等で除去して、PD36の上部等の必要部分だけカラーフィルター61を形成する。この一連の工程は赤、緑、青の3色分のカラーフィルター61に対して行われる。図5は、各色の画素22R、22G、22Bの配列に平行な断面なので、1色のカラーフィルター61だけが表されている。その後、カラーフィルター61を保護するためのカラーフィルター保護膜63を成膜し、スクライブライン部53およびワイヤーボンディングパッド23上の不要な膜64を除去して、カラーフィルター工程が完了する。
After performing the planarization step, a color filter film is formed by a spin coating method, and unnecessary portions are removed by etching or the like, and the
先に記載した半導体製造工程においてCMP工法を用いることで、保護膜56aまでの均一な膜厚が確保される反面、製造工数を増加させることから製造コストは高価になる傾向がある。昨今、低価格が求められるイメージセンサにおいては製造コスト低減の為、CMP工法を用いない半導体製造工程が用いられることが多い。この場合CMP工法を用いる半導体製造工程と異なり、図6に示すように、保護膜56a表面においては配線レイアウト配置に依存した凹凸72が多数発生する。またスクライブライン部53においても同様であり、CMP工法を用いる場合と比較すると、深さDの大きい凹凸71が発生してしまうといった課題に直面する。
By using the CMP method in the semiconductor manufacturing process described above, a uniform film thickness up to the
凹凸71と凹凸72の深さは同程度であるが、スクライブライン部53の凹凸71は、イメージセンサ2内の凹凸72より面積が大きく、イメージセンサ2の外周に連続するので、平坦化工程への影響が大きい。イメージセンサ2の外周に近い部分ほど、平坦化が不完全で、カラーフィルター61の膜厚のばらつきが大きくなる。
Although the
図7は、本発明の実施の形態1に係るイメージセンサ構造体の一部を示す平面図である。実施の形態1のイメージセンサ構造体1では、スクライブライン21X、21Yにダミー配線41X、41Yを形成する。図8は、実施の形態1に係るイメージセンサの端部とスクライブラインの断面図である。図8は、図7のB−B線切断面を示す。
FIG. 7 is a plan view showing a part of the image sensor structure according to
イメージセンサ2の端部58に、外部からイメージセンサ2内部に対して水分の浸入を防ぐためのガード配線81が配置される。ガード配線81は、イメージセンサ2の外周に沿って形成されるので、ガードリングもしくはシールリングとも呼ばれる。ガード配線81は半導体製造プロセスで可能な最大の配線層数で、導体で形成される配線層と配線層の間を接続するコンタクト(ビアともいう)から構成される。シリコン基板51からガード配線81上の保護膜56aまでの厚みは、イメージセンサ2の中で最も厚くなる。スクライブライン部53はガード配線81に隣接しており、通常は、図6に示すようにスクライブライン部53に配線層が配置されない。そのため、スクライブライン部53は、保護膜56b(図4)をエッチングしない場合においても厚みは最も薄くなり、凹凸が大きくなる部位である。
A
ガード配線81とスクライブライン部53の膜厚差に起因する凹凸を低減する目的で、ガード配線81の層構成を変更することは水分の吸収を防ぐ機能を失わせ、ラインイメージセンサの信頼性を低下させるといった問題があり難しい。しかしスクライブライン部53の層構成を変更することはこの信頼性の問題への影響はなく容易である。
For the purpose of reducing the unevenness caused by the film thickness difference between the
CMP工法を用いない場合、シリコン基板51と保護膜56a表面までの厚みは各層に配置される配線パターンに依存する。配線層55a、55b、55cが配置されていない部位、たとえばPD36上部等の膜厚は薄く、すべての配線層が配置された部位が最も膜厚が厚くなる。
When the CMP method is not used, the thickness to the surface of the
本実施の形態1では、スクライブライン部53に、配線層82aおよびコンタクト82bから構成されるダミー配線82を設ける。図8のダミー配線82は、図7に示すダミー配線41Yの断面である。ダミー配線82(ダミー配線41X、41Y)は、スクライブライン21X、21Yに沿って、ガード配線81と同一のプロセスで同層に形成される。スクライブライン部53にダミー配線82を設けることにより、カード層81の部分とスクライブライン部53の層構成は同一となり、ガード配線81部とスクライブライン部53の保護膜56aまでの厚みはほぼ等しくなる。
In the first embodiment, the
ガード配線81とダミー配線82の層構成を同じにすることによって、ガード配線81の部分とスクライブライン部53には、深い凹凸71が形成されない。ガード配線81は、イメージセンサ2の最大層数の配線層の構成なので、イメージセンサ2を形成するプロセスにはない新たな膜形成プロセスを追加しない限り、ダミー配線82をガード配線81の層構成と異なる層構成にすると、スクライブライン部53の厚みはガードリング部の厚みよりも薄くなる。すなわち、ガード配線81とダミー配線82の層構成を同じにする場合に、ガード配線81の部分とスクライブライン部53の凹凸の深さは最小になる。
By making the layer configuration of the
ガード配線81とダミー配線82は、以下のように形成する。図4で説明したように、P型のシリコン基板51に、砒素もしくはリンをイオン注入してN型の拡散層52を形成する。また、信号処理回路を形成するCMOSトランジスタ(図示せず)をそれぞれの領域に形成する。その上に、例えば酸化膜からなる絶縁層54aを形成する。
The
図9は、実施の形態1に係るイメージセンサ構造体のガード配線とダミー配線の製造工程を示す図である。光電変換素子およびCMOSトランジスタに電気的に配線を接続するために、絶縁層54aにエッチング等でコンタクトホールを形成する。このとき、図9(a)に示すように、ガード配線81とダミー配線82の部分にもコンタクトホール54hを形成する。
FIG. 9 is a diagram illustrating a manufacturing process of guard wiring and dummy wiring of the image sensor structure according to the first embodiment. In order to electrically connect wiring to the photoelectric conversion element and the CMOS transistor, a contact hole is formed in the insulating
次に、導電材であるアルミニウム膜55fを堆積して(図9(b)参照)、エッチングにより所定の配線パターンで配線層55aを形成する(図9(c)参照)。このとき、配線パターンと同時に、ガード配線81とダミー配線82の部分のアルミニウム膜55fを残して、それらのパターンを形成する。また、配線パターンと同時に、遮光層を形成する。そしてそれらの上に、絶縁膜54bを形成する(図9(d)参照)。以下、図9(a)〜(d)と同様にして、絶縁膜54bにコンタクトホールを形成し、絶縁膜54bの上に配線層55bを形成すると同時に、配線層55bと同じ層にガード配線81、ダミー配線82および遮光層を形成する。さらに絶縁膜54c、配線層55c、配線層55cと同じ層のガード配線81、ダミー配線82および遮光層を形成する。
Next, an
図10は、実施の形態1に係るカラーフィルターが形成されたイメージセンサの断面図である。配線層55a、55b、55c(遮光層を含む)、ガード配線81およびダミー層82を形成したのち、それらの上に、例えば窒化シリコン(SiN)等による透明な保護膜56を形成する。ガード配線81およびダミー配線82を被覆する保護膜56を形成したのち、図5と同様に、透明平坦化膜62、カラーフィルター61およびカラーフィルター保護膜63を形成する。
FIG. 10 is a cross-sectional view of the image sensor in which the color filter according to
以上のようにして、製造したイメージ構造体1を、スクライブライン21X、21Y(スクライブライン部53)でダイシングして切断することにより、イメージセンサ2を1つずつ分離する。分離されたイメージセンサ2は、筐体フレームに固定されて、ワイヤーボンディングパッド23と信号処理回路または外部端子との間が配線される。さらに、光源モジュールおよびレンズなどを組み込んで封止し、密着イメージセンサを完成する。
As described above, the manufactured
図6で述べたように、面積が大きく平坦化工程への影響が大きい、スクライブライン部53の凹凸71(図6参照)が解消されるので、イメージセンサ2の外周に近い部分でも、平坦化の精度が高くなり、カラーフィルター61の膜厚のばらつきが小さくなる。
As described with reference to FIG. 6, the unevenness 71 (see FIG. 6) of the
図11は、実施の形態1の異なる例に係るイメージセンサの端部とスクライブラインの断面図である。図11に示す例では、多層の配線層を精度よく積層するために、配線層間に配置される絶縁層をCMP工法を用いて平坦化してから、上層の配線層を形成する。CMP工法を用いる半導体プロセスにおいては、各層の厚みがコントロールされて積層されているので、シリコン基板51からイメージセンサ2の最上面である保護膜56表面までの膜厚のばらつきは小さくなる。
FIG. 11 is a cross-sectional view of an end portion of an image sensor and a scribe line according to a different example of the first embodiment. In the example shown in FIG. 11, in order to laminate the multilayer wiring layers with high accuracy, the upper wiring layer is formed after the insulating layer disposed between the wiring layers is planarized using the CMP method. In the semiconductor process using the CMP method, since the thickness of each layer is controlled and laminated, the variation in film thickness from the
図11の例でも、スクライブライン部53には、ガード配線81と同一のプロセスで同層にダミー配線82を形成する。ダミー配線82を配置することによって、スクライブライン部53の凹凸を極めて小さくすることができる。配線層間に配置される絶縁層をCMP工法を用いて平坦化するので、図8の構成に比べて、イメージセンサ2の内部の凹凸が小さくなる。その結果、さらに、平坦化の精度が高く、また、平坦化の回数を少なくできる。そして、カラーフィルター61の膜厚のばらつきを、より小さくできる。
Also in the example of FIG. 11, the
本実施の形態1のイメージセンサ構造体1では、CMP工法を用いない半導体プロセスを使用する場合でも、スクライブライン部53に凹凸が発生しにくい。スクライブライン部53の保護膜56表面の凹凸が低減するのは、イメージセンサ2の端部58に隣接する部分に限らない。イメージセンサ2の外周のガード配線81が配置されるところでは、いずれも、スクライブライン部53の保護膜56表面の凹凸が低減する効果が得られる。
In the
スクライブライン部53にダミー配線82を配置した構成にすることによって、スクライブライン部53の保護膜56表面の凹凸が低減する。保護膜56表面の凹凸が低減するので、平坦化工程によってカラーフィルター膜を形成する前にその表面を確実に平坦にすることができる。その結果、カラーフィルター膜の厚さを均一にすることができ、イメージセンサ2のカラーフィルター61の膜厚のばらつきを低減することができる。そして、ダミー配線82によって、カラーフィルター製造工程における平坦化工程の負荷を低減することができる。それによって、低コストでばらつきの少ないカラーフィルター特性を有するイメージセンサ2を提供することができる。
By adopting a configuration in which the
(実施の形態2)
実施の形態2のイメージセンサ構造体1では、イメージセンサ2をダイシングする前に、イメージセンサ2それぞれの周囲の保護膜56に、スクライブライン21X、21Yに沿って溝を形成する。
(Embodiment 2)
In the
図8に示されるように、実施の形態1に係るイメージセンサ構造体1は、スクライブライン部53にダミー配線82を有する構成において、スクライブライン部53の保護膜56bと、イメージセンサ周囲に配置されるガード配線81の上の保護膜56aがつながっている。先に説明したように、一般的なイメージセンサをはじめとする半導体ICを形成したシリコン基板51では、ダイシングする前にスクライブライン部53の保護膜56bを除去する。これはダイヤモンドカッターを用いるダイシング装置によって分離・切断を行う際、そのダイヤモンドカッターの回転によって保護膜56aに亀裂や捲れを発生させないためである。保護膜56aに亀裂や捲れが発生すると、ガード配線81端部の配線層がむき出しになり、ガード配線81の本来の目的である水分の進入を防ぐ機能が損なわれる。
As shown in FIG. 8, the
図12は、本発明の実施の形態2に係るイメージセンサの端部とスクライブラインの断面図である。実施の形態1と同じように、ガード配線81およびダミー配線82を形成したのちに、ガード配線81およびダミー配線82を被覆する保護膜56を形成する。そして、ガード配線81とダミー配線82との間の保護膜56に、溝91を形成する。保護膜56は、例えば、プラズマCVD法により窒化シリコン(SiN)等を堆積して形成する。そして、例えばエッチングによって溝91を形成する。
FIG. 12 is a cross-sectional view of an end portion of an image sensor and a scribe line according to
溝91は、イメージセンサ2それぞれの周囲に、スクライブライン21X、21Yに沿って連続して形成される。溝91は、イメージセンサ2それぞれの周囲に形成されるので、スクライブライン部53の両側に形成される。溝91の深さは、少なくとも保護膜56の表面から保護膜56の下の層にまで達する。すなわち、保護膜56を溝91で分断する。
The
保護膜56に溝91を形成することでダイシング時に亀裂や捲れが発生した場合、保護膜56は溝91によって分断されているので、亀裂や捲れの進行をガード配線81に到達する前に食い止めることができる。
When cracks or wrinkles occur during dicing by forming the
このような構成とすることで、保護膜56への亀裂や捲れの発生を抑制された低コストでばらつきの少ないカラーフィルター特性を有するカラーラインイメージセンサを提供することができる。
By adopting such a configuration, it is possible to provide a color line image sensor having a color filter characteristic with little variation at a low cost in which the generation of cracks and wrinkles in the
1 イメージセンサ構造体
2 イメージセンサ
21X、21Y スクライブライン
22R、22G、22B 画素
23 ワイヤーボンディングパッド
36 フォトダイオード(PD)
41X、41Y ダミー配線
51 シリコン基板
52 拡散層
53 スクライブライン部
54a、54b、54c 絶縁膜
54h コンタクトホール
55a、55b、55c 配線層
55f アルミニウム膜
56、56a、56b 保護膜
58 (イメージセンサの)端部
61 カラーフィルター
62 透明平坦化膜
63 カラーフィルター保護膜
81 ガード配線
82 ダミー配線
91 溝
1 Image sensor structure
2 Image sensor
21X,
23 Wire bonding pad
36 Photodiode (PD)
41X, 41Y dummy wiring
51 Silicon substrate
52 Diffusion layer
53 Insulating film 54
58 End of image sensor
61 Color filter
62 Transparent planarization film
63 Color filter protective film
81 Guard wiring
82 Dummy wiring
91 groove
Claims (5)
前記イメージセンサのそれぞれは、
前記基板上に形成された複数の光電変換素子と、
前記複数の光電変換素子を囲んで、前記イメージセンサそれぞれの外周に沿って導体で形成されたガード配線と、を備え、
前記スクライブラインは、該スクライブラインに沿って前記ガード配線と同一のプロセスで同層に形成されたダミー配線を備える、イメージセンサ構造体。 An image sensor comprising: a plurality of image sensors formed in an array on a substrate; and a scribe line between adjacent image sensors that is cut when the substrate is diced to separate the image sensors. A structure,
Each of the image sensors
A plurality of photoelectric conversion elements formed on the substrate;
A guard wiring that surrounds the plurality of photoelectric conversion elements and is formed of a conductor along the outer periphery of each of the image sensors;
The image sensor structure, wherein the scribe line includes a dummy wiring formed in the same layer in the same process as the guard wiring along the scribe line.
前記イメージセンサそれぞれの周囲に、前記スクライブラインに沿って、前記保護層に、前記保護層の表面から該保護層の下の層に達する溝が形成された請求項1に記載のイメージセンサ構造体。 A protective layer covering the guard wiring and the dummy wiring;
2. The image sensor structure according to claim 1, wherein a groove is formed around each of the image sensors along the scribe line in the protective layer from the surface of the protective layer to a layer below the protective layer. .
前記イメージセンサそれぞれの部分に、複数の光電変換素子を形成する素子形成ステップと、
前記イメージセンサそれぞれの前記複数の光電変換素子を囲み、前記イメージセンサそれぞれの外周に沿う導体のガード配線と、前記スクライブラインの部分に前記スクライブラインに沿って、前記ガード配線と同層に、同一のプロセスでダミー配線を形成する平坦化ステップと、
前記基板を前記スクライブラインに沿って切断して、前記イメージセンサを分離するダイシングステップと、
を備えるイメージセンサの製造方法。 A method of manufacturing an image sensor, wherein a plurality of image sensors are formed in an array on a substrate, and the image sensors are separated by cutting along a scribe line between adjacent image sensors,
An element forming step of forming a plurality of photoelectric conversion elements in each of the image sensors;
Surrounding the plurality of photoelectric conversion elements of each of the image sensors, the guard wiring of the conductor along the outer periphery of each of the image sensors, the scribe line part along the scribe line, and the same layer as the guard wiring A planarization step for forming dummy wirings in the process of
A dicing step of cutting the substrate along the scribe line to separate the image sensor;
An image sensor manufacturing method comprising:
前記複数のイメージセンサおよび前記スクライブラインを被う保護層を形成する保護層ステップと、
前記保護層に、前記イメージセンサそれぞれの周囲で前記スクライブラインに沿って、前記保護層の表面から該保護層の下の層に達する溝を形成するステップと、
を備える請求項3に記載のイメージセンサの製造方法。 After the planarization step and before the dicing step,
A protective layer step of forming a protective layer covering the plurality of image sensors and the scribe line;
Forming a groove reaching the layer below the protective layer from the surface of the protective layer along the scribe line around each of the image sensors in the protective layer;
An image sensor manufacturing method according to claim 3.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011131110A JP2013004565A (en) | 2011-06-13 | 2011-06-13 | Image sensor structure, manufacturing method of image sensor and image sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011131110A JP2013004565A (en) | 2011-06-13 | 2011-06-13 | Image sensor structure, manufacturing method of image sensor and image sensor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2013004565A true JP2013004565A (en) | 2013-01-07 |
Family
ID=47672870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011131110A Withdrawn JP2013004565A (en) | 2011-06-13 | 2011-06-13 | Image sensor structure, manufacturing method of image sensor and image sensor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2013004565A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9123779B2 (en) | 2013-06-04 | 2015-09-01 | Rohm Co., Ltd. | Semiconductor device and production method therefor |
| US9559138B2 (en) | 2014-10-10 | 2017-01-31 | Samsung Electronics Co., Ltd. | Image sensor and methods of manufacturing the same |
| KR20170018455A (en) * | 2014-06-23 | 2017-02-17 | 어플라이드 머티어리얼스, 인코포레이티드 | Substrate features for inductive monitoring of conductive trench depth |
| JP2017168531A (en) * | 2016-03-14 | 2017-09-21 | 株式会社リコー | Solid-state imaging device and method for manufacturing solid-state imaging device |
| JP2020087940A (en) * | 2018-11-14 | 2020-06-04 | 株式会社リコー | Line sensor and image reading device |
-
2011
- 2011-06-13 JP JP2011131110A patent/JP2013004565A/en not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9123779B2 (en) | 2013-06-04 | 2015-09-01 | Rohm Co., Ltd. | Semiconductor device and production method therefor |
| US9627315B2 (en) | 2013-06-04 | 2017-04-18 | Rohm Co., Ltd. | Semiconductor device having a multi-level interconnection structure |
| KR20170018455A (en) * | 2014-06-23 | 2017-02-17 | 어플라이드 머티어리얼스, 인코포레이티드 | Substrate features for inductive monitoring of conductive trench depth |
| JP2017527982A (en) * | 2014-06-23 | 2017-09-21 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | Substrate features for inductive monitoring of conductive trench depth |
| KR102346061B1 (en) * | 2014-06-23 | 2021-12-30 | 어플라이드 머티어리얼스, 인코포레이티드 | Substrate features for inductive monitoring of conductive trench depth |
| US9559138B2 (en) | 2014-10-10 | 2017-01-31 | Samsung Electronics Co., Ltd. | Image sensor and methods of manufacturing the same |
| JP2017168531A (en) * | 2016-03-14 | 2017-09-21 | 株式会社リコー | Solid-state imaging device and method for manufacturing solid-state imaging device |
| JP2020087940A (en) * | 2018-11-14 | 2020-06-04 | 株式会社リコー | Line sensor and image reading device |
| JP7103180B2 (en) | 2018-11-14 | 2022-07-20 | 株式会社リコー | Line sensor and image reader |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12520614B2 (en) | Solid-state image sensor, method for producing solid-state image sensor, and electronic device | |
| US12125867B2 (en) | Imaging device and electronic device | |
| KR101934864B1 (en) | Through silicon via structure, methods of forming the same, image sensor including the through silicon via structure and methods of manufacturing the image sensor | |
| US8976282B2 (en) | Solid-state image sensor, method of manufacturing the same and camera | |
| US7714403B2 (en) | Image sensor using back-illuminated photodiode and method of manufacturing the same | |
| US9343495B2 (en) | Solid-state imaging device and method of manufacturing the same | |
| JP5318325B2 (en) | Manufacturing method of image sensor | |
| TW201322434A (en) | Device and semiconductor image sensing element and forming method thereof | |
| US7208811B2 (en) | Photo-detecting device | |
| CN103325801A (en) | Solid-state image sensing device and camera | |
| JP2013004565A (en) | Image sensor structure, manufacturing method of image sensor and image sensor | |
| KR20140085656A (en) | Image sensor and method for fabricating the same | |
| KR20200010747A (en) | Image pickup device | |
| US9559137B2 (en) | Color filter of illumination image sensor and method for fabricating the same | |
| CN104218044A (en) | Image sensor and manufacturing process thereof | |
| US11222917B2 (en) | Backside illuminated image sensor and method of manufacturing same | |
| KR100701582B1 (en) | Stacked Photodiode for CMOS Image Sensor and Manufacturing Method Thereof | |
| KR20060107511A (en) | Solid-state image sensor and its manufacturing method | |
| US20120318962A1 (en) | Backside illumination solid-state image pickup device | |
| US20220199673A1 (en) | Multispectral image sensor and method for fabrication of an image sensor | |
| JP2016046420A (en) | Semiconductor device and manufacturing method thereof | |
| KR20120120669A (en) | Cmos image sensor | |
| US20230043664A1 (en) | Backside illuminated image sensor and manufacturing method therefore | |
| KR20240118532A (en) | Image sensor with stack structure and manufacturing method thereof | |
| JP2024011954A (en) | Semiconductor device and semiconductor device manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140902 |