JP2013003700A - レギュレータ用半導体集積回路 - Google Patents

Abstract

【課題】 回路の占有面積をそれほど増加させることなく、また無駄な電流を流すことなく出力電圧補正機能を実現できるレギュレータ用の半導体集積回路を提供する。
【解決手段】 入力端子と出力端子との間に接続された電圧制御用トランジスタ（Ｍ１）と、出力電圧に比例したフィードバック電圧と所定の基準電圧との電位差に応じて出力電圧が一定になるように制御用トランジスタを制御する制御回路（１１）と、基準電圧を生成する基準電圧回路（１２）と、前記電圧制御用トランジスタにより流される出力電流に縮小比例した電流を流すカレントミラー回路（Ｍ１，Ｍ２）とを備えたレギュレータＩＣにおいて、前記基準電圧回路の動作電流出力点と回路の基準電位点（ＧＮＤ）との間に接続された抵抗素子（Ｍ０）を設け、カレントミラー回路により生成された電流が、前記基準電圧回路の動作電流出力点と前記抵抗素子との接続ノードに流されるように構成した。
【選択図】 図１

Description

本発明は、直流電源装置さらには直流電圧を変換する電圧レギュレータに関し、例えば出力電圧補正機能を備えたシリーズレギュレータ（ＬＤＯ：低飽和型レギュレータを含む）を構成する半導体集積回路（レギュレータ用ＩＣ）に利用して有効な技術に関する。

シリーズレギュレータにおいては、負荷の変動によって負荷へ流れる電流（出力電流）が変化すると、出力電圧が変化する現象が知られている。具体的には、図８に破線で示すように、出力電流Ｉoutが増加すると出力電圧Ｖoutを低下するという現象である。

従来、シリーズレギュレータにおいては、上記のような負荷変動による出力電圧の変動を防止するため、例えば特許文献１に記載されているように出力回路に出力電圧補正部を設けることがある。図７には、特許文献１に開示されている出力電圧補正部を備えたレギュレータ（安定化電源回路）の回路構成が示されている。

図７に示す出力電圧補正部を備えた出力回路は、出力トランジスタ４５とカレントミラーを構成するトランジスタ４２を設けて、出力電流に比例した電流を生成し、該電流をさらにカレントミラー回路（４３，４４）で折り返す。そして、出力トランジスタ４５を制御する誤差アンプ３へフィードバックする電圧（出力電圧に比例した電圧）を生成するブリーダ抵抗３１，３２の接続ノードから、上記カレントミラー回路（４３，４４）で折り返す電流を引き抜くことで、出力電流Ｉoutが多くなるほどフィードバック電圧が低くなるようにする。これにより、誤差アンプ３は、出力電流が多くなると出力電圧が高くなるよう出力トランジスタ４５を制御する補正機能を有することになる。

特開２００２−９１５８０号公報

しかしながら、図７のレギュレータにあっては、出力電圧補正機能ために、補正回路を構成する３個のトランジスタ４２〜４４と補正用抵抗４１を追加する必要がある。一方、半導体チップ上に形成される抵抗はトランジスタに比べて素子サイズが大きい。そのため、図７の回路を半導体集積回路として構成する場合、回路の占有面積が大きくなる。また、補正用のトランジスタ４２〜４４に流す電流は、補正回路のためにのみ流す電流であるため、無駄な電流が多くなるという課題がある。

この発明は上記のような背景の下になされたもので、その目的とするところは、回路の占有面積をそれほど増加させることなく出力電圧補正機能を実現できるレギュレータ用の半導体集積回路を提供することにある。
また、本発明の他の目的は、無駄な電流を流すことなく出力電圧補正機能を実現できるレギュレータ用の半導体集積回路を提供することにある。

上記目的を達成するため、この発明は、
入力端子と出力端子との間に接続された電圧制御用トランジスタと、
出力電圧に比例したフィードバック電圧と所定の基準電圧との電位差に応じて出力電圧が一定になるように前記制御用トランジスタを制御する制御回路と、
前記基準電圧を生成する基準電圧回路と、
前記電圧制御用トランジスタにより流される出力電流に縮小比例した電流を流すカレントミラー回路と、
前記基準電圧回路の動作電流出力点と回路の基準電位端子との間に接続された抵抗素子と、
を備え、
前記カレントミラー回路により生成された電流が、前記基準電圧回路の動作電流出力点と前記抵抗素子との接続ノードに流されるように構成した。

上記した手段によれば、カレントミラー回路を構成するトランジスタと、基準電圧回路の動作電流出力点と回路の基準電位端子との間に接続された抵抗素子を追加するだけでよいので、回路の占有面積をそれほど増加させることなく出力電圧補正機能を実現できるようになる。

あるいは、入力端子と出力端子との間に接続された電圧制御用トランジスタと、
出力電圧に比例したフィードバック電圧と所定の基準電圧との電位差に応じて出力電圧が一定になるように前記制御用トランジスタを制御する制御回路と、
前記基準電圧を生成する基準電圧回路と、
前記基準電圧回路の動作電流出力点と回路の基準電位端子との間に接続された抵抗素子と、
前記電圧制御用トランジスタと共にカレントミラー回路を構成する電流検出用トランジスタを備え、該電流検出用トランジスタに流される電流を検出して、出力電流が所定の電流値以上になった場合に前記電圧制御用トランジスタの制御電圧を規制して出力電流を制限する電流制限回路と、
を備え、
前記電流制限回路から流れ出す電流が、前記基準電圧回路の動作電流出力点と前記抵抗素子との接続ノードに流されるように構成する。

上記した手段によれば、電流制限回路に流れる電流を利用して出力電圧補正機能を実現できるので、基準電圧回路の動作電流出力点と回路の基準電位端子（ＧＮＤ端子）との間に接続される抵抗素子を追加するだけでよく、より一層回路の占有面積を増加させることなく出力電圧補正機能を実現できる。また、出力電圧補正機能のためにのみ電流を流す必要がないので、無駄な電流を流すことなく出力電圧補正機能を実現できるようになる。

また、望ましくは、前記電流制限回路は、
前記電流検出用トランジスタと直列に接続された電流−電圧変換手段と、
前記入力端子と前記電圧制御用トランジスタの制御端子との間に接続された電流制限用のトランジスタと、を備え、
前記電流−電圧変換手段により変換された電圧に応じて前記電流制限用のトランジスタが制御され、前記電流−電圧変換手段を流れた電流が前記基準電圧回路の動作電流出力点と前記抵抗素子との接続ノードに流されるように構成する。
これにより、電流−電圧変換手段と電流制限用のトランジスタとを設けるだけで、電流制限回路を構成できる上、無駄な電流を流すことなく出力電圧補正機能を実現できるようになる。

さらに、望ましくは、外部からの制御信号に応じて内部回路を活性化させる信号を生成する起動制御回路を備えるとともに、
前記抵抗素子はトランジスタにより構成され、該トランジスタの制御端子には、前記起動制御回路からの信号が印加されるように構成する。
これにより、回路の起動時に速やかに出力電圧補正機能を発動させることができるようになる。

さらに、望ましくは、前記抵抗素子はトランジスタにより構成され、該トランジスタの制御端子には、前記基準電圧回路からの信号が印加されるように構成する。
これにより、出力電圧補正機能の入力電圧依存性をなくし、入力電圧の電位に応じて出力電圧の補正量が異なってしまうのを回避することができる。

本発明によると、回路の占有面積をそれほど増加させることなく出力電圧補正機能を実現できるレギュレータ用の半導体集積回路を提供することができる。また、無駄な電流を流すことなく出力電圧補正機能を実現できるレギュレータ用の半導体集積回路を提供することができるという効果がある。

本発明を適用したシリーズレギュレータの制御用ＩＣの一実施形態を示す回路構成図である。 実施形態のシリーズレギュレータの制御用ＩＣの第２の実施例を示す回路構成図である。 第２の実施例のシリーズレギュレータの制御用ＩＣのより具体的な回路を示す回路構成図である。 図３のカレントリミット回路を備えたシリーズレギュレータの制御用ＩＣにおける出力電圧と出力電流との関係を示す電圧−電流特性図である。 第１の実施例（図１）のシリーズレギュレータの制御用ＩＣの変形例を示す回路構成図である。 第２の実施例（図２）のシリーズレギュレータの制御用ＩＣの変形例を示す回路構成図である。 出力電圧補正機能を備えた先願特許のシリーズレギュレータの回路構成を示す回路構成図である。 出力電圧補正機能を備えたシリーズレギュレータと出力電圧補正機能を備えないシリーズレギュレータにおける出力電圧と出力電流との関係を示す電圧−電流特性図である。

以下、本発明の好適な実施の形態を図面に基づいて説明する。
図１は、本発明を適用したシリーズレギュレータ（ＬＤＯを含む）の一実施形態を示す。なお、特に限定されるわけではないが、図１において一点鎖線で囲まれている部分の回路を構成する素子は、１個の半導体チップ上に形成され、半導体集積回路（シリーズレギュレータＩＣ）１０として構成される。

この実施形態におけるシリーズレギュレータＩＣ１０は、図示しない直流電圧源からの直流電圧ＶDDが印加される電圧入力端子ＩＮと出力端子ＯＵＴとの間にＰチャネルＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ：以下、ＭＯＳトランジスタと記す）からなる電圧制御用トランジスタＭ１が接続され、出力端子ＯＵＴと接地電位が印加されるグランド端子ＧＮＤとの間には、出力電圧Ｖoutを分圧するブリーダ抵抗Ｒ１，Ｒ２が直列に接続されている。このブリーダ抵抗Ｒ１，Ｒ２により分圧された電圧ＶFBが、上記電圧制御用トランジスタＭ１のゲート端子を制御する誤差アンプ１１の非反転入力端子にフィードバックされている。

そして、上記誤差アンプ１１はフィードバック電圧ＶFBと基準電圧Ｖrefとの電位差に応じて電圧制御用トランジスタＭ１を制御して、出力電圧Ｖoutが所望の電位になるように制御する。出力電圧Ｖoutの電位は、ブリーダ抵抗Ｒ１，Ｒ２の抵抗比によって設定できる。この実施形態のシリーズレギュレータは、上記のようなフィードバック制御によって、出力電圧Ｖoutを一定に保持するように動作する。図示しないが、出力端子ＯＵＴには、出力電圧Ｖoutを安定化させる外付けのコンデンサが接続される。

また、本実施形態のレギュレータＩＣ１０には、基準電圧Ｖrefを発生するための基準電圧回路１２と、該基準電圧回路１２および上記誤差アンプ１１にバイアス電流を流すバイアス回路１３、外部から入力されるチップのオン・オフ制御信号（チップイネーブル信号）ON/OFFに基づいて上記バイアス回路１３を動作状態にさせる起動制御回路１５が設けられている。基準電圧回路１２は、ツェナーダイオードからなる定電圧回路、あるいは定電流源として動作するデプレッション型ＭＯＳトランジスタとエンハンスメント型のＭＯＳトランジスタとを直列に接続した基準電圧発生回路などにより構成される。起動制御回路１５は、１または２以上のインバータなどで構成することができる。

さらに、本実施形態のレギュレータＩＣ１０には、ソース端子が上記電圧制御用トランジスタＭ１のソース端子に接続されＭ１のゲート電圧と同一の電圧がゲート端子に印加されることで電圧制御用トランジスタＭ１とカレントミラーを構成し、Ｍ１によって流される出力電流Ｉoutに比例した電流Ｉｓを流す電流検出用のＰチャネルＭＯＳトランジスタＭ２と、上記基準電圧回路１２の動作電流の流出点と接地点ＧＮＤとの間に接続されたＮチャネルＭＯＳトランジスタＭ０とが設けられている。

そして、上記電流検出用ＭＯＳトランジスタＭ２のドレイン端子がＭＯＳトランジスタＭ０のドレイン端子に接続されていると共に、ＭＯＳトランジスタＭ０は起動制御回路１５からの信号によって、バイアス回路１３が動作状態にされるとオン状態にされるように構成されている。バイアス回路１３がハイレベルの制御信号によって動作状態にされるように構成されている場合、バイアス回路１３をオンさせる信号とＭＯＳトランジスタＭ０をオンさせる信号は同一の信号とすることができる。

本実施形態のレギュレータＩＣ１０においては、電圧制御用トランジスタＭ１とカレントミラー接続されたＭＯＳトランジスタＭ２は、Ｍ１の１／Ｎの大きさ（サイズ）を有しＭ１のドレイン電流の１／Ｎの大きさの電流を流すように設定される。サイズ比１／Ｎは例えば１／１０００程度の値とすることができ、それにより電流検出用ＭＯＳトランジスタＭ２に流れる電流Ｉｓを非常に小さなものとすることができる。

また、ＭＯＳトランジスタＭ０は、数ｋΩのオン抵抗を有するように設定される。これにより、出力電流Ｉoutが増加してそのままでは出力電圧Ｖoutが低下する場合に、ＭＯＳトランジスタＭ２に流れる出力電流Ｉoutに比例した電流がＭＯＳトランジスタＭ０に流されることで基準電圧Ｖrefを持ち上げ、それによって、出力電圧Ｖoutが下がらないように補正することができる。
そのため、本実施形態のレギュレータは、図８に一点鎖線で示すように、出力電流Ｉoutが増加しても出力電圧Ｖoutはほぼ一定になる。なお、出力電流Ｉoutが増加したときに出力電圧Ｖoutは数ｍＶの補正が行えればよいので、カレントミラーを構成するＭＯＳトランジスタＭ２に流す電流は、比較的小さな電流でよい。

図７に示す先願特許のレギュレータは、前述したように、出力電圧補正機能のために、３個のトランジスタ４２〜４４と補正用抵抗４１を追加する必要があるが、本実施形態の補正回路は、２個のＭＯＳトランジスタＭ０，Ｍ２を追加するだけで良く、抵抗を追加する必要がないため、出力電圧補正機能を搭載することに伴う回路の占有面積の増大を抑制することができる。また、以下に説明する変形例のように、ＭＯＳトランジスタＭ２をカレントリミット回路と兼用することで、追加する素子数をさらに減らすことができる。

図２に、上記実施形態の第２の実施例を示す。この実施例は、出力電流を制限する過電流保護機能を備えたカレントリミット回路１４が設けられたレギュレータＩＣにおいて、カレントリミット回路１４に流れる電流を、基準電圧Ｖrefを持ち上げるための上記ＭＯＳトランジスタＭ０に流すように構成したものである。
この実施例のカレントリミット回路１４は、負荷の短絡などで出力電流Ｉoutが増加して所定の電流値に達したときに、出力電圧Ｖoutを低下させながら出力電流Ｉoutを減少させて、いわゆる「フ」の字の出力電圧−出力電流特性になるように制御することで過電流から素子を保護する機能を有する。

なお、カレントリミット回路１４が検出する電流を電圧制御用トランジスタＭ１とカレントミラーを構成するトランジスタ（図１のＭ２に相当）により生成することは、従来より行われている。
図２の実施例のレギュレータＩＣは、図１の実施例と同様に、出力電流Ｉoutが増加したときに出力電圧Ｖoutで低下しないように補正できる上、カレントリミット回路１４の動作電流をＭＯＳトランジスタＭ０に流すようにしているため、出力電圧の補正のために余分な電流を流す必要がないという利点がある。

図３には、カレントリミット回路１４を備えた図２のレギュレータＩＣのより具体的な回路例が示されている。
図３のカレントリミット回路１４は、電圧制御用トランジスタＭ１とカレントミラー接続され、Ｍ１によって流される出力電流Ｉoutに比例した電流Ｉｓを流す電流検出用のＰチャネルＭＯＳトランジスタＭ２と直列に、Ｍ２のドレイン電流を電圧に変換する電流−電圧変換手段としての抵抗Ｒ３と、ＮチャネルＭＯＳトランジスタＭ３とが接続されている。ＭＯＳトランジスタＭ３は、ゲートとドレインが結合され、ダイオードとして作用し抵抗Ｒ３の端子電圧を持ち上げる働きをする。

また、この実施例のカレントリミット回路１４には、出力端子ＯＵＴと接地点ＧＮＤとの間に直列に接続された抵抗Ｒ４、ＭＯＳトランジスタＭ４、Ｍ５が設けられている。そして、上記電流検出用ＭＯＳトランジスタＭ２と抵抗Ｒ３との接続ノードＮ１に、ＭＯＳトランジスタＭ４のゲート端子が接続されるとともに、ＭＯＳトランジスタＭ５はゲート端子とドレイン端子が結合されダイオードとして機能するようにされている。さらに、抵抗Ｒ４とＭＯＳトランジスタＭ４との接続ノードＮ２にゲート端子が接続され、ソース端子が入力端子ＩＮに、またドレイン端子が電圧制御用トランジスタＭ１のゲート端子に、それぞれ接続されたＰチャネルＭＯＳトランジスタＭ６が設けられている。

さらに、本実施例のカレントリミット回路１４には、上記抵抗Ｒ３とＭＯＳトランジスタＭ３との接続ノードＮ３に、ゲート端子に出力電圧Ｖｏｕｔが印加された短絡検出用のＭＯＳトランジスタＭ７のドレイン端子が接続され、該ＭＯＳトランジスタＭ７のソース端子が、前記ＭＯＳトランジスタＭ０のドレイン端子に接続されている。
なお、図３において、符号Ｍ１，Ｍ２，Ｍ６が付されているトランジスタはＰチャネルＭＯＳトランジスタであり、それ以外はＮチャネルＭＯＳトランジスタである。

次に、上記のように構成されたカレントリミット回路１４の動作について説明する。
規定値以下の出力電流Ｉoutが電圧制御用トランジスタＭ１によって流されている通常の動作状態においては、Ｍ１とカレントミラー接続されたＭＯＳトランジスタＭ２に、出力電流Ｉoutに比例した電流Ｉｓ（例えばＩoutの１／１０００）が流れる。これとともに、誤差アンプ１１によって出力電圧Ｖoutが設定電圧（例えば５Ｖ）になるようにＭ１のゲート端子に対してフィードバック制御が行われる。その結果、ゲート端子が出力端子ＯＵＴに接続されている短絡検出用のＭＯＳトランジスタＭ７のゲート電圧は充分に高く、ＭＯＳトランジスタＭ７はオン状態にされる。

そのため、カレントミラーのＭＯＳトランジスタＭ２に流れる電流Ｉｓは、抵抗Ｒ３およびＭＯＳトランジスタＭ７を通してＭＯＳトランジスタＭ０のドレインへ流れ、さらにＭ０のチャネルを通って接地点ＧＮＤへ流れる。これにより、抵抗Ｒ３とＭＯＳトランジスタＭ７（Ｍ３）との接続ノードＮ３の電位は、接地電位（０Ｖ）に近い電位となるので、Ｍ２とＲ３との接続ノードＮ１の電位も低くなる。そのため、ノードＮ１にゲート端子が接続されているＭＯＳトランジスタＭ４はオフに近い状態にされ、Ｍ４に流れる電流Ｉ４が絞られて抵抗Ｒ４に流れる電流が小さく抑えられる。その結果、抵抗Ｒ４とＭＯＳトランジスタＭ４との接続ノードＮ２にゲート端子が接続されているＭＯＳトランジスタＭ６がオフ状態にされる。

次に、負荷の短絡などで出力電流Ｉoutが増大したとするとカレントミラーのＭＯＳトランジスタＭ２の電流Ｉｓが増加しノードＮ１の電位が高くなり、ＭＯＳトランジスタＭ４に流れる電流Ｉ４も増加して抵抗Ｒ４とＭＯＳトランジスタＭ４との接続ノードＮ２の電位が下がる。そして、出力電流Ｉoutが予め設定した制限電流値Ｉlimに達すると、ノードＮ２の電位がＭＯＳトランジスタＭ６のしきい値電圧よりも低くなって、Ｍ６が弱いオン状態にされる。そのため、誤差アンプ１１の出力にかかわらず電圧制御用トランジスタＭ１のゲート電圧が高くされてＭ１がオフする方向に遷移し、出力電圧Ｖoutが減少される（図４のＡ点）。

そして、出力電圧Ｖoutが例えば０．５Ｖのような比較的低い電圧に達すると、ＭＯＳトランジスタＭ７の直列回路がオフ状態にされる。すると、抵抗Ｒ３を流れる電流Ｉｓは、ＭＯＳトランジスタＭ３のみを通して接地点ＧＮＤへ流れるようになる。これにより、抵抗Ｒ３とＭＯＳトランジスタＭ３との接続ノードＮ３の電位は、Ｍ７がオフする前よりもが高くなり、ＭＯＳトランジスタＭ４がより強くオンされ、抵抗Ｒ４に流れる電流Ｉ４が増加してＭＯＳトランジスタＭ６が強いオン状態にされ、電圧制御用トランジスタＭ１のゲート電圧を持ち上げてこれをオフさせる。その結果、出力電流Ｉoutが急激に減少し、出力電圧Ｖoutも下がり始める（図４のＢ点）。

この実施例のカレントリミット回路では、上記のように、ダイオードとして作用するＭＯＳトランジスタＭ３と並列にＭＯＳトランジスタＭ７−Ｍ０からなる電流バイパス経路を設けているため、出力電圧Ｖoutが比較的低い電圧（例えば１Ｖ）に設定された場合であっても、ほぼ一定の電流制限ポイント（図４のＡ〜Ａ”点）で電流制限をかけることができる。

図５は図１の実施例のシリーズレギュレータＩＣの変形例を、また図６は図２の実施例のシリーズレギュレータＩＣの変形例を示す。これらの変形例は、基準電圧回路１２の動作電流の流出点と接地点ＧＮＤとの間に接続されたＭＯＳトランジスタＭ０のゲート端子に、起動制御回路１５からの信号の代わりに、基準電圧回路１２により生成された基準電圧Ｖrefを印加するようにしたものである。
なお、図６のシリーズレギュレータＩＣにおけるカレントリミット回路１４には、図３に示されているカレントリミット回路１４と同様な構成の回路を使用することができる。ただし、カレントリミット回路１４は図３のような構成のものに限定されず、出力電流が所定の電流値以上にならないように制限するものであれば、どのような構成の回路であってもよい。

図１や図２の実施例のように、ＭＯＳトランジスタＭ０のゲート端子に起動制御回路１５からの信号を印加するものにおいては、起動制御回路１５が入力端子ＩＮからの電圧ＶDDによって動作するように構成されている場合、その出力信号のハイレベルは入力電圧ＶDDとなる。そして、この入力電圧ＶDDは、システムにより異なる値が選択される。また、入力電圧ＶDDが電池からの電圧であることもある。そのような場合、図１や図２の実施例においては、ＭＯＳトランジスタＭ０のゲート電圧が入力電圧依存性を有することとなり、入力電圧の電位に応じてＭＯＳトランジスタＭ０のオン抵抗が変わり、出力電圧の補正量も異なってしまうおそれがある。

これに対し、図５や図６の変形例のシリーズレギュレータＩＣのように、ＭＯＳトランジスタＭ０のゲート端子に基準電圧Ｖrefを印加するように構成したものにおいては、ＭＯＳトランジスタＭ０のオン抵抗の入力電圧依存性をなくし、入力電圧の電位に応じて出力電圧の補正量が異なってしまうのを回避することができるという利点がある。
ただし、図５や図６の変形例の場合には、起動制御回路１５からの起動信号によって基準電圧回路１２が立ち上がってから出力電圧補正機能が開始することになるため、出力電圧補正機能が若干遅れて発動するが、図１や図２の実施例のように、ＭＯＳトランジスタＭ０のゲート端子に起動制御回路１５からの信号を印加するものにおいては、回路の起動後に速やかに出力電圧補正機能を発動させることができるという利点がある。

以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではない。例えば前記実施形態では、基準電圧回路１２の動作電流の流出点と接地点ＧＮＤとの間にＭＯＳトランジスタＭ０を接続しているが、ＭＯＳトランジスタＭ０の代わりに抵抗を接続してもよい。
また、基準電圧回路１２が複数のＭＯＳトランジスタにより構成されている場合には、上記ＭＯＳトランジスタＭ０は、基準電圧回路１２を構成するＭＯＳトランジスタを兼用させることができる。

さらに、図１〜図３のレギュレータにおいては、電圧制御用トランジスタとしてＭＯＳトランジスタを使用したものを示したが、本発明は、ＭＯＳトランジスタの代わりにバイポーラトランジスタを使用した回路にも適用することができる。また、フィードバック電圧ＶFBを生成するブリーダ抵抗Ｒ１，Ｒ２は、オンチップの素子でなく、外付けの素子で構成しても良い。
さらに、以上の説明では、本発明をシリーズレギュレータＩＣに適用した例を説明したが、本発明にそれに限定されるものではなく、二次電池を充電する充電装置を構成する充電制御用ＩＣにも利用することができる。

１０ シリーズレギュレータＩＣ
１１ 誤差アンプ（制御回路）
１２ 基準電圧回路
１３ バイアス回路
１４ カレントリミット回路（電流制限回路）
Ｍ１ 電圧制御用トランジスタ
Ｍ２ 電流検出用トランジスタ
Ｍ６ 電流制限用トランジスタ
Ｍ７ 短絡検出用トランジスタ

Claims (5)

1. 入力端子と出力端子との間に接続された電圧制御用トランジスタと、
   出力電圧に比例したフィードバック電圧と所定の基準電圧との電位差に応じて出力電圧が一定になるように前記制御用トランジスタを制御する制御回路と、
   前記基準電圧を生成する基準電圧回路と、
   前記電圧制御用トランジスタにより流される出力電流に縮小比例した電流を流すカレントミラー回路と、
   前記基準電圧回路の動作電流出力点と回路の基準電位端子との間に接続された抵抗素子と、
   を備え、
   前記カレントミラー回路により生成された電流が、前記基準電圧回路の動作電流出力点と前記抵抗素子との接続ノードに流されるように構成されていることを特徴とするレギュレータ用半導体集積回路。
2. 入力端子と出力端子との間に接続された電圧制御用トランジスタと、
   出力電圧に比例したフィードバック電圧と所定の基準電圧との電位差に応じて出力電圧が一定になるように前記制御用トランジスタを制御する制御回路と、
   前記基準電圧を生成する基準電圧回路と、
   前記基準電圧回路の動作電流出力点と回路の基準電位端子との間に接続された抵抗素子と、
   前記電圧制御用トランジスタと共にカレントミラー回路を構成する電流検出用トランジスタを備え、該電流検出用トランジスタに流される電流を検出して、出力電流が所定の電流値以上になった場合に前記電圧制御用トランジスタの制御電圧を規制して出力電流を制限する電流制限回路と、
   を備え、
   前記電流制限回路から流れ出す電流が、前記基準電圧回路の動作電流出力点と前記抵抗素子との接続ノードに流されるように構成されていることを特徴とするレギュレータ用半導体集積回路。
3. 前記電流制限回路は、
   前記電流検出用トランジスタと直列に接続された電流−電圧変換手段と、
   前記入力端子と前記電圧制御用トランジスタの制御端子との間に接続された電流制限用のトランジスタと、
   を備え、前記電流−電圧変換手段により変換された電圧に応じて前記電流制限用のトランジスタが制御され、前記電流−電圧変換手段を流れた電流が前記基準電圧回路の動作電流出力点と前記抵抗素子との接続ノードに流されるように構成されていることを特徴とする請求項２に記載のレギュレータ用半導体集積回路。
4. 外部からの制御信号に応じて内部回路を活性化させる信号を生成する起動制御回路を備えるとともに、
   前記抵抗素子はトランジスタにより構成され、該トランジスタの制御端子には、前記起動制御回路からの信号が印加されていることを特徴とする請求項１〜３のいずれかに記載のレギュレータ用半導体集積回路。
5. 前記抵抗素子はトランジスタにより構成され、該トランジスタの制御端子には、前記基準電圧回路からの信号が印加されていることを特徴とする請求項１〜３のいずれかに記載のレギュレータ用半導体集積回路。

Images