[go: up one dir, main page]

JP2013089464A - Ic socket - Google Patents

Ic socket Download PDF

Info

Publication number
JP2013089464A
JP2013089464A JP2011229158A JP2011229158A JP2013089464A JP 2013089464 A JP2013089464 A JP 2013089464A JP 2011229158 A JP2011229158 A JP 2011229158A JP 2011229158 A JP2011229158 A JP 2011229158A JP 2013089464 A JP2013089464 A JP 2013089464A
Authority
JP
Japan
Prior art keywords
socket
semiconductor device
pogo
pogo pin
taper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011229158A
Other languages
Japanese (ja)
Inventor
Kazunori Kosukegawa
一則 小助川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2011229158A priority Critical patent/JP2013089464A/en
Publication of JP2013089464A publication Critical patent/JP2013089464A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Connecting Device With Holders (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an IC socket which prevents contact failure due to warpage of an inspection object device and dimensional tolerance of an external terminal.SOLUTION: An IC socket 100 includes multiple pogo pins 3 which contact solder balls 67 of a semiconductor device 51. The pogo pins 3 respectively have upper end surfaces 4, which contact with the solder balls 67 and has taper shapes, and taper directions of the taper shapes may be different between the adjacent pogo pins 3.

Description

本発明は、ICソケットに関する。   The present invention relates to an IC socket.

近年、電子機器の小型化、高性能化に伴い、電子機器に用いられる半導体装置の高密度化、多ピン化が進んでいる。   2. Description of the Related Art In recent years, with the miniaturization and high performance of electronic devices, the density and the number of pins of semiconductor devices used in electronic devices are increasing.

そのため、半導体装置と基板の接続構造として、半導体装置の裏面に、外部端子としての半田ボール等の金属ボールを格子状に配列したBGA(Ball Grid Array)等の構造が用いられる場合がある。   For this reason, a structure such as a BGA (Ball Grid Array) in which metal balls such as solder balls as external terminals are arranged in a lattice pattern on the back surface of the semiconductor device may be used as a connection structure between the semiconductor device and the substrate.

一方、BGA構造を有する半導体装置の通電検査をはじめとした製品検査を行う場合は、金属ボールの配列に対応した配列形状を有するポゴピン等のコンタクト部材を備えた、専用のICソケットが必要となる。   On the other hand, when performing product inspection such as energization inspection of a semiconductor device having a BGA structure, a dedicated IC socket including a contact member such as a pogo pin having an array shape corresponding to the array of metal balls is required. .

このようなICソケットとしては例えば、特許文献1に記載されているように、プレート上にBGAの外部端子に対応した配列となるようにポゴピンを配置し、BGA構造を有する半導体装置をキャリアに搭載し、キャリアをプレートと組み合わせることにより、ポゴピンと金属ボールを接触させるものがある(特許文献1)。   As such an IC socket, for example, as described in Patent Document 1, pogo pins are arranged on a plate so as to be arranged corresponding to an external terminal of a BGA, and a semiconductor device having a BGA structure is mounted on a carrier. However, there is one in which a pogo pin and a metal ball are brought into contact by combining a carrier with a plate (Patent Document 1).

この際、特許文献1では、ポゴピンと金属ボールの位置決め用に、4隅のポゴピンのコンタクト部にテーパを形成している。   At this time, in Patent Document 1, the contact portions of the pogo pins at the four corners are tapered for positioning the pogo pins and the metal balls.

特開2003−294808号公報JP 2003-294808 A

しかしながら、特許文献1の構造においては、4隅のテーパを有するポゴピンと、それ以外のポゴピンと2種類のポゴピンを準備する必要があり、ソケットのコストが上昇したり、メンテナンスが困難になったりする恐れがあった。   However, in the structure of Patent Document 1, it is necessary to prepare a pogo pin having a taper at four corners, other pogo pins and two types of pogo pins, which increases the cost of the socket and makes maintenance difficult. There was a fear.

また、特に近年、集積度向上によりチップの多層化の進行と、それに伴う金属ボールの数量の増加および小径・狭ピッチ化により、BGAの反りやボール径の公差による位置ズレが、検査に及ぼす影響が顕著になっている。   In particular, in recent years, the progress of multilayering of chips due to improved integration, the accompanying increase in the number of metal balls, and the small diameter / narrow pitch, the effect of BGA warpage and positional deviation due to ball diameter tolerance on inspection. Has become prominent.

即ち、金属ボールの数量の増加および小径・狭ピッチ化が進むと、それに伴いICソケット側のポゴピンも数量の増加および小径・狭ピッチ化が進むため、許容される位置ズレも小さくなる。   That is, as the number of metal balls increases and the diameter / narrow pitch decreases, the number of pogo pins on the IC socket side also increases and the diameter / narrow pitch decreases, so the allowable positional deviation decreases.

しかしながら、特許文献1の構造では半導体装置の4隅の位置合わせはできても、BGAの反りやボール径の公差による位置ズレを吸収することは困難である。   However, even if the four corners of the semiconductor device can be aligned in the structure of Patent Document 1, it is difficult to absorb the positional deviation due to the BGA warp and the ball diameter tolerance.

そのため、BGAの反りやボール径の公差の程度によっては、金属ボールとポゴピンの位置ズレにより、ポゴピンと金属ボールの間で接触不良が生じたり、金属ボールがポゴピンによって損傷させられたりする恐れがあった。   Therefore, depending on the degree of BGA warpage and the tolerance of the ball diameter, there is a risk of poor contact between the pogo pin and the metal ball due to the positional deviation between the metal ball and the pogo pin, or the metal ball may be damaged by the pogo pin. It was.

本発明は、このような問題に鑑みてなされたもので、その目的は、被検査対象装置の反りや外部端子の寸法公差による接触不良を防止可能なICソケットを提供することにある。   The present invention has been made in view of such problems, and an object of the present invention is to provide an IC socket capable of preventing poor contact due to warpage of a device to be inspected and dimensional tolerance of an external terminal.

前述した目的を達成するために、本発明の第1の態様は、半導体装置の外部端子と接触するコンタクト部材を複数備え、複数の前記コンタクト部材は、前記外部端子と接触する部分がテーパ形状を有し、前記テーパ形状のテーパの向きが、隣接する前記コンタクト部材同士で異なるものがあることを特徴とするICソケットである。   In order to achieve the above-described object, a first aspect of the present invention includes a plurality of contact members that contact an external terminal of a semiconductor device, and the plurality of contact members have a tapered shape at a portion that contacts the external terminal. The IC socket is characterized in that the taper-shaped taper direction differs between adjacent contact members.

本発明によれば、被検査対象装置の反りや外部端子の寸法公差による接触不良を防止可能なICソケットを提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the IC socket which can prevent the contact failure by the curvature of a to-be-inspected apparatus and the dimensional tolerance of an external terminal can be provided.

ICソケット100を示す分解断面図であって、ポゴピン3は側面図で記載している。It is an exploded sectional view showing IC socket 100, and pogo pin 3 is indicated by a side view. 図1のポゴピン3の拡大図である。It is an enlarged view of the pogo pin 3 of FIG. 図2のポゴピン3の斜視図である。It is a perspective view of the pogo pin 3 of FIG. 半導体装置51を示す断面図である。2 is a cross-sectional view showing a semiconductor device 51. FIG. ICソケット100を用いて半導体装置51を検査する手順を示す図である。5 is a diagram showing a procedure for inspecting a semiconductor device 51 using an IC socket 100. FIG. ICソケット100を用いて半導体装置51を検査する手順を示す図である。5 is a diagram showing a procedure for inspecting a semiconductor device 51 using an IC socket 100. FIG. ICソケット100を用いて半導体装置51を検査する手順を示す図である。5 is a diagram showing a procedure for inspecting a semiconductor device 51 using an IC socket 100. FIG. ICソケット100を用いて半導体装置51を検査する手順を示す図である。5 is a diagram showing a procedure for inspecting a semiconductor device 51 using an IC socket 100. FIG. ICソケット100を用いて半導体装置51を検査する手順を示す図である。5 is a diagram showing a procedure for inspecting a semiconductor device 51 using an IC socket 100. FIG. ICソケット100を用いて半導体装置51を検査する手順を示す図である。5 is a diagram showing a procedure for inspecting a semiconductor device 51 using an IC socket 100. FIG. ICソケット100aを示す断面図であって、ポゴピン3は側面図で記載している。It is sectional drawing which shows IC socket 100a, Comprising: The pogo pin 3 is described with the side view. ICソケット100bを示す断面図であって、ポゴピン3は側面図で記載している。It is sectional drawing which shows IC socket 100b, Comprising: The pogo pin 3 is described with the side view.

以下、図面に基づいて本発明に好適な実施形態を詳細に説明する。   DESCRIPTION OF EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail based on the drawings.

まず、図1を参照して、本発明の実施形態に係るICソケット100の概略構成を説明する。   First, a schematic configuration of an IC socket 100 according to an embodiment of the present invention will be described with reference to FIG.

ここではICソケット100として、BGA構造の半導体装置51(被検査対象装置)を検査するICソケットを開示している。   Here, as the IC socket 100, an IC socket for inspecting a semiconductor device 51 (device to be inspected) having a BGA structure is disclosed.

図1に示すように、ICソケット100は、コンタクト部材としてのポゴピン3を有するソケットガイド5と、ソケットガイド5と連結可能に設けられ、半導体装置51が搭載されるインサータ7と、ソケットガイド5およびインサータ7と連結可能に設けられ、半導体装置51を押圧するプッシャ9とを有している。   As shown in FIG. 1, the IC socket 100 includes a socket guide 5 having a pogo pin 3 as a contact member, an inserter 7 provided so as to be connectable to the socket guide 5 and on which a semiconductor device 51 is mounted, a socket guide 5, and The pusher 9 is provided so as to be connectable to the inserter 7 and presses the semiconductor device 51.

次に、図1〜図3を参照してICソケット100を構成する各部材、およびICソケット100に搭載される半導体装置51の構造について詳細に説明する。   Next, with reference to FIGS. 1 to 3, the members constituting the IC socket 100 and the structure of the semiconductor device 51 mounted on the IC socket 100 will be described in detail.

まず、ソケットガイド5の構造について図1〜図3を参照して説明する。   First, the structure of the socket guide 5 will be described with reference to FIGS.

図1に示すように、ソケットガイド5は方形の板状のソケットガイド本体21を有し、ソケットガイド本体21には一方の面に断面形状が方形の凹部23を有している。   As shown in FIG. 1, the socket guide 5 has a rectangular plate-shaped socket guide main body 21, and the socket guide main body 21 has a concave portion 23 having a square cross section on one surface.

凹部23内には複数のポゴピン3が、半導体装置51の外部端子(後述する半田ボール67)の端子配置に対応するように、所定の間隔で格子状に配設されている。   In the recess 23, a plurality of pogo pins 3 are arranged in a grid at predetermined intervals so as to correspond to the terminal arrangement of external terminals (solder balls 67 described later) of the semiconductor device 51.

ポゴピン3は、その一端が凹部23内に露出するように、かつ他端がソケットガイド本体21の他の面側に露出するように構成されている。   The pogo pin 3 is configured such that one end thereof is exposed in the recess 23 and the other end is exposed on the other surface side of the socket guide main body 21.

一方、ソケットガイド本体21の四隅には、インサータ7およびプッシャ9をソケットガイド5と連結するための柱状のガイドピン27が設けられている。   On the other hand, columnar guide pins 27 for connecting the inserter 7 and the pusher 9 to the socket guide 5 are provided at the four corners of the socket guide body 21.

なお、ガイドピン27の先端には窪み27aが設けられている。   A recess 27 a is provided at the tip of the guide pin 27.

ここで、図2および図3を参照して、ポゴピン3の形状および配置について、より具体的に説明する。   Here, with reference to FIG. 2 and FIG. 3, the shape and arrangement | positioning of the pogo pin 3 are demonstrated more concretely.

図2および図3に示すように、ポゴピン3は上端面4がテーパ形状を有している。   As shown in FIGS. 2 and 3, the upper end surface 4 of the pogo pin 3 has a tapered shape.

即ち、ポゴピン3は柱状(円柱状)であり、円柱の中心軸6に対して、平面である上端面4の法線方向8が傾斜するような形状となっている。   That is, the pogo pin 3 is columnar (cylindrical) and has a shape in which the normal direction 8 of the upper end surface 4 that is a plane is inclined with respect to the central axis 6 of the cylinder.

また、図2および図3ではポゴピン3の形状(円柱の高さ、径、上端面4の形状および傾斜角)は全て等しくなるように形成されているが、隣接するポゴピン3のテーパ形状の向き、ここではテーパ面(上端面4)の傾斜する向きが異なるものがある(図2および図3では隣接するポゴピン3の向きは全て異なる)。   2 and 3, the shape of the pogo pins 3 (the height, diameter, shape of the upper end surface 4 and inclination angle) of the pogo pins 3 are all equal, but the direction of the tapered shape of the adjacent pogo pins 3 In this case, the taper surface (upper end surface 4) is inclined differently (the directions of the adjacent pogo pins 3 are different in FIGS. 2 and 3).

具体的には図2および図3では、ポゴピン3は、傾斜の向きがA1の向きのポゴピン3a、A2の向きのポゴピン3b、A3の向きのポゴピン3c、およびA4の向きのポゴピン3dがあり、傾斜の向きは全体として4つの向きを有する。   Specifically, in FIG. 2 and FIG. 3, the pogo pin 3 includes a pogo pin 3a having an inclination direction A1, a pogo pin 3b having an A2 direction, a pogo pin 3c having an A3 direction, and a pogo pin 3d having an A4 direction. The inclination direction has four directions as a whole.

このうち、A1の向きとA2の向き、およびA3の向きとA4の向きは、互いに平行で向きのみが異なり、いわゆる対向する向き(第1の向き)になっている。   Among these, the directions of A1 and A2, and the directions of A3 and A4 are parallel to each other and differ only in direction, and are so-called opposite directions (first directions).

一方A1、A2の向きとA3、A4の向きは互いに交差する向き(図3では直交する向き、第2の向き)になっている。   On the other hand, the directions of A1 and A2 and the directions of A3 and A4 intersect with each other (the direction orthogonal to the second direction in FIG. 3).

即ち、傾斜の向きは互いに対向する向きと直交する向きがあり、上方から見ると平面座標のXY軸の向きに相当する向きになっている(例えばA1、A2の向きをX軸の向きとすると、A3、A4の向きはY軸の向きになる)。   That is, the direction of inclination is perpendicular to the direction facing each other, and when viewed from above, the direction corresponds to the direction of the XY axes of the plane coordinates (for example, the direction of A1 and A2 is the direction of the X axis) , A3, and A4 are in the Y-axis direction).

なお、図2および図3では、A1、A2の向きの配列のみを記載しているが、前述のようにポゴピン3は格子状に配列されているため、A3、A4の向きにもA1、A2の向きと同様に、隣接するポゴピン3のテーパ形状の向きが異なるものがある(もしくは全て異なる)ように配列されている。   2 and 3, only the arrangement of the directions of A1 and A2 is shown, but since the pogo pins 3 are arranged in a lattice shape as described above, the directions of A3 and A4 are also A1, A2 Similar to the direction, the taper shape of the adjacent pogo pins 3 is different (or all different).

詳細は後述するが、このテーパ面(上端面4)は検査対象である半導体装置51の外部端子(ハンダボール67)と接触する部分である。   Although the details will be described later, the tapered surface (upper end surface 4) is a portion in contact with the external terminal (solder ball 67) of the semiconductor device 51 to be inspected.

以上がポゴピン3の形状および配置の具体的な説明である。   The above is a specific description of the shape and arrangement of the pogo pins 3.

次に、インサータ7の構造について図1を参照して説明する。   Next, the structure of the inserter 7 will be described with reference to FIG.

図1に示すように、インサータ7は方形の板状のインサータ本体31を有し、インサータ本体31の中央には、半導体装置51を収容する、断面形状が方形の開口部35が設けられている。   As shown in FIG. 1, the inserter 7 has a rectangular plate-like inserter main body 31, and an opening 35 having a square cross-sectional shape that accommodates the semiconductor device 51 is provided in the center of the inserter main body 31. .

開口部35はインサータ本体31の下面側から上面側に向けて広くなるようにテーパ状に形成されており、下面側には開口部35の側面から突出するようにして、半導体装置51を搭載する製品搭載部37が設けられている。   The opening 35 is formed in a tapered shape so as to increase from the lower surface side to the upper surface side of the inserter body 31, and the semiconductor device 51 is mounted on the lower surface side so as to protrude from the side surface of the opening 35. A product mounting portion 37 is provided.

また、インサータ本体31の下面側の開口部35周辺は、突出部33を形成している。   The periphery of the opening 35 on the lower surface side of the inserter body 31 forms a protrusion 33.

さらに、インサータ本体31の四隅には、ガイドピン27に対応した位置にガイドピン27が挿入されるガイドピンホール39が設けられている。   Furthermore, guide pin holes 39 into which the guide pins 27 are inserted are provided at the four corners of the inserter body 31 at positions corresponding to the guide pins 27.

ガイドピンホール39の内径はガイドピン27の外径よりも大きく形成されている。   The inner diameter of the guide pin hole 39 is formed larger than the outer diameter of the guide pin 27.

次に、プッシャ9の構造について図1を参照して説明する。   Next, the structure of the pusher 9 will be described with reference to FIG.

図1に示すように、プッシャ9は中央が突出した板状の押圧部41を有しており、押圧部41の周囲は押圧部41よりも薄肉状のフランジ部43を形成している。   As shown in FIG. 1, the pusher 9 has a plate-like pressing portion 41 whose center protrudes, and the periphery of the pressing portion 41 forms a flange portion 43 that is thinner than the pressing portion 41.

フランジ部43の四隅には、ガイドピン27に対応した位置にプッシャピン45が設けられている。   Pusher pins 45 are provided at positions corresponding to the guide pins 27 at the four corners of the flange portion 43.

プッシャピン45の形状はガイドピン27の窪み27aに対応した形状を有しており、プッシャピン45は窪み27aに挿入可能である。   The shape of the pusher pin 45 has a shape corresponding to the depression 27a of the guide pin 27, and the pusher pin 45 can be inserted into the depression 27a.

次に、図4を参照して半導体装置51の構造について説明する。   Next, the structure of the semiconductor device 51 will be described with reference to FIG.

図4に示すように、半導体装置51は、Si等の基板の一面に所定の回路、例えばマイクロプロセッサ等のような論理回路または記憶回路等が形成された半導体チップ57を有している。   As shown in FIG. 4, the semiconductor device 51 includes a semiconductor chip 57 in which a predetermined circuit, for example, a logic circuit such as a microprocessor or a storage circuit is formed on one surface of a substrate such as Si.

半導体チップ57は、表面の外周に複数の電極パッド61が設けられている。   The semiconductor chip 57 is provided with a plurality of electrode pads 61 on the outer periphery of the surface.

半導体チップ57は、裏面側を絶縁性の接着材、或いはDAF(Die Attached Film)である固定部材55を介して、方形の板状の配線基板53の一方の面に搭載されている。   The semiconductor chip 57 is mounted on one surface of a rectangular plate-like wiring substrate 53 through a fixing member 55 that is an insulating adhesive or DAF (Die Attached Film) on the back surface side.

配線基板53は、一方の面に、半導体チップ57の電極パッド61に対応した複数の接続パッド59を有し、他の面に接続パッド59と対応する複数のランド65が設けられている。   The wiring substrate 53 has a plurality of connection pads 59 corresponding to the electrode pads 61 of the semiconductor chip 57 on one surface, and a plurality of lands 65 corresponding to the connection pads 59 are provided on the other surface.

接続パッド59とランド65とは内部配線69により電気的に接続されている。   The connection pad 59 and the land 65 are electrically connected by an internal wiring 69.

また半導体チップ57の電極パッド61と、配線基板53の接続パッド59は、例えばAu等の導電性のワイヤ63により結線されている。   The electrode pads 61 of the semiconductor chip 57 and the connection pads 59 of the wiring substrate 53 are connected by a conductive wire 63 such as Au.

さらに、配線基板53の一方の面上には、少なくとも半導体チップ57、ワイヤ63、接続パッド59を覆うように形成された封止樹脂71が配設されている。   Furthermore, a sealing resin 71 formed so as to cover at least the semiconductor chip 57, the wires 63, and the connection pads 59 is disposed on one surface of the wiring substrate 53.

封止樹脂71は、熱硬化性の樹脂、例えばエポキシ樹脂が用いられる。   As the sealing resin 71, a thermosetting resin, for example, an epoxy resin is used.

また、配線基板53の他の面に形成されたランド65には、例えば半田ボール67等の金属ボールが搭載され、外部端子を形成している。   In addition, metal balls such as solder balls 67 are mounted on lands 65 formed on the other surface of the wiring board 53 to form external terminals.

次に、ICソケット100を用いた半導体装置51の検査方法について図5〜10を参照して説明する。   Next, an inspection method of the semiconductor device 51 using the IC socket 100 will be described with reference to FIGS.

まず、検査対象となる半導体装置51は、図示しない製品トレーより取り出され、図5に示すように、インサータ7の開口部35内に挿入され、製品搭載部37に搭載される。   First, the semiconductor device 51 to be inspected is taken out from a product tray (not shown), inserted into the opening 35 of the inserter 7 and mounted on the product mounting portion 37 as shown in FIG.

半導体装置51がインサータ7に搭載されると、インサータ7は図示しない予備加熱部で予熱される。   When the semiconductor device 51 is mounted on the inserter 7, the inserter 7 is preheated by a preheating unit (not shown).

次に、図6に示すように、ソケットガイド5をテストボード81上に実装し、ソケットガイド5の下端から露出したポゴピン3の下端を、テストボード81の配線パターン83と電気的に接続する。   Next, as shown in FIG. 6, the socket guide 5 is mounted on the test board 81, and the lower end of the pogo pin 3 exposed from the lower end of the socket guide 5 is electrically connected to the wiring pattern 83 of the test board 81.

次に、ソケットガイド5のガイドピン27をインサータ7のガイドピンホール39に挿入することにより、予熱されたインサータ7がソケットガイド5上に搭載され、連結される。   Next, by inserting the guide pin 27 of the socket guide 5 into the guide pin hole 39 of the inserter 7, the preheated inserter 7 is mounted on the socket guide 5 and connected.

この状態では半田ボール67とポゴピン3が接触している。   In this state, the solder ball 67 and the pogo pin 3 are in contact.

次に、図7に示すように、ソケットガイド5の上部に位置するプッシャ9が下降して、インサータ7および半導体装置51に接触し、これらをポゴピン3側に押圧して押し下げる。   Next, as shown in FIG. 7, the pusher 9 located at the upper part of the socket guide 5 is lowered and contacts the inserter 7 and the semiconductor device 51, and these are pressed down to the pogo pin 3 side.

このとき、プッシャピン45はガイドピン27の窪み27a(図1参照)に挿入され、ソケットガイド5とプッシャ9が連結される。   At this time, the pusher pin 45 is inserted into the recess 27a (see FIG. 1) of the guide pin 27, and the socket guide 5 and the pusher 9 are connected.

この状態では半田ボール67とポゴピン3が接触された状態で固定され、電気的に接続された状態となる。   In this state, the solder ball 67 and the pogo pin 3 are fixed in contact with each other and are electrically connected.

この状態で、テストボード81からポゴピン3を介して半導体装置51に電流が流れることにより、所定の検査が行われる。   In this state, when a current flows from the test board 81 to the semiconductor device 51 through the pogo pin 3, a predetermined inspection is performed.

ここで、半田ボール67とポゴピン3が接触する際の詳細について、図8〜図10を参照して説明する。   Here, the details when the solder balls 67 and the pogo pins 3 come into contact will be described with reference to FIGS.

まず、半田ボール67とポゴピン3が接触する際に、半導体装置51の反りや半田ボール67の寸法公差により、図8に示すように、半田ボール67とポゴピンの間に位置ズレが生じていたとする。   First, when the solder ball 67 and the pogo pin 3 are in contact with each other, it is assumed that there is a displacement between the solder ball 67 and the pogo pin due to warpage of the semiconductor device 51 and dimensional tolerance of the solder ball 67 as shown in FIG. .

具体的には、この例では、半田ボール67の中心軸が、ポゴピン3の中心軸に対してA1の向きに位置ズレ89を生じている。   Specifically, in this example, the center axis of the solder ball 67 has a positional deviation 89 in the direction of A1 with respect to the center axis of the pogo pin 3.

この場合、半田ボール67とポゴピン3が接触し始めると、図9に示すように、半田ボール67はポゴピン3のうち、A2の向きに上端面4が傾斜したポゴピン3bの上端面4を滑り降りるようにA2の向きに移動し、図10に示すように、各半田ボール67とポゴピン3が均等に接触する位置(図10では互いの中心軸が一致する位置)にガイドされる。   In this case, when the solder ball 67 and the pogo pin 3 start to contact, the solder ball 67 slides down the upper end surface 4 of the pogo pin 3b in which the upper end surface 4 is inclined in the direction A2 in the pogo pin 3, as shown in FIG. As shown in FIG. 10, the solder balls 67 and the pogo pins 3 are guided to positions where they are evenly contacted (positions in which the central axes coincide with each other in FIG. 10).

なお、半田ボール67がA2の向きに位置ズレを生じていた場合は、ポゴピン3aによってA1の向きにガイドされる。   If the solder ball 67 is misaligned in the direction of A2, it is guided in the direction of A1 by the pogo pin 3a.

また、半田ボール67がA3の向きに位置ズレを生じていた場合は、ポゴピン3dによってA4の向きにガイドされる。   If the solder ball 67 is misaligned in the direction of A3, the solder ball 67 is guided in the direction of A4 by the pogo pin 3d.

さらに、半田ボール67がA4の向きに位置ズレを生じていた場合は、ポゴピン3cによってA3の向きにガイドされる。   Further, when the solder ball 67 is displaced in the direction of A4, it is guided in the direction of A3 by the pogo pin 3c.

このようにして、半田ボール67がいずれの向きに位置ずれを生じていても、ポゴピン3a、3b、3c、3dのいずれかによってガイドされ、位置ズレが吸収される。   In this way, even if the solder ball 67 is misaligned in any direction, it is guided by any of the pogo pins 3a, 3b, 3c, and 3d, and the misalignment is absorbed.

また、このように、傾斜の向きの異なるポゴピン3a、3b、3c、3dを設けることにより、半導体装置51の反りや外部端子の寸法公差により個々の半田ボール67が任意の向きに位置ズレを生じていた場合であっても、個々の半田ボール67は均等に接触するようにガイドされる。   In addition, by providing the pogo pins 3a, 3b, 3c, and 3d having different inclination directions in this way, individual solder balls 67 are displaced in an arbitrary direction due to warpage of the semiconductor device 51 and dimensional tolerance of the external terminals. Even in such a case, the individual solder balls 67 are guided so as to contact evenly.

そのため、ICソケット100は、ポゴピン3a、3b、3c、3dと半田ボール67の位置合わせが容易となるだけでなく、半導体装置51の反りや外部端子の寸法公差による接触不良も防止可能である。   Therefore, the IC socket 100 not only facilitates the alignment of the pogo pins 3a, 3b, 3c, and 3d and the solder balls 67, but can also prevent poor contact due to warpage of the semiconductor device 51 and dimensional tolerance of the external terminals.

また、ICソケット100はポゴピンの先端の形状と向き以外の構成要素は、既存のICソケットと大差ない。   Further, the IC socket 100 is not much different from the existing IC socket in the components other than the shape and orientation of the tip of the pogo pin.

そのため、ICソケット100は既存のICソケットに大幅な設計変更を加えることなく製造でき、製造コストの上昇を抑えることができる。   Therefore, the IC socket 100 can be manufactured without making a significant design change to the existing IC socket, and an increase in manufacturing cost can be suppressed.

さらに、ポゴピン3a、3b、3c、3dは傾斜の向きが異なるのみで形状は同じである。   Furthermore, the pogo pins 3a, 3b, 3c and 3d have the same shape except for the inclination direction.

そのため、ポゴピン3は一種類でよく、位置合わせ用と接続用のポゴピンを別々に用意する必要がないため、ICソケット100はポゴピン3を設けたことによるコストの上昇やメンテナンス性の悪化を抑えることができる。   Therefore, there is only one kind of pogo pin 3 and it is not necessary to prepare pogo pins for alignment and connection separately. Therefore, the IC socket 100 suppresses cost increase and deterioration of maintainability due to the provision of the pogo pin 3. Can do.

なお、図2および図3では、ポゴピン3の傾斜の向きが4つ(2方向)あるが、半導体装置51の半田ボール67の位置精度により、位置ズレを生じる可能性がある方向が1方向のみでよい場合は、ポゴピン3のテーパの向きは互いに対向する2つの向きのみでもよい。   2 and 3, the pogo pin 3 has four inclination directions (two directions), but due to the positional accuracy of the solder balls 67 of the semiconductor device 51, there is only one direction that may cause a positional deviation. In this case, the direction of the taper of the pogo pin 3 may be only two directions facing each other.

例えば、位置ズレを生じる可能性がある方向がA1、A2の向きのみの場合は、図11に示すICソケット100aのように、全てのポゴピン3をポゴピン3a、3bのみとしてもよい。   For example, in the case where only the directions of A1 and A2 are likely to cause misalignment, all the pogo pins 3 may be only the pogo pins 3a and 3b as in the IC socket 100a shown in FIG.

また、位置ズレを生じる可能性がある方向がA3、A4の向きのみの場合は、図12に示すICソケット100bのように、全てのポゴピン3をポゴピン3c、3dのみとしてもよい。   In addition, when the direction in which the positional deviation may occur is only the direction of A3 and A4, all the pogo pins 3 may be only the pogo pins 3c and 3d as in the IC socket 100b shown in FIG.

最後に、テストが終了すると、プッシャ9が上方に移動することで、ICソケット100が開放され、ソケットガイド5からインサータ7が取り出される。   Finally, when the test is completed, the pusher 9 moves upward, whereby the IC socket 100 is opened and the inserter 7 is taken out from the socket guide 5.

さらに、インサータ7が室温まで戻った後、インサータ7から半導体装置51が取り出され、半導体装置51のテストが完了する。   Further, after the inserter 7 returns to room temperature, the semiconductor device 51 is taken out from the inserter 7 and the test of the semiconductor device 51 is completed.

このように、本実施形態によれば、ICソケット100は上端面4がテーパ形状を有するポゴピン3を有し、ポゴピン3は、テーパの向きが、隣接するポゴピン3同士で異なるものがあるように配置されている。   Thus, according to the present embodiment, the IC socket 100 has the pogo pin 3 whose upper end surface 4 has a tapered shape, and the pogo pin 3 has a taper direction that differs between adjacent pogo pins 3. Has been placed.

そのため、半導体装置51の反りや外部端子の寸法公差による接触不良を防止可能である。   For this reason, it is possible to prevent contact failure due to warpage of the semiconductor device 51 and dimensional tolerance of the external terminals.

上記した実施形態では、本発明をBGA構造の半導体装置51の検査用ソケットに適用した場合について説明したが、本発明は、何等、これに限定されることなく、他の構造の半導体装置の検査用ソケットにも適用することができる。   In the embodiment described above, the case where the present invention is applied to the inspection socket of the semiconductor device 51 having the BGA structure has been described. However, the present invention is not limited to this, and the inspection of the semiconductor device having another structure is possible. It can also be applied to sockets.

3 ポゴピン
3a ポゴピン
3b ポゴピン
3c ポゴピン
3d ポゴピン
4 上端面
5 ソケットガイド
6 中心軸
7 インサータ
8 法線方向
9 プッシャ
21 ソケットガイド本体
23 凹部
27 ガイドピン
31 インサータ本体
33 突出部
35 開口部
37 製品搭載部
39 ガイドピンホール
41 押圧部
43 フランジ部
45 プッシャピン
51 半導体装置
53 配線基板
55 固定部材
57 半導体チップ
59 接続パッド
61 電極パッド
63 ワイヤ
65 ランド
67 半田ボール
69 内部配線
71 封止樹脂
81 テストボード
83 配線パターン
89 位置ズレ
100 ICソケット
100a ICソケット
100b ICソケット
3 pogo pin 3a pogo pin 3b pogo pin 3c pogo pin 3d pogo pin 4 upper end surface 5 socket guide 6 central axis 7 inserter 8 normal direction 9 pusher 21 socket guide main body 23 concave portion 27 guide pin 31 inserter main body 33 protruding portion 35 opening 37 product mounting portion 39 Guide pin hole 41 Press part 43 Flange part 45 Pusher pin 51 Semiconductor device 53 Wiring board 55 Fixing member 57 Semiconductor chip 59 Connection pad 61 Electrode pad 63 Wire 65 Land 67 Solder ball 69 Internal wiring 71 Sealing resin 81 Test board 83 Wiring pattern 89 Misalignment 100 IC socket 100a IC socket 100b IC socket

Claims (5)

半導体装置の外部端子と接触するコンタクト部材を複数備え、
複数の前記コンタクト部材は、前記外部端子と接触する部分がテーパ形状を有し、
前記テーパ形状のテーパの向きが、隣接する前記コンタクト部材同士で異なるものがあることを特徴とするICソケット。
Provided with a plurality of contact members that contact the external terminals of the semiconductor device,
The plurality of contact members have taper portions in contact with the external terminals,
An IC socket, wherein the taper-shaped taper has a different direction between adjacent contact members.
前記テーパ形状のテーパの向きが、隣接する前記コンタクト部材同士で全て異なることを特徴とする請求項1記載のICソケット。   2. The IC socket according to claim 1, wherein the taper-shaped taper directions are all different between adjacent contact members. 3. 複数の前記コンタクト部材は、テーパ形状が等しくなるように形成されていることを特徴とする請求項1または2のいずれか一項に記載のICソケット。   3. The IC socket according to claim 1, wherein the plurality of contact members are formed to have an equal taper shape. 4. 前記テーパの向きは、テーパ面が互いに対向するような第1の向きを有することを特徴とする請求項1〜3のいずれか一項に記載のICソケット。   The IC socket according to any one of claims 1 to 3, wherein the taper has a first direction in which tapered surfaces face each other. 前記テーパの向きは、前記第1の向きとテーパ面が互いに直交するような第2の向きをさらに有することを特徴とする請求項4に記載のICソケット。   5. The IC socket according to claim 4, wherein the taper direction further has a second direction in which the first direction and the tapered surface are orthogonal to each other.
JP2011229158A 2011-10-18 2011-10-18 Ic socket Pending JP2013089464A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011229158A JP2013089464A (en) 2011-10-18 2011-10-18 Ic socket

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011229158A JP2013089464A (en) 2011-10-18 2011-10-18 Ic socket

Publications (1)

Publication Number Publication Date
JP2013089464A true JP2013089464A (en) 2013-05-13

Family

ID=48533168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011229158A Pending JP2013089464A (en) 2011-10-18 2011-10-18 Ic socket

Country Status (1)

Country Link
JP (1) JP2013089464A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017189008A1 (en) * 2016-04-29 2017-11-02 Hewlett Packard Enterprise Development Lp Press-fit pin converters
JP2019140231A (en) * 2018-02-09 2019-08-22 株式会社デンソーウェーブ Light receiving module and method for inspecting light receiving module

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017189008A1 (en) * 2016-04-29 2017-11-02 Hewlett Packard Enterprise Development Lp Press-fit pin converters
CN107548530A (en) * 2016-04-29 2018-01-05 慧与发展有限责任合伙企业 Press-fit pin converter
EP3278403A4 (en) * 2016-04-29 2019-01-16 Hewlett Packard Enterprise Development L.P. Press-fit pin converters
US10218095B2 (en) 2016-04-29 2019-02-26 Hewlett Packard Enterprise Development Lp Press-fit pin converters
JP2019140231A (en) * 2018-02-09 2019-08-22 株式会社デンソーウェーブ Light receiving module and method for inspecting light receiving module

Similar Documents

Publication Publication Date Title
US10184956B2 (en) Probe card
US8179692B2 (en) Board having connection terminal
JP5500870B2 (en) Substrate with connection terminal and socket for electronic parts
JP2010129505A (en) Ic socket and guide plate for ic socket
US8404497B2 (en) Semiconductor device and method of manufacturing the same
US7898276B2 (en) Probe card with stacked substrate
CN106841710A (en) Probe receiver and probe card assembly
KR20130047933A (en) Probe, probe assembly and probe card comprising it
KR20140020627A (en) Method of manufacturing for electric inspection jig
JP2013089464A (en) Ic socket
US9069015B2 (en) Interface board of a testing head for a test equipment of electronic devices and corresponding probe head
KR100681156B1 (en) Socket for electrical test device
US9933479B2 (en) Multi-die interface for semiconductor testing and method of manufacturing same
US11112452B2 (en) IC tray and test jig
JP2014154265A (en) Socket body and ic socket
US10096958B2 (en) Interface apparatus for semiconductor testing and method of manufacturing same
US6367763B1 (en) Test mounting for grid array packages
US20250125551A1 (en) Electrical connector
US20240310412A1 (en) Universal probe card and testing method
KR102864393B1 (en) Test socket and assembly device thereof
KR20120060299A (en) Test socket
KR102533966B1 (en) Semiconductor device test apparatus
US11085950B2 (en) Interface apparatus for semiconductor testing
JP2011180019A (en) Apparatus for measuring semiconductor, and pitch conversion tool for the same
KR101829327B1 (en) Connecting device between test board and semiconductor chip

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130730