[go: up one dir, main page]

JP2013080779A - Semiconductor device manufacturing method and semiconductor device - Google Patents

Semiconductor device manufacturing method and semiconductor device Download PDF

Info

Publication number
JP2013080779A
JP2013080779A JP2011219258A JP2011219258A JP2013080779A JP 2013080779 A JP2013080779 A JP 2013080779A JP 2011219258 A JP2011219258 A JP 2011219258A JP 2011219258 A JP2011219258 A JP 2011219258A JP 2013080779 A JP2013080779 A JP 2013080779A
Authority
JP
Japan
Prior art keywords
semiconductor device
groove
intermediate layer
target
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011219258A
Other languages
Japanese (ja)
Inventor
Junichi Hamaguchi
純一 濱口
Shuji Kodaira
周司 小平
Akifumi Sano
昭文 佐野
Tsuneyoshi Kamata
恒吉 鎌田
Yuta Sakamoto
勇太 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2011219258A priority Critical patent/JP2013080779A/en
Publication of JP2013080779A publication Critical patent/JP2013080779A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device manufacturing method which buries a conductive material tightly inside a fine groove to obtain wiring excellent in conductivity, and provide the semiconductor device.SOLUTION: In formation of an intermediate layer, the intermediate layer can be deposited on an internal surface of a groove 12 with a uniform thickness by generating a magnetic field by a second coil 46 and a third coil 61 so as to cause magnetic lines of force M1 to pass between a target 53 and a base substrate 11.

Description

本発明は、半導体装置の製造方法、半導体装置に関し、詳しくは微細な配線を高精度に形成する技術に関する。   The present invention relates to a semiconductor device manufacturing method and a semiconductor device, and more particularly to a technique for forming fine wiring with high accuracy.

従来、基板に形成した半導体素子等の微細な配線材料として、Al(アルミニウム)やAl合金が用いられていた。しかし、Alは融点が低く、かつ耐マイグレーション性に劣るため、半導体素子の高集積化、高速化への対応が困難であった。   Conventionally, Al (aluminum) or an Al alloy has been used as a fine wiring material such as a semiconductor element formed on a substrate. However, since Al has a low melting point and poor migration resistance, it has been difficult to cope with high integration and high speed of semiconductor elements.

このため、近年は配線材料として、Cu(銅)が用いられるようになっている。CuはAlより融点が高く、かつ電気抵抗率も低いため、LSI配線材料として有力である。しかし、配線材料としてCuが用いる際には微細加工が困難であるという課題があった。例えば、特許文献1には、絶縁層に溝を形成し、この溝の内部にCuを埋め込み、その後、溝からはみ出した余分なCuを除去することにより、微細な溝内にCu配線を形成する方法が提案されている。   For this reason, Cu (copper) has recently been used as a wiring material. Cu has a higher melting point than Al and has a lower electrical resistivity, and is therefore a promising LSI wiring material. However, when Cu is used as a wiring material, there has been a problem that microfabrication is difficult. For example, in Patent Document 1, a groove is formed in an insulating layer, Cu is embedded in the groove, and then Cu is removed from the groove, thereby forming a Cu wiring in a fine groove. A method has been proposed.

特公平6−103681号公報Japanese Examined Patent Publication No. 6-103681

しかしながら、特許文献1に記載された発明では、溝の内部に隙間無くCuを埋め込むことが困難であるという課題があった。
即ち、溝の内部にスパッタリングによってCuを積層する場合、微細な溝の内部までCuが堆積せず、溝の内部は空洞のまま溝の開口端付近だけCuが堆積してしまう。
また、リフロー法によって溝の内部を溶融したCuによって埋め込む場合、溝の内壁面に予め形成されるバリアメタル層に対して、溶融したCuとの濡れ性が悪く、溝の内部に空洞が生じた状態でCuが固化するという課題があった。
このように溝の内部に形成したCu配線に空洞が生じると、Cu配線の抵抗値が高くなり、断線の虞もある。
However, the invention described in Patent Document 1 has a problem that it is difficult to embed Cu without gaps in the groove.
That is, when Cu is laminated inside the groove by sputtering, Cu is not deposited up to the inside of the fine groove, and Cu is deposited only in the vicinity of the opening end of the groove while the inside of the groove is hollow.
In addition, when the inside of the groove is filled with molten Cu by the reflow method, the wettability with the molten Cu is poor with respect to the barrier metal layer previously formed on the inner wall surface of the groove, and a cavity is generated inside the groove. There existed a subject that Cu solidified in the state.
When a cavity is formed in the Cu wiring formed inside the groove in this way, the resistance value of the Cu wiring becomes high and there is a risk of disconnection.

本発明は上記課題を解決するためになされたものであり、微細な溝部の内部に隙間無く導電材料を埋め込み、導電性に優れた配線を得ることが可能な半導体装置の製造方法および半導体装置を提供する。   SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and a semiconductor device manufacturing method and a semiconductor device capable of obtaining a wiring having excellent conductivity by embedding a conductive material in a fine groove without gaps. provide.

上記課題を解決するために、本発明は次のような半導体装置の製造方法、半導体装置を提供する。
即ち、本発明の半導体装置の製造方法は、基体に溝部を形成する溝部形成工程と、少なくとも該溝部の内壁面を覆う中間層を形成する中間層形成工程と、を少なくとも備えた半導体装置の製造方法であって、
前記中間層形成工程は、Cuを主成分としてMnが添加されたターゲットを前記基体に対向配置させ、前記基体および前記ターゲットが配されたプロセスチャンバー内にスパッタリングガスを導入して前記ターゲットをスパッタリングするとともに、前記基体および前記ターゲットを結ぶ方向に磁力線が生じるように磁場を形成し、前記溝部の内壁面にCuを主成分としMn化合物を含有する中間層を成膜する工程であることを特徴とする。
In order to solve the above problems, the present invention provides the following method for manufacturing a semiconductor device and semiconductor device.
That is, a method for manufacturing a semiconductor device according to the present invention is a method for manufacturing a semiconductor device comprising at least a groove forming step for forming a groove in a substrate and an intermediate layer forming step for forming an intermediate layer covering at least the inner wall surface of the groove. A method,
In the intermediate layer forming step, a target containing Cu as a main component and added with Mn is disposed opposite to the substrate, and a sputtering gas is introduced into a process chamber in which the substrate and the target are arranged to sputter the target. And a step of forming a magnetic field so that magnetic lines of force are generated in a direction connecting the base and the target, and forming an intermediate layer containing Cu as a main component and containing a Mn compound on the inner wall surface of the groove. To do.

前記中間層形成工程の後工程において、前記中間層を加熱して、前記溝部の内壁面にMn化合物を含有するバリア層および該バリア層の表面にCuを主成分とする下地層を形成する加熱工程を更に備えたことを特徴とする。     In the subsequent step of the intermediate layer forming step, the intermediate layer is heated to form a barrier layer containing a Mn compound on the inner wall surface of the groove and a base layer mainly composed of Cu on the surface of the barrier layer. The method further includes a step.

前記下地層の内側領域に導電材料を埋め込む埋込工程を更に備えたことを特徴とする。     The method further includes an embedding step of embedding a conductive material in an inner region of the base layer.

前記Mn化合物は、Mn酸化物またはMn窒化物であることを特徴とする。     The Mn compound is Mn oxide or Mn nitride.

本発明の半導体装置は、前記各項記載の半導体装置の製造方法によって製造されたことを特徴とする。     The semiconductor device of the present invention is manufactured by the method for manufacturing a semiconductor device described in the above items.

本発明の半導体装置の製造方法、半導体装置によれば、中間層形成工程において、ターゲットと基体との間に磁力線が通るように磁場を発生させることによって、溝部の内壁面に均一な厚みで中間層を成膜することが可能になる。そして、溝部内部まで均等に中間層の構成材料が入り、溝部の内壁面に均一な厚みの中間層を成膜することができる。
これによって、導電材料を隙間無く緻密に溝部に埋め込むことが可能になり、微細な溝部の内部に隙間無く導電材料が埋め込まれた、導電性に優れた配線を備えた半導体装置を得ることが可能になる。
According to the method of manufacturing a semiconductor device and the semiconductor device of the present invention, in the intermediate layer forming step, a magnetic field is generated so that the magnetic lines of force pass between the target and the base, so that the intermediate wall surface has a uniform thickness on the inner wall surface of the groove. Layers can be deposited. And the constituent material of an intermediate | middle layer enters equally into a groove part, and can form the intermediate | middle layer of uniform thickness on the inner wall face of a groove part.
As a result, it is possible to embed a conductive material densely in the groove without a gap, and it is possible to obtain a semiconductor device having a wiring having excellent conductivity in which a conductive material is buried in a fine groove without a gap. become.

本発明の半導体装置の一例を示す要部拡大断面図である。It is a principal part expanded sectional view which shows an example of the semiconductor device of this invention. 本発明の半導体装置の製造方法を段階的に示した要部拡大断面図である。It is the principal part expanded sectional view which showed the manufacturing method of the semiconductor device of this invention in steps. 本発明の半導体装置の製造方法を段階的に示した要部拡大断面図である。It is the principal part expanded sectional view which showed the manufacturing method of the semiconductor device of this invention in steps. 成膜装置(スパッタリング装置)の一例を示す概略断面図である。It is a schematic sectional drawing which shows an example of the film-forming apparatus (sputtering apparatus). 成膜装置の作用を示す説明図である。It is explanatory drawing which shows the effect | action of the film-forming apparatus. 加熱装置の一例を示す概略断面図である。It is a schematic sectional drawing which shows an example of a heating apparatus.

以下、本発明に係る半導体装置の製造方法、半導体装置について、図面に基づき説明する。なお、本実施形態は発明の趣旨をより良く理解させるために、一例を挙げて説明するものであり、特に指定のない限り、本発明を限定するものではない。また、以下の説明で用いる図面は、本発明の特徴をわかりやすくするために、便宜上、要部となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。     A semiconductor device manufacturing method and a semiconductor device according to the present invention will be described below with reference to the drawings. Note that this embodiment is described by way of example in order to better understand the gist of the invention, and does not limit the present invention unless otherwise specified. In addition, in the drawings used in the following description, in order to make the features of the present invention easier to understand, there is a case where a main part is shown in an enlarged manner for convenience, and the dimensional ratio of each component is the same as the actual one. Not necessarily.

(半導体装置)
図1は、本発明の半導体装置の一例を示す要部拡大断面図である。
半導体装置10は、基体11を備えている。基体11は、絶縁性基板、例えばガラス基板、樹脂基板などから構成される。なお、この基体11の一部に、例えば半導体素子等が形成されていてもよい。
(Semiconductor device)
FIG. 1 is an enlarged sectional view of an essential part showing an example of a semiconductor device of the present invention.
The semiconductor device 10 includes a base body 11. The base 11 is composed of an insulating substrate such as a glass substrate or a resin substrate. For example, a semiconductor element or the like may be formed on a part of the base body 11.

基体11の一面11aには、溝部(トレンチ)12が形成されている。溝部12は、例えば、基体11の一面11aから基体11の厚み方向に掘り下げられた幅が細く、かつ深い(アスペクト比の大きい)微細な溝からなる。溝部12の底部の幅Wは、例えば20nm〜50nm程度になるように形成される。また、溝部12の深さDは、例えば80nm〜200nm程度になるように形成される。このような溝部12の内側領域に、例えば半導体素子の回路配線を構成する導電体が形成される。   A groove portion (trench) 12 is formed on one surface 11 a of the base 11. The groove portion 12 is formed of, for example, a fine groove having a narrow width and deep (high aspect ratio) dug down in the thickness direction of the base body 11 from the one surface 11a of the base body 11. The width W of the bottom of the groove 12 is formed to be, for example, about 20 nm to 50 nm. Further, the depth D of the groove 12 is formed to be, for example, about 80 nm to 200 nm. For example, a conductor constituting the circuit wiring of the semiconductor element is formed in the inner region of the groove 12.

溝部12には、その内壁面12aを覆うように、バリア層(バリアメタル)13が形成されている。バリア層13は、例えば、Mn酸化物やMn窒化物などから構成される。このようなバリア層13は、溝部12に形成した中間層に含まれるMn(マンガン)を内壁面12aに向けて熱拡散させ、酸素や窒素と反応させて形成する。このようなバリア層13の形成方法は後ほど詳述する。バリア層13は、厚みt1が例えば1nm〜3nm程度になるように形成される。   In the groove portion 12, a barrier layer (barrier metal) 13 is formed so as to cover the inner wall surface 12a. The barrier layer 13 is made of, for example, Mn oxide or Mn nitride. Such a barrier layer 13 is formed by thermally diffusing Mn (manganese) contained in the intermediate layer formed in the groove 12 toward the inner wall surface 12a and reacting with oxygen or nitrogen. A method for forming such a barrier layer 13 will be described in detail later. The barrier layer 13 is formed so that the thickness t1 is, for example, about 1 nm to 3 nm.

更に、バリア層13を覆うように下地層14が形成されている。下地14は、例えばCu(銅)を主成分としてMn(マンガン)を含む材料から構成される。下地層14は、厚みt2が例えば3nm〜8nm程度になるように形成される。   Further, a base layer 14 is formed so as to cover the barrier layer 13. The base 14 is made of, for example, a material containing Cu (copper) as a main component and Mn (manganese). The underlayer 14 is formed so that the thickness t2 is, for example, about 3 nm to 8 nm.

溝部12における下地層14の内側領域には、導電材料からなる導電体15が形成されている。導電体15は、Cuから構成されている。この導電体15は、下地層14の内側に、例えばスパッタリング法やメッキ成長法によってCuを堆積させることによって形成される。あるいは、下地層14の内側にシード層を形成し、このシード層を溶融(リフロー)することによって、溝部12を埋め込む導電体15を形成することも好ましい。導電体15は、例えば、基体11に形成された半導体素子の回路配線となる。   A conductor 15 made of a conductive material is formed in an inner region of the base layer 14 in the groove 12. The conductor 15 is made of Cu. The conductor 15 is formed by depositing Cu inside the underlayer 14 by, for example, sputtering or plating growth. Alternatively, it is also preferable to form the conductor 15 filling the groove 12 by forming a seed layer inside the base layer 14 and melting (reflowing) the seed layer. The conductor 15 is, for example, a circuit wiring of a semiconductor element formed on the base 11.

(半導体装置の製造方法)
図2、図3は、本発明の半導体装置の製造方法を段階的に示した要部拡大断面図である。
本発明の半導体装置を製造する際には、まず、基体11を用意する(図2(a)参照)。基体11としては、絶縁性基板、半導体基板が用いられる。絶縁性基板として、例えば、ガラス基板、樹脂基板が挙げられる。また、半導体基板としては、例えば、シリコンウェーハ、SiCウェーハなどが挙げられる。更に、基体11として半導体基板の一面に酸化膜などの絶縁層を形成したものを用いることも好ましい。基体11には、例えば、予め半導体素子(図示略)が形成されている。
(Method for manufacturing semiconductor device)
FIG. 2 and FIG. 3 are enlarged cross-sectional views of the relevant part showing the manufacturing method of the semiconductor device of the present invention step by step.
When manufacturing the semiconductor device of the present invention, first, the base 11 is prepared (see FIG. 2A). As the base 11, an insulating substrate or a semiconductor substrate is used. Examples of the insulating substrate include a glass substrate and a resin substrate. Moreover, as a semiconductor substrate, a silicon wafer, a SiC wafer, etc. are mentioned, for example. Furthermore, it is preferable to use a substrate 11 in which an insulating layer such as an oxide film is formed on one surface of a semiconductor substrate. For example, a semiconductor element (not shown) is formed on the base 11 in advance.

次に、この基体11の一面11aに、所定の深さの溝部12を形成する(図2(b)参照:溝部形成工程)。溝部12は、例えば、半導体素子の回路配線を象ったパターンとなるように形成される。基体11の一面11aに溝部12を形成する方法としては、例えば、フォトリソグラフィーによるエッチング加工や、レーザー光による加工を用いることができる。     Next, a groove portion 12 having a predetermined depth is formed on one surface 11a of the base 11 (see FIG. 2B: groove portion forming step). The groove portion 12 is formed, for example, so as to have a pattern that represents a circuit wiring of a semiconductor element. As a method for forming the groove 12 on the one surface 11a of the base 11, for example, etching by photolithography or processing by laser light can be used.

次に、溝部12の内壁面12aを含む基体11の一面11aに、所定の厚みの中間層16を形成する(図2(c)参照:中間層形成工程)。中間層16は、例えば、Cuを主成分とし、Mnを所定量(例えば0.2〜5原子%)含有したものからなる。     Next, an intermediate layer 16 having a predetermined thickness is formed on one surface 11a of the base 11 including the inner wall surface 12a of the groove 12 (see FIG. 2C: intermediate layer forming step). The intermediate layer 16 is made of, for example, a main component of Cu and a predetermined amount (for example, 0.2 to 5 atomic%) of Mn.

図4は、中間層形成工程に用いられる成膜装置(スパッタリング装置)を示す概略断面図である。この成膜装置51は、DCマグネトロンスパッタリング方式のものであり、真空雰囲気の形成が可能なプロセスチャンバー52を備える。プロセスチャンバー52の天井部にはカソードユニットCが取り付けられている。なお、この実施形態では、以下、プロセスチャンバー52の天井部側を「上」とし、その底部側を「下」として説明する。     FIG. 4 is a schematic cross-sectional view showing a film forming apparatus (sputtering apparatus) used in the intermediate layer forming step. The film forming apparatus 51 is of a DC magnetron sputtering type and includes a process chamber 52 capable of forming a vacuum atmosphere. A cathode unit C is attached to the ceiling of the process chamber 52. In this embodiment, the process chamber 52 will be described below with the ceiling side being “upper” and the bottom side being “lower”.

カソードユニットCは、ターゲット53を備え、このターゲット53はホルダ55に取り付けられている。ターゲット53は、中間層16を構成する成分、例えばCuを主成分とし、Mnが所定量(例えば0.2〜5原子%)添加された合金ターゲットであり、ターゲット53がマグネトロンスパッタされると、Cuを主成分とし、Mnが添加された合金材料からなるスパッタ粒子が放出される。     The cathode unit C includes a target 53, and the target 53 is attached to a holder 55. The target 53 is an alloy target in which a component constituting the intermediate layer 16, for example, Cu is a main component and Mn is added in a predetermined amount (for example, 0.2 to 5 atomic%), and when the target 53 is magnetron sputtered, Sputtered particles made of an alloy material containing Cu as a main component and added with Mn are emitted.

さらに、カソードユニットCは、ターゲット3のスパッタ面(下面)53a前方にトンネル状の磁場を発生する第1磁場発生手段54を備えている。ターゲット53は、処理すべき基体11の形状に対応させて、スパッタ面53aの面積が基体11の表面積より大きくなるように公知の方法で所定形状(例えば、平面視円形)に形成されている。また、ターゲット53は、公知の構造を有するDC電源(スパッタ電源)59に電気的に接続され、所定の負の電位が印加されるようになっている。     Further, the cathode unit C includes first magnetic field generating means 54 that generates a tunnel-like magnetic field in front of the sputtering surface (lower surface) 53a of the target 3. The target 53 is formed in a predetermined shape (for example, a circular shape in plan view) by a known method so that the area of the sputter surface 53a is larger than the surface area of the substrate 11 corresponding to the shape of the substrate 11 to be processed. The target 53 is electrically connected to a DC power source (sputtering power source) 59 having a known structure so that a predetermined negative potential is applied.

第1磁場発生手段54は、スパッタ面53aと背向する側(上側)に配置され、ターゲット53に平行に配置されたヨーク54aと、ヨーク54aの下面にターゲット53側の極性を交互に変えて配置した磁石54b、54cとから構成されている。     The first magnetic field generating means 54 is arranged on the side (upper side) facing away from the sputtering surface 53a, and the polarity of the target 53 side is alternately changed to the lower surface of the yoke 54a and the yoke 54a arranged in parallel to the target 53. It is comprised from the arrange | positioned magnet 54b, 54c.

なお、磁石54b、54cの形状や個数は、放電の安定性やターゲットの使用効率の向上などの観点からターゲット53の前方に形成しようとする磁場に応じて適宜選択され、例えば、薄片状や棒状のものまたはこれらを適宜組み合わせて用いるようにしてもよく、また、第1磁場発生手段54がターゲット53の背面側で往復運動や回転運動するように構成してもよい。     The shape and the number of the magnets 54b and 54c are appropriately selected depending on the magnetic field to be formed in front of the target 53 from the viewpoint of the stability of discharge and the improvement of the use efficiency of the target. The first magnetic field generating means 54 may be configured to reciprocate or rotate on the back side of the target 53.

プロセスチャンバー52の底部には、ターゲット53に対向させてステージ40が配置され、基体11を位置決め保持できるようになっている。また、プロセスチャンバー52の側壁には、スパッタリングガスを導入するガス管41が接続され、その他端は、図示しないマスフローコントローラを介してガス源に連通している。さらに、プロセスチャンバー52には、ターボ分子ポンプやロータリポンプなどからなる真空排気手段42に通じる排気管42aが接続されている。     A stage 40 is disposed at the bottom of the process chamber 52 so as to face the target 53 so that the substrate 11 can be positioned and held. A gas pipe 41 for introducing a sputtering gas is connected to the side wall of the process chamber 52, and the other end communicates with a gas source via a mass flow controller (not shown). Further, the process chamber 52 is connected to an exhaust pipe 42a that communicates with a vacuum exhaust means 42 such as a turbo molecular pump or a rotary pump.

メタルイオン、希ガス(アルゴンなど)イオンおよび電子の入射方向を制御するための第2磁場発生手段43と第3磁場発生手段48は、プロセスチャンバー52の周囲に設置されている。
第2磁場発生手段53および第3磁場発生手段58は、ターゲット53および基体11の中心間を結ぶ垂直軸CLの周りで、かつ、上下方向に所定の間隔を存してプロセスチャンバー52の外側壁に設けたリング状のコイル支持体44,49にそれぞれ、導線45,60を巻回してなる第2コイル16および第3コイル61と、第2コイル46および第3コイル61の通電を可能とする電源装置47,62とを備えている。
The second magnetic field generating means 43 and the third magnetic field generating means 48 for controlling the incident directions of metal ions, rare gas (such as argon) ions and electrons are installed around the process chamber 52.
The second magnetic field generating means 53 and the third magnetic field generating means 58 are arranged on the outer wall of the process chamber 52 around the vertical axis CL connecting the centers of the target 53 and the substrate 11 and at a predetermined interval in the vertical direction. It is possible to energize the second coil 16 and the third coil 61 and the second coil 46 and the third coil 61 formed by winding the conductive wires 45 and 60 on the ring-shaped coil supports 44 and 49 provided in the first and second coils, respectively. And power supply devices 47 and 62.

ここで、コイルの個数、導線45の径や巻数は、例えば、ターゲット53の寸法、ターゲット53と基体11との間の距離、電源装置47,62の定格電流や発生させようとする磁場の強度(ガウス)に応じて適宜設定される。     Here, the number of coils, the diameter and the number of turns of the conducting wire 45 are, for example, the size of the target 53, the distance between the target 53 and the base 11, the rated current of the power supply devices 47 and 62, and the strength of the magnetic field to be generated. It is set appropriately according to (Gauss).

電源装置47,62は、第2コイル46および第3コイル61への電流および電流の向きを任意に変更できる制御回路(図示せず)を備えた公知の構造のものである。本発明では、メタルイオン、アルゴンイオンおよび電子の入射方向を制御するために、第2コイル46に下向きの垂直磁場が発生するようにマイナスの電流を印加できるようになっている。 一方、第3コイル61には上向きの垂直磁場が発生するようにプラスの電流を印加できるようになっている。     The power supply devices 47 and 62 have a known structure provided with a control circuit (not shown) that can arbitrarily change the current and the direction of the current to the second coil 46 and the third coil 61. In the present invention, in order to control the incident directions of metal ions, argon ions, and electrons, a negative current can be applied to the second coil 46 so that a downward vertical magnetic field is generated. On the other hand, a positive current can be applied to the third coil 61 so as to generate an upward vertical magnetic field.

図5は、第2磁場発生手段43および第3磁場発生手段48によって形成される磁力線Mを示す説明図である。ここで磁力線Mは矢印を用いて図示しているが、この矢印は説明のための便宜上のためのもので、磁場の方向を限定するものではない。N→S、S→Nの方向、どちらも含める。     FIG. 5 is an explanatory diagram showing lines of magnetic force M formed by the second magnetic field generating means 43 and the third magnetic field generating means 48. Here, although the magnetic lines of force M are illustrated using arrows, the arrows are for convenience of explanation and do not limit the direction of the magnetic field. Both N → S and S → N directions are included.

図5は、第2コイル46、第3コイル61ともにマイナスの電流を印加した場合の磁力線M1を示している。第2コイル46および第3コイル61にマイナスの電流を印加することによって、ターゲット53と基体11との間に磁力線M1が通るように磁場が発生する。     FIG. 5 shows the lines of magnetic force M <b> 1 when a negative current is applied to both the second coil 46 and the third coil 61. By applying a negative current to the second coil 46 and the third coil 61, a magnetic field is generated so that the magnetic lines of force M 1 pass between the target 53 and the base body 11.

このような構成の成膜装置51のプロセスチャンバー52内部を真空排気手段42によって真空排気しつつ、ガス管41からスパッタガスと、化学構造中に窒素又は酸素を含む反応ガスを導入し(例えば反応ガスが酸素の場合、流量が0.1sccm以上5sccm以下)、プロセスチャンバー52内部に大気圧よりも低い成膜雰囲気(例えば全圧が10−4Pa以上10−1Pa以下)を形成する。 While evacuating the inside of the process chamber 52 of the film forming apparatus 51 having such a configuration by the evacuation means 42, a sputtering gas and a reaction gas containing nitrogen or oxygen in the chemical structure are introduced from the gas pipe 41 (for example, reaction When the gas is oxygen, the flow rate is 0.1 sccm or more and 5 sccm or less, and a film-forming atmosphere lower than atmospheric pressure (for example, the total pressure is 10 −4 Pa or more and 10 −1 Pa or less) is formed inside the process chamber 52.

そして、プロセスチャンバー52を接地電位に置き、プロセスチャンバー52内部の成膜雰囲気を維持しながら、ターゲット53に負電圧を印加するとターゲット53はマグネトロンスパッタされる。ターゲット53がマグネトロンスパッタされると、Cuを主成分とし、Mnが添加された合金材料からなるスパッタ粒子が放出される。
この時、第2コイル46、第3コイル61ともにマイナスの電流を印加することによって、基体11とターゲット53とを結ぶ方向に磁力線M1が生じるように磁場が発生する。
Then, when the process chamber 52 is placed at the ground potential and a negative voltage is applied to the target 53 while maintaining the film forming atmosphere inside the process chamber 52, the target 53 is magnetron sputtered. When the target 53 is magnetron sputtered, sputtered particles made of an alloy material containing Cu as a main component and added with Mn are emitted.
At this time, by applying a negative current to both the second coil 46 and the third coil 61, a magnetic field is generated so that a magnetic force line M1 is generated in a direction connecting the base 11 and the target 53.

放出されたスパッタ粒子と、反応ガスは基体11に溝部12が形成された一面11aに入射し、その表面、および溝部12の内壁面に上記合金材料に反応ガスが含有された薄膜が成長する。このとき、ステージ40には高周波電圧(0Vを含む)が印加されており、基材11の溝部12が形成された一面11aには高周波電圧の大きさに応じた量のプラズマが入射し、表面に成長する薄膜がエッチングされる。   The released sputtered particles and the reactive gas are incident on one surface 11 a where the groove portion 12 is formed on the substrate 11, and a thin film containing the reactive gas in the alloy material grows on the surface and the inner wall surface of the groove portion 12. At this time, a high frequency voltage (including 0 V) is applied to the stage 40, and an amount of plasma corresponding to the magnitude of the high frequency voltage is incident on the surface 11a on which the groove portion 12 of the substrate 11 is formed. The thin film that grows is etched.

負電圧と高周波電圧の大きさは、薄膜がエッチングされないと仮定した時の薄膜の膜厚成長速度(スパッタ速度)が、薄膜が成長せずにエッチングだけされると仮定した時の膜厚減少速度(エッチング速度)よりも大きくなるよう設定されており、溝部12の側壁及び底面などの内壁面と、基材11の一面11aには、図2(c)に示すように中間層16が成長する(中間層形成工程)。   The negative voltage and the high-frequency voltage indicate that the film thickness growth rate (sputtering rate) when the thin film is not etched is the film thickness decrease rate when the thin film is assumed to be etched without growth. As shown in FIG. 2C, the intermediate layer 16 grows on the inner wall surface such as the side wall and the bottom surface of the groove portion 12 and the one surface 11 a of the base material 11. (Intermediate layer forming step).

このような中間層16の形成時に、第2コイル46および第3コイル61によってターゲット53と基体11との間に磁力線M1が通るように磁場を発生させることによって、溝部12の内壁面に均一な厚みで中間層16を成膜することが可能になる。   When the intermediate layer 16 is formed, a magnetic field is generated by the second coil 46 and the third coil 61 so that the magnetic lines of force M1 pass between the target 53 and the base 11, so that the inner wall surface of the groove 12 is uniform. The intermediate layer 16 can be formed with a thickness.

即ち、ターゲット53と基体11との間に磁力線M1を印加せずに中間層を成膜すると、溝部12の開口端付近に過剰に中間層の構成物が堆積し、溝部12の開口端が閉塞ないし狭められることがある。この状態で、後工程で溝部の内側に導電体を埋め込むと、溝部の内部に空洞が生じてしまい、断線や導通不良の原因となる。   That is, when the intermediate layer is formed without applying the magnetic force line M1 between the target 53 and the substrate 11, the components of the intermediate layer are excessively deposited near the opening end of the groove 12, and the opening end of the groove 12 is blocked. It may be narrowed. In this state, if a conductor is embedded inside the groove portion in a later step, a cavity is generated inside the groove portion, causing disconnection or poor conduction.

しかしながら、中間層16の形成時にターゲット53と基体11との間に磁力線M1が通るように磁場を発生させることによって、溝部12内部まで均等に中間層16の構成材料が入り、溝部12の内壁面に均一な厚みの中間層16を成膜することができる。   However, when the intermediate layer 16 is formed, a magnetic field is generated so that the magnetic lines of force M1 pass between the target 53 and the base body 11, so that the constituent material of the intermediate layer 16 enters evenly into the groove 12, and the inner wall surface of the groove 12 The intermediate layer 16 having a uniform thickness can be formed.

次に、基体11に形成した中間層16を加熱して、溝部12の内壁面にMn化合物を含有するバリア層13と、このバリア層13の表面にCuを主成分とする下地層14とを形成する(図3(a)参照:加熱工程)。   Next, the intermediate layer 16 formed on the substrate 11 is heated to form a barrier layer 13 containing a Mn compound on the inner wall surface of the groove 12 and a base layer 14 containing Cu as a main component on the surface of the barrier layer 13. It forms (refer Fig.3 (a): heating process).

図6は基体を加熱する加熱装置の一例を示す概略断面図である。
加熱装置65は加熱室66と、加熱室66に接続された真空排気系67とを有している。真空排気系67を起動して加熱室66の内部に真空雰囲気を形成し、その真空雰囲気を維持したまま、中間層16が形成された基材11を加熱室36に搬入する。
FIG. 6 is a schematic sectional view showing an example of a heating device for heating the substrate.
The heating device 65 includes a heating chamber 66 and an evacuation system 67 connected to the heating chamber 66. The vacuum exhaust system 67 is activated to form a vacuum atmosphere in the heating chamber 66, and the base material 11 on which the intermediate layer 16 is formed is carried into the heating chamber 36 while maintaining the vacuum atmosphere.

加熱室66の内部にはヒータ68が配置されており、該ヒータ68に通電し、中間層16の酸化を防止するために、真空雰囲気を維持しながら基材11を中間層形成工程時に昇温する温度よりも高い温度(例えば350℃で2時間)で加熱して、中間層16をアニール処理する。   A heater 68 is disposed inside the heating chamber 66. In order to prevent the oxidation of the intermediate layer 16 by energizing the heater 68, the temperature of the substrate 11 is raised during the intermediate layer forming process while maintaining a vacuum atmosphere. The intermediate layer 16 is annealed by heating at a temperature higher than the temperature to be heated (for example, at 350 ° C. for 2 hours).

図3a下部の拡大図に示すように、中間層16に含まれるMnはCu中での拡散速度が速く、アニール処理の時に中間層16が昇温すると、中間層16に含まれるMnが拡散して、溝部12の内壁面に到達する。
Mnは窒素と酸素に対する反応性がCuよりも高く、しかも、中間層16に上述した反応ガスが添加されることで反応性がより高められている。
As shown in the enlarged view at the bottom of FIG. 3a, Mn contained in the intermediate layer 16 has a high diffusion rate in Cu, and when the intermediate layer 16 is heated during annealing, Mn contained in the intermediate layer 16 diffuses. And reaches the inner wall surface of the groove 12.
Mn has a higher reactivity with respect to nitrogen and oxygen than Cu, and the reactivity is further enhanced by adding the above-described reaction gas to the intermediate layer 16.

ここで、例えば基材11がSiNのような窒化物、あるいはSiOのような酸化物で構成されている場合、Mnは基材11の界面で、基材11に含まれる酸化物や窒化物と反応し、窒化マンガンや酸化マンガンが析出する。
このとき、反応ガスが窒素を含む場合は、反応ガスの窒素とMnの反応物である窒化マンガンが各界面に析出し、反応ガスが酸素を含む場合は反応ガスの酸素とMnの反応物である酸化マンガンが各界面に析出する。
Here, for example, when the base material 11 is made of a nitride such as SiN or an oxide such as SiO 2 , Mn is an interface of the base material 11 and an oxide or nitride contained in the base material 11. Reacts with the precipitation of manganese nitride and manganese oxide.
At this time, when the reaction gas contains nitrogen, manganese nitride, which is a reaction product of nitrogen and Mn of the reaction gas, precipitates at each interface, and when the reaction gas contains oxygen, it is a reaction product of oxygen and Mn of the reaction gas. Some manganese oxide is deposited at each interface.

このようなMnの熱拡散、および酸化反応や窒化反応によって、溝部12の内壁面12aおよび基材11の一面11aには、窒化マンガンや酸化マンガンからなるバリア層13が形成される。また、中間層16の主成分であるCuと、Mnと反応ガスの一部はバリア層13の表面上に残り、その残った中間層16が下地層14となる。   The barrier layer 13 made of manganese nitride or manganese oxide is formed on the inner wall surface 12a of the groove 12 and the one surface 11a of the substrate 11 by such thermal diffusion of Mn, oxidation reaction, and nitridation reaction. Further, Cu, Mn, and a part of the reactive gas that are the main components of the intermediate layer 16 remain on the surface of the barrier layer 13, and the remaining intermediate layer 16 becomes the underlayer 14.

下地層14は中間層16と同様にCuを主成分としており、Cuは酸化ケイ素やケイ素に拡散しやすいが、酸化マンガンと窒化マンガンはCuの拡散を遮蔽する性質を有しているため、Cuはバリア層13によって遮蔽され、基材11には侵入しない。   The underlayer 14 has Cu as a main component like the intermediate layer 16, and Cu easily diffuses into silicon oxide or silicon, but manganese oxide and manganese nitride have a property of shielding the diffusion of Cu, so Is shielded by the barrier layer 13 and does not enter the substrate 11.

次に、下地層の内側領域に導電材料を埋め込む(図3(b)参照:埋込工程)。
基材11の溝部12に形成された下地層14の内側領域に、例えば、Cuからなる導電材料Mを埋め込む際には、スパッタリング法を用いることができる。
スパッタリング法によって導電材料を埋め込む場合、図4に示す成膜装置を用いてターゲット53をCuとして、下地層14の内側領域を含む基体11の一面11a側にCuからなる導電材料を堆積させる。
Next, a conductive material is embedded in the inner region of the base layer (see FIG. 3B: embedding step).
For example, when the conductive material M made of Cu is embedded in the inner region of the base layer 14 formed in the groove 12 of the base material 11, a sputtering method can be used.
When the conductive material is embedded by sputtering, the conductive material made of Cu is deposited on the one surface 11a side of the base 11 including the inner region of the underlayer 14 using the film forming apparatus shown in FIG.

この後、溝部12を除いた基体11の一面11aに積層されているバリア層13、下地層14および導電材料Mを除去する(図3(c)参照)。これによって、それぞれの溝部12ごとに、溝部12を埋め込む導電体15、即ち回路配線が形成される。   Thereafter, the barrier layer 13, the base layer 14, and the conductive material M laminated on the one surface 11a of the base 11 excluding the groove 12 are removed (see FIG. 3C). As a result, a conductor 15 that fills the groove 12, that is, a circuit wiring is formed for each groove 12.

10 半導体装置、11 基体、12 溝部(トレンチ)、13 バリア層、14 下地層、15 導電体(回路配線)、16 中間層。
DESCRIPTION OF SYMBOLS 10 Semiconductor device, 11 base | substrate, 12 groove part (trench), 13 barrier layer, 14 base layer, 15 conductor (circuit wiring), 16 intermediate | middle layer.

Claims (5)

基体溝部の内壁面を覆う中間層を形成する中間層形成工程と、を少なくとも備えた半導体装置の製造方法であって、
前記中間層形成工程は、Cuを主成分としてMnが添加されたターゲットを前記基体に対向配置させ、前記基体および前記ターゲットが配されたプロセスチャンバー内にスパッタリングガスを導入して前記ターゲットをスパッタリングするとともに、前記基体および前記ターゲットを結ぶ方向に磁力線が生じるように磁場を形成し、前記溝部の内壁面にCuを主成分としMn化合物を含有する中間層を成膜する工程であることを特徴とする半導体装置の製造方法。
An intermediate layer forming step of forming an intermediate layer covering an inner wall surface of the base groove portion, and a method of manufacturing a semiconductor device comprising at least
In the intermediate layer forming step, a target containing Cu as a main component and added with Mn is disposed opposite to the substrate, and a sputtering gas is introduced into a process chamber in which the substrate and the target are arranged to sputter the target. And a step of forming a magnetic field so that magnetic lines of force are generated in a direction connecting the base and the target, and forming an intermediate layer containing Cu as a main component and containing a Mn compound on the inner wall surface of the groove. A method for manufacturing a semiconductor device.
前記中間層形成工程の後工程において、前記中間層を加熱して、前記溝部の内壁面にMn化合物を含有するバリア層および該バリア層の表面にCuを主成分とする下地層を形成する加熱工程を更に備えたことを特徴とする請求項1記載の半導体装置の製造方法。   In the subsequent step of the intermediate layer forming step, the intermediate layer is heated to form a barrier layer containing a Mn compound on the inner wall surface of the groove and a base layer mainly composed of Cu on the surface of the barrier layer. The method of manufacturing a semiconductor device according to claim 1, further comprising a step. 前記下地層の内側領域に導電材料を埋め込む埋込工程を更に備えたことを特徴とする請求項2記載の半導体装置の製造方法。   3. The method of manufacturing a semiconductor device according to claim 2, further comprising an embedding step of embedding a conductive material in an inner region of the base layer. 前記Mn化合物は、Mn酸化物またはMn窒化物であることを特徴とする請求項1ないし3いずれか1項記載の半導体装置の製造方法。   4. The method of manufacturing a semiconductor device according to claim 1, wherein the Mn compound is Mn oxide or Mn nitride. 請求項1ないし4いずれか1項記載の半導体装置の製造方法によって製造されたことを特徴とする半導体装置。

A semiconductor device manufactured by the method for manufacturing a semiconductor device according to claim 1.

JP2011219258A 2011-10-03 2011-10-03 Semiconductor device manufacturing method and semiconductor device Pending JP2013080779A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011219258A JP2013080779A (en) 2011-10-03 2011-10-03 Semiconductor device manufacturing method and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011219258A JP2013080779A (en) 2011-10-03 2011-10-03 Semiconductor device manufacturing method and semiconductor device

Publications (1)

Publication Number Publication Date
JP2013080779A true JP2013080779A (en) 2013-05-02

Family

ID=48526947

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011219258A Pending JP2013080779A (en) 2011-10-03 2011-10-03 Semiconductor device manufacturing method and semiconductor device

Country Status (1)

Country Link
JP (1) JP2013080779A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210002565A (en) 2018-08-10 2021-01-08 가부시키가이샤 아루박 Sputtering device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005277390A (en) * 2004-02-27 2005-10-06 Handotai Rikougaku Kenkyu Center:Kk Semiconductor device and manufacturing method thereof
WO2008007732A1 (en) * 2006-07-14 2008-01-17 Ulvac, Inc. Method for manufacturing semiconductor device
WO2009157439A1 (en) * 2008-06-26 2009-12-30 株式会社アルバック Sputtering apparatus and sputtering method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005277390A (en) * 2004-02-27 2005-10-06 Handotai Rikougaku Kenkyu Center:Kk Semiconductor device and manufacturing method thereof
WO2008007732A1 (en) * 2006-07-14 2008-01-17 Ulvac, Inc. Method for manufacturing semiconductor device
WO2009157439A1 (en) * 2008-06-26 2009-12-30 株式会社アルバック Sputtering apparatus and sputtering method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210002565A (en) 2018-08-10 2021-01-08 가부시키가이샤 아루박 Sputtering device

Similar Documents

Publication Publication Date Title
JP5392215B2 (en) Film forming method and film forming apparatus
JP5759891B2 (en) Sputtering apparatus and method for producing metallized structure
US7659204B2 (en) Oxidized barrier layer
US8017523B1 (en) Deposition of doped copper seed layers having improved reliability
TWI443775B (en) Semiconductor construction and method of providing a conductive material within an opening
CN101640183A (en) Method of forming integrated circuit structure
TWI397125B (en) Semiconductor device manufacturing method
JP2014013821A (en) Method for manufacturing silicon substrate having uneven structure at high aspect ratio
TW201301391A (en) Method for repairing low dielectric constant material by immersing carbon plasma
CN101510525B (en) Method of forming integrated circuit structure
JP2020534702A (en) Methods and equipment for filling board features with cobalt
CN104124196B (en) A method of making semiconductor devices
CN100365811C (en) Interconnection of semiconductor devices
JP2013080779A (en) Semiconductor device manufacturing method and semiconductor device
TWI479599B (en) Semiconductor device manufacturing method and semiconductor device
JP2013077631A (en) Manufacturing method of semiconductor device and semiconductor device
TW201250019A (en) Electronic component manufacturing method including step of embedding metal film
TWI435386B (en) Film surface treatment method
KR102893554B1 (en) Subtractive metals and subtractive metal semiconductor structures
JP2013171940A (en) Semiconductor device manufacturing method
JP5607243B2 (en) Manufacturing method of semiconductor device
JP2013074173A (en) Manufacturing method of semiconductor device and semiconductor device
JP6298312B2 (en) Manufacturing method of semiconductor device
TWI242814B (en) Method for the surface activation on the metalization of electronic devices
JP2013120858A (en) Cu LAYER FORMATION METHOD AND SEMICONDUCTOR DEVICE MANUFACTURING METHOD

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140715

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150602

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20151027