JP2013077970A

JP2013077970A - High frequency amplifier circuit and radio communication device

Info

Publication number: JP2013077970A
Application number: JP2011216473A
Authority: JP
Inventors: Masanori Ito; 正紀伊藤
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 2011-09-30
Filing date: 2011-09-30
Publication date: 2013-04-25
Anticipated expiration: 2031-09-30
Also published as: JP5733142B2

Abstract

PROBLEM TO BE SOLVED: To provide a high frequency amplifier circuit capable of suppressing output impedance by enabling driving a low-load element.SOLUTION: The amplifier circuit includes amplifier circuits of an n-stage configuration for amplifying input signals, and (n-1) impedance converters disposed between an n-th stage amplifier circuit and an (n+1)th stage amplifier circuit. The (n-1) impedance converters can perform impedance conversion capable of suppressing power reflection between the amplifier circuits. With this configuration, the amplifier circuit can drive the low-load element, so that the output impedance can be suppressed.

Description

本発明は、高周波増幅回路および無線通信装置に関する。 The present invention relates to a high-frequency amplifier circuit and a wireless communication device.

電力を増幅する電力増幅回路は、入力される微弱な信号を、信号処理で必要なレベルにまで増幅して出力する。このような電力増幅回路は、たとえば、携帯機器などの無線通信分野の用途においては、微弱な高周波信号を、無線システムが必要とする電力まで増幅して出力するために利用される。 A power amplifier circuit that amplifies power amplifies a weak signal input to a level necessary for signal processing and outputs the amplified signal. Such a power amplifier circuit is used, for example, for amplifying and outputting a weak high-frequency signal to a power required by the wireless system in a wireless communication field such as a portable device.

高周波・電波の電力を増幅する高周波広帯域電力増幅回路は、一般的に、特性インピーダンスが５０Ωの評価装置や他の回路に接続するために、入出力の特性インピーダンスが５０Ωになるように設計されている。 A high-frequency broadband power amplifier circuit that amplifies high-frequency / radio power is generally designed to have an input / output characteristic impedance of 50Ω in order to connect to an evaluation device or other circuit having a characteristic impedance of 50Ω. Yes.

高周波向けの素子は、耐圧が小さいが、大きな電流を流して大電力を得る。増幅器に入力できる電力が小さい場合は、最終的に必要な出力電力を得るために、複数段の増幅器を繋いで利得を稼ぐ必要がある。また、周波数帯域を伸ばすために、フィードバック回路も設けられる。 A high-frequency element has a low withstand voltage, but a large current is passed to obtain a large amount of power. When the power that can be input to the amplifier is small, in order to finally obtain the required output power, it is necessary to gain a gain by connecting a plurality of amplifiers. A feedback circuit is also provided to extend the frequency band.

図１Ａ〜図１Ｃは、従来のｎ段構成の高周波広帯域電力増幅回路の例を示す説明図である。図１Ａに示した高周波広帯域電力増幅回路１は、各段の増幅器１０にフィードバック回路（ＮＦＢ）１３が設けられ、抵抗Ｒｏ＝５０Ωの伝送線路１１、キャパシタ１２および減衰器（Ａｔｔ）１４を介して、各段の増幅器１０が接続される構成を有している。数ＧＨｚ帯以上の高周波広帯域電力増幅回路の増幅器１０には、一般的にＧａＡｓ、ＩｎＰ、ＧａＮ等が用いられる。 1A to 1C are explanatory diagrams illustrating an example of a conventional high-frequency broadband power amplifier circuit having an n-stage configuration. In the high-frequency broadband power amplifier circuit 1 shown in FIG. 1A, a feedback circuit (NFB) 13 is provided in each stage of the amplifier 10, and a transmission line 11 having a resistance Ro = 50Ω, a capacitor 12, and an attenuator (Att) 14. The amplifier 10 at each stage is connected. Generally, GaAs, InP, GaN, or the like is used for the amplifier 10 of the high-frequency broadband power amplifier circuit of several GHz band or more.

集中定数回路では構成できないような高周波回路において、伝送線路１１は、上述したように、一般的に特性インピーダンスＲｏが５０Ωになるように形成される。キャパシタ１２は、増幅器１０がＦＥＴの場合、ゲートとドレインのバイアスが大きく異なるので、そのＤＣ成分をカットするために用いられる。使用する帯域に合わせて、キャパシタ１２の容量は決定される。 In a high frequency circuit that cannot be configured with a lumped constant circuit, the transmission line 11 is generally formed so that the characteristic impedance Ro is 50Ω as described above. When the amplifier 10 is an FET, the capacitor 12 is used to cut the DC component because the biases of the gate and the drain are greatly different. The capacity of the capacitor 12 is determined in accordance with the band to be used.

フィードバック回路１３は、増幅器１０の利得の調整のために用いられ、キャパシタおよび抵抗の直列回路を用いる。フィードバック回路１３に設けられるキャパシタおよび抵抗それぞれの値は、周波数特性と利得とを考慮して決定される。広帯域電力増幅回路において、インピーダンス変換回路を構成すると、帯域特性の高域側にピーキングを持たせるようなインピーダンス整合はあるが、周波数依存性を持つことになるので、インピーダンス変換回路を用いることは出来ない。 The feedback circuit 13 is used for adjusting the gain of the amplifier 10 and uses a series circuit of a capacitor and a resistor. The values of the capacitors and resistors provided in the feedback circuit 13 are determined in consideration of frequency characteristics and gain. When an impedance conversion circuit is configured in a broadband power amplifier circuit, there is impedance matching that causes peaking on the high band side of the band characteristics, but it has frequency dependence, so the impedance conversion circuit can not be used. Absent.

そのため、格段のインピーダンスの不整合を解消するために、減衰器１４を挿入し、格段の電力反射を減衰器１４に吸収させる。減衰器１４は、一般的に３〜６ｄＢ程度の減衰量が用いられる。減衰器１４の減衰量が多くなれば格段のインピーダンス不整合は小さくなるが、その反面、増幅回路全体の利得が犠牲になってしまう。図１Ｂは、５０Ω系の６ｄＢ減衰器回路の例を示す説明図である。 Therefore, in order to eliminate a significant impedance mismatch, an attenuator 14 is inserted and the attenuator 14 absorbs a significant power reflection. The attenuator 14 generally uses an attenuation of about 3 to 6 dB. If the amount of attenuation of the attenuator 14 increases, the impedance mismatch becomes marked, but on the other hand, the gain of the entire amplifier circuit is sacrificed. FIG. 1B is an explanatory diagram showing an example of a 50Ω 6 dB attenuator circuit.

図１Ｃは、差動回路を用いた広帯域電力増幅回路２の例を示す説明図である。広帯域電力増幅回路２は、差動対のＦＥＴ２０、ソースフォロアのＦＥＴ２１，ダイオード２２、負荷抵抗２３および定電流源のＦＥＴ２４で構成される。また図１Ｃに示した広帯域電力増幅回路２は、出力端に電圧源２５も設けられている。この広帯域電力増幅回路２は、ＤＣから高周波帯域までの広帯域増幅に適しており、特にデジタル信号の増幅に適している。 FIG. 1C is an explanatory diagram illustrating an example of a broadband power amplifier circuit 2 using a differential circuit. The broadband power amplifier circuit 2 includes a differential pair FET 20, a source follower FET 21, a diode 22, a load resistor 23, and a constant current source FET 24. The broadband power amplifier circuit 2 shown in FIG. 1C is also provided with a voltage source 25 at the output end. The wideband power amplifier circuit 2 is suitable for wideband amplification from DC to a high frequency band, and particularly suitable for amplification of a digital signal.

このような差動回路を用いた広帯域電力増幅回路２は、差動対のＦＥＴ２０のバランスが重要であり、一般にＦＥＴ２０はＩＣ上に形成される。また、負荷抵抗２３が抵抗Ｒ１で与えられるので、差動回路の後段に接続される負荷に合わせて負荷抵抗２３の値を変えることにより、増幅特性の変化に対応できる。 In the wideband power amplifier circuit 2 using such a differential circuit, the balance of the differential pair FET 20 is important, and the FET 20 is generally formed on an IC. Further, since the load resistor 23 is given by the resistor R1, it is possible to cope with a change in the amplification characteristic by changing the value of the load resistor 23 according to the load connected to the subsequent stage of the differential circuit.

特開２００６−５２６３１５号公報JP 2006-526315 A

マイクロウェーブ技術入門講座、ＣＱ出版社、ｐ１０４〜ｐ１０７Microwave Technology Introduction Course, CQ Publisher, p104-p107 高周波技術センスアップ１０１、ＣＱ出版社、ｐ６７〜ｐ６９RF Technology Sense Up 101, CQ Publisher, p67-p69

しかし、高周波広帯域電力増幅回路において、電力ではなく電圧を増幅し、かつ、負荷抵抗（特性インピーダンス）が５０Ω以下のような場合、耐圧の低い素子は使用できない。さらに、負荷抵抗（特性インピーダンス）が５０Ω以下と負荷が小さいので、高周波広帯域電力増幅回路は、必要な電圧振幅を得るために大電流駆動が必要となる。そのため、増幅器に一般的に用いられている、ＧａＡｓ、ＩｎＰ等のナローバンドギャップ半導体は、電圧を増幅する増幅器に用いることができないという問題があった。 However, in a high-frequency broadband power amplifier circuit, an element having a low withstand voltage cannot be used when a voltage is amplified instead of electric power and the load resistance (characteristic impedance) is 50Ω or less. Furthermore, since the load resistance (characteristic impedance) is 50Ω or less and the load is small, the high-frequency broadband power amplifier circuit needs to be driven with a large current in order to obtain a necessary voltage amplitude. For this reason, a narrow band gap semiconductor such as GaAs or InP, which is generally used for amplifiers, cannot be used for amplifiers that amplify voltages.

また高周波広帯域電力増幅回路を用いて電圧を増幅する場合、図１Ａに示したフィードバック回路１３において、伝送線路が特性インピーダンス５０Ωで形成されるので、接続される負荷に合わせたインピーダンス変換が必要となる。また、図１Ｃに示した差動回路の場合では、最終段の負荷抵抗を、接続される負荷に合わせることで電力の反射を抑えることができるが、負荷抵抗に大電流が流れるため、その負荷抵抗で消費される電力による発熱が、ＩＣ上に作成できる範囲を超えてしまうという問題があった。 Also, when a voltage is amplified using a high-frequency broadband power amplifier circuit, in the feedback circuit 13 shown in FIG. 1A, the transmission line is formed with a characteristic impedance of 50Ω, so that impedance conversion according to the connected load is required. . In the case of the differential circuit shown in FIG. 1C, the reflection of power can be suppressed by matching the load resistance of the final stage with the connected load. However, since a large current flows through the load resistance, There has been a problem that heat generated by the power consumed by the resistor exceeds the range that can be created on the IC.

そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、低負荷の素子を駆動可能にすることで出力インピーダンスを低く抑えることが可能な、新規かつ改良された高周波増幅回路および無線通信装置を提供することにある。 Therefore, the present invention has been made in view of the above problems, and an object of the present invention is a new and improved output impedance that can be kept low by enabling driving of a low-load element. An object of the present invention is to provide a high-frequency amplifier circuit and a wireless communication device.

上記課題を解決するために、本発明のある観点によれば、入力信号を増幅するｎ段構成の増幅回路と、ｎ段目の前記増幅回路と（ｎ＋１）段目の前記増幅回路との間に設けられる（ｎ−１）個のインピーダンス変換器と、を備え、前記（ｎ−１）個のインピーダンス変換器は、前記増幅回路間の電力反射を抑制できるインピーダンス変換を行うことを特徴とする、高周波増幅回路が提供される。 In order to solve the above-described problems, according to an aspect of the present invention, there is provided an n-stage amplifier circuit that amplifies an input signal, and the n-th amplifier circuit and the (n + 1) -stage amplifier circuit. (N-1) impedance converters provided in the (n-1) impedance converter, wherein the (n-1) impedance converters perform impedance conversion capable of suppressing power reflection between the amplifier circuits. A high frequency amplifier circuit is provided.

かかる構成によれば、増幅回路はｎ段で構成され、インピーダンス変換器は、それぞれ、ｎ段目の増幅回路と（ｎ＋１）段目の増幅回路との間に設けられる。そして、ｎ段目のインピーダンス変換器は、ｎ段目の増幅回路と（ｎ＋１）段目の増幅回路との間の電力反射を抑制できるインピーダンス変換を行う。その結果、高周波増幅回路は、低負荷の素子を駆動可能にすることで出力インピーダンスを低く抑えることが可能となる。 According to such a configuration, the amplifier circuit includes n stages, and the impedance converters are provided between the n-th amplifier circuit and the (n + 1) -th amplifier circuit, respectively. The n-th impedance converter performs impedance conversion that can suppress power reflection between the n-th amplifier circuit and the (n + 1) -th amplifier circuit. As a result, the high-frequency amplifier circuit can suppress the output impedance by enabling driving of a low-load element.

前記（ｎ−１）個のインピーダンス変換回路は、それぞれ入力インピーダンスをＡ倍（１／２≦Ａ≦１／√２）に変換してもよい。 Each of the (n−1) impedance conversion circuits may convert the input impedance to A times (1/2 ≦ A ≦ 1 / √2).

前記増幅回路は、それぞれ、入力側と出力側に設けられる伝送線路と、入力側の前記伝送線路の前段に設けられるキャパシタと、入力側の前記伝送線路と出力側の前記伝送線路との間に設けられる増幅器と、を備えていてもよい。 The amplifier circuit includes a transmission line provided on the input side and the output side, a capacitor provided in front of the transmission line on the input side, and the transmission line on the input side and the transmission line on the output side, respectively. And an amplifier to be provided.

前記増幅回路は、入力側の前記伝送線路と出力側の前記伝送線路との間に前記増幅器と並列に設けられるフィードバック回路をさらに備えていてもよい。 The amplifier circuit may further include a feedback circuit provided in parallel with the amplifier between the transmission line on the input side and the transmission line on the output side.

また、上記課題を解決するために、本発明の別の観点によれば、入力信号を増幅するｎ段構成の増幅回路と、ｎ段目の前記増幅回路と（ｎ＋１）段目の前記増幅回路との間に設けられる（ｎ−１）個の減衰器と、を備え、前記（ｎ−１）個の減衰器は、前記増幅回路間の電力反射を抑制できる減衰量を有することを特徴とする、高周波増幅回路が提供される。 In order to solve the above problems, according to another aspect of the present invention, an n-stage amplifier circuit for amplifying an input signal, the n-th amplifier circuit, and the (n + 1) -stage amplifier circuit (N-1) attenuators provided between and (n-1) attenuators, wherein the (n-1) attenuators have an attenuation that can suppress power reflection between the amplifier circuits. A high frequency amplifier circuit is provided.

かかる構成によれば、増幅回路はｎ段で構成され、減衰器は、それぞれ、ｎ段目の増幅回路と（ｎ＋１）段目の増幅回路との間に設けられる。そして、ｎ段目の減衰器は、ｎ段目の増幅回路と（ｎ＋１）段目の増幅回路との間の電力反射を抑制できる減衰量を有する。その結果、高周波増幅回路は、低負荷の素子を駆動可能にすることで出力インピーダンスを低く抑えることが可能となる。 According to such a configuration, the amplifier circuit includes n stages, and the attenuators are provided between the n-th amplifier circuit and the (n + 1) -th amplifier circuit, respectively. The n-th attenuator has an attenuation that can suppress power reflection between the n-th amplifier circuit and the (n + 1) -th amplifier circuit. As a result, the high-frequency amplifier circuit can suppress the output impedance by enabling driving of a low-load element.

前記（ｎ−１）個の減衰器は、それぞれ、出力側の前記伝送線路のインピーダンスを入力側の前記伝送線路のインピーダンスのＡ倍（１／２≦Ａ≦１／√２）に変換してもよい。 Each of the (n−1) attenuators converts the impedance of the transmission line on the output side to A times (1/2 ≦ A ≦ 1 / √2) the impedance of the transmission line on the input side. Also good.

また、上記課題を解決するために、本発明の別の観点によれば、上記高周波増幅回路を備えることを特徴とする、無線通信装置が提供される。 In order to solve the above problems, according to another aspect of the present invention, there is provided a wireless communication apparatus including the high-frequency amplifier circuit.

以上説明したように本発明によれば、低負荷の素子を駆動可能にすることで出力インピーダンスを低く抑えることが可能な、新規かつ改良された高周波増幅回路および無線通信装置を提供することができる。 As described above, according to the present invention, it is possible to provide a new and improved high-frequency amplifier circuit and wireless communication apparatus that can suppress the output impedance by enabling driving of a low-load element. .

従来のｎ段構成の高周波広帯域電力増幅回路の例を示す説明図である。It is explanatory drawing which shows the example of the conventional high frequency broadband power amplifier circuit of n steps | paragraphs. 従来のｎ段構成の高周波広帯域電力増幅回路の例を示す説明図である。It is explanatory drawing which shows the example of the conventional high frequency broadband power amplifier circuit of n steps | paragraphs. 従来のｎ段構成の高周波広帯域電力増幅回路の例を示す説明図である。It is explanatory drawing which shows the example of the conventional high frequency broadband power amplifier circuit of n steps | paragraphs. 本発明の第１の実施形態にかかる多段増幅器回路１００の構成を示す説明図である。1 is an explanatory diagram showing a configuration of a multistage amplifier circuit 100 according to a first embodiment of the present invention. FIG. インピーダンス変換回路１１５の構成例を示す説明図である。3 is an explanatory diagram illustrating a configuration example of an impedance conversion circuit 115. FIG. 本発明の第２の実施形態にかかる多段増幅器回路２００の構成を示す説明図である。It is explanatory drawing which shows the structure of the multistage amplifier circuit 200 concerning the 2nd Embodiment of this invention. 減衰器２１６の構成例を示す説明図である。3 is an explanatory diagram illustrating a configuration example of an attenuator 216. FIG.

以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。 Exemplary embodiments of the present invention will be described below in detail with reference to the accompanying drawings. In addition, in this specification and drawing, about the component which has the substantially same function structure, duplication description is abbreviate | omitted by attaching | subjecting the same code | symbol.

＜１．第１の実施形態＞
［多段増幅器回路の構成例］
まず、本発明の第１の実施形態にかかる多段増幅器回路の構成について説明する。図２Ａは、本発明の第１の実施形態にかかる多段増幅器回路１００の構成を示す説明図である。以下、図２Ａを参照して、本発明の第１の実施形態にかかる多段増幅器回路１００の構成について説明する。 <1. First Embodiment>
[Configuration example of multi-stage amplifier circuit]
First, the configuration of the multistage amplifier circuit according to the first embodiment of the present invention will be described. FIG. 2A is an explanatory diagram showing the configuration of the multistage amplifier circuit 100 according to the first embodiment of the present invention. The configuration of the multistage amplifier circuit 100 according to the first embodiment of the present invention will be described below with reference to FIG. 2A.

図２Ａに示したように、本発明の第１の実施形態にかかる多段増幅器回路１００は、増幅器１１０、伝送線路１１１、キャパシタ１１２、およびフィードバック回路１１３からなるｎ段構成の増幅回路１０１と、減衰器１１４と、インピーダンス変換回路１１５と、を含んで構成される。 As shown in FIG. 2A, the multistage amplifier circuit 100 according to the first embodiment of the present invention includes an amplifier circuit 101 including an amplifier 110, a transmission line 111, a capacitor 112, and a feedback circuit 113, and an attenuation circuit 101. Device 114 and an impedance conversion circuit 115.

増幅回路１０１は、入力される電力を増幅して出力するものであり、本実施形態にかかる多段増幅器回路１００は、増幅回路１０１がｎ段直列に接続されている構成を有している。ｎ段構成の増幅回路１０１の内、入力端に最も近い１段目の増幅回路１０１は、従来技術で説明したように５０Ω系で回路が構成される。 The amplifier circuit 101 amplifies and outputs input power, and the multistage amplifier circuit 100 according to the present embodiment has a configuration in which the amplifier circuits 101 are connected in n stages in series. Among the n-stage amplifier circuits 101, the first-stage amplifier circuit 101 closest to the input terminal is configured with a 50Ω system as described in the related art.

１段目の増幅回路１０１の入力端側には、従来技術で説明したように減衰器１１４が挿入される。一方、増幅回路１０１の間には、従来技術で説明した減衰器１１４の替わりに、インピーダンス変換回路１１５が挿入されている。後述するように、インピーダンス変換回路１１５は、前段の増幅回路１０１と次段の増幅回路１０１との間の電力反射を抑制するために挿入されるものである。 As described in the prior art, the attenuator 114 is inserted on the input end side of the first stage amplifier circuit 101. On the other hand, an impedance conversion circuit 115 is inserted between the amplifier circuits 101 instead of the attenuator 114 described in the prior art. As will be described later, the impedance conversion circuit 115 is inserted to suppress power reflection between the amplifier circuit 101 at the previous stage and the amplifier circuit 101 at the next stage.

フィードバック回路１１３は、本実施形態にかかる多段増幅器回路１００の周波数帯域を伸ばすために設けられるものであり、その役割は、図１Ａに示した従来のｎ段構成の高周波広帯域電力増幅回路におけるフィードバック回路１３と同様のものである。すなわち、フィードバック回路１１３は増幅器１１０の利得の調整のために設けられるものである。 The feedback circuit 113 is provided to extend the frequency band of the multistage amplifier circuit 100 according to the present embodiment, and its role is the feedback circuit in the conventional n-stage high frequency broadband power amplifier circuit shown in FIG. 1A. 13 is the same. That is, the feedback circuit 113 is provided for adjusting the gain of the amplifier 110.

なお、ｎ段目の増幅回路１０１の伝送線路１１１の抵抗Ｒｏは、
Ｒｏ＝ｘ＝５０／（（ｎ−１）×Ａ）
を満たすものである。本発明においては、例えば、上記数式のＡは√２〜２の間の値を取るようにしてもよい。以下の説明では、上記数式のＡの値は、Ａ＝√２として説明する。 In addition, the resistance Ro of the transmission line 111 of the amplifier circuit 101 in the nth stage is
Ro = x = 50 / ((n−1) × A)
It satisfies. In the present invention, for example, A in the above equation may take a value between √2 and √2. In the following description, the value of A in the above formula is described as A = √2.

インピーダンス変換回路１１５は、例えば１／√２倍のインピーダンス変換を行うために６ｄＢの減衰量を有する回路である。図２Ｂは、６ｄＢの減衰量を有するためのインピーダンス変換回路１１５の構成例を、π型とＴ型とで示す説明図である。 The impedance conversion circuit 115 is a circuit having an attenuation amount of 6 dB in order to perform impedance conversion of 1 / √2 times, for example. FIG. 2B is an explanatory diagram illustrating a configuration example of the impedance conversion circuit 115 having an attenuation of 6 dB as a π type and a T type.

図２Ｂに示したようなインピーダンス変換回路１１５を増幅回路１０１の間に構成することで、インピーダンスを５０Ωから３５．３５Ωに変換することができる。すなわち、インピーダンス変換回路１１５のインピーダンスと、入力のインピーダンス５０Ωと合わせると、３５．３５Ωとなる。 By configuring the impedance conversion circuit 115 as shown in FIG. 2B between the amplifier circuits 101, the impedance can be converted from 50Ω to 35.35Ω. That is, the sum of the impedance of the impedance conversion circuit 115 and the input impedance of 50Ω is 35.35Ω.

そして、２段目の伝送線路１１１は５０Ωの１／√２倍の３５．３５Ωで形成される。もちろん、図２Ｂに示したインピーダンス変換回路１１５の構成および各抵抗値は一例であり、本発明においては、インピーダンス変換回路１１５の具体的な構成およびその抵抗値は図２Ｂに示したものに限られないことは言うまでもない。 The second-stage transmission line 111 is formed with 35.35Ω which is 1 / √2 times 50Ω. Of course, the configuration and each resistance value of the impedance conversion circuit 115 shown in FIG. 2B are examples, and in the present invention, the specific configuration and resistance value of the impedance conversion circuit 115 are limited to those shown in FIG. 2B. It goes without saying that there is nothing.

本発明の第１の実施形態にかかる多段増幅器回路１００は、ｎ段構成の増幅回路１０１の間にインピーダンス変換回路１１５が挿入されることで、最終的に必要な負荷となる段数が決定される。また、増幅回路１０１の間にインピーダンス変換回路１１５が挿入されることで、前段の増幅回路１０１と次段の増幅回路１０１との間の電力反射が抑制される。 In the multistage amplifier circuit 100 according to the first embodiment of the present invention, the impedance conversion circuit 115 is inserted between the amplifier circuits 101 having an n-stage configuration, so that the number of stages that ultimately becomes a necessary load is determined. . Further, the impedance conversion circuit 115 is inserted between the amplifier circuits 101, so that power reflection between the amplifier circuit 101 at the previous stage and the amplifier circuit 101 at the next stage is suppressed.

非特許文献２に記載されているように、伝送線路に損失があると信号源からの進行波は損失を受けながら負荷に達し、負荷に達した信号は不整合のために反射して信号源側に戻ってくる。そして負荷からの反射波も伝送線路上で損失を受けるので、信号源に近いほど進行波の電圧が高くなり、反射波の振幅は減衰を受けて小さくなる。 As described in Non-Patent Document 2, when there is a loss in the transmission line, the traveling wave from the signal source reaches the load while receiving the loss, and the signal reaching the load is reflected due to mismatching and reflected by the signal source Come back to the side. Since the reflected wave from the load is also lost on the transmission line, the closer to the signal source, the higher the voltage of the traveling wave, and the amplitude of the reflected wave is attenuated and becomes smaller.

そこで、前段の増幅回路１０１と次段の増幅回路１０１との間の電力反射を抑制するために、本発明の第１の実施形態にかかる多段増幅器回路１００は、増幅回路１０１の間にインピーダンス変換回路１１５を挿入し、インピーダンス整合を取る。増幅回路１０１の間にインピーダンス変換回路１１５を挿入し、インピーダンス整合を取ることで、前段の増幅回路１０１と次段の増幅回路１０１との間の電力反射が抑制され、効率良く信号を伝送することができる。 Therefore, in order to suppress power reflection between the amplifier circuit 101 at the previous stage and the amplifier circuit 101 at the next stage, the multistage amplifier circuit 100 according to the first embodiment of the present invention performs impedance conversion between the amplifier circuits 101. The circuit 115 is inserted to obtain impedance matching. By inserting the impedance conversion circuit 115 between the amplifier circuits 101 and obtaining impedance matching, power reflection between the amplifier circuit 101 at the previous stage and the amplifier circuit 101 at the next stage is suppressed, and the signal is transmitted efficiently. Can do.

なお、増幅器１１０の入出力インピーダンスは、一般的には５０Ωではなく、それよりも小さい場合が多い。従って、多段増幅器回路１００の内部のインピーダンスが必ずしも５０Ωである必要はない。 In general, the input / output impedance of the amplifier 110 is not 50Ω and is often smaller. Therefore, the internal impedance of the multistage amplifier circuit 100 is not necessarily 50Ω.

なお、図２Ａでは、Ａ＝√２として説明したが、本発明に於いてはかかる例に限定されず、Ａの値をこれよりも大きな値に設定しても良い。ただし、増幅器１１０がＦＥＴの場合、次段のゲート幅が急激に大きくなると、前段のＦＥＴの負荷が非常に重くなってしまう。また、前段の増幅器１１０の駆動能力が下がると、多段増幅器回路１００の周波数特性が低下する。従って、次段の増幅器１１０が十分駆動する能力を有している場合に限ってＡの値を大きくすることが望ましい。 In FIG. 2A, A = √2 has been described. However, the present invention is not limited to this example, and the value of A may be set to a larger value. However, when the amplifier 110 is an FET, if the gate width of the next stage increases rapidly, the load of the previous stage FET becomes very heavy. Further, when the driving capability of the amplifier 110 at the previous stage is lowered, the frequency characteristic of the multistage amplifier circuit 100 is lowered. Therefore, it is desirable to increase the value of A only when the next-stage amplifier 110 has a sufficient drive capability.

以上説明したように本発明の第１の実施形態にかかる多段増幅器回路１００によれば、増幅器１１０の間にインピーダンス変換回路１１５を挿入することで、増幅段ごとにインピーダンス変換が行われ、最終的に低出力インピーダンスの回路構成を実現することができる。本発明の第１の実施形態にかかる多段増幅器回路１００は、低負荷の素子を駆動可能にすることで出力インピーダンスを低く抑えることが可能となる。 As described above, according to the multistage amplifier circuit 100 according to the first embodiment of the present invention, the impedance conversion circuit 115 is inserted between the amplifiers 110, whereby impedance conversion is performed for each amplification stage, and finally In addition, a circuit configuration with a low output impedance can be realized. The multistage amplifier circuit 100 according to the first embodiment of the present invention can suppress the output impedance by enabling driving of a low-load element.

また、本発明の第１の実施形態にかかる多段増幅器回路１００は、インピーダンス変換回路１１５によるインピーダンス変換の割合を、１／２〜１／√２倍程度に抑えることで、前段の増幅器１１０の負荷を軽くすることができる。その結果、本発明の第１の実施形態にかかる多段増幅器回路１００は、一回でインピーダンス変換を行う場合に比べて動作周波数を高くすることができる。 Further, the multistage amplifier circuit 100 according to the first embodiment of the present invention suppresses the impedance conversion ratio by the impedance conversion circuit 115 to about 1/2 to 1 / √2 times, so that the load of the amplifier 110 in the previous stage is reduced. Can be lightened. As a result, the multistage amplifier circuit 100 according to the first embodiment of the present invention can increase the operating frequency as compared with the case where impedance conversion is performed once.

＜２．第２の実施形態＞
［多段増幅器回路の構成例］
次に、本発明の第２の実施形態にかかる多段増幅器回路の構成について説明する。図３Ａは、本発明の第２の実施形態にかかる多段増幅器回路２００の構成を示す説明図である。以下、図３Ａを参照して、本発明の第２の実施形態にかかる多段増幅器回路２００の構成について説明する。 <2. Second Embodiment>
[Configuration example of multi-stage amplifier circuit]
Next, the configuration of the multistage amplifier circuit according to the second embodiment of the present invention will be described. FIG. 3A is an explanatory diagram showing a configuration of a multistage amplifier circuit 200 according to the second embodiment of the present invention. Hereinafter, the configuration of the multistage amplifier circuit 200 according to the second embodiment of the present invention will be described with reference to FIG. 3A.

図３Ａに示したように、本発明の第２の実施形態にかかる多段増幅器回路２００は、増幅器２１０、伝送線路２１１、キャパシタ２１２、およびフィードバック回路２１３からなるｎ段構成の増幅回路２０１と、減衰器２１４、２１６と、を含んで構成される。 As shown in FIG. 3A, the multi-stage amplifier circuit 200 according to the second embodiment of the present invention includes an amplifier circuit 201 having an n-stage configuration including an amplifier 210, a transmission line 211, a capacitor 212, and a feedback circuit 213. And 214, 216.

本発明の第２の実施形態にかかる多段増幅器回路２００は、ある増幅回路２０１と、その次の段の増幅回路２０１の特性インピーダンスを、前段の入力側の伝送線路２１１のＡ倍（例えば、１／２≦Ａ≦１／√２）程度で形成する点が、本発明の第１の実施形態にかかる多段増幅器回路１００と異なる点である。 The multistage amplifier circuit 200 according to the second embodiment of the present invention has a characteristic impedance of a certain amplifier circuit 201 and the amplifier circuit 201 of the next stage A times (for example, 1) of the transmission line 211 on the input side of the previous stage. The point of forming in the order of / 2 ≦ A ≦ 1 / √2) is different from the multistage amplifier circuit 100 according to the first embodiment of the present invention.

ある増幅回路２０１と、その次の段の増幅回路２０１の特性インピーダンスを、前段の入力側の伝送線路２１１のＡ倍にするために、本発明の第２の実施形態にかかる多段増幅器回路２００は、増幅回路２０１と、その次の段の増幅回路２０１との間に減衰器２１６が設けられている。 In order to make the characteristic impedance of an amplifier circuit 201 and the amplifier circuit 201 of the next stage A times that of the transmission line 211 on the input side of the previous stage, the multistage amplifier circuit 200 according to the second embodiment of the present invention is An attenuator 216 is provided between the amplifier circuit 201 and the amplifier circuit 201 at the next stage.

減衰器２１６は、ある増幅回路２０１と、その次の段の増幅回路２０１の特性インピーダンスを、例えば前段の入力側の伝送線路２１１の１／√２倍にするために６ｄＢの減衰量を有する回路である。図３Ｂは、６ｄＢの減衰量を有するための減衰器２１６の構成例を、π型とＴ型とで示す説明図である。 The attenuator 216 is a circuit having an attenuation of 6 dB in order to make the characteristic impedance of a certain amplifier circuit 201 and the amplifier circuit 201 of the next stage, for example, 1 / √2 times that of the transmission line 211 on the input side of the previous stage. It is. FIG. 3B is an explanatory diagram illustrating a configuration example of the attenuator 216 having an attenuation of 6 dB as a π type and a T type.

図３Ｂに示したように減衰器２１６を構成することで、増幅回路２０１と、その次の段の増幅回路２０１の特性インピーダンスを、例えば前段の入力側の伝送線路２１１の１／√２倍にすることができる。もちろん、本発明に於いては、減衰器２１６の具体的な構成は図３Ｂに示したものに限られないことは言うまでもない。 By configuring the attenuator 216 as shown in FIG. 3B, the characteristic impedance of the amplifier circuit 201 and the amplifier circuit 201 of the next stage is made, for example, 1 / √2 times that of the transmission line 211 on the input side of the previous stage. can do. Of course, in the present invention, it goes without saying that the specific configuration of the attenuator 216 is not limited to that shown in FIG. 3B.

上述した本発明の第１の実施形態と同様に、多段増幅器回路２００の内部のインピーダンスは、必ずしも５０Ωである必要はない。そこで、増幅器２１０ごとにインピーダンスを変換する。増幅回路２０１の伝送線路２１１の特性インピーダンスに合わせて設けられる減衰器２１６によって、前段の増幅回路２０１と次段の増幅回路２０１との間の電力反射が抑制される。 Similar to the first embodiment of the present invention described above, the internal impedance of the multistage amplifier circuit 200 is not necessarily 50Ω. Therefore, the impedance is converted for each amplifier 210. The attenuator 216 provided in accordance with the characteristic impedance of the transmission line 211 of the amplifier circuit 201 suppresses power reflection between the amplifier circuit 201 at the previous stage and the amplifier circuit 201 at the next stage.

そこで、前段の増幅回路２０１と次段の増幅回路２０１との間の電力反射が抑制を抑制するために、増幅回路２０１の伝送線路２１１の特性インピーダンスに合わせて設けられる減衰器２１６によってインピーダンス整合を取る。減衰器２１６を用いてインピーダンス整合を取ることで、本発明の第２の実施形態にかかる多段増幅器回路２００は、前段の増幅回路２０１と次段の増幅回路２０１との間の電力反射が抑制され、効率良く信号を伝送することができる。 Therefore, in order to suppress suppression of power reflection between the amplifier circuit 201 at the previous stage and the amplifier circuit 201 at the next stage, impedance matching is performed by an attenuator 216 provided in accordance with the characteristic impedance of the transmission line 211 of the amplifier circuit 201. take. By taking impedance matching using the attenuator 216, the multistage amplifier circuit 200 according to the second embodiment of the present invention suppresses power reflection between the amplifier circuit 201 at the previous stage and the amplifier circuit 201 at the next stage. The signal can be transmitted efficiently.

以上説明したように本発明の第２の実施形態にかかる多段増幅器回路２００によれば、増幅回路２０１の間にインピーダンス変換器を設けるのではなく、減衰器２１６を用いて伝送線路２１１の特性インピーダンスを変更している。 As described above, according to the multistage amplifier circuit 200 according to the second embodiment of the present invention, the impedance impedance is not provided between the amplifier circuits 201, but the characteristic impedance of the transmission line 211 using the attenuator 216. Has changed.

減衰器２１６を用いて伝送線路２１１の特性インピーダンスを変更することで、本発明の第２の実施形態にかかる多段増幅器回路２００は、増幅器２１０ごとにインピーダンスを変換して、最終的に低出力インピーダンスの回路構成を実現することができる。そして、本発明の第２の実施形態にかかる多段増幅器回路２００は、低負荷の素子を駆動可能にすることで出力インピーダンスを低く抑えることが可能となる。 By changing the characteristic impedance of the transmission line 211 using the attenuator 216, the multistage amplifier circuit 200 according to the second embodiment of the present invention converts the impedance for each amplifier 210, and finally the low output impedance. The circuit configuration can be realized. The multistage amplifier circuit 200 according to the second embodiment of the present invention can suppress the output impedance by enabling driving of a low-load element.

増幅器２１０ごとインピーダンス変換の割合を、１／２〜１／√２倍程度に抑えることで、前段の増幅器２１０の負荷を軽くすることができ、その結果、本発明の第２の実施形態にかかる多段増幅器回路２００は、一回でインピーダンス変換を行う場合に比べて動作周波数を高くすることができる。 The load of the amplifier 210 in the previous stage can be reduced by suppressing the impedance conversion ratio of the amplifier 210 to about 1/2 to 1 / √2 times, and as a result, according to the second embodiment of the present invention. The multistage amplifier circuit 200 can increase the operating frequency as compared with a case where impedance conversion is performed once.

また、上述した本発明の第１の実施形態にかかる多段増幅器回路１００では、インピーダンス変換回路１１５によるインピーダンス変換のために、最低でも６ｄＢの減衰量が必要となるが、本発明の第２の実施形態にかかる多段増幅器回路２００では、減衰器２１６による減衰量は自由に設定することができる。従って、減衰器２１６の減衰量が６ｄＢよりも少ない減衰量であれば、多段増幅器回路２００全体の利得を大きく、または、増幅器２１０の段数を減らすことが可能となる。 In the multistage amplifier circuit 100 according to the first embodiment of the present invention described above, an attenuation of 6 dB is required at the minimum for impedance conversion by the impedance conversion circuit 115, but the second embodiment of the present invention is used. In the multistage amplifier circuit 200 according to the embodiment, the attenuation amount by the attenuator 216 can be freely set. Therefore, if the attenuation amount of the attenuator 216 is less than 6 dB, the gain of the entire multistage amplifier circuit 200 can be increased or the number of stages of the amplifier 210 can be reduced.

＜３．まとめ＞
以上説明したように本発明の第１の実施形態にかかる多段増幅器回路１００は、増幅器１１０の間にインピーダンス変換回路１１５を挿入することで、増幅段ごとにインピーダンス変換が行われ、最終的に低出力インピーダンスの回路構成を実現することができる。本発明の第１の実施形態にかかる多段増幅器回路１００は、インピーダンス変換回路１１５によるインピーダンス変換の割合を、１／２〜１／√２倍程度に抑えることで、前段の増幅器１１０の負荷を軽くすることができる。 <3. Summary>
As described above, in the multistage amplifier circuit 100 according to the first embodiment of the present invention, the impedance conversion circuit 115 is inserted between the amplifiers 110 so that the impedance conversion is performed for each amplification stage. A circuit configuration of output impedance can be realized. The multistage amplifier circuit 100 according to the first embodiment of the present invention reduces the load of the amplifier 110 in the previous stage by suppressing the ratio of impedance conversion by the impedance conversion circuit 115 to about 1/2 to 1 / √2. can do.

また、本発明の第２の実施形態にかかる多段増幅器回路２００は、多段増幅器回路１００とは異なり、増幅回路２０１の間にインピーダンス変換器を設けるのではなく、減衰器２１６を用いて伝送線路２１１の特性インピーダンスを変更している。減衰器２１６を用いて伝送線路２１１の特性インピーダンスを変更することで、本発明の第２の実施形態にかかる多段増幅器回路２００は、増幅器２１０ごとにインピーダンスを変換して、最終的に低出力インピーダンスの回路構成を実現することができる。 Further, unlike the multistage amplifier circuit 100, the multistage amplifier circuit 200 according to the second embodiment of the present invention does not provide an impedance converter between the amplifier circuits 201, but uses an attenuator 216 to transmit the transmission line 211. The characteristic impedance is changed. By changing the characteristic impedance of the transmission line 211 using the attenuator 216, the multistage amplifier circuit 200 according to the second embodiment of the present invention converts the impedance for each amplifier 210, and finally the low output impedance. The circuit configuration can be realized.

また、本発明の第１の実施形態にかかる多段増幅器回路１００または本発明の第２の実施形態にかかる多段増幅器回路２００を備える無線通信装置も、併せて実現することができる。 A wireless communication device including the multistage amplifier circuit 100 according to the first embodiment of the present invention or the multistage amplifier circuit 200 according to the second embodiment of the present invention can also be realized.

以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。 The preferred embodiments of the present invention have been described in detail above with reference to the accompanying drawings, but the present invention is not limited to such examples. It is obvious that a person having ordinary knowledge in the technical field to which the present invention pertains can come up with various changes or modifications within the scope of the technical idea described in the claims. Of course, it is understood that these also belong to the technical scope of the present invention.

例えば、上記実施形態では、フィードバック回路１１３、２１３を用いた高周波回路に適用した場合を説明したが、本発明はかかる例に限定されない。例えば、フィードバック回路を用いない高周波回路であっても同様に適用されることは言うまでもない。 For example, in the above embodiment, the case where the present invention is applied to a high frequency circuit using the feedback circuits 113 and 213 has been described, but the present invention is not limited to such an example. For example, it goes without saying that the same applies to a high-frequency circuit that does not use a feedback circuit.

また例えば、上記実施形態では、多段増幅器回路１００、２００を樹脂基板上に作成した場合について適用した例を説明したが、本発明はかかる例に限定されない。例えば、集中定数回路やＩＣにも同様に適用可能であることは言うまでもない。 For example, in the above-described embodiment, an example in which the multistage amplifier circuits 100 and 200 are formed on a resin substrate has been described. However, the present invention is not limited to such an example. For example, it goes without saying that the present invention can be similarly applied to a lumped constant circuit or an IC.

また例えば、上記実施形態では、多段増幅器回路１００、２００に大きな電圧振幅が要求される場合において有効であるが、一般的なＧａＡｓ、ＩｎＰ−ＦＥＴを用いたインピーダンス変換増幅回路として同様に適用可能であることは言うまでもない。 Further, for example, the above embodiment is effective when a large voltage amplitude is required for the multistage amplifier circuits 100 and 200, but it can be similarly applied as an impedance conversion amplifier circuit using a general GaAs or InP-FET. Needless to say.

１００、２００多段増幅器回路
１０１、２０１増幅回路
１１０、２１０増幅器
１１１、２１１伝送線路
１１２、２１２キャパシタ
１１３、２１３フィードバック回路
１１４、２１４減衰器
１１５インピーダンス変換回路
２１６減衰器
100, 200 Multistage amplifier circuit 101, 201 Amplifier circuit 110, 210 Amplifier 111, 211 Transmission line 112, 212 Capacitor 113, 213 Feedback circuit 114, 214 Attenuator 115 Impedance conversion circuit 216 Attenuator

Claims

An n-stage amplifier circuit for amplifying an input signal;
(n−1) impedance converters provided between the nth stage amplifier circuit and the (n + 1) th stage amplifier circuit;
With
The high frequency amplifier circuit characterized in that the (n-1) impedance converters perform impedance conversion capable of suppressing power reflection between the amplifier circuits.

2. The high-frequency amplifier circuit according to claim 1, wherein each of the (n−1) impedance conversion circuits converts input impedance to A times (1/2 ≦ A ≦ 1 / √2).

The amplifier circuit includes a transmission line provided on the input side and the output side, a capacitor provided in front of the transmission line on the input side, and the transmission line on the input side and the transmission line on the output side, respectively. The high frequency amplifier circuit according to claim 1, further comprising: an amplifier provided.

4. The high frequency amplifier circuit according to claim 3, further comprising a feedback circuit provided in parallel with the amplifier between the transmission line on the input side and the transmission line on the output side.

An n-stage amplifier circuit for amplifying an input signal;
(n−1) attenuators provided between the n-th stage amplifier circuit and the (n + 1) -th stage amplifier circuit;
With
The (n-1) attenuators have an attenuation amount capable of suppressing power reflection between the amplifier circuits.

The amplifier circuit includes a transmission line provided on the input side and the output side, a capacitor provided in front of the transmission line on the input side, and the transmission line on the input side and the transmission line on the output side, respectively. The high frequency amplifier circuit according to claim 5, further comprising: an amplifier provided.

Each of the (n−1) attenuators converts the impedance of the transmission line on the output side to A times (1/2 ≦ A ≦ 1 / √2) the impedance of the transmission line on the input side. The high-frequency amplifier circuit according to claim 6.

The high-frequency amplifier circuit according to claim 6, further comprising a feedback circuit provided in parallel with the amplifier between the transmission line on the input side and the transmission line on the output side.

A radio communication apparatus comprising the high-frequency amplifier circuit according to claim 1.