JP2013074767A

JP2013074767A - Dc/dc converter

Info

Publication number: JP2013074767A
Application number: JP2011214074A
Authority: JP
Inventors: Satoru Murakami; 哲村上; Masaki Yamada; 正樹山田; Ryota Kondo; 亮太近藤; Takashi Kanayama; 隆志金山; Kazutoshi Awane; 和俊粟根
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2011-09-29
Filing date: 2011-09-29
Publication date: 2013-04-22

Abstract

【課題】トランス３によって一次側と二次側とが絶縁されたＤＣ／ＤＣコンバータにおいて、トランス３の二次側に発生するサージ電圧を容易な構成で抑制すると共に、サージエネルギを確実に有効利用する。
【解決手段】トランス３の二次巻線両端にそれぞれアノードが接続された第１、第２のダイオード９ａ、９ｂおよび整流回路４の共通カソード端４Ａにアノードが接続された第３のダイオード９ｃと、抵抗１１とコンデンサ１０とを直列接続した直列回路とから成るスナバ回路８を備え、第１〜第３のダイオード９ａ〜９ｃのカソードを、抵抗１１とコンデンサ１０との接続点に接続して、トランス３の二次側に発生するサージ電圧をコンデンサ１０の電圧でクランプし、コンデンサ１０に蓄電されたサージエネルギを抵抗１１を介して負荷７に回生する。
【選択図】図１In a DC / DC converter in which a primary side and a secondary side are insulated by a transformer 3, a surge voltage generated on the secondary side of the transformer 3 is suppressed with an easy configuration and the surge energy is reliably and effectively used. To do.
First and second diodes 9a and 9b each having an anode connected to both ends of a secondary winding of a transformer 3 and a third diode 9c having an anode connected to a common cathode terminal 4A of a rectifier circuit 4 are provided. A snubber circuit 8 comprising a series circuit in which the resistor 11 and the capacitor 10 are connected in series, and the cathodes of the first to third diodes 9a to 9c are connected to the connection point between the resistor 11 and the capacitor 10, The surge voltage generated on the secondary side of the transformer 3 is clamped with the voltage of the capacitor 10, and the surge energy stored in the capacitor 10 is regenerated to the load 7 via the resistor 11.
[Selection] Figure 1

Description

この発明は、トランスによって一次側と二次側とが絶縁されたＤＣ／ＤＣコンバータに関し、特にスイッチング時に発生するサージ電圧の抑制に関するものである。 The present invention relates to a DC / DC converter in which a primary side and a secondary side are insulated by a transformer, and particularly to suppression of a surge voltage generated during switching.

従来の電力変換装置は、インバータと、高周波トランスと、双方向スイッチとを備え、高周波トランスにより昇圧された正負の矩形波状パルス列を、双方向スイッチで整流し、同一極性の矩形波状パルス列に変換する。高周波トランスの出力側両端に、電力スイッチ素子ＡＳ１とコンデンサＣ１の直列回路と、該直列回路と逆向きの電力スイッチ素子ＡＳ２とコンデンサＣ２の直列回路と、を２つ以上接続し、電力スイッチ素子ＡＳ１、ＡＳ２が高周波トランスの出力電圧の極性に同期して動作し、トランスの出力電圧に発生するサージ電圧を、コンデンサＣ１、Ｃ２の電圧にクランプする（例えば、特許文献１参照）。 A conventional power converter includes an inverter, a high-frequency transformer, and a bidirectional switch, and rectifies positive and negative rectangular wave pulse trains boosted by the high-frequency transformer with a bidirectional switch to convert them into rectangular wave pulse trains of the same polarity. . Two or more series circuits of the power switch element AS1 and the capacitor C1 and a series circuit of the power switch element AS2 and the capacitor C2 opposite to the series circuit are connected to both ends of the output side of the high-frequency transformer, and the power switch element AS1. AS2 operates in synchronization with the polarity of the output voltage of the high-frequency transformer, and the surge voltage generated in the output voltage of the transformer is clamped to the voltages of the capacitors C1 and C2 (see, for example, Patent Document 1).

特開２００７-２１５３２４号公報JP 2007-215324 A

従来の電力変換装置では、スイッチング素子をトランスの出力電圧の極性に同期して動作させサージ電流をコンデンサに蓄電させていた。このため、サージ電圧の抑制にスイッチング制御が必要で回路構成を容易にするには限界があった。また、コンデンサからの放電電流はトランス側に流れるため、蓄電されたサージエネルギの利用も限られるものであった。 In the conventional power converter, the switching element is operated in synchronization with the polarity of the output voltage of the transformer, and the surge current is stored in the capacitor. For this reason, switching control is required to suppress the surge voltage, and there is a limit to simplify the circuit configuration. In addition, since the discharge current from the capacitor flows to the transformer side, the use of stored surge energy is limited.

この発明は、上記のような問題点を解消するために成されたものであって、トランスの二次側に発生するサージ電圧を容易な構成で抑制すると共に、サージエネルギを確実に有効利用できるＤＣ／ＤＣコンバータを提供することを目的とする。 The present invention has been made to solve the above-described problems, and can suppress surge voltage generated on the secondary side of the transformer with an easy configuration and reliably use surge energy reliably. An object is to provide a DC / DC converter.

この発明に係る第１のＤＣ／ＤＣコンバータは、複数の半導体スイッチング素子を有して直流電力を交流電力に変換するインバータと、該インバータの交流出力に一次側が接続されたトランスと、複数の半導体素子を有し該トランスの二次側に接続された整流回路とを備えて、入力された直流電力をＤＣ／ＤＣ変換して負荷に出力する。そして、一端が上記負荷の正極に接続された抵抗と一端が上記負荷の負極に接続されたコンデンサとを直列接続した直列回路、および上記整流回路の所定部にアノードがそれぞれ接続され、カソードが上記抵抗と上記コンデンサとの接続点にそれぞれ接続された第１〜第３のダイオードを有するスナバ回路を備え、上記スナバ回路は、上記コンデンサの電力を上記抵抗を介して上記負荷に回生するものである。 A first DC / DC converter according to the present invention includes an inverter having a plurality of semiconductor switching elements and converting DC power into AC power, a transformer having a primary side connected to the AC output of the inverter, and a plurality of semiconductors And a rectifier circuit having an element and connected to the secondary side of the transformer, and DC / DC converts the input DC power and outputs it to the load. A series circuit in which a resistor having one end connected to the positive electrode of the load and a capacitor having one end connected to the negative electrode of the load are connected in series, and an anode is connected to a predetermined portion of the rectifier circuit, and a cathode is the above A snubber circuit having first to third diodes respectively connected to a connection point between a resistor and the capacitor is provided, and the snubber circuit regenerates the power of the capacitor to the load via the resistor. .

またこの発明に係る第２のＤＣ／ＤＣコンバータは、複数の半導体スイッチング素子を有して直流電力を交流電力に変換するインバータと、該インバータの交流出力に一次側が接続されたトランスと、複数の半導体素子を有し該トランスの二次側に接続された整流回路とを備えて、入力された直流電力をＤＣ／ＤＣ変換して負荷に出力する。そして、上記整流回路の所定部にアノードがそれぞれ接続され、カソードが互いに接続された第１〜第３のダイオードと、該第１〜第３のダイオードの互いの接続点と上記負荷の負極との間に接続されたコンデンサと、ダイオードが逆並列接続された半導体スイッチング素子、ダイオードおよびリアクトルから成り上記コンデンサと上記負荷との間に接続された降圧チョッパ回路と、を有するスナバ回路を備え、上記スナバ回路は、上記コンデンサの電力を上記降圧チョッパ回路を介して上記負荷に回生するものである。 A second DC / DC converter according to the present invention includes an inverter having a plurality of semiconductor switching elements for converting DC power into AC power, a transformer having a primary side connected to the AC output of the inverter, A rectifier circuit having a semiconductor element and connected to the secondary side of the transformer, and DC / DC-converted input DC power and outputs the DC power to a load. The anode is connected to the predetermined part of the rectifier circuit, the cathodes are connected to each other, and the connection point between the first to third diodes and the negative electrode of the load A snubber circuit comprising: a capacitor connected in between; a semiconductor switching element having a diode connected in reverse parallel; a step-down chopper circuit composed of a diode and a reactor and connected between the capacitor and the load; The circuit regenerates the power of the capacitor to the load via the step-down chopper circuit.

またこの発明に係る第３のＤＣ／ＤＣコンバータは、複数の半導体スイッチング素子を有して直流電力を交流電力に変換するインバータと、該インバータの交流出力に一次側が接続されたトランスと、複数の半導体素子を有し該トランスの二次側に接続された整流回路とを備えて、入力された直流電力をＤＣ／ＤＣ変換して負荷に出力する。そして、上記トランスをセンタータップ型で構成し、上記整流回路を２つのダイオードで構成し、一端が上記負荷の正極に接続された抵抗と一端が上記負荷の負極に接続されたコンデンサとを直列接続した直列回路、および上記トランスの二次巻線両端にそれぞれアノードが接続され、カソードが上記抵抗と上記コンデンサとの接続点に接続された第１、第２のダイオードを有するスナバ回路を備え、上記スナバ回路は、上記コンデンサの電力を上記抵抗を介して上記負荷に回生するものである。 A third DC / DC converter according to the present invention includes an inverter having a plurality of semiconductor switching elements and converting DC power into AC power, a transformer having a primary side connected to the AC output of the inverter, A rectifier circuit having a semiconductor element and connected to the secondary side of the transformer, and DC / DC-converted input DC power and outputs the DC power to a load. The transformer is configured as a center tap type, the rectifier circuit is configured as two diodes, and a resistor having one end connected to the positive electrode of the load and a capacitor having one end connected to the negative electrode of the load are connected in series. And a snubber circuit having first and second diodes each having an anode connected to both ends of the secondary winding of the transformer and a cathode connected to a connection point between the resistor and the capacitor. The snubber circuit regenerates the power of the capacitor to the load through the resistor.

上記第１のＤＣ／ＤＣコンバータによると、トランスの二次側に発生するサージ電圧は、スナバ回路の第１〜第３のダイオードによりコンデンサの電圧にクランプされ、該コンデンサに蓄電される。このため、スイッチング制御を要することなく容易な回路構成でサージ電圧を抑制し、整流回路の各素子を過電圧から保護することができる。また、コンデンサに蓄えられたサージエネルギは抵抗を介して出力側に回生されるため確実に有効利用できる。 According to the first DC / DC converter, the surge voltage generated on the secondary side of the transformer is clamped to the voltage of the capacitor by the first to third diodes of the snubber circuit and stored in the capacitor. Therefore, the surge voltage can be suppressed with an easy circuit configuration without requiring switching control, and each element of the rectifier circuit can be protected from overvoltage. Further, since the surge energy stored in the capacitor is regenerated to the output side via a resistor, it can be used effectively without fail.

上記第２のＤＣ／ＤＣコンバータによると、トランスの二次側に発生するサージ電圧は、スナバ回路の第１〜第３のダイオードによりコンデンサの電圧にクランプされ、該コンデンサに蓄電される。このため、スイッチング制御を要することなく容易な回路構成でサージ電圧を抑制し、整流回路の各素子を過電圧から保護することができる。また、コンデンサに蓄えられたサージエネルギは降圧チョッパ回路を介して出力側に回生されるため確実に有効利用できる。 According to the second DC / DC converter, the surge voltage generated on the secondary side of the transformer is clamped to the voltage of the capacitor by the first to third diodes of the snubber circuit and stored in the capacitor. Therefore, the surge voltage can be suppressed with an easy circuit configuration without requiring switching control, and each element of the rectifier circuit can be protected from overvoltage. Further, since the surge energy stored in the capacitor is regenerated to the output side via the step-down chopper circuit, it can be used effectively without fail.

上記第３のＤＣ／ＤＣコンバータによると、センタータップ型トランスの二次側に発生するサージ電圧は、スナバ回路の第１、第２のダイオードによりコンデンサの電圧にクランプされ、該コンデンサに蓄電される。このため、スイッチング制御を要することなく容易な回路構成でサージ電圧を抑制し、整流回路の各素子を過電圧から保護することができる。また、コンデンサに蓄えられたサージエネルギは抵抗を介して出力側に回生されるため確実に有効利用できる。 According to the third DC / DC converter, the surge voltage generated on the secondary side of the center tap transformer is clamped to the voltage of the capacitor by the first and second diodes of the snubber circuit and stored in the capacitor. . Therefore, the surge voltage can be suppressed with an easy circuit configuration without requiring switching control, and each element of the rectifier circuit can be protected from overvoltage. Further, since the surge energy stored in the capacitor is regenerated to the output side via a resistor, it can be used effectively without fail.

この発明の実施の形態１によるＤＣ／ＤＣコンバータの構成図である。It is a block diagram of the DC / DC converter by Embodiment 1 of this invention. この発明の実施の形態１によるＤＣ／ＤＣコンバータの動作を説明する各部の波形図である。It is a wave form diagram of each part explaining operation | movement of the DC / DC converter by Embodiment 1 of this invention. この発明の実施の形態２によるＤＣ／ＤＣコンバータの構成図である。It is a block diagram of the DC / DC converter by Embodiment 2 of this invention. この発明の実施の形態３によるＤＣ／ＤＣコンバータの構成図である。It is a block diagram of the DC / DC converter by Embodiment 3 of this invention. この発明の実施の形態３による降圧チョッパ回路の制御を示す制御ブロック図である。It is a control block diagram which shows control of the step-down chopper circuit by Embodiment 3 of this invention. この発明の実施の形態４によるＤＣ／ＤＣコンバータの構成図である。It is a block diagram of the DC / DC converter by Embodiment 4 of this invention.

実施の形態１．
以下、この発明の実施の形態１について説明する。
図１は、この発明の実施の形態１によるＤＣ／ＤＣコンバータの回路構成を示した図である。図１に示すように、ＤＣ／ＤＣコンバータは、直流電源１の電圧Ｖｉｎをトランス３で絶縁された二次側直流電圧に変換し、例えばバッテリ等の負荷７に直流電圧Ｖｏｕｔを出力する。
ＤＣ／ＤＣコンバータは、絶縁されたトランス３と、トランス３の一次巻線３ａに接続され、ソース・ドレイン間にダイオードが内蔵されたＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）から成る半導体スイッチング素子Ｓａ、Ｓｂ、Ｓｃ、Ｓｄをフルブリッジ構成して、直流電源１の直流電圧Ｖｉｎを交流電圧に変換するインバータとしての単相インバータ２と、トランス３の二次巻線３ｂに接続され、整流素子（半導体素子）としてのダイオード４ａ〜４ｄをフルブリッジ構成した整流回路４とを備える。なお、４Ａは、ダイオード４ａ、４ｃのカソード同士が接続された共通カソード端、４Ｂは、ダイオード４ｂ、４ｄのアノード同士が接続された共通アノード端である。また、整流回路４の出力には出力平滑用のリアクトル５と平滑コンデンサ６が接続され、負荷７へ直流電圧Ｖｏｕｔが出力される。 Embodiment 1 FIG.
Embodiment 1 of the present invention will be described below.
FIG. 1 is a diagram showing a circuit configuration of a DC / DC converter according to Embodiment 1 of the present invention. As shown in FIG. 1, the DC / DC converter converts the voltage Vin of the DC power source 1 into a secondary DC voltage insulated by a transformer 3, and outputs the DC voltage Vout to a load 7 such as a battery.
The DC / DC converter is a semiconductor switching element Sa composed of an insulated transformer 3 and a MOSFET (Metal Oxide Semiconductor Field Effect Transistor) connected to the primary winding 3a of the transformer 3 and having a diode built in between the source and drain. Sb, Sc, and Sd are configured as a full bridge, and are connected to a single-phase inverter 2 as an inverter that converts the DC voltage Vin of the DC power source 1 into an AC voltage, and a secondary winding 3b of the transformer 3, and a rectifier element (semiconductor And a rectifier circuit 4 having a full bridge configuration of diodes 4a to 4d as elements). Note that 4A is a common cathode end where the cathodes of the diodes 4a and 4c are connected, and 4B is a common anode end where the anodes of the diodes 4b and 4d are connected. Further, the output smoothing reactor 5 and the smoothing capacitor 6 are connected to the output of the rectifier circuit 4, and the DC voltage Vout is output to the load 7.

また、ＤＣ／ＤＣコンバータは、トランス３の二次側に発生するサージ電圧を抑制するためのスナバ回路８を備える。スナバ回路８は、整流回路４にそれぞれアノードが接続される第１〜第３のダイオード９ａ〜９ｃと、コンデンサ１０と抵抗１１を直列接続した直列回路とを備える。第１、第２のダイオード９ａ、９ｂは、整流回路４の所定部としての交流端子となるトランス二次巻線３ｂの両端にそれぞれアノードが接続される。また第３のダイオード９のアノードは、整流回路４の所定部としての共通カソード端４Ａに接続される。第１〜第３のダイオード９ａ〜９ｃのカソードは互いに接続され、その接続点は、コンデンサ１０と抵抗１１との接続点に接続される。抵抗１１の他端は平滑コンデンサ６または負荷７の正極に接続され、コンデンサ１０、平滑コンデンサ６および負荷７の負極は互いに接続され、整流回路４の共通アノード端４Ｂに接続される。 Further, the DC / DC converter includes a snubber circuit 8 for suppressing a surge voltage generated on the secondary side of the transformer 3. The snubber circuit 8 includes first to third diodes 9 a to 9 c each having an anode connected to the rectifier circuit 4, and a series circuit in which a capacitor 10 and a resistor 11 are connected in series. The anodes of the first and second diodes 9 a and 9 b are respectively connected to both ends of a transformer secondary winding 3 b serving as an AC terminal as a predetermined part of the rectifier circuit 4. The anode of the third diode 9 is connected to a common cathode terminal 4 A as a predetermined part of the rectifier circuit 4. The cathodes of the first to third diodes 9 a to 9 c are connected to each other, and the connection point is connected to the connection point between the capacitor 10 and the resistor 11. The other end of the resistor 11 is connected to the positive electrode of the smoothing capacitor 6 or the load 7, and the capacitor 10, the smoothing capacitor 6, and the negative electrode of the load 7 are connected to each other and connected to the common anode terminal 4 B of the rectifier circuit 4.

更に、主回路の外部には制御回路２０が配置され、入力電圧Ｖｉｎおよび出力電圧Ｖｏｕｔはそれぞれモニタされて制御回路２０へ入力される。制御回路２０は、出力電圧Ｖｏｕｔが目標電圧になるように、単相インバータ２内の半導体スイッチング素子Ｓａ〜Ｓｄへのゲート信号２０ａを出力し、半導体スイッチング素子Ｓａ〜ＳｄのオンＤｕｔｙ（オン期間）を制御する。
なお、単相インバータ２の半導体スイッチング素子Ｓａ〜Ｓｄは、ＭＯＳＦＥＴに限らず、ダイオードが逆並列接続されたＩＧＢＴ（Insulated Gate Bipolar Transistor）等の自己消弧型半導体スイッチング素子でもよい。 Further, a control circuit 20 is disposed outside the main circuit, and the input voltage Vin and the output voltage Vout are monitored and input to the control circuit 20. The control circuit 20 outputs the gate signal 20a to the semiconductor switching elements Sa to Sd in the single-phase inverter 2 so that the output voltage Vout becomes the target voltage, and the semiconductor switching elements Sa to Sd are turned on (duty period). To control.
The semiconductor switching elements Sa to Sd of the single-phase inverter 2 are not limited to MOSFETs but may be self-extinguishing semiconductor switching elements such as IGBTs (Insulated Gate Bipolar Transistors) in which diodes are connected in antiparallel.

このように構成されるＤＣ／ＤＣコンバータの動作について以下に説明する。
図２は、単相インバータ２の半導体スイッチング素子Ｓａ〜Ｓｄへのゲート信号２０ａとなる、半導体スイッチング素子Ｓａ、Ｓｄへのゲート信号および半導体スイッチング素子Ｓｂ、Ｓｃへのゲート信号と、トランス二次側に発生する電圧とを示す波形図である。なお、ゲート信号がＨｉｇｈのとき、各半導体スイッチング素子Ｓａ〜Ｓｄはオンする。
単相インバータ２は、半導体スイッチング素子Ｓａ、Ｓｄの同時オンと、半導体スイッチング素子Ｓｂ、Ｓｃの同時オンとを交互に同じオンＤｕｔｙ（オン期間）ｔｘで行い、この期間に、トランス３が一次側から二次側へ電力伝送しトランス二次側に電圧が発生する。 The operation of the DC / DC converter configured as described above will be described below.
FIG. 2 shows a gate signal 20a to the semiconductor switching elements Sa and Sd and a gate signal to the semiconductor switching elements Sb and Sc, and a transformer secondary side, which are gate signals 20a to the semiconductor switching elements Sa to Sd of the single-phase inverter 2. It is a wave form diagram which shows the voltage which generate | occur | produces in. When the gate signal is High, each of the semiconductor switching elements Sa to Sd is turned on.
The single-phase inverter 2 alternately turns on the semiconductor switching elements Sa and Sd and turns on the semiconductor switching elements Sb and Sc at the same on duty (on period) tx alternately. The power is transmitted from the secondary side to the secondary side, and a voltage is generated on the secondary side of the transformer.

半導体スイッチング素子Ｓａ、Ｓｄの同時オンと、半導体スイッチング素子Ｓｂ、Ｓｃの同時オンとの間には、アーム短絡を防止するためにデッドタイムｔｄを要するため、１周期をＴとすると、オンＤｕｔｙ（ｔｘ）は、
ｔｘ≦Ｔ／２―ｔｄ
となる。
また出力電圧Ｖｏｕｔは、トランス３の巻線比ｎとすると、入力電圧Ｖｉｎ、オンＤｕｔｙ（ｔｘ）、周期Ｔを用いて次の式にて示される。
Ｖｏｕｔ＝Ｖｉｎ・ｎ・（２ｔｘ／Ｔ） A dead time td is required to prevent an arm short circuit between the simultaneous ON of the semiconductor switching elements Sa and Sd and the simultaneous ON of the semiconductor switching elements Sb and Sc. tx) is
tx ≦ T / 2−td
It becomes.
The output voltage Vout is expressed by the following equation using the input voltage Vin, on-duty (tx), and period T, where the winding ratio n of the transformer 3 is assumed.
Vout = Vin · n · (2tx / T)

即ち、出力電圧Ｖｏｕｔを増加させる場合はオンＤｕｔｙ（ｔｘ）を（Ｔ／２―ｔｄ）以下の範囲で大きくし、出力電圧Ｖｏｕｔを低下させる場合はオンＤｕｔｙ（ｔｘ）を小さくすることで制御できる。 That is, when the output voltage Vout is increased, the on-duty (tx) is increased in a range of (T / 2−td) or less, and when the output voltage Vout is decreased, the on-duty (tx) is decreased. .

上記のように、半導体スイッチング素子Ｓａ、Ｓｄの同時オンと、半導体スイッチング素子Ｓｂ、Ｓｃの同時オンとを交互に繰り返すと、電流は正負の向きが反転して流れる。このような転流時に、トランス３の漏洩インダクタンスや回路のインダクタンス成分により、トランス３や整流回路４の共通カソード端にサージ電圧が発生するが、トランス３の二次側に設けられたスナバ回路８が上記サージ電圧を抑制する。これによりトランス二次側には、図２に示すように良好な波形の電圧が発生する。なお、スナバ回路８のようなサージ抑制回路のない場合の電圧波形を比較例として併せて図示した。図に示すようにサージ抑制回路のない場合は、サージ電圧はトランス３の二次巻線に電圧が発生開始する際、即ちトランス３がオンする際に発生している。 As described above, when the semiconductor switching elements Sa and Sd are simultaneously turned on and the semiconductor switching elements Sb and Sc are simultaneously turned on alternately, the positive and negative directions are reversed. During such commutation, a surge voltage is generated at the common cathode terminal of the transformer 3 and the rectifier circuit 4 due to the leakage inductance of the transformer 3 and the inductance component of the circuit. Suppresses the surge voltage. As a result, a voltage having a favorable waveform is generated on the transformer secondary side as shown in FIG. In addition, the voltage waveform when there is no surge suppression circuit such as the snubber circuit 8 is shown together as a comparative example. As shown in the figure, when there is no surge suppression circuit, the surge voltage is generated when the voltage starts to be generated in the secondary winding of the transformer 3, that is, when the transformer 3 is turned on.

スナバ回路８の動作の詳細について以下に説明する。
ＤＣ／ＤＣコンバータが起動すると、コンデンサ１０は、リアクトル５と平滑コンデンサ６により平滑された電圧Ｖｏｕｔで抵抗１１を介して初期充電される。また、コンデンサ１０の電圧がトランス３の二次側電圧よりも低いと、トランス二次巻線３ｂから第１、第２のダイオード９ａ、９ｂを介してコンデンサ１０に電流が流入して充電される。
転流時に、トランス３の二次側電圧にサージ電圧が発生すると、トランス二次巻線３ｂから第１、第２のダイオード９ａ、９ｂを介してコンデンサ１０にサージ電流が流入し、整流回路４の共通カソード端４Ａにサージ電圧が発生すると、第３のダイオード９ｃを介してコンデンサ１０にサージ電流が流入する。このため、いずれもサージ電圧はコンデンサ１０の電圧にクランプされると共に、サージ電流はコンデンサ１０に充電される。
なお、実際にはサージ電圧は、コンデンサ１０の電圧に各ダイオード９ａ、９ｂ、９ｃの順方向電圧を加えた電圧となる。 Details of the operation of the snubber circuit 8 will be described below.
When the DC / DC converter is activated, the capacitor 10 is initially charged through the resistor 11 with the voltage Vout smoothed by the reactor 5 and the smoothing capacitor 6. Further, when the voltage of the capacitor 10 is lower than the secondary side voltage of the transformer 3, a current flows into the capacitor 10 from the transformer secondary winding 3b through the first and second diodes 9a and 9b and is charged. .
When a surge voltage is generated in the secondary voltage of the transformer 3 at the time of commutation, a surge current flows into the capacitor 10 from the transformer secondary winding 3b via the first and second diodes 9a and 9b. When a surge voltage is generated at the common cathode terminal 4A, a surge current flows into the capacitor 10 via the third diode 9c. For this reason, in both cases, the surge voltage is clamped to the voltage of the capacitor 10 and the surge current is charged in the capacitor 10.
In practice, the surge voltage is a voltage obtained by adding the forward voltage of each diode 9a, 9b, 9c to the voltage of the capacitor 10.

コンデンサ１０は、ＤＣ／ＤＣコンバータが起動すると、出力電圧Ｖｏｕｔから抵抗１１を介して初期充電されているため、トランス３がオンする際に過大なサージ電流が流れることはない。
また、サージ電流の充電によりコンデンサ１０の電圧が上昇すると、コンデンサ１０の電力は抵抗１１を介して平滑コンデンサ６（または負荷７）に回生される。 Since the capacitor 10 is initially charged from the output voltage Vout through the resistor 11 when the DC / DC converter is activated, an excessive surge current does not flow when the transformer 3 is turned on.
Further, when the voltage of the capacitor 10 rises due to charging of the surge current, the power of the capacitor 10 is regenerated to the smoothing capacitor 6 (or the load 7) via the resistor 11.

以上のように、この実施の形態では、トランス３の二次側に、第１〜第３のダイオード９ａ〜９ｃと、コンデンサ１０と、抵抗１１とから成るスナバ回路８を備えて、トランス３の二次側にサージ電圧が発生すると、第１〜第３のダイオード９ａ〜９ｃを介してコンデンサ１０にサージ電流が流入するようにした。このため、トランス３の二次側に発生するサージ電圧はコンデンサ１０の電圧でクランプされて抑制され、整流回路４のダイオード４ａ〜４ｄに過電圧が印加されるのが防止でき整流回路４が保護できる。また、従来のようにスイッチング素子を用いず第１〜第３のダイオード９ａ〜９ｃを用いているため、スイッチング制御を要することなく容易な回路構成でサージ電圧を抑制し、整流回路４の各素子を保護できる。また第１〜第３のダイオード９ａ〜９ｃには過大なサージ電流が流れることはなく、小容量な素子を用いることができる。
さらに、コンデンサ１０の電力は抵抗１１を介して平滑コンデンサ６（または負荷７）に回生できるため、サージ電圧により発生したサージエネルギを確実に負荷側に回生して有効利用でき、ＤＣ／ＤＣコンバータの電力変換効率を向上させる。また、コンデンサ１０の電圧上昇を防ぐことでサージ電圧の抑制効果を高い状態で持続できる。 As described above, this embodiment includes the snubber circuit 8 including the first to third diodes 9 a to 9 c, the capacitor 10, and the resistor 11 on the secondary side of the transformer 3. When a surge voltage is generated on the secondary side, a surge current flows into the capacitor 10 via the first to third diodes 9a to 9c. For this reason, the surge voltage generated on the secondary side of the transformer 3 is clamped and suppressed by the voltage of the capacitor 10, and it is possible to prevent the overvoltage from being applied to the diodes 4a to 4d of the rectifier circuit 4, thereby protecting the rectifier circuit 4. . Further, since the first to third diodes 9a to 9c are used without using a switching element as in the prior art, the surge voltage can be suppressed with an easy circuit configuration without requiring switching control, and each element of the rectifier circuit 4 can be controlled. Can be protected. In addition, an excessive surge current does not flow through the first to third diodes 9a to 9c, and a small-capacity element can be used.
Furthermore, since the power of the capacitor 10 can be regenerated to the smoothing capacitor 6 (or the load 7) via the resistor 11, the surge energy generated by the surge voltage can be reliably regenerated to the load side and used effectively, and the DC / DC converter Improve power conversion efficiency. Moreover, the suppression effect of a surge voltage can be maintained in a high state by preventing the voltage rise of the capacitor 10.

実施の形態２．
次に、この発明の実施の形態２について説明する。
図３は、この発明の実施の形態２によるＤＣ／ＤＣコンバータの回路構成を示した図である。この実施の形態では、図３に示すように、スナバ回路８１が、第１〜第３のダイオード９ａ〜９ｃと、コンデンサ１０ａ、１０ｂ、１０ｃと抵抗１１ａ、１１ｂ、１１ｃを直列接続した３つの直列回路とを備える。第１、第２のダイオード９ａ、９ｂは、整流回路４の交流端子となるトランス二次巻線３ｂの両端にそれぞれアノードが接続される。また第３のダイオード９のアノードは、整流回路４の共通カソード端４Ａに接続される。３つの直列回路は並列に配置されて、コンデンサ１０ａ〜１０ｃと抵抗１１ａ〜１１ｃとの各接続点に、各ダイオード９ａ〜９ｃのカソードが個別に接続される。また、抵抗１１ａ〜１１ｃの他端は平滑コンデンサ６または負荷７の正極に接続される。コンデンサ１０ａ〜１０ｃ、平滑コンデンサ６および負荷７の負極は互いに接続され、整流回路４の共通アノード端４Ｂに接続される。スナバ回路８１以外の構成は、上記実施の形態１と同様である。 Embodiment 2. FIG.
Next, a second embodiment of the present invention will be described.
FIG. 3 is a diagram showing a circuit configuration of a DC / DC converter according to Embodiment 2 of the present invention. In this embodiment, as shown in FIG. 3, the snubber circuit 81 includes three series of first to third diodes 9a to 9c, capacitors 10a, 10b, and 10c and resistors 11a, 11b, and 11c connected in series. Circuit. The anodes of the first and second diodes 9a and 9b are respectively connected to both ends of the transformer secondary winding 3b serving as an AC terminal of the rectifier circuit 4. The anode of the third diode 9 is connected to the common cathode terminal 4 A of the rectifier circuit 4. The three series circuits are arranged in parallel, and the cathodes of the diodes 9a to 9c are individually connected to the connection points of the capacitors 10a to 10c and the resistors 11a to 11c. The other ends of the resistors 11 a to 11 c are connected to the smoothing capacitor 6 or the positive electrode of the load 7. The capacitors 10 a to 10 c, the smoothing capacitor 6, and the negative electrode of the load 7 are connected to each other and connected to the common anode terminal 4 B of the rectifier circuit 4. The configuration other than the snubber circuit 81 is the same as that of the first embodiment.

この実施の形態においても、上記実施の形態１と同様に、スナバ回路８１は、トランス３の二次側に設けられて、トランス３の漏洩インダクタンスや回路のインダクタンス成分により転流時にトランス３の二次側に発生するサージ電圧を抑制する。この場合、転流時にトランス二次巻線３ｂにサージ電圧が発生すると第１、第２のダイオード９ａ、９ｂにサージ電流を流す。第１のダイオード９ａを流れるサージ電流はコンデンサ１０ａに流入してサージ電圧がコンデンサ１０ａの電圧にクランプされ、また第２のダイオード９ｂを流れるサージ電流はコンデンサ１０ｂに流入してサージ電圧がコンデンサ１０ｂの電圧にクランプされる。整流回路４の共通カソード端４Ａにサージ電圧が発生すると、第３のダイオード９ｃを介してコンデンサ１０ｃにサージ電流が流入してサージ電圧がコンデンサ１０ｃの電圧にクランプされる。
これにより上記実施の形態１と同様に、スイッチング制御を要することなく容易な回路構成でサージ電圧を抑制でき、整流回路４の各ダイオード４ａ〜４ｄを保護できる。また、各コンデンサ１０ａ〜１０ｃに蓄電されたサージエネルギは、抵抗１１ａ〜１１ｃを介して確実に負荷側に回生して有効利用できる。 Also in this embodiment, similar to the first embodiment, the snubber circuit 81 is provided on the secondary side of the transformer 3, and the transformer 3 has a two-way transformer 3 at the time of commutation due to the leakage inductance of the transformer 3 and the inductance component of the circuit. Suppresses the surge voltage generated on the secondary side. In this case, if a surge voltage is generated in the transformer secondary winding 3b during commutation, a surge current is passed through the first and second diodes 9a and 9b. The surge current flowing through the first diode 9a flows into the capacitor 10a and the surge voltage is clamped to the voltage of the capacitor 10a, and the surge current flowing through the second diode 9b flows into the capacitor 10b and the surge voltage becomes the voltage of the capacitor 10b. Clamped to voltage. When a surge voltage is generated at the common cathode terminal 4A of the rectifier circuit 4, a surge current flows into the capacitor 10c via the third diode 9c, and the surge voltage is clamped to the voltage of the capacitor 10c.
Thus, similarly to the first embodiment, the surge voltage can be suppressed with an easy circuit configuration without requiring switching control, and the diodes 4a to 4d of the rectifier circuit 4 can be protected. Further, the surge energy stored in each of the capacitors 10a to 10c can be reliably regenerated to the load side via the resistors 11a to 11c and can be effectively used.

この実施の形態では、整流回路４の共通カソード端４Ａに発生するサージエネルギはコンデンサ１０ｃに蓄電し、トランス３の二次側に発生するサージエネルギは半周期分ずつ２つのコンデンサ１０ａ、１０ｂで分担して蓄電するため、各コンデンサ１０ａ〜１０ｃの電圧上昇が抑えられて、サージ抑制能力を向上させることができ、また各抵抗１１ａ〜１１ｃでの損失を抑えて出力側に電力回生できる。 In this embodiment, the surge energy generated at the common cathode end 4A of the rectifier circuit 4 is stored in the capacitor 10c, and the surge energy generated on the secondary side of the transformer 3 is shared by the two capacitors 10a and 10b every half cycle. Therefore, the voltage rise of the capacitors 10a to 10c can be suppressed, the surge suppression capability can be improved, and the loss at the resistors 11a to 11c can be suppressed to regenerate power on the output side.

実施の形態３．
次に、この発明の実施の形態３について説明する。
図４は、この発明の実施の形態３によるＤＣ／ＤＣコンバータの回路構成を示した図である。図４に示すように、スナバ回路８２は、上記実施の形態１における抵抗１１の代わりに、ダイオード１３ｂが逆並列接続された半導体スイッチング素子であるＭＯＳＦＥＴ１３ａ、ダイオード１４およびリアクトル１５から成る降圧チョッパ回路１６を備える。ＭＯＳＦＥＴ１３ａのドレインとコンデンサ１０とが接続され、第１〜第３のダイオード９ａ〜９ｃのカソードの互いの接続点に接続される。またリアクトル１５の他端は平滑コンデンサ６または負荷７の正極に接続され、コンデンサ１０、ダイオード１４のアノード、平滑コンデンサ６および負荷７の負極は互いに接続され、整流回路４の共通アノード端４Ｂに接続される。 Embodiment 3 FIG.
Next, a third embodiment of the present invention will be described.
FIG. 4 is a diagram showing a circuit configuration of a DC / DC converter according to Embodiment 3 of the present invention. As shown in FIG. 4, the snubber circuit 82 includes a step-down chopper circuit 16 including a MOSFET 13a, a diode 14 and a reactor 15, which are semiconductor switching elements in which a diode 13b is connected in reverse parallel, instead of the resistor 11 in the first embodiment. Is provided. The drain of the MOSFET 13a and the capacitor 10 are connected, and are connected to the connection points of the cathodes of the first to third diodes 9a to 9c. The other end of the reactor 15 is connected to the positive electrode of the smoothing capacitor 6 or the load 7. The capacitor 10, the anode of the diode 14, the negative electrode of the smoothing capacitor 6 and the load 7 are connected to each other, and connected to the common anode end 4 B of the rectifier circuit 4. Is done.

また、コンデンサ１０の電圧Ｖｃおよびリアクトル１５を流れる電流ｉを検出して制御回路２０へ入力し、制御回路２０は、検出された電圧Ｖｃ、電流ｉに基づいてゲート信号２０ｂを出力し降圧チョッパ回路１６のＭＯＳＦＥＴ１３ａを制御する。ＭＯＳＦＥＴ１３ａの代わりにＩＧＢＴ等の自己消弧型半導体スイッチング素子を用いても良い。
その他の構成は、上記実施の形態１と同様である。 Further, the voltage Vc of the capacitor 10 and the current i flowing through the reactor 15 are detected and input to the control circuit 20, and the control circuit 20 outputs a gate signal 20b based on the detected voltage Vc and current i to output a step-down chopper circuit. The 16 MOSFETs 13a are controlled. Instead of the MOSFET 13a, a self-extinguishing semiconductor switching element such as IGBT may be used.
Other configurations are the same as those of the first embodiment.

この実施の形態では、上記実施の形態１と同様に、トランス３の二次側電圧にサージ電圧が発生し、その電圧がコンデンサ１０の電圧を超えると、第１〜第３のダイオード９ａ〜９ｃを介してコンデンサ１０にサージ電流が流入し、サージ電圧はコンデンサ１０の電圧にクランプされると共に、サージ電流はコンデンサ１０に充電される。 In this embodiment, as in the first embodiment, when a surge voltage is generated in the secondary side voltage of the transformer 3 and the voltage exceeds the voltage of the capacitor 10, the first to third diodes 9a to 9c are provided. A surge current flows into the capacitor 10 via the voltage, the surge voltage is clamped to the voltage of the capacitor 10, and the capacitor 10 is charged with the surge current.

そして、コンデンサ１０の電圧Ｖｃは、降圧チョッパ回路１６により目標電圧Ｖｃ^＊に制御される。降圧チョッパ回路１６の制御について、図５に基づいて以下に説明する。
予め設定された目標電圧Ｖｃ^＊と検出されたコンデンサ１０の電圧Ｖｃとの差分をフィードバック量３１としてＰＩ演算して電流指令値ｉ^＊を求める。この電流指令値ｉ^＊と検出されたリアクトル１５の電流値ｉとの偏差３２をＰＩ演算した信号３３を、判定器３４にて判定し、ＰＷＭ制御器３５にてＭＯＳＦＥＴ１３ａへのゲート信号２０ｃを生成して出力する。
判定器３４は、コンデンサ１０の電圧Ｖｃが出力電圧Ｖｏｕｔより低い場合は、ＭＯＳＦＥＴ１３ａをオフさせ、コンデンサ１０の電圧Ｖｃが出力電圧Ｖｏｕｔ以上の場合にＭＯＳＦＥＴ１３ａをＰＷＭ制御して降圧動作するように判定する。 The voltage Vc of the capacitor 10 is controlled to the target voltage Vc ^* by the step-down chopper circuit 16. Control of the step-down chopper circuit 16 will be described below with reference to FIG.
A current command value i ^* is obtained by PI calculation using a difference between the preset target voltage Vc ^* and the detected voltage Vc of the capacitor 10 as a feedback amount 31. A signal 33 obtained by PI calculation of the deviation 32 between the current command value i ^* and the detected current value i of the reactor 15 is determined by the determiner 34, and the gate signal 20c to the MOSFET 13a is generated by the PWM controller 35. And output.
When the voltage Vc of the capacitor 10 is lower than the output voltage Vout, the determiner 34 turns off the MOSFET 13a, and when the voltage Vc of the capacitor 10 is equal to or higher than the output voltage Vout, the determiner 34 determines that the MOSFET 13a is PWM controlled to perform a step-down operation. .

この実施の形態では、上記実施の形態１と同様に、トランス３の二次側に発生するサージ電圧はコンデンサ１０の電圧でクランプされて抑制され、整流回路４のダイオード４ａ〜４ｄに過電圧が印加されるのが防止でき整流回路４が保護できる。また、従来のようにスイッチング素子を用いず第１〜第３のダイオード９ａ〜９ｃを用いているため、スイッチング制御を要することなく容易な回路構成でサージ電圧を抑制し、整流回路４の各素子を保護できる。また第１〜第３のダイオード９ａ〜９ｃには過大なサージ電流が流れることはなく、小容量な素子を用いることができる。
さらに、コンデンサ１０の電力は降圧チョッパ回路１６を介して平滑コンデンサ６（または負荷７）に回生できるため、サージ電圧により発生したサージエネルギを確実に負荷側に回生して有効利用できる。この場合、抵抗１１を用いた場合よりも損失が低減してサージエネルギの有効利用が促進でき、ＤＣ／ＤＣコンバータの電力変換効率の向上が図れる。また、コンデンサ１０の電圧Ｖｃを降圧チョッパ回路１６により制御するため、コンデンサ１０の電圧上昇がより抑制でき、サージ電圧の抑制効果を高めることができる。 In this embodiment, as in the first embodiment, the surge voltage generated on the secondary side of the transformer 3 is clamped and suppressed by the voltage of the capacitor 10, and an overvoltage is applied to the diodes 4a to 4d of the rectifier circuit 4. Can be prevented and the rectifier circuit 4 can be protected. Further, since the first to third diodes 9a to 9c are used without using a switching element as in the prior art, the surge voltage can be suppressed with an easy circuit configuration without requiring switching control, and each element of the rectifier circuit 4 can be controlled. Can be protected. In addition, an excessive surge current does not flow through the first to third diodes 9a to 9c, and a small-capacity element can be used.
Furthermore, since the electric power of the capacitor 10 can be regenerated to the smoothing capacitor 6 (or the load 7) via the step-down chopper circuit 16, the surge energy generated by the surge voltage can be reliably regenerated to the load side and used effectively. In this case, loss can be reduced as compared with the case where the resistor 11 is used, and effective use of surge energy can be promoted, and the power conversion efficiency of the DC / DC converter can be improved. Further, since the voltage Vc of the capacitor 10 is controlled by the step-down chopper circuit 16, the voltage increase of the capacitor 10 can be further suppressed, and the effect of suppressing the surge voltage can be enhanced.

実施の形態４．
次に、この発明の実施の形態４について説明する。
図６は、この発明の実施の形態４によるＤＣ／ＤＣコンバータの回路構成を示した図である。ＤＣ／ＤＣコンバータは、直流電源１の電圧Ｖｉｎをトランス３０で絶縁された二次側直流電圧に変換し、例えばバッテリ等の負荷７に直流電圧Ｖｏｕｔを出力する。
図６に示すように、ＤＣ／ＤＣコンバータは、センタータップ型のトランス３０と、トランス３０の一次巻線３ａに接続され、直流電源１の直流電圧Ｖｉｎを交流電圧に変換するインバータとしての単相インバータ２ａと、トランス３０の二次巻線３ｃ、３ｄに接続された２つのダイオード４ｅ、４ｆから成る整流回路４１とを備える。また、二次巻線３ｃ、３ｄの接続点（中点）には出力平滑用のリアクトル５が接続され、リアクトル５には平滑コンデンサ６が接続され、負荷７へ直流電圧Ｖｏｕｔが出力される。さらにＤＣ／ＤＣコンバータは、トランス３０の二次側に発生するサージ電圧を抑制するためのスナバ回路８３を備える。なお、４Ｂは、ダイオード４ｂ、４ｄのアノード同士が接続された共通アノード端である。 Embodiment 4 FIG.
Next, a fourth embodiment of the present invention will be described.
FIG. 6 is a diagram showing a circuit configuration of a DC / DC converter according to Embodiment 4 of the present invention. The DC / DC converter converts the voltage Vin of the DC power supply 1 into a secondary DC voltage insulated by the transformer 30, and outputs the DC voltage Vout to a load 7 such as a battery.
As shown in FIG. 6, the DC / DC converter is connected to a center tap type transformer 30 and a primary winding 3a of the transformer 30, and is a single phase as an inverter that converts the DC voltage Vin of the DC power source 1 into an AC voltage. The inverter 2a and a rectifier circuit 41 including two diodes 4e and 4f connected to the secondary windings 3c and 3d of the transformer 30 are provided. Further, the output smoothing reactor 5 is connected to the connection point (middle point) of the secondary windings 3 c and 3 d, the smoothing capacitor 6 is connected to the reactor 5, and the DC voltage Vout is output to the load 7. Further, the DC / DC converter includes a snubber circuit 83 for suppressing a surge voltage generated on the secondary side of the transformer 30. 4B is a common anode end where the anodes of the diodes 4b and 4d are connected to each other.

この場合、直流電源１の直流電圧Ｖｉｎを交流電圧に変換するインバータとして、ゼロ電圧スイッチング回路である単相インバータ２ａを用いる。この単相インバータ２ａは、各半導体スイッチング素子Ｓａ〜Ｓｄのスイッチング時の素子の両端電圧がほぼ零電圧にできるゼロ電圧スイッチング回路であり、各半導体スイッチング素子Ｓａ〜Ｓｄにはそれぞれ並列にコンデンサ１８ａ〜１８ｄが接続される。また、半導体スイッチング素子Ｓａ〜Ｓｄとトランス３との間の交流出力線には共振リアクトル１９が接続される。
主回路の外部には制御回路２０が配置され、入力電圧Ｖｉｎおよび出力電圧Ｖｏｕｔはそれぞれモニタされて制御回路２０へ入力される。制御回路２０は、出力電圧Ｖｏｕｔが目標電圧になるように、単相インバータ２ａ内の半導体スイッチング素子Ｓａ〜Ｓｄへのゲート信号２０ｃを、各半導体スイッチング素子Ｓａ〜Ｓｄがゼロ電圧スイッチングとなるように生成して出力する。 In this case, a single-phase inverter 2a, which is a zero voltage switching circuit, is used as an inverter that converts the DC voltage Vin of the DC power source 1 into an AC voltage. This single-phase inverter 2a is a zero voltage switching circuit in which the voltage across the elements at the time of switching of each of the semiconductor switching elements Sa to Sd can be made substantially zero, and each of the semiconductor switching elements Sa to Sd is connected in parallel with a capacitor 18a to 18d is connected. A resonant reactor 19 is connected to an AC output line between the semiconductor switching elements Sa to Sd and the transformer 3.
A control circuit 20 is disposed outside the main circuit, and the input voltage Vin and the output voltage Vout are monitored and input to the control circuit 20. The control circuit 20 applies a gate signal 20c to the semiconductor switching elements Sa to Sd in the single-phase inverter 2a so that each of the semiconductor switching elements Sa to Sd becomes zero voltage switching so that the output voltage Vout becomes the target voltage. Generate and output.

スナバ回路８３は、トランス３０の二次巻線３ｃ、３ｄの両端にそれぞれアノードが接続される第１、第２のダイオード９ａ、９ｂと、コンデンサ１０と抵抗１１を直列接続した直列回路とを備える。第１、第２のダイオード９ａ、９ｂのカソードは、コンデンサ１０と抵抗１１との接続点に接続される。抵抗１１の他端は平滑コンデンサ６または負荷７の正極に接続され、コンデンサ１０、平滑コンデンサ６および負荷７の負極は互いに接続され、整流回路４の共通アノード端４Ｂに接続される。 The snubber circuit 83 includes first and second diodes 9a and 9b each having an anode connected to both ends of the secondary windings 3c and 3d of the transformer 30, and a series circuit in which the capacitor 10 and the resistor 11 are connected in series. . The cathodes of the first and second diodes 9 a and 9 b are connected to the connection point between the capacitor 10 and the resistor 11. The other end of the resistor 11 is connected to the positive electrode of the smoothing capacitor 6 or the load 7, and the capacitor 10, the smoothing capacitor 6, and the negative electrode of the load 7 are connected to each other and connected to the common anode terminal 4 B of the rectifier circuit 4.

ＤＣ／ＤＣコンバータが起動すると、コンデンサ１０は、リアクトル５と平滑コンデンサ６により平滑された電圧Ｖｏｕｔで抵抗１１を介して初期充電される。また、コンデンサ１０の電圧がトランス３の二次側電圧よりも低いと、トランス二次巻線３ｂから第１、第２のダイオード９ａ、９ｂを介してコンデンサ１０に電流が流入して充電される。
上述したように、トランス３０の漏洩インダクタンスや回路のインダクタンス成分により転流時にトランス３０にサージ電圧が発生するものであり、単相インバータ２ａでは、トランス一次側にコンデンサ１８ａ〜１８ｄおよび共振リアクトル１９を備え、サージ電圧が大きくなる。トランス３０の二次側電圧にサージ電圧が発生すると、トランス二次巻線３ｂから第１、第２のダイオード９ａ、９ｂを介してコンデンサ１０にサージ電流が流入し、サージ電圧はコンデンサ１０の電圧にクランプされると共に、サージ電流はコンデンサ１０に充電される。
また、サージ電流の充電によりコンデンサ１０の電圧が上昇すると、コンデンサ１０の電力は抵抗１１を介して平滑コンデンサ６（または負荷７）に回生される。 When the DC / DC converter is activated, the capacitor 10 is initially charged through the resistor 11 with the voltage Vout smoothed by the reactor 5 and the smoothing capacitor 6. Further, when the voltage of the capacitor 10 is lower than the secondary side voltage of the transformer 3, a current flows into the capacitor 10 from the transformer secondary winding 3b through the first and second diodes 9a and 9b and is charged. .
As described above, a surge voltage is generated in the transformer 30 at the time of commutation due to the leakage inductance of the transformer 30 and the inductance component of the circuit. In the single-phase inverter 2a, the capacitors 18a to 18d and the resonant reactor 19 are provided on the transformer primary side. The surge voltage is increased. When a surge voltage is generated in the secondary side voltage of the transformer 30, a surge current flows into the capacitor 10 from the transformer secondary winding 3b through the first and second diodes 9a and 9b, and the surge voltage is the voltage of the capacitor 10. The capacitor 10 is charged with the surge current.
Further, when the voltage of the capacitor 10 rises due to charging of the surge current, the power of the capacitor 10 is regenerated to the smoothing capacitor 6 (or the load 7) via the resistor 11.

この実施の形態は、センタータップ型のトランス３０を用い、整流回路４１を２つのダイオード４ｅ、４ｆで構成したため、スナバ回路８３は、上記実施の形態１〜３で示した第３のダイオード９ｃが不要となる。また、スナバ回路８３により、スイッチング制御を要することなく容易な回路構成でサージ電圧を抑制し、整流回路４１の各素子を保護できる。また、サージエネルギを確実に負荷側に回生して有効利用でき、ＤＣ／ＤＣコンバータの電力変換効率を向上させる。さらに、コンデンサ１０の電圧上昇を防ぐことでサージ電圧の抑制効果を高い状態で持続できる。
この場合、スイッチング損失を殆ど０にしたゼロ電圧スイッチング回路にスナバ回路８３を用いたため、より電力変換効率を高め、信頼性も向上できる。 In this embodiment, the center tap type transformer 30 is used, and the rectifier circuit 41 is configured by two diodes 4e and 4f. Therefore, the snubber circuit 83 includes the third diode 9c described in the first to third embodiments. It becomes unnecessary. Further, the snubber circuit 83 can suppress the surge voltage with an easy circuit configuration without requiring switching control, and can protect each element of the rectifier circuit 41. Further, the surge energy can be reliably regenerated to the load side and effectively used, and the power conversion efficiency of the DC / DC converter is improved. Further, the surge voltage suppression effect can be maintained in a high state by preventing the voltage increase of the capacitor 10.
In this case, since the snubber circuit 83 is used for the zero voltage switching circuit in which the switching loss is almost zero, the power conversion efficiency can be further improved and the reliability can be improved.

なお、トランス３０の一次側に、ゼロ電圧スイッチング回路ではない単相インバータ２を用いても良い。 Note that a single-phase inverter 2 that is not a zero voltage switching circuit may be used on the primary side of the transformer 30.

１直流電源、２，２ａインバータとしての単相インバータ、３，３０トランス、３ａ一次巻線、３ｂ，３ｃ，３ｄ二次巻線、４，４１整流回路、
４Ａ共通カソード端、４ａ〜４ｄ整流素子としてのダイオード、
４ｅ，４ｆダイオード、７負荷、８，８１〜８３スナバ回路、
９ａ第１のダイオード、９ｂ第２のダイオード、９ｃ第３のダイオード、
１０，１０ａ，１０ｂ，１０ｃコンデンサ、１１，１１ａ，１１ｂ，１１ｃ抵抗、
１３ａ半導体スイッチング素子、１３ｂダイオード、１４ダイオード、
１５リアクトル、１６降圧チョッパ回路、２０制御回路、
Ｓａ〜Ｓｄ半導体スイッチング素子、Ｖｉｎ入力電圧、Ｖｏｕｔ出力電圧、
Ｖｃコンデンサ電圧、Ｖｃ^＊コンデンサの目標電圧。 1 DC power supply, 2, 2a Single phase inverter as inverter, 3, 30 transformer, 3a primary winding, 3b, 3c, 3d secondary winding, 4, 41 rectifier circuit,
4A Common cathode end, 4a to 4d Diode as a rectifier,
4e, 4f diode, 7 load, 8, 81-83 snubber circuit,
9a first diode, 9b second diode, 9c third diode,
10, 10a, 10b, 10c capacitors, 11, 11a, 11b, 11c resistors,
13a semiconductor switching element, 13b diode, 14 diode,
15 reactor, 16 step-down chopper circuit, 20 control circuit,
Sa to Sd semiconductor switching element, Vin input voltage, Vout output voltage,
Vc capacitor voltage, Vc ^* capacitor target voltage.

Claims

An inverter having a plurality of semiconductor switching elements for converting DC power into AC power, a transformer having a primary side connected to the AC output of the inverter, and having a plurality of semiconductor elements connected to a secondary side of the transformer A DC / DC converter including a rectifier circuit for converting input DC power into DC / DC and outputting the DC power to a load.
A series circuit in which a resistor having one end connected to the positive electrode of the load and a capacitor having one end connected to the negative electrode of the load are connected in series, and an anode is connected to a predetermined portion of the rectifier circuit, and a cathode is connected to the resistor. A snubber circuit having first to third diodes respectively connected to the connection point with the capacitor;
The snubber circuit regenerates power of the capacitor to the load via the resistor.

The rectifier circuit has a plurality of rectifier elements, and a common cathode end and a common anode end of the plurality of rectifier elements,
The anodes of the first and second diodes in the snubber circuit are connected to both ends of the secondary winding of the transformer, and the anode of the third diode is connected to the common cathode terminal of the rectifier circuit. The DC / DC converter according to claim 1.

3. The DC / DC converter according to claim 1, wherein cathodes of the first to third diodes are connected to each other, and a connection point thereof is connected to a connection point between the resistor and the capacitor. .

The DC / DC converter according to claim 1 or 2, wherein the three series circuits are provided in parallel, and each of the series circuits is individually connected to each cathode of the first to third diodes. .

An inverter having a plurality of semiconductor switching elements for converting DC power into AC power, a transformer having a primary side connected to the AC output of the inverter, and having a plurality of semiconductor elements connected to a secondary side of the transformer A DC / DC converter including a rectifier circuit for converting input DC power into DC / DC and outputting the DC power to a load.
A first to third diode each having an anode connected to a predetermined portion of the rectifier circuit and a cathode connected to each other, and a connection point between the first to third diodes and the negative electrode of the load A snubber circuit comprising: a connected capacitor; a semiconductor switching element having a diode connected in reverse parallel; a step-down chopper circuit composed of a diode and a reactor and connected between the capacitor and the load;
The snubber circuit regenerates electric power of the capacitor to the load via the step-down chopper circuit.

The rectifier circuit has a plurality of rectifier elements, and a common cathode end and a common anode end of the plurality of rectifier elements,
The anodes of the first and second diodes in the snubber circuit are connected to both ends of the secondary winding of the transformer, and the anode of the third diode is connected to the common cathode terminal of the rectifier circuit. The DC / DC converter according to claim 5.

7. The DC / DC converter according to claim 5, further comprising means for detecting the voltage of the capacitor, and operating the step-down chopper circuit so that the voltage of the capacitor becomes a predetermined voltage.

An inverter having a plurality of semiconductor switching elements for converting DC power into AC power, a transformer having a primary side connected to the AC output of the inverter, and having a plurality of semiconductor elements connected to a secondary side of the transformer A DC / DC converter including a rectifier circuit for converting input DC power into DC / DC and outputting the DC power to a load.
The above transformer is configured with a center tap type,
The rectifier circuit is composed of two diodes,
A series circuit in which a resistor having one end connected to the positive electrode of the load and a capacitor having one end connected to the negative electrode of the load are connected in series, and the anode is connected to both ends of the secondary winding of the transformer, and the cathode is the above A snubber circuit having first and second diodes connected to a connection point between a resistor and the capacitor;
The snubber circuit regenerates power of the capacitor to the load via the resistor.