JP2013074281A - 化合物半導体装置及びその製造方法 - Google Patents
化合物半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2013074281A JP2013074281A JP2011214724A JP2011214724A JP2013074281A JP 2013074281 A JP2013074281 A JP 2013074281A JP 2011214724 A JP2011214724 A JP 2011214724A JP 2011214724 A JP2011214724 A JP 2011214724A JP 2013074281 A JP2013074281 A JP 2013074281A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gan
- compound semiconductor
- electron
- cap layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/40—Crystalline structures
- H10D62/405—Orientations of crystalline planes
-
- H10P10/00—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
- H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
- H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
- H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/343—Gate regions of field-effect devices having PN junction gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
- H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
- H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
- H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates
Landscapes
- Junction Field-Effect Transistors (AREA)
- Dc-Dc Converters (AREA)
Abstract
【課題】薄いキャップ層を用いるも、応答速度が速く、ピンチオフ不良等のデバイス特性の劣化を抑止して安定なノーマリオフ動作を実現する信頼性の高い高耐圧の化合物半導体装置を提供する。
【解決手段】Ｓｉ基板１上に化合物半導体積層構造２が形成され、化合物半導体積層構造２は、電子走行層２ａと、電子走行層２ａの上方に形成された電子供給層２ｃと、電子供給層２ｃの上方に形成されたキャップ層２ｄとを有しており、キャップ層２ｄは、電子走行層２ａ及び電子供給層２ｃと分極が同方向である第１の結晶２ｄ1と、電子走行層２ａ及び電子供給層２ｃと分極が逆方向である第２の結晶２ｄ2とが混在する。
【選択図】図２
【解決手段】Ｓｉ基板１上に化合物半導体積層構造２が形成され、化合物半導体積層構造２は、電子走行層２ａと、電子走行層２ａの上方に形成された電子供給層２ｃと、電子供給層２ｃの上方に形成されたキャップ層２ｄとを有しており、キャップ層２ｄは、電子走行層２ａ及び電子供給層２ｃと分極が同方向である第１の結晶２ｄ1と、電子走行層２ａ及び電子供給層２ｃと分極が逆方向である第２の結晶２ｄ2とが混在する。
【選択図】図２
Description
本発明は、化合物半導体層を備えた化合物半導体装置及びその製造方法に関する。
窒化物半導体デバイスは、高い飽和電子速度及びワイドバンドギャップ等の特徴を利用し、高耐圧及び高出力の半導体デバイスとしての開発が活発に行われている。窒化物半導体デバイスとしては、電界効果トランジスタ、特に高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）についての報告が数多くなされている。特に、ＧａＮを電子走行層とし、ＡｌＧａＮを電子供給層として用いたＡｌＧａＮ／ＧａＮ・ＨＥＭＴが注目されている。ＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、ＧａＮとＡｌＧａＮとの格子定数差に起因した歪みがＡｌＧａＮに生じる。これにより発生したピエゾ分極及びＡｌＧａＮの自発分極により、高濃度の２次元電子ガス（２ＤＥＧ）が得られる。そのため、高耐圧及び高出力が実現できる。
Panasonic Technical Journal Vol.55, No.2, (2009)
電源装置等に用いられるスイッチング素子では、いわゆるフェイルセーフの観点から、電圧のオフ時には電流が流れない、所謂ノーマリオフ動作が望まれる。ところが、高濃度の２ＤＥＧを利用したＧａＮ・ＨＥＭＴでは、トランジスタのチャネルに多数の電子が存在するため、ゲート電圧のオフ時にも電流が流れてしまう。電流を遮断するには、ゲート電極に負の電圧を印加する必要があり、ノーマリオン動作のデバイスとなる。
ノーマリオフ動作のＧａＮ・ＨＥＭＴを実現するための手法の一つとして、ｐ型ＧａＮ層或いはｐ型ＡｌＧａＮ層を電子供給層上に形成し、バンド変調効果により２ＤＥＧの濃度を制御する手法が提案されている。
ｐ型(Ａｌ)ＧａＮ層は、一般的にアクセプタ不純物としてＭｇをドーピングするが、活性化率が１％程度と低いため、高いホール濃度を有するｐ型ＧａＮ結晶を作製することが難しい。従って、電子供給層上にｐ型(Ａｌ)ＧａＮ層を形成し、ＡｌＧａＮ／ＧａＮヘテロ界面の伝導帯のエネルギー準位をフェルミ準位より上位に持ち上げるためには、ｐ型(Ａｌ)ＧａＮ層の膜厚を厚くする必要がある。
ｐ型(Ａｌ)ＧａＮ層は、一般的にアクセプタ不純物としてＭｇをドーピングするが、活性化率が１％程度と低いため、高いホール濃度を有するｐ型ＧａＮ結晶を作製することが難しい。従って、電子供給層上にｐ型(Ａｌ)ＧａＮ層を形成し、ＡｌＧａＮ／ＧａＮヘテロ界面の伝導帯のエネルギー準位をフェルミ準位より上位に持ち上げるためには、ｐ型(Ａｌ)ＧａＮ層の膜厚を厚くする必要がある。
しかしながら、ｐ型ＧａＮ層を厚く形成した場合、ゲート電極からチャネルであるＡｌＧａＮ／ＧａＮへテロ界面までの距離が長くなる。そのため、応答速度が低下し、チャネルにおけるゲート電極からの電界が不十分になり、ピンチオフ不良等のデバイス特性の劣化が惹起されるという問題がある。
本発明は、上記の課題に鑑みてなされたものであり、薄いキャップ層を用いるも、応答速度が速く、ピンチオフ不良等のデバイス特性の劣化を抑止して安定なノーマリオフ動作を実現する信頼性の高い高耐圧の化合物半導体装置及びその製造方法を提供することを目的とする。
化合物半導体装置の一態様は、電子走行層と、前記電子走行層の上方に形成された電子供給層と、前記電子供給層の上方に形成されたキャップ層とを含み、前記キャップ層は、前記電子走行層及び前記電子供給層と分極が同方向である第１の結晶と、前記電子走行層及び前記電子供給層と分極が逆方向である第２の結晶とが混在する。
化合物半導体装置の製造方法の一態様は、電子走行層を形成する工程と、前記電子走行層の上方に電子供給層を形成する工程と、前記電子供給層の上方に、前記電子走行層及び前記電子供給層と分極が同方向である第１の結晶と、前記電子走行層及び前記電子供給層と分極が逆方向である第２の結晶とが混在するキャップ層を形成する工程とを含む。
上記の諸態様によれば、薄いキャップ層を用いるも、応答速度が速く、ピンチオフ不良等のデバイス特性の劣化を抑止して安定なノーマリオフ動作が得られる信頼性の高い高耐圧の化合物半導体装置が実現する。
以下、化合物半導体装置の具体的な諸実施形態について、図面を用いて詳細に説明する。なお、図面の所定図においては、理解の容易を考慮して、その構成部材の膜厚等が実際の値と異なるように描画している。
（第１の実施形態）
本実施形態では、化合物半導体装置として、ショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
図１及び図２は、第１の実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
本実施形態では、化合物半導体装置として、ショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
図１及び図２は、第１の実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
本実施形態では、図１（ａ）に示すように、成長用基板として例えばＳｉ基板１上に、化合物半導体積層構造２を形成する。成長用基板としては、Ｓｉ基板の代わりに、半絶縁性のＳｉＣ基板、サファイア基板、ＧａＡｓ基板、ＧａＮ基板等を用いても良い。また、基板の導電性としては、半絶縁性、導電性を問わない。
化合物半導体積層構造２は、電子走行層２ａ、中間層（スペーサ層）２ｂ、電子供給層２ｃ、及びキャップ層２ｄを有して構成される。
化合物半導体積層構造２は、電子走行層２ａ、中間層（スペーサ層）２ｂ、電子供給層２ｃ、及びキャップ層２ｄを有して構成される。
詳細には、Ｓｉ基板１上に、例えば有機金属気相成長（ＭＯＶＰＥ：Metal Organic Vapor Phase Epitaxy）法により、以下の各化合物半導体を成長する。ＭＯＶＰＥ法の代わりに、分子線エピタキシー（ＭＢＥ：Molecular Beam Epitaxy）法等を用いても良い。
ＳｉＣ基板１上に、電子走行層２ａ、中間層２ｂ、電子供給層２ｃ、及びキャップ層２ｄとなる各化合物半導体を順次成長する。電子走行層２ａは、Ｓｉ基板１上に、ｉ（インテンショナリ・アンドープ）−ＧａＮを１μｍ程度〜３μｍ程度の厚みに成長することで形成される。中間層２ｂは、ｉ−ＡｌＧａＮを５ｎｍ程度の厚みに成長することで形成される。電子供給層２ｄは、ｎ−ＡｌＧａＮを３０ｎｍ程度の厚みに成長することで形成される。
ＳｉＣ基板１上に、電子走行層２ａ、中間層２ｂ、電子供給層２ｃ、及びキャップ層２ｄとなる各化合物半導体を順次成長する。電子走行層２ａは、Ｓｉ基板１上に、ｉ（インテンショナリ・アンドープ）−ＧａＮを１μｍ程度〜３μｍ程度の厚みに成長することで形成される。中間層２ｂは、ｉ−ＡｌＧａＮを５ｎｍ程度の厚みに成長することで形成される。電子供給層２ｄは、ｎ−ＡｌＧａＮを３０ｎｍ程度の厚みに成長することで形成される。
キャップ層２ｄは、ｐ−ＧａＮを比較的薄く、例えば５０ｎｍ程度〜１００ｎｍ程度に成長することで形成される。５０ｎｍよりも薄いと、所期のノーマリオフ動作が得られなくなる。１００ｎｍよりも厚いと、ゲート電極からチャネルであるＡｌＧａＮ／ＧａＮへテロ界面までの距離が長くなって応答速度が低下し、チャネルにおけるゲート電極からの電界が不十分になり、ピンチオフ不良等の劣化が惹起される。従って、キャップ層２ｄを５０ｎｍ程度〜１００ｎｍ程度に形成することにより、十分なノーマリオフ動作を得るも、高速の応答速度を確保し、ピンチオフ不良等のデバイス特性の劣化を抑止することができる。本実施形態では、キャップ層２ｄのｐ−ＧａＮは５０ｎｍ程度の厚みに形成される。なお、ｐ−ＧａＮでキャップ層２ｄを形成する代わりに、例えばｐ−ＡｌＧａＮでキャップ層を形成しても良い。
ＧａＮの成長には、原料ガスとしてＧａ源であるトリメチルガリウム（ＴＭＧａ）ガス及びアンモニア（ＮＨ3）ガスの混合ガスを用いる。ＡｌＧａＮの成長には、原料ガスとしてＴＭＡｌガス、ＴＭＧａガス及びＮＨ3ガスの混合ガスを用いる。成長する化合物半導体層に応じて、ＴＭＡｌガス、ＴＭＧａガスの供給の有無及び流量を適宜設定する。共通原料であるＮＨ3ガスの流量は、１００ｓｃｃｍ〜１０ｓｌｍ程度とする。また、成長圧力は５０Torr〜３００Torr程度、成長温度は１０００℃〜１２００℃程度とする。
ＡｌＧａＮをｎ型として成長する際、即ち電子供給層２ｃ（ｎ−ＡｌＧａＮ）の形成には、ｎ型不純物をＡｌＧａＮの原料ガスに添加する。ここでは、例えばＳｉを含む例えばシラン（ＳｉＨ4）ガスを所定の流量で原料ガスに添加し、ＡｌＧａＮにＳｉをドーピングする。Ｓｉのドーピング濃度は、１×１０18／ｃｍ3程度〜１×１０20／ｃｍ3程度、例えば２×１０18／ｃｍ3程度とする。
ＧａＮをｐ型として成長する際、即ちキャップ層２ｄの形成には、ｐ型不純物、例えばＭｇをＧａＮの原料ガスに添加する。本実施形態では、ｐ型不純物としてＭｇを用いる。Ｍｇを所定の流量で原料ガスに添加し、ＧａＮにＭｇをドーピングする。Ｍｇのドーピング濃度は、例えば５×１０19／ｃｍ3程度〜１×１０20／ｃｍ3程度とする。ドーピング濃度が５×１０19／ｃｍ3程度よりも低いと、極性反転結晶の存在しないｐ型ＧａＮとなる。１×１０20／ｃｍ3程度よりも高いと、Ｍｇの偏析やＧａＮの結晶性の低下を引き起こすこととなる。従って、Ｍｇのドーピング濃度を５×１０19／ｃｍ3程度〜１×１０20／ｃｍ3程度とすることにより、ＧａＮ結晶中に極性反転結晶を含む良質なｐ型ＧａＮ結晶が得られる。
なお、ＡｌＧａＮをｐ型として成長してキャップ層を形成する場合にも、上記と同様に、例えばＭｇを上記のドーピング濃度でＡｌＧａＮの原料ガスに添加すれば良い。
なお、ＡｌＧａＮをｐ型として成長してキャップ層を形成する場合にも、上記と同様に、例えばＭｇを上記のドーピング濃度でＡｌＧａＮの原料ガスに添加すれば良い。
本実施形態では、上記のようにｐ−ＧａＮを成長することにより、キャップ層２ｄは、第１のＧａＮ結晶と第２のＧａＮ結晶とが混在した状態に形成される。第１のＧａＮ結晶は、電子走行層２ａ及び電子供給層２ｃと分極が同方向のＧａＮ結晶である。第２のＧａＮ結晶は、電子走行層２ａ及び電子供給層２ｃと分極が逆方向のＧａＮ結晶（極性反転結晶）である。電子走行層２ａ及び電子供給層２ｃは結晶成長面が（０００１）面である。一方、図示のように、キャップ層２ｄは結晶成長面が（０００１）の第１の結晶２ｄ1（Ｇａ−faceとなる）と、結晶成長面が（０００−１）の第２の結晶２ｄ2（Ｎ−faceとなる）とが混在しており、本実施形態では、第２の結晶がキャップ層２ｄの上層部位に形成される。第２の結晶２ｄ2は、例えば逆三角形状に形成される。
続いて、図１（ｂ）に示すように、素子分離構造３を形成する。図１（ｃ）以降では、素子分離構造３の図示を省略する。
詳細には、化合物半導体積層構造２の素子分離領域に、例えばアルゴン（Ａｒ）を注入する。これにより、化合物半導体積層構造２及びＳｉ基板１の表層部分に素子分離構造３が形成される。素子分離構造３により、化合物半導体積層構造２上で活性領域が画定される。
なお、素子分離は、上記の注入法の代わりに、例えばＳＴＩ（Shallow Trench Isolation）法を用いて行っても良い。このとき、化合物半導体積層構造２のドライエッチングには、例えば塩素系のエッチングガスを用いる。
詳細には、化合物半導体積層構造２の素子分離領域に、例えばアルゴン（Ａｒ）を注入する。これにより、化合物半導体積層構造２及びＳｉ基板１の表層部分に素子分離構造３が形成される。素子分離構造３により、化合物半導体積層構造２上で活性領域が画定される。
なお、素子分離は、上記の注入法の代わりに、例えばＳＴＩ（Shallow Trench Isolation）法を用いて行っても良い。このとき、化合物半導体積層構造２のドライエッチングには、例えば塩素系のエッチングガスを用いる。
続いて、図１（ｃ）に示すように、キャップ層２ｄをエッチング加工する。
詳細には、キャップ層２ｄをリソグラフィー及びドライエッチングにより加工し、キャップ層２ｄのゲート電極の形成予定位置以外の部分を除去する。これにより、ゲート電極の形成予定位置のみに局所的にキャップ層２ｄが残存する。
詳細には、キャップ層２ｄをリソグラフィー及びドライエッチングにより加工し、キャップ層２ｄのゲート電極の形成予定位置以外の部分を除去する。これにより、ゲート電極の形成予定位置のみに局所的にキャップ層２ｄが残存する。
続いて、図２（ａ）に示すように、ソース電極４及びドレイン電極５を形成する。
詳細には、先ず、ソース電極及びドレイン電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを化合物半導体積層構造２上に塗布し、電子供給層２ｃの表面におけるソース電極及びドレイン電極の形成予定位置を露出させる各開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
詳細には、先ず、ソース電極及びドレイン電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを化合物半導体積層構造２上に塗布し、電子供給層２ｃの表面におけるソース電極及びドレイン電極の形成予定位置を露出させる各開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電極材料として、例えばＴａ／Ａｌ（Ｔａが下層でＡｌが上層）を、例えば蒸着法により、開口内を含むレジストマスク上に堆積する。Ｔａの厚みは２０ｎｍ程度、Ａｌの厚みは２００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＴａ／Ａｌを除去する。その後、Ｓｉ基板１を、例えば窒素雰囲気中において４００℃〜１０００℃程度の温度、例えば５５０℃程度で熱処理し、残存したＴａ／Ａｌを電子供給層２ｃとオーミックコンタクトさせる。Ｔａ／Ａｌの電子供給層２ｃとのオーミックコンタクトが得られるのであれば、熱処理が不要な場合もある。以上により、電子供給層２ｃ上にソース電極４及びドレイン電極５が形成される。
続いて、図２（ｂ）に示すように、ゲート電極６を形成する。
詳細には、先ず、ゲート電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストをキャップ層２ｄ上を含む電子供給層２ｃ上に塗布し、リソグラフィーによりキャップ層２ｄの部分を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
詳細には、先ず、ゲート電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストをキャップ層２ｄ上を含む電子供給層２ｃ上に塗布し、リソグラフィーによりキャップ層２ｄの部分を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電極材料として、例えばＮｉ／Ａｕ（Ｎｉが下層でＡｕが上層）を、例えば蒸着法により、キャップ層２ｄの部分を露出させる開口内を含むレジストマスク上に堆積する。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＮｉ／Ａｕを除去する。以上により、キャップ層２ｄ上にゲート電極６が形成される。
続いて、図２（ｃ）に示すように、化合物半導体積層構造２の表面を保護するパッシベーション膜７を形成する。
詳細には、ソース電極４、ドレイン電極５、及びゲート電極６を覆うように、化合物半導体積層構造２上に、絶縁膜、ここでは単層のシリコン窒化膜（ＳｉＮ膜）をプラズマＣＶＤ法により例えば１００ｎｍ程度の厚みに堆積する。これにより、パッシベーション膜７が形成される。パッシベーション膜７は、単層のＳｉＮ膜の代わりに、単層のシリコン酸化膜（ＳｉＯ膜）、単層のシリコン酸窒化膜（ＳｉＯＮ膜）、又は単層のアルミニウム酸化膜（ＡｌＮ膜）を形成しても良い。ＳｉＮ膜、ＳｉＯ膜、ＳｉＯＮ膜及びＡｌＮ膜から選ばれたいずれか２層以上の積層膜に形成しても好適である。
詳細には、ソース電極４、ドレイン電極５、及びゲート電極６を覆うように、化合物半導体積層構造２上に、絶縁膜、ここでは単層のシリコン窒化膜（ＳｉＮ膜）をプラズマＣＶＤ法により例えば１００ｎｍ程度の厚みに堆積する。これにより、パッシベーション膜７が形成される。パッシベーション膜７は、単層のＳｉＮ膜の代わりに、単層のシリコン酸化膜（ＳｉＯ膜）、単層のシリコン酸窒化膜（ＳｉＯＮ膜）、又は単層のアルミニウム酸化膜（ＡｌＮ膜）を形成しても良い。ＳｉＮ膜、ＳｉＯ膜、ＳｉＯＮ膜及びＡｌＮ膜から選ばれたいずれか２層以上の積層膜に形成しても好適である。
しかる後、パッシベーション膜７の開口、ソース電極４、ドレイン電極５、ゲート電極６と接続される配線の形成等の諸工程を経て、本実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの奏する効果について、比較例によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴとの比較に基づいて説明する。
図３は、比較例によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて、化合物半導体積層構造の一部のみを示す概略断面図であり、（ａ）が比較例１を、（ｂ）が比較例２を示す。図４は、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて、化合物半導体積層構造の一部のみを示す概略断面図である。図３及び図４では、説明の便宜上、中間層を省略し、電子走行層をＧａＮ、電子供給層をＡｌＧａＮ、キャップ層をｐ−ＧａＮと表示する。また図中で、ＰSP(Ga-face)はＧａ−faceにおける自発分極を、ＰSP(N-face)はＮ−faceにおける自発分極を、ＰPEはピエゾ分極を、それぞれ表している。
図３は、比較例によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて、化合物半導体積層構造の一部のみを示す概略断面図であり、（ａ）が比較例１を、（ｂ）が比較例２を示す。図４は、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて、化合物半導体積層構造の一部のみを示す概略断面図である。図３及び図４では、説明の便宜上、中間層を省略し、電子走行層をＧａＮ、電子供給層をＡｌＧａＮ、キャップ層をｐ−ＧａＮと表示する。また図中で、ＰSP(Ga-face)はＧａ−faceにおける自発分極を、ＰSP(N-face)はＮ−faceにおける自発分極を、ＰPEはピエゾ分極を、それぞれ表している。
ＧａＮは、ウルツ鉱構造の結晶構造を有し、結晶に反転対称性が無いため、自発分極を持つ。ＧａＮ／ＡｌＧａＮ／ｐ−ＧａＮへテロ界面には、ＧａＮの自発分極とＡｌＧａＮの自発分極との差に起因した分極電荷が発生する。更に、ＧａＮ／ＡｌＧａＮヘテロ界面には、ＧａＮの格子定数とＡｌＧａＮの格子定数との差に起因した歪みによるピエゾ分極が生じ、自発分極の効果と相俟って、ＧａＮ／ＡｌＧａＮ／ｐ−ＧａＮヘテロ接合のＧａＮ／ＡｌＧａＮ界面に高い電子濃度の２次元電子ガス（２ＤＥＧ）が発生する。
比較例１，２では、図３（ａ），（ｂ）に示すように、キャップ層が電子走行層及び電子供給層と同じ（０００１）結晶成長面の第１の結晶のみからなるｐ−ＧａＮで形成されている。この場合、比較例１のようにｐ−ＧａＮが比較的薄い（例えば５０ｎｍ程度）と、ｐ−ＧａＮの下方に２ＤＥＧが残存し、ノーマリオン動作となる。一方、比較例２のようにｐ−ＧａＮが比較的厚い（例えば１００ｎｍ程度）と、ｐ−ＧａＮの下方で２ＤＥＧが消失し、ノーマリオフ動作となる。ところがこの場合、ゲート電極からチャネルであるＡｌＧａＮ／ＧａＮへテロ界面までの距離が長くなって応答速度が低下し、チャネルにおけるゲート電極からの電界が不十分になり、ピンチオフ不良等が劣化が惹起されることになる。
比較例１，２に対して本実施形態では、図４に示すように、キャップ層のｐ−ＧａＮ中に自発分極が逆方向の極性反転結晶（（０００−１）結晶成長面）を導入し、ｐ−ＧａＮの自発分極を低減させる。これにより、ｐ−ＧａＮを薄く（例えば５０ｎｍ程度）しても、ＧａＮ／ＡｌＧａＮ界面に生じる２ＤＥＧ濃度を消失させることができる。キャップ層はゲート電極下のみに存するため、ゲート電圧のオフ時にはチャネルには２ＤＥＧがなくノーマリオフとなり、ゲート電圧のオン時にはチャネルに所期の２ＤＥＧが生成されて駆動する。このように本実施形態では、キャップ層のｐ−ＧａＮを薄く形成して十分なノーマリオフ動作を得るも、高速の応答速度を確保し、ピンチオフ不良等のデバイス特性の劣化を抑止することが可能となる。
以上説明したように、本実施形態によれば、ｐ−ＧａＮの薄いキャップ層２ｄを用いるも、応答速度が速く、ピンチオフ不良等のデバイス特性の劣化を抑止して安定なノーマリオフ動作が得られる信頼性の高い高耐圧のショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
（変形例）
以下、第１の実施形態の変形例について説明する。本例では、第１の実施形態と同様にＡｌＧａＮ／ＧａＮ・ＨＥＭＴを作製するが、ゲート電極の形成工程が異なる点で第１の実施形態と相違する。
図５は、第１の実施形態の変形例によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
以下、第１の実施形態の変形例について説明する。本例では、第１の実施形態と同様にＡｌＧａＮ／ＧａＮ・ＨＥＭＴを作製するが、ゲート電極の形成工程が異なる点で第１の実施形態と相違する。
図５は、第１の実施形態の変形例によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
本例では、先ず、第１の実施形態と同様に、図１（ａ），（ｂ）の諸工程を順次行う。
続いて、図５（ａ）に示すように、化合物半導体積層構造２上に電極膜１１を形成する。
詳細には、化合物半導体積層構造２のキャップ層２ｄ上に、例えばＮｉ／Ａｕを蒸着法等により堆積する。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。これにより、キャップ層２ｄ上の全面に電極膜１１が形成される。
続いて、図５（ａ）に示すように、化合物半導体積層構造２上に電極膜１１を形成する。
詳細には、化合物半導体積層構造２のキャップ層２ｄ上に、例えばＮｉ／Ａｕを蒸着法等により堆積する。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。これにより、キャップ層２ｄ上の全面に電極膜１１が形成される。
続いて、図５（ｂ）に示すように、電極膜１１及びキャップ層２ｄを同時にエッチング加工する。
詳細には、電極膜１１及びキャップ層２ｄをリソグラフィー及びドライエッチングにより加工し、電極膜１１及びキャップ層２ｄのゲート電極の形成予定位置以外の部分を除去する。これにより、ゲート電極１２が形成されると共に、ゲート電極１２と自己整合して、ゲート電極１２下のみに局所的にキャップ層２ｄが残存する。
詳細には、電極膜１１及びキャップ層２ｄをリソグラフィー及びドライエッチングにより加工し、電極膜１１及びキャップ層２ｄのゲート電極の形成予定位置以外の部分を除去する。これにより、ゲート電極１２が形成されると共に、ゲート電極１２と自己整合して、ゲート電極１２下のみに局所的にキャップ層２ｄが残存する。
所期のノーマリオフ動作を得るには、キャップ層２ｄがゲート電極１２下のみにこれと位置整合して設けられることが望ましい。本実施形態では、キャップ層２ｄがゲート電極１２に自己整合してこれと略同一形状に正確に加工される。従って、容易且つ確実に所期のノーマリオフ動作を得ることができる。
続いて、第１の実施形態における図２（ａ）の工程と、図２（ｃ）の工程とを順次行う。以上により、図５（ｃ）に示す構造を得る。
しかる後、パッシベーション膜７の開口、ソース電極４、ドレイン電極５、ゲート電極６と接続される配線の形成等の諸工程を経て、本例によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
しかる後、パッシベーション膜７の開口、ソース電極４、ドレイン電極５、ゲート電極６と接続される配線の形成等の諸工程を経て、本例によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
以上説明したように、本例によれば、ｐ−ＧａＮの薄いキャップ層２ｄを用いるも、応答速度が速く、ピンチオフ不良等のデバイス特性の劣化を抑止して安定なノーマリオフ動作が得られる信頼性の高い高耐圧のショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
（第２の実施形態）
本実施形態では、化合物半導体装置として、ＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
図６は、第２の実施形態によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程に示す概略断面図である。
（第２の実施形態）
本実施形態では、化合物半導体装置として、ＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
図６は、第２の実施形態によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程に示す概略断面図である。
本実施形態では、先ず、第１の実施形態と同様に、図１（ａ）〜図２（ａ）の諸工程を順次行う。
続いて、図６（ａ）に示すように、ゲート絶縁膜２１を形成する。
詳細には、キャップ層２ｄを覆うように、化合物半導体積層構造２上に絶縁材料として例えばＡｌ2Ｏ3を堆積する。Ａｌ2Ｏ3は、例えば原子層堆積法（Atomic Layer Deposition：ＡＬＤ法）により、ＴＭＡガス及びＯ3を交互に供給して、膜厚２ｎｍ〜２００ｎｍ程度、ここでは例えば１０ｎｍ程度に堆積する。これにより、ゲート絶縁膜２１が形成される。
続いて、図６（ａ）に示すように、ゲート絶縁膜２１を形成する。
詳細には、キャップ層２ｄを覆うように、化合物半導体積層構造２上に絶縁材料として例えばＡｌ2Ｏ3を堆積する。Ａｌ2Ｏ3は、例えば原子層堆積法（Atomic Layer Deposition：ＡＬＤ法）により、ＴＭＡガス及びＯ3を交互に供給して、膜厚２ｎｍ〜２００ｎｍ程度、ここでは例えば１０ｎｍ程度に堆積する。これにより、ゲート絶縁膜２１が形成される。
なお、Ａｌ2Ｏ3の堆積は、ＡＬＤ法の代わりに、例えばプラズマＣＶＤ法又はスパッタ法等で行うようにしても良い。また、Ａｌ2Ｏ3を堆積する代わりに、Ａｌの窒化物又は酸窒化物を用いても良い。それ以外にも、Ｓｉ，Ｈｆ，Ｚｒ，Ｔｉ，Ｔａ，Ｗの酸化物、窒化物又は酸窒化物、或いはこれらから適宜に選択して多層に堆積して、ゲート絶縁膜を形成しても良い。
続いて、図６（ｂ）に示すように、ゲート電極２２を形成する。
詳細には、先ず、ゲート電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストをゲート絶縁膜２１上に塗布し、リソグラフィーによりゲート絶縁膜２１のキャップ層２ｄ上に相当する部分を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
詳細には、先ず、ゲート電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストをゲート絶縁膜２１上に塗布し、リソグラフィーによりゲート絶縁膜２１のキャップ層２ｄ上に相当する部分を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電極材料として、例えばＮｉ／Ａｕを、例えば蒸着法により、ゲート絶縁膜２１のキャップ層２ｄ上に相当する部分を露出させる開口内を含むレジストマスク上に堆積する。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＮｉ／Ａｕを除去する。以上により、ゲート絶縁膜２１のキャップ層２ｄ上に相当する部分上にゲート電極２２が形成される。
続いて、図６（ｃ）に示すように、パッシベーション膜２３を形成する。
詳細には、ゲート電極２１を覆うように、ゲート絶縁膜２１上に、絶縁膜、ここでは単層のシリコン窒化膜（ＳｉＮ膜）をプラズマＣＶＤ法により例えば１００ｎｍ程度の厚みに堆積する。これにより、パッシベーション膜２３が形成される。パッシベーション膜２３は、単層のＳｉＮ膜の代わりに、単層のシリコン酸化膜（ＳｉＯ膜）、単層のシリコン酸窒化膜（ＳｉＯＮ膜）、又は単層のアルミニウム酸化膜（ＡｌＮ膜）を形成しても良い。ＳｉＮ膜、ＳｉＯ膜、ＳｉＯＮ膜及びＡｌＮ膜から選ばれたいずれか２層以上の積層膜に形成しても好適である。
詳細には、ゲート電極２１を覆うように、ゲート絶縁膜２１上に、絶縁膜、ここでは単層のシリコン窒化膜（ＳｉＮ膜）をプラズマＣＶＤ法により例えば１００ｎｍ程度の厚みに堆積する。これにより、パッシベーション膜２３が形成される。パッシベーション膜２３は、単層のＳｉＮ膜の代わりに、単層のシリコン酸化膜（ＳｉＯ膜）、単層のシリコン酸窒化膜（ＳｉＯＮ膜）、又は単層のアルミニウム酸化膜（ＡｌＮ膜）を形成しても良い。ＳｉＮ膜、ＳｉＯ膜、ＳｉＯＮ膜及びＡｌＮ膜から選ばれたいずれか２層以上の積層膜に形成しても好適である。
しかる後、パッシベーション膜２３及びゲート絶縁膜２２の開口、ソース電極４、ドレイン電極５、ゲート電極２１と接続される配線の形成等の諸工程を経て、本実施形態によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
以上説明したように、本実施形態によれば、ｐ−ＧａＮの薄いキャップ層２ｄを用いるも、応答速度が速く、ピンチオフ不良等のデバイス特性の劣化を抑止して安定なノーマリオフ動作が得られる信頼性の高い高耐圧のＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
（第３の実施形態）
本実施形態では、第１の実施形態及びその変形例、第２の実施形態から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを適用した電源装置を開示する。
図７は、第３の実施形態による電源装置の概略構成を示す結線図である。
本実施形態では、第１の実施形態及びその変形例、第２の実施形態から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを適用した電源装置を開示する。
図７は、第３の実施形態による電源装置の概略構成を示す結線図である。
本実施形態による電源装置は、高圧の一次側回路３１及び低圧の二次側回路３２と、一次側回路３１と二次側回路３２との間に配設されるトランス３３とを備えて構成される。
一次側回路３１は、交流電源３４と、いわゆるブリッジ整流回路３５と、複数（ここでは４つ）のスイッチング素子３６ａ，３６ｂ，３６ｃ，３６ｄとを備えて構成される。また、ブリッジ整流回路３５は、スイッチング素子３６ｅを有している。
二次側回路２２は、複数（ここでは３つ）のスイッチング素子３７ａ，３７ｂ，３７ｃを備えて構成される。
一次側回路３１は、交流電源３４と、いわゆるブリッジ整流回路３５と、複数（ここでは４つ）のスイッチング素子３６ａ，３６ｂ，３６ｃ，３６ｄとを備えて構成される。また、ブリッジ整流回路３５は、スイッチング素子３６ｅを有している。
二次側回路２２は、複数（ここでは３つ）のスイッチング素子３７ａ，３７ｂ，３７ｃを備えて構成される。
本実施形態では、一次側回路３１のスイッチング素子３６ａ，３６ｂ，３６ｃ，３６ｄ，３６ｅが、第１の実施形態及びその変形例、第２の実施形態から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴとされている。一方、二次側回路３２のスイッチング素子３７ａ，３７ｂ，３７ｃは、シリコンを用いた通常のＭＩＳ・ＦＥＴとされている。
本実施形態では、ｐ−ＧａＮの薄いキャップ層２ｄを用いるも、応答速度が速く、ピンチオフ不良等のデバイス特性の劣化を抑止して安定なノーマリオフ動作が得られる信頼性の高い高耐圧のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを、高圧回路に適用する。これにより、信頼性の高い大電力の電源回路が実現する。
（第４の実施形態）
本実施形態では、第１の実施形態及びその変形例、第２の実施形態から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを適用した高周波増幅器を開示する。
図８は、第４の実施形態による高周波増幅器の概略構成を示す結線図である。
本実施形態では、第１の実施形態及びその変形例、第２の実施形態から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを適用した高周波増幅器を開示する。
図８は、第４の実施形態による高周波増幅器の概略構成を示す結線図である。
本実施形態による高周波増幅器は、ディジタル・プレディストーション回路４１と、ミキサー４２ａ，４２ｂと、パワーアンプ４３とを備えて構成される。
ディジタル・プレディストーション回路４１は、入力信号の非線形歪みを補償するものである。ミキサー４２ａは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。パワーアンプ４３は、交流信号とミキシングされた入力信号を増幅するものであり、第１の実施形態及びその変形例、第２の実施形態から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを有している。なお図８では、例えばスイッチの切り替えにより、出力側の信号をミキサー４２ｂで交流信号とミキシングしてディジタル・プレディストーション回路４１に送出できる構成とされている。
ディジタル・プレディストーション回路４１は、入力信号の非線形歪みを補償するものである。ミキサー４２ａは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。パワーアンプ４３は、交流信号とミキシングされた入力信号を増幅するものであり、第１の実施形態及びその変形例、第２の実施形態から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを有している。なお図８では、例えばスイッチの切り替えにより、出力側の信号をミキサー４２ｂで交流信号とミキシングしてディジタル・プレディストーション回路４１に送出できる構成とされている。
本実施形態では、ｐ−ＧａＮの薄いキャップ層２ｄを用いるも、応答速度が速く、ピンチオフ不良等のデバイス特性の劣化を抑止して安定なノーマリオフ動作が得られる信頼性の高い高耐圧のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを、高周波増幅器に適用する。これにより、信頼性の高い高耐圧の高周波増幅器が実現する。
（他の実施形態）
第１〜第４の実施形態では、化合物半導体装置としてＡｌＧａＮ／ＧａＮ・ＨＥＭＴを例示した。化合物半導体装置としては、ＡｌＧａＮ／ＧａＮ・ＨＥＭＴ以外にも、以下のようなＨＥＭＴに適用できる。
第１〜第４の実施形態では、化合物半導体装置としてＡｌＧａＮ／ＧａＮ・ＨＥＭＴを例示した。化合物半導体装置としては、ＡｌＧａＮ／ＧａＮ・ＨＥＭＴ以外にも、以下のようなＨＥＭＴに適用できる。
・その他のＨＥＭＴ例１
本例では、化合物半導体装置として、ＩｎＡｌＮ／ＧａＮ・ＨＥＭＴを開示する。
ＩｎＡｌＮとＧａＮは、組成によって格子定数を近くすることが可能な化合物半導体である。この場合、上記した第１〜第４の実施形態では、電子走行層がｉ−ＧａＮ、中間層がＡｌＮ、電子供給層がｎ−ＩｎＡｌＮ、キャップ層がｐ−ＧａＮで形成される。また、この場合のピエゾ分極がほとんど発生しないため、２次元電子ガスは主にＩｎＡｌＮの自発分極により発生する。
本例では、化合物半導体装置として、ＩｎＡｌＮ／ＧａＮ・ＨＥＭＴを開示する。
ＩｎＡｌＮとＧａＮは、組成によって格子定数を近くすることが可能な化合物半導体である。この場合、上記した第１〜第４の実施形態では、電子走行層がｉ−ＧａＮ、中間層がＡｌＮ、電子供給層がｎ−ＩｎＡｌＮ、キャップ層がｐ−ＧａＮで形成される。また、この場合のピエゾ分極がほとんど発生しないため、２次元電子ガスは主にＩｎＡｌＮの自発分極により発生する。
本例によれば、上述したＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様に、薄いキャップ層を用いるも、応答速度が速く、ピンチオフ不良等のデバイス特性の劣化を抑止して安定なノーマリオフ動作を実現する信頼性の高い高耐圧のＩｎＡｌＮ／ＧａＮ・ＨＥＭＴが実現する。
・その他のＨＥＭＴ例２
本例では、化合物半導体装置として、ＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
ＧａＮとＩｎＡｌＧａＮは、後者の方が前者よりも組成によって格子定数を小さくすることができる化合物半導体である。この場合、上記した第１〜第４の実施形態では、電子走行層がｉ−ＧａＮ、中間層がｉ−ＩｎＡｌＧａＮ、電子供給層がｎ−ＩｎＡｌＧａＮ、キャップ層がｐ−ＧａＮで形成される。
本例では、化合物半導体装置として、ＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
ＧａＮとＩｎＡｌＧａＮは、後者の方が前者よりも組成によって格子定数を小さくすることができる化合物半導体である。この場合、上記した第１〜第４の実施形態では、電子走行層がｉ−ＧａＮ、中間層がｉ−ＩｎＡｌＧａＮ、電子供給層がｎ−ＩｎＡｌＧａＮ、キャップ層がｐ−ＧａＮで形成される。
本例によれば、上述したＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様に、薄いキャップ層を用いるも、応答速度が速く、ピンチオフ不良等のデバイス特性の劣化を抑止して安定なノーマリオフ動作を実現する信頼性の高い高耐圧のＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
化合物半導体装置としては、その他、窒化物半導体として、ＡｌＮ及びＩｎＮの一方又は双方、これらとＧａＮとの混晶からなるものを用いても良い。
以下、化合物半導体装置及びその製造方法、並びに電源装置及び高周波増幅器の諸態様を付記としてまとめて記載する。
（付記１）電子走行層と、
前記電子走行層の上方に形成された電子供給層と、
前記電子供給層の上方に形成されたキャップ層と
を含み、
前記キャップ層は、前記電子走行層及び前記電子供給層と分極が同方向である第１の結晶と、前記電子走行層及び前記電子供給層と分極が逆方向である第２の結晶とが混在することを特徴とする化合物半導体装置。
前記電子走行層の上方に形成された電子供給層と、
前記電子供給層の上方に形成されたキャップ層と
を含み、
前記キャップ層は、前記電子走行層及び前記電子供給層と分極が同方向である第１の結晶と、前記電子走行層及び前記電子供給層と分極が逆方向である第２の結晶とが混在することを特徴とする化合物半導体装置。
（付記２）前期電子走行層と電子供給層は結晶成長面が（０００１）面であり、
前記キャップ層は、結晶成長面が（０００１）の前記第１の結晶と、結晶成長面が（０００−１）の前記第２の結晶とが混在することを特徴とする付記１に記載の化合物半導体装置。
前記キャップ層は、結晶成長面が（０００１）の前記第１の結晶と、結晶成長面が（０００−１）の前記第２の結晶とが混在することを特徴とする付記１に記載の化合物半導体装置。
（付記３）前記キャップ層は、前記電子供給層の上方における所定部分に局在することを特徴とする付記１又は２に記載の化合物半導体装置。
（付記４）前記キャップ層上に形成された電極を更に含むことを特徴とする付記１〜３のいずれか１項に記載の化合物半導体装置。
（付記５）前記キャップ層は、ｐ型ドーパントを含有することを特徴とする付記１〜４のいずれか１項に記載の化合物半導体装置。
（付記６）前記第２の結晶は、逆三角形状に形成されていることを特徴とする付記１〜５のいずれか１項に記載の化合物半導体装置。
（付記７）電子走行層を形成する工程と、
前記電子走行層の上方に電子供給層を形成する工程と、
前記電子供給層の上方に、前記電子走行層及び前記電子供給層と分極が同方向である第１の結晶と、前記電子走行層及び前記電子供給層と分極が逆方向である第２の結晶とが混在するキャップ層を形成する工程と
を含むことを特徴とする化合物半導体装置の製造方法。
前記電子走行層の上方に電子供給層を形成する工程と、
前記電子供給層の上方に、前記電子走行層及び前記電子供給層と分極が同方向である第１の結晶と、前記電子走行層及び前記電子供給層と分極が逆方向である第２の結晶とが混在するキャップ層を形成する工程と
を含むことを特徴とする化合物半導体装置の製造方法。
（付記８）前期電子走行層と電子供給層は結晶成長面が（０００１）面であり、
前記キャップ層は、結晶成長面が（０００１）の前記第１の結晶と、結晶成長面が（０００−１）の前記第２の結晶とが混在することを特徴とする付記７に記載の化合物半導体装置の製造方法。
前記キャップ層は、結晶成長面が（０００１）の前記第１の結晶と、結晶成長面が（０００−１）の前記第２の結晶とが混在することを特徴とする付記７に記載の化合物半導体装置の製造方法。
（付記９）前記キャップ層を、前記電子供給層の上方における所定部分に局在するように形成することを特徴とする付記７又は８に記載の化合物半導体装置の製造方法。
（付記１０）前記キャップ層上に電極を形成する工程を更に含むことを特徴とする付記７〜９のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１１）前記キャップ層上に電極層を形成し、前記電極層及び前記キャップ層を同時加工し、前記キャップ層を前記電子供給層の上方における所定部分に局在させると共に、前記キャップ層上に電極を形成する工程を更に含むことを特徴とする付記９に記載の化合物半導体装置の製造方法。
（付記１２）前記キャップ層は、ｐ型ドーパントを含有することを特徴とする付記７〜１１のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１３）前記第２の結晶は、逆三角形状に形成されることを特徴とする付記７〜１２のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１４）変圧器と、前記変圧器を挟んで高圧回路及び低圧回路とを備えた電源回路であって、
前記高圧回路はトランジスタを有しており、
前記トランジスタは、
電子走行層と、
前記電子走行層の上方に形成された電子供給層と、
前記電子供給層の上方に形成されたキャップ層と
を含み、
前記キャップ層は、前記電子走行層及び前記電子供給層と分極が同方向である第１の結晶と、前記電子走行層及び前記電子供給層と分極が逆方向である第２の結晶とが混在することを特徴とする電源回路。
前記高圧回路はトランジスタを有しており、
前記トランジスタは、
電子走行層と、
前記電子走行層の上方に形成された電子供給層と、
前記電子供給層の上方に形成されたキャップ層と
を含み、
前記キャップ層は、前記電子走行層及び前記電子供給層と分極が同方向である第１の結晶と、前記電子走行層及び前記電子供給層と分極が逆方向である第２の結晶とが混在することを特徴とする電源回路。
（付記１５）入力した高周波電圧を増幅して出力する高周波増幅器であって、
トランジスタを有しており、
前記トランジスタは、
電子走行層と、
前記電子走行層の上方に形成された電子供給層と、
前記電子供給層の上方に形成されたキャップ層と
を含み、
前記キャップ層は、前記電子走行層及び前記電子供給層と分極が同方向である第１の結晶と、前記電子走行層及び前記電子供給層と分極が逆方向である第２の結晶とが混在することを特徴とする高周波増幅器。
トランジスタを有しており、
前記トランジスタは、
電子走行層と、
前記電子走行層の上方に形成された電子供給層と、
前記電子供給層の上方に形成されたキャップ層と
を含み、
前記キャップ層は、前記電子走行層及び前記電子供給層と分極が同方向である第１の結晶と、前記電子走行層及び前記電子供給層と分極が逆方向である第２の結晶とが混在することを特徴とする高周波増幅器。
１ Ｓｉ基板
２ 化合物半導体積層構造
２ａ 電子走行層
２ｂ 中間層
２ｃ 電子供給層
２ｄ キャップ層
２ｄ1 第１の結晶
２ｄ2 第２の結晶
３ 素子分離構造
４ ソース電極
５ ドレイン電極
６，２３ パッシベーション膜
７，１２，２２ ゲート電極
１１ 電極膜
２１ ゲート絶縁膜
３１ 一次側回路
３２ 二次側回路
３３ トランス
３４ 交流電源
３５ ブリッジ整流回路
３６ａ，３６ｂ，３６ｃ，３６ｄ，３６ｅ，３７ａ，３７ｂ，３７ｃ スイッチング素子
４１ ディジタル・プレディストーション回路
４２ａ，４２ｂ ミキサー
４３ パワーアンプ
２ 化合物半導体積層構造
２ａ 電子走行層
２ｂ 中間層
２ｃ 電子供給層
２ｄ キャップ層
２ｄ1 第１の結晶
２ｄ2 第２の結晶
３ 素子分離構造
４ ソース電極
５ ドレイン電極
６，２３ パッシベーション膜
７，１２，２２ ゲート電極
１１ 電極膜
２１ ゲート絶縁膜
３１ 一次側回路
３２ 二次側回路
３３ トランス
３４ 交流電源
３５ ブリッジ整流回路
３６ａ，３６ｂ，３６ｃ，３６ｄ，３６ｅ，３７ａ，３７ｂ，３７ｃ スイッチング素子
４１ ディジタル・プレディストーション回路
４２ａ，４２ｂ ミキサー
４３ パワーアンプ
Claims (10)
- 電子走行層と、
前記電子走行層の上方に形成された電子供給層と、
前記電子供給層の上方に形成されたキャップ層と
を含み、
前記キャップ層は、前記電子走行層及び前記電子供給層と分極が同方向である第１の結晶と、前記電子走行層及び前記電子供給層と分極が逆方向である第２の結晶とが混在することを特徴とする化合物半導体装置。 - 前期電子走行層と電子供給層は結晶成長面が（０００１）面であり、
前記キャップ層は、結晶成長面が（０００１）の前記第１の結晶と、結晶成長面が（０００−１）の前記第２の結晶とが混在することを特徴とする請求項１に記載の化合物半導体装置。 - 前記キャップ層は、前記電子供給層の上方における所定部分に局在することを特徴とする請求項１又は２に記載の化合物半導体装置。
- 前記キャップ層上に形成された電極を更に含むことを特徴とする請求項１〜３のいずれか１項に記載の化合物半導体装置。
- 前記キャップ層は、ｐ型ドーパントを含有することを特徴とする請求項１〜４のいずれか１項に記載の化合物半導体装置。
- 電子走行層を形成する工程と、
前記電子走行層の上方に電子供給層を形成する工程と、
前記電子供給層の上方に、前記電子走行層及び前記電子供給層と分極が同方向である第１の結晶と、前記電子走行層及び前記電子供給層と分極が逆方向である第２の結晶とが混在するキャップ層を形成する工程と
を含むことを特徴とする化合物半導体装置の製造方法。 - 前期電子走行層と電子供給層は結晶成長面が（０００１）面であり、
前記キャップ層は、結晶成長面が（０００１）の前記第１の結晶と、結晶成長面が（０００−１）の前記第２の結晶とが混在することを特徴とする請求項６に記載の化合物半導体装置の製造方法。 - 前記キャップ層を、前記電子供給層の上方における所定部分に局在するように形成することを特徴とする請求項６又は７に記載の化合物半導体装置の製造方法。
- 前記キャップ層上に電極層を形成し、前記電極層及び前記キャップ層を同時加工し、前記キャップ層を前記電子供給層の上方における所定部分に局在させると共に、前記キャップ層上に電極を形成する工程を更に含むことを特徴とする請求項８に記載の化合物半導体装置の製造方法。
- 前記キャップ層は、ｐ型ドーパントを含有することを特徴とする請求項６〜９のいずれか１項に記載の化合物半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011214724A JP5825017B2 (ja) | 2011-09-29 | 2011-09-29 | 化合物半導体装置及びその製造方法 |
| US13/551,775 US8669592B2 (en) | 2011-09-29 | 2012-07-18 | Compound semiconductor device and method for fabricating the same |
| TW101126025A TWI469343B (zh) | 2011-09-29 | 2012-07-19 | 化合物半導體裝置及其製造方法 |
| CN201210264652.7A CN103035696B (zh) | 2011-09-29 | 2012-07-27 | 化合物半导体器件和用于制造化合物半导体器件的方法 |
| KR1020120083025A KR101365302B1 (ko) | 2011-09-29 | 2012-07-30 | 화합물 반도체 장치 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011214724A JP5825017B2 (ja) | 2011-09-29 | 2011-09-29 | 化合物半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013074281A true JP2013074281A (ja) | 2013-04-22 |
| JP5825017B2 JP5825017B2 (ja) | 2015-12-02 |
Family
ID=47991786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011214724A Expired - Fee Related JP5825017B2 (ja) | 2011-09-29 | 2011-09-29 | 化合物半導体装置及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8669592B2 (ja) |
| JP (1) | JP5825017B2 (ja) |
| KR (1) | KR101365302B1 (ja) |
| CN (1) | CN103035696B (ja) |
| TW (1) | TWI469343B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015185733A (ja) * | 2014-03-25 | 2015-10-22 | トヨタ自動車株式会社 | 半導体の表面・界面準位を評価する方法 |
| JP2015204425A (ja) * | 2014-04-16 | 2015-11-16 | 日本電信電話株式会社 | 電界効果トランジスタおよびその製造方法 |
| JP2018160668A (ja) * | 2017-03-23 | 2018-10-11 | ローム株式会社 | 窒化物半導体装置 |
| US11769825B2 (en) | 2016-08-24 | 2023-09-26 | Rohm Co., Ltd. | Nitride semiconductor device and nitride semiconductor package |
| JP2024511559A (ja) * | 2021-02-25 | 2024-03-14 | フラウンホーファー－ゲゼルシャフト・ツール・フェルデルング・デル・アンゲヴァンテン・フォルシュング・アインゲトラーゲネル・フェライン | 電子部品、電子部品の制御方法、及び電子部品の製造方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6054620B2 (ja) * | 2012-03-29 | 2016-12-27 | トランスフォーム・ジャパン株式会社 | 化合物半導体装置及びその製造方法 |
| JP6087552B2 (ja) * | 2012-09-21 | 2017-03-01 | トランスフォーム・ジャパン株式会社 | 化合物半導体装置及びその製造方法 |
| JP6064483B2 (ja) * | 2012-09-21 | 2017-01-25 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| US9425301B2 (en) | 2014-04-30 | 2016-08-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Sidewall passivation for HEMT devices |
| US9601608B2 (en) | 2014-11-13 | 2017-03-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure for a gallium nitride (GaN) high electron mobility transistor |
| WO2020191628A1 (zh) * | 2019-03-26 | 2020-10-01 | 苏州晶湛半导体有限公司 | 一种半导体结构及其制造方法 |
| CN110429132B (zh) * | 2019-08-16 | 2023-05-09 | 广东省半导体产业技术研究院 | 栅极结构、栅极结构的制造方法和增强型半导体器件 |
| CN110518068A (zh) * | 2019-08-30 | 2019-11-29 | 重庆邮电大学 | 一种具有p-GaN栅结构的常关型InAlN/GaN HMET器件及其制备方法 |
| CN112687733B (zh) * | 2020-12-21 | 2022-09-16 | 广东省科学院半导体研究所 | 一种增强型功率器件及其制作方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3988018B2 (ja) * | 2001-01-18 | 2007-10-10 | ソニー株式会社 | 結晶膜、結晶基板および半導体装置 |
| CN1138025C (zh) * | 2001-12-13 | 2004-02-11 | 南京大学 | 一种控制氮化镓(GaN)极性的方法 |
| JP2007103778A (ja) | 2005-10-06 | 2007-04-19 | Mitsubishi Electric Corp | 電界効果型トランジスタ |
| JP5468768B2 (ja) | 2008-12-05 | 2014-04-09 | パナソニック株式会社 | 電界効果トランジスタ及びその製造方法 |
| JP5396911B2 (ja) | 2009-02-25 | 2014-01-22 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| JP5577681B2 (ja) * | 2009-11-30 | 2014-08-27 | 住友電気工業株式会社 | 半導体装置 |
| KR101774933B1 (ko) * | 2010-03-02 | 2017-09-06 | 삼성전자 주식회사 | 듀얼 디플리션을 나타내는 고 전자 이동도 트랜지스터 및 그 제조방법 |
-
2011
- 2011-09-29 JP JP2011214724A patent/JP5825017B2/ja not_active Expired - Fee Related
-
2012
- 2012-07-18 US US13/551,775 patent/US8669592B2/en not_active Expired - Fee Related
- 2012-07-19 TW TW101126025A patent/TWI469343B/zh not_active IP Right Cessation
- 2012-07-27 CN CN201210264652.7A patent/CN103035696B/zh not_active Expired - Fee Related
- 2012-07-30 KR KR1020120083025A patent/KR101365302B1/ko not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015185733A (ja) * | 2014-03-25 | 2015-10-22 | トヨタ自動車株式会社 | 半導体の表面・界面準位を評価する方法 |
| JP2015204425A (ja) * | 2014-04-16 | 2015-11-16 | 日本電信電話株式会社 | 電界効果トランジスタおよびその製造方法 |
| US11769825B2 (en) | 2016-08-24 | 2023-09-26 | Rohm Co., Ltd. | Nitride semiconductor device and nitride semiconductor package |
| JP2018160668A (ja) * | 2017-03-23 | 2018-10-11 | ローム株式会社 | 窒化物半導体装置 |
| JP7308593B2 (ja) | 2017-03-23 | 2023-07-14 | ローム株式会社 | 窒化物半導体装置 |
| JP2024511559A (ja) * | 2021-02-25 | 2024-03-14 | フラウンホーファー－ゲゼルシャフト・ツール・フェルデルング・デル・アンゲヴァンテン・フォルシュング・アインゲトラーゲネル・フェライン | 電子部品、電子部品の制御方法、及び電子部品の製造方法 |
| JP7648784B2 (ja) | 2021-02-25 | 2025-03-18 | フラウンホーファー－ゲゼルシャフト・ツール・フェルデルング・デル・アンゲヴァンテン・フォルシュング・アインゲトラーゲネル・フェライン | 電子部品、電子部品の制御方法、及び電子部品の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI469343B (zh) | 2015-01-11 |
| US8669592B2 (en) | 2014-03-11 |
| TW201314893A (zh) | 2013-04-01 |
| US20130082360A1 (en) | 2013-04-04 |
| KR20130035172A (ko) | 2013-04-08 |
| JP5825017B2 (ja) | 2015-12-02 |
| KR101365302B1 (ko) | 2014-02-19 |
| CN103035696B (zh) | 2015-09-16 |
| CN103035696A (zh) | 2013-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5825017B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JP5953706B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JP6085442B2 (ja) | 化合物半導体装置及びその製造方法 | |
| US9035353B2 (en) | Compound semiconductor device comprising electrode above compound semiconductor layer and method of manufacturing the same | |
| JP5950643B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JP5672868B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JP5765171B2 (ja) | 化合物半導体装置の製造方法 | |
| JP2014072397A (ja) | 化合物半導体装置及びその製造方法 | |
| JP6880406B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JP2012124438A (ja) | 化合物半導体装置及びその製造方法 | |
| JP2014063928A (ja) | 化合物半導体装置及びその製造方法 | |
| JP2014072377A (ja) | 化合物半導体装置及びその製造方法 | |
| JP2014072387A (ja) | 化合物半導体装置及びその製造方法 | |
| US10600901B2 (en) | Compound semiconductor device and manufacturing method thereof | |
| JP2014027187A (ja) | 化合物半導体装置及びその製造方法 | |
| JP2014110393A (ja) | 化合物半導体装置及びその製造方法 | |
| US20140084345A1 (en) | Compound semiconductor device and method of manufacturing the same | |
| JP6236919B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JP2016086125A (ja) | 化合物半導体装置及びその製造方法 | |
| JP2014197644A (ja) | 化合物半導体装置及びその製造方法 | |
| JP6163956B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JP2018198255A (ja) | 化合物半導体装置及びその製造方法 | |
| JP6350599B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JP6561610B2 (ja) | 化合物半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140603 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150311 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150317 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150515 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150915 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150928 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5825017 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |