[go: up one dir, main page]

JP2013074249A - Semiconductor package, and method for manufacturing semiconductor package - Google Patents

Semiconductor package, and method for manufacturing semiconductor package Download PDF

Info

Publication number
JP2013074249A
JP2013074249A JP2011214353A JP2011214353A JP2013074249A JP 2013074249 A JP2013074249 A JP 2013074249A JP 2011214353 A JP2011214353 A JP 2011214353A JP 2011214353 A JP2011214353 A JP 2011214353A JP 2013074249 A JP2013074249 A JP 2013074249A
Authority
JP
Japan
Prior art keywords
semiconductor package
conductor
frequency
frequency substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011214353A
Other languages
Japanese (ja)
Inventor
Yoshiaki Morino
芳昭 森野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2011214353A priority Critical patent/JP2013074249A/en
Publication of JP2013074249A publication Critical patent/JP2013074249A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H10W72/5445
    • H10W74/00

Landscapes

  • Amplifiers (AREA)
  • Microwave Amplifiers (AREA)

Abstract

【課題】高周波電力増幅器の汎用性を確保しつつ、低コスト化及び小型化が可能な半導体パッケージ(P)を提供すること。
【解決手段】接地導体(131)と、前記接地導体(131)の上部に設けられた2層の高周波基板(130)と、上層の前記高周波基板(130)を挟むように設けられた一対の導体(134)と、を含む、半導体パッケージ(P)が提供される。また、この半導体パッケージ(P)を含む高周波電力増幅器(100)が提供される。
【選択図】図4
A semiconductor package (P) capable of reducing cost and size while ensuring versatility of a high-frequency power amplifier.
A pair of high-frequency substrates (130) provided between a ground conductor (131), a two-layer high-frequency substrate (130) provided on the ground conductor (131), and an upper layer of the high-frequency substrate (130). A semiconductor package (P) is provided that includes a conductor (134). In addition, a high frequency power amplifier (100) including the semiconductor package (P) is provided.
[Selection] Figure 4

Description

本発明は、半導体パッケージ、及び半導体パッケージの製造方法に関する。   The present invention relates to a semiconductor package and a method for manufacturing a semiconductor package.

無線通信の分野においては、無線周波数の有効活用、情報通信の高速化及び大容量化への要望から、周波数の高周波化及び低歪化が進められている。また、通信機器の消費電力低減への要望から、低消費電力化が望まれている。こうした事情から、無線通信システムや、無線通信システムに用いられる電力増幅モジュールの高機能化(高周波化、低歪化、低消費電力化)が求められている。こうした無線通信システムに用いられる電力増幅モジュールについては、例えば、下記の特許文献1〜3に記載がある。   In the field of wireless communication, higher frequency and lower distortion of frequency are being promoted from the demand for effective use of radio frequency, higher speed of information communication, and higher capacity. In addition, a reduction in power consumption is desired because of demands for reducing power consumption of communication devices. Under such circumstances, high functionality (high frequency, low distortion, low power consumption) of a wireless communication system and a power amplification module used in the wireless communication system is required. About the power amplification module used for such a radio | wireless communications system, there exists description in the following patent documents 1-3, for example.

特開2009−165037号公報JP 2009-165037 A 特開2005−303771号公報JP 2005-303771 A 特開2008−112810号公報JP 2008-112810 A

一般に、高出力電力が必要とされる場合、電力増幅モジュールには、複数の電力増幅器(半導体装置)が搭載される。こうした電力増幅モジュールは、複数の電力増幅器で増幅された電力を合成することで高出力電力を得る仕組みとなっている。また、上記の特許文献1及び2に記載の電力増幅モジュールは、上記のような高機能化を図るため、複数の電力増幅器を搭載するだけでなく、位相や振幅を調整する回路を搭載しており、ドハティアンプやプッシュプルアンプのような機能を実現している。また、上記の特許文献3に記載の電力増幅モジュールは、電力増幅器の性能を引き出すために電力増幅素子を収納する半導体パッケージの構成にも工夫を凝らしている。   In general, when high output power is required, a plurality of power amplifiers (semiconductor devices) are mounted on the power amplification module. Such a power amplification module has a mechanism for obtaining high output power by combining power amplified by a plurality of power amplifiers. In addition, the power amplification modules described in Patent Documents 1 and 2 above are equipped with not only a plurality of power amplifiers but also a circuit for adjusting the phase and amplitude in order to achieve the high functionality as described above. It realizes functions like Doherty amplifier and push-pull amplifier. Further, the power amplification module described in Patent Document 3 described above is also devised for the configuration of a semiconductor package that houses a power amplification element in order to extract the performance of the power amplifier.

しかしながら、ドハティアンプやプッシュプルアンプなどの異なる動作をする電力増幅器を複数搭載し、複数の電力増幅器で増幅された電力を合成するような回路構成にすると、回路基板の面積が大きくなってしまうという問題がある。ドハティアンプやプッシュプルアンプは、それぞれ電力増幅器の位相を位相変換回路にて変換して動作させるのであるが、例えば、上記の特許文献2に記載の電力増幅モジュールの場合、半導体パッケージ内に位相変換回路も組み込んでしまっている。このような半導体パッケージの構成にすると、汎用性が低下するばかりか、高コストになってしまうという問題がある。   However, if multiple power amplifiers that operate differently, such as Doherty amplifiers and push-pull amplifiers, are installed and the circuit configuration is such that the power amplified by the multiple power amplifiers is combined, the area of the circuit board will increase. There's a problem. The Doherty amplifier and the push-pull amplifier each operate by converting the phase of the power amplifier by the phase conversion circuit. For example, in the case of the power amplification module described in Patent Document 2, the phase conversion is performed in the semiconductor package. The circuit has also been incorporated. When such a semiconductor package configuration is used, there is a problem that versatility is reduced and the cost is increased.

そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、電力増幅器の汎用性を確保しつつ、低コスト化及び小型化が可能な、新規かつ改良された半導体パッケージ、及び半導体パッケージの製造方法を提供することにある。   Therefore, the present invention has been made in view of the above problems, and an object of the present invention is a new and improved device capable of reducing the cost and size while ensuring the versatility of the power amplifier. Another object is to provide a semiconductor package and a method for manufacturing the semiconductor package.

上記課題を解決するために、本発明のある観点によれば、接地導体と、前記接地導体の上部に設けられた2層の高周波基板と、上層の前記高周波基板を挟むように設けられた一対の導体と、を含む、半導体パッケージが提供される。   In order to solve the above-described problem, according to one aspect of the present invention, a ground conductor, a two-layer high-frequency substrate provided on the ground conductor, and a pair provided so as to sandwich the upper-layer high-frequency substrate. A semiconductor package is provided.

また、上記の半導体パッケージは、上層の前記高周波基板を挟むように設けられた前記一対の導体のそれぞれに接続された一対の接続端子と、下層の前記高周波基板に接して設けられた他方の前記導体とワイヤを介して接続された整合回路基板と、前記整合回路基板とワイヤを介して接続された半導体素子と、をさらに含んでいてもよい。   The semiconductor package includes a pair of connection terminals connected to each of the pair of conductors provided so as to sandwich the high-frequency substrate in the upper layer, and the other of the pair of contact terminals provided in contact with the high-frequency substrate in the lower layer. It may further include a matching circuit board connected to the conductor via a wire, and a semiconductor element connected to the matching circuit board via a wire.

また、前記接続端子は、前記半導体パッケージの外部にある位相変換回路に接続されていてもよい。   Further, the connection terminal may be connected to a phase conversion circuit outside the semiconductor package.

また、上記の半導体パッケージは、一対の前記半導体素子を含んでいてもよい。さらに、前記各半導体素子に対応して、前記2層の高周波基板、前記一対の導体、前記一対の接続端子、及び前記整合回路基板がそれぞれ設けられていてもよい。   The semiconductor package may include a pair of the semiconductor elements. Further, the two-layer high-frequency substrate, the pair of conductors, the pair of connection terminals, and the matching circuit substrate may be provided for each of the semiconductor elements.

また、前記半導体パッケージは、ドハティアンプ及び/又はプッシュプルアンプの一部を成す電力増幅器であってもよい。   The semiconductor package may be a power amplifier that forms part of a Doherty amplifier and / or a push-pull amplifier.

また、上記課題を解決するために、本発明の別の観点によれば、下層の高周波基板上に第1の導体を設置する工程と、前記第1の導体上に上層の高周波基板を設置する工程と、前記上層の高周波基板上に第2の導体を設置する工程と、前記下層の高周波基板を接地導体と接続する工程と、を含む、半導体パッケージの製造方法が提供される。   In order to solve the above-mentioned problem, according to another aspect of the present invention, a step of installing a first conductor on a lower-layer high-frequency substrate, and an upper-layer high-frequency substrate are installed on the first conductor. There is provided a method for manufacturing a semiconductor package, including a step, a step of installing a second conductor on the upper-layer high-frequency substrate, and a step of connecting the lower-layer high-frequency substrate to a ground conductor.

また、上記の半導体パッケージの製造方法は、前記接地導体上にフレームを接続する工程と、前記第1の導体に第1の接続端子を接続する工程と、前記第2の導体に第2の接続端子を接続する工程と、をさらに含んでいてもよい。   The method for manufacturing a semiconductor package includes a step of connecting a frame on the ground conductor, a step of connecting a first connection terminal to the first conductor, and a second connection to the second conductor. And a step of connecting the terminals.

また、前記第1及び第2の接続端子は、前記半導体パッケージの外部にある位相変換回路に接続されていてもよい。   Further, the first and second connection terminals may be connected to a phase conversion circuit outside the semiconductor package.

以上説明したように本発明によれば、電力増幅器の汎用性を確保しつつ、低コスト化及び小型化が可能な半導体パッケージの提供が可能になる。   As described above, according to the present invention, it is possible to provide a semiconductor package capable of reducing cost and size while ensuring versatility of a power amplifier.

従来の高周波電力増幅器の構成例を示した説明図である。It is explanatory drawing which showed the structural example of the conventional high frequency power amplifier. 本実施形態の高周波電力増幅器の構成例を示した説明図である。It is explanatory drawing which showed the structural example of the high frequency power amplifier of this embodiment. 本実施形態の半導体パッケージの構成例を示した説明図である。It is explanatory drawing which showed the structural example of the semiconductor package of this embodiment. 本実施形態の半導体パッケージの構成例を示した説明図である。It is explanatory drawing which showed the structural example of the semiconductor package of this embodiment. 本実施形態の半導体パッケージの構成例を示した説明図である。It is explanatory drawing which showed the structural example of the semiconductor package of this embodiment. 本実施形態の半導体パッケージの製造工程を示した説明図である。It is explanatory drawing which showed the manufacturing process of the semiconductor package of this embodiment. 本実施形態の一変形例に係る半導体パッケージの構成例を示した説明図である。It is explanatory drawing which showed the structural example of the semiconductor package which concerns on the modification of this embodiment.

以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。   Exemplary embodiments of the present invention will be described below in detail with reference to the accompanying drawings. In addition, in this specification and drawing, about the component which has the substantially same function structure, duplication description is abbreviate | omitted by attaching | subjecting the same code | symbol.

[説明の流れについて]
ここで、以下に記載する本発明の実施形態に関する説明の流れについて簡単に述べる。まず、図1を参照しながら、従来の高周波電力増幅器10の構成例について説明する。次いで、図2を参照しながら、本実施形態に係る高周波電力増幅器100の構成例及び半導体パッケージPの構成例について説明する。次いで、図3〜図5を参照しながら、本実施形態に係る半導体パッケージPの構造について説明する。次いで、図6を参照しながら、本実施形態に係る半導体パッケージPの製造工程について説明する。次いで、図7を参照しながら、本実施形態の一変形例に係る半導体パッケージPの構造について説明する。
[About the flow of explanation]
Here, the flow of explanation regarding the embodiment of the present invention described below will be briefly described. First, a configuration example of a conventional high-frequency power amplifier 10 will be described with reference to FIG. Next, a configuration example of the high-frequency power amplifier 100 according to the present embodiment and a configuration example of the semiconductor package P will be described with reference to FIG. Next, the structure of the semiconductor package P according to this embodiment will be described with reference to FIGS. Next, the manufacturing process of the semiconductor package P according to this embodiment will be described with reference to FIG. Next, the structure of the semiconductor package P according to a modification of the present embodiment will be described with reference to FIG.

<1:従来例(高周波電力増幅器10の構成例)>
まず、図1を参照しながら、従来の高周波電力増幅器10の構成について述べる。図1に示した高周波電力増幅器10の構成は、一般的なドハティアンプやプッシュプルアンプの回路構成の一例である。
<1: Conventional Example (Configuration Example of High-Frequency Power Amplifier 10)>
First, the configuration of a conventional high-frequency power amplifier 10 will be described with reference to FIG. The configuration of the high-frequency power amplifier 10 shown in FIG. 1 is an example of a circuit configuration of a general Doherty amplifier or push-pull amplifier.

図1に示すように、高周波電力増幅器10は、電力分配器11、キャパシタ12A及び12B、直流電源13A及び13B、位相変換回路14A及び14B、整合回路15A及び15B、半導体装置16A及び16B、整合回路17A及び17B、位相変換回路18A及び18B、直流電源19A及び19B、キャパシタ20A及び20B、そして、電力合成器21により構成される。   As shown in FIG. 1, the high-frequency power amplifier 10 includes a power distributor 11, capacitors 12A and 12B, DC power supplies 13A and 13B, phase conversion circuits 14A and 14B, matching circuits 15A and 15B, semiconductor devices 16A and 16B, and a matching circuit. 17A and 17B, phase conversion circuits 18A and 18B, DC power supplies 19A and 19B, capacitors 20A and 20B, and a power combiner 21.

キャパシタ12A及び12Bには、電力分配器11で分配されたRF信号がそれぞれ入力される。また、キャパシタ12A及び12Bの出力は、それぞれ位相変換回路14A及び14Bの入力に接続される。また、キャパシタ12A及び12Bの出力と位相変換回路14A及び14Bの入力とを接続する線路には、それぞれ直流電源13A及び13Bが接続される。また、位相変換回路14A及び14Bの出力は、それぞれ整合回路15A及び15Bの入力に接続される。また、整合回路15A及び15Bの出力は、それぞれ半導体装置16A及び16Bの入力に接続される。なお、これら半導体装置16A及び16Bは、電力増幅器である。   The RF signals distributed by the power distributor 11 are input to the capacitors 12A and 12B, respectively. The outputs of the capacitors 12A and 12B are connected to the inputs of the phase conversion circuits 14A and 14B, respectively. DC power supplies 13A and 13B are connected to lines connecting the outputs of the capacitors 12A and 12B and the inputs of the phase conversion circuits 14A and 14B, respectively. The outputs of the phase conversion circuits 14A and 14B are connected to the inputs of the matching circuits 15A and 15B, respectively. The outputs of the matching circuits 15A and 15B are connected to the inputs of the semiconductor devices 16A and 16B, respectively. These semiconductor devices 16A and 16B are power amplifiers.

半導体装置16A及び16Bの出力は、それぞれ整合回路17A及び17Bの入力に接続される。また、整合回路17A及び17Bの出力は、それぞれ位相変換回路18A及び18Bの入力に接続される。また、位相変換回路18A及び18Bの出力は、それぞれキャパシタ20A及び20Bの入力に接続される。また、位相変換回路18A及び18Bの出力とキャパシタ20A及び20Bの入力とを接続する線路には、それぞれ直流電源19A及び19Bが接続される。また、キャパシタ20A及び20Bから出力されたRF信号は、電力合成器21に入力され、合成されて出力される。   The outputs of the semiconductor devices 16A and 16B are connected to the inputs of the matching circuits 17A and 17B, respectively. The outputs of the matching circuits 17A and 17B are connected to the inputs of the phase conversion circuits 18A and 18B, respectively. The outputs of the phase conversion circuits 18A and 18B are connected to the inputs of the capacitors 20A and 20B, respectively. DC power supplies 19A and 19B are connected to lines connecting the outputs of the phase conversion circuits 18A and 18B and the inputs of the capacitors 20A and 20B, respectively. Also, the RF signals output from the capacitors 20A and 20B are input to the power combiner 21 and are combined and output.

以上、従来の高周波電力増幅器10の構成について説明した。ドハティアンプの場合にはRF信号の位相差は90度に調整され、プッシュプルアンプの場合にはRF信号の位相差は180度に調整される。このような構成の高周波電力増幅器10を半導体パッケージにする場合、位相変換回路14A、14B、18A、18Bを半導体パッケージに含める必要がある。そのため、従来の高周波電力増幅器10を構成する半導体パッケージは、汎用性が低く、小型化が難しく、高コストになっていた。本実施形態に係る高周波電力増幅器100及びこれを成す半導体パッケージPは、上記のような従来の問題を解決するものである。   The configuration of the conventional high frequency power amplifier 10 has been described above. In the case of a Doherty amplifier, the phase difference of the RF signal is adjusted to 90 degrees, and in the case of a push-pull amplifier, the phase difference of the RF signal is adjusted to 180 degrees. When the high frequency power amplifier 10 having such a configuration is used as a semiconductor package, the phase conversion circuits 14A, 14B, 18A, and 18B must be included in the semiconductor package. For this reason, the semiconductor package constituting the conventional high-frequency power amplifier 10 has low versatility, is difficult to miniaturize, and is expensive. The high-frequency power amplifier 100 according to this embodiment and the semiconductor package P forming the same solve the above-described conventional problems.

<2:実施形態>
以下、本発明の一実施形態について説明する。本実施形態は、無線通信システムなどに用いられる高周波電力増幅器に関し、特に、複数の半導体装置を収納する半導体パッケージの構造に関する。
<2: Embodiment>
Hereinafter, an embodiment of the present invention will be described. The present embodiment relates to a high-frequency power amplifier used in a wireless communication system and the like, and more particularly, to a structure of a semiconductor package that houses a plurality of semiconductor devices.

[2−1:高周波電力増幅器100の構成例]
図2に示すように、本実施形態に係る高周波電力増幅器100は、電力分配器101、位相変換回路102A及び102B、キャパシタ103A及び103B、直流電源104A及び104B、整合回路105A及び105B、半導体装置106A及び106B、整合回路107A及び107B、直流電源108A及び108B、キャパシタ109A及び109B、位相変換回路110A及び110B、電力合成器111により構成される。なお、各構成要素の接続関係については、図2に示した通りである。
[2-1: Configuration Example of High Frequency Power Amplifier 100]
As shown in FIG. 2, the high-frequency power amplifier 100 according to this embodiment includes a power distributor 101, phase conversion circuits 102A and 102B, capacitors 103A and 103B, DC power supplies 104A and 104B, matching circuits 105A and 105B, and a semiconductor device 106A. And 106B, matching circuits 107A and 107B, DC power supplies 108A and 108B, capacitors 109A and 109B, phase conversion circuits 110A and 110B, and a power combiner 111. In addition, the connection relation of each component is as shown in FIG.

図1に示した従来の高周波電力増幅器10と、図2に示した本実施形態に係る高周波電力増幅器100との主要な違いは、位相変換回路102A、102B、110A、110Bの接続関係にある。図2に示すように、本実施形態に係る高周波電力増幅器100の場合、位相変換回路102A及び102Bは電力分配器101の直後に設けられ、位相変換回路110A及び110Bは電力合成器111の直前に設けられている。そのため、位相変換回路102A、102B、110A、110Bを半導体パッケージPの外側に設けることが可能になる。   The main difference between the conventional high-frequency power amplifier 10 shown in FIG. 1 and the high-frequency power amplifier 100 according to this embodiment shown in FIG. 2 is the connection relationship of the phase conversion circuits 102A, 102B, 110A, and 110B. As shown in FIG. 2, in the high frequency power amplifier 100 according to the present embodiment, the phase conversion circuits 102A and 102B are provided immediately after the power distributor 101, and the phase conversion circuits 110A and 110B are immediately before the power combiner 111. Is provided. Therefore, the phase conversion circuits 102A, 102B, 110A, and 110B can be provided outside the semiconductor package P.

言い換えると、本実施形態の場合、キャパシタ103A及び103B、直流電源104A及び104B、整合回路105A及び105B、半導体装置106A及び106B、整合回路107A及び107B、直流電源108A及び108B、キャパシタ109A及び109Bを含む半導体パッケージPを構成することが可能になる。位相変換回路102A、102B、110A、110Bが半導体パッケージPの外部に設置可能になることで、半導体パッケージP内の再設計を必要とせずに回路構成を変更することができるようになる。その結果、高周波電力増幅器100の汎用性が向上する。   In other words, the present embodiment includes capacitors 103A and 103B, DC power supplies 104A and 104B, matching circuits 105A and 105B, semiconductor devices 106A and 106B, matching circuits 107A and 107B, DC power supplies 108A and 108B, and capacitors 109A and 109B. The semiconductor package P can be configured. Since the phase conversion circuits 102A, 102B, 110A, and 110B can be installed outside the semiconductor package P, the circuit configuration can be changed without requiring redesign in the semiconductor package P. As a result, the versatility of the high-frequency power amplifier 100 is improved.

[2−2:半導体パッケージPの構造]
次に、図3〜図5を参照しながら、本実施形態に係る半導体パッケージPの構造について説明する。図3は、本実施形態に係る半導体パッケージPの上面図である。図4は、図3の半導体パッケージPをX方向に見た側面図である。図5は、図3の半導体パッケージPをI−I線に沿って切断した場合の断面を示す断面図である。
[2-2: Structure of semiconductor package P]
Next, the structure of the semiconductor package P according to the present embodiment will be described with reference to FIGS. FIG. 3 is a top view of the semiconductor package P according to the present embodiment. FIG. 4 is a side view of the semiconductor package P of FIG. 3 as viewed in the X direction. FIG. 5 is a cross-sectional view showing a cross section when the semiconductor package P of FIG. 3 is cut along the line II.

まず、図3を参照する。図3に示すように、半導体パッケージPは、接地導体131(ヒートシンク)と、整合回路基板132と、半導体素子133(電力増幅器)と、導体134と、フレーム135と、接続端子136(リード)と、金ワイヤ137とを含む。また、図4及び図5に示すように、半導体パッケージPは、高周波基板130をさらに含む。なお、半導体パッケージPの筐体は、接地導体131及びフレーム135で形成された容器により構成される。   First, referring to FIG. As shown in FIG. 3, the semiconductor package P includes a ground conductor 131 (heat sink), a matching circuit board 132, a semiconductor element 133 (power amplifier), a conductor 134, a frame 135, and a connection terminal 136 (lead). , And gold wire 137. As shown in FIGS. 4 and 5, the semiconductor package P further includes a high-frequency substrate 130. The housing of the semiconductor package P is constituted by a container formed by the ground conductor 131 and the frame 135.

図3に示すように、接地導体131上には、2つの半導体素子133が設けられている。また、各半導体素子133の前段には整合回路基板132が設けられており、互いに金ワイヤ137を介して電気的に接続されている。同様に、各半導体素子133の後段にも整合回路基板132が設けられており、互いに金ワイヤ137を介して電気的に接続されている。また、各整合回路基板132は、金ワイヤ137を介して導体134(後述する下層の導体134)に電気的に接続されている。   As shown in FIG. 3, two semiconductor elements 133 are provided on the ground conductor 131. A matching circuit board 132 is provided in front of each semiconductor element 133 and is electrically connected to each other via a gold wire 137. Similarly, a matching circuit board 132 is also provided at the subsequent stage of each semiconductor element 133 and is electrically connected to each other via a gold wire 137. Each matching circuit board 132 is electrically connected to a conductor 134 (lower-layer conductor 134 described later) through a gold wire 137.

また、図4及び図5に示すように、半導体パッケージPには、下層の導体134を挟むように2層の高周波基板130が設けられている。また、上層及び下層の導体134には、それぞれ接続端子136が電気的に接続されている。なお、図4の符号Cで示した領域において、高周波基板130を挟む上層及び下層の導体134によりキャパシタが形成される。また、上層の導体134には高周波成分が流れ、下層の導体134には高周波成分と直流成分とが流れる。このように、上層及び下層の導体134によりキャパシタを形成することにより、半導体パッケージPの外部に直流成分が漏れないようにしている。   As shown in FIGS. 4 and 5, the semiconductor package P is provided with a two-layer high-frequency substrate 130 so as to sandwich a lower-layer conductor 134. Further, the connection terminals 136 are electrically connected to the upper and lower conductors 134, respectively. 4, a capacitor is formed by the upper and lower conductors 134 that sandwich the high-frequency substrate 130. A high frequency component flows through the upper conductor 134, and a high frequency component and a direct current component flow through the lower conductor 134. In this way, the capacitor is formed by the upper and lower conductors 134 so that the DC component does not leak outside the semiconductor package P.

先に述べたように、位相変換回路110A及び110Bを半導体パッケージPの外部に出したことで、汎用性の向上と半導体パッケージPの小型化が実現可能になる。つまり、ドハティアンプに必要な90度の位相差にも、プッシュプルアンプに必要な180度の位相差にも、パッケージ内を再設計すること無しに、半導体パッケージPの外の回路構成を変更するだけで対応可能になるため、高周波電力増幅器100の汎用性を損なわず、低コストとなる。さらに、高周波基板130を挟んだ一対の導体134によりキャパシタが形成されるため、キャパシタを半導体パッケージPに含む更なる小型化が可能になる。   As described above, by providing the phase conversion circuits 110A and 110B outside the semiconductor package P, it is possible to improve versatility and reduce the size of the semiconductor package P. That is, the circuit configuration outside the semiconductor package P is changed without redesigning the inside of the package, regardless of the phase difference of 90 degrees necessary for the Doherty amplifier and the phase difference of 180 degrees necessary for the push-pull amplifier. Therefore, the versatility of the high-frequency power amplifier 100 is not impaired and the cost is reduced. Further, since the capacitor is formed by the pair of conductors 134 with the high-frequency substrate 130 sandwiched therebetween, further miniaturization including the capacitor in the semiconductor package P becomes possible.

[2−3:半導体パッケージPの製造工程]
次に、図6を参照しながら、本実施形態に係る半導体パッケージPの製造工程について説明する。なお、各構成要素の接続は、半田付けやロウ付けで実現される。
[2-3: Manufacturing process of semiconductor package P]
Next, the manufacturing process of the semiconductor package P according to this embodiment will be described with reference to FIG. The connection of each component is realized by soldering or brazing.

図6に示すように、まず、接地導体131を用意する(工程S1)。このとき、位置合わせや高さ合わせのために、必要に応じて高周波基板130が入るくぼみを加工する。次に、リード(接続端子136)及び金ワイヤ137が接続される接続部を加工した2層の高周波基板130(例えば、セラミック基板等)を用意し、下層の導体134を2層の高周波基板130で挟み、上層の導体134を上層の高周波基板130上に設置する(工程S2)。次に、工程S1で用意したヒートシンク基材(接地導体131)と、工程S2で用意した高周波基板130とを接続する(工程S3)。次に、ヒートシンク基材(接地導体131)にフレーム135を接続する(工程S4)。次に、リード(接続端子136)を上層及び下層の導体134に接続する(工程S5)。   As shown in FIG. 6, first, the ground conductor 131 is prepared (step S1). At this time, a recess into which the high-frequency substrate 130 enters is processed as necessary for alignment and height adjustment. Next, a two-layer high-frequency substrate 130 (for example, a ceramic substrate) in which a connection portion to which a lead (connection terminal 136) and a gold wire 137 are connected is prepared, and a lower-layer conductor 134 is replaced with the two-layer high-frequency substrate 130 The upper conductor 134 is placed on the upper high-frequency substrate 130 (step S2). Next, the heat sink base material (ground conductor 131) prepared in step S1 is connected to the high-frequency substrate 130 prepared in step S2 (step S3). Next, the frame 135 is connected to the heat sink substrate (ground conductor 131) (step S4). Next, the lead (connection terminal 136) is connected to the upper and lower conductors 134 (step S5).

以上、本実施形態に係る半導体パッケージPの製造工程について説明した。   The manufacturing process of the semiconductor package P according to this embodiment has been described above.

[2−4:変形例(半導体パッケージPの構造)]
ここで、図7を参照しながら、本実施形態の一変形例に係る半導体パッケージPの構造について説明する。図3〜図5に示した半導体パッケージPは、上層の導体134に高周波成分、下層の導体134に高周波成分及び直流成分が流れる構造であった。しかし、図7に示した半導体パッケージPの構造にすると、上層の導体134に高周波成分及び直流成分が流れ、下層の導体134に高周波成分が流れるようになる。このような変形例についても、本実施形態の技術的範囲に属する。
[2-4: Modification (Structure of Semiconductor Package P)]
Here, the structure of the semiconductor package P according to a modification of the present embodiment will be described with reference to FIG. The semiconductor package P shown in FIGS. 3 to 5 has a structure in which a high frequency component flows through the upper conductor 134 and a high frequency component and a direct current component flow through the lower conductor 134. However, with the structure of the semiconductor package P shown in FIG. 7, the high frequency component and the direct current component flow through the upper conductor 134 and the high frequency component flows through the lower conductor 134. Such modifications also belong to the technical scope of the present embodiment.

以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。   As mentioned above, although preferred embodiment of this invention was described referring an accompanying drawing, it cannot be overemphasized that this invention is not limited to the example which concerns. It will be apparent to those skilled in the art that various changes and modifications can be made within the scope of the claims, and these are naturally within the technical scope of the present invention. Understood.

例えば、上記の説明においては、複数の半導体素子をパッケージ内に収容する構成について述べてきたが、1つの半導体素子をパッケージ内に収容する構成の場合にも、パッケージ内に直流カットのキャパシタを設ける構成とすることで小型化に寄与する。つまり、図3〜図5及び図7に示した半導体パッケージPにおいて、一方の半導体素子133に対応する構成要素を省略した構成も有用である。   For example, in the above description, a configuration in which a plurality of semiconductor elements are accommodated in the package has been described. However, even in a configuration in which one semiconductor element is accommodated in the package, a DC cut capacitor is provided in the package. The configuration contributes to downsizing. That is, in the semiconductor package P shown in FIGS. 3 to 5 and FIG. 7, a configuration in which the component corresponding to one semiconductor element 133 is omitted is also useful.

100 高周波電力増幅器
101 電力分配器
102A、102B 位相変換回路
103A、103B キャパシタ
104A、104B 直流電源
105A、105B 整合回路
106A、106B 半導体装置
107A、107B 整合回路
108A、108B 直流電源
109A、109B キャパシタ
110A、110B 位相変換回路
111 電力合成器
130 高周波基板
131 接地導体
132 整合回路基板
133 半導体素子
134 導体
135 フレーム
136 接続端子
137 金ワイヤ
100 RF power amplifier 101 Power divider 102A, 102B Phase conversion circuit 103A, 103B Capacitor 104A, 104B DC power supply 105A, 105B Matching circuit 106A, 106B Semiconductor device 107A, 107B Matching circuit 108A, 108B DC power supply 109A, 109B Capacitor 110A, 110B Phase conversion circuit 111 Power combiner 130 High frequency substrate 131 Ground conductor 132 Matching circuit substrate 133 Semiconductor element 134 Conductor 135 Frame 136 Connection terminal 137 Gold wire

Claims (8)

接地導体と、
前記接地導体の上部に設けられた2層の高周波基板と、
上層の前記高周波基板を挟むように設けられた一対の導体と、
を含む
ことを特徴とする、半導体パッケージ。
A ground conductor;
A two-layer high-frequency substrate provided on the ground conductor;
A pair of conductors provided so as to sandwich the high-frequency substrate in the upper layer;
A semiconductor package comprising:
上層の前記高周波基板を挟むように設けられた前記一対の導体のそれぞれに接続された一対の接続端子と、
下層の前記高周波基板に接して設けられた他方の前記導体とワイヤを介して接続された整合回路基板と、
前記整合回路基板とワイヤを介して接続された半導体素子と、
をさらに含む
ことを特徴とする、請求項1に記載の半導体パッケージ。
A pair of connection terminals connected to each of the pair of conductors provided so as to sandwich the high-frequency substrate in the upper layer;
A matching circuit board connected via a wire to the other conductor provided in contact with the lower-layer high-frequency board;
A semiconductor element connected to the matching circuit board via a wire;
The semiconductor package according to claim 1, further comprising:
前記接続端子は、前記半導体パッケージの外部にある位相変換回路に接続される
ことを特徴とする、請求項2に記載の半導体パッケージ。
The semiconductor package according to claim 2, wherein the connection terminal is connected to a phase conversion circuit outside the semiconductor package.
一対の前記半導体素子を含み、
前記各半導体素子に対応して、前記2層の高周波基板、前記一対の導体、前記一対の接続端子、及び前記整合回路基板がそれぞれ設けられている
ことを特徴とする、請求項2又は3に記載の半導体パッケージ。
Including a pair of the semiconductor elements;
The two-layer high-frequency substrate, the pair of conductors, the pair of connection terminals, and the matching circuit substrate are provided corresponding to the semiconductor elements, respectively. The semiconductor package described.
前記半導体パッケージは、ドハティアンプ及び/又はプッシュプルアンプの一部を成す電力増幅器である
ことを特徴とする、請求項1〜4のいずれか1項に記載の半導体パッケージ。
The semiconductor package according to any one of claims 1 to 4, wherein the semiconductor package is a power amplifier that forms a part of a Doherty amplifier and / or a push-pull amplifier.
下層の高周波基板上に第1の導体を設置する工程と、
前記第1の導体上に上層の高周波基板を設置する工程と、
前記上層の高周波基板上に第2の導体を設置する工程と、
前記下層の高周波基板を接地導体と接続する工程と、
を含む
ことを特徴とする、半導体パッケージの製造方法。
Installing a first conductor on a lower high-frequency substrate;
Installing an upper high-frequency substrate on the first conductor;
Installing a second conductor on the upper high-frequency substrate;
Connecting the lower-layer high-frequency substrate to a ground conductor;
A method for manufacturing a semiconductor package, comprising:
前記接地導体上にフレームを接続する工程と、
前記第1の導体に第1の接続端子を接続する工程と、
前記第2の導体に第2の接続端子を接続する工程と、
をさらに含む
ことを特徴とする、請求項6に記載の半導体パッケージの製造方法。
Connecting a frame on the ground conductor;
Connecting a first connection terminal to the first conductor;
Connecting a second connection terminal to the second conductor;
The method of manufacturing a semiconductor package according to claim 6, further comprising:
前記第1及び第2の接続端子は、前記半導体パッケージの外部にある位相変換回路に接続される
ことを特徴とする、請求項7に記載の半導体パッケージの製造方法。
The method of manufacturing a semiconductor package according to claim 7, wherein the first and second connection terminals are connected to a phase conversion circuit outside the semiconductor package.
JP2011214353A 2011-09-29 2011-09-29 Semiconductor package, and method for manufacturing semiconductor package Withdrawn JP2013074249A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011214353A JP2013074249A (en) 2011-09-29 2011-09-29 Semiconductor package, and method for manufacturing semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011214353A JP2013074249A (en) 2011-09-29 2011-09-29 Semiconductor package, and method for manufacturing semiconductor package

Publications (1)

Publication Number Publication Date
JP2013074249A true JP2013074249A (en) 2013-04-22

Family

ID=48478456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011214353A Withdrawn JP2013074249A (en) 2011-09-29 2011-09-29 Semiconductor package, and method for manufacturing semiconductor package

Country Status (1)

Country Link
JP (1) JP2013074249A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015012609A (en) * 2013-06-27 2015-01-19 フリースケール セミコンダクター インコーポレイテッド Semiconductor package having wire bond wall to reduce coupling
US10269729B2 (en) 2013-06-27 2019-04-23 Nxp Usa, Inc. Semiconductor packages having wire bond wall to reduce coupling
JP2019176282A (en) * 2018-03-28 2019-10-10 住友電気工業株式会社 Amplifier and Doherty amplifier circuit
US10573594B2 (en) 2012-07-20 2020-02-25 Nxp Usa, Inc. Semiconductor package design providing reduced electromagnetic coupling between circuit components
JPWO2021140975A1 (en) * 2020-01-10 2021-07-15
WO2022202326A1 (en) * 2021-03-22 2022-09-29 株式会社 東芝 Semiconductor device and phase characteristic adjustment method therefor
WO2025146744A1 (en) * 2024-01-05 2025-07-10 株式会社村田製作所 Power amplification circuit and power amplification device

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10573594B2 (en) 2012-07-20 2020-02-25 Nxp Usa, Inc. Semiconductor package design providing reduced electromagnetic coupling between circuit components
JP2015012609A (en) * 2013-06-27 2015-01-19 フリースケール セミコンダクター インコーポレイテッド Semiconductor package having wire bond wall to reduce coupling
US10269729B2 (en) 2013-06-27 2019-04-23 Nxp Usa, Inc. Semiconductor packages having wire bond wall to reduce coupling
JP2019176282A (en) * 2018-03-28 2019-10-10 住友電気工業株式会社 Amplifier and Doherty amplifier circuit
JP6996385B2 (en) 2018-03-28 2022-01-17 住友電気工業株式会社 amplifier
JPWO2021140975A1 (en) * 2020-01-10 2021-07-15
WO2021140975A1 (en) * 2020-01-10 2021-07-15 住友電気工業株式会社 High frequency amplifier
US12199572B2 (en) 2020-01-10 2025-01-14 Sumitomo Electric Industries, Ltd. High-frequency amplifier
WO2022202326A1 (en) * 2021-03-22 2022-09-29 株式会社 東芝 Semiconductor device and phase characteristic adjustment method therefor
WO2025146744A1 (en) * 2024-01-05 2025-07-10 株式会社村田製作所 Power amplification circuit and power amplification device

Similar Documents

Publication Publication Date Title
US10630243B2 (en) Semiconductor package having an isolation wall to reduce electromagnetic coupling
CN1652333B (en) High frequency circuit module
JP2013074249A (en) Semiconductor package, and method for manufacturing semiconductor package
CN104105342B (en) High-frequency circuit assembly
US7119613B2 (en) RF amplifier
KR101948383B1 (en) Multi-cavity package having single metal flange
CN103718469B (en) High-frequency model
JP2011055241A (en) High-frequency power amplifier
US11088661B2 (en) Power amplifier devices containing inverted power transistor dies and methods for the fabrication thereof
JP6337473B2 (en) Integrated circuit and transmitter / receiver
US20070066243A1 (en) Rf circuit module
CN103715991A (en) Micro CMOS power amplifier
JP3515854B2 (en) High frequency power amplifier circuit device
JP2006528854A (en) Small impedance conversion circuit
JP4542194B2 (en) High frequency circuit module
WO2011104774A1 (en) Semiconductor device
CN102349233B (en) Amplifier component comprising a compensation element
CN116566329B (en) Balun, radio frequency front end chip and radio frequency front end module
US11916519B2 (en) High frequency amplifier
KR101872522B1 (en) Cmos power amplifier using power combiner
JPWO2005093948A1 (en) amplifier
JP2002223135A (en) High frequency amplifier and high frequency output circuit using the same
JPH11298264A (en) High frequency power amplifier circuit device
KR20110051895A (en) Transmission module with suppressed wiring interference
JP2012124825A (en) Matching circuit and power amplifier circuit provided with the same

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20141202