JP2013061918A - 半導体装置 - Google Patents

Abstract

【課題】安定に動作する半導体装置を提供する。
【解決手段】このマイクロコンピュータは、主電源端子Ｔ１と電源ノードＮ１の間に接続されたスイッチＳ１と、補助電源端子Ｔ２と電源ノードＮ１の間に接続されたスイッチＳ２とを備え、主電源端子Ｔ１の電圧Ｖ１と参照電圧ＶＲ１とを比較し、Ｖ１＞ＶＲ１の場合はスイッチＳ１をオンさせるとともにスイッチＳ２をオフさせ、Ｖ１＜ＶＲ１になった場合は、スイッチＳ１をオフさせるとともに、電源ノードＮ１の電圧Ｖ３が徐々に上昇するようにスイッチＳ２をオン／オフさせる。したがって、Ｖ３をＶ１からＶ２に切換える場合でも、Ｖ３によって駆動されるクロック発生回路９は安定に動作する。
【選択図】図１

Description

この発明は半導体装置に関し、特に、主電源電圧および補助電源電圧によって駆動される半導体装置に関する。

従来の半導体装置は、主電源電圧を受ける電源端子と、電源端子と電源ノードの間に接続されたスイッチと、電源端子の電圧によって駆動される第１の内部回路と、電源ノードの電圧によって駆動される第２の内部回路と、電源ノードに接続された補助電源とを備えている。

主電源電圧が供給されている場合は、スイッチがオンされて第１および第２の内部回路が主電源電圧によって駆動されるとともに、補助電源が充電される。主電源電圧が遮断された場合は、第１の内部回路の動作が停止される一方、スイッチがオフされて第２の内部回路が補助電源電圧によって駆動される（たとえば、特許文献１参照）。

特開平８−２３５０７７号公報

しかし、従来のマイクロコンピュータでは、主電源電圧と補助電源電圧の電圧差が大きい場合に、第２の内部回路の駆動電圧を主電源電圧から補助電源電圧に切換えると、第２の内部回路の動作が不安定になるという問題があった。

それゆえに、この発明の主たる目的は、安定に動作する半導体装置を提供することである。

この発明に係る半導体装置は、主電源電圧を受ける第１の電源端子と、補助電源電圧を受ける第２の電源端子とを有し、主電源電圧から補助電源電圧への切換を行なう場合に、電圧の変動率を所定以下となるように制御する。

この発明に係る半導体装置では、主電源電圧から補助電源電圧への切換に際し、内部回路に供給される電圧の変動を緩和することができる。

この発明の実施の形態１によるマイクロコンピュータの構成を示す回路ブロック図である。 図１に示したマイクロコンピュータの動作を示すタイムチャートである。 図１に示したマイクロコンピュータの動作を示す他のタイムチャートである。 この発明の実施の形態２によるマイクロコンピュータの構成を示す回路ブロック図である。 図４に示したマイクロコンピュータの動作を示すタイムチャートである。 この発明の実施の形態３によるマイクロコンピュータの構成を示す回路ブロック図である。 図６に示したマイクロコンピュータの動作を示すタイムチャートである。 この発明の実施の形態４によるマイクロコンピュータの構成を示す回路ブロック図である。 図８に示したマイクロコンピュータの動作を示すタイムチャートである。 この発明の実施の形態５によるマイクロコンピュータの構成を示す回路ブロック図である。 この発明の実施の形態６によるマイクロコンピュータの構成を示す回路ブロック図である。 図１１に示したマイクロコンピュータの動作を示すタイムチャートである。

まず、この発明に係る半導体装置の概略構成およびその効果について説明する。この発明に係る半導体装置は、主電源電圧を受ける第１の電源端子と、補助電源電圧を受ける第２の電源端子と、第１の電源端子と電源ノードの間に接続された第１のスイッチと、第２の電源端子と電源ノードの間に接続された第２のスイッチと、第１の電源端子の電圧によって駆動される第１の内部回路と、電源ノードの電圧によって駆動される第２の内部回路と、電源ノードの電圧によって駆動され、第１の電源端子の電圧が第１の参照電圧よりも高い場合は、第１のスイッチをオンさせるとともに第２のスイッチをオフさせ、第１の電源端子の電圧が第１の参照電圧よりも低下したことに応じて、電源ノードの電圧が徐々に上昇するように第１のスイッチをオフ／オンさせるとともに第２のスイッチをオン／オフさせる制御回路とを備えたものである。

この発明に係る半導体装置では、主電源電圧を受ける第１の電源端子の電圧が第１の参照電圧よりも低下した場合、電源ノードの電圧が徐々に上昇するように第１のスイッチをオフ／オンさせるとともに第２のスイッチをオン／オフさせる。したがって、第１の電源端子の電圧と第２の電源端子の電圧との電圧差が大きい場合でも、第２の内部回路の動作が不安定になるのを防止することができる。以下、本願発明の半導体装置について図面を用いて詳細に説明する。

［実施の形態１］
本発明の実施の形態１によるマイクロコンピュータは、図１に示すように、基板１を備える。基板１の表面は、主電源領域１ａと補助電源領域１ｂとに分割されている。主電源領域１ａには、主電源端子Ｔ１、参照電圧生成回路２、比較回路３、電源制御回路４、降圧回路５、および内部回路６が設けられている。

主電源端子Ｔ１は、主電源（たとえば、ＡＣ(Alternating Current)アダプタ）に接続され、主電源電圧（たとえば、２．７Ｖ）を受ける。参照電圧生成回路２は、主電源端子Ｔ１の電圧Ｖ１によって駆動され、参照電圧ＶＲ１を生成する。主電源端子Ｔ１の電圧Ｖ１が参照電圧ＶＲ１よりも低下すると、内部回路６がリセットされるように参照電圧ＶＲ１の値が設定されている。

比較回路３は、主電源端子Ｔ１の電圧Ｖ１によって駆動され、主電源端子Ｔ１の電圧Ｖ１と参照電圧ＶＲ１とを比較し、比較結果を示す信号φ３を出力する。Ｖ１がＶＲ１よりも高い場合は、信号φ３は「Ｈ」レベル（電圧Ｖ１）にされる。Ｖ１がＶＲ１よりも低い場合は、信号φ３は「Ｌ」レベル（０Ｖ）にされる。

電源制御回路４は、主電源端子Ｔ１の電圧Ｖ１によって駆動され、マイクロコンピュータの動作モード（通常モード、スタンバイモードなど）に応じて降圧回路５を制御する。降圧回路５は、電源制御回路４によって制御され、主電源端子Ｔ１の電圧Ｖ１を降圧して内部回路６に与える。降圧回路５の出力電圧は、たとえば、通常モード時は比較的高い電圧に設定され、スタンバイモード時は比較的低い電圧に設定される。

内部回路６は、ＣＰＵ（Central Processing Unit）、ＳＲＡＭ（Static Random Access Memory）、フラッシュメモリ、周辺回路などを含む。内部回路６は、降圧回路５の出力電圧によって駆動され、プログラムの実行、データ処理などを行なう。

また、補助電源領域１ｂには、補助電源端子Ｔ２、スイッチＳ１，Ｓ２、バッファ回路７、タイミング制御回路８、およびクロック発生回路９が設けられている。補助電源端子Ｔ２は、補助電源（たとえば、バッテリ）に接続され、補助電源電圧（たとえば、３．６Ｖ）を受ける。

スイッチＳ１は、主電源端子Ｔ１と電源ノードＮ１との間に接続される。スイッチＳ２は、補助電源端子Ｔ２と電源ノードＮ１との間に接続される。バッファ回路７は、電源ノードＮ１の電圧Ｖ３によって駆動され、比較回路３の出力信号φ３をタイミング制御回路８に伝達させる。

タイミング制御回路８は、電源ノードＮ１の電圧Ｖ３によって駆動され、バッファ回路７の出力信号が「Ｈ」レベルである場合は、スイッチＳ１をオンさせるとともに、スイッチＳ２をオフさせる。この場合は、主電源端子Ｔ１の電圧Ｖ１がスイッチＳ１を介して電源ノードＮ１に供給される。

またタイミング制御回路８は、バッファ回路７の出力信号の変化に応じて、スイッチＳ１とスイッチＳ２とをオン／オフ制御する。具体的には、スイッチＳ２がオンする期間ＴｏｎとスイッチＳ２がオフする期間Ｔｏｆｆとが交互に繰り返され、オン期間Ｔｏｎが徐々に長くなるとともにオフ期間Ｔｏｆｆが徐々に短くなり、所定時間後にスイッチＳ２がオン状態に固定される。

クロック発生回路９は、ＲＴＣ（Real Time Clock)を含み、電源ノードＮ１の電圧Ｖ３によって駆動され、クロック信号を生成して内部回路６に供給する。

図２（ａ）（ｂ）は、このマイクロコンピュータの動作を示すタイムチャートである。特に、図２（ａ）は主電源端子Ｔ１の電圧Ｖ１の時間変化を示し、図２（ｂ）は比較回路３の出力信号φ３の時間変化を示している。図２（ａ）（ｂ）において、ある時刻ｔ０から電圧Ｖ１が時間経過に伴って徐々に低下している。電圧Ｖ１が参照電圧ＶＲ１よりも高い期間（時刻ｔ０〜ｔ１）では、比較回路３の出力信号φ３が「Ｈ」レベル（電圧Ｖ１）にされ、スイッチＳ１がオンし、スイッチＳ２がオフしている。

時刻ｔ１において、電圧Ｖ１が参照電圧ＶＲ１よりも低くなると、比較回路３の出力信号φ３が「Ｈ」レベル（電圧Ｖ１）から「Ｌ」レベル（０Ｖ）に立ち下げられる。信号φ３が「Ｌ」レベルにされると、スイッチＳ１がオフされるとともに、スイッチＳ２がオン制御される。

図３（ａ）（ｂ）は、このマイクロコンピュータの動作を示す他のタイムチャートである。特に、図３（ａ）は電源ノードＮ１の電圧Ｖ３の時間変化を示し、図３（ｂ）はスイッチＳ２のオン／オフ動作を示している。図３（ａ）（ｂ）において、初期状態では主電源端子Ｔ１の電圧Ｖ１が通常の値に保たれ、スイッチＳ１がオンされるとともにスイッチＳ２がオフされ、電源ノードＮ１の電圧Ｖ３は一定に保たれている。

ある時刻ｔ０から電圧Ｖ１，Ｖ３が徐々に低下し、ある時刻ｔ１において電圧Ｖ１が参照電圧ＶＲ１よりも低下すると、スイッチＳ１がオフされるとともに、スイッチＳ２がオン／オフ制御される。スイッチＳ２がオンする期間ＴｏｎとスイッチＳ２がオフする期間Ｔｏｆｆとが交互に現れ、オン期間Ｔｏｎが徐々に長くなるとともにオフ期間Ｔｏｆｆが徐々に短くなり、時刻ｔ２ではスイッチＳ２はオン状態に固定される。これにより、電源ノードＮ１の電圧Ｖ３はステップ状に徐々に上昇し、時刻ｔ２において一定値になる。なお、スイッチＳ１とＳ２を反対に動作させ、スイッチＳ２がオンしたときにスイッチＳ１をオフさせ、スイッチＳ２がオフしたときにスイッチＳ１をオンさせてもよい。

なお、従来は、時刻ｔ１においてスイッチＳ２をオン状態に固定したので、図３（ａ）中の点線で示すように、電源ノードＮ１の電圧Ｖ３が急に上昇し、クロック発生回路９の動作が不安定になっていた。これに対して本実施の形態１では、電源ノードＮ１の電圧Ｖ３が徐々に上昇するので、クロック発生回路９の動作が不安定になることはない。

［実施の形態２］
図４は、この発明の実施の形態２によるマイクロコンピュータの構成を示す回路ブロック図であって、図１と対比される図である。図４を参照して、このマイクロコンピュータが図１のマイクロコンピュータと異なる点は、スイッチＳ２が並列接続された複数（図では３つ）のスイッチＳ２Ａ，Ｓ２Ｂ，Ｓ２Ｃで置換されている点である。

スイッチＳ２Ａ，Ｓ２Ｂ，Ｓ２Ｃのオン抵抗値は、順次減少している。すなわち、スイッチＳ２Ａ，Ｓ２Ｂ，Ｓ２Ｃのオン抵抗値をそれぞれＲａ，Ｒｂ，Ｒｃとすると、Ｒａ＞Ｒｂ＞Ｒｃである。スイッチＳ２Ａ，Ｓ２Ｂ，Ｓ２Ｃは、タイミング制御回路８によって個別に制御される。

タイミング制御回路８は、電源ノードＮ１の電圧Ｖ３によって駆動され、バッファ回路７の出力信号が「Ｈ」レベルである場合は、スイッチＳ１をオンさせるとともに、スイッチＳ２Ａ，Ｓ２Ｂ，Ｓ２Ｃをオフさせる。この場合は、主電源端子Ｔ１の電圧Ｖ１がスイッチＳ１を介して電源ノードＮ１に供給される。

またタイミング制御回路８は、バッファ回路７の出力信号が「Ｈ」レベルから「Ｌ」レベルに立ち下げられた場合は、スイッチＳ１をオフさせるとともにスイッチＳ２Ａをオンさせ、所定時間経過後にスイッチＳ２Ｂをオンさせ、さらに所定時間経過後にスイッチＳ２Ｃをオンさせる。これにより、電源ノードＮ１の電圧Ｖ３が徐々に上昇する。

図５（ａ）（ｂ）は、このマイクロコンピュータの動作を示すタイムチャートである。特に、図５（ａ）は電源ノードＮ１の電圧Ｖ３の時間変化を示し、図５（ｂ）はスイッチＳ２Ａ，Ｓ２Ｂ，Ｓ２Ｃのオン／オフ動作を示している。図５（ａ）（ｂ）において、初期状態では主電源端子Ｔ１の電圧Ｖ１が通常の値に保たれ、スイッチＳ１がオンされるとともにスイッチＳ２Ａ，Ｓ２Ｂ，Ｓ２Ｃがオフされ、電源ノードＮ１の電圧Ｖ３は一定に保たれている。

ある時刻ｔ０から電圧Ｖ１，Ｖ３が徐々に低下し、ある時刻ｔ１において電圧Ｖ１が参照電圧ＶＲ１よりも低下すると、スイッチＳ１がオフされるとともにスイッチＳ２Ａがオンされる。時刻ｔ１から所定時間経過後の時刻ｔ２においてスイッチＳ２Ｂがオンされ、さらに所定時間経過後の時刻ｔ３にスイッチＳ２Ｃがオンされる。これにより、電源ノードＮ１の電圧Ｖ３はステップ状に徐々に上昇し、時刻ｔ４において一定値になる。

なお、従来は、時刻ｔ１においてスイッチＳ２をオン状態に固定したので、図５（ａ）中の点線で示すように、電源ノードＮ１の電圧Ｖ３が急に上昇し、クロック発生回路９の動作が不安定になっていた。これに対して本実施の形態２では、電源ノードＮ１の電圧Ｖ３が徐々に上昇するので、クロック発生回路９の動作が不安定になることはない。他の構成および動作は、実施の形態１と同じであるので、その説明は繰り返さない。

［実施の形態３］
図６は、この発明の実施の形態３によるマイクロコンピュータの構成を示す回路ブロック図であって、図１と対比される図である。図６を参照して、このマイクロコンピュータが図１のマイクロコンピュータと異なる点は、分圧回路１０および比較回路１１が追加されている点である。

分圧回路１０は、補助電源端子Ｔ２の電圧Ｖ２を分圧して参照電圧ＶＲ２を生成する。参照電圧ＶＲ２は、比較回路３の出力信号φ３の「Ｈ」レベル（電圧Ｖ１）と「Ｌ」レベル（０Ｖ）との間の電圧に設定される。

比較回路１１は、補助電源端子Ｔ２の電圧Ｖ２から供給される電圧によって駆動され、比較回路３の出力信号φ３の電圧と参照電圧ＶＲ２とを比較し、比較結果を示す信号φ１１を出力する。信号φ３の電圧がＶＲ２よりも高い場合は、信号φ１１は「Ｈ」レベル（電圧Ｖ２）にされる。信号φ３の電圧がＶＲ２よりも低い場合は、信号φ１１は「Ｌ」レベル（０Ｖ）にされる。比較回路１１の出力信号φ１１は、バッファ回路７を介してタイミング制御回路８に与えられる。

図７（ａ）〜（ｃ）は、このマイクロコンピュータの動作を示すタイムチャートである。特に、図７（ａ）は主電源端子Ｔ１の電圧Ｖ１の時間変化を示し、図７（ｂ）は比較回路３の出力信号φ３の時間変化を示し、図７（ｃ）は比較回路１１の出力信号φ１１の時間変化を示している。

図７（ａ）〜（ｃ）において、ある時刻ｔ０から電圧Ｖ１が時間経過に伴って徐々に低下している。補助電源端子Ｔ２の電圧Ｖ２は、一定に保たれているものとする。電圧Ｖ１が参照電圧ＶＲ１よりも高い期間（時刻ｔ０〜ｔ１）では、比較回路３の出力信号φ３が「Ｈ」レベル（電圧Ｖ１）にされ、比較回路１１の出力信号φ１１が「Ｈ」レベル（電圧Ｖ２）にされ、スイッチＳ１がオンし、スイッチＳ２がオフしている。

時刻ｔ１において、電圧Ｖ１が参照電圧ＶＲ１よりも低くなると、比較回路３の出力信号φ３が「Ｈ」レベル（電圧Ｖ１）から「Ｌ」レベル（０Ｖ）に立ち下げられて、比較回路１１の出力信号φ１１が「Ｈ」レベル（電圧Ｖ２）から「Ｌ」レベル（０Ｖ）に立ち下げられる。信号φ１１が「Ｌ」レベルにされると、スイッチＳ１がオフされるとともに、スイッチＳ２がオン／オフ制御される。

主電源端子Ｔ１の電圧Ｖ１がさらに低下して所定の電圧ＶＬ以下になった場合、電圧Ｖ１によって駆動されている比較回路３の動作が不安定になり、比較回路３の出力信号φ３の論理レベルが不定になる。ただし、比較回路３の出力信号φ３の電圧もＶＬ以下になる。したがって、ＶＲ２＞ＶＬとしておくことにより、比較回路３の出力信号φ３の論理レベルが不定になっても比較回路１１は「Ｌ」レベルを出力する。よって、主電源端子Ｔ１の電圧Ｖ１が所定の電圧ＶＬ以下になった場合でも、このマイクロコンピュータは安定に動作する。他の構成および動作は実施の形態１と同じであるので、その説明は繰り返さない。

［実施の形態４］
図８は、この発明の実施の形態４によるマイクロコンピュータの構成を示す回路ブロック図であって、図６と対比される図である。図８を参照して、このマイクロコンピュータが図６のマイクロコンピュータと異なる点は、比較回路１２およびＯＲゲート１３が追加されている点である。

比較回路１２は、補助電源端子Ｔ２の電圧Ｖ２から供給される電圧によって駆動され、主電源端子Ｔ１の電圧Ｖ１と補助電源端子Ｔ２の電圧Ｖ２とを比較し、比較結果を示す信号φ１２を出力する。Ｖ１がＶ２よりも高い場合は、信号φ１２は「Ｈ」レベル（電圧Ｖ２）にされる。Ｖ１がＶ２よりも低い場合は、信号φ１２は「Ｌ」レベル（０Ｖ）にされる。ＯＲゲート１３は、比較回路１１の出力信号φ１１と比較回路１２の出力信号φ１１との論理和信号φ１３を出力する。信号φ１３は、タイミング制御回路８に与えられる。

主電源端子Ｔ１の電圧Ｖ１が補助電源端子Ｔ２の電圧Ｖ２よりも低い場合は、比較回路１２の出力信号φ１２が「Ｌ」レベルになり、ＯＲゲート１３は比較回路１１の出力信号φ１１に対してバッファ回路として動作する。この場合は、図８のマイクロコンピュータは図６のマイクロコンピュータと同じ構成になる。

主電源端子Ｔ１の電圧Ｖ１が補助電源端子Ｔ２の電圧Ｖ２よりも高い場合は、比較回路１２の出力信号φ１２が「Ｈ」レベルになり、ＯＲゲート１３の出力信号φ１３は、比較回路１１の出力信号φ１１に関係なく、「Ｈ」レベルに維持される。したがって、スイッチＳ１がオンされるとともにスイッチＳ２がオフされ、主電源端子Ｔ１の電圧Ｖ１が電源ノードＮ１に供給される。

図９（ａ）（ｂ）は、このマイクロコンピュータの動作を示すタイムチャートである。特に、図９（ａ）は主電源端子Ｔ１の電圧Ｖ１および補助電源端子Ｔ２の電圧Ｖ２の時間変化を示し、図９（ｂ）は電源ノードＮ１の電圧Ｖ３の時間変化を示している。

図９（ａ）（ｂ）において、ある時刻ｔ０から電圧Ｖ１が時間経過に伴って徐々に低下している。補助電源端子Ｔ２の電圧Ｖ２は、参照電圧ＶＲ１よりも低い一定の電圧に保たれているものとする。電圧Ｖ１が参照電圧ＶＲ１よりも高い期間（時刻ｔ０〜ｔ１）では、比較回路３の出力信号φ３が「Ｈ」レベル（電圧Ｖ１）にされ、比較回路１１の出力信号φ１１が「Ｈ」レベル（電圧Ｖ２）にされ、スイッチＳ１がオンし、スイッチＳ２がオフしている。このため、Ｖ３＝Ｖ１となる。

時刻ｔ１において、電圧Ｖ１が参照電圧ＶＲ１よりも低くなると、比較回路３の出力信号φ３が「Ｈ」レベル（電圧Ｖ１）から「Ｌ」レベル（０Ｖ）に立ち下げられて、比較回路１１の出力信号φ１１が「Ｈ」レベル（電圧Ｖ２）から「Ｌ」レベル（０Ｖ）に立ち下げられる。

実施の形態３であれば、信号φ１１が「Ｌ」レベルにされると、その時点でスイッチＳ１がオフされるとともに、スイッチＳ２がオン／オフ制御され、図９（ｂ）中の点線で示すように、Ｖ３＝Ｖ２となる。なお、図９（ｂ）では、図面および説明の簡単化のため、時刻ｔ１で即座にＶ３＝Ｖ２になるものとしている。

しかし、この実施の形態４では、Ｖ１＜ＶＲ１となってもＶ１＞Ｖ２である期間（時刻ｔ１〜ｔ２）では、比較回路１２の出力信号φ１２が「Ｈ」レベルに維持され、Ｖ３＝Ｖ１の状態が維持される。

時刻ｔ２において、Ｖ１＜Ｖ２となると、比較回路１２の出力信号φ１２が「Ｌ」レベルになり、ＯＲゲート１３の出力信号φ１３が「Ｌ」レベルになる。信号φ１３が「Ｌ」レベルになると、スイッチＳ１がオフされるとともに、スイッチＳ２がオン／オフ制御され、図９（ｂ）中の実線で示すように、Ｖ３＝Ｖ２となる。

この実施の形態４では、主電源端子Ｔ１の電圧Ｖ１が参照電圧ＶＲ１よりも低下した場合でも、主電源端子Ｔ１の電圧Ｖ１が補助電源端子Ｔ２の電圧Ｖ２よりも高い期間は、主電源端子Ｔ１の電圧Ｖ１が電源ノードＮ１に供給される。したがって、Ｖ１＞Ｖ２である場合は、Ｖ１の使用を継続することができる。

［実施の形態５］
図１０は、この発明の実施の形態５によるマイクロコンピュータの構成を示す回路ブロック図であって、図１と対比される図である。図１０を参照して、このマイクロコンピュータが図１のマイクロコンピュータと異なる点は、ダイオードＤ１，Ｄ２およびレジスタ１４が追加されている点である。

ダイオードＤ１のアノードは主電源端子Ｔ１に接続され、そのカソードはスイッチＳ１を介して電源ノードＮ１に接続される。ダイオードＤ２のアノードは補助電源端子Ｔ２に接続され、そのカソードはスイッチＳ２を介して電源ノードＮ１に接続される。

レジスタ１４には、「Ｈ」レベルの信号または「Ｌ」レベルの信号が書き込まれる。レジスタ１４は、書き込まれた「Ｈ」レベルまたは「Ｌ」レベルの信号を保持するとともに、タイミング制御回路８に出力する。

タイミング制御回路８は、レジスタ１４の出力信号が「Ｌ」レベルである場合は、実施の形態１と同様にスイッチＳ１，Ｓ２を制御する。また、タイミング制御回路８は、レジスタ１４の出力信号が「Ｈ」レベルである場合は、スイッチＳ１，Ｓ２をオン状態に固定する。スイッチＳ１，Ｓ２がオン状態に固定されると、ダイオードＤ１，Ｄ２のカソードがともに電源ノードＮ１に接続される。この場合は、Ｖ１とＶ２のうちの高い方の電圧が電源ノードＮ１に供給される。

すなわち、Ｖ１＞Ｖ２である場合は、ダイオードＤ１がオンするとともにダイオードＤ２がオフし、主電源端子Ｔ１の電圧Ｖ１がダイオードＤ１およびスイッチＳ１を介して電源ノードＮ１に供給される。また、Ｖ１＜Ｖ２である場合は、ダイオードＤ１がオフするとともにダイオードＤ２がオンし、補助電源端子Ｔ２の電圧Ｖ２がダイオードＤ２およびスイッチＳ２を介して電源ノードＮ１に供給される。

この実施の形態５では、実施の形態１と同じ効果が得られる他、Ｖ１とＶ２のうちの高い方の電圧を電源ノードＮ１に供給することができ、主電源と補助電源のうちのいずれか一方が瞬間的に停電状態になる恐れがある場合に有効である。

［実施の形態６］
図１１は、この発明の実施の形態６によるマイクロコンピュータの構成を示す回路ブロック図であって、図１と対比される図である。図１１を参照して、このマイクロコンピュータが図１のマイクロコンピュータと異なる点は、比較回路１５が追加され、参照電圧生成回路２が参照電圧ＶＲ３も生成する点である。

比較回路１５は、主電源端子Ｔ１の電圧Ｖ１によって駆動され、補助電源端子Ｔ２の電圧Ｖ２と参照電圧ＶＲ３とを比較し、比較結果を示す信号φ１５を出力する。Ｖ２がＶＲ３よりも高い場合は、信号φ１５は「Ｈ」レベル（電圧Ｖ１）にされる。Ｖ２がＶＲ３よりも低い場合は、信号φ１５は「Ｌ」レベル（０Ｖ）にされる。信号φ１５は、内部回路６に与えられる。内部回路６は、信号φ１５が「Ｌ」レベルにされた場合は、補助電源端子Ｔ２の電圧Ｖ２が低下していることをマイクロコンピュータの使用者に報知する信号を出力する。

図１２（ａ）（ｂ）は、このマイクロコンピュータの動作を示すタイムチャートである。特に、図１２（ａ）は主電源端子Ｔ１の電圧Ｖ１の時間変化を示し、図１２（ｂ）は補助電源端子Ｔ２の電圧Ｖ２の時間変化を示し、図１２（ｃ）は比較回路１５の状態の時間変化を示している。

図１２（ａ）〜（ｃ）において、主電源端子Ｔ１の電圧Ｖ１が変動しているものとする。比較回路１５は、電圧Ｖ１によって駆動され、電圧Ｖ１が所定の電圧Ｖ１Ａよりも高い場合は検出動作が可能であるが（時刻ｔ０〜ｔ１、時刻ｔ３以降）、電圧Ｖ１が所定の電圧Ｖ１Ａよりも低い場合は検出動作が不可能となる（時刻ｔ１〜ｔ３）。

また、補助電源端子Ｔ２の電圧Ｖ２は、ある時刻ｔ２から徐々に低下しているものとする。電圧Ｖ２が参照電圧ＶＲ３よりも低下すると、比較回路１５は信号φ１５を「Ｈ」レベルから「Ｌ」レベルに立ち下げる。

この実施の形態６では、実施の形態１と同じ効果が得られる他、補助電源端子Ｔ２の電圧Ｖ２が参照電圧ＶＲ３よりも低下したことをマイクロコンピュータのユーザに報知することができる。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１ 基板、１ａ 主電源領域、１ｂ 補助電源領域、２ 参照電圧生成回路、３，１１，１２，１５ 比較回路、４ 電源制御回路、５ 降圧回路、６ 内部回路、７ バッファ回路、８ タイミング制御回路、９ クロック発生回路、１０ 分圧回路、１３ ＯＲゲート、１４ レジスタ、Ｄ１，Ｄ２ ダイオード、Ｓ１，Ｓ２，Ｓ２Ａ，Ｓ２Ｂ，Ｓ２Ｃ スイッチ、Ｔ１ 主電源端子、Ｔ２ 補助電源端子。

Claims (9)

1. 主電源電圧を受ける第１の電源端子と、
   補助電源電圧を受ける第２の電源端子と、
   前記第１の電源端子と電源ノードの間に接続された第１のスイッチと、
   前記第２の電源端子と前記電源ノードの間に接続された第２のスイッチと、
   前記第１の電源端子の電圧によって駆動される第１の内部回路と、
   前記電源ノードの電圧によって駆動される第２の内部回路と、
   前記電源ノードの電圧によって駆動され、前記第１の電源端子の電圧が第１の参照電圧よりも高い場合は、前記第１のスイッチをオンさせるとともに前記第２のスイッチをオフさせ、前記第１の電源端子の電圧が前記第１の参照電圧よりも低下したことに応じて、前記第１のスイッチをオフさせるとともに、前記電源ノードの電圧が徐々に上昇するように前記第２のスイッチをオン／オフさせる制御回路とを備える、半導体装置。
2. 前記第１の電源端子の電圧が前記第１の参照電圧よりも低い場合は、前記第２のスイッチがオンする第１の期間と前記第２のスイッチがオフする第２の期間とが交互に繰り返され、前記第１の期間が徐々に長くなる、請求項１に記載の半導体装置。
3. さらに、前記第１の電源端子の電圧によって駆動され、前記第１の参照電圧を生成する参照電圧生成回路と、
   前記第１の電源端子の電圧によって駆動され、前記第１の電源端子の電圧と前記第１の参照電圧との高低を比較し、比較結果を示す信号を出力する比較回路とを備え、
   前記制御回路は、前記第１の比較回路の出力信号に基いて動作する、請求項１または請求項２に記載の半導体装置。
4. さらに、前記第１の電源端子の電圧によって駆動され、前記第１の参照電圧を生成する参照電圧生成回路と、
   前記第１の電源端子の電圧によって駆動され、前記第１の電源端子の電圧が前記第１の参照電圧よりも高い場合は前記第１の電源端子の電圧を出力し、前記第１の電源端子の電圧が前記第１の参照電圧よりも低い場合は基準電圧を出力する第１の比較回路と、
   前記第２の電源端子の電圧を分圧して第２の参照電圧を生成する分圧回路と、
   前記第２の電源端子の電圧によって駆動され、前記第１の比較回路の出力電圧と前記第２の参照電圧との高低を比較し、比較結果を示す信号を出力する第２の比較回路とを備え、
   前記制御回路は、前記第１の比較回路の出力電圧が前記第２の参照電圧よりも高い場合は、前記第１のスイッチをオンさせるとともに前記第２のスイッチをオフさせ、前記第１の比較回路の出力電圧が前記第２の参照電圧よりも低下したことに応じて、前記第１のスイッチをオフさせるとともに、前記電源ノードの電圧が徐々に上昇するように前記第２のスイッチをオン／オフさせる、請求項１または請求項２に記載の半導体装置。
5. さらに、前記第１の電源端子の電圧によって駆動され、前記第１の参照電圧を生成する参照電圧生成回路と、
   前記第１の電源端子の電圧によって駆動され、前記第１の電源端子の電圧と前記第１の参照電圧とを比較し、比較結果を示す信号を出力する第１の比較回路と、
   前記第２の電源端子の電圧によって駆動され、前記第１の電源端子の電圧が前記第２の電源端子の電圧よりも低い場合は第１の信号を出力し、前記第１の電源端子の電圧が前記第２の電源端子の電圧よりも高い場合は第２の信号を出力する第２の比較回路とを備え、
   前記制御回路は、前記第２の比較回路から前記第１の信号が出力されている場合は、前記第１の比較回路の出力信号に基いて動作し、前記第２の比較回路から前記第２の信号が出力されている場合は、前記第１の比較回路の出力信号に関係なく前記第１のスイッチをオンさせるとともに前記第２のスイッチをオフさせる、請求項１または請求項２に記載の半導体装置。
6. さらに、前記第１の電源端子と前記電源ノードの間に順方向に前記第１のスイッチと直列接続された第１のダイオードと、
   前記第２の電源端子と前記電源ノードの間に順方向に前記第２のスイッチと直列接続された第２のダイオードとを備え、
   前記制御回路は、前記第１の電源端子の電圧と前記第２の電源端子の電圧とのうちの高い方の電圧を前記電源ノードに供給する場合は、前記第１の電源端子の電圧と前記第１の参照電圧との高低に関係なく、前記第１および第２のスイッチをオンさせる、請求項１または請求項２に記載の半導体装置。
7. さらに、前記第１の電源端子の電圧によって駆動され、前記第２の電源端子の電圧が第２の参照電圧よりも低下した場合に、その旨を報知する信号を出力する比較回路を備える、請求項１または請求項２に記載の半導体装置。
8. 主電源電圧を受ける第１の電源端子と、
   補助電源電圧を受ける第２の電源端子と、
   前記第１の電源端子と電源ノードの間に接続された第１のスイッチと、
   前記第２の電源端子と前記電源ノードの間に並列接続された第２〜第Ｎ（ただし、Ｎは３以上の整数である）のスイッチと、
   前記第１の電源端子の電圧によって駆動される第１の内部回路と、
   前記電源ノードの電圧によって駆動される第２の内部回路と、
   前記電源ノードの電圧によって駆動され、前記第１の電源端子の電圧が第１の参照電圧よりも高い場合は、前記第１のスイッチをオンさせるとともに前記第２〜第Ｎのスイッチをオフさせ、前記第１の電源端子の電圧が前記第１の参照電圧よりも低下したことに応じて、前記第１のスイッチをオフさせるとともに、前記電源ノードの電圧が徐々に上昇するように前記第２〜第Ｎのスイッチを順次オンさせる制御回路とを備える、半導体装置。
9. 前記第２〜第（Ｎ−１）のスイッチのオン抵抗値は、それぞれ前記第３〜第Ｎのスイッチのオン抵抗値よりも大きい、請求項８に記載の半導体装置。

Images