[go: up one dir, main page]

JP2012239041A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2012239041A
JP2012239041A JP2011106808A JP2011106808A JP2012239041A JP 2012239041 A JP2012239041 A JP 2012239041A JP 2011106808 A JP2011106808 A JP 2011106808A JP 2011106808 A JP2011106808 A JP 2011106808A JP 2012239041 A JP2012239041 A JP 2012239041A
Authority
JP
Japan
Prior art keywords
operating voltage
semiconductor device
circuit
transistor
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011106808A
Other languages
English (en)
Other versions
JP5209083B2 (ja
Inventor
Hiroki Murakami
洋樹 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to JP2011106808A priority Critical patent/JP5209083B2/ja
Priority to US13/303,153 priority patent/US9112488B2/en
Priority to KR1020110136400A priority patent/KR101463939B1/ko
Publication of JP2012239041A publication Critical patent/JP2012239041A/ja
Application granted granted Critical
Publication of JP5209083B2 publication Critical patent/JP5209083B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/225—Clock input buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

【課題】 待機動作時のオフリーク電流を削減した論理回路を含む半導体装置を提供することを目的とする。
【解決手段】 半導体装置１００は、第１の動作電圧または第１の動作電圧よりも小さい第２の動作電圧を供給する電源供給部１１０と、電源供給部１１０から第１または第２の動作電圧を受け取る低しきい値のＰ型トランジスタＴｐと、トランジスタＴｐと基準電位との間に接続されたＮ型トランジスタＴｎとを有し、トランジスタＴｐ、Ｔｎは、ゲートに入力された信号Dinに応じて出力信号Doutを生成する論理回路を構成する。電源供給部１１０は、通常動作時、第１の動作電圧をトランジスタＴｐのソースに供給し、待機動作時、第２の動作電圧をトランジスタＴｐのソースに供給する。第２の動作電圧は、トランジスタＴｐ、Ｔｎそれぞれのゲート・ソース間電圧の振幅がトランジスタＴｐ、Ｔｎのしきい値よりも大きくなるように設定される。
【選択図】 図２

Description

本発明は、論理回路または論理ゲートを含む半導体装置に関し、特に、待機動作時の消費電力の低減に関する。
フラッシュメモリ、ダイナミックメモリ等の半導体メモリでは、大容量、低価格、低消費電力の要求から微細化に加えて、プロセス工程の削減が行われている。その結果、例えば、単層のポリシリコンのプロセスでは、ＰチャンネルＭＯＳトランジスタのしきい値が上昇し、高速動作を実現することが困難になるため、新たに低しきい値のトランジスタを追加するような改善が成されている。しかしながら、しきい値を小さくすると、ゲート・ソース間電圧Ｖｇｓが０Ｖになっても、いわゆるオフリーク電流が流れ、電力が消費されてしまう。このオフリーク電流は、しきい値が小さくなるほど増加する。
特許文献１は、ゲート酸化膜が薄い低しきい値の論理ゲートと電源ラインとの間に、ゲート酸化膜が薄い低しきい値の電源スイッチングトランジスタを設け、スタンバイ状態時に、電源スイッチングトランジスタが強く逆バイアスされるようにして電源スイッチングトランジスタのオフリーク電流を低減させている。
特開２００４−１４７１７５号公報
図１は、従来のオフリーク電流を低減する回路の一例であり、当該回路は、入出力データバッファ等に用いられるクロック同期のデータ転送回路を示している。データ転送回路は、外部クロック信号ExCLKから内部クロック信号InCLKを生成するクロック生成回路Ｃ１と、内部クロック信号InCLKに同期してデータを出力する出力回路Ｃ２とを有する。クロック生成回路Ｃ１は、外部クロック信号ExCLKを入力する第１のＣＭＯＳインバータ（Ｐ１、Ｎ１）と、第１のＣＭＯＳインバータの出力を入力し内部クロック信号InCLKを出力する第２のＣＭＯＳインバータ（Ｐ２、Ｎ２）と、電源VccとトランジスタＰ１の間に接続されたＰチャンネルＭＯＳトランジスタＱｐと、第１のＣＭＯＳインバータの出力とＧＮＤとの間に接続されたＮチャンネルトランジスタＱｎとを有する。トランジスタＱｐ、Ｑｎのゲートには、パワーダウン信号P/Dが印加され、パワーダウン信号P/Dは、通常動作時にＬレベルであり、スタンバイ時にＨレベルとなる。第１、第２のインバータを構成するＰチャンネルトランジスタＰ１、Ｐ２は、低しきい値のトランジスタから構成される。
出力回路Ｃ２は、内部データを入力する第３のＣＭＯＳインバータ（Ｐ３、Ｎ３）と、第３のＣＭＯＳインバータの出力を入力しデータを出力する第４のＣＭＯＳインバータ（Ｐ４、Ｎ４）と、第３のＣＭＯＳインバータにそれぞれ直列に接続されたＰチャンネルトランジスタＰ５、ＮチャンネルトランジスタＮ５と、トランジスタＰ５と電源Vccとの間に接続されたＰチャンネルトランジスタＱｐと、第３のＣＭＯＳインバータの出力とＧＮＤとの間に接続されたＮチャンネルトランジスタＱｎとを有する。トランジスタＰ５のゲートには、反転した内部クロック信号InCLKが印加され、トランジスタＮ５のゲートには、内部クロック信号InCLKが印加される。トランジスタＱｐ、Ｑｎのゲートには、パワーダウン信号P/Dが印加される。第３、第４のＣＭＯＳインバータを構成するＰチャンネルトランジスタＰ３、Ｐ４と、クロック同期されるトランジスタＰ５は、低しきい値のトランジスタから構成される。
通常動作時、パワーダウン信号P/Dは、Ｌレベルであるため、トランジスタＱｐはオンし、第１および第３のＣＭＯＳインバータには電源Vccが接続され、トランジスタＱｎはオフする。従って、クロック生成回路Ｃ１からは外部クロック信号ExCLKに同期した内部クロック信号InCLKが出力される。また、出力回路Ｃ２では、トランジスタＰ５、Ｎ５が内部クロック信号InCLKがＬレベルのとき内部データが第３のＣＭＯＳインバータに取り込まれ、第４のＣＭＯＳインバータは、入力データの論理値に応じた論理値のデータを出力する。
スタンバイ時に移行すると、パワーダウン信号P/Dは、Ｈレベルになる。このため、クロック生成回路Ｃ１では、トランジスタＱｐがオフし、低しきい値のトランジスタＰ１には動作電圧Vccが供給されず、また、トランジスタＱｎがオンすることで、クロック生成回路Ｃ１から出力される内部クロック信号InCLKはＨレベルに固定される。また、出力回路Ｃ２では、トランジスタＰ３には動作電圧Vccは供給されず、トランジスタＱｎがオンすることで、出力されるデータ出力はＨレベルに固定される。
上記のように、低しきい値を有するトランジスタＰ１、Ｐ３のオフリーク電流を削減するため、通常のしきい値を有するトランジスタＱｐ、Ｑｎを直列に挿入し、かつ、パワーダウン信号P/Dにより論理設定をしなければならなくなる。これにより、低しきい値を有するトランジスタＰ１、Ｐ３による高速動作を実現することはできるが、反面、トランジスタＱｐ、Ｑｎを直列に挿入するため、トランジスタＰ１とＱｐおよびＰ３とＱｐのチャンネル幅が増大し、スタンバイ状態の設定のためにロジック部の増大を招いてしまう。さらに、スタンバイ時には、出力されるデータがＨレベルに固定されてしまうので、スタンバイ時から通常動作時へ移行する場合には、ロジック部の初期化が必要となり、そのために時間を要してしまう。
本発明の目的は、上記従来の課題を解決し、待機動作時のオフリーク電流を削減した論理回路を含む半導体装置を提供することを目的とする。
さらに本発明は、待機動作時から遅滞なく通常動作時へ移行することができる半導体装置を提供することを目的とする。
本発明に係る半導体装置は、少なくとも第１の動作電圧または第１の動作電圧よりも小さい第２の動作電圧を受け取る第１のＰチャンネル型のＭＯＳトランジスタと、少なくとも第１のＭＯＳトランジスタと基準電位との間に接続された第２のＮチャンネル型のＭＯＳトランジスタとを有し、第１および第２のＭＯＳトランジスタは、ゲートに入力された信号に応じて出力信号を生成する論理回路を構成し、通常動作時、第１の動作電圧が第１のＭＯＳトランジスタのソースに供給され、待機動作時、第２の動作電圧が第１のＭＯＳトランジスタのソースに供給され、第２の動作電圧は、第１および第２のＭＯＳトランジスタそれぞれのゲート・ソース間電圧の振幅が第１および第２のＭＯＳトランジスタのしきい値よりも大きくなるように設定される。
好ましくは半導体装置はさらに、通常動作時に第１の動作電圧を選択し、待機動作時に第２の動作電圧を選択する選択回路を含む。好ましくは選択回路は、外部からの制御信号に基づき第１の動作電圧または第２の動作電圧を選択する。半導体装置はさらに、外部から第１の動作電圧を受け取り、第１の動作電圧から第２の動作電圧を生成する生成回路を有することができる。半導体装置はさらに、外部から第２の動作電圧を受け取り、第２の動作電圧から第１の動作電圧を生成する生成回路を有することができる。
論理回路は、前記第１および第２のＭＯＳトランジスタを含む第１のインバータ回路と、当該第１のインバータ回路に接続されかつ前記第１および第２のＭＯＣトランジスタを含む第２のインバータ回路を含むことができ、第１のインバータ回路には、外部クロック信号が入力され、第２のインバータ回路は、内部クロック信号を出力する。論理回路はさらに、前記内部クロック信号に同期してデータを入出力する回路を含むことができる。論理回路はさらに、第１または第２の動作電圧を供給する電源供給部と、電源供給部と第１のＭＯＳトランジスタの間に直列に接続された第３のＰチャンネル型のＭＯＳトランジスタと、第２のトランジスタと基準電位との間に直列に接続された第４のＮチャンネル型のＭＯＳトランジスタとを含むことができ、第３のＭＯＳトランジスタのゲートには第１のクロック信号が入力され、第４のＭＯＳトランジスタのゲートには第１のクロック信号を反転した第２のクロック信号が入力され、第１および第２のＭＯＳトランジスタのゲートにはデータが入力される。
半導体装置はさらに、データを記憶するための記憶素子が形成されたメモリアレイと、当該メモリアレイに接続されたデータ出力回路とを含み、前記データ出力回路は、前記論理回路を含むことができる。待機動作時は、半導体装置に外部からチップイネーブル信号が入力されていない期間である。また、待機動作時は、チップイネーブル信号が入力された後のコマンド動作がされない一定期間である。
本発明によれば、待機動作時に、第１の動作電圧よりも低い第２の動作電圧を第１のＭＯＳトランジスタに供給するようにしたので、第１の動作電圧を供給するときよりも、第１のＭＯＳトランジスタのオフリーク電流を低減させることができる。さらに、第２の動作電圧は、第１および第２のＭＯＳトランジスタそれぞれのゲート・ソース間電圧の振幅が第１および第２のＭＯＳトランジスタのしきい値よりも大きくなるように設定されるため、論理回路に入力された信号の論理レベルを維持することができ、その結果、待機動作時から通常動作時に移行する際に論理回路の初期化が不要となり、迅速な処理が可能になる。さらに、従来のようにパワーダウン信号により論理設定を行うためのトランジスタを論理回路内に挿入する必要がなくなるため、論理回路の高集積化、小型化を図ることができる。
従来のオフリーク電流を低減する論理回路の構成を示す図である。 本発明の第１の実施例に係る半導体装置の構成を示す図である。 電圧供給部により供給される動作電圧と動作状態との関係を示すテーブルである。 電源供給部の構成例を示す図である。 本発明の第２の実施例に係る半導体装置の構成を示す図である。 本発明の第３の実施例に係る半導体装置の構成を示す図である。 本発明の第４の実施例に係る半導体装置の構成を示す図である。 本発明の第５の実施例に係る半導体装置の構成を示す図である。 本発明の第６の実施例に係る半導体装置の構成を示す図である。 図１０（ａ）は、図１の論理回路においてトランジスタが低しきい値でないときのタイミングチャートを示し、図１０（ｂ）は、図１の論理回路においてトランジスタが低しきい値を有するときのタイミングチャートを示す。 本発明の第６の実施例に係るデータ出力回路を適用したフラッシュメモリのタイミングチャートである。 本発明の第６の実施例に係るデータ出力回路を適用したフラッシュメモリの構成を示すブロック図である。
次に、本発明の実施の形態について図面を参照して詳細に説明する。
図２は、本発明の第１の実施例に係る半導体装置の論理回路の基本的な構成を示す図である。第１の実施例に係る半導体装置１００は、好ましくはシリコン基板上に形成されたＣＭＯＳ論理回路またはＣＭＯＳ論理ゲートを含んで構成され、ここでは、典型的な例として１つのＣＭＯＳインバータを示している。半導体装置１００は、Ｐチャンネル型のＭＯＳトランジスタＴｐと、Ｎチャンネル型のＭＯＳトランジスタＴｎと、トランジスタＴｐに動作電圧を供給する電源供給部１１０とを含んで構成される。好ましくは、ＰチャンネルのトランジスタＴｐは、しきい値が低いトランジスタであり、そのために、例えば、ゲート絶縁膜の膜厚が通常のものよりも薄く構成される。
電源供給部１１０は、半導体装置の動作状態に応じてＣＭＯＳインバータに動作電圧を供給する。１つの好ましい例では、電源供給部１１０は、図３のテーブルに示すように、半導体装置が通常動作（Active）のとき、内部電源Vcc(Int)を外部電源Vcc(Ext)と同じ動作電圧Ｖ１とし、待機状態(Idle)のとき、および内部電源Vcc(Int)を外部電源Vcc(Ext)の動作電圧Ｖ１よりも低い動作電圧Ｖ２（Ｖ１＞Ｖ２）とする。電源供給部１１０は、内部電源Vcc(Int)として電圧Ｖ２を供給するための回路を含むことができ、例えば、レベルシフト回路、ＤＣ−ＤＣコンバータを含むことができる。
図２に示すＣＭＯＳインバータにおいて、半導体装置が通常動作されるとき、ＰチャンネルトランジスタＴｐのソースには、例えば、１．８Ｖの動作電圧Ｖ１が供給される。トランジスタＴｐは、低しきい値を有するため、論理Ｌレベルの信号が入力されたときのオン状態が強く、またそのスイッチング動作が速くなる。
一方、半導体装置が待機状態または待機モードであるとき、ＰチャンネルトランジスタＴｐのソースには、動作電圧Ｖ２、例えば、１．３Ｖが供給される。ここで留意すべきことは、動作電圧Ｖ２は、トランジスタＴｐのゲート・ソース間電圧Ｖｇｓの振幅が、トランジスタＴｐ、Ｔｎのしきい値よりも大きくなるように設定される。つまり、ＣＭＯＳインバータに入力された信号のＨまたはＬレベルの論理状態が維持できるように動作電圧Ｖ２が設定される。動作電圧Ｖ２は、動作電圧Ｖ１よりも低いため、トランジスタＴｐのスイッチング速度は、通常動作時よりは遅くなるが、トランジスタＴｐがオフしたときのオフリーク電流は小さくすることができる。
待機動作時、ＣＭＯＳインバータに入力されたデータDinが論理Ｌレベルのとき、トランジスタＴｐがオン、トランジスタＴｎがオフし、出力データDoutは論理Ｈレベルである。他方、入力されたデータDinが論理Ｈレベルのとき、トランジスタＴｐがオフ、トランジスタＴｎがオンし、出力データDoutは論理Ｌレベルである。待機動作時であっても、半導体装置１００は、論理レベルを維持する状態で動作可能であるため、待機状態から通常動作へ移行する場合に、従来の論理回路であれば必要であった初期化を行う必要がなくなり、待機状態から通常動作へ遅滞なく移行することができる。なお、待機状態は、半導体装置に与えられる外部信号に基づき定義されるものであっても良いし、あるいは、当該外部信号に基づき半導体装置の内部回路が待機状態であるか否かを判定するようにしてもよい。待機状態とは、例えば、半導体装置の動作を一定期間停止させたり、動作速度を通常よりも小さくしたり、あるいは電力消費を通常よりも小さくしたりする態様を含み得る。また、動作電圧Ｖ１、Ｖ２は、ＭＯＳトランジスタのサイズ、しきい値、その他の動作特性に応じて適宜選択され得るものである。
図４は、電源供給部１１０の他の例を示す図である。図４（ａ）に示す例では、半導体装置は、外部電源Vcc(Ext)を入力する外部端子１１２を含む。電源供給部１１０は、外部端子１１２から入力された動作電圧Ｖ１を外部電源Vcc(Ext)として供給する。さらに半導体装置は、外部電源Vcc(Ext)の動作電圧Ｖ１から動作電圧Ｖ２を生成するための電圧生成回路１３０を含み、電圧生成回路１３０は、動作電圧Ｖ２を内部電源Vcc(Int)として供給する。
また、図４（ｂ）に示す例では、半導体装置は、外部端子１１２から外部電源Vcc(Ext)として動作電圧Ｖ２を入力する。そして、電圧生成回路１３０Ａは、外部電源Vcc(Ext)の動作電圧Ｖ２を昇圧し、内部電源Vcc(Int)として動作電圧Ｖ１を生成する。図４（ｃ）に示す例では、半導体装置は、外部端子１１２から外部電源Vcc(Ext)として電圧Ｖａを入力する。そして、電圧生成回路１３０Ｂは、電圧Ｖａから内部電源Vcc(Int)としての動作電圧Ｖ１、Ｖ２を生成する。上記以外にも、半導体装置は、外部電源Vcc(Ext)として動作電圧Ｖ１、Ｖ２をそれぞれ外部端子から入力するものであってもよい。
次に、本発明の第２の実施例について図５を参照して説明する。第２の実施例では、半導体装置１００Ａは、ＣＭＯＳインバータの動作電圧Ｖ１／Ｖ２を切替えるための選択回路１２０を含んで構成される。選択回路１２０は、半導体装置が通常動作(Active)か待機状態（IdleまたはStandby）であるかを示す制御信号CTLを受け取り、制御信号CTLに応じて、動作電圧Ｖ１またはＶ２をトランジスタＴｐのソースに供給する。つまり、選択回路１２０は、通常動作時に高い動作電圧Ｖ１を供給し、待機動作時には低い動作電圧Ｖ２を供給する。
図５（ｂ）は、選択回路１２０の好ましい例を示している。選択回路１２０は、外部電源または内部電源からの電圧Ｖｂが供給された電源レールＰＷＲ１と、動作電圧Ｖ１またはＶ２を供給する電源レールＰＷＲ２と、電源レールＰＷＲ１と電源レールＰＷＲ２との間に接続された抵抗Ｒと、当該抵抗Ｒと並列に接続されたＮチャンネルＭＯＳトランジスタＴＲとを含んで構成される。トランジスタＴＲのゲートには、制御信号CTLが接続される。通常動作時、トランジスタＴＲは、制御信号CTLに応答して導通し、電源レールＰＷＲ２には、動作電圧Ｖ１が供給される。他方、待機動作時、トランジスタＴＲは、制御信号CTLに応答して非導通となり、電源レールＰＷＲ２には、動作電圧Ｖ２（＜Ｖ１）が供給される。非常に簡易な構成により選択回路１２０を構成することができる。
次に、本発明の第３の実施例について図６を参照して説明する。第３の実施例では、半導体装置１００Ｂは、動作電圧Ｖ１およびＶ２を供給する電源供給部１４０と、電源供給部１４０からの動作電圧Ｖ１およびＶ２を受取り、制御信号CTLに応じていずれかの動作電圧Ｖ１またはＶ２を選択的に出力する選択回路１５０とを有する。電源供給部１４０は、第１の実施例のときと同様に、外部電源Vcc(Ext)または外部電源に基づき内部電源Vcc(Int)を生成する電圧生成回路を含むものであることができる。選択回路１５０は、半導体装置１００Ｂが通常動作時であるか待機動作時であるかを示す制御信号CTLに応じて動作電圧Ｖ１またはＶ２を選択し、選択された動作電圧をトランジスタＴｐのソースに供給する。本実施例の場合、選択回路１５０は、単に、動作電圧Ｖ１またはＶ２を選択するだけでよく、また、電源供給部１４０から供給される動作電圧Ｖ１およびＶ２は、他の回路によって共用されるものであってもよい。
次に、本発明の第４の実施例について図７を参照して説明する。第４の実施例に係る半導体装置１００Ｃは、外部クロック信号ExCLKから内部クロック信号InCLKを生成する典型的なクロック生成回路を含んでいる。クロック生成回路は、外部クロック信号ExCLKを入力する第１のＣＭＯＳインバータ１６０Ａと、第１のＣＭＯＳインバータ１６０Ａの出力を入力し内部クロック信号InCLKを出力する第２のＣＭＯＳインバータ１６０Ｂとを含んでいる。第１および第２のＣＭＯＳインバータ１６０Ａ、１６０Ｂには、第１ないし第３の実施例のときと同様に、動作電圧Ｖ１またはＶ２を選択的に供給する電源供給部１１０が接続される。
通常動作時、第１および第２のＣＭＯＳインバータ１６０Ａ、１６０Ｂの低しきい値のトランジスタＴｐには動作電圧Ｖ１が供給され、トランジスタＴｐは高速動作される。これにより、外部クロック信号ExCLKから遅延時間の短い内部クロック信号InCLKが出力される。一方、待機動作時、低しきい値を有するトランジスタＴｐには動作電圧Ｖ２が供給されるが、動作電圧Ｖ２は、外部クロック信号ExCLKの電圧の振幅がトランジスタＴｐのしきい値よりも大きくなるように設定されるため、第１のＣＭＯＳインバータ１６０Ａは、外部クロック信号ExCLKの論理状態を維持したクロック信号InCLK’を出力する。第２のＣＭＯＳインバータ１６０Ｂには、クロック信号CLK’が入力されるが、この場合にも、動作電圧Ｖ２は、トランジスタＴｐのしきい値よりもクロック信号CLK’の振幅が大きくなるように設定されるため、第２のＣＭＯＳインバータ１６０Ｂは、クロック信号CLK’の論理状態を維持した内部クロック信号InCLKを出力する。他方、動作電圧Ｖ２は、動作電圧Ｖ１よりも小さいため、待機動作時における低しきい値のトランジスタＴｐのオフリーク電流を抑制することができる。
次に、本発明の第５の実施例について図８を参照して説明する。第５の実施例に係る半導体装置１００Ｄは、電源供給部１１０と、電源供給部１１０から動作電圧Ｖ１またはＶ２が選択的に供給される論理回路１７０とを含む。論理回路１７０は、低しきい値のＰチャンネルＭＯＳトランジスタおよびＮチャンネルＭＯＳトランジスタを有するＣＭＯＳ論理ゲートを含む。論理回路１７０は、外部クロック信号ExCLKまたは内部クロック信号InCLK、入力データDinを受け取り、クロック信号に同期して処理された出力データDoutを出力する。通常動作時、論理回路１７０には動作電圧Ｖ１が供給され、低しきい値のトランジスタによる高速動作が行われる。待機動作時、論理回路１７０には動作電圧Ｖ２が供給され、論理回路１７０は、通常動作時より若干遅い速度で動作するが、ＣＭＯＳ論理ゲートによる論理レベルを維持したデータをクロック信号に同期して出力する。
図８（ｂ）は、第５の実施例の論理回路１７０の１つの回路例を示している。論理回路１７０は、低しきい値のＰチャンネル型のトランジスタＴｐと、Ｎチャンネル型のトランジスタＴｎとを有するインバータと、トランジスタＴｐと電源供給部１１０との間に直列に接続された低しきい値のＰチャンネル型のトランジスタＱｐと、トランジスタＴｎとグランドとの間に直列に接続されたＮチャンネル型のトランジスタＱｎとを有する。トランジスタＴｐとＴｎのゲートには、入力データDinが供給され、トランジスタＱｐのゲートには、反転された内部クロック信号InCLKが供給され、トランジスタＱｎのゲートには内部クロック信号InCLKが供給される。通常動作時、トランジスタＱｐには動作電圧Ｖ１が供給され、論理回路１７０は、内部クロック信号に同期して入力データDinを取り込み、出力データDoutを出力する。
待機動作時、トランジスタＱｐには動作電圧Ｖ２が供給されるため、トランジスタＱｐのオフリーク電流が低減される一方、動作電圧Ｖ２は、内部クロック信号の電圧の振幅がトランジスタＱｐのしきい値より大きく設定されるため、トランジスタＱｐが導通したとき、トランジスタＴｐのソースには動作電圧Ｖ２が供給され、トランジスタＴｐは、入力データDinの論理状態に応じてオンまたはオフする。
次に、本発明の第６の実施例について図９ないし図１２を参照して説明する。図９は、第６の実施例に係るデータ出力回路１８０を示し、データ出力回路１８０は、例えば、図１２に示すＮＡＮＤ型のフラッシュメモリ１００Ｅに適用される。フラッシュメモリ１００Ｅは、図１２に示すように、行列状に配列された複数のメモリセルを有するメモリアレイ２００と、外部入出力端子Ｉ／Ｏに接続され入出力データを保持する入出力バッファ２１０と、入出力バッファ２１０からのアドレスデータを受け取るアドレスレジスタ２２０と、入出力されるデータを保持するデータレジスタ２３０、入出力バッファ２１０からのコマンドデータを受け取り、コマンドに基づき各部を制御するコントローラ２４０と、アドレスレジスタ２２０からの行アドレス情報Ａｘをデコードし当該デコード結果に基づきブロックの選択およびワード線の選択を行うワード線選択回路２５０と、ワード線選択回路２５０によって選択されたページから読み出された感知したり、選択されたページへの書込みデータを保持するページバッファ／センス回路２６０と、アドレスレジスタ２２０からの列アドレス情報Ａｙをデコードし当該デコード結果に基づきビット線を選択する列選択回路２７０と、データの読出し、プログラムおよび消去のために必要な電圧を生成する内部電圧発生回路２８０とを含んで構成される。内部電圧発生回路１８０は、上記実施例で説明したように、通常動作時または待機動作時に応じて動作電圧Ｖ１、Ｖ２を供給する。ここには図示しないが、フラッシュメモリ１００Ｅは、外部クロック信号を受け取り、あるいはクロック発生回路によりクロック信号を生成することができる。
外部入出力端子Ｉ／Ｏは、複数の端子を含み、これら複数の端子は、アドレス入力端子、データ入力端子、データ出力端子、コマンド入力端子を共用することができ、外部制御信号として、コマンドラッチイネーブル信号、アドレスラッチイネーブル信号、チップイネーブル信号、リードイネーブル信号、ライトイネーブル信号、アウトプットイネーブル信号を入力し、レディー・ビジー信号を出力する。
メモリアレイ２００は、同時にアクセス可能な２つのメモリバンク２００Ｌ、２００Ｒを含んでいる。メモリバンク２００Ｌは、列方向にｍ個のブロックBLK(L)1、BLK(L)2、・・・、BLK(L)m+1を有し、メモリバンク２００Ｒは、列方向にｍ個のブロックBLK(R)1、BLK(R)2、・・・、BLK(R)m+1を有する。メモリバンクの各ブロックは、ｎビットのビット線BLに接続され、各ビット線BLには、複数のメモリセルを直列に接続したＮＡＮＤセルユニットが接続される。
入出力バッファ２１０は、アドレスデータ２２０、データレジスタ２３０およびコントローラ２４０との間でデータを転送する。図示しないメモリコントローラから送信されたコマンド、データ、アドレス情報は、入出力バッファ２１０を介してコントローラ２４０、アドレスレジスタ２２０、データレジスタ２３０へ供給される。また、読出し時には、ページバッファ／センス回路２６０から読み出されたデータがデータレジスタ２３０を介して入出力バッファ２１０へ転送される。
コントローラ２４０は、入出力バッファ２１０から受け取ったコマンドデータに基づき読出し、プログラムや消去等のシーケンスを制御する。コマンドデータは、例えば、読出し命令、プログラム命令、消去命令、チップイネーブル信号CE、書込みイネーブル信号WE、読み出しイネーブル信号RE、アドレスラッチイネーブル信号ALE、コマンドラッチイネーブル信号CLE、アウトプットイネーブル信号OE等を含む。例えば、コントローラ２４０は、コマンドデータに基づきアドレス情報と書込みデータを判別して、前者をアドレスレジスタ２２０を介してワード線選択回路２５０や列選択回路２７０に転送し、後者をデータレジスタ２３０を介してページバッファ／センス回路２６０に転送する。
ワード線選択回路２５０は、アドレスレジスタ２２０からの行アドレス情報の上位ビットをデコードし、２つのメモリバンク２００Ｌ、２００Ｒ内の選択された一対のブロック内のそれぞれのページが選択される。ページバッファ／センス回路２６０は、データレジスタ２３０に接続され、読み書き命令に従い、読み出したデータをデータレジスタ２３０へ転送し、またはデータレジスタ２３０から転送された書込みデータを受け取る。列選択回路２７０は、アドレスレジスタ２２０からの列アドレス情報Ayをデコードし、デコード結果に基づき、ページバッファ／センス回路２６０に保持されたデータまたはビット線を選択する。
図９に示すデータ出力回路１８０は、例えば入出力バッファ２１０に適用される。データ出力回路１８０は、外部クロック信号ExCLKから内部クロック信号InCLKを生成するクロック生成回路Ｃ１と、クロック生成回路Ｃ１により生成された内部クロックに同期してデータ出力を行うデータ出力回路Ｃ２とを含む。Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５は、低しきい値のＰチャンネルのＭＯＳトランジスタであり、Ｎ１、Ｎ２、Ｎ３、Ｎ４、Ｎ５は、ＮチャンネルのトランジスタＭＯＳトランジスタである。
図１０（ａ）は、トランジスタＰ１〜Ｐ５のしきい値Ｔｈ１が比較的高いデータ出力回路の動作波形図であり、図１０（ｂ）は、図９に示すようにトランジスタＰ１〜Ｐ５のしきい値Ｔｈ２が比較的低い（Ｔｈ２＜Ｔｈ１）データ出力回路の動作波形図である。低しきい値を持たないデータ出力回路路では、外部クロック信号ExCLKから遅延時間Ｄ１後に内部クロック信号InCLKが生成され、さらに内部クロック信号InCLKから遅延時間Ｄ２後に出力データDoutが生成される。一方、低しきい値のトランジスタＰ１〜Ｐ５を含むデータ出力回路１８０では、遅延時間Ｄａ（Ｄａ＜Ｄ１）で内部クロック信号InCLKが生成され、そこから遅延時間Ｄｂ（Ｄｂ＜Ｄ２）でデータ出力Doutが生成される。
図１１は、図９に示すデータ出力回路１８０をフラッシュメモリ１００Eに適用したときの動作波形を示している。時刻ｔ１において、外部制御信号としてチップイネーブル信号ＣＥ、アウトプットイネーブルＯＥ（ともにローアクティブ）がフラッシュメモリ１００Ｅに入力されると、これに応答して、コントローラ２４０は、制御信号を待機状態（Standby）を示すＬレベルから通常状態(Active)を示すＨレベルに変化させる。制御信号は、メモリ内の各部に供給され、内部電圧発生回路２８０は、Activeの制御信号に応答して動作線圧Ｖ１を生成し、これをデータ出力回路１８０に供給する。ここでは、内部電圧発生回路２８０は、動作電圧Ｖ２を昇圧し、内部電源Vcc(Int)としての動作電圧Ｖ１を生成する。
コントローラ２４０は、コマンドに応じた処理を行う期間（ｔ１−ｔ２）、Active状態の制御信号を出力し、この間、データ出力回路１８０には動作電圧Ｖ１が供給される。従って、データ出力回路１８０は、クロック信号CLKに同期しそこから一定の遅延時間後に出力データDoutを生成する。制御信号がStandby状態に切替わると、これに応答して内部電圧発生回路２８０は、動作電圧Ｖ２をデータ出力回路１８０に供給する。コントローラ２４０は、所定の決められた動作シーケンスに従い、高速の処理が必要な場合には、期間ｔ３−ｔ４、期間ｔ５−ｔ６において制御信号をActiveに切替え、この間、動作電圧Ｖ１がデータ出力回路１８０に供給される。制御信号がStandby状態のとき（期間ｔ２−ｔ３、期間ｔ４−ｔ５、期間ｔ６−ｔ７）、データ出力回路１８０には動作電圧Ｖ２が供給されるが、クロック生成回路Ｃ１は、クロック信号CLKの倫理状態を維持するため、制御信号がStandby状態からActive状態に切替わっても、データ出力回路の初期化が不要であり、出力データDoutの遅延を抑制することができる。
上記実施例で例示した論理回路は、一例であって、本発明は、上記以外のＣＭＯＳ論理ゲートまたはＣＭＯＳ論理回路にも適用される。さらに本発明は、フラッシュメモリのほか、ＤＲＡＭ、ＳＲＡＭ、マイクロコントローラ、マイクロプロセッサ、ＡＳＩＣ等の種々の半導体装置に適用される。
本発明の好ましい実施の形態について詳述したが、本発明は、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
１００、１００Ａ、１００Ｂ、１００Ｃ、１００Ｄ：半導体装置
１００Ｅ：フラッシュメモリ
１１０：電源供給部
１２０：選択回路
１３０、１３０Ａ、１３０Ｂ：電圧生成回路
１７０：論理回路
１８０：データ出力回路

Claims (12)

  1. 少なくとも第１の動作電圧または第１の動作電圧よりも小さい第２の動作電圧を受け取る第１のＰチャンネル型のＭＯＳトランジスタと、
    少なくとも第１のＭＯＳトランジスタと基準電位との間に接続された第２のＮチャンネル型のＭＯＳトランジスタとを有し、
    第１および第２のＭＯＳトランジスタは、ゲートに入力された信号に応じて出力信号を生成する論理回路を構成し、
    通常動作時、第１の動作電圧が第１のＭＯＳトランジスタのソースに供給され、
    待機動作時、第２の動作電圧が第１のＭＯＳトランジスタのソースに供給され、第２の動作電圧は、第１および第２のＭＯＳトランジスタそれぞれのゲート・ソース間電圧の振幅が第１および第２のＭＯＳトランジスタのしきい値よりも大きくなるように設定される、半導体装置。
  2. 半導体装置はさらに、通常動作時に第１の動作電圧を選択し、待機動作時に第２の動作電圧を選択する選択回路を含む、請求項１に記載の半導体装置。
  3. 前記選択回路は、外部からの制御信号に基づき第１の動作電圧または第２の動作電圧を選択する、請求項２に記載の半導体装置。
  4. 半導体装置はさらに、外部から第１の動作電圧を受け取り、第１の動作電圧から第２の動作電圧を生成する生成回路を有する、請求項１ないし３いずれか１つに記載の半導体装置。
  5. 半導体装置はさらに、外部から第２の動作電圧を受け取り、第２の動作電圧から第１の動作電圧を生成する生成回路を有する、請求項１ないし３いずれか１つに記載の半導体装置。
  6. 前記論理回路は、前記第１および第２のＭＯＳトランジスタを含む第１のインバータ回路と、当該第１のインバータ回路に接続されかつ前記第１および第２のＭＯＣトランジスタを含む第２のインバータ回路を含み、第１のインバータ回路には、外部クロック信号が入力され、第２のインバータ回路は、内部クロック信号を出力する、請求項１ないし５いずれか１つに記載の半導体装置。
  7. 前記論理回路はさらに、前記内部クロック信号に同期してデータを入出力する回路を含む、請求項１ないし６いずれか１つに記載の半導体装置。
  8. 前記論理回路はさらに、第１または第２の動作電圧を供給する電源供給部と、電源供給部と第１のＭＯＳトランジスタの間に直列に接続された第３のＰチャンネル型のＭＯＳトランジスタと、第２のトランジスタと基準電位との間に直列に接続された第４のＮチャンネル型のＭＯＳトランジスタとを含み、
    第３のＭＯＳトランジスタのゲートには第１のクロック信号が入力され、第４のＭＯＳトランジスタのゲートには第１のクロック信号を反転した第２のクロック信号が入力され、
    第１および第２のＭＯＳトランジスタのゲートにはデータが入力される、請求項１ないし７いずれか１つに記載の半導体装置。
  9. 半導体装置はさらに、データを記憶するための記憶素子が形成されたメモリアレイと、当該メモリアレイに接続されたデータ出力回路とを含み、前記データ出力回路は、前記論理回路を含む、請求項１ないし８いずれか１つに記載の半導体装置。
  10. 待機動作時は、半導体装置に外部からチップイネーブル信号が入力されていない期間である、請求項１ないし９いずれか１つに記載の半導体装置。
  11. 待機動作時は、チップイネーブル信号が入力された後のコマンド動作がされない一定期間である、請求項１ないし１０いずれか１つに記載の半導体装置。
  12. 半導体装置は、フラッシュメモリである、請求項１１に記載の半導体装置。
JP2011106808A 2011-05-12 2011-05-12 半導体装置 Active JP5209083B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011106808A JP5209083B2 (ja) 2011-05-12 2011-05-12 半導体装置
US13/303,153 US9112488B2 (en) 2011-05-12 2011-11-23 Semiconductor memory device with a clock circuit for reducing power consumption in a standby state
KR1020110136400A KR101463939B1 (ko) 2011-05-12 2011-12-16 반도체 디바이스

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011106808A JP5209083B2 (ja) 2011-05-12 2011-05-12 半導体装置

Publications (2)

Publication Number Publication Date
JP2012239041A true JP2012239041A (ja) 2012-12-06
JP5209083B2 JP5209083B2 (ja) 2013-06-12

Family

ID=47141793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011106808A Active JP5209083B2 (ja) 2011-05-12 2011-05-12 半導体装置

Country Status (3)

Country Link
US (1) US9112488B2 (ja)
JP (1) JP5209083B2 (ja)
KR (1) KR101463939B1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101869752B1 (ko) * 2011-11-29 2018-06-22 에스케이하이닉스 주식회사 반도체 장치
US9484134B2 (en) * 2014-03-26 2016-11-01 Mediatek Inc. Feedthrough signal transmission circuit and method utilizing permanently on buffer and switchable normal buffer
US10347316B2 (en) * 2017-08-04 2019-07-09 Micron Technology, Inc. Input buffer circuit
US10943626B1 (en) * 2017-12-26 2021-03-09 SK Hynix Inc. Semiconductor memory device with power gating circuit for data input-output control block and data input/output block and semiconductor system including the same
US11100962B2 (en) 2017-12-26 2021-08-24 SK Hynix Inc. Semiconductor device with a power-down mode and a power gating circuit and semiconductor system including the same
JP6467078B1 (ja) * 2018-01-30 2019-02-06 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
JP6501325B1 (ja) * 2018-01-30 2019-04-17 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
KR102577748B1 (ko) * 2018-11-29 2023-09-14 에스케이하이닉스 주식회사 전원 제어 회로 및 이를 이용하는 반도체 장치
US11335396B1 (en) * 2020-11-19 2022-05-17 Micron Technology, Inc. Timing signal delay for a memory device
KR102694728B1 (ko) * 2022-07-18 2024-08-13 주식회사 피델릭스 전송 데이터 신호의 스윙폭을 감소하여 전류 소모를 저감하는 반도체 메모리 장치의 데이터 전송 시스템

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05210976A (ja) * 1991-11-08 1993-08-20 Hitachi Ltd 半導体集積回路
JPH06139373A (ja) * 1992-10-27 1994-05-20 Hitachi Ltd 半導体装置
JPH10256896A (ja) * 1997-03-14 1998-09-25 Fujitsu Ltd 半導体集積回路装置
JP2000013215A (ja) * 1998-04-20 2000-01-14 Nec Corp 半導体集積回路
JP2002305434A (ja) * 2001-04-04 2002-10-18 Sharp Corp 半導体集積回路
JP2005065044A (ja) * 2003-08-18 2005-03-10 Sony Corp 論理処理回路、半導体デバイス及び論理処理装置
JP2007194649A (ja) * 1996-04-08 2007-08-02 Renesas Technology Corp 半導体集積回路装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4317180A (en) 1979-12-26 1982-02-23 Texas Instruments Incorporated Clocked logic low power standby mode
JPH07130166A (ja) * 1993-09-13 1995-05-19 Mitsubishi Electric Corp 半導体記憶装置および同期型半導体記憶装置
JPH11328952A (ja) 1998-05-20 1999-11-30 Hitachi Ltd 半導体集積回路装置
JPH11340812A (ja) * 1998-05-22 1999-12-10 Mitsubishi Electric Corp 半導体装置
JP4052923B2 (ja) 2002-10-25 2008-02-27 株式会社ルネサステクノロジ 半導体装置
US7055007B2 (en) * 2003-04-10 2006-05-30 Arm Limited Data processor memory circuit
KR100574489B1 (ko) * 2004-04-12 2006-04-27 주식회사 하이닉스반도체 반도체 메모리 장치의 내부전압 발생회로
KR100610009B1 (ko) 2004-07-27 2006-08-08 삼성전자주식회사 저전력 소모를 위한 반도체 장치
US20060200684A1 (en) * 2005-03-01 2006-09-07 Vasudev Bibikar Power mode change voltage control in computerized system
US7603575B2 (en) * 2005-06-30 2009-10-13 Woodbridge Nancy G Frequency-dependent voltage control in digital logic
KR100735018B1 (ko) * 2005-09-13 2007-07-03 삼성전자주식회사 퓨즈 회로를 구비한 반도체 장치
US7269055B2 (en) * 2006-02-13 2007-09-11 Taiwan Semiconductor Manufacturing Co., Ltd. SRAM device with reduced leakage current

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05210976A (ja) * 1991-11-08 1993-08-20 Hitachi Ltd 半導体集積回路
JPH06139373A (ja) * 1992-10-27 1994-05-20 Hitachi Ltd 半導体装置
JP2007194649A (ja) * 1996-04-08 2007-08-02 Renesas Technology Corp 半導体集積回路装置
JPH10256896A (ja) * 1997-03-14 1998-09-25 Fujitsu Ltd 半導体集積回路装置
JP2000013215A (ja) * 1998-04-20 2000-01-14 Nec Corp 半導体集積回路
JP2002305434A (ja) * 2001-04-04 2002-10-18 Sharp Corp 半導体集積回路
JP2005065044A (ja) * 2003-08-18 2005-03-10 Sony Corp 論理処理回路、半導体デバイス及び論理処理装置

Also Published As

Publication number Publication date
KR20120127176A (ko) 2012-11-21
US9112488B2 (en) 2015-08-18
US20120287712A1 (en) 2012-11-15
JP5209083B2 (ja) 2013-06-12
KR101463939B1 (ko) 2014-11-21

Similar Documents

Publication Publication Date Title
JP5209083B2 (ja) 半導体装置
CN104813404B (zh) 用于降低动态功率和峰值电流的sram位线和写入辅助装置与方法及双输入电平移位器
US6845055B1 (en) Semiconductor memory capable of transitioning from a power-down state in a synchronous mode to a standby state in an asynchronous mode without setting by a control register
US10355676B2 (en) Electronic circuit
CN102113056B (zh) 存储器电路中的双功率方案
CN101119113A (zh) 降低栅致漏极泄漏电流的集成电路驱动电路及操作方法
JP6195393B1 (ja) 出力回路
US9071235B2 (en) Apparatuses and methods for changing signal path delay of a signal path responsive to changes in power
US12293785B2 (en) Circuit module with reliable margin configuration
US6897684B2 (en) Input buffer circuit and semiconductor memory device
CN114446341B (zh) 一种存储器的字线驱动电路及时序控制方法
JP2009181638A (ja) 半導体記憶装置
US8169836B2 (en) Buffer control signal generation circuit and semiconductor device
CN103000221B (zh) 半导体装置
CN108962311B (zh) 一种顺序进入和退出低功耗状态的sram控制电路及方法
US7034572B2 (en) Voltage level shifting circuit and method
TWI445307B (zh) 快閃記憶體
US7274620B2 (en) Semiconductor memory device
US11823735B2 (en) Semiconductor device
JP2015019158A (ja) 半導体回路
KR100935729B1 (ko) 센스앰프 오버드라이빙 전압 공급 장치
CN119990001A (zh) 用于功率管理的电路和方法
JP2006252718A (ja) 半導体記憶装置
CN118782107A (zh) 存储器和存储器控制方法
JP2011248958A (ja) 半導体メモリ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130220

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160301

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5209083

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250