（実施形態１）
以下、本実施形態の赤外線センサについて図１〜図１８を参照しながら説明する。
(Embodiment 1)
Hereinafter, the infrared sensor of the present embodiment will be described with reference to FIGS.
本実施形態の赤外線センサは、赤外線センサチップ１００と、この赤外線センサチップ１００の出力信号を信号処理するＩＣチップ１０２と、赤外線センサチップ１００およびＩＣチップ１０２が収納されたパッケージ１０３とを備えている。なお、赤外線センサは、絶対温度を測定するサーミスタ１０１（図３〜図５参照）も、パッケージ１０３に収納されている。
The infrared sensor of the present embodiment includes an infrared sensor chip 100, an IC chip 102 that performs signal processing on an output signal of the infrared sensor chip 100, and a package 103 in which the infrared sensor chip 100 and the IC chip 102 are housed. . In the infrared sensor, the thermistor 101 (see FIGS. 3 to 5) that measures the absolute temperature is also housed in the package 103.
赤外線センサチップ１００は、図１（ｂ）に示すように、サーモパイル３０ａを有する熱型赤外線検出部３がシリコン基板からなる半導体基板１の一表面側に形成されている。また、赤外線センサチップ１００は、複数の熱型赤外線検出部３が半導体基板１の上記一表面側においてアレイ状に配置されている。
As shown in FIG. 1B, the infrared sensor chip 100 has a thermal infrared detector 3 having a thermopile 30a formed on one surface side of a semiconductor substrate 1 made of a silicon substrate. In the infrared sensor chip 100, a plurality of thermal infrared detectors 3 are arranged in an array on the one surface side of the semiconductor substrate 1.
パッケージ１０３は、パッケージ本体１０４と、パッケージ本体１０４に接合されたパッケージ蓋１０５とを有している。ここで、パッケージ蓋１０５は、赤外線センサチップ１００での検知対象の赤外線を透過する機能を有している。また、パッケージ蓋１０５は、導電性を有している。
The package 103 includes a package main body 104 and a package lid 105 joined to the package main body 104. Here, the package lid 105 has a function of transmitting infrared rays to be detected by the infrared sensor chip 100. Further, the package lid 105 has conductivity.
パッケージ蓋１０５は、パッケージ本体１０４の上記一表面側に覆着されたメタルキャップ１５２と、メタルキャップ１５２において赤外線センサチップ１００に対応する部位に形成された開口窓１５２ａを閉塞するレンズ１５３とで構成されている。ここにおいて、レンズ１５３が、赤外線を透過する機能を有し、さらに、赤外線センサチップ１００へ赤外線を収束する機能を有している。
The package lid 105 includes a metal cap 152 that is covered on the one surface side of the package body 104, and a lens 153 that closes an opening window 152a formed in a portion of the metal cap 152 corresponding to the infrared sensor chip 100. Has been. Here, the lens 153 has a function of transmitting infrared rays, and further has a function of converging infrared rays to the infrared sensor chip 100.
ＩＣチップ１０２は、パッケージ本体１０４に実装されている。また、赤外線センサチップ１００は、パッケージ本体１０４に保持された支持部材１０６に支持され、パッケージ１０３内でＩＣチップ１０２の厚み方向においてＩＣチップ１０２から離れて配置されている。
The IC chip 102 is mounted on the package body 104. The infrared sensor chip 100 is supported by a support member 106 held by the package main body 104, and is arranged in the package 103 away from the IC chip 102 in the thickness direction of the IC chip 102.
以下、各構成要素についてさらに説明する。
Hereinafter, each component will be further described.
赤外線センサチップ１００は、複数の画素部２が、半導体基板１の上記一表面側においてアレイ状（ここでは、２次元アレイ状）に配列されている（図６参照）。ここで、画素部２は、図７および図９に示すように、熱型赤外線検出部３と画素選択用のスイッチング素子であるＭＯＳトランジスタ４とを有している。本実施形態では、１つの半導体基板１の上記一表面側にｍ×ｎ個（図６に示した例では、８×８個）の画素部２が形成されているが、画素部２の数や配列は特に限定するものではない。また、本実施形態では、熱型赤外線検出部３の感温部３０が、複数個（ここでは、６個）のサーモパイル３０ａ（図７参照）を直列接続することにより構成されている。赤外線センサチップ１００の等価回路図である図１８では、熱型赤外線検出部３における感温部３０の等価回路を、感温部３０の熱起電力に対応する電圧源で表してある。
In the infrared sensor chip 100, a plurality of pixel portions 2 are arranged in an array (here, a two-dimensional array) on the one surface side of the semiconductor substrate 1 (see FIG. 6). Here, as shown in FIG. 7 and FIG. 9, the pixel unit 2 includes a thermal infrared detection unit 3 and a MOS transistor 4 that is a switching element for pixel selection. In the present embodiment, m × n (8 × 8 in the example shown in FIG. 6) pixel units 2 are formed on the one surface side of one semiconductor substrate 1. The arrangement is not particularly limited. In the present embodiment, the temperature sensing unit 30 of the thermal infrared detection unit 3 is configured by connecting a plurality (here, 6) of thermopile 30a (see FIG. 7) in series. In FIG. 18, which is an equivalent circuit diagram of the infrared sensor chip 100, an equivalent circuit of the temperature sensing unit 30 in the thermal infrared detection unit 3 is represented by a voltage source corresponding to the thermoelectromotive force of the temperature sensing unit 30.
赤外線センサチップ１００は、図７、図９および図１８に示すように、各列の複数の熱型赤外線検出部３の感温部３０の一端がＭＯＳトランジスタ４を介して各列ごとに共通接続された複数の垂直読み出し線７を備えている。また、赤外線センサチップ１００は、各行の熱型赤外線検出部３の感温部３０に対応するＭＯＳトランジスタ４のゲート電極４６が各行ごとに共通接続された複数の水平信号線６を備えている。また、赤外線センサチップ１００は、各列のＭＯＳトランジスタ４のｐ形（ｐ＋）のウェル領域４１が各列ごとに共通接続された複数のグラウンド線８と、各グラウンド線８が共通接続された共通グラウンド線９とを備えている。さらに、赤外線センサチップ１００は、各列の複数個の熱型赤外線検出部３の感温部３０の他端が各列ごとに共通接続された複数の基準バイアス線５を備えている。しかして、赤外線センサチップ１００は、全ての熱型赤外線検出部３の感温部３０の出力を時系列的に読み出すことができるようになっている。要するに、赤外線センサチップ１００は、半導体基板１の上記一表面側に熱型赤外線検出部３と当該熱型赤外線検出部３に並設され当該熱型赤外線検出部３の出力を読み出すためのＭＯＳトランジスタ４とを有する複数の画素部２が形成されている。
As shown in FIGS. 7, 9, and 18, the infrared sensor chip 100 has one end of the temperature sensing unit 30 of each of the plurality of thermal-type infrared detection units 3 in each column commonly connected to each column via the MOS transistor 4. A plurality of vertical readout lines 7 are provided. In addition, the infrared sensor chip 100 includes a plurality of horizontal signal lines 6 in which the gate electrodes 46 of the MOS transistors 4 corresponding to the temperature sensing units 30 of the thermal infrared detectors 3 in each row are commonly connected to each row. In addition, the infrared sensor chip 100 includes a plurality of ground lines 8 in which p-type (p + ) well regions 41 of the MOS transistors 4 in each column are commonly connected to each column, and each ground line 8 is commonly connected. And a common ground line 9. Further, the infrared sensor chip 100 includes a plurality of reference bias lines 5 in which the other ends of the temperature sensing units 30 of the plurality of thermal infrared detectors 3 in each column are commonly connected to each column. Therefore, the infrared sensor chip 100 can read out the outputs of the temperature sensing units 30 of all the thermal infrared detection units 3 in time series. In short, the infrared sensor chip 100 is a MOS transistor for juxtaposing the thermal infrared detector 3 and the thermal infrared detector 3 on the one surface side of the semiconductor substrate 1 and reading the output of the thermal infrared detector 3. A plurality of pixel portions 2 having 4 are formed.
ＭＯＳトランジスタ４は、ゲート電極４６が水平信号線６に接続され、ソース電極４８が感温部３０を介して基準バイアス線５に接続され、ドレイン電極４７が垂直読み出し線７に接続されている。また、各水平信号線６の各々は、各別の画素選択用のパッドＶselに電気的に接続されている。また、各基準バイアス線５は、共通基準バイアス線５ａに共通接続されている。また、各垂直読み出し線７の各々は、各別の出力用のパッドＶoutに電気的に接続されている。また、共通グラウンド線９は、グラウンド用のパッドＧndに電気的に接続されている。また、共通基準バイアス線５ａは、基準バイアス用のパッドＶrefと電気的に接続されている。また、半導体基板１は、基板用のパッドＶddに電気的に接続されている。
In the MOS transistor 4, the gate electrode 46 is connected to the horizontal signal line 6, the source electrode 48 is connected to the reference bias line 5 through the temperature sensing unit 30, and the drain electrode 47 is connected to the vertical readout line 7. Each horizontal signal line 6 is electrically connected to a different pixel selection pad Vsel. Each reference bias line 5 is commonly connected to a common reference bias line 5a. Each vertical readout line 7 is electrically connected to a different output pad Vout. The common ground line 9 is electrically connected to a ground pad Gnd. The common reference bias line 5a is electrically connected to a reference bias pad Vref. The semiconductor substrate 1 is electrically connected to a substrate pad Vdd.
しかして、本実施形態における赤外線センサチップ１００では、ＭＯＳトランジスタ４が、順次、オン状態になるように各画素選択用のパッドＶselの電位を制御することで各画素部２の出力電圧を順次読み出すことができる。例えば、基準バイアス用のパッドＶrefの電位を１．６５Ｖ、グラウンド用のパッドＧndの電位を０Ｖ、基板用のパッドＶddの電位を５Ｖとしておき、画素選択用のパッドＶselの電位を５Ｖとすれば、ＭＯＳトランジスタ４がオンとなり、出力用のパッドＶoutから画素部２の出力電圧（１．６５Ｖ＋感温部３０の出力電圧）が読み出される。また、画素選択用のパッドＶselの電位を０Ｖとすれば、ＭＯＳトランジスタ４がオフとなり、出力用のパッドＶoutから画素部２の出力電圧は読み出されない。なお、図６では、図１８における画素選択用のパッドＶsel、基準バイアス用のパッドＶref、グラウンド用のパッドＧnd、出力用のパッドＶoutなどを区別せずに、全てパッド８０として図示してある。
Therefore, in the infrared sensor chip 100 according to the present embodiment, the MOS transistors 4 sequentially read out the output voltages of the pixel units 2 by controlling the potentials of the pixel selection pads Vsel so that the MOS transistors 4 are sequentially turned on. be able to. For example, if the potential of the reference bias pad Vref is 1.65 V, the potential of the ground pad Gnd is 0 V, the potential of the substrate pad Vdd is 5 V, and the potential of the pixel selection pad Vsel is 5 V. The MOS transistor 4 is turned on, and the output voltage of the pixel unit 2 (1.65 V + output voltage of the temperature sensing unit 30) is read from the output pad Vout. If the potential of the pixel selection pad Vsel is set to 0V, the MOS transistor 4 is turned off, and the output voltage of the pixel unit 2 is not read from the output pad Vout. In FIG. 6, the pixel selection pad Vsel, the reference bias pad Vref, the ground pad Gnd, the output pad Vout, etc. in FIG.
以下、熱型赤外線検出部３およびＭＯＳトランジスタ４それぞれの構造について説明する。なお、本実施形態では、上述の半導体基板１として、導電形がｎ形で上記一表面が（１００）面の単結晶シリコン基板を用いている。
Hereinafter, the structures of the thermal infrared detector 3 and the MOS transistor 4 will be described. In the present embodiment, a single crystal silicon substrate having the n-type conductivity and the (100) surface is used as the semiconductor substrate 1 described above.
各画素部２の熱型赤外線検出部３は、半導体基板１の上記一表面側において熱型赤外線検出部３の形成用領域Ａ１（図９参照）に形成されている。また、各画素部２のＭＯＳトランジスタ４は、半導体基板１の上記一表面側においてＭＯＳトランジスタ４の形成用領域Ａ２（図９参照）に形成されている。
The thermal infrared detector 3 of each pixel unit 2 is formed in the formation area A1 of the thermal infrared detector 3 (see FIG. 9) on the one surface side of the semiconductor substrate 1. Further, the MOS transistor 4 of each pixel portion 2 is formed in the formation region A2 of the MOS transistor 4 (see FIG. 9) on the one surface side of the semiconductor substrate 1.
赤外線センサチップ１００は、半導体基板１の上記一表面側において熱型赤外線検出部３の一部の直下に空洞部１１が形成されている。熱型赤外線検出部３は、半導体基板１の上記一表面側で空洞部１１の周部に形成された支持部３ｄと、半導体基板１の上記一表面側で平面視において空洞部１１を覆う第１の薄膜構造部３ａとを備えている。第１の薄膜構造部３ａは、赤外線を吸収する赤外線吸収部３３を備えている。ここで、第１の薄膜構造部３ａは、空洞部１１の周方向に沿って並設され支持部３ｄに支持された複数の第２の薄膜構造部３ａａと、隣接する第２の薄膜構造部３ａａ同士を連結する連結片３ｃとを有している。なお、図７における熱型赤外線検出部３では、複数の線状のスリット１３を設けることにより、第１の薄膜構造部３ａが６つの第２の薄膜構造部３ａａに分離されている。以下では、赤外線吸収部３３（第１の赤外線吸収部３３と称する）のうち第２の薄膜構造部３ａａそれぞれに対応して分割された各部位を第２の赤外線吸収部３３ａと称する。
In the infrared sensor chip 100, a cavity 11 is formed immediately below a part of the thermal infrared detector 3 on the one surface side of the semiconductor substrate 1. The thermal infrared detector 3 includes a support 3d formed on the periphery of the cavity 11 on the one surface side of the semiconductor substrate 1, and a first cover that covers the cavity 11 in plan view on the one surface side of the semiconductor substrate 1. 1 thin film structure portion 3a. The first thin film structure portion 3a includes an infrared absorbing portion 33 that absorbs infrared rays. Here, the first thin film structure portion 3a includes a plurality of second thin film structure portions 3aa arranged in parallel along the circumferential direction of the cavity portion 11 and supported by the support portion 3d, and adjacent second thin film structure portions. It has the connection piece 3c which connects 3aa mutually. In the thermal infrared detector 3 in FIG. 7, the first thin film structure 3 a is separated into six second thin film structures 3 aa by providing a plurality of linear slits 13. Below, each part divided | segmented corresponding to each 2nd thin film structure part 3aa among the infrared absorption parts 33 (it calls 1st infrared absorption part 33) is called 2nd infrared absorption part 33a.
熱型赤外線検出部３は、第２の薄膜構造部３ａａごとにサーモパイル３０ａが設けられている。ここで、サーモパイル３０ａは、温接点Ｔ１が、第２の薄膜構造部３ａａに設けられ、冷接点Ｔ２が、支持部３ｄに設けられている。要するに、サーモパイル３０ａは、温接点Ｔ１が、熱型赤外線検出部３において空洞部１１に重なる第１の領域に形成され、冷接点Ｔ２が、熱型赤外線検出部３において空洞部１１に重ならない第２の領域に形成されている。
The thermal infrared detector 3 is provided with a thermopile 30a for each second thin film structure 3aa. Here, in the thermopile 30a, the hot junction T1 is provided in the second thin film structure portion 3aa, and the cold junction T2 is provided in the support portion 3d. In short, in the thermopile 30a, the hot junction T1 is formed in the first region that overlaps the cavity 11 in the thermal infrared detector 3, and the cold junction T2 does not overlap the cavity 11 in the thermal infrared detector 3. 2 regions.
また、熱型赤外線検出部３の感温部３０は、各サーモパイル３０ａごとに出力を取り出す場合に比べて温度変化に対する出力変化が大きくなる接続関係で、全てのサーモパイル３０ａが電気的に接続されている。図７の例では、感温部３０は、６個のサーモパイル３０ａを直列接続してある。ただし、上述の接続関係は、複数個のサーモパイル３０ａの全てを直列接続する接続関係に限らない。例えば、それぞれ３個のサーモパイル３０ａの直列回路を並列接続した接続関係では、６個のサーモパイル３０ａが並列接続されている場合や、各サーモパイル３０ａごとに出力を取り出す場合に比べて、感度を高めることが可能となり、６個のサーモパイル３０ａの全てが直列接続されている場合に比べて、感温部３０の電気抵抗を低くできて熱雑音が低減されるから、Ｓ／Ｎ比を向上させることが可能となる。
In addition, the temperature sensing unit 30 of the thermal infrared detection unit 3 has a connection relationship in which the output change with respect to the temperature change is larger than when the output is taken out for each thermopile 30a, and all the thermopile 30a are electrically connected. Yes. In the example of FIG. 7, the temperature sensing unit 30 has six thermopiles 30a connected in series. However, the connection relationship described above is not limited to the connection relationship in which all of the plurality of thermopiles 30a are connected in series. For example, in a connection relationship in which series circuits of three thermopiles 30a are connected in parallel, the sensitivity is increased compared to the case where six thermopiles 30a are connected in parallel or the output is taken out for each thermopile 30a. Compared to the case where all of the six thermopiles 30a are connected in series, the electrical resistance of the temperature sensing unit 30 can be lowered and the thermal noise is reduced, so that the S / N ratio can be improved. It becomes possible.
ここで、熱型赤外線検出部３では、第２の薄膜構造部３ａａごとに、支持部３ｄと第２の赤外線吸収部３３ａとを連結する２つの平面視短冊状のブリッジ部３ｂｂ，３ｂｂが空洞部１１の周方向に離間して形成されている。ここで、赤外線センサチップ１００は、２つのブリッジ部３ｂｂ，３ｂｂと第２の赤外線吸収部３３ａとを空間的に分離し空洞部１１に連通する平面視コ字状のスリット１４が形成されている。熱型赤外線検出部３のうち、平面視において第１の薄膜構造部３ａを囲む部位である支持部３ｄは、矩形枠状の形状となっている。なお、ブリッジ部３ｂｂは、上述の各スリット１３，１４により、第２の赤外線吸収部３３ａおよび支持部３ｄそれぞれとの連結部位以外の部分が、第２の赤外線吸収部３３ａおよび支持部３ｄと空間的に分離されている。第２の薄膜構造部３ａａは、支持部３ｄからの延長方向の寸法を９３μｍ、この延長方向に直交する幅方向の寸法を７５μｍとし、各ブリッジ部３ｂｂの幅寸法を２３μｍ、各スリット１３，１４の幅を５μｍに設定してあるが、これらの値は一例であって特に限定するものではない。
Here, in the thermal-type infrared detection unit 3, for each second thin film structure unit 3aa, the two bridge portions 3bb and 3bb having a rectangular shape in plan view connecting the support unit 3d and the second infrared absorption unit 33a are hollow. The portions 11 are formed so as to be separated from each other in the circumferential direction. Here, the infrared sensor chip 100 is formed with a U-shaped slit 14 in plan view that spatially separates the two bridge portions 3bb and 3bb and the second infrared absorbing portion 33a and communicates with the cavity portion 11. . The support part 3d which is a site | part surrounding the 1st thin film structure part 3a in planar view among the thermal-type infrared detection parts 3 has a rectangular frame shape. Note that the bridge portion 3bb has a space other than the second infrared absorption portion 33a and the support portion 3d, and the space between the second infrared absorption portion 33a and the support portion 3d. Separated. In the second thin film structure portion 3aa, the dimension in the extending direction from the support portion 3d is 93 μm, the dimension in the width direction orthogonal to the extending direction is 75 μm, the width dimension of each bridge portion 3bb is 23 μm, and each slit 13, 14 However, these values are merely examples and are not particularly limited.
第１の薄膜構造部３ａは、半導体基板１の上記一表面側に形成されたシリコン酸化膜１ｂと、シリコン酸化膜１ｂ上に形成されたシリコン窒化膜３２と、シリコン窒化膜３２上に形成された感温部３０と、シリコン窒化膜３２の表面側で感温部３０を覆うように形成された層間絶縁膜５０と、層間絶縁膜５０上に形成されたパッシベーション膜６０との積層構造部をパターニングすることにより形成されている。層間絶縁膜５０は、ＢＰＳＧ膜により構成し、パッシベーション膜６０は、ＰＳＧ膜と当該ＰＳＧ膜上に形成されたＮＳＧ膜との積層膜により構成してあるが、これに限らず、例えば、シリコン窒化膜により構成してもよい。
The first thin film structure portion 3a is formed on the silicon oxide film 1b formed on the one surface side of the semiconductor substrate 1, the silicon nitride film 32 formed on the silicon oxide film 1b, and the silicon nitride film 32. A laminated structure of the temperature sensitive portion 30, the interlayer insulating film 50 formed so as to cover the temperature sensitive portion 30 on the surface side of the silicon nitride film 32, and the passivation film 60 formed on the interlayer insulating film 50. It is formed by patterning. The interlayer insulating film 50 is composed of a BPSG film, and the passivation film 60 is composed of a laminated film of a PSG film and an NSG film formed on the PSG film, but is not limited to this, for example, silicon nitride You may comprise by a film | membrane.
上述の熱型赤外線検出部３では、シリコン窒化膜３２のうち第１の薄膜構造部３ａのブリッジ部３ｂｂ，３ｂｂ以外の部位が、第１の赤外線吸収部３３を構成している。また、支持部３ｄは、シリコン酸化膜１ｂとシリコン窒化膜３２と層間絶縁膜５０とパッシベーション膜６０とで構成されている。
In the thermal infrared detector 3 described above, portions of the silicon nitride film 32 other than the bridge portions 3bb and 3bb of the first thin film structure portion 3a constitute the first infrared absorber 33. The support 3d is composed of a silicon oxide film 1b, a silicon nitride film 32, an interlayer insulating film 50, and a passivation film 60.
また、赤外線センサチップ１００は、層間絶縁膜５０とパッシベーション膜６０との積層膜が、半導体基板１の上記一表面側において、熱型赤外線検出部３の形成用領域Ａ１とＭＯＳトランジスタ４の形成用領域Ａ２とに跨って形成されており、この積層膜のうち、熱型赤外線検出部３の形成用領域Ａ１に形成された部分が、赤外線吸収膜７０（図９（ｂ）参照）を兼ねている。本実施形態では、赤外線吸収膜７０の屈折率をｎ２、検出対象の赤外線の中心波長をλとするとき、赤外線吸収膜７０の厚さｔ２をλ／４ｎ２に設定しているので、検出対象の波長（例えば、８〜１２μｍ）の赤外線の吸収効率を高めることが可能となり、高感度化を図ることが可能となる。例えば、ｎ２＝１．４、λ＝１０μｍの場合には、ｔ２≒１．８μｍとすればよい。なお、本実施形態では、層間絶縁膜５０の膜厚を０．８μｍ、パッシベーション膜６０の膜厚を１μｍ（ＰＳＧ膜の膜厚を０．５μｍ、ＮＳＧ膜の膜厚を０．５μｍ）としてある。
Further, in the infrared sensor chip 100, the laminated film of the interlayer insulating film 50 and the passivation film 60 is formed on the one surface side of the semiconductor substrate 1 for forming the formation region A 1 of the thermal infrared detector 3 and the MOS transistor 4. Of the laminated film, the portion formed in the formation region A1 of the thermal infrared detector 3 also serves as the infrared absorption film 70 (see FIG. 9B). Yes. In this embodiment, when the refractive index of the infrared absorption film 70 is n 2 and the center wavelength of the infrared ray to be detected is λ, the thickness t2 of the infrared absorption film 70 is set to λ / 4n 2. It becomes possible to increase the absorption efficiency of infrared rays of a target wavelength (for example, 8 to 12 μm), and it is possible to achieve high sensitivity. For example, when n 2 = 1.4 and λ = 10 μm, t2≈1.8 μm may be set. In the present embodiment, the interlayer insulating film 50 has a thickness of 0.8 μm, the passivation film 60 has a thickness of 1 μm (the PSG film has a thickness of 0.5 μm, and the NSG film has a thickness of 0.5 μm). .
また、各画素部２では、空洞部１１の内周形状が矩形状である。連結片３ｃは、平面視Ｘ字状に形成されている。この連結片３ｃは、第２の薄膜構造部３ａａの延長方向に交差する斜め方向において隣接する第２の薄膜構造部３ａａ，３ａａ同士、第２の薄膜構造部３ａａの延長方向において隣接する第２の薄膜構造部３ａａ，３ａａ同士、第２の薄膜構造部３ａａの延長方向に直交する方向において隣接する第２の薄膜構造部３ａａ，３ａａ同士を連結している。
In each pixel unit 2, the inner peripheral shape of the cavity 11 is rectangular. The connecting piece 3c is formed in an X shape in plan view. The connecting pieces 3c are adjacent to each other in the oblique direction intersecting with the extending direction of the second thin film structure portion 3aa, and between the second thin film structure portions 3aa and 3aa adjacent to each other in the extending direction of the second thin film structure portion 3aa. The thin film structure portions 3aa, 3aa are connected to each other, and the second thin film structure portions 3aa, 3aa adjacent to each other in the direction orthogonal to the extending direction of the second thin film structure portion 3aa are connected to each other.
サーモパイル３０ａは、シリコン窒化膜３２上で第２の薄膜構造部３ａａと支持部３ｄとに跨って形成されたｎ形ポリシリコン層３４とｐ形ポリシリコン層３５との一端部同士を第２の赤外線吸収部３３ａの赤外線入射面側で金属材料（例えば、Ａｌ−Ｓｉなど）からなる接続部３６により電気的に接続した複数個（図７に示した例では、９個）の熱電対を有している。また、サーモパイル３０ａは、半導体基板１の上記一表面側で互いに隣り合う熱電対のｎ形ポリシリコン層３４の他端部とｐ形ポリシリコン層３５の他端部とが金属材料（例えば、Ａｌ−Ｓｉなど）からなる接続部３７により接合され電気的に接続されている。ここで、サーモパイル３０ａは、ｎ形ポリシリコン層３４の上記一端部とｐ形ポリシリコン層３５の上記一端部と接続部３６とで温接点Ｔ１を構成している。また、ｎ形ポリシリコン層３４の上記他端部とｐ形ポリシリコン層３５の上記他端部と接続部３７とで冷接点Ｔ２を構成している。赤外線センサチップ１００は、ｎ形ポリシリコン層３４およびｐ形ポリシリコン層３５の各々において、ブリッジ部３ｂｂ，３ｂｂに形成されている部位および半導体基板１の上記一表面側のシリコン窒化膜３２上に形成されている部位でも赤外線を吸収することができる。
The thermopile 30a has a second end portion of the n-type polysilicon layer 34 and the p-type polysilicon layer 35 formed on the silicon nitride film 32 across the second thin film structure portion 3aa and the support portion 3d. A plurality of (9 in the example shown in FIG. 7) thermocouples electrically connected by the connecting portion 36 made of a metal material (for example, Al—Si) on the infrared incident surface side of the infrared absorbing portion 33a is provided. doing. In addition, the thermopile 30a has a metal material (for example, Al Al) with the other end of the n-type polysilicon layer 34 and the other end of the p-type polysilicon layer 35 of the thermocouple adjacent to each other on the one surface side of the semiconductor substrate 1. -Si and the like) are joined and electrically connected. Here, in the thermopile 30a, the one end portion of the n-type polysilicon layer 34, the one end portion of the p-type polysilicon layer 35, and the connection portion 36 constitute a hot junction T1. Further, the other end portion of the n-type polysilicon layer 34, the other end portion of the p-type polysilicon layer 35, and the connecting portion 37 constitute a cold junction T2. The infrared sensor chip 100 is formed on each of the n-type polysilicon layer 34 and the p-type polysilicon layer 35 on the portion formed in the bridge portions 3bb and 3bb and the silicon nitride film 32 on the one surface side of the semiconductor substrate 1. Infrared rays can be absorbed even at the formed site.
また、赤外線センサチップ１００は、空洞部１１の形状が、四角錘状であり、平面視における中央部の方が周部に比べて深さ寸法が大きくなっているので、第１の薄膜構造部３ａの中央部に温接点Ｔ１が集まるように各画素部２におけるサーモパイル３０ａの平面レイアウトを設計してある。すなわち、図７の上下方向における真ん中の２つの第２の薄膜構造部３ａａでは、図７および図１０に示すように、３つの第２の薄膜構造部３ａａの並設方向に沿って温接点Ｔ１を並べて配置してある。また、図７の上下方向における上側の２つの第２の薄膜構造部３ａａでは、図７および図１１に示すように、３つの第２の薄膜構造部３ａａの並設方向において真ん中の第２の薄膜構造部３ａａに近い側に温接点Ｔ１を集中して配置してある。また、図７の上下方向における下側の２つの第２の薄膜構造部３ａａでは、図７に示すように、３つの第２の薄膜構造部３ａａの並設方向において真ん中の第２の薄膜構造部３ａａに近い側に温接点Ｔ１を集中して配置してある。しかして、本実施形態における赤外線センサチップ１００では、図７の上下方向における上側、下側の第２の薄膜構造部３ａａの複数の温接点Ｔ１の配置が、真ん中の第２の薄膜構造部３ａａの複数の温接点Ｔ１の配置と同じである場合に比べて、温接点Ｔ１の温度変化を大きくできるので、感度を向上することが可能となる。なお、本実施形態では、空洞部１１の最深部の深さを所定深さｄｐ（図９（ｂ）参照）とするとき、所定深さｄｐを２００μｍに設定してあるが、この値は一例であり、特に限定するものではない。
Further, in the infrared sensor chip 100, the cavity portion 11 has a quadrangular pyramid shape, and the depth of the central portion in plan view is larger than that of the peripheral portion. The planar layout of the thermopile 30a in each pixel unit 2 is designed so that the hot junction T1 gathers at the center of 3a. That is, in the two second thin film structure portions 3aa in the middle in the vertical direction of FIG. 7, as shown in FIGS. 7 and 10, the hot junction T1 is aligned along the juxtaposing direction of the three second thin film structure portions 3aa. Are arranged side by side. Further, in the upper two second thin film structure portions 3aa in the vertical direction of FIG. 7, as shown in FIGS. 7 and 11, the second second thin film structure portion 3aa in the middle in the juxtaposition direction of the three second thin film structure portions 3aa. The hot junctions T1 are concentrated on the side close to the thin film structure 3aa. Further, in the two second thin film structure portions 3aa on the lower side in the vertical direction in FIG. 7, as shown in FIG. 7, the second thin film structure in the middle in the juxtaposition direction of the three second thin film structure portions 3aa. The hot junctions T1 are concentrated on the side close to the portion 3aa. Thus, in the infrared sensor chip 100 according to the present embodiment, the arrangement of the plurality of hot junctions T1 of the upper and lower second thin film structures 3aa in the vertical direction in FIG. 7 is the second thin film structure 3aa in the middle. Since the temperature change of the hot junction T1 can be increased as compared with the arrangement of the plurality of hot junctions T1, the sensitivity can be improved. In the present embodiment, when the depth of the deepest portion of the cavity 11 is set to a predetermined depth dp (see FIG. 9B), the predetermined depth dp is set to 200 μm, but this value is an example. There is no particular limitation.
また、第２の薄膜構造部３ａａは、シリコン窒化膜３２の赤外線入射面側においてサーモパイル３０ａを形成していない領域に、第２の薄膜構造部３ａａの反りを抑制するとともに赤外線を吸収するｎ形ポリシリコン層からなる赤外線吸収層３９が形成されている。また、隣接する第２の薄膜構造部３ａａ，３ａａ同士を連結する連結片３ｃには、当該連結片３ｃを補強するｎ形ポリシリコン層からなる補強層３９ｂ（図１２参照）が設けられている。ここで、補強層３９ｂは、赤外線吸収層３９と連続一体に形成されている。しかして、赤外線センサチップ１００では、連結片３ｃが補強層３９ｂにより補強されているので、使用中の外部の温度変化や衝撃に起因して発生する応力による破損を防止することが可能となり、また、製造時の破損を低減することが可能となり、製造歩留まりの向上を図ることが可能となる。なお、本実施形態では、図１２に示す連結片３ｃの長さ寸法Ｌ１を２４μｍ、幅寸法Ｌ２を５μｍ、補強層３９ｂの幅寸法Ｌ３を１μｍに設定してあるが、これらの数値は一例であり、特に限定するものではない。ただし、半導体基板１がシリコン基板であり、補強層３９ｂがｎ形ポリシリコン層により形成される場合には、空洞部１１の形成時に補強層３９ｂがエッチングされるのを防止するために、補強層３９ｂの幅寸法を、連結片３ｃの幅寸法よりも小さく設定し、平面視において補強層３９ｂの両側縁が連結片３ｃの両側縁よりも内側に位置するように設計する必要がある。
Further, the second thin film structure portion 3aa is an n-type that suppresses the warp of the second thin film structure portion 3aa and absorbs infrared rays in a region where the thermopile 30a is not formed on the infrared incident surface side of the silicon nitride film 32. An infrared absorption layer 39 made of a polysilicon layer is formed. Further, the connecting piece 3c that connects the adjacent second thin film structures 3aa and 3aa is provided with a reinforcing layer 39b (see FIG. 12) made of an n-type polysilicon layer that reinforces the connecting piece 3c. . Here, the reinforcing layer 39 b is formed integrally with the infrared absorption layer 39. Therefore, in the infrared sensor chip 100, since the connecting piece 3c is reinforced by the reinforcing layer 39b, it is possible to prevent damage due to stress generated due to external temperature change or impact during use. In addition, it is possible to reduce breakage during manufacturing, and it is possible to improve the manufacturing yield. In the present embodiment, the length L1 of the connecting piece 3c shown in FIG. 12 is set to 24 μm, the width L2 is set to 5 μm, and the width L3 of the reinforcing layer 39b is set to 1 μm. There is no particular limitation. However, when the semiconductor substrate 1 is a silicon substrate and the reinforcement layer 39b is formed of an n-type polysilicon layer, the reinforcement layer 39b is prevented from being etched when the cavity 11 is formed. It is necessary to design the width dimension of 39b to be smaller than the width dimension of the connecting piece 3c so that both side edges of the reinforcing layer 39b are located inside the both side edges of the connecting piece 3c in plan view.
また、赤外線センサチップ１００は、図１２および図１７（ｂ）に示すように、連結片３ｃの両側縁と第２の薄膜構造部３ａａの側縁との間にそれぞれ面取り部３ｄ，３ｄが形成され、Ｘ字状の連結片３ｃの略直交する側縁間にも面取り部３ｅが形成されている。しかして、赤外線センサチップ１００では、図１７（ａ）に示すように面取り部が形成されていない場合に比べて、連結片３ｃと第２の薄膜構造部３ａａとの連結部位での応力集中を緩和することが可能となる。これにより、この赤外線センサチップ１００では、製造時に発生する残留応力を低減することが可能となるとともに製造時の破損を低減することが可能となり、製造歩留まりの向上を図ることが可能となる。また、この赤外線センサチップ１００では、使用中の外部の温度変化や衝撃に起因して発生する応力による破損を防止することが可能となる。なお、図１２に示した例では、各面取り部３ｄ，３ｅをＲ（アール）が３μｍのＲ面取り部としてあるが、Ｒ面取り部に限らず、例えば、Ｃ面取り部としてもよい。
In addition, as shown in FIGS. 12 and 17B, the infrared sensor chip 100 has chamfered portions 3d and 3d formed between both side edges of the connecting piece 3c and side edges of the second thin film structure portion 3aa. A chamfered portion 3e is also formed between the side edges of the X-shaped connecting piece 3c that are substantially orthogonal to each other. Therefore, in the infrared sensor chip 100, compared to the case where the chamfered portion is not formed as shown in FIG. 17A, the stress concentration at the connecting portion between the connecting piece 3c and the second thin film structure portion 3aa is reduced. It can be mitigated. Thereby, in this infrared sensor chip 100, it is possible to reduce the residual stress generated at the time of manufacturing and to reduce the damage at the time of manufacturing, and to improve the manufacturing yield. Further, in the infrared sensor chip 100, it is possible to prevent damage due to stress generated due to an external temperature change or impact during use. In the example shown in FIG. 12, each of the chamfered portions 3d and 3e is an R chamfered portion having an R (R) of 3 μm, but is not limited to the R chamfered portion, and may be a C chamfered portion, for example.
また、赤外線センサチップ１００は、各熱型赤外線検出部３に、支持部３ｄと一方のブリッジ部３ｂｂと第２の赤外線吸収部３３ａと他方のブリッジ部３ｂｂと支持部３ｄとに跨るように引き回されたｎ形ポリシリコン層からなる故障診断用の配線（以下、故障診断用配線と称する）１３９を設けて、全ての故障診断用配線１３９を直列接続してある。しかして、赤外線センサチップ１００では、ｍ×ｎ個の故障診断用配線１３９の直列回路へ通電することで、ブリッジ部３ｂｂの折れなどの破損の有無を検出することが可能となる。
In addition, the infrared sensor chip 100 is connected to each thermal infrared detector 3 so as to straddle the support 3d, one bridge 3bb, the second infrared absorber 33a, the other bridge 3bb, and the support 3d. Failure diagnosis wiring (hereinafter referred to as failure diagnosis wiring) 139 made of the rotated n-type polysilicon layer is provided, and all failure diagnosis wirings 139 are connected in series. Therefore, in the infrared sensor chip 100, it is possible to detect the presence or absence of breakage such as breakage of the bridge portion 3bb by energizing the series circuit of the m × n failure diagnosis wirings 139.
要するに、赤外線センサチップ１００は、製造途中での検査時や使用時において、ｍ×ｎ個の故障診断用配線１３９の直列回路への通電の有無によって、ブリッジ部３ｂｂの折れや故障診断用配線１３９の断線などを検出することができる。また、赤外線センサチップ１００では、上述の検査時や使用時において、ｍ×ｎ個の故障診断用配線１３９の直列回路へ通電して各感温部３０の出力を検出することにより、感温部３０の断線の有無や感度のばらつき（感温部３０の出力のばらつき）などを検知することが可能となる。ここにおいて、感度のばらつきに関しては、画素部２ごとの感度のばらつきを検知することが可能であり、例えば、第１の薄膜構造部３ａの反りや第１の薄膜構造部３ａの半導体基板１へのスティッキングなどに起因した感度のばらつきを検知することが可能となる。ここで、本実施形態における赤外線センサチップ１００では、平面視において、故障診断用配線１３９を複数の温接点Ｔ１の群の付近において折り返され蛇行した形状としてある。したがって、この赤外線センサチップ１００では、故障診断用配線１３９へ通電することにより発生するジュール熱によって、各温接点Ｔ１を効率良く温めることが可能となる。上述の故障診断用配線１３９は、ｎ形ポリシリコン層３４およびｐ形ポリシリコン層３５と同一平面上に同一厚さで形成されている。
In short, the infrared sensor chip 100 has the breakage of the bridge portion 3bb and the failure diagnosis wiring 139 depending on whether or not the m × n failure diagnosis wirings 139 are energized at the time of inspection or use during manufacture. Disconnection can be detected. Further, in the infrared sensor chip 100, during the above-described inspection and use, the temperature sensing unit 30 detects the output of each temperature sensing unit 30 by energizing the series circuit of m × n failure diagnosis wirings 139. It is possible to detect the presence / absence of disconnection of 30 and variations in sensitivity (variations in output of the temperature sensing unit 30). Here, regarding the sensitivity variation, it is possible to detect the sensitivity variation for each pixel unit 2. For example, the warp of the first thin film structure unit 3 a or the semiconductor substrate 1 of the first thin film structure unit 3 a. It is possible to detect variations in sensitivity due to sticking or the like. Here, in the infrared sensor chip 100 according to the present embodiment, the failure diagnosis wiring 139 is folded and meandered in the vicinity of the group of the plurality of hot junctions T1 in plan view. Therefore, in this infrared sensor chip 100, each hot junction T1 can be efficiently heated by Joule heat generated by energizing the failure diagnosis wiring 139. The above-described failure diagnosis wiring 139 is formed with the same thickness on the same plane as the n-type polysilicon layer 34 and the p-type polysilicon layer 35.
上述の赤外線吸収層３９および故障診断用配線１３９は、ｎ形ポリシリコン層３４と同じｎ形不純物（例えば、リンなど）を同じ不純物濃度（例えば、１０１８〜１０２０ｃｍ−３）で含んでおり、ｎ形ポリシリコン層３４と同時に形成されている。また、ｐ形ポリシリコン層３５のｐ形不純物として例えばボロンを採用すればよく、不純物濃度を例えば１０１８〜１０２０ｃｍ−３程度の範囲で適宜設定すればよい。本実施形態では、ｎ形ポリシリコン層３４およびｐ形ポリシリコン層３５それぞれの不純物濃度が１０１８〜１０２０ｃｍ−３であり、熱電対の抵抗値を低減でき、Ｓ／Ｎ比の向上を図ることが可能となる。なお、赤外線吸収層３９および故障診断用配線１３９は、ｎ形ポリシリコン層３４と同じｎ形不純物を同じ不純物濃度でドーピングしてあるが、これに限らず、例えば、ｐ形ポリシリコン層３５と同じ不純物を同じ不純物濃度でドーピングしてもよい。
The infrared absorption layer 39 and the failure diagnosis wiring 139 described above contain the same n-type impurity (for example, phosphorus) as the n-type polysilicon layer 34 at the same impurity concentration (for example, 10 18 to 10 20 cm −3 ). The n-type polysilicon layer 34 is formed at the same time. Further, for example, boron may be adopted as the p-type impurity of the p-type polysilicon layer 35, and the impurity concentration may be appropriately set within a range of, for example, about 10 18 to 10 20 cm −3 . In the present embodiment, the impurity concentration of each of the n-type polysilicon layer 34 and the p-type polysilicon layer 35 is 10 18 to 10 20 cm −3 , the resistance value of the thermocouple can be reduced, and the S / N ratio can be improved. It becomes possible to plan. The infrared absorption layer 39 and the failure diagnosis wiring 139 are doped with the same n-type impurity as the n-type polysilicon layer 34 at the same impurity concentration. However, the present invention is not limited to this. For example, the p-type polysilicon layer 35 The same impurity may be doped with the same impurity concentration.
ところで、本実施形態では、ｎ形ポリシリコン層３４、ｐ形ポリシリコン層３５、赤外線吸収層３９、および故障診断用配線１３９の屈折率をｎ１、検出対象の赤外線の中心波長をλとするとき、ｎ形ポリシリコン層３４、ｐ形ポリシリコン層３５、赤外線吸収層３９、および故障診断用配線１３９それぞれの厚さｔ１をλ／４ｎ１に設定している。しかして、赤外線センサチップ１００では、検出対象の波長（例えば、８〜１２μｍ）の赤外線の吸収効率を高めることができ、高感度化を図ることが可能となる。例えば、ｎ１＝３．６、λ＝１０μｍの場合には、ｔ１≒０．６９μｍとすればよい。
By the way, in the present embodiment, the refractive index of the n-type polysilicon layer 34, the p-type polysilicon layer 35, the infrared absorption layer 39, and the failure diagnosis wiring 139 is n 1 , and the center wavelength of the detection target infrared is λ. when is set n-type polysilicon layer 34, p-type polysilicon layer 35, the infrared-absorbing layer 39, and the failure diagnosis wirings 139 respectively thicknesses t1 to lambda / 4n 1. Therefore, in the infrared sensor chip 100, the absorption efficiency of infrared rays having a wavelength to be detected (for example, 8 to 12 μm) can be increased, and high sensitivity can be achieved. For example, when n 1 = 3.6 and λ = 10 μm, t 1 ≈0.69 μm may be set.
また、赤外線センサチップ１００は、ｎ形ポリシリコン層３４、ｐ形ポリシリコン層３５、赤外線吸収層３９、および故障診断用配線１３９それぞれの不純物濃度が１０１８〜１０２０ｃｍ−３である。これにより、赤外線センサチップ１００は、赤外線の吸収率を高くしつつ赤外線の反射を抑制することが可能となり、感温部３０の出力のＳ／Ｎ比を高めることが可能となる。また、赤外線センサチップ１００は、製造時に、赤外線吸収層３９および故障診断用配線１３９をｎ形ポリシリコン層３４と同一工程で形成することが可能となるから、低コスト化を図ることが可能となる。
In the infrared sensor chip 100, the n-type polysilicon layer 34, the p-type polysilicon layer 35, the infrared absorption layer 39, and the failure diagnosis wiring 139 each have an impurity concentration of 10 18 to 10 20 cm −3 . Thereby, the infrared sensor chip 100 can suppress the reflection of infrared rays while increasing the infrared absorption rate, and can increase the S / N ratio of the output of the temperature sensing unit 30. In addition, the infrared sensor chip 100 can be formed at the same time as the n-type polysilicon layer 34 because the infrared absorption layer 39 and the failure diagnosis wiring 139 can be formed at the time of manufacture. Become.
ここで、感温部３０の接続部３６と接続部３７とは、半導体基板１の上記一表面側において、層間絶縁膜５０によって絶縁分離されている（図１３および図１４参照）。すなわち、温接点Ｔ１側の接続部３６は、層間絶縁膜５０に形成したコンタクトホール５０ａ１，５０ａ２を通して、両ポリシリコン層３４，３５の上記各一端部と電気的に接続されている。また、冷接点Ｔ２側の接続部３７は、層間絶縁膜５０に形成されたコンタクトホール５０ａ３，５０ａ４を通して、両ポリシリコン層３４，３５の上記各他端部と電気的に接続されている。
Here, the connection part 36 and the connection part 37 of the temperature sensing part 30 are insulated and separated by the interlayer insulating film 50 on the one surface side of the semiconductor substrate 1 (see FIGS. 13 and 14). That is, the connecting portion 36 on the warm junction T1 side is electrically connected to the one end portions of the polysilicon layers 34 and 35 through the contact holes 50a 1 and 50a 2 formed in the interlayer insulating film 50. Further, the connecting portion 37 on the cold junction T2 side is electrically connected to the other end portions of the polysilicon layers 34 and 35 through contact holes 50a 3 and 50a 4 formed in the interlayer insulating film 50. .
また、ＭＯＳトランジスタ４は、上述のように、半導体基板１の上記一表面側においてＭＯＳトランジスタ４の形成用領域Ａ２に形成されている。
Further, the MOS transistor 4 is formed in the formation region A2 of the MOS transistor 4 on the one surface side of the semiconductor substrate 1 as described above.
ＭＯＳトランジスタ４は、図９および図１６に示すように、半導体基板１の上記一表面側にウェル領域４１が形成され、ウェル領域４１内に、ｎ形（ｎ＋）のドレイン領域４３とｎ形（ｎ＋）のソース領域４４とが離間して形成されている。さらに、ウェル領域４１内には、ドレイン領域４３とソース領域４４とを囲むｐ形（ｐ＋＋）のチャネルストッパ領域４２が形成されている。
As shown in FIGS. 9 and 16, the MOS transistor 4 has a well region 41 formed on the one surface side of the semiconductor substrate 1, and an n-type (n + ) drain region 43 and an n-type in the well region 41. The (n + ) source region 44 is formed apart from the source region 44. Further, a p-type (p ++ ) channel stopper region 42 surrounding the drain region 43 and the source region 44 is formed in the well region 41.
ウェル領域４１においてドレイン領域４３とソース領域４４との間に位置する部位の上には、シリコン酸化膜（熱酸化膜）からなるゲート絶縁膜４５を介してｎ形ポリシリコン層からなるゲート電極４６が形成されている。
A gate electrode 46 made of an n-type polysilicon layer is disposed on a portion of the well region 41 located between the drain region 43 and the source region 44 via a gate insulating film 45 made of a silicon oxide film (thermal oxide film). Is formed.
また、ドレイン領域４３上には、金属材料（例えば、Ａｌ−Ｓｉなど）からなるドレイン電極４７が形成され、ソース領域４４上には、金属材料（例えば、Ａｌ−Ｓｉなど）からなるソース電極４８が形成されている。
A drain electrode 47 made of a metal material (for example, Al—Si) is formed on the drain region 43, and a source electrode 48 made of a metal material (for example, Al—Si) is formed on the source region 44. Is formed.
ゲート電極４６、ドレイン電極４７およびソース電極４８は、上述の層間絶縁膜５０によって絶縁分離されている。ここで、ドレイン電極４７は、層間絶縁膜５０に形成したコンタクトホール５０ｄを通してドレイン領域４３と電気的に接続され、ソース電極４８は、層間絶縁膜５０に形成したコンタクトホール５０ｅを通してソース領域４４と電気的に接続されている。
The gate electrode 46, the drain electrode 47, and the source electrode 48 are insulated and separated by the interlayer insulating film 50 described above. Here, the drain electrode 47 is electrically connected to the drain region 43 through a contact hole 50 d formed in the interlayer insulating film 50, and the source electrode 48 is electrically connected to the source region 44 through a contact hole 50 e formed in the interlayer insulating film 50. Connected.
赤外線センサチップ１００の各画素部２では、ＭＯＳトランジスタ４のソース電極４８と感温部３０の一端とが電気的に接続され、感温部３０の他端が基準バイアス線５に電気的に接続されている。また、各画素部２では、ＭＯＳトランジスタ４のドレイン電極４７が、垂直読み出し線７と電気的に接続され、ゲート電極４６が、当該ゲート電極４６に連続一体に形成されたｎ形ポリシリコン配線からなる水平信号線６と電気的に接続されている。また、各画素部２では、ＭＯＳトランジスタ４のチャネルストッパ領域４２上に、金属材料（例えば、Ａｌ−Ｓｉなど）からなるグラウンド用の電極（以下、グラウンド用電極と称する）４９が形成されている。このグラウンド用電極４９は、チャネルストッパ領域４２をドレイン領域４３およびソース領域４４よりも低電位にバイアスして素子分離するための共通グラウンド線８と電気的に接続されている。なお、グラウンド用電極４９は、層間絶縁膜５０に形成したコンタクトホール５０ｆを通してチャネルストッパ領域４２と電気的に接続されている。
In each pixel unit 2 of the infrared sensor chip 100, the source electrode 48 of the MOS transistor 4 and one end of the temperature sensing unit 30 are electrically connected, and the other end of the temperature sensing unit 30 is electrically connected to the reference bias line 5. Has been. In each pixel portion 2, the drain electrode 47 of the MOS transistor 4 is electrically connected to the vertical readout line 7, and the gate electrode 46 is formed from an n-type polysilicon wiring formed integrally with the gate electrode 46. The horizontal signal line 6 is electrically connected. In each pixel portion 2, a ground electrode (hereinafter referred to as a ground electrode) 49 made of a metal material (for example, Al—Si) is formed on the channel stopper region 42 of the MOS transistor 4. . The ground electrode 49 is electrically connected to a common ground line 8 for element isolation by biasing the channel stopper region 42 at a lower potential than the drain region 43 and the source region 44. The ground electrode 49 is electrically connected to the channel stopper region 42 through a contact hole 50f formed in the interlayer insulating film 50.
以上説明した赤外線センサチップ１００は、第１の薄膜構造部３ａが、複数の線状のスリット１３を設けることによって、空洞部１１の内周方向に沿って並設されそれぞれ熱型赤外線検出部３において空洞部１１を囲む部位である支持部３ｄから内方へ延長された複数の第２の薄膜構造部３ａａに分離されている。また、赤外線センサチップ１００は、各第２の薄膜構造部３ａａごとにサーモパイル３０ａの温接点Ｔ１が設けられるとともに、各サーモパイル３０ａごとに出力を取り出す場合に比べて温度変化に対する出力変化が大きくなる接続関係で全てのサーモパイル３０ａが電気的に接続されている。しかして、赤外線センサチップ１００は、応答速度および感度の向上を図ることが可能となる。また、赤外線センサチップ１００は、全ての第２の薄膜構造部３ａａに跨って故障診断用配線１３９が形成されているので、熱型赤外線検出部３の全てのサーモパイル３０ａを一括して自己診断することが可能となる。また、赤外線センサチップ１００では、隣接する第２の薄膜構造部３ａａ，３ａａ同士を連結する連結片３ｃが形成されていることにより、各第２の薄膜構造部３ａａの反りを低減でき、構造安定性の向上を図れ、感度が安定する。なお、赤外線センサチップ１００の使用時の自己診断は、ＩＣチップ１０２に設けられた自己診断回路（図示せず）により定期的に行われるが、必ずしも定期的に行う必要はない。
In the infrared sensor chip 100 described above, the first thin film structure 3 a is provided in parallel along the inner circumferential direction of the cavity 11 by providing a plurality of linear slits 13. Are separated into a plurality of second thin film structure portions 3aa extending inward from the support portion 3d which is a portion surrounding the cavity portion 11. In addition, the infrared sensor chip 100 is provided with a hot junction T1 of the thermopile 30a for each second thin film structure 3aa, and the output change with respect to the temperature change is larger than when the output is taken out for each thermopile 30a. In connection, all the thermopile 30a is electrically connected. Therefore, the infrared sensor chip 100 can improve response speed and sensitivity. In addition, since the infrared sensor chip 100 has the failure diagnosis wiring 139 formed across all the second thin film structures 3aa, the thermopile 30a of the thermal infrared detection unit 3 is self-diagnosed all at once. It becomes possible. Further, in the infrared sensor chip 100, since the connecting pieces 3c that connect the adjacent second thin film structure portions 3aa and 3aa are formed, the warpage of each second thin film structure portion 3aa can be reduced, and the structural stability can be reduced. Improve the stability and stabilize the sensitivity. The self-diagnosis at the time of using the infrared sensor chip 100 is periodically performed by a self-diagnosis circuit (not shown) provided in the IC chip 102, but is not necessarily performed periodically.
また、赤外線センサチップ１００は、ｎ形ポリシリコン層３４とｐ形ポリシリコン層３５と赤外線吸収層３９と補強層３９ｂと故障診断用配線１３９とが同一の厚さに設定されているので、第２の薄膜構造部３ａａの応力バランスの均一性が向上し、第２の薄膜構造部３ａａの反りを抑制することが可能となる。これにより、赤外線センサチップ１００は、製品ごとの感度のばらつきや、画素部２ごとの感度のばらつきを低減することが可能となる。
In the infrared sensor chip 100, the n-type polysilicon layer 34, the p-type polysilicon layer 35, the infrared absorption layer 39, the reinforcing layer 39b, and the failure diagnosis wiring 139 are set to the same thickness. The uniformity of the stress balance of the second thin film structure portion 3aa is improved, and the warpage of the second thin film structure portion 3aa can be suppressed. Thereby, the infrared sensor chip 100 can reduce variations in sensitivity among products and variations in sensitivity among pixel units 2.
また、赤外線センサチップ１００は、上述のように、故障診断用配線１３９が、第１の熱電要素であるｎ形ポリシリコン層３４もしくは第２の熱電要素であるｐ形ポリシリコン層３５と同じ材料により形成されている。これにより、赤外線センサチップ１００は、故障診断用配線１３９を第１の熱電要素もしくは第２の熱電要素と同時に形成することが可能となり、製造プロセスの簡略化による低コスト化を図ることが可能となる。
Further, as described above, in the infrared sensor chip 100, the failure diagnosis wiring 139 has the same material as the n-type polysilicon layer 34 that is the first thermoelectric element or the p-type polysilicon layer 35 that is the second thermoelectric element. It is formed by. As a result, the infrared sensor chip 100 can form the failure diagnosis wiring 139 simultaneously with the first thermoelectric element or the second thermoelectric element, and can reduce the cost by simplifying the manufacturing process. Become.
また、赤外線センサチップ１００は、赤外線吸収部３３および故障診断用配線１３９を備えた複数の画素部２が、半導体基板１の上記一表面側でアレイ状に設けられているので、製造時や使用時の自己診断に際して各画素部２それぞれの故障診断用配線１３９に通電することにより、各画素部２それぞれの感温部３０の感度のばらつきを把握することが可能となる。
In addition, the infrared sensor chip 100 has a plurality of pixel portions 2 each including the infrared absorbing portion 33 and the failure diagnosis wiring 139 provided in an array on the one surface side of the semiconductor substrate 1. By energizing the failure diagnosis wiring 139 of each pixel unit 2 at the time of self-diagnosis at the time, it becomes possible to grasp the variation in sensitivity of the temperature sensing unit 30 of each pixel unit 2.
また、赤外線センサチップ１００は、各画素部２ごとに感温部３０の出力を読み出すためのＭＯＳトランジスタ４を有しているので、出力用のパッドＶout（図１８参照）の数を少なくでき、小型化および低コスト化を図ることが可能となる。
In addition, since the infrared sensor chip 100 includes the MOS transistor 4 for reading the output of the temperature sensing unit 30 for each pixel unit 2, the number of output pads Vout (see FIG. 18) can be reduced. It becomes possible to achieve downsizing and cost reduction.
以下、赤外線センサチップ１００の製造方法について図１９〜図２２を参照して説明する。
Hereinafter, a method for manufacturing the infrared sensor chip 100 will be described with reference to FIGS.
まず、シリコン基板からなる半導体基板１の上記一表面側に第１の所定膜厚（例えば、０．３μｍ）の第１のシリコン酸化膜３１と第２の所定膜厚（例えば、０．１μｍ）のシリコン窒化膜３２との積層膜からなる絶縁層を形成する絶縁層形成工程を行う。その後、フォトリソグラフィ技術およびエッチング技術を利用して、上記絶縁層のうち熱型赤外線検出部３の形成用領域Ａ１に対応する部分の一部を残してＭＯＳトランジスタ４の形成用領域Ａ２に対応する部分をエッチング除去する絶縁層パターニング工程を行うことによって、図１９（ａ）に示す構造を得る。ここにおいて、第１のシリコン酸化膜３１は、半導体基板１を所定温度（例えば、１１００℃）で熱酸化することにより形成し、シリコン窒化膜３２は、ＬＰＣＶＤ法により形成している。
First, a first silicon oxide film 31 having a first predetermined film thickness (for example, 0.3 μm) and a second predetermined film thickness (for example, 0.1 μm) on the one surface side of the semiconductor substrate 1 made of a silicon substrate. An insulating layer forming step of forming an insulating layer made of a laminated film with the silicon nitride film 32 is performed. Thereafter, using the photolithography technique and the etching technique, the insulating layer corresponds to the formation area A2 of the MOS transistor 4 while leaving a part of the insulating layer corresponding to the formation area A1 of the thermal infrared detection section 3. By performing an insulating layer patterning step for removing the portion by etching, the structure shown in FIG. 19A is obtained. Here, the first silicon oxide film 31 is formed by thermally oxidizing the semiconductor substrate 1 at a predetermined temperature (for example, 1100 ° C.), and the silicon nitride film 32 is formed by the LPCVD method.
上述の絶縁層パターニング工程の後、半導体基板１の上記一表面側にウェル領域４１を形成するウェル領域形成工程を行う。続いて、半導体基板１の上記一表面側におけるウェル領域４１内にチャネルストッパ領域４２を形成するチャネルストッパ領域形成工程を行うことによって、図１９（ｂ）に示す構造を得る。ここで、ウェル領域形成工程では、まず、半導体基板１の上記一表面側の露出部位を所定温度で熱酸化することにより第２のシリコン酸化膜（熱酸化膜）５１を選択的に形成する。その後、ウェル領域４１を形成するためのマスクを利用したフォトリソグラフィ技術およびエッチング技術を利用して第２のシリコン酸化膜５１をパターニングする。続いて、ｐ形不純物（例えば、ボロンなど）のイオン注入を行ってから、ドライブインを行うことにより、ウェル領域４１を形成する。また、チャネルストッパ領域形成工程では、半導体基板１の上記一表面側を所定温度で熱酸化することにより第３のシリコン酸化膜（熱酸化膜）５２を選択的に形成する。その後、チャネルストッパ領域４２を形成するためのマスクを利用したフォトリソグラフィ技術およびエッチング技術を利用して第３のシリコン酸化膜５２をパターニングする。続いて、ｐ形不純物（例えば、ボロンなど）のイオン注入を行ってから、ドライブインを行うことにより、チャネルストッパ領域４２を形成する。なお、第１のシリコン酸化膜３１と第２のシリコン酸化膜５１と第３のシリコン酸化膜５２とで、半導体基板１の上記一表面側のシリコン酸化膜１ｂを構成している。
After the insulating layer patterning step, a well region forming step for forming a well region 41 on the one surface side of the semiconductor substrate 1 is performed. Subsequently, by performing a channel stopper region forming step of forming a channel stopper region 42 in the well region 41 on the one surface side of the semiconductor substrate 1, the structure shown in FIG. 19B is obtained. Here, in the well region forming step, first, the second silicon oxide film (thermal oxide film) 51 is selectively formed by thermally oxidizing the exposed portion on the one surface side of the semiconductor substrate 1 at a predetermined temperature. Thereafter, the second silicon oxide film 51 is patterned using a photolithography technique and an etching technique using a mask for forming the well region 41. Subsequently, a well region 41 is formed by performing ion implantation after p-type impurity (for example, boron) ion implantation. In the channel stopper region forming step, the third silicon oxide film (thermal oxide film) 52 is selectively formed by thermally oxidizing the one surface side of the semiconductor substrate 1 at a predetermined temperature. Thereafter, the third silicon oxide film 52 is patterned by using a photolithography technique and an etching technique using a mask for forming the channel stopper region 42. Subsequently, a channel stopper region 42 is formed by performing ion implantation after p-type impurity (for example, boron) is ion-implanted. Note that the first silicon oxide film 31, the second silicon oxide film 51, and the third silicon oxide film 52 constitute the silicon oxide film 1 b on the one surface side of the semiconductor substrate 1.
上述のチャネルストッパ領域形成工程の後、ドレイン領域４３およびソース領域４４を形成するソース・ドレイン形成工程を行う。このソース・ドレイン形成工程では、ウェル領域４１におけるドレイン領域４３およびソース領域４４それぞれの形成予定領域にｎ形不純物（例えば、リンなど）のイオン注入を行ってから、ドライブインを行うことによって、ドレイン領域４３およびソース領域４４を形成する。
After the above-described channel stopper region forming step, a source / drain forming step for forming the drain region 43 and the source region 44 is performed. In this source / drain formation step, the drain region 43 and the source region 44 in the well region 41 are formed by implanting ions of an n-type impurity (for example, phosphorus) and then driving in, thereby performing drain-in. Region 43 and source region 44 are formed.
ソース・ドレイン形成工程の後、半導体基板１の上記一表面側に熱酸化により所定膜厚（例えば、６００Å）のシリコン酸化膜（熱酸化膜）からなるゲート絶縁膜４５を形成するゲート絶縁膜形成工程を行う。続いて、半導体基板１の上記一表面側の全面にゲート電極４６、水平信号線６（図７参照）、ｎ形ポリシリコン層３４、ｐ形ポリシリコン層３５、赤外線吸収層３９および故障診断用配線１３９の基礎となる所定膜厚（例えば、０．６９μｍ）のノンドープポリシリコン層をＬＰＣＶＤ法により形成するポリシリコン層形成工程を行う。その後、フォトリソグラフィ技術およびエッチング技術を利用して、上記ノンドープポリシリコン層をゲート電極４６、水平信号線６、ｎ形ポリシリコン層３４、ｐ形ポリシリコン層３５、赤外線吸収層３９および故障診断用配線１３９それぞれに対応する部分が残るようにパターニングするポリシリコン層パターニング工程を行う。続いて、上記ノンドープポリシリコン層のうちｐ形ポリシリコン層３５に対応する部分にｐ形不純物（例えば、ボロンなど）のイオン注入を行ってからドライブインを行うことによりｐ形ポリシリコン層３５を形成するｐ形ポリシリコン層形成工程を行う。その後、上記ノンドープポリシリコン層のうちｎ形ポリシリコン層３４、赤外線吸収層３９、故障診断用配線１３９、ゲート電極４６および水平信号線６に対応する部分にｎ形不純物（例えば、リンなど）のイオン注入を行ってからドライブインを行うことによりｎ形ポリシリコン層３４、赤外線吸収層３９、故障診断用配線１３９、ゲート電極４６および水平信号線６を形成するｎ形ポリシリコン層形成工程を行うことによって、図２０（ａ）に示す構造を得る。なお、ｐ形ポリシリコン層形成工程とｎ形ポリシリコン層形成工程との順序は逆でもよい。
After the source / drain formation step, a gate insulating film formation is formed on the one surface side of the semiconductor substrate 1 by thermal oxidation to form a gate insulating film 45 made of a silicon oxide film (thermal oxide film) having a predetermined thickness (for example, 600 mm). Perform the process. Subsequently, the gate electrode 46, the horizontal signal line 6 (see FIG. 7), the n-type polysilicon layer 34, the p-type polysilicon layer 35, the infrared absorption layer 39, and the fault diagnosis are formed on the entire surface of the semiconductor substrate 1 on the one surface side. A polysilicon layer forming step is performed in which a non-doped polysilicon layer having a predetermined film thickness (for example, 0.69 μm) serving as the basis of the wiring 139 is formed by the LPCVD method. Thereafter, the non-doped polysilicon layer is formed into the gate electrode 46, the horizontal signal line 6, the n-type polysilicon layer 34, the p-type polysilicon layer 35, the infrared absorption layer 39, and the fault diagnosis using photolithography technology and etching technology. A polysilicon layer patterning process is performed so that a portion corresponding to each wiring 139 remains. Subsequently, the p-type polysilicon layer 35 is formed by performing drive-in after ion implantation of a p-type impurity (for example, boron) into a portion corresponding to the p-type polysilicon layer 35 in the non-doped polysilicon layer. A p-type polysilicon layer forming step is performed. Thereafter, of the non-doped polysilicon layer, n-type polysilicon layer 34, infrared absorption layer 39, failure diagnosis wiring 139, gate electrode 46, and portions corresponding to the horizontal signal line 6 are n-type impurities (for example, phosphorus). An n-type polysilicon layer forming step for forming the n-type polysilicon layer 34, the infrared absorption layer 39, the failure diagnosis wiring 139, the gate electrode 46, and the horizontal signal line 6 by performing drive-in after ion implantation is performed. As a result, the structure shown in FIG. The order of the p-type polysilicon layer forming step and the n-type polysilicon layer forming step may be reversed.
上述のｐ形ポリシリコン層形成工程およびｎ形ポリシリコン層形成工程が終了した後、半導体基板１の上記一表面側に層間絶縁膜５０を形成する層間絶縁膜形成工程を行う。続いて、フォトリソグラフィ技術およびエッチング技術を利用して層間絶縁膜５０に各コンタクトホール５０ａ１，５０ａ２，５０ａ３，５０ａ４，５０ｄ，５０ｅ，５０ｆ（図１３、図１４、図１６参照）を形成するコンタクトホール形成工程を行うことによって、図２０（ｂ）に示す構造を得る。層間絶縁膜形成工程では、半導体基板１の上記一表面側に所定膜厚（例えば、０．８μｍ）のＢＰＳＧ膜をＣＶＤ法により堆積させてから、所定温度（例えば、８００℃）でリフローすることにより平坦化された層間絶縁膜５０を形成する。
After the p-type polysilicon layer forming step and the n-type polysilicon layer forming step are completed, an interlayer insulating film forming step for forming an interlayer insulating film 50 on the one surface side of the semiconductor substrate 1 is performed. Subsequently, the contact holes 50a 1 , 50a 2 , 50a 3 , 50a 4 , 50d, 50e, 50f (see FIGS. 13, 14, and 16) are formed in the interlayer insulating film 50 using photolithography technology and etching technology. The structure shown in FIG. 20B is obtained by performing the contact hole forming step to be formed. In the interlayer insulating film forming step, a BPSG film having a predetermined film thickness (for example, 0.8 μm) is deposited on the one surface side of the semiconductor substrate 1 by the CVD method, and then reflowed at a predetermined temperature (for example, 800 ° C.). The interlayer insulating film 50 planarized by the above is formed.
上述のコンタクトホール形成工程の後、半導体基板１の上記一表面側の全面に接続部３６，３７、ドレイン電極４７、ソース電極４８、基準バイアス線５、垂直読み出し線７、グラウンド線８、共通グラウンド線９および各パッドＶout，Ｖsel，Ｖref，Ｖdd，Ｇndなど（図１８参照）の基礎となる所定膜厚（例えば、２μｍ）の金属膜（例えば、Ａｌ−Ｓｉ膜）をスパッタ法などにより形成する金属膜形成工程を行う。続いて、フォトリソグラフィ技術およびエッチング技術を利用して、金属膜をパターニングすることで接続部３６，３７、ドレイン電極４７、ソース電極４８、基準バイアス線５、垂直読み出し線７、グラウンド線８、共通グラウンド線９および各パッドＶout，Ｖsel，Ｖref，Ｖdd，Ｇndなどを形成する金属膜パターニング工程を行うことによって、図２１（ａ）に示す構造を得る。なお、金属膜パターニング工程におけるエッチングはＲＩＥにより行っている。また、この金属膜パターニング工程を行うことにより、温接点Ｔ１および冷接点Ｔ２が形成される。
After the contact hole forming step, the connection portions 36, 37, drain electrode 47, source electrode 48, reference bias line 5, vertical readout line 7, ground line 8, common ground are formed on the entire surface of the semiconductor substrate 1 on the one surface side. A metal film (for example, an Al—Si film) having a predetermined film thickness (for example, 2 μm) serving as a basis for the line 9 and the pads Vout, Vsel, Vref, Vdd, Gnd (see FIG. 18) is formed by sputtering or the like. A metal film forming step is performed. Subsequently, by using a photolithography technique and an etching technique, the metal film is patterned to connect the connection parts 36 and 37, the drain electrode 47, the source electrode 48, the reference bias line 5, the vertical readout line 7, the ground line 8, and the common line. By performing a metal film patterning process for forming the ground line 9 and the pads Vout, Vsel, Vref, Vdd, Gnd, etc., the structure shown in FIG. Etching in the metal film patterning step is performed by RIE. Moreover, the hot junction T1 and the cold junction T2 are formed by performing this metal film patterning process.
上述の金属膜パターニング工程の後、半導体基板１の上記一表面側（つまり、層間絶縁膜５０の表面側）に所定膜厚（例えば、０．５μｍ）のＰＳＧ膜と所定膜厚（例えば、０．５μｍ）のＮＳＧ膜との積層膜からなるパッシベーション膜６０をＣＶＤ法により形成するパッシベーション膜形成工程を行うことによって、図２１（ｂ）に示す構造を得る。
After the metal film patterning step, a PSG film having a predetermined film thickness (for example, 0.5 μm) and a predetermined film thickness (for example, 0 μm) are formed on the one surface side of the semiconductor substrate 1 (that is, the surface side of the interlayer insulating film 50). A passivation film forming step of forming a passivation film 60 made of a laminated film with a .5 μm) NSG film by a CVD method is performed, thereby obtaining the structure shown in FIG.
上述のパッシベーション膜形成工程の後、第１のシリコン酸化膜３１、シリコン窒化膜３２、層間絶縁膜５０、パッシベーション膜６０などを有し感温部３０などが埋設された積層構造部をパターニングすることにより、第２の薄膜構造部３ａａおよび連結片３ｃを形成する積層構造部パターニング工程を行うことによって、図２２（ａ）に示す構造を得る。なお、積層構造部パターニング工程において、各スリット１３，１４を形成している。
After the above-described passivation film forming step, the laminated structure portion having the first silicon oxide film 31, the silicon nitride film 32, the interlayer insulating film 50, the passivation film 60, etc., and the temperature sensitive portion 30 etc. are patterned. Thus, the structure shown in FIG. 22A is obtained by performing the laminated structure portion patterning step for forming the second thin film structure portion 3aa and the connecting piece 3c. The slits 13 and 14 are formed in the layered structure portion patterning step.
上述の積層構造部パターニング工程の後、フォトリソグラフィ技術およびエッチング技術を利用して各パッドＶout，Ｖsel，Ｖref，Ｖdd，Ｇndを露出させる開口部（図示せず）を形成する開口部形成工程を行う。次に、各スリット１３，１４をエッチング液導入孔としてエッチング液を導入し半導体基板１を異方性エッチング（結晶異方性エッチング）することにより半導体基板１に空洞部１１を形成する空洞部形成工程を行うことで、図２２（ｂ）に示す構造の赤外線センサチップ１００を得る。ここで、開口部形成工程におけるエッチングはＲＩＥにより行っている。また、空洞部形成工程では、エッチング液として所定温度（例えば、８５℃）に加熱したＴＭＡＨ溶液を用いているが、エッチング液はＴＭＡＨ溶液に限らず、他のアルカリ系溶液（例えば、ＫＯＨ溶液など）を用いてもよい。なお、空洞部形成工程が終了するまでの全工程はウェハレベルで行うので、空洞部形成工程が終了した後、個々の赤外線センサチップ１００に分離する分離工程を行えばよい。また、上述の説明から分かるように、ＭＯＳトランジスタ４の製造方法に関してみれば、周知の一般的なＭＯＳトランジスタの製造方法を採用しており、熱酸化による熱酸化膜の形成、フォトリソグラフィ技術およびエッチング技術による熱酸化膜のパターニング、不純物のイオン注入、ドライブイン（不純物の拡散）の基本工程を繰り返すことにより、ウェル領域４１、チャネルストッパ領域４２、ドレイン領域４３とソース領域４４を形成している。なお、ウェル領域４１、チャネルストッパ領域４２、ドレイン領域４３およびソース領域４４の各々の導電形は、上述の説明とは異なる導電形でもよい。
After the layered structure patterning step described above, an opening forming step for forming openings (not shown) exposing the pads Vout, Vsel, Vref, Vdd, and Gnd is performed using a photolithography technique and an etching technique. . Next, the cavity is formed by forming the cavity 11 in the semiconductor substrate 1 by introducing the etchant with the slits 13 and 14 as the etchant introduction holes and anisotropically etching the semiconductor substrate 1 (crystal anisotropic etching). By performing the process, the infrared sensor chip 100 having the structure shown in FIG. 22B is obtained. Here, the etching in the opening forming step is performed by RIE. In the cavity forming step, a TMAH solution heated to a predetermined temperature (for example, 85 ° C.) is used as the etching solution. However, the etching solution is not limited to the TMAH solution, and other alkaline solutions (for example, KOH solution, etc.) ) May be used. In addition, since all the processes until the cavity part forming process is completed are performed at the wafer level, a separation process for separating the individual infrared sensor chips 100 may be performed after the cavity part forming process is completed. Further, as can be seen from the above description, as for the manufacturing method of the MOS transistor 4, a well-known general MOS transistor manufacturing method is adopted, and a thermal oxide film is formed by thermal oxidation, a photolithography technique and etching. The well region 41, the channel stopper region 42, the drain region 43, and the source region 44 are formed by repeating basic steps of thermal oxide film patterning, impurity ion implantation, and drive-in (impurity diffusion) by technology. The conductivity types of the well region 41, the channel stopper region 42, the drain region 43, and the source region 44 may be different from those described above.
上述の赤外線センサチップ１００では、半導体基板１として上記一表面が（１００）面の単結晶のシリコン基板を用いて、エッチング速度の結晶面方位依存性を利用した異方性エッチングにより形成する空洞部１１を四角錘状の形状としてあるが、四角錘状の形状に限らず、四角錘台状の形状でもよい。また、半導体基板１の上記一表面の面方位は特に限定するものではなく、例えば、半導体基板１として上記一表面が（１１０）面の単結晶のシリコン基板を用いてもよい。なお、赤外線センサチップ１００の外周形状は、矩形状（正方形状ないし長方形状）である。
In the infrared sensor chip 100 described above, a cavity is formed by anisotropic etching using the crystal plane orientation dependence of the etching rate, using the single crystal silicon substrate whose one surface is the (100) plane as the semiconductor substrate 1. 11 is a quadrangular pyramid shape, but is not limited to a quadrangular pyramid shape, but may be a quadrangular frustum shape. Further, the plane orientation of the one surface of the semiconductor substrate 1 is not particularly limited. For example, a single crystal silicon substrate having the one surface of (110) may be used as the semiconductor substrate 1. The outer peripheral shape of the infrared sensor chip 100 is a rectangular shape (square shape or rectangular shape).
ＩＣチップ１０２は、ＡＳＩＣ（：Application Specific ＩＣ）であり、シリコン基板を用いて形成されている。なお、ＩＣチップ１０２の外周形状は、矩形状（正方形状ないし長方形状）である。
The IC chip 102 is an ASIC (Application Specific IC) and is formed using a silicon substrate. The outer peripheral shape of the IC chip 102 is rectangular (square or rectangular).
ＩＣチップ１０２は、主表面側に、回路部（図示せず）が形成されている。この回路部は、例えば、赤外線センサチップ１００を制御する制御回路、赤外線センサチップ１００の複数の出力用のパッド８０に電気的に接続された複数の入力用のパッドの出力電圧を増幅する増幅回路、複数の入力用のパッドの出力電圧を択一的に上記増幅回路に入力するマルチプレクサ、上記増幅回路の出力とサーミスタ１０１の出力とに基づいて温度を求める演算回路などを備えている。ここで、上記増幅回路の出力は、画素部２における温接点Ｔ１と冷接点Ｔ２との温度差に応じた出力である。また、サーミスタ１０１の出力は、絶対温度に応じた出力であり、画素部２における冷接点Ｔ２の温度に応じた出力であると想定している。そして、ＩＣチップ１０２は、外部の表示装置に赤外線画像を表示させることができる。また、回路部は、上述の自己診断回路も備えている。なお、ＩＣチップ１０２の回路部の回路構成は、特に限定するものではない。また、サーミスタ１０１は、必ずしも設ける必要はない。
The IC chip 102 has a circuit portion (not shown) formed on the main surface side. The circuit unit includes, for example, a control circuit that controls the infrared sensor chip 100, and an amplification circuit that amplifies output voltages of a plurality of input pads electrically connected to the plurality of output pads 80 of the infrared sensor chip 100. A multiplexer that selectively inputs output voltages of a plurality of input pads to the amplifier circuit, an arithmetic circuit that obtains a temperature based on the output of the amplifier circuit and the output of the thermistor 101, and the like. Here, the output of the amplifier circuit is an output corresponding to the temperature difference between the hot junction T1 and the cold junction T2 in the pixel unit 2. Further, it is assumed that the output of the thermistor 101 is an output corresponding to the absolute temperature and an output corresponding to the temperature of the cold junction T2 in the pixel unit 2. The IC chip 102 can display an infrared image on an external display device. The circuit unit also includes the above-described self-diagnosis circuit. The circuit configuration of the circuit portion of the IC chip 102 is not particularly limited. The thermistor 101 is not necessarily provided.
本実施形態の赤外線センサは、パッケージ本体１０４とパッケージ蓋１０５とで構成されるパッケージ１０３の内部空間（気密空間）を、窒素ガス（ドライ窒素ガス）雰囲気としてあるが、これに限らず、例えば、真空雰囲気としてもよい。
In the infrared sensor of the present embodiment, the internal space (airtight space) of the package 103 configured by the package body 104 and the package lid 105 is a nitrogen gas (dry nitrogen gas) atmosphere. A vacuum atmosphere may be used.
パッケージ本体１０４は、金属材料からなる配線パターン（図示せず）および電磁シールド層（図示せず）が形成されており、この電磁シールド層により電磁シールド機能を有している。一方、パッケージ蓋１０５は、レンズ１５３が導電性を有し、レンズ１５３がメタルキャップ１５２に導電性材料により接合されている。これにより、パッケージ蓋１０５は、導電性を有している。そして、パッケージ蓋１０５は、パッケージ本体１０４の上記電磁シールド層と電気的に接続されている。しかして、本実施形態の赤外線センサでは、パッケージ本体１０４の上記電磁シールド層とパッケージ蓋１０５とを同電位とすることが可能となる。その結果、パッケージ１０３は、赤外線センサチップ１００、ＩＣチップ１０２、サーミスタ１０１、上述の配線パターン、後述のボンディングワイヤ（図示せず）などを含んで構成されるセンサ回路（図示せず）への外来の電磁ノイズを防止する電磁シールド機能を有している。
The package body 104 is formed with a wiring pattern (not shown) made of a metal material and an electromagnetic shield layer (not shown). The electromagnetic shield layer has an electromagnetic shield function. On the other hand, in the package lid 105, the lens 153 has conductivity, and the lens 153 is bonded to the metal cap 152 by a conductive material. Thereby, the package lid 105 has conductivity. The package lid 105 is electrically connected to the electromagnetic shield layer of the package body 104. Therefore, in the infrared sensor of this embodiment, the electromagnetic shield layer of the package body 104 and the package lid 105 can be set to the same potential. As a result, the package 103 is external to a sensor circuit (not shown) including the infrared sensor chip 100, the IC chip 102, the thermistor 101, the above-described wiring pattern, a bonding wire (not shown) described later, and the like. It has an electromagnetic shielding function to prevent electromagnetic noise.
パッケージ本体１０４は、平板状のセラミック基板により構成してある。そして、パッケージ本体１０４は、一面側に、上述の配線パターンの一部が形成されており、赤外線センサチップ１００のパッド８０およびＩＣチップ１０２のパッド（図示せず）が、ボンディングワイヤを介して適宜接続されている。なお、赤外線センサにおいて、赤外線センサチップ１００とＩＣチップ１０２とは、ボンディングワイヤおよびパッケージ本体１０４の配線パターンなどを介して電気的に接続されている。各ボンディングワイヤとしては、Ａｌワイヤに比べて耐腐食性の高いＡｕワイヤを用いることが好ましい。
The package body 104 is constituted by a flat ceramic substrate. The package body 104 has a part of the wiring pattern described above formed on one side, and the pad 80 of the infrared sensor chip 100 and the pad (not shown) of the IC chip 102 are appropriately connected via bonding wires. It is connected. In the infrared sensor, the infrared sensor chip 100 and the IC chip 102 are electrically connected via a bonding wire, a wiring pattern of the package body 104, and the like. As each bonding wire, it is preferable to use an Au wire having higher corrosion resistance than an Al wire.
本実施形態では、パッケージ本体１０４の絶縁材料としてセラミックスを採用しているので、上記絶縁材料としてエポキシ樹脂などの有機材料を採用する場合に比べて、パッケージ本体１０４の耐湿性および耐熱性を向上させることが可能となる。ここで、絶縁材料のセラミックスとしては、アルミナを採用しているが、特に、アルミナに限定するものではなく、窒化アルミニウムや炭化珪素などを採用してもよい。なお、アルミナの熱伝導率は、１４Ｗ／ｍ・Ｋ程度である。
In the present embodiment, since ceramics is used as the insulating material of the package body 104, the moisture resistance and heat resistance of the package body 104 are improved as compared with the case where an organic material such as an epoxy resin is used as the insulating material. It becomes possible. Here, alumina is employed as the ceramic for the insulating material, but is not particularly limited to alumina, and aluminum nitride, silicon carbide, or the like may be employed. The thermal conductivity of alumina is about 14 W / m · K.
また、パッケージ本体１０４は、上述の配線パターンの一部により構成される外部接続電極（図示せず）が、他面と側面とに跨って形成されている。しかして、本実施形態の赤外線センサでは、回路基板などへの２次実装後において、回路基板などとの接合部の外観検査を容易に行うことができる。
Further, the package body 104 is formed with external connection electrodes (not shown) constituted by a part of the above-described wiring pattern across the other surface and the side surface. Therefore, in the infrared sensor of the present embodiment, after the secondary mounting on the circuit board or the like, it is possible to easily inspect the appearance of the joint portion with the circuit board or the like.
また、ＩＣチップ１０２は、パッケージ本体１０４に対して、ダイボンド剤を用いて実装されている。ダイボンド剤としては、エポキシ系樹脂やシリコーン系樹脂などの絶縁性接着剤、半田（鉛フリー半田、Ａｕ−Ｓｎ半田など）や銀ペーストなどの導電性接着剤を用いればよい。また、ダイボンド剤を用いずに、例えば、常温接合法や、Ａｕ−Ｓｎ共晶もしくはＡｕ−Ｓｉ共晶を利用した共晶接合法などにより接合してもよい。なお、エポキシ系樹脂の熱伝導率は、０．２Ｗ／ｍ・Ｋ程度である。
The IC chip 102 is mounted on the package body 104 using a die bond agent. As the die bond agent, an insulating adhesive such as an epoxy resin or a silicone resin, a conductive adhesive such as solder (lead-free solder, Au—Sn solder, etc.) or silver paste may be used. Further, without using a die bond agent, for example, bonding may be performed by a room temperature bonding method, a eutectic bonding method using Au—Sn eutectic or Au—Si eutectic, or the like. The thermal conductivity of the epoxy resin is about 0.2 W / m · K.
パッケージ蓋１０５は、パッケージ本体１０４側の一面が開放された箱状に形成され赤外線センサチップ１００に対応する部位に開口窓１５２ａが形成されたメタルキャップ１５２と、メタルキャップ１５２の開口窓１５２ａを閉塞する形でメタルキャップ１５２に接合されたレンズ１５３とで構成されている。そして、パッケージ蓋１０５は、メタルキャップ１５２の上記一面がパッケージ本体１０４により閉塞される形でパッケージ本体１０４に気密的に接合されている。ここで、パッケージ本体１０４の上記一表面の周部には、パッケージ本体１０４の外周形状に沿った枠状の金属パターン１４７が全周に亘って形成されている。そして、パッケージ蓋１０５とパッケージ本体１０４の金属パターン１４７とは、シーム溶接（抵抗溶接法）により金属接合されている。これにより、パッケージ１０３は、気密性および電磁シールド効果を高めることができる。なお、パッケージ蓋１０５のメタルキャップ１５２は、コバールにより形成されており、Ｎｉめっきが施されている。また、パッケージ本体１０４の金属パターン１４７は、コバールにより形成され、Ｎｉのめっきが施され、さらにＡｕのめっきが施されている。コバールの熱伝導率は、１６．７Ｗ／ｍ・Ｋ程度である。
The package lid 105 is formed in a box shape in which one surface on the package body 104 side is opened, and a metal cap 152 in which an opening window 152a is formed at a portion corresponding to the infrared sensor chip 100, and the opening window 152a of the metal cap 152 is closed. And a lens 153 bonded to the metal cap 152. The package lid 105 is hermetically joined to the package body 104 such that the one surface of the metal cap 152 is closed by the package body 104. Here, a frame-shaped metal pattern 147 along the outer peripheral shape of the package main body 104 is formed on the entire periphery of the one surface of the package main body 104. The package lid 105 and the metal pattern 147 of the package body 104 are metal-bonded by seam welding (resistance welding method). Thereby, the package 103 can improve airtightness and an electromagnetic shielding effect. The metal cap 152 of the package lid 105 is made of Kovar and is plated with Ni. The metal pattern 147 of the package body 104 is formed of Kovar, plated with Ni, and further plated with Au. The thermal conductivity of Kovar is about 16.7 W / m · K.
パッケージ蓋１０５とパッケージ本体１０４の金属パターン１４７との接合方法は、シーム溶接に限らず、他の溶接（例えば、スポット溶接）や、導電性樹脂により接合してもよい。ここで、導電性樹脂として異方導電性接着剤を用いれば、樹脂（バインダー）中に分散された導電粒子の含有量が少なく、接合時に加熱・加圧を行うことでパッケージ蓋１０５とパッケージ本体１０４との接合層の厚みを薄くできるので、外部からパッケージ１０３内へ水分やガス（例えば、水蒸気、酸素など）が侵入するのを抑制できる。また、導電性樹脂として、酸化バリウム、酸化カルシウムなどの乾燥剤を混入させたものを用いてもよい。
The method of joining the package lid 105 and the metal pattern 147 of the package body 104 is not limited to seam welding, but may be joined by other welding (for example, spot welding) or conductive resin. Here, if an anisotropic conductive adhesive is used as the conductive resin, the content of the conductive particles dispersed in the resin (binder) is small, and the package lid 105 and the package main body are heated and pressed during bonding. Since the thickness of the bonding layer with 104 can be reduced, it is possible to prevent moisture and gas (for example, water vapor, oxygen, etc.) from entering the package 103 from the outside. Further, a conductive resin in which a desiccant such as barium oxide or calcium oxide is mixed may be used.
なお、パッケージ本体１０４およびパッケージ蓋１０５の外周形状は矩形状としてあるが、矩形状に限らず、例えば、円形状でもよい。また、パッケージ蓋１０５のメタルキャップ１５２は、パッケージ本体１０４側の端縁から全周に亘って外方に延設された鍔部１５２ｂを備えており、鍔部１５２ｂが全周に亘ってパッケージ本体１０４と接合されている。
The outer peripheral shape of the package body 104 and the package lid 105 is rectangular, but is not limited to a rectangular shape, and may be a circular shape, for example. Further, the metal cap 152 of the package lid 105 includes a flange portion 152b extending outward from the edge on the package body 104 side over the entire circumference, and the flange portion 152b extends over the entire circumference of the package body. 104 is joined.
レンズ１５３は、平凸型の非球面レンズである。しかして、本実施形態の赤外線センサでは、レンズ１５３の薄型化を図りながらも、赤外線センサチップ１００での赤外線の受光効率の向上による高感度化を図ることが可能となる。また、本実施形態の赤外線センサでは、赤外線センサチップ１００の検知エリアをレンズ１５３により設定することが可能となる。レンズ１５３は、赤外線センサチップ１００の半導体基板１とは別の半導体基板を用いて形成されている。更に説明すれば、レンズ１５３は、所望のレンズ形状に応じて半導体基板（ここでは、シリコン基板）との接触パターンを設計した陽極を半導体基板の一表面側に半導体基板との接触がオーミック接触となるように形成した後に半導体基板の構成元素の酸化物をエッチング除去する溶液からなる電解液中で半導体基板の他表面側を陽極酸化することで除去部位となる多孔質部を形成してから当該多孔質部を除去することにより形成された半導体レンズ（ここでは、シリコンレンズ）により構成されている。しかして、レンズ１５３は、導電性を有している。なお、この種の陽極酸化技術を応用した半導体レンズの製造方法については、例えば、特許第３８９７０５５号公報、特許第３８９７０５６号公報などに開示されている半導体レンズの製造方法を適用することができる。
The lens 153 is a plano-convex aspherical lens. Therefore, in the infrared sensor of the present embodiment, it is possible to increase the sensitivity by improving the infrared light receiving efficiency of the infrared sensor chip 100 while reducing the thickness of the lens 153. In the infrared sensor of this embodiment, the detection area of the infrared sensor chip 100 can be set by the lens 153. The lens 153 is formed using a semiconductor substrate different from the semiconductor substrate 1 of the infrared sensor chip 100. More specifically, the lens 153 has an anode whose contact pattern is designed with a semiconductor substrate (here, a silicon substrate) according to a desired lens shape, and an ohmic contact with the semiconductor substrate on one surface side of the semiconductor substrate. After forming the porous portion to be a removal site by anodizing the other surface side of the semiconductor substrate in an electrolytic solution composed of a solution for removing the oxide of the constituent element of the semiconductor substrate by etching It is composed of a semiconductor lens (here, a silicon lens) formed by removing the porous portion. Therefore, the lens 153 has conductivity. As a method for manufacturing a semiconductor lens to which this kind of anodization technology is applied, for example, a method for manufacturing a semiconductor lens disclosed in Japanese Patent No. 3897055 and Japanese Patent No. 3897056 can be applied.
本実施形態では、赤外線センサチップ１００の検知エリアを上述の半導体レンズからなるレンズ１５３により設定することができ、また、レンズ１５３として、球面レンズよりも短焦点で且つ開口径が大きく収差が小さな半導体レンズを採用することができるから、短焦点化により、パッケージ１０３の薄型化を図ることが可能となる。本実施形態の赤外線センサは、赤外線センサチップ１００の検知対象の赤外線として、人体から放射される１０μｍ付近の波長帯（８μｍ〜１３μｍ）の赤外線を想定しており、レンズ１５３の材料として、ＺｎＳやＧａＡｓなどに比べて環境負荷が少なく且つ、Ｇｅに比べて低コスト化が可能であり、しかも、ＺｎＳに比べて波長分散が小さなＳｉを採用している。
In this embodiment, the detection area of the infrared sensor chip 100 can be set by the lens 153 made of the above-described semiconductor lens, and the lens 153 is a semiconductor having a shorter focal point, a larger aperture diameter, and smaller aberration than the spherical lens. Since a lens can be employed, the package 103 can be thinned by reducing the focal length. The infrared sensor of the present embodiment assumes an infrared ray of a wavelength near 10 μm (8 μm to 13 μm) emitted from a human body as an infrared ray to be detected by the infrared sensor chip 100. As a material of the lens 153, ZnS or Compared to GaAs or the like, the environmental load is small, the cost can be reduced compared to Ge, and Si having a smaller wavelength dispersion than ZnS is adopted.
また、レンズ１５３は、メタルキャップ１５２における開口部１５２ａの周部に導電性接着剤（例えば、鉛フリー半田、銀ペーストなど）により固着されている。しかして、赤外線センサは、レンズ１５３がメタルキャップ１５２を介してパッケージ本体１０４の上記電磁シールド層に電気的に接続されるので、電磁ノイズに対するシールド性を高めることができ、外来の電磁ノイズに起因したＳ／Ｎ比の低下を抑制することが可能となる。
The lens 153 is fixed to the periphery of the opening 152a in the metal cap 152 with a conductive adhesive (for example, lead-free solder, silver paste, etc.). In the infrared sensor, since the lens 153 is electrically connected to the electromagnetic shield layer of the package body 104 via the metal cap 152, the shielding property against electromagnetic noise can be improved, which is caused by external electromagnetic noise. It is possible to suppress a decrease in the S / N ratio.
上述のレンズ１５３には、赤外線センサチップ１００での検知対象の赤外線の波長を含む所望の波長域の赤外線を透過し当該波長域以外の赤外線を反射する光学多層膜（多層干渉フィルタ膜）からなるフィルタ部（図示せず）を設けることが好ましい。このようなフィルタ部を設けることにより、所望の波長域以外の不要な波長域の赤外線や可視光をフィルタ部によりカットすることが可能となり、太陽光などによるノイズの発生を抑制することが可能となり、高感度化を図ることが可能となる。
The lens 153 includes an optical multilayer film (multilayer interference filter film) that transmits infrared light in a desired wavelength range including the wavelength of infrared light to be detected by the infrared sensor chip 100 and reflects infrared light outside the wavelength range. It is preferable to provide a filter part (not shown). By providing such a filter unit, it becomes possible to cut infrared rays and visible light in unnecessary wavelength regions other than the desired wavelength region by the filter unit, and it is possible to suppress the generation of noise due to sunlight or the like. It becomes possible to achieve high sensitivity.
また、本実施形態では、パッケージ本体１０４が平板状に形成されているので、パッケージ本体１０４へＩＣチップ１０２の実装が容易になるとともに、パッケージ本体１０４の低コスト化が可能となる。また、本実施形態の赤外線センサでは、支持部材１０６の高さによって、赤外線センサチップ１００とレンズ１５３との間の距離を調整することも可能となり、高精度化を図ることが可能となる。
In the present embodiment, since the package body 104 is formed in a flat plate shape, the IC chip 102 can be easily mounted on the package body 104 and the cost of the package body 104 can be reduced. Further, in the infrared sensor of the present embodiment, the distance between the infrared sensor chip 100 and the lens 153 can be adjusted depending on the height of the support member 106, and high accuracy can be achieved.
支持部材１０６の材料としては、コバールを採用しているが、これに限らず、例えば、ステンレス鋼でもよいし、コバールやステンレス鋼に比べて熱伝導率の低い樹脂を採用してもよい。ここで、支持部材１０６は、例えば、押し出し加工などにより形成すればよい。また、支持部材１０６は、パッケージ本体１０４に対して、熱伝導率の低い材料（例えば、エポキシ樹脂などの樹脂）により固着することが好ましい。
The support member 106 is made of Kovar, but is not limited to this. For example, stainless steel may be used, or a resin having a lower thermal conductivity than Kovar or stainless steel may be used. Here, the support member 106 may be formed by, for example, extrusion. The support member 106 is preferably fixed to the package body 104 with a material having low thermal conductivity (for example, a resin such as an epoxy resin).
支持部材１０６は、ＩＣチップ１０２の厚み方向においてＩＣチップ１０２から離れて配置され且つ赤外線センサチップ１００が接合部１１０を介して接合されて赤外線センサチップ１００を保持するチップ保持部１０７と、チップ保持部１０７とパッケージ本体１０４との間に介在する支持脚部１０９とを有している。要するに、赤外線センサチップ１００は、チップ保持部１０７に対してダイボンドされている。ここで、支持部材１０６は、チップ保持部１０７が、ＩＣチップ１０２の厚み方向において、ＩＣチップ１０２におけるレンズ１５３側に位置している。また、赤外線センサチップ１００の平面視における外周形状は、矩形状であり、チップ保持部１０７の平面視における外周形状は、赤外線センサチップ１００よりも大きな矩形状としてある。
The support member 106 is disposed away from the IC chip 102 in the thickness direction of the IC chip 102, and the chip holding unit 107 that holds the infrared sensor chip 100 by bonding the infrared sensor chip 100 via the bonding unit 110, and the chip holding A support leg 109 interposed between the portion 107 and the package body 104 is provided. In short, the infrared sensor chip 100 is die-bonded to the chip holding unit 107. Here, in the support member 106, the chip holding portion 107 is positioned on the lens 153 side of the IC chip 102 in the thickness direction of the IC chip 102. Further, the outer peripheral shape of the infrared sensor chip 100 in plan view is a rectangular shape, and the outer peripheral shape of the chip holding unit 107 in plan view is a rectangular shape larger than that of the infrared sensor chip 100.
また、支持部材１０６は、支持脚部１０９を複数（図示例では、４つ）備えているが、支持脚部１０９の数は特に限定するものではない。また、チップ保持部１０７は、赤外線センサチップ１００におけるＩＣチップ１０２側の面を露出させる開孔部１０８を有している。ここで、開孔部１０８は、赤外線センサチップ１００の平面視における外形サイズよりもやや大きい矩形の４つの角部を切り欠いた形状に形成されている。見方を変えれば、チップ保持部１０７は、開孔部１０８の内側面から、当該矩形の４つの角部に対応する部位に、ダイボンド部１０７ｂが延設されている。そして、本実施形態の赤外線センサでは、赤外線センサチップ１００の４つの角部の各々が、接合部１１０を介して、ダイボンド部１０７ｂに接合されている。
The support member 106 includes a plurality of support leg portions 109 (four in the illustrated example), but the number of support leg portions 109 is not particularly limited. Further, the chip holding unit 107 has an opening 108 that exposes the surface of the infrared sensor chip 100 on the IC chip 102 side. Here, the opening 108 is formed in a shape in which four corners of a rectangle that is slightly larger than the outer size of the infrared sensor chip 100 in plan view are cut out. In other words, the die holding portion 107b has a die bonding portion 107b extending from the inner surface of the opening portion 108 to portions corresponding to the four corners of the rectangle. In the infrared sensor of this embodiment, each of the four corners of the infrared sensor chip 100 is bonded to the die bond portion 107b via the bonding portion 110.
したがって、ＩＣチップ１０２の厚み方向におけるＩＣチップ１０２と赤外線センサチップ１００との距離は、パッケージ本体１０４と支持脚部１０９との間に介在する第１接合層の厚み寸法と、支持脚部１０９の高さ寸法と、チップ保持部１０７の厚み寸法と、接合部１１０の厚み寸法との第１合計値から、パッケージ本体１０４とＩＣチップ１０２との間に介在する第２接合層の厚み寸法と、ＩＣチップ１０２の厚み寸法との第２合計値を減算した値を用いて規定することが可能である。
Therefore, the distance between the IC chip 102 and the infrared sensor chip 100 in the thickness direction of the IC chip 102 is such that the thickness dimension of the first bonding layer interposed between the package body 104 and the support leg 109 and the support leg 109 From the first total value of the height dimension, the thickness dimension of the chip holding part 107, and the thickness dimension of the bonding part 110, the thickness dimension of the second bonding layer interposed between the package body 104 and the IC chip 102, It can be defined using a value obtained by subtracting the second total value from the thickness dimension of the IC chip 102.
接合部１１０の材料としては、熱伝導率の低い材料が好ましく、例えば、エポキシ樹脂などの樹脂を採用することが好ましい。これにより、支持部材１０６から赤外線センサチップ１００への熱伝達を抑制することが可能となる。
As a material of the joining part 110, a material with low heat conductivity is preferable, for example, it is preferable to employ a resin such as an epoxy resin. Thereby, heat transfer from the support member 106 to the infrared sensor chip 100 can be suppressed.
また、支持脚部１０９は、チップ保持部１０７の厚み方向を長手方向とする細長の矩形板状の形状であり、チップ保持部１０６の４つの角部から、チップ保持部１０６の厚み方向に沿って突設されている。なお、支持脚部１０９は、厚みが薄く、幅寸法が小さいほうが好ましく、これにより、パッケージ本体１０４から赤外線センサチップ１００への熱伝達を、より抑制することが可能となる。
The support leg 109 has an elongated rectangular plate shape whose longitudinal direction is the thickness direction of the chip holding portion 107, and extends along the thickness direction of the chip holding portion 106 from the four corners of the chip holding portion 106. Projecting. Note that it is preferable that the support leg portion 109 has a small thickness and a small width dimension, and thus heat transfer from the package body 104 to the infrared sensor chip 100 can be further suppressed.
以上説明した本実施形態の赤外線センサでは、ＩＣチップ１０２が、パッケージ本体１０４に実装され、赤外線センサチップ１００が、パッケージ本体１０４に保持された支持部材１０６に支持され、パッケージ１０３内でＩＣチップ１０２の厚み方向においてＩＣチップ１０２から離れて配置されているので、赤外線センサチップ１００における各画素部２の各々の出力信号（出力電圧）に関して、ＩＣチップ１０２の発熱に起因したオフセット電圧を低減することが可能となり、また、オフセット電圧のばらつきを低減することが可能となる。しかして、本実施形態の赤外線センサでは、ＩＣチップ１０２の発熱に起因した赤外線センサチップ１００の面内でのオフセット電圧のばらつきを抑制できて、赤外線センサチップ１００の面内でのＳ／Ｎ比のばらつきを抑制することが可能となる。要するに、本実施形態の赤外線センサでは、赤外線センサチップ１００の各熱型赤外線検出部３の出力のＳ／Ｎ比のばらつきを抑制することが可能となる。
In the infrared sensor according to the present embodiment described above, the IC chip 102 is mounted on the package body 104, the infrared sensor chip 100 is supported by the support member 106 held by the package body 104, and the IC chip 102 is installed in the package 103. Is disposed away from the IC chip 102 in the thickness direction, the offset voltage caused by the heat generation of the IC chip 102 is reduced with respect to each output signal (output voltage) of each pixel unit 2 in the infrared sensor chip 100. In addition, it is possible to reduce variations in offset voltage. Therefore, in the infrared sensor of this embodiment, variation in offset voltage in the plane of the infrared sensor chip 100 due to heat generation of the IC chip 102 can be suppressed, and the S / N ratio in the plane of the infrared sensor chip 100 can be suppressed. It is possible to suppress the variation of. In short, in the infrared sensor of the present embodiment, it is possible to suppress variations in the S / N ratio of the output of each thermal infrared detector 3 of the infrared sensor chip 100.
また、赤外線センサでは、上述のように、支持部材１０６が、上述のチップ保持部１０７と、支持脚部１０９とを有し、チップ保持部１０７が、赤外線センサチップ１００におけるＩＣチップ１０２側の面を露出させる開孔部１０８を有していることが好ましい。これにより、本実施形態の赤外線センサでは、パッケージ本体１０４から支持部材１０６を介して赤外線センサチップ１００へ伝わる熱を低減することが可能となり、高感度化を図ることが可能となる。
In the infrared sensor, as described above, the support member 106 includes the above-described chip holding unit 107 and the support leg 109, and the chip holding unit 107 is a surface of the infrared sensor chip 100 on the IC chip 102 side. It is preferable to have an opening 108 that exposes the surface. Thereby, in the infrared sensor of this embodiment, it is possible to reduce the heat transmitted from the package main body 104 to the infrared sensor chip 100 via the support member 106, and to achieve high sensitivity.
また、赤外線センサは、接合部１１０を複数備え、これら複数の接合部１１０が、赤外線センサチップ１００の平面視の外周方向において離間していることが好ましい。これにより、赤外線センサは、パッケージ本体１０４側からの接合部１１０を通した熱伝達を、より抑制することが可能となり、赤外線センサチップ１００の面内での温度のばらつきを低減することが可能となる。本実施形態の赤外線センサでは、赤外線センサチップ１００の面内での冷接点Ｔ２の温度のばらつきを低減することが可能となり、画素部２ごとのオフセット電圧のばらつきを低減することが可能となる。また、本実施形態の赤外線センサでは、各画素部２の出力電圧のオフセット電圧を低減することが可能となる。
In addition, the infrared sensor preferably includes a plurality of joint portions 110, and the plurality of joint portions 110 are preferably separated in the outer peripheral direction of the infrared sensor chip 100 in plan view. As a result, the infrared sensor can further suppress heat transfer from the package body 104 side through the joint 110, and can reduce temperature variations in the surface of the infrared sensor chip 100. Become. In the infrared sensor of the present embodiment, it is possible to reduce the variation in temperature of the cold junction T2 within the surface of the infrared sensor chip 100, and it is possible to reduce the variation in offset voltage for each pixel unit 2. In the infrared sensor of this embodiment, the offset voltage of the output voltage of each pixel unit 2 can be reduced.
また、この赤外線センサにおいて、接合部１１０は、樹脂により形成されていることが好ましい。これにより、赤外線センサは、接合部１１０が例えば銀ペーストや半田などにより形成されている場合に比べて、パッケージ本体１０４側からの接合部１１０を通した熱伝達を、より抑制することが可能となる。
Moreover, in this infrared sensor, it is preferable that the joining part 110 is formed of resin. As a result, the infrared sensor can further suppress heat transfer from the package body 104 side through the joint 110 compared to the case where the joint 110 is formed of, for example, silver paste or solder. Become.
また、本実施形態の赤外線センサでは、パッケージ本体１０４が平板状に形成されているので、パッケージ本体１０４へのＩＣチップ１０２および支持部材１０６の実装が容易になるとともに、パッケージ本体１０４の低コスト化が可能となる。
In the infrared sensor of this embodiment, since the package body 104 is formed in a flat plate shape, the IC chip 102 and the support member 106 can be easily mounted on the package body 104, and the cost of the package body 104 can be reduced. Is possible.
また、本実施形態の赤外線センサは、パッケージ本体１０４において、上述の配線パターンのうち赤外線センサチップ１００およびＩＣチップ１０２それぞれのグランド用のパッド（図示せず）が接続される部位を、上記電磁シールド層に電気的に接続しておくが好ましい。これにより、赤外線センサは、赤外線センサチップ１００およびＩＣチップ１０２などにより構成されるセンサ回路への外来の電磁ノイズの影響を低減することが可能となり、外来の電磁ノイズに起因したＳ／Ｎ比の低下を抑制することが可能となる。なお、赤外線センサを回路基板などに２次実装する場合には、電磁シールド層を回路基板などのグランドパターンと電気的に接続することで、上述のセンサ回路への外来の電磁ノイズの影響を低減することが可能となり、外来の電磁ノイズに起因したＳ／Ｎ比の低下を抑制することが可能となる。
Further, in the infrared sensor of the present embodiment, in the package main body 104, the portion of the wiring pattern described above where the ground pads (not shown) of the infrared sensor chip 100 and the IC chip 102 are connected is connected to the electromagnetic shield. Preferably it is electrically connected to the layer. As a result, the infrared sensor can reduce the influence of external electromagnetic noise on the sensor circuit including the infrared sensor chip 100 and the IC chip 102, and the S / N ratio due to the external electromagnetic noise can be reduced. It is possible to suppress the decrease. When the infrared sensor is secondarily mounted on a circuit board or the like, the electromagnetic shield layer is electrically connected to a ground pattern such as a circuit board to reduce the influence of external electromagnetic noise on the sensor circuit. This makes it possible to suppress a decrease in the S / N ratio due to external electromagnetic noise.
（実施形態２）
本実施形態の赤外線センサの基本構成は実施形態１と略同じであり、図２３に示すように、パッケージ本体１０４の上記一面側に凹部１０４ａが形成されており、凹部１０４ａの内底面にＩＣチップ１０２が実装されている点などが相違する。なお、実施形態１と同様の構成要素には同一の符号を付して説明を適宜省略する。
(Embodiment 2)
The basic configuration of the infrared sensor of the present embodiment is substantially the same as that of the first embodiment. As shown in FIG. 23, a recess 104a is formed on the one surface side of the package body 104, and an IC chip is formed on the inner bottom surface of the recess 104a. The difference is that 102 is mounted. In addition, the same code | symbol is attached | subjected to the component similar to Embodiment 1, and description is abbreviate | omitted suitably.
本実施形態の赤外線センサでは、パッケージ本体１０４の上記一面側に凹部１０４ａが形成されており、凹部１０４ａの内底面にＩＣチップ１０２が実装されているので、実施形態１の赤外線センサに比べて、ＩＣチップ１０２の厚み方向におけるＩＣチップ１０２と赤外線センサチップ１００との距離を長くすることが可能となる。したがって、本実施形態の赤外線センサは、ＩＣチップ１０２の発熱に起因した赤外線センサチップ１００の温度の面内ばらつきを、より低減することが可能となり、赤外線センサチップ１００の面内でのＳ／Ｎ比のばらつきを、より抑制することが可能となる。
In the infrared sensor of the present embodiment, the concave portion 104a is formed on the one surface side of the package body 104, and the IC chip 102 is mounted on the inner bottom surface of the concave portion 104a. Therefore, compared to the infrared sensor of the first embodiment, The distance between the IC chip 102 and the infrared sensor chip 100 in the thickness direction of the IC chip 102 can be increased. Therefore, the infrared sensor of this embodiment can further reduce in-plane variations in the temperature of the infrared sensor chip 100 due to the heat generation of the IC chip 102, and the S / N in the plane of the infrared sensor chip 100 can be reduced. It is possible to further suppress the variation in the ratio.
（実施形態３）
本実施形態の赤外線センサの基本構成は実施形態２と略同じであり、図２４に示すように、平面視における赤外線センサチップ１００とＩＣチップ１０２との相対的な位置関係などが相違する。なお、実施形態２と同様の構成要素には同一の符号を付して説明を省略する。
(Embodiment 3)
The basic configuration of the infrared sensor of the present embodiment is substantially the same as that of the second embodiment, and as shown in FIG. 24, the relative positional relationship between the infrared sensor chip 100 and the IC chip 102 in plan view is different. In addition, the same code | symbol is attached | subjected to the component similar to Embodiment 2, and description is abbreviate | omitted.
本実施形態の赤外線センサでは、赤外線センサチップ１００およびＩＣチップ１０２の平面視における外周線が正方形状であり、レンズ１５３の厚み方向に沿った中心線と赤外線センサチップ１００の厚み方向に沿った中心線とＩＣチップ１０２の厚み方向に沿った中心線とが一直線上にのり、赤外線センサチップ１００の対角線とＩＣチップ１０２の対角線とのなす角度を４５度とするように赤外線センサチップ１００を配置してある。そして、赤外線センサチップ１００は、４つの角部の各々が、接合部１１０を介して、支持部材１０６のチップ保持部１０７に接合されている。
In the infrared sensor of the present embodiment, the outer peripheral line in plan view of the infrared sensor chip 100 and the IC chip 102 is a square shape, and the center line along the thickness direction of the lens 153 and the center along the thickness direction of the infrared sensor chip 100. The infrared sensor chip 100 is arranged so that the line and the center line along the thickness direction of the IC chip 102 are in a straight line, and the angle formed by the diagonal line of the infrared sensor chip 100 and the diagonal line of the IC chip 102 is 45 degrees. It is. In the infrared sensor chip 100, each of the four corners is joined to the chip holding part 107 of the support member 106 via the joining part 110.
したがって、本実施形態の赤外線センサでは、支持部材１０６の開孔部１０８の開口サイズが赤外線センサチップ１００のチップサイズよりも大きい場合でも、赤外線センサチップ１００を支持部材１０６により支持することが可能となる。また、本実施形態の赤外線センサでは、実施形態２に比べて、支持部材１０６の支持脚部１０９と赤外線センサチップ１００との間の距離を長くすることが可能となり、パッケージ本体１０４側からの支持脚部１０９と接合部１１０とを通した熱伝達を、より抑制することが可能となる。
Therefore, in the infrared sensor of this embodiment, even when the opening size of the opening portion 108 of the support member 106 is larger than the chip size of the infrared sensor chip 100, the infrared sensor chip 100 can be supported by the support member 106. Become. Further, in the infrared sensor according to the present embodiment, the distance between the support leg 109 of the support member 106 and the infrared sensor chip 100 can be increased as compared with the second embodiment, and the support from the package body 104 side is enabled. It is possible to further suppress heat transfer through the leg 109 and the joint 110.
（実施形態４）
本実施形態の赤外線センサの基本構成は実施形態２と略同じであり、図２５に示すように、パッケージ本体１０４の凹部１０４ａが、平面視においてＩＣチップ１０２および支持部材１０６が収まる大きさに形成されている点などが相違する。なお、実施形態２と同様の構成要素には同一の符号を付して説明を省略する。
(Embodiment 4)
The basic configuration of the infrared sensor of the present embodiment is substantially the same as that of the second embodiment. As shown in FIG. 25, the recess 104a of the package main body 104 is formed to have a size that can accommodate the IC chip 102 and the support member 106 in plan view. Differences are made. In addition, the same code | symbol is attached | subjected to the component similar to Embodiment 2, and description is abbreviate | omitted.
本実施形態の赤外線センサでは、パッケージ本体１０４の凹部１０４ａが、平面視においてＩＣチップ１０２および支持部材１０６が収まる大きさに形成されているので、赤外線センサチップ１００とレンズ１５３との距離を変えることなくパッケージ蓋１０５の低背化を図ることが可能となり、パッケージ１０３の低背化を図ることが可能となる。
In the infrared sensor of the present embodiment, the recess 104a of the package body 104 is formed to have a size that allows the IC chip 102 and the support member 106 to be accommodated in a plan view, so that the distance between the infrared sensor chip 100 and the lens 153 is changed. Therefore, the package lid 105 can be reduced in height, and the package 103 can be reduced in height.
ところで、上述の各実施形態では、ＩＣチップ１０２をフェースアップ実装しているが、ＩＣチップ１０２を、回路部が形成された主表面側とは反対の裏面が、赤外線センサチップ１００側に位置するように、パッケージ本体１０４に対して、フェースダウン実装（フリップチップ実装）してもよい。これにより、ＩＣチップ１０２の回路部で発生した熱が赤外線センサチップ１００に伝わるのを、より抑制することが可能となり、高感度化を図ることが可能となる。
By the way, in each of the embodiments described above, the IC chip 102 is mounted face up, but the back surface of the IC chip 102 opposite to the main surface side on which the circuit portion is formed is located on the infrared sensor chip 100 side. As described above, face-down mounting (flip chip mounting) may be performed on the package main body 104. As a result, it is possible to further suppress the heat generated in the circuit portion of the IC chip 102 from being transmitted to the infrared sensor chip 100, and to increase the sensitivity.
また、上述の各実施形態において、半導体基板１の空洞部１１は、半導体基板１の厚み方向に貫通する形で形成してもよく、この場合は、空洞部１１を形成する空洞部形成工程において、半導体基板１の上記一表面とは反対の他表面側から、半導体基板１における空洞部１１の形成予定領域を、例えば誘導結合プラズマ（ＩＣＰ）型のドライエッチング装置を用いた異方性エッチング技術を利用して形成すればよい。また、赤外線センサチップ１００は、サーモパイル３０ａにより構成される感温部３０を具備する複数の画素部２が半導体基板１の一表面側においてアレイ状に配置されたものであればよく、構造は特に限定するものではなく、感温部３０を構成するサーモパイル３０ａの数も複数に限らず、１つでもよい。また、赤外線センサチップ１００における熱型赤外線検出部３は、感温部３０にサーモパイル３０ａを用いているが、これに限らず、感温部３０として、焦電素子や、抵抗ボロメータなどを用いてもよい。
In each of the above-described embodiments, the cavity 11 of the semiconductor substrate 1 may be formed so as to penetrate in the thickness direction of the semiconductor substrate 1. In this case, in the cavity forming process for forming the cavity 11. An anisotropic etching technique using, for example, an inductively coupled plasma (ICP) type dry etching apparatus, to form a region where the cavity 11 is to be formed in the semiconductor substrate 1 from the other surface side opposite to the one surface of the semiconductor substrate 1. What is necessary is just to form using. In addition, the infrared sensor chip 100 may be any structure as long as a plurality of pixel units 2 including the temperature sensing unit 30 configured by the thermopile 30a are arranged in an array on one surface side of the semiconductor substrate 1, and the structure is particularly The number of thermopiles 30a constituting the temperature sensing unit 30 is not limited to a plurality, and may be one. Further, the thermal infrared detector 3 in the infrared sensor chip 100 uses the thermopile 30a as the temperature sensing unit 30. However, the temperature sensing unit 30 is not limited to this, and a pyroelectric element, a resistance bolometer, or the like is used as the temperature sensing unit 30. Also good.
また、半導体基板１もシリコン基板に限らず、例えば、ゲルマニウム基板や、シリコンカーバイド基板などでもよい。また、パッケージ蓋１０４において、レンズ１５３の代わりに、平板状のシリコン基板を配置して赤外線を透過する機能を有するようにしてもよい。また、パッケージ蓋１０４におけるレンズ１５３の配置も特に限定するものではなく、レンズ１５３をパッケージ蓋１０４の外側に配置するようにしてもよい。
Further, the semiconductor substrate 1 is not limited to a silicon substrate, and may be, for example, a germanium substrate or a silicon carbide substrate. Further, the package lid 104 may have a function of transmitting infrared rays by arranging a flat silicon substrate instead of the lens 153. Further, the arrangement of the lens 153 in the package lid 104 is not particularly limited, and the lens 153 may be arranged outside the package lid 104.