[go: up one dir, main page]

JP2012209294A - Light emitting element - Google Patents

Light emitting element Download PDF

Info

Publication number
JP2012209294A
JP2012209294A JP2011071480A JP2011071480A JP2012209294A JP 2012209294 A JP2012209294 A JP 2012209294A JP 2011071480 A JP2011071480 A JP 2011071480A JP 2011071480 A JP2011071480 A JP 2011071480A JP 2012209294 A JP2012209294 A JP 2012209294A
Authority
JP
Japan
Prior art keywords
substrate
protrusion
semiconductor layer
light emitting
optical semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011071480A
Other languages
Japanese (ja)
Inventor
Yoshiyuki Kawaguchi
義之 川口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2011071480A priority Critical patent/JP2012209294A/en
Publication of JP2012209294A publication Critical patent/JP2012209294A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

【課題】 光取り出し効率を向上した発光素子を提供する。
【解決手段】 本発明の発光素子は、基板2と、基板2の第1主面2Aに、平面視して、格子状に引いた仮想直線5同士の交点位置に重なるように配置された複数の第1突起3a、および第1突起3aと重ならない位置に配置された、基板2と異なる材料からなる第2突起3bを有する突起群3と、突起群3を埋めるように基板2の第1主面2A上に設けられた光半導体層4とを有する。このように基板2上に第2突起3bを有していることから、発光素子1の光取り出し効率を向上させることができる。
【選択図】 図2
PROBLEM TO BE SOLVED: To provide a light emitting element with improved light extraction efficiency.
A light emitting device of the present invention includes a substrate 2 and a plurality of first and second main surfaces 2A of the substrate 2 arranged so as to overlap with intersections of virtual straight lines 5 drawn in a lattice shape in plan view. The first protrusion 3a and the protrusion group 3 having a second protrusion 3b made of a material different from that of the substrate 2 disposed at a position not overlapping the first protrusion 3a, and the first protrusion of the substrate 2 so as to fill the protrusion group 3. And an optical semiconductor layer 4 provided on the main surface 2A. Since the second protrusion 3b is thus provided on the substrate 2, the light extraction efficiency of the light emitting element 1 can be improved.
[Selection] Figure 2

Description

本発明は、半導体を用いた発光素子に関するものである。   The present invention relates to a light emitting element using a semiconductor.

現在、半導体層を基板上に積層させる方法が種々提案されている。特に、発光素子や受光素子に用いられる半導体層を基板上に結晶成長させる場合には、半導体層の結晶品質を向上させる必要があった。   Currently, various methods for laminating a semiconductor layer on a substrate have been proposed. In particular, when a semiconductor layer used for a light emitting element or a light receiving element is crystal-grown on a substrate, it is necessary to improve the crystal quality of the semiconductor layer.

そこで、基板上に光半導体層を結晶成長させる技術として、例えば、基板上に凹凸を設けることによって、基板上に成長させる光半導体層の結晶性を向上させる技術が開示されている(例えば、特許文献1参照)。   Thus, as a technique for crystal growth of the optical semiconductor layer on the substrate, for example, a technique for improving crystallinity of the optical semiconductor layer grown on the substrate by providing irregularities on the substrate (for example, patents) is disclosed. Reference 1).

特開2002−164296号公報JP 2002-164296 A

しかしながら、特許文献1に開示された半導体層を成長させる技術を用いて製造された発光素子は、規則的に凹凸が基板に設けられているのみでは、光半導体層内で発光した光が基板側に取り出されにくいことがあった。その結果、発光素子の光取り出し効率を向上させることが困難だった。   However, in the light emitting device manufactured using the technique for growing a semiconductor layer disclosed in Patent Document 1, the light emitted in the optical semiconductor layer is only emitted from the substrate side when the irregularities are regularly provided on the substrate. It was difficult to be taken out. As a result, it has been difficult to improve the light extraction efficiency of the light emitting element.

本発明は上記課題に鑑みてなされたものであり、光取り出し効率を向上させることが可能な発光素子を提供することにある。   The present invention has been made in view of the above problems, and an object thereof is to provide a light emitting element capable of improving light extraction efficiency.

本発明の一実施形態にかかる発光素子は、基板と、該基板の主面に、平面視して、格子状に引いた仮想直線同士の交点位置に重なるように配置された複数の第1突起、および該第1突起と重ならない位置に配置された、前記基板と異なる材料からなる第2突起を有する突起群と、該突起群を埋めるように前記基板の前記主面上に設けられた光半導体層とを有する。   A light emitting device according to an embodiment of the present invention includes a substrate and a plurality of first protrusions arranged on the main surface of the substrate so as to overlap with intersections of virtual lines drawn in a lattice shape in plan view. And a projection group having a second projection made of a material different from that of the substrate, disposed at a position not overlapping the first projection, and light provided on the main surface of the substrate so as to fill the projection group And a semiconductor layer.

本発明の一実施形態にかかる発光素子は、上述のように、基板上に第2突起を有していることから、光半導体層で発光した光が第2突起からも取り出されやすくなり、発光素子の光取り出し効率を向上させることができる。   Since the light emitting device according to the embodiment of the present invention has the second protrusion on the substrate as described above, the light emitted from the optical semiconductor layer can be easily taken out from the second protrusion, and the light emission. The light extraction efficiency of the element can be improved.

本発明の一実施形態にかかる発光素子を示す斜視図である。It is a perspective view which shows the light emitting element concerning one Embodiment of this invention. 図1の発光素子を切断した断面図であり、A−A’線で切断したときの断面に相当する。It is sectional drawing which cut | disconnected the light emitting element of FIG. 1, and is equivalent to the cross section when cut | disconnected by the A-A 'line | wire. 図1の発光素子における基板を平面視した平面図であり、点線は基板上に引かれる仮想直線を示している。It is the top view which planarly viewed the board | substrate in the light emitting element of FIG. 1, and the dotted line has shown the virtual straight line drawn on a board | substrate. 本発明の一実施形態の変形例にかかる発光素子における基板を平面視した平面図であり、(a)は基板上に引かれる仮想直線を示し、(b)は直線状領域を示している。It is the top view which planarly viewed the board | substrate in the light emitting element concerning the modification of one Embodiment of this invention, (a) shows the virtual straight line drawn on a board | substrate, (b) has shown the linear area | region. 本発明の一実施形態の変形例にかかる発光素子を示しており、(a)はかかる発光素子における基板を平面視した平面図であり、(b)は発光素子においてA−A’線で切断した断面の断面図である。The light emitting element concerning the modification of one Embodiment of this invention is shown, (a) is the top view which planarly viewed the board | substrate in this light emitting element, (b) is cut | disconnected in the light emitting element by the AA 'line | wire. FIG. 従来例の発光素子を示しており、(a)はかかる発光素子における基板を平面視した平面図であり、(b)は発光素子においてB−B’線で切断した断面の断面図である。The light emitting element of the prior art is shown, (a) is a plan view of the substrate of the light emitting element in plan view, and (b) is a cross-sectional view of the light emitting element taken along line B-B ′. 本発明の一実施形態にかかる半導体基板の製造方法の実施形態の一例の一工程を示す断面図であり、図1のA−A’線で切断したときの断面に相当する。It is sectional drawing which shows 1 process of an example of embodiment of the manufacturing method of the semiconductor substrate concerning one Embodiment of this invention, and is equivalent to the cross section when cut | disconnected by the A-A 'line | wire of FIG. 本発明の一実施形態にかかる半導体基板の製造方法の実施形態の一例の一工程を示す断面図である。It is sectional drawing which shows 1 process of an example of embodiment of the manufacturing method of the semiconductor substrate concerning one Embodiment of this invention. 本発明の一実施形態にかかる半導体基板の製造方法の実施形態の一例の一工程を示す断面図である。It is sectional drawing which shows 1 process of an example of embodiment of the manufacturing method of the semiconductor substrate concerning one Embodiment of this invention. 本発明の一実施形態にかかる半導体基板の製造方法の実施形態の一例の一工程を示す断面図である。It is sectional drawing which shows 1 process of an example of embodiment of the manufacturing method of the semiconductor substrate concerning one Embodiment of this invention. 本発明の一実施形態にかかる半導体基板の製造方法の実施形態の一例の一工程を示す断面図である。It is sectional drawing which shows 1 process of an example of embodiment of the manufacturing method of the semiconductor substrate concerning one Embodiment of this invention. 本発明の一実施形態にかかる半導体基板の製造方法の実施形態の一例の一工程を示す断面図である。It is sectional drawing which shows 1 process of an example of embodiment of the manufacturing method of the semiconductor substrate concerning one Embodiment of this invention. 本発明の一実施形態にかかる半導体基板の製造方法の実施形態の変形例の一工程を示す断面図である。It is sectional drawing which shows 1 process of the modification of embodiment of the manufacturing method of the semiconductor substrate concerning one Embodiment of this invention. 本発明の一実施形態にかかる半導体基板の製造方法の実施形態の変形例の一工程を示す断面図である。It is sectional drawing which shows 1 process of the modification of embodiment of the manufacturing method of the semiconductor substrate concerning one Embodiment of this invention.

以下、本発明の実施の形態の例について図を参照しながら説明する。   Hereinafter, an example of an embodiment of the present invention will be described with reference to the drawings.

なお、本発明は以下の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更を施すことができる。   In addition, this invention is not limited to the example of the following embodiment, A various change can be given in the range which does not deviate from the summary of this invention.

<発光素子>
図1は本発明の実施の形態の一例の発光素子1の斜視図を示し、図2は図1に示す発光素子1の断面図であり、図1のA−A’線で切断したときの断面に相当する。発光素子1は、図1および図2に示すように、基板2、突起群3および光半導体層4から構成されている。
<Light emitting element>
1 is a perspective view of a light-emitting element 1 according to an embodiment of the present invention, and FIG. 2 is a cross-sectional view of the light-emitting element 1 shown in FIG. 1 when cut along the line AA ′ in FIG. It corresponds to a cross section. As shown in FIGS. 1 and 2, the light emitting element 1 includes a substrate 2, a protrusion group 3, and an optical semiconductor layer 4.

基板2は、光半導体層4を成長させることが可能な材料から構成されている。基板2としては、例えばサファイア、窒化ガリウム、窒化アルミニウム、酸化亜鉛または二ホウ化ジルコニウムなどを用いることができる。基板2の厚みとしては、例えば1μm以上1500μm以下程度である。ここで基板2の厚みは、基板2の第1主面2Aから第2主面2Bまでの厚みを指す。   The substrate 2 is made of a material capable of growing the optical semiconductor layer 4. As the substrate 2, for example, sapphire, gallium nitride, aluminum nitride, zinc oxide, or zirconium diboride can be used. The thickness of the substrate 2 is, for example, about 1 μm to 1500 μm. Here, the thickness of the substrate 2 refers to the thickness of the substrate 2 from the first main surface 2A to the second main surface 2B.

本例においては、光半導体層4で発光した光が基板2側から取り出されることから、光半導体層4で発光した光の波長における基板2の透過率を考慮して、基板2に用いる材料を選択すればよい。また本例において、基板2は、光半導体層4で発光した光を透過しやすい透光性の材料であるサファイアで形成されている。基板2としてサファイアを用いた場合には、結晶を成長させる結晶成長面として、例えばA面、C面またはR面などを用いることができる。   In this example, since the light emitted from the optical semiconductor layer 4 is extracted from the substrate 2 side, the material used for the substrate 2 is considered in consideration of the transmittance of the substrate 2 at the wavelength of the light emitted from the optical semiconductor layer 4. Just choose. In this example, the substrate 2 is formed of sapphire, which is a light-transmitting material that easily transmits light emitted from the optical semiconductor layer 4. When sapphire is used as the substrate 2, for example, an A plane, a C plane, an R plane, or the like can be used as a crystal growth plane for growing a crystal.

基板2は、第1主面2Aに突起群3を有している。突起群3は、第1突起3aおよび第2突起3bを有している。なお、基板2の第1主面2Aは、基板2の突起群3が設けられ
ていない主面を含む仮想平面を指す。
The substrate 2 has a projection group 3 on the first main surface 2A. The protrusion group 3 includes a first protrusion 3a and a second protrusion 3b. The first main surface 2A of the substrate 2 indicates a virtual plane including the main surface on which the protrusion group 3 of the substrate 2 is not provided.

第1突起3aは、基板2の第1主面2A上に複数設けられている。第1突起3aは、基板2の第1主面2Aから頂部までの高さが、例えば0.2μm以上5μm以下に設定されて
いる。第1突起3aの幅は、例えば0.5μm以上50μm以下に設定されている。複数の第
1突起3a同士は、例えば0.5μm以上20μm以下の間隔を開けて配置されている。
A plurality of first protrusions 3 a are provided on the first main surface 2 </ b> A of the substrate 2. The height of the first protrusion 3a from the first main surface 2A of the substrate 2 to the top is set to be 0.2 μm or more and 5 μm or less, for example. The width of the first protrusion 3a is set to 0.5 μm or more and 50 μm or less, for example. The plurality of first protrusions 3a are arranged with an interval of 0.5 μm or more and 20 μm or less, for example.

第1突起3aは、例えば四角柱状もしくは六角柱状などの多角柱状、四角錘状もしくは六角錘状などの多角錘状または円柱状の形状に設定することができる。第1突起3aとして多角錘状の形状を用いた場合には、第1突起3aの側面が基板2の第1主面2Aに対して傾斜することになり、光半導体層4で発光した光を第1突起3aの側面で反射されにくくすることができる。本例においては、第1突起3aは六角柱状のものが設けられている。   The first protrusion 3a can be set in a polygonal column shape such as a quadrangular column shape or a hexagonal column shape, a polygonal pyramid shape such as a quadrangular pyramid shape or a hexagonal pyramid shape, or a columnar shape. When the polygonal pyramid shape is used as the first protrusion 3a, the side surface of the first protrusion 3a is inclined with respect to the first main surface 2A of the substrate 2, and the light emitted from the optical semiconductor layer 4 is reflected. It can be made difficult to be reflected by the side surface of the first protrusion 3a. In this example, the first protrusion 3a is provided with a hexagonal prism shape.

第1突起3aは、図3(a)に示すように、格子状に引いた仮想直線5同士の交点位置に重なるように複数配置されている。格子状に引いた仮想直線5は、x軸方向およびy軸方向にそれぞれ等間隔となっており、その間隔は例えばそれぞれ1μm以上25μm以下となるように設定されている。具体的には、x軸方向に平行な仮想直線5同士の間隔h1、およびy軸方向に平行な仮想直線5同士の間隔h2が、それぞれで等間隔となるように設定されている。このように引かれた仮想直線5で構成される格子によって囲まれる四角形状の領域Rhは、例えば、正方形状、長方形状、台形状、平行四辺形状またはひし形状となるように設定することができる。   As shown in FIG. 3A, a plurality of first protrusions 3a are arranged so as to overlap the intersections of virtual straight lines 5 drawn in a lattice shape. The virtual straight lines 5 drawn in a lattice shape are equally spaced in the x-axis direction and the y-axis direction, respectively, and the spacing is set to be, for example, 1 μm or more and 25 μm or less. Specifically, the interval h1 between the virtual straight lines 5 parallel to the x-axis direction and the interval h2 between the virtual straight lines 5 parallel to the y-axis direction are set to be equal to each other. The quadrangular region Rh surrounded by the grid constituted by the virtual straight lines 5 drawn in this way can be set to have, for example, a square shape, a rectangular shape, a trapezoidal shape, a parallelogram shape, or a rhombus shape. .

一方、格子状に引いた仮想直線5は、x軸方向に平行な仮想直線5同士の間隔h1およびy軸方向に平行な仮想直線5同士の間隔h2が互いに異なるように設定されていてもよい。具体的には、x軸方向に平行な仮想直線5が、y軸の一方向に向かうにつれて間隔h1が徐々に小さくなるように設定されていたり、あるいは徐々に大きくなるように設定されていたりしてもよい。このように仮想直線5の間隔h1および間隔h2が互いに異なるように設定することにより、格子によって囲まれる四角形状の領域Rhの形状を容易に変えることができる。   On the other hand, the virtual straight lines 5 drawn in a lattice shape may be set such that the interval h1 between the virtual straight lines 5 parallel to the x-axis direction and the interval h2 between the virtual straight lines 5 parallel to the y-axis direction are different from each other. . Specifically, the imaginary straight line 5 parallel to the x-axis direction is set so that the interval h1 gradually decreases as it goes in one direction of the y-axis, or is set to gradually increase. May be. Thus, by setting the interval h1 and the interval h2 of the virtual straight line 5 to be different from each other, the shape of the rectangular region Rh surrounded by the lattice can be easily changed.

第1突起3aは、格子状に引いた仮想直線5同士の交点位置の全てに配置されていてもよく、交点位置の一部に配置されていてもよい。本例では、第1突起3aが六角柱状となるように設けられていることから、それぞれの第1突起3aの六角柱の側面同士が向かい合うように交点位置の一部に配置されている。なお、第1突起3aは、平面視して、仮想直線5同士の交点位置と重なるように配置されていればよい。   The first protrusions 3a may be arranged at all the intersection positions of the virtual lines 5 drawn in a lattice shape, or may be arranged at a part of the intersection positions. In this example, since the first protrusions 3a are provided in a hexagonal column shape, the first protrusions 3a are arranged at a part of the intersection position so that the side surfaces of the hexagonal columns of the first protrusions 3a face each other. In addition, the 1st protrusion 3a should just be arrange | positioned so that it may overlap with the intersection position of the virtual straight lines 5 in planar view.

第1突起3aの材料は、例えば基板2と同じ材料またはチタン、タンタル、アルミニウム、マグネシウム、シリコン、ジルコニウム、ハフニウム、イットリウム、トリウム、スカンジウム、ネオジウム、ニオブもしくはナトリウムからなる酸化物もしくは弗化物もしくは窒化物の少なくとも1種類を含む材料を用いることができる。具体的な材料としては、酸化ジルコニウム、酸化マグネシウム、フッ化マグネシウム、酸化ハフニウム、酸化シリコン、酸化チタンまたは窒化マグネシウムなどを用いることができる。   The material of the first protrusion 3a is, for example, the same material as the substrate 2, or an oxide, fluoride, or nitride made of titanium, tantalum, aluminum, magnesium, silicon, zirconium, hafnium, yttrium, thorium, scandium, neodymium, niobium, or sodium. A material containing at least one of the above can be used. As specific materials, zirconium oxide, magnesium oxide, magnesium fluoride, hafnium oxide, silicon oxide, titanium oxide, magnesium nitride, or the like can be used.

第2突起3bは、図3に示すように、基板2を平面視して、第1突起3aと重ならない位置であって基板2の第1主面2A上に配置されている。すなわち、第2突起3bは、基板2の第1主面2Aにおいて、第1突起3aと異なる位置に配置されている。   As shown in FIG. 3, the second protrusion 3 b is disposed on the first main surface 2 </ b> A of the substrate 2 so as not to overlap the first protrusion 3 a when the substrate 2 is viewed in plan. That is, the second protrusion 3b is disposed at a position different from the first protrusion 3a on the first main surface 2A of the substrate 2.

第2突起3bは、基板2と異なる材料であればよく、例えばチタン、タンタル、アルミニウム、マグネシウム、シリコン、ジルコニウム、ハフニウム、イットリウム、トリウム
、スカンジウム、ネオジウム、ニオブもしくはナトリウムからなる酸化物もしくは弗化物もしくは窒化物の少なくとも1種類を含む材料を用いることができる。具体的な材料としては、酸化ジルコニウム、酸化マグネシウム、フッ化マグネシウム、酸化ハフニウム、酸化シリコン、酸化チタンまたは窒化マグネシウムなどを用いることができる。
The second protrusion 3b may be made of a material different from that of the substrate 2, for example, an oxide or fluoride made of titanium, tantalum, aluminum, magnesium, silicon, zirconium, hafnium, yttrium, thorium, scandium, neodymium, niobium or sodium, or A material containing at least one kind of nitride can be used. As specific materials, zirconium oxide, magnesium oxide, magnesium fluoride, hafnium oxide, silicon oxide, titanium oxide, magnesium nitride, or the like can be used.

第2突起3bは、多角形柱状もしくは円柱状などの柱状、多角錘状もしくは円錘状などの錘状、または多角錘台状もしくは円錐台状などの錘台状などを用いることができる。第2突起3bは、第1突起3aの底面よりも小さい底面となるように形成してもよい。   As the second protrusion 3b, a columnar shape such as a polygonal column shape or a columnar shape, a weight shape such as a polygonal pyramid shape or a frustum shape, or a frustum shape such as a polygonal frustum shape or a truncated cone shape can be used. The second protrusion 3b may be formed to have a bottom surface that is smaller than the bottom surface of the first protrusion 3a.

基板2上には、図2に示すように、突起群3を埋めるように光半導体層4が設けられている。光半導体層4は、第1半導体層4a、発光層4bおよび第2半導体層4cを順次積層することにより構成されている。光半導体層4は、全体の厚みを例えば0.1μm以上10
μm以下として形成することができる。
As shown in FIG. 2, an optical semiconductor layer 4 is provided on the substrate 2 so as to fill the protrusion group 3. The optical semiconductor layer 4 is configured by sequentially laminating a first semiconductor layer 4a, a light emitting layer 4b, and a second semiconductor layer 4c. The total thickness of the optical semiconductor layer 4 is, for example, 0.1 μm or more 10
It can be formed as μm or less.

III−V族半導体としては、III族窒化物半導体、ガリウム燐またはガリウムヒ素などを例示することができる。III族窒化物半導体としては、ボロン、アルミニウム、ガリウム
またはインジウムのうち少なくとも1つの窒化物からなる混晶を用いることができ、例えば窒化ガリウムを用いることができる。
Examples of group III-V semiconductors include group III nitride semiconductors, gallium phosphide, or gallium arsenide. As the group III nitride semiconductor, a mixed crystal made of at least one nitride of boron, aluminum, gallium, or indium can be used. For example, gallium nitride can be used.

第1半導体層4aは、基板2上に設けられている。第1半導体層4aは、厚みが1μm以上10μm以下に設定されている。   The first semiconductor layer 4 a is provided on the substrate 2. The thickness of the first semiconductor layer 4a is set to 1 μm or more and 10 μm or less.

発光層4bは、第1半導体層4a上に設けられている。発光層4bは、禁制帯幅の広い障壁層と禁制帯幅の狭い井戸層からなる量子井戸構造が複数回繰り返し規則的に積層された多層量子井戸構造(MQW)を用いることができる。障壁層および井戸層としては、インジウムとガリウムとの窒化物からなる混晶においてインジウムとガリウムとの組成比を調整したものを用いることができる。このように構成された発光層4bは、例えば350n
m以上600nm以下の波長の光を発光することができる。
The light emitting layer 4b is provided on the first semiconductor layer 4a. As the light emitting layer 4b, a multilayer quantum well structure (MQW) in which a quantum well structure including a barrier layer having a wide forbidden band and a well layer having a narrow forbidden band is regularly stacked a plurality of times can be used. As the barrier layer and the well layer, a mixed crystal composed of a nitride of indium and gallium with the composition ratio of indium and gallium adjusted can be used. The light emitting layer 4b configured in this way has, for example, 350 n
Light with a wavelength of m or more and 600 nm or less can be emitted.

第2半導体層4cは、発光層4b上に設けられている。第2半導体層4cは、電子または正孔のどちらかを多数キャリアとすることにより、第1半導体層4aとは逆導電型を示すように設定されている。半導体層に導電型を付与する方法としては、例えばマグネシウムまたはシリコンを不純物として添加する方法を用いることができる。   The second semiconductor layer 4c is provided on the light emitting layer 4b. The second semiconductor layer 4c is set to exhibit a reverse conductivity type with respect to the first semiconductor layer 4a by using either electrons or holes as majority carriers. As a method for imparting conductivity type to the semiconductor layer, for example, a method of adding magnesium or silicon as an impurity can be used.

第1電極層6は第1半導体層4a上に、第2電極層7は第2半導体層4c上に、それぞれ設けられている。第1電極層6および第2電極層7によって、光半導体層4に電圧が印加される。   The first electrode layer 6 is provided on the first semiconductor layer 4a, and the second electrode layer 7 is provided on the second semiconductor layer 4c. A voltage is applied to the optical semiconductor layer 4 by the first electrode layer 6 and the second electrode layer 7.

第1電極層6および第2電極層7の材料としては、例えば、アルミニウム、チタン、ニッケル、クロム、インジウム、錫、モリブデン、銀、金、タンタルまたは白金などの金属、または酸化錫、酸化インジウムまたは酸化インジウム錫などの酸化物や、もしくは銀−アルミニウム合金、金−亜鉛合金または金−ベリリウム合金などの合金膜を好適に用いることができる。   Examples of materials for the first electrode layer 6 and the second electrode layer 7 include metals such as aluminum, titanium, nickel, chromium, indium, tin, molybdenum, silver, gold, tantalum, and platinum, or tin oxide, indium oxide, An oxide such as indium tin oxide or an alloy film such as a silver-aluminum alloy, a gold-zinc alloy, or a gold-beryllium alloy can be preferably used.

第1電極層6および第2電極層7は、例えばスパッタリング法または蒸着法などの積層方法などを用いて形成することができる。また、第1電極層6および第2電極層7として、それぞれ上記材質の中から選択した層を複数回積層して設けてもよい。   The first electrode layer 6 and the second electrode layer 7 can be formed using a lamination method such as a sputtering method or a vapor deposition method. Further, the first electrode layer 6 and the second electrode layer 7 may be provided by laminating a plurality of layers selected from the above materials, respectively.

本例においては、光半導体層4で発光した光を基板2側から取り出すことから、第2電極層7として反射性電極材料を用いてもよい。第2電極層7として反射性電極材料を用い
た場合には、光半導体層4で発光した光を基板2側に反射しやすくすることができ、光取出し効率を向上させることができる。
In this example, since the light emitted from the optical semiconductor layer 4 is extracted from the substrate 2 side, a reflective electrode material may be used as the second electrode layer 7. When a reflective electrode material is used as the second electrode layer 7, the light emitted from the optical semiconductor layer 4 can be easily reflected to the substrate 2 side, and the light extraction efficiency can be improved.

以上のようにして、本例の発光素子1が構成される。すなわち、本例の発光素子1は、基板2、第1突起3a、第2突起3bおよび光半導体層4によって構成されている。   As described above, the light-emitting element 1 of this example is configured. That is, the light-emitting element 1 of this example includes the substrate 2, the first protrusion 3 a, the second protrusion 3 b, and the optical semiconductor layer 4.

一方、図6に示すように、規則的に格子状に第1突起を配置したのみの基板からなる発光素子の場合は、第1突起が規則的に配置されていることから、光半導体層で発光した光が、基板との間で反射を繰り返して基板に対して平面方向に進んだ際に、第1突起が存在していない経路を通ると、基板側に取り出されにくく、発光素子の光取り出し効率を向上することが困難であった。なお、図6(a)は基板を平面視した平面図、図6(b)は発光素子を図6(a)のB−B’線で厚み方向に切断した断面図をそれぞれ示している。   On the other hand, as shown in FIG. 6, in the case of a light-emitting element composed of a substrate in which the first protrusions are regularly arranged in a regular grid pattern, the first protrusions are regularly arranged. When the emitted light repeats reflection with the substrate and travels in the plane direction with respect to the substrate, if the light passes through a path where the first protrusion does not exist, it is difficult to be extracted to the substrate side, and the light of the light emitting element It was difficult to improve the extraction efficiency. 6A is a plan view of the substrate in plan view, and FIG. 6B is a cross-sectional view of the light emitting element taken along the line B-B ′ in FIG. 6A in the thickness direction.

本例の発光素子1は、図3に示すように、基板2の第1主面2Aに、第1突起3aと第2突起3bとを有しており、第1突起3aが格子状に引いた仮想直線5同士の交点位置と重なるとともに、第2突起3bが第1突起3aと重ならない位置に配置されている。   As shown in FIG. 3, the light emitting element 1 of the present example has a first protrusion 3a and a second protrusion 3b on the first main surface 2A of the substrate 2, and the first protrusion 3a is drawn in a lattice shape. The second protrusion 3b is disposed at a position that does not overlap the first protrusion 3a while overlapping with the intersection position of the virtual lines 5.

本例の発光素子1においては、このように第2突起3bが第1突起3aと重ならない位置に配置されていることから、光半導体層4で発光した光が、基板2と光半導体層4との間で反射を繰り返しながら基板に対して平面方向に進んだ際に、第2突起2bに入射しやすくなる。そして、第2突起3bに入射した光は、第2突起3bから基板2に入射して、基板2側に取り出される。その結果、基板2に入射する、光半導体層4で発光した光が多くなるため、発光素子1の光取り出し効率を向上させることができる。   In the light emitting element 1 of this example, since the second protrusion 3b is arranged at a position where it does not overlap with the first protrusion 3a in this way, the light emitted from the optical semiconductor layer 4 is emitted from the substrate 2 and the optical semiconductor layer 4. When the light travels in the plane direction with respect to the substrate while repeating the reflection, the light easily enters the second protrusion 2b. The light incident on the second protrusion 3b enters the substrate 2 from the second protrusion 3b and is extracted to the substrate 2 side. As a result, the amount of light emitted from the optical semiconductor layer 4 that enters the substrate 2 increases, so that the light extraction efficiency of the light-emitting element 1 can be improved.

(発光素子の各種変形例)
以下、本発明の発光素子1の変形例について説明をする。なお、上述の発光素子1と重複する部分については同一符号を付し、その説明を省略する。
(Various modifications of light emitting elements)
Hereinafter, modifications of the light emitting device 1 of the present invention will be described. In addition, about the part which overlaps with the above-mentioned light emitting element 1, the same code | symbol is attached | subjected and the description is abbreviate | omitted.

(変形例1)
第2突起3bは、図4に示すように、仮想直線5と重ならない位置に配置されている。ここで、図4は基板2を平面視したときの平面図を示している。なお、図4(a)においては、基板2上に引かれる格子状の仮想直線5を示している。このように第2突起3bが仮想直線5と重ならない位置に配置されると、第1突起3aが存在しない2つの直線状領域8同士が交差する位置に配置されることとなる。ここで、図4(b)は、基板2上の直線上領域8の例を示している。第2突起3bは、底面が格子によって囲まれる四角形の領域よりも小さくなるように設定することができ、例えば0.5μm以上20μm以下とな
るように設定することができる。
(Modification 1)
As shown in FIG. 4, the second protrusion 3 b is disposed at a position that does not overlap the virtual straight line 5. Here, FIG. 4 shows a plan view of the substrate 2 in plan view. In FIG. 4A, a lattice-like virtual straight line 5 drawn on the substrate 2 is shown. When the second protrusion 3b is arranged at a position where it does not overlap with the virtual straight line 5 in this way, the two linear regions 8 where the first protrusion 3a does not exist are arranged at a position where they intersect. Here, FIG. 4B shows an example of the linear region 8 on the substrate 2. Second protrusion 3b can bottom can be set to be smaller than the area of a square surrounded by the grating is set so as for example a 0.5 [mu] m 2 or more 20 [mu] m 2 or less.

これにより、光半導体層4で発光した光のうち、直線状領域8で基板2と光半導体層4との間で反射を繰り返している光を、第2突起3bによって基板2側に入射しやすくすることができる。その結果、光半導体層4と基板2との間で反射を繰り返して基板2側に取り出されなかった光が基板2側に取り出されやすくなり、発光素子1の光取り出し効率を向上させることができる。   As a result, of the light emitted from the optical semiconductor layer 4, light that is repeatedly reflected between the substrate 2 and the optical semiconductor layer 4 in the linear region 8 is likely to enter the substrate 2 side by the second protrusion 3 b. can do. As a result, light that has been repeatedly reflected between the optical semiconductor layer 4 and the substrate 2 and is not extracted to the substrate 2 side is easily extracted to the substrate 2 side, and the light extraction efficiency of the light-emitting element 1 can be improved. .

(変形例2)
第1突起3aは、図5に示すように、上面3Aを有するとともに、基板2と同じ材料から構成されている。ここで、図5(a)は、基板2を平面視したときの平面図を示しており、図5(b)は発光素子1を図5(a)のA−A’線で切断したときの断面図を示している。第1突起3aは、図5(b)に示すように、基板2と一体的に設けられている。このようにして第1突起3aが設けられている場合には、光半導体層4を第1突起3aの上
面3Aから結晶成長させることができる。第1突起3aの上面3Aは、面積が例えば0.5
μm以上10μm以下となるように設定されている。
(Modification 2)
As shown in FIG. 5, the first protrusion 3 a has an upper surface 3 </ b> A and is made of the same material as the substrate 2. Here, FIG. 5A shows a plan view when the substrate 2 is viewed in plan, and FIG. 5B shows a case where the light-emitting element 1 is cut along the line AA ′ in FIG. FIG. As shown in FIG. 5B, the first protrusion 3 a is provided integrally with the substrate 2. When the first protrusion 3a is thus provided, the optical semiconductor layer 4 can be crystal-grown from the upper surface 3A of the first protrusion 3a. The upper surface 3A of the first protrusion 3a has an area of 0.5, for example.
It is set to be not less than μm 2 and not more than 10 μm 2 .

第1突起3a上に、光半導体層4を結晶成長させる方法としては、光半導体層4の厚み方向と垂直な方向である横方向に結晶成長させる横方向成長法などを用いることができる。このように第1突起3aに光半導体層4を横方向成長により結晶成長させた場合には、第1突起3aの上面3Aから厚み方向に延びる転位を減らすことができるため、光半導体層4の結晶性を向上させることができる。   As a method for crystal growth of the optical semiconductor layer 4 on the first protrusion 3a, a lateral growth method for crystal growth in a lateral direction that is a direction perpendicular to the thickness direction of the optical semiconductor layer 4 can be used. Thus, when the optical semiconductor layer 4 is crystal-grown by lateral growth on the first protrusion 3a, dislocations extending in the thickness direction from the upper surface 3A of the first protrusion 3a can be reduced. Crystallinity can be improved.

(変形例3)
第2突起3bは、光半導体層4の屈折率よりも小さい屈折率を持つ材料から構成されている。本例では、基板2としてサファイア(屈折率 1.65)を、および光半導体層4として窒化ガリウム系化合物(屈折率 約2.4)を用いることから、第2突起3bとして、屈
折率が例えば1.75以上2.30以下の材料を用いることができる。
(Modification 3)
The second protrusion 3 b is made of a material having a refractive index smaller than that of the optical semiconductor layer 4. In this example, since sapphire (refractive index 1.65) is used as the substrate 2 and gallium nitride compound (refractive index about 2.4) is used as the optical semiconductor layer 4, the refractive index of the second protrusion 3b is, for example, 1.75 to 2.30. These materials can be used.

このような第2突起3bの材料としては、例えば、酸化マグネシウム(屈折率 約1.68以上1.80以下)、二酸化ジルコニウム(屈折率 約1.78以上2.00以下)、フッ化カルシウム(屈折率 約1.50以上2.10以下)、酸化ハフニウム(屈折率 約1.90以上2.10以下)、酸化イットリウム(屈折率 約1.80以上1.90以下)などを用いることができる
第2突起3bが、基板2と光半導体層4との間の屈折率を持つ材料によって構成されていることから、第2突起3bと光半導体層4との屈折率差を基板2と光半導体層4との屈折率差よりも小さくすることができる。そのため、光半導体層4と第2突起3bとの界面における臨界角を、光半導体層4と基板2との界面における臨界角よりも大きくすることができ、光半導体層4で発光した光を、光半導体層4と第2突起3bとの界面で反射されにくくすることができる。
Examples of the material of the second protrusion 3b include magnesium oxide (refractive index of about 1.68 to 1.80), zirconium dioxide (refractive index of about 1.78 to 2.00), calcium fluoride (refractive index of about 1.50 to 2.10). , Hafnium oxide (refractive index of about 1.90 or more and 2.10 or less), yttrium oxide (refractive index of about 1.80 or more and 1.90 or less) can be used. The second protrusion 3b has a refractive index between the substrate 2 and the optical semiconductor layer 4. Since it is constituted by the material having, the refractive index difference between the second protrusion 3 b and the optical semiconductor layer 4 can be made smaller than the refractive index difference between the substrate 2 and the optical semiconductor layer 4. Therefore, the critical angle at the interface between the optical semiconductor layer 4 and the second protrusion 3b can be made larger than the critical angle at the interface between the optical semiconductor layer 4 and the substrate 2, and the light emitted from the optical semiconductor layer 4 can be It can be made difficult to be reflected at the interface between the optical semiconductor layer 4 and the second protrusion 3b.

さらに、第2突起3bとして、多角錘状もしくは円錐状などの錘状、または多角錘台状もしくは円錐台状などの錘台状のものを用いることにより、第2突起3bの側面を基板2の第1主面2Aに対して傾斜させることができる。これにより、光半導体層4で発光した光を、第2突起3bに入射させやすくすることができ、発光素子1の光取り出し効率をさらに向上させることができる。   Further, as the second protrusion 3 b, a weight having a polygonal pyramid shape or a conical shape, or a frustum shape such as a polygonal frustum shape or a truncated cone shape is used. It can be made to incline with respect to 2 A of 1st main surfaces. Thereby, the light emitted from the optical semiconductor layer 4 can be easily incident on the second protrusion 3b, and the light extraction efficiency of the light emitting element 1 can be further improved.

<発光素子の製造方法>
図7−図14は、それぞれ発光素子1の製造工程の一部を示す断面図であり、いずれも図1のA−A’線で切断したときの断面に相当する。上述の発光素子1と重複する部分については同一符号を付し、その説明を省略する。
<Method for manufacturing light-emitting element>
7 to 14 are cross-sectional views each showing a part of the manufacturing process of the light-emitting element 1, and each corresponds to a cross section taken along the line AA 'in FIG. Portions overlapping with the above-described light emitting element 1 are denoted by the same reference numerals, and description thereof is omitted.

(基板を加工する工程)
基板2の第1主面2Aに、第1突起3aを形成する方法を、図7を参照しつつ説明する。なお、基板2としては、半導体を結晶成長させることが可能な材料を用いればよい。基板2は、例えばサファイア、窒化アルミニウム、窒化ガリウム、窒化シリコン、窒化インジウムまたはシリコンカーバイドなどを用いることができる。本例において、基板2としてサファイアを用いた場合について説明する。
(Process to process the substrate)
A method of forming the first protrusion 3a on the first main surface 2A of the substrate 2 will be described with reference to FIG. As the substrate 2, a material capable of crystal growth of a semiconductor may be used. For the substrate 2, for example, sapphire, aluminum nitride, gallium nitride, silicon nitride, indium nitride, or silicon carbide can be used. In this example, a case where sapphire is used as the substrate 2 will be described.

基板2の上面2A’としては、例えば基板2の結晶面が揃っているものを用いることができる。基板2がサファイアの場合であれば、基板2の結晶面としては、例えばサファイアのA面、C面またはR面などを用いることができる。   As the upper surface 2 </ b> A ′ of the substrate 2, for example, the substrate 2 having a uniform crystal plane can be used. If the substrate 2 is sapphire, the crystal plane of the substrate 2 can be, for example, the A-plane, C-plane or R-plane of sapphire.

図7に示すように、基板2の上面2A’上に、基板2の上面2A’の一部が露出する露出領域9と上面2A’の他の部分を被覆する被覆領域10とを有するマスクパターン11を形
成する。マスクパターン11の被覆領域10は、平面視形状を、例えば基板2の第1主面2A上に形成する第1突起3aの底面形状に設定すればよい。そのため、被覆領域10の幅は、第1突起3aの底面の寸法に設定すればよく、例えば0.5μm以上50μm以下に設定され
る。
As shown in FIG. 7, on the upper surface 2A ′ of the substrate 2, a mask pattern having an exposed region 9 where a part of the upper surface 2A ′ of the substrate 2 is exposed and a covering region 10 covering the other part of the upper surface 2A ′. 11 is formed. The covering region 10 of the mask pattern 11 may be set in a plan view shape, for example, the bottom shape of the first protrusion 3a formed on the first main surface 2A of the substrate 2. Therefore, the width of the covering region 10 may be set to the size of the bottom surface of the first protrusion 3a, for example, set to 0.5 μm or more and 50 μm or less.

マスクパターン11としては、後に容易に除去することができる材料を選択することができ、例えば酸化シリコンなどの酸化物またはチタンなどの金属を用いることができる。マスクパターン11の膜厚は、エッチングによって基板2の一部を除去する場合であれば、基板2のエッチングレートとマスクパターン11のエッチングレートとの選択比によって適宜選択することができ、例えば200nm以上3500nm以下に設定することができる。   As the mask pattern 11, a material that can be easily removed later can be selected. For example, an oxide such as silicon oxide or a metal such as titanium can be used. The film thickness of the mask pattern 11 can be appropriately selected depending on the selection ratio between the etching rate of the substrate 2 and the etching rate of the mask pattern 11 if a part of the substrate 2 is removed by etching, for example, 200 nm or more. It can be set to 3500 nm or less.

マスクパターン11は、マスク材料をスパッタリング法または蒸着法などの真空積層法を用いることによって基板2上に積層膜を積層し、露出領域9および被覆領域10をパターニングすることによって形成することができる。この際、基板2としてサファイアを用いてドライエッチングを行なう場合であれば、サファイアと反応しやすい塩素系ガスを反応ガスとして用いることができるが、この場合には、マスク材料としては、チタン、ニッケルまたはクロムなどの金属や酸化シリコンなどの耐塩素性の無機材料を用いてもよい。   The mask pattern 11 can be formed by laminating a laminated film on the substrate 2 by using a vacuum laminating method such as a sputtering method or a vapor deposition method, and patterning the exposed region 9 and the covering region 10. At this time, if dry etching is performed using sapphire as the substrate 2, a chlorine-based gas that easily reacts with sapphire can be used as a reactive gas. In this case, as a mask material, titanium, nickel Alternatively, a metal such as chromium or a chlorine-resistant inorganic material such as silicon oxide may be used.

次に、図8に示すように、基板2の上面2A’の一部を露出させた露出領域9からエッチング法などで、基板2の一部を厚み方向へ除去する。基板2の一部を除去する方法としては、ウエットエッチングまたはドライエッチングなどのエッチング法を用いることができる。ここで、基板2の上面2A’に、結晶が揃った平坦な結晶面を用いた場合は、第1第1突起3aの上面3Aがマスクパターン11の被覆領域10で覆われているものになることから、基板2の一部を除去する工程の際に、マスクパターン11の被覆領域10で覆われた基板2の上面2A’(第1突起3aの上面3A)の平坦性を維持することができる。   Next, as shown in FIG. 8, a part of the substrate 2 is removed in the thickness direction by an etching method or the like from the exposed region 9 where a part of the upper surface 2A 'of the substrate 2 is exposed. As a method for removing a part of the substrate 2, an etching method such as wet etching or dry etching can be used. Here, when a flat crystal face with aligned crystals is used as the upper face 2A ′ of the substrate 2, the upper face 3A of the first first protrusion 3a is covered with the covering region 10 of the mask pattern 11. Therefore, the flatness of the upper surface 2A ′ (the upper surface 3A of the first protrusion 3a) of the substrate 2 covered with the covering region 10 of the mask pattern 11 can be maintained during the process of removing a part of the substrate 2. it can.

基板2としてサファイアを用いた場合に、ドライエッチングにより基板2の一部を除去する際には、サファイアと反応しやすい塩素系ガス雰囲気中でドライエッチングを行なうことによって、生産性を向上させることができる。その後、マスクパターン11を基板2から除去することによって、図9に示すように、基板2の第1主面2Aに複数の第1突起3aを基板2と一体的に設けることができる。   When sapphire is used as the substrate 2, when part of the substrate 2 is removed by dry etching, productivity can be improved by performing dry etching in a chlorine-based gas atmosphere that easily reacts with sapphire. it can. Thereafter, by removing the mask pattern 11 from the substrate 2, a plurality of first protrusions 3a can be provided integrally with the substrate 2 on the first main surface 2A of the substrate 2, as shown in FIG.

本例において、上面2A’が平坦な基板2を用いた場合について説明したが、上面2A’の平坦性の低い基板2を用いてもよい。この場合、第1突起3aを基板2に設けてマスクパターン11を除去した後、第1突起3aの上面3Aを研磨する工程を設けてもよい。このようにマスクパターン11を除去した後に第1突起3aの上面3Aを研磨することにより、第1突起3aの上面3Aに残留した、例えばマスクパターン11の一部または剥離剤などの付着物を除去するとともに、この上面3Aを平坦化することができる。   In this example, the case where the substrate 2 having the flat upper surface 2A ′ is described, but the substrate 2 having a low flatness of the upper surface 2A ′ may be used. In this case, a step of polishing the upper surface 3A of the first protrusion 3a after the first protrusion 3a is provided on the substrate 2 and the mask pattern 11 is removed may be provided. By polishing the upper surface 3A of the first protrusion 3a after removing the mask pattern 11 in this way, a part of the mask pattern 11 or a deposit such as a release agent remaining on the upper surface 3A of the first protrusion 3a is removed. In addition, the upper surface 3A can be flattened.

さらに、マスクパターン11を除去する工程に代えて、マスクパターン11の上方から第1突起3aの上面3Aまで研磨する工程としてもよい。この場合には、マスクパターン11を除去する工程と第1突起3aの上面3Aを平坦化する工程とを続けて行なうことができ、生産性を向上することができる。   Further, instead of the step of removing the mask pattern 11, a step of polishing from above the mask pattern 11 to the upper surface 3A of the first protrusion 3a may be employed. In this case, the process of removing the mask pattern 11 and the process of flattening the upper surface 3A of the first protrusion 3a can be performed continuously, and productivity can be improved.

(第2突起を形成する工程)
次に、基板2の第1主面2Aに第2突起3bを形成する。第2突起3bは、基板2と異なる材料であればよく、例えばチタン、タンタル、アルミニウム、マグネシウム、シリコン、ジルコニウム、ハフニウム、イットリウム、トリウム、スカンジウム、ネオジウム、ニオブもしくはナトリウムからなる酸化物もしくは弗化物もしくは窒化物の少なくとも1種類を含む無機材料を用いることができる。具体的な材料としては、酸化ジルコニウム、
酸化マグネシウム、フッ化マグネシウム、酸化ハフニウム、酸化シリコン、酸化チタンまたは窒化マグネシウムなどを用いることができる。
(Step of forming the second protrusion)
Next, the second protrusion 3 b is formed on the first main surface 2 </ b> A of the substrate 2. The second protrusion 3b may be made of a material different from that of the substrate 2, for example, an oxide or fluoride made of titanium, tantalum, aluminum, magnesium, silicon, zirconium, hafnium, yttrium, thorium, scandium, neodymium, niobium or sodium, or An inorganic material containing at least one kind of nitride can be used. Specific materials include zirconium oxide,
Magnesium oxide, magnesium fluoride, hafnium oxide, silicon oxide, titanium oxide, magnesium nitride, or the like can be used.

このように第2突起3bを無機材料の中でも非晶質の材料で形成することにより、第1突起3aから光半導体層4を成長させつつ、第2突起3bから光半導体層4が成長するのを抑制することができる。   Thus, by forming the second protrusion 3b from an amorphous material among the inorganic materials, the optical semiconductor layer 4 grows from the second protrusion 3b while the optical semiconductor layer 4 grows from the first protrusion 3a. Can be suppressed.

第2突起3bを形成するには、まず第2突起3bとなる材料を堆積させた堆積層12を基板2上に形成する。堆積層12は、例えばスパッタリング法、蒸着法またはスピンコート法などを用いて堆積した後、パターニングすることによって形成される。堆積層12の厚みは、第2突起3bとなる高さに設定すればよく、例えば0.02μm以上5μm以下となるように設定する。   In order to form the second protrusion 3b, first, a deposition layer 12 on which a material to be the second protrusion 3b is deposited is formed on the substrate 2. The deposited layer 12 is formed by depositing, for example, using a sputtering method, a vapor deposition method, a spin coating method, or the like, and then patterning. The thickness of the deposited layer 12 may be set to a height at which the second protrusion 3b is formed, and is set to be 0.02 μm or more and 5 μm or less, for example.

具体的には、基板2の第1主面2Aに、図10に示すように、堆積層12となる材料をスパッタリング法により堆積させる。その後、堆積膜12を、図11に示すように、一般的なエッチング法またはフォトリソグラフィ法を用いて、第2突起3bを形成する。   Specifically, as shown in FIG. 10, a material to be the deposition layer 12 is deposited on the first main surface 2A of the substrate 2 by a sputtering method. Thereafter, as shown in FIG. 11, the second protrusion 3b is formed on the deposited film 12 by using a general etching method or a photolithography method.

本例において、第2突起3bは、図2に示すように、第1突起3a同士の間に位置するように設けられている。すなわち、第2突起3bは、平面視して、格子状に引かれた仮想直線5同士の交点位置に配置された第1突起3aと重ならないように設けられる。第2突起3bは、基板2を平面視して、第1突起3aが設けられていない第1主面2Aに対して、面積の占有割合が例えば10%以上90%以下となるように配置されている。   In this example, as shown in FIG. 2, the second protrusion 3b is provided so as to be positioned between the first protrusions 3a. That is, the second protrusion 3b is provided so as not to overlap with the first protrusion 3a disposed at the intersection of the virtual lines 5 drawn in a lattice shape in plan view. The second protrusion 3b is arranged so that the area occupation ratio is, for example, 10% or more and 90% or less with respect to the first main surface 2A where the first protrusion 3a is not provided when the substrate 2 is viewed in plan. ing.

(光半導体層を成長させる工程)
次に、図12に示すように、基板2上に光半導体層4を成長させる。なお、光半導体層4は、図12に示すように、その中に第1突起3aを埋めるように基板2上に結晶成長されている。
(Process for growing an optical semiconductor layer)
Next, as shown in FIG. 12, the optical semiconductor layer 4 is grown on the substrate 2. As shown in FIG. 12, the optical semiconductor layer 4 is crystal-grown on the substrate 2 so as to fill the first protrusions 3a therein.

光半導体層4としては、例えばIII−V族半導体を用いることができる。本例において
は、光半導体層4は窒化ガリウムが用いられている。基板2の上面2Aに光半導体層4を成長させる方法としては、分子線エピタキシャル法、有機金属エピタキシャル法、ハイドライド気相成長法またはパルスレーザデポジション法などを用いることができる。
As the optical semiconductor layer 4, for example, a group III-V semiconductor can be used. In this example, the optical semiconductor layer 4 is made of gallium nitride. As a method for growing the optical semiconductor layer 4 on the upper surface 2A of the substrate 2, a molecular beam epitaxial method, a metal organic epitaxial method, a hydride vapor phase growth method, a pulse laser deposition method, or the like can be used.

光半導体層4を成長させる方法としては、例えば、光半導体層4を、第1主面2に対して垂直である垂直方向よりも第1主面2Aと平行な平面方向に成長しやすくした横方向成長を用いることができる。具体的には、光半導体層4のそれぞれの層において組成比、成長温度および成長圧力などの成長条件を調整することにより、光半導体層4を横方向成長させることができる。   As a method for growing the optical semiconductor layer 4, for example, the optical semiconductor layer 4 can be grown in a plane direction parallel to the first main surface 2 </ b> A more easily than a vertical direction perpendicular to the first main surface 2. Directional growth can be used. Specifically, the optical semiconductor layer 4 can be grown in the lateral direction by adjusting the growth conditions such as the composition ratio, the growth temperature, and the growth pressure in each layer of the optical semiconductor layer 4.

基板2上に光半導体層4として窒化ガリウムをエピタキシャル成長させるには、窒化ガリウムの組成比、成長温度および成長圧力などの成長条件を調整すればよい。成長温度としては、例えば350℃以上1500℃以下に設定することができる。基板2上に窒化ガリウム
からなる第1半導体層3aの低温バッファ層を設ける場合には、成長温度として例えば350℃以上800℃以下に設定することができる。
In order to epitaxially grow gallium nitride as the optical semiconductor layer 4 on the substrate 2, growth conditions such as the composition ratio, growth temperature, and growth pressure of gallium nitride may be adjusted. The growth temperature can be set to 350 ° C. or higher and 1500 ° C. or lower, for example. When the low temperature buffer layer of the first semiconductor layer 3a made of gallium nitride is provided on the substrate 2, the growth temperature can be set to 350 ° C. or higher and 800 ° C. or lower, for example.

このようにして光半導体層4を基板2上に成長させることにより、発光素子1を製造することができる。   In this way, the light-emitting element 1 can be manufactured by growing the optical semiconductor layer 4 on the substrate 2.

(発光素子の製造方法の変形例)
光半導体層4を結晶成長させる工程の前に、図13および図14に示すように、第1突起3
aの上面3Aに、上面4Aに対して傾斜した結晶側面13aを有する結晶体13を成長させる工程を有してもよい。
(Modification of manufacturing method of light emitting element)
Before the step of crystal growth of the optical semiconductor layer 4, as shown in FIGS.
A step of growing a crystal body 13 having a crystal side surface 13a inclined with respect to the upper surface 4A on the upper surface 3A of a may be included.

結晶体13は、光半導体層4として窒化ガリウムを用いた場合であれば、第1突起3aの上面3Aに対して傾斜した結晶側面13aを有する結晶体を形成する方法としては、例えば20kPa以上90kPa以下の圧力および700℃以上1150℃以下の温度で結晶成長させれば
よい。このような条件で結晶成長させることにより、図13に示すように、基板2の第1突起3aの上面3Aに結晶体13を成長させることができる。結晶体13の結晶側面13aは、サファイアからなる基板2の第1突起3aの上面3Aがc面である場合に、例えば{1−101}面とすることができる。
In the case where gallium nitride is used for the crystal body 13 as the optical semiconductor layer 4, a method for forming a crystal body having a crystal side surface 13a inclined with respect to the upper surface 3A of the first protrusion 3a is, for example, 20 kPa or more and 90 kPa. Crystal growth may be performed at the following pressure and at a temperature of 700 ° C. to 1150 ° C. By growing the crystal under such conditions, the crystal 13 can be grown on the upper surface 3A of the first protrusion 3a of the substrate 2 as shown in FIG. The crystal side surface 13a of the crystal 13 can be, for example, a {1-101} plane when the upper surface 3A of the first protrusion 3a of the substrate 2 made of sapphire is a c plane.

その後、図14に示すように、結晶体13を横方向に成長させて、隣接する結晶体13と結合させる。結晶体13を横方向に成長させて、隣接する結晶体13と結合させることにより、それぞれの第1突起3aの上面3Aから延びる転位同士を結合させて、光半導体層4の厚み方向に延びる転位の数を少なくすることができる。   After that, as shown in FIG. 14, the crystal body 13 is grown in the lateral direction and bonded to the adjacent crystal body 13. Dislocations extending in the thickness direction of the optical semiconductor layer 4 are formed by growing crystal bodies 13 in the lateral direction and bonding them to adjacent crystal bodies 13 to bond dislocations extending from the upper surface 3A of each first protrusion 3a. Can be reduced.

このように光半導体層4の厚み方向に延びる転位の数を少なくすることにより、光半導体層4の結晶品質を向上させることができ、光半導体層4の発光効率を向上させることができる。また、光半導体層4の第1半導体層4aにおいて、転位を結合させた場合には、発光層4bに延在する転位を少なくすることができるため、発光層4bで発光する領域を広げることができる。   Thus, by reducing the number of dislocations extending in the thickness direction of the optical semiconductor layer 4, the crystal quality of the optical semiconductor layer 4 can be improved, and the light emission efficiency of the optical semiconductor layer 4 can be improved. Further, when dislocations are combined in the first semiconductor layer 4a of the optical semiconductor layer 4, dislocations extending to the light emitting layer 4b can be reduced, so that a region emitting light in the light emitting layer 4b can be widened. it can.

さらに、結晶側面13a形成時の温度以上に設定した高温状態および結晶側面13a形成時の圧力以下に設定した低圧力状態にして結晶成長させることにより、光半導体層4を横方向成長させることができる。   Furthermore, the optical semiconductor layer 4 can be grown in the lateral direction by growing the crystal in a high temperature state set to be higher than the temperature at the time of forming the crystal side surface 13a and a low pressure state set to be equal to or lower than the pressure at the time of forming the crystal side surface 13a. .

このようにして結晶体13を成長させて光半導体層4を成長させることにより、発光素子1の発光効率を向上させることができ、発光素子1から取り出される光を多くすることができる。   Thus, by growing the crystal body 13 and growing the optical semiconductor layer 4, the light emission efficiency of the light emitting element 1 can be improved, and the amount of light extracted from the light emitting element 1 can be increased.

1 発光素子
2 基板
2A 第1主面
2B 第2主面
2’ 上面
3 突起群
3a 第1突起
3A 上面
3b 第2突起
4 光半導体層
4a 第1半導体層
4b 発光層
4c 第2半導体層
5 仮想直線
6 第1電極
7 第2電極
8 直線状領域
9 露出領域
10 被覆領域
11 マスクパターン
12 堆積層
13 結晶体
13a 結晶側面
DESCRIPTION OF SYMBOLS 1 Light emitting element 2 Substrate 2A 1st main surface 2B 2nd main surface 2 'Upper surface 3 Protrusion group 3a 1st protrusion 3A Upper surface 3b 2nd protrusion 4 Optical semiconductor layer 4a 1st semiconductor layer 4b Light emitting layer 4c 2nd semiconductor layer 5 Virtual Straight line 6 First electrode 7 Second electrode 8 Linear region 9 Exposed region
10 Covered area
11 Mask pattern
12 Deposited layer
13 Crystal
13a Crystal side

Claims (4)

基板と、
該基板の主面に、平面視して、格子状に引いた仮想直線同士の交点位置に重なるように配置された複数の第1突起、および該第1突起と重ならない位置に配置された、前記基板と異なる材料からなる第2突起を有する突起群と、
該突起群を埋めるように前記基板の前記主面上に設けられた光半導体層と
を有する発光素子。
A substrate,
A plurality of first protrusions arranged on the main surface of the substrate in a plan view so as to overlap with intersections of virtual straight lines drawn in a lattice shape, and arranged at positions not overlapping with the first protrusions, A protrusion group having a second protrusion made of a material different from that of the substrate;
A light-emitting element having an optical semiconductor layer provided on the main surface of the substrate so as to fill the protrusion group.
前記第2突起は、前記仮想直線と重ならない位置に配置されている請求項1に記載の発光素子。   The light emitting device according to claim 1, wherein the second protrusion is disposed at a position not overlapping the virtual line. 前記第1突起は、上面を有するとともに、前記基板と同じ材料からなる請求項1または2に記載の発光素子。   The light emitting device according to claim 1, wherein the first protrusion has an upper surface and is made of the same material as the substrate. 前記第2突起は、前記光半導体層の屈折率よりも小さい屈折率を持つ請求項1−3のいずれかに記載の発光素子。   The light emitting element according to claim 1, wherein the second protrusion has a refractive index smaller than a refractive index of the optical semiconductor layer.
JP2011071480A 2011-03-29 2011-03-29 Light emitting element Withdrawn JP2012209294A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011071480A JP2012209294A (en) 2011-03-29 2011-03-29 Light emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011071480A JP2012209294A (en) 2011-03-29 2011-03-29 Light emitting element

Publications (1)

Publication Number Publication Date
JP2012209294A true JP2012209294A (en) 2012-10-25

Family

ID=47188820

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011071480A Withdrawn JP2012209294A (en) 2011-03-29 2011-03-29 Light emitting element

Country Status (1)

Country Link
JP (1) JP2012209294A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017057529A1 (en) * 2015-09-30 2017-04-06 旭化成株式会社 Optical substrate, substrate for semiconductor light emitting element, and semiconductor light emitting element

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017057529A1 (en) * 2015-09-30 2017-04-06 旭化成株式会社 Optical substrate, substrate for semiconductor light emitting element, and semiconductor light emitting element
TWI620345B (en) * 2015-09-30 2018-04-01 Asahi Kasei Kabushiki Kaisha Optical substrate, substrate for semiconductor light-emitting device, and semiconductor light-emitting device
JPWO2017057529A1 (en) * 2015-09-30 2018-07-12 旭化成株式会社 Optical base material, substrate for semiconductor light emitting device, and semiconductor light emitting device

Similar Documents

Publication Publication Date Title
TWI608632B (en) Sapphire substrate, method of manufacturing the same, and nitride semiconductor light-emitting device
US8460949B2 (en) Light emitting device with air bars and method of manufacturing the same
US8609448B2 (en) Omnidirectional reflector
JP7436371B2 (en) light emitting device
JP5105621B2 (en) Method for forming an InGaAlN film and a light emitting device on a silicon substrate
US8957433B2 (en) Sapphire substrate and method for manufacturing the same and nitride semiconductor light emitting element
EP2389693B1 (en) Light emitting diode device and method for manufacturing the same
JP5707978B2 (en) Semiconductor light emitting device substrate, method of manufacturing the same, and semiconductor light emitting device using the substrate
WO2005018008A1 (en) Semiconductor device
WO2012093601A1 (en) EPITAXIAL GROWTH SUBSTRATE AND GaN LED DEVICE
US8111350B2 (en) Semiconductor light-emitting device and fabrication method thereof
CN102447045A (en) Light-emitting diode and its manufacturing method
JP2014229648A (en) Semiconductor light-emitting element
CN106653968A (en) III-V nitride growth-used composite substrate, device structure and preparation method
JP2006253172A (en) Semiconductor light emitting device, semiconductor light emitting device, and method for manufacturing semiconductor light emitting device
US20150031150A1 (en) Method for producing a radiation-emitting semiconductor component
JP2011159650A (en) Light-emitting element
JP2012209294A (en) Light emitting element
CN209747453U (en) Semiconductor device with a plurality of transistors
JP2012109491A (en) Light-emitting device
US20230253526A1 (en) Semiconductor light-emitting element
JP2011211050A (en) Light-emitting element
JP2010056459A (en) Method of producing light-emitting device
KR20080058133A (en) Light emitting device and manufacturing method thereof
JP2012049447A (en) Semiconductor substrate manufacturing method and luminous element

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140603