[go: up one dir, main page]

JP2012208295A - Electro-optic device, projection-type display device, electronic equipment, method for manufacturing electro-optic device - Google Patents

Electro-optic device, projection-type display device, electronic equipment, method for manufacturing electro-optic device Download PDF

Info

Publication number
JP2012208295A
JP2012208295A JP2011073546A JP2011073546A JP2012208295A JP 2012208295 A JP2012208295 A JP 2012208295A JP 2011073546 A JP2011073546 A JP 2011073546A JP 2011073546 A JP2011073546 A JP 2011073546A JP 2012208295 A JP2012208295 A JP 2012208295A
Authority
JP
Japan
Prior art keywords
insulating film
contact hole
conductive layer
liquid crystal
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011073546A
Other languages
Japanese (ja)
Inventor
Satoshi Ito
智 伊藤
Hisaaki Nakajima
寿明 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2011073546A priority Critical patent/JP2012208295A/en
Publication of JP2012208295A publication Critical patent/JP2012208295A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】コンタクトホールに起因する画素電極の凹凸を緩和することができる電気光学装置、投射型表示装置、電子機器および電気光学装置の製造方法を提供すること。
【解決手段】液晶装置の素子基板において、第2電極層7aと画素電極9aとを導通させるにあたって、コンタクトホール45aの底部45a1を避けて、コンタクトホール45aの側壁45a2およびコンタクトホール45aの外部に第2絶縁膜47を設ける。このため、コンタクトホール45aは、コンタクトホール45aの側壁45a2に設けられている第2絶縁膜47の厚さ分は、平面サイズが小さくなっている。かかる構造は、コンタクトホール45aを形成した後、第2絶縁膜47を形成し、第2絶縁膜47に対して異方性エッチングを行うことにより実現できる。
【選択図】図5
An object of the present invention is to provide an electro-optical device, a projection display device, an electronic apparatus, and a method of manufacturing an electro-optical device that can alleviate unevenness of pixel electrodes caused by contact holes.
In the element substrate of the liquid crystal device, when the second electrode layer 7a and the pixel electrode 9a are electrically connected, the bottom 45a1 of the contact hole 45a is avoided and the side wall 45a2 of the contact hole 45a and the outside of the contact hole 45a Two insulating films 47 are provided. For this reason, the planar size of the contact hole 45a is reduced by the thickness of the second insulating film 47 provided on the side wall 45a2 of the contact hole 45a. Such a structure can be realized by forming the second insulating film 47 after forming the contact hole 45 a and performing anisotropic etching on the second insulating film 47.
[Selection] Figure 5

Description

本発明は、コンタクトホールを介して導通する導電層が素子基板に形成された電気光学装置、投射型表示装置、電子機器、および電気光学装置の製造方法に関するものである。   The present invention relates to an electro-optical device, a projection display device, an electronic apparatus, and a method for manufacturing an electro-optical device, in which a conductive layer that is conductive through a contact hole is formed on an element substrate.

液晶装置や有機エレクトロルミネッセンス装置等の電気光学装置に用いられる素子基板では、画素電極を備えた画素がマトリクス状に配置されており、複数の画素の各々には、電界効果型トランジスターからなる画素トランジスターが構成されている。また、素子基板では、絶縁膜に形成されたコンタクトホールを介して導電層同士が導通する構造が採用されている(例えば、特許文献1参照)。   In an element substrate used in an electro-optical device such as a liquid crystal device or an organic electroluminescence device, pixels having pixel electrodes are arranged in a matrix, and each of the plurality of pixels includes a pixel transistor composed of a field effect transistor. Is configured. Further, the element substrate employs a structure in which conductive layers are electrically connected to each other through a contact hole formed in an insulating film (see, for example, Patent Document 1).

かかる素子基板において、コンタクトホールの平面サイズが大きいと、配線のレイアウト等に多大な制約を発生させる等の問題点がある。また、液晶装置の場合、画素電極と下層側の電極との導通に用いたコンタクトホールの平面サイズが大きいと、画素電極の表面に大きな凹凸が形成され、配向膜を好適に形成できなくなる等の問題点がある。   In such an element substrate, when the planar size of the contact hole is large, there is a problem that a great restriction is imposed on the wiring layout. In the case of a liquid crystal device, if the contact hole used for conduction between the pixel electrode and the lower layer side electrode is large, large irregularities are formed on the surface of the pixel electrode, making it impossible to form an alignment film. There is a problem.

一方、エレクトロルミネッセンス装置等の発光装置において、下層側に形成した凸部と、エッチバック技術とを利用してコンタクトホールの平面サイズを小さくする技術が提案されている(特許文献2参照)。かかる特許文献2に記載の技術では、図7(a)に示すように、まず、下層側の導電層91の除去領域に、導電層91の表面に部分的に重なる凸状の絶縁膜92を形成した後、導電層93を形成する。次に、図7(b)に示すように、導電層93の表面に絶縁膜94を形成した後、絶縁膜94に対する異方性エッチングを行って、図7(c)に示すように、導電層93に発生している凹部93aの底部から絶縁膜94を除去する一方、凹部93aの側壁に絶縁膜94を残す。次に、凹部93aの底部から絶縁膜94を除去する一方、凹部93aの側壁に絶縁膜94を残す。その結果、絶縁膜94に平面サイズが小さなコンタクトホール94aが形成される。次に、図7(d)に示すように、絶縁膜94の表面側に導電層95を形成すると、導電層95は、コンタクトホール94aの底部で導電層93と導通することになる。   On the other hand, in a light emitting device such as an electroluminescence device, a technology has been proposed in which a planar size of a contact hole is reduced by using a convex portion formed on a lower layer side and an etch back technology (see Patent Document 2). In the technique described in Patent Document 2, as shown in FIG. 7A, first, a convex insulating film 92 that partially overlaps the surface of the conductive layer 91 is formed in the removal region of the conductive layer 91 on the lower layer side. After the formation, a conductive layer 93 is formed. Next, as shown in FIG. 7B, after an insulating film 94 is formed on the surface of the conductive layer 93, anisotropic etching is performed on the insulating film 94, and as shown in FIG. The insulating film 94 is removed from the bottom of the recess 93a generated in the layer 93, while the insulating film 94 is left on the side wall of the recess 93a. Next, the insulating film 94 is removed from the bottom of the recess 93a, while the insulating film 94 is left on the side wall of the recess 93a. As a result, a contact hole 94 a having a small planar size is formed in the insulating film 94. Next, as shown in FIG. 7D, when the conductive layer 95 is formed on the surface side of the insulating film 94, the conductive layer 95 is electrically connected to the conductive layer 93 at the bottom of the contact hole 94a.

特開2010−96966号公報JP 2010-96966 A 特開2008−96876号公報JP 2008-96876 A

しかしながら、図7(a)〜(d)を参照して説明した構成では、平面サイズが小さなコンタクトホール94aを形成することはできるが、その周囲には、絶縁膜92に起因する凸部が発生するという問題点がある。また、コンタクトホール94aの平面サイズ自身は小さいが、絶縁膜92に起因する凸部も含めたコンタクト部全体としては平面サイズが大きいため、配線のレイアウト等に多大な制約を発生させるという問題点がある。   However, in the configuration described with reference to FIGS. 7A to 7D, the contact hole 94a having a small planar size can be formed, but a protrusion due to the insulating film 92 is generated around the contact hole 94a. There is a problem of doing. In addition, although the planar size of the contact hole 94a itself is small, the planar size of the entire contact portion including the convex portion due to the insulating film 92 is large, which causes a problem that a great restriction is imposed on the wiring layout and the like. is there.

以上の問題点に鑑みて、本発明の課題は、コンタクトホールに起因する画素電極の凹凸を緩和することができる電気光学装置、投射型表示装置、電子機器、および電気光学装置の製造方法を提供することにある。   In view of the above problems, an object of the present invention is to provide an electro-optical device, a projection display device, an electronic apparatus, and a method for manufacturing an electro-optical device that can alleviate unevenness of a pixel electrode caused by a contact hole. There is to do.

上記課題を解決するために、本発明に係る電気光学装置は、基板の一方面側に設けられた第1導電層と、該第1導電層に対して前記基板とは反対側に設けられ、前記第1導電層に到達するコンタクトホールが形成された第1絶縁膜と、前記コンタクトホールの底部を避けて当該コンタクトホールの側壁に設けられた第2絶縁膜と、前記第1絶縁膜に対して前記基板とは反対側に設けられ、前記コンタクトホールの底部で前記第1導電層に導通する第2導電層と、を有し、前記第2導電層は、画素電極であり、前記第2絶縁膜は、リンおよびボロンのうちの少なくとも一方がドープされたシリケートガラスであり、前記コンタクトホールの外部において、前記第1絶縁膜と前記第2導電層との層間および前記第2導電層の非形成領域に設けられていることを特徴とする。   In order to solve the above problems, an electro-optical device according to the present invention is provided on a side opposite to the substrate with respect to the first conductive layer, the first conductive layer provided on one side of the substrate, A first insulating film in which a contact hole reaching the first conductive layer is formed; a second insulating film provided on a side wall of the contact hole avoiding a bottom of the contact hole; and the first insulating film A second conductive layer provided on a side opposite to the substrate and conducting to the first conductive layer at a bottom of the contact hole, wherein the second conductive layer is a pixel electrode, The insulating film is a silicate glass doped with at least one of phosphorus and boron, and outside the contact hole, between the first insulating film and the second conductive layer and a non-conductive layer of the second conductive layer. Provided in the formation area And said that you are.

また、本発明に係る電気光学装置の製造方法は、基板の一方面側に第1導電層を形成する第1導電層形成工程と、前記第1導電層に対して前記基板と反対側に第1絶縁膜を形成する第1絶縁膜形成工程と、前記第1導電層に到達するコンタクトホールを前記第1絶縁膜に形成するコンタクトホール形成工程と、前記第1絶縁膜に対して前記第1導電層と反対側にリンおよびボロンのうちの少なくとも一方がドープされたシリケートガラスである第2絶縁膜を形成する第2絶縁膜形成工程と、前記第2絶縁膜に対して異方性エッチングを行って、前記コンタクトホールの底部から前記第2絶縁膜を除去するとともに、前記コンタクトホールの側壁および前記コンタクトホールの外部に前記第2絶縁膜を残すエッチバック工程と、前記コンタクトホールの底部で前記第1導電層に導通する画素電極としての第2導電層を形成する第2導電層形成工程と、を有していることを特徴とする。   In addition, the method for manufacturing an electro-optical device according to the present invention includes a first conductive layer forming step of forming a first conductive layer on one side of the substrate, A first insulating film forming step for forming one insulating film; a contact hole forming step for forming a contact hole reaching the first conductive layer in the first insulating film; and the first insulating film with respect to the first insulating film. A second insulating film forming step of forming a second insulating film made of silicate glass doped with at least one of phosphorus and boron on the opposite side of the conductive layer; and anisotropic etching with respect to the second insulating film Performing an etch-back step of removing the second insulating film from the bottom of the contact hole and leaving the second insulating film on the side wall of the contact hole and outside the contact hole; and Characterized in that it comprises a second conductive layer forming step of forming a second conductive layer serving as a pixel electrode electrically connected to the first conductive layer at the bottom of Lumpur, the.

本発明では、第1導電層と第2導電層の間に設けられた第1絶縁膜のコンタクトホールの内部には第2絶縁膜が形成されており、かかる第2絶縁膜は、コンタクトホールの底部を避けてコンタクトホールの側壁に設けられている。このため、コンタクトホールは、コンタクトホールの側壁に設けられている第2絶縁膜の厚さ分は、平面サイズが小さくなっている。また、第2絶縁膜は、コンタクトホールの底部には形成されていないので、第2導電層がコンタクトホールの底部で第1導電層に導通するのに支障がない。それ故、本発明によれば、特許文献2に記載の構成で発生するような余計な凹凸を発生させずにコンタクトホールの平面サイズを小さくすることができる。また、第2絶縁膜は、リンおよびボロンのうちの少なくとも一方がドープされたシリケートガラスであり、シリケートガラスは、多孔性であり、吸湿性を備えている。このため、第2絶縁膜は、第2導電層が位置する側から水分を除去するので、電気光学装置の特性や信頼性等を向上することができる。また、第2絶縁膜は、コンタクトホールの外部において、第1絶縁膜と第2導電層との層間および第2導電層の非形成領域に設けられているため、第1絶縁膜の表面側には、第2絶縁膜に起因する凹凸が発生しない。しかも、第2絶縁膜は、コンタクトホールの内部および外部に設けられている分、形成範囲が広いので、水分吸収能力が高い。さらに、第2絶縁膜は、コンタクトホールの内部にも設けられているため、コンタクトホールの数が増える程、水分吸収能力が高まるという利点がある。ここで、コンタクトホールは画素電極毎に設けられるため、画素電極の数(画素数)が増える程、コンタクトホールの数が増えることになる。その結果、第2絶縁膜の形成範囲が広くなるので、水分吸収能力が向上するという利点がある。特に本発明において、第2導電層は、画素電極であり、液晶装置の場合、画素電極の表面側には配向膜が形成され、有機エレクトロルミネッセンス装置の場合、画素電極の表面側には有機エレクトロルミネッセンス素子の機能層が設けられる。それ故、コンタクトホールに起因する凹凸が配向膜や機能層を形成する際の妨げとなることを防止することができる。   In the present invention, the second insulating film is formed inside the contact hole of the first insulating film provided between the first conductive layer and the second conductive layer, and the second insulating film is formed in the contact hole. It is provided on the side wall of the contact hole avoiding the bottom. For this reason, the planar size of the contact hole is reduced by the thickness of the second insulating film provided on the side wall of the contact hole. In addition, since the second insulating film is not formed at the bottom of the contact hole, there is no problem for the second conductive layer to conduct to the first conductive layer at the bottom of the contact hole. Therefore, according to the present invention, it is possible to reduce the planar size of the contact hole without generating extra unevenness that occurs in the configuration described in Patent Document 2. The second insulating film is silicate glass doped with at least one of phosphorus and boron, and the silicate glass is porous and has hygroscopicity. For this reason, since the second insulating film removes moisture from the side where the second conductive layer is located, the characteristics and reliability of the electro-optical device can be improved. In addition, since the second insulating film is provided outside the contact hole, in the interlayer between the first insulating film and the second conductive layer and in the non-forming region of the second conductive layer, Does not cause unevenness due to the second insulating film. In addition, since the second insulating film has a wide formation range because it is provided inside and outside the contact hole, it has a high moisture absorption capability. Furthermore, since the second insulating film is also provided inside the contact hole, there is an advantage that the moisture absorption capacity increases as the number of contact holes increases. Here, since a contact hole is provided for each pixel electrode, the number of contact holes increases as the number of pixel electrodes (number of pixels) increases. As a result, since the formation range of the second insulating film is widened, there is an advantage that the water absorption ability is improved. Particularly in the present invention, the second conductive layer is a pixel electrode. In the case of a liquid crystal device, an alignment film is formed on the surface side of the pixel electrode. In the case of an organic electroluminescence device, an organic electroluminescence layer is formed on the surface side of the pixel electrode. A functional layer of the luminescence element is provided. Therefore, it is possible to prevent the unevenness caused by the contact hole from hindering the formation of the alignment film and the functional layer.

本発明において、電気光学装置を液晶装置として構成する場合、前記基板は、前記一方面側に対向配置された対向基板との間に液晶層を保持する構成となる。   In the present invention, when the electro-optical device is configured as a liquid crystal device, the substrate has a configuration in which a liquid crystal layer is held between the substrate and a counter substrate disposed to face the one surface.

本発明を適用した電気光学装置は、各種電子機器において直視型表示装置等の各種の表示装置に用いることができる。また、本発明を適用した電気光学装置が液晶装置である場合、電気光学装置(液晶装置)は、投射型表示装置に用いることができる。かかる投射型表示装置は、本発明を適用した電気光学装置(液晶装置)に照射される照明光を出射する光源部と、前記液晶装置により変調された光を投射する投射光学系と、を有している。   The electro-optical device to which the present invention is applied can be used for various display devices such as a direct-view display device in various electronic devices. When the electro-optical device to which the present invention is applied is a liquid crystal device, the electro-optical device (liquid crystal device) can be used for a projection display device. Such a projection display device includes a light source unit that emits illumination light applied to an electro-optical device (liquid crystal device) to which the present invention is applied, and a projection optical system that projects light modulated by the liquid crystal device. is doing.

本発明を適用した液晶装置(電気光学装置)の電気的構成を示すブロック図である。1 is a block diagram illustrating an electrical configuration of a liquid crystal device (electro-optical device) to which the present invention is applied. 本発明を適用した液晶装置に用いた液晶パネルの説明図である。It is explanatory drawing of the liquid crystal panel used for the liquid crystal device to which this invention is applied. 本発明を適用した液晶装置の画素の説明図である。It is explanatory drawing of the pixel of the liquid crystal device to which this invention is applied. 本発明を適用した液晶装置における画素電極周辺の断面構成を拡大して示す説明図である。It is explanatory drawing which expands and shows the cross-sectional structure of the pixel electrode periphery in the liquid crystal device to which this invention is applied. 本発明を適用した液晶装置の製造工程の要部を示す説明図である。It is explanatory drawing which shows the principal part of the manufacturing process of the liquid crystal device to which this invention is applied. 本発明を適用した液晶装置を用いた投射型表示装置の概略構成図である。It is a schematic block diagram of the projection type display apparatus using the liquid crystal device to which this invention is applied. 従来の問題点を示す説明図である。It is explanatory drawing which shows the conventional problem.

図面を参照して、本発明の実施の形態を説明する。なお、以下の説明では、各種の電気光学装置のうち、液晶装置およびその製造方法において、第2電極層7aと画素電極9aとの電気的な接続部分に本発明を適用した場合を中心に説明する。従って、以下の説明において、本発明における第1導電層は第2電極層7aに相当し、本発明における第2導電層は画素電極9aに相当する。また、以下の説明で参照する図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。また、画素トランジスターを流れる電流の方向が反転する場合、ソースとドレインとが入れ替わるが、本説明では、画素電極が接続されている側(画素側ソースドレイン領域)をドレインとし、データ線が接続されている側(データ線側ソースドレイン領域)をソースとする。また、素子基板に形成される層を説明する際、上層側あるいは表面側とは素子基板の基板本体が位置する側とは反対側(対向基板が位置する側)を意味し、下層側とは素子基板の基板本体が位置する側を意味する。   Embodiments of the present invention will be described with reference to the drawings. In the following description, among various electro-optical devices, in the liquid crystal device and the manufacturing method thereof, the case where the present invention is applied to an electrical connection portion between the second electrode layer 7a and the pixel electrode 9a will be mainly described. To do. Therefore, in the following description, the first conductive layer in the present invention corresponds to the second electrode layer 7a, and the second conductive layer in the present invention corresponds to the pixel electrode 9a. In the drawings referred to in the following description, the scales are different for each layer and each member so that each layer and each member have a size that can be recognized on the drawing. In addition, when the direction of the current flowing through the pixel transistor is reversed, the source and the drain are switched. In this description, the side to which the pixel electrode is connected (pixel side source / drain region) is the drain, and the data line is connected. The source side (data line side source / drain region) is the source. Further, when describing the layers formed on the element substrate, the upper layer side or the surface side means the side opposite to the side where the substrate body of the element substrate is located (the side on which the counter substrate is located), and the lower layer side means It means the side where the substrate body of the element substrate is located.

[液晶装置(電気光学装置)の説明]
(全体構成)
図1は、本発明を適用した液晶装置の電気的構成を示すブロック図である。なお、図1は、あくまで電気的な構成を示すブロック図であるため、容量線等が延在している方向等、レイアウトについては模式的に示してある。
[Description of liquid crystal device (electro-optical device)]
(overall structure)
FIG. 1 is a block diagram showing an electrical configuration of a liquid crystal device to which the present invention is applied. Note that FIG. 1 is a block diagram showing the electrical configuration to the last, and therefore the layout, such as the direction in which the capacitor lines extend, is schematically shown.

図1において、本形態の液晶装置100は、TN(Twisted Nematic)モードやVA(Vertical Alignment)モードの液晶パネル100pを有しており、液晶パネル100pは、その中央領域に複数の画素100aがマトリクス状に配列された画像表示領域10a(画素領域)を備えている。液晶パネル100pにおいて、後述する素子基板10(図2等を参照)では、画像表示領域10aの内側で複数本のデータ線6aおよび複数本の走査線3aが縦横に延びており、それらの交点に対応する位置に画素100aが構成されている。複数の画素100aの各々には、電界効果型トランジスターからなる画素トランジスター30、および後述する画素電極9aが形成されている。画素トランジスター30のソースにはデータ線6aが電気的に接続され、画素トランジスター30のゲートには走査線3aが電気的に接続され、画素トランジスター30のドレインには、画素電極9aが電気的に接続されている。   In FIG. 1, a liquid crystal device 100 of this embodiment includes a liquid crystal panel 100p in a TN (Twisted Nematic) mode or a VA (Vertical Alignment) mode, and the liquid crystal panel 100p has a plurality of pixels 100a in a matrix in a matrix area. Image display area 10a (pixel area) arranged in a shape. In the liquid crystal panel 100p, in the element substrate 10 (see FIG. 2 and the like) to be described later, a plurality of data lines 6a and a plurality of scanning lines 3a extend vertically and horizontally inside the image display region 10a. A pixel 100a is configured at a corresponding position. In each of the plurality of pixels 100a, a pixel transistor 30 made of a field effect transistor and a pixel electrode 9a described later are formed. The data line 6 a is electrically connected to the source of the pixel transistor 30, the scanning line 3 a is electrically connected to the gate of the pixel transistor 30, and the pixel electrode 9 a is electrically connected to the drain of the pixel transistor 30. Has been.

素子基板10において、画像表示領域10aより外周側には走査線駆動回路104やデータ線駆動回路101が設けられている。データ線駆動回路101は各データ線6aに電気的に接続しており、画像処理回路から供給される画像信号を各データ線6aに順次供給する。走査線駆動回路104は、各走査線3aに電気的に接続しており、走査信号を各走査線3aに順次供給する。   In the element substrate 10, a scanning line driving circuit 104 and a data line driving circuit 101 are provided on the outer peripheral side of the image display region 10 a. The data line driving circuit 101 is electrically connected to each data line 6a, and sequentially supplies the image signal supplied from the image processing circuit to each data line 6a. The scanning line driving circuit 104 is electrically connected to each scanning line 3a, and sequentially supplies a scanning signal to each scanning line 3a.

各画素100aにおいて、画素電極9aは、後述する対向基板20(図2等を参照)に形成された共通電極と液晶層を介して対向し、液晶容量50aを構成している。また、各画素100aには、液晶容量50aで保持される画像信号の変動を防ぐために、液晶容量50aと並列に蓄積容量55が付加されている。本形態では、蓄積容量55を構成するために、複数の画素100aに跨る第1電極層5aが容量電極層として形成されている。本形態において、第1電極層5aは、共通電位Vcomが印加された共通電位線5cに導通している。   In each pixel 100a, the pixel electrode 9a is opposed to a common electrode formed on a counter substrate 20 (see FIG. 2 and the like), which will be described later, via a liquid crystal layer, and constitutes a liquid crystal capacitor 50a. Further, a storage capacitor 55 is added to each pixel 100a in parallel with the liquid crystal capacitor 50a in order to prevent fluctuation of the image signal held in the liquid crystal capacitor 50a. In this embodiment, in order to form the storage capacitor 55, the first electrode layer 5a straddling the plurality of pixels 100a is formed as a capacitor electrode layer. In this embodiment, the first electrode layer 5a is electrically connected to the common potential line 5c to which the common potential Vcom is applied.

(液晶パネル100pの構成)
図2は、本発明を適用した液晶装置100に用いた液晶パネル100pの説明図であり、図2(a)、(b)は各々、液晶パネル100pを各構成要素と共に対向基板の側から見た平面図、およびそのH−H′断面図である。
(Configuration of the liquid crystal panel 100p)
FIG. 2 is an explanatory diagram of a liquid crystal panel 100p used in the liquid crystal device 100 to which the present invention is applied. FIGS. 2A and 2B show the liquid crystal panel 100p together with the respective components from the counter substrate side. FIG. 6 is a plan view and a sectional view taken along the line HH ′.

図2(a)、(b)に示すように、液晶パネル100pでは、素子基板10(電気光学装置用の素子基板)と対向基板20とが所定の隙間を介してシール材107によって貼り合わされており、シール材107は対向基板20の外縁に沿うように枠状に設けられている。シール材107は、光硬化樹脂や熱硬化性樹脂等からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー、あるいはガラスビーズ等のギャップ材が配合されている。   As shown in FIGS. 2A and 2B, in the liquid crystal panel 100p, the element substrate 10 (element substrate for the electro-optical device) and the counter substrate 20 are bonded to each other with a sealant 107 through a predetermined gap. The sealing material 107 is provided in a frame shape along the outer edge of the counter substrate 20. The sealing material 107 is an adhesive made of a photo-curing resin, a thermosetting resin, or the like, and is mixed with a gap material such as glass fiber or glass beads for setting the distance between both substrates to a predetermined value.

かかる構成の液晶パネル100pにおいて、素子基板10および対向基板20はいずれも四角形であり、液晶パネル100pの略中央には、図1を参照して説明した画像表示領域10aが四角形の領域として設けられている。かかる形状に対応して、シール材107も略四角形に設けられ、シール材107の内周縁と画像表示領域10aの外周縁との間には、略四角形の周辺領域10bが額縁状に設けられている。素子基板10において、画像表示領域10aの外側では、素子基板10の一辺に沿ってデータ線駆動回路101および複数の端子102が形成されており、この一辺に隣接する他の辺に沿って走査線駆動回路104が形成されている。なお、端子102には、フレキシブル配線基板(図示せず)が接続されており、素子基板10には、フレキシブル配線基板を介して各種電位や各種信号が入力される。   In the liquid crystal panel 100p having such a configuration, the element substrate 10 and the counter substrate 20 are both square, and the image display area 10a described with reference to FIG. 1 is provided as a square area in the approximate center of the liquid crystal panel 100p. ing. Corresponding to this shape, the sealing material 107 is also provided in a substantially rectangular shape, and a substantially rectangular peripheral region 10b is provided in a frame shape between the inner peripheral edge of the sealing material 107 and the outer peripheral edge of the image display region 10a. Yes. In the element substrate 10, a data line driving circuit 101 and a plurality of terminals 102 are formed along one side of the element substrate 10 outside the image display region 10 a, and scanning lines are formed along other sides adjacent to the one side. A drive circuit 104 is formed. Note that a flexible wiring board (not shown) is connected to the terminal 102, and various potentials and various signals are input to the element substrate 10 through the flexible wiring board.

詳しくは後述するが、素子基板10の一方面10sおよび他方面10tのうち、一方面10s側では、画像表示領域10aに、図1を参照して説明した画素トランジスター30、および画素トランジスター30に電気的に接続する画素電極9aがマトリクス状に形成されており、かかる画素電極9aの上層側には配向膜16が形成されている。   As will be described in detail later, on the one surface 10s side of the one surface 10s and the other surface 10t of the element substrate 10, the pixel transistor 30 and the pixel transistor 30 described with reference to FIG. The pixel electrodes 9a to be connected are formed in a matrix, and an alignment film 16 is formed on the upper layer side of the pixel electrodes 9a.

また、素子基板10の一方面10s側において、周辺領域10bには、画素電極9aと同時形成されたダミー画素電極9b(図2(b)参照)が形成されている。ダミー画素電極9bについては、ダミーの画素トランジスターと電気的に接続された構成、ダミーの画素トランジスターが設けられずに配線に直接、電気的に接続された構成、あるいは電位が印加されていないフロート状態にある構成が採用される。かかるダミー画素電極9bは、素子基板10において配向膜16が形成される面を研磨により平坦化する際、画像表示領域10aと周辺領域10bとの高さ位置を圧縮し、配向膜16が形成される面を平坦面にするのに寄与する。また、ダミー画素電極9bを所定の電位に設定すれば、画像表示領域10aの外周側端部での液晶分子の配向の乱れを防止することができる。   Further, on the one surface 10s side of the element substrate 10, a dummy pixel electrode 9b (see FIG. 2B) formed simultaneously with the pixel electrode 9a is formed in the peripheral region 10b. For the dummy pixel electrode 9b, a configuration in which the dummy pixel transistor is electrically connected, a configuration in which the dummy pixel transistor is not provided, and a configuration in which the dummy pixel electrode is directly electrically connected to the wiring, or a floating state in which no potential is applied The structure which exists in is adopted. The dummy pixel electrode 9b compresses the height positions of the image display region 10a and the peripheral region 10b when the surface on which the alignment film 16 is formed in the element substrate 10 is flattened by polishing, and the alignment film 16 is formed. This contributes to a flat surface. Further, if the dummy pixel electrode 9b is set to a predetermined potential, it is possible to prevent the disorder of the alignment of the liquid crystal molecules at the outer peripheral side end of the image display region 10a.

対向基板20において素子基板10と対向する一方面側には共通電極21が形成されており、共通電極21の上層には配向膜26が形成されている。共通電極21は、対向基板20の略全面あるいは複数の帯状電極として複数の画素100aに跨って形成されている。また、対向基板20において素子基板10と対向する一方面側には、共通電極21の下層側に遮光層108が形成されている。本形態において、遮光層108は、画像表示領域10aの外周縁に沿って延在する額縁状に形成されており、見切りとして機能する。ここで、遮光層108の外周縁は、シール材107の内周縁との間に隙間を隔てた位置にあり、遮光層108とシール材107とは重なっていない。なお、対向基板20において、遮光層108は、隣り合う画素電極9aにより挟まれた画素間領域と重なる領域等にブラックマトリクス部として形成されることもある。   A common electrode 21 is formed on one side of the counter substrate 20 facing the element substrate 10, and an alignment film 26 is formed on the common electrode 21. The common electrode 21 is formed across the plurality of pixels 100a as substantially the entire surface of the counter substrate 20 or a plurality of strip electrodes. Further, a light shielding layer 108 is formed on the lower layer side of the common electrode 21 on one surface side of the counter substrate 20 facing the element substrate 10. In this embodiment, the light shielding layer 108 is formed in a frame shape extending along the outer peripheral edge of the image display region 10a, and functions as a parting. Here, the outer peripheral edge of the light shielding layer 108 is located with a gap between the inner peripheral edge of the sealing material 107 and the light shielding layer 108 and the sealing material 107 do not overlap. In the counter substrate 20, the light shielding layer 108 may be formed as a black matrix portion in an area that overlaps an inter-pixel area sandwiched between adjacent pixel electrodes 9 a.

このように構成した液晶パネル100pにおいて、素子基板10には、シール材107より外側において対向基板20の角部分と重なる領域に、素子基板10と対向基板20との間で電気的導通をとるための基板間導通用電極109が形成されている。かかる基板間導通用電極109には、導電粒子を含んだ基板間導通材109aが配置されており、対向基板20の共通電極21は、基板間導通材109aおよび基板間導通用電極109を介して、素子基板10側に電気的に接続されている。このため、共通電極21は、素子基板10の側から共通電位Vcomが印加されている。シール材107は、略同一の幅寸法をもって対向基板20の外周縁に沿って設けられている。このため、シール材107は、略四角形である。但し、シール材107は、対向基板20の角部分と重なる領域では基板間導通用電極109を避けて内側を通るように設けられており、シール材107の角部分は略円弧状である。   In the liquid crystal panel 100p configured as described above, the element substrate 10 is electrically connected between the element substrate 10 and the counter substrate 20 in a region overlapping the corner portion of the counter substrate 20 outside the sealant 107. The inter-substrate conduction electrode 109 is formed. The inter-substrate conducting material 109 a containing conductive particles is disposed on the inter-substrate conducting electrode 109, and the common electrode 21 of the counter substrate 20 is interposed via the inter-substrate conducting material 109 a and the inter-substrate conducting electrode 109. Are electrically connected to the element substrate 10 side. Therefore, the common potential Vcom is applied to the common electrode 21 from the element substrate 10 side. The sealing material 107 is provided along the outer peripheral edge of the counter substrate 20 with substantially the same width dimension. For this reason, the sealing material 107 is substantially rectangular. However, the sealing material 107 is provided so as to pass inside avoiding the inter-substrate conduction electrode 109 in a region overlapping the corner portion of the counter substrate 20, and the corner portion of the sealing material 107 has a substantially arc shape.

かかる構成の液晶装置100において、画素電極9aおよび共通電極21をITOやIZO等の透光性の導電膜により形成すると、透過型の液晶装置を構成することができる。これに対して、共通電極21をITO(Indium Tin Oxide)やIZO(Indium Zinc Oxide)等の透光性導電膜により形成し、画素電極9aをアルミニウム等の反射性導電膜により形成すると、反射型の液晶装置を構成することができる。液晶装置100が反射型である場合、対向基板20の側から入射した光が素子基板10の側の基板で反射して出射される間に変調されて画像を表示する。液晶装置100が透過型である場合、素子基板10および対向基板20のうち、一方側の基板から入射した光が他方側の基板を透過して出射される間に変調されて画像を表示する。   In the liquid crystal device 100 having such a configuration, when the pixel electrode 9a and the common electrode 21 are formed of a light-transmitting conductive film such as ITO or IZO, a transmissive liquid crystal device can be configured. On the other hand, when the common electrode 21 is formed of a light-transmitting conductive film such as ITO (Indium Tin Oxide) or IZO (Indium Zinc Oxide) and the pixel electrode 9a is formed of a reflective conductive film such as aluminum, a reflective type is obtained. The liquid crystal device can be configured. When the liquid crystal device 100 is of a reflective type, light incident from the counter substrate 20 side is modulated while being reflected by the substrate on the element substrate 10 side and emitted, thereby displaying an image. In the case where the liquid crystal device 100 is a transmissive type, the light incident from one of the element substrate 10 and the counter substrate 20 is modulated while being transmitted through the other substrate, and an image is displayed.

液晶装置100は、モバイルコンピューター、携帯電話機等といった電子機器のカラー表示装置として用いることができ、この場合、対向基板20には、カラーフィルター(図示せず)や保護膜が形成される。また、液晶装置100では、使用する液晶層50の種類や、ノーマリホワイトモード/ノーマリブラックモードの別に応じて、位相差フィルムや偏光板等が液晶パネル100pに対して所定の向きに配置される。さらに、液晶装置100は、後述する投射型表示装置(液晶プロジェクター)において、RGB用のライトバルブとして用いることができる。この場合、RGB用の各液晶装置100の各々には、RGB色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになるので、カラーフィルターは形成されない。   The liquid crystal device 100 can be used as a color display device of an electronic device such as a mobile computer or a mobile phone. In this case, a color filter (not shown) and a protective film are formed on the counter substrate 20. In the liquid crystal device 100, a retardation film, a polarizing plate, and the like are arranged in a predetermined direction with respect to the liquid crystal panel 100p according to the type of the liquid crystal layer 50 to be used and the normally white mode / normally black mode. The Furthermore, the liquid crystal device 100 can be used as a light valve for RGB in a projection display device (liquid crystal projector) described later. In this case, each color liquid crystal device 100 for RGB receives light of each color separated through RGB color separation dichroic mirrors as projection light, so that no color filter is formed.

本形態において、液晶装置100が、後述する投射型表示装置においてRGB用のライトバルブとして用いられる透過型の液晶装置であって、対向基板20から入射した光が素子基板10を透過して出射される場合を中心に説明する。また、本形態において、液晶装置100は、液晶層50として、誘電異方性が負のネマチック液晶化合物を用いたVAモードの液晶パネル100pを備えている場合を中心に説明する。   In this embodiment, the liquid crystal device 100 is a transmissive liquid crystal device used as a RGB light valve in a projection display device described later, and light incident from the counter substrate 20 is transmitted through the element substrate 10 and emitted. The case will be mainly described. Further, in this embodiment, the liquid crystal device 100 will be described focusing on the case where the liquid crystal layer 50 includes a VA mode liquid crystal panel 100p using a nematic liquid crystal compound having a negative dielectric anisotropy.

(画素の具体的構成)
図3は、本発明を適用した液晶装置100の画素の説明図であり、図3(a)、(b)は各々、素子基板10において隣り合う画素の平面図、および図3(a)のF−F′線に相当する位置で液晶装置100を切断したときの断面図である。なお、図3(a)では、各領域を以下の線で表してある。
走査線3a=太い実線
半導体層1a=細くて短い点線
データ線6aおよびドレイン電極6b=一点鎖線
第1電極層5aおよび中継電極5b=細くて長い破線
第2電極層7a=二点鎖線
画素電極9a=太くて短い破線
(Specific pixel configuration)
3A and 3B are explanatory diagrams of pixels of the liquid crystal device 100 to which the present invention is applied. FIGS. 3A and 3B are a plan view of adjacent pixels in the element substrate 10 and FIG. It is sectional drawing when the liquid crystal device 100 is cut | disconnected in the position corresponded to FF 'line. In FIG. 3A, each region is represented by the following line.
Scanning line 3a = thick solid line Semiconductor layer 1a = thin and short dotted line Data line 6a and drain electrode 6b = dot and dash line First electrode layer 5a and relay electrode 5b = thin and long broken line Second electrode layer 7a = two-dot chain line Pixel electrode 9a = Thick and short dashed line

図3(a)に示すように、素子基板10には、複数の画素100aの各々に矩形状の画素電極9aが形成されており、隣り合う画素電極9aにより挟まれた縦横の画素間領域10fと重なる領域に沿ってデータ線6aおよび走査線3aが形成されている。より具体的には、画素間領域10fのうち、走査線3aに沿って延在する第1画素間領域10gと重なる領域に沿って走査線3aが延在し、データ線6aに沿って延在する第2画素間領域10hと重なる領域に沿ってデータ線6aが延在している。データ線6aおよび走査線3aは各々、直線的に延びており、データ線6aと走査線3aとが交差する領域に画素トランジスター30が形成されている。素子基板10には、データ線6aと重なるように、図1を参照して説明した第1電極層5a(容量電極層)が形成されている。   As shown in FIG. 3A, a rectangular pixel electrode 9a is formed on each of the plurality of pixels 100a on the element substrate 10, and a vertical and horizontal inter-pixel region 10f sandwiched between adjacent pixel electrodes 9a. A data line 6a and a scanning line 3a are formed along the overlapping area. More specifically, in the inter-pixel region 10f, the scanning line 3a extends along the region overlapping the first inter-pixel region 10g extending along the scanning line 3a, and extends along the data line 6a. A data line 6a extends along a region overlapping the second inter-pixel region 10h. Each of the data line 6a and the scanning line 3a extends linearly, and a pixel transistor 30 is formed in a region where the data line 6a and the scanning line 3a intersect. On the element substrate 10, the first electrode layer 5a (capacitance electrode layer) described with reference to FIG. 1 is formed so as to overlap the data line 6a.

図3(a)、(b)に示すように、素子基板10は、石英基板やガラス基板等の透光性の基板本体10w、基板本体10wの液晶層50側の表面(一方面10s側)に形成された画素電極9a、画素スイッチング用の画素トランジスター30、および配向膜16を主体として構成されている。対向基板20は、石英基板やガラス基板等の透光性の基板本体20w、その液晶層50側の表面(素子基板10と対向する一方面側)に形成された共通電極21、および配向膜26を主体として構成されている。   As shown in FIGS. 3A and 3B, the element substrate 10 includes a translucent substrate body 10w such as a quartz substrate and a glass substrate, and a surface of the substrate body 10w on the liquid crystal layer 50 side (on the one surface 10s side). The pixel electrode 9a, the pixel transistor 30 for pixel switching, and the alignment film 16 are mainly formed. The counter substrate 20 includes a translucent substrate main body 20w such as a quartz substrate or a glass substrate, a common electrode 21 formed on a surface of the liquid crystal layer 50 side (one surface facing the element substrate 10), and an alignment film 26. Is the main constituent.

素子基板10において、基板本体10wの一方面側には、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属膜化合物等の導電膜からなる走査線3aが形成されている。本形態において、走査線3aは、タングステンシリサイド(WSix)等の遮光性導電膜から構成されており、画素トランジスター30に対する遮光膜としても機能している。本形態において、走査線3aは、厚さが200nm程度のタングステンシリサイドからなる。なお、基板本体10wと走査線3aとの間には、シリコン酸化膜等の絶縁膜が設けられることもある。 In the element substrate 10, a scanning line 3 a made of a conductive film such as a conductive polysilicon film, a metal silicide film, a metal film, or a metal film compound is formed on one surface side of the substrate body 10 w. In this embodiment, the scanning line 3 a is made of a light-shielding conductive film such as tungsten silicide (WSi x ), and also functions as a light-shielding film for the pixel transistor 30. In this embodiment, the scanning line 3a is made of tungsten silicide having a thickness of about 200 nm. An insulating film such as a silicon oxide film may be provided between the substrate body 10w and the scanning line 3a.

基板本体10wの一方面10s側において、走査線3aの上層側には、シリコン酸化膜等の絶縁膜12が形成されており、かかる絶縁膜12の表面に、半導体層1aを備えた画素トランジスター30が形成されている。本形態において、絶縁膜12は、例えば、テトラエトキシシラン(Si(OC254)を用いた減圧CVD法やテトラエトキシシランと酸素ガスとを用いたプラズマCVD法等により形成したシリコン酸化膜と、高温CVD法により形成したシリコン酸化膜(HTO(High Temperature Oxide)膜)との2層構造を有している。 An insulating film 12 such as a silicon oxide film is formed on the upper side of the scanning line 3a on the one surface 10s side of the substrate body 10w, and the pixel transistor 30 including the semiconductor layer 1a on the surface of the insulating film 12 is formed. Is formed. In this embodiment, the insulating film 12 is formed by, for example, a silicon oxide formed by a low pressure CVD method using tetraethoxysilane (Si (OC 2 H 5 ) 4 ) or a plasma CVD method using tetraethoxysilane and oxygen gas. It has a two-layer structure of a film and a silicon oxide film (HTO (High Temperature Oxide) film) formed by a high temperature CVD method.

画素トランジスター30は、走査線3aとデータ線6aとの交差領域において走査線3aの延在方向に長辺方向を向けた半導体層1aと、半導体層1aの長さ方向と直交する方向に延在して半導体層1aの長さ方向の中央部分に重なるゲート電極3cとを備えている。また、画素トランジスター30は、半導体層1aとゲート電極3cとの間に透光性のゲート絶縁層2を有している。半導体層1aは、ゲート電極3cに対してゲート絶縁層2を介して対向するチャネル領域1gを備えているとともに、チャネル領域1gの両側にソース領域1bおよびドレイン領域1cを備えている。本形態において、画素トランジスター30は、LDD構造を有している。従って、ソース領域1bおよびドレイン領域1cは各々、チャネル領域1gの両側に低濃度領域1b1、1c1を備え、低濃度領域1b1、1c1に対してチャネル領域1gとは反対側で隣接する領域に高濃度領域1b2、1c2を備えている。   The pixel transistor 30 extends in a direction perpendicular to the length direction of the semiconductor layer 1a, and a semiconductor layer 1a having a long side direction in the extending direction of the scan line 3a in the intersection region of the scan line 3a and the data line 6a. The gate electrode 3c is provided so as to overlap the central portion in the length direction of the semiconductor layer 1a. Further, the pixel transistor 30 has a light-transmitting gate insulating layer 2 between the semiconductor layer 1a and the gate electrode 3c. The semiconductor layer 1a includes a channel region 1g opposed to the gate electrode 3c via the gate insulating layer 2, and includes a source region 1b and a drain region 1c on both sides of the channel region 1g. In this embodiment, the pixel transistor 30 has an LDD structure. Accordingly, each of the source region 1b and the drain region 1c includes the low concentration regions 1b1, 1c1 on both sides of the channel region 1g, and the high concentration in the region adjacent to the low concentration regions 1b1, 1c1 opposite to the channel region 1g. Regions 1b2 and 1c2 are provided.

半導体層1aは、多結晶シリコン膜等によって構成されている。ゲート絶縁層2は、半導体層1aを熱酸化したシリコン酸化膜からなる第1ゲート絶縁層2aと、CVD法等により形成されたシリコン酸化膜等からなる第2ゲート絶縁層2bとの2層構造からなる。ゲート電極3cは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属膜化合物等の導電膜からなり、半導体層1aの両側において、第2ゲート絶縁層2bおよび絶縁膜12を貫通するコンタクトホール12a、12bを介して走査線3aに導通している。本形態において、ゲート電極3cは、膜厚が100nm程度の導電性のポリシリコン膜と、膜厚が100nm程度のタングステンシリサイド膜との2層構造を有している。   The semiconductor layer 1a is composed of a polycrystalline silicon film or the like. The gate insulating layer 2 has a two-layer structure of a first gate insulating layer 2a made of a silicon oxide film obtained by thermally oxidizing the semiconductor layer 1a and a second gate insulating layer 2b made of a silicon oxide film or the like formed by a CVD method or the like. Consists of. The gate electrode 3c is made of a conductive film such as a conductive polysilicon film, a metal silicide film, a metal film, or a metal film compound, and contacts that penetrate the second gate insulating layer 2b and the insulating film 12 on both sides of the semiconductor layer 1a. It is electrically connected to the scanning line 3a through the holes 12a and 12b. In this embodiment, the gate electrode 3c has a two-layer structure of a conductive polysilicon film having a thickness of about 100 nm and a tungsten silicide film having a thickness of about 100 nm.

なお、本形態では、液晶装置100を透過した後の光が他の部材で反射した際、かかる反射光が半導体層1aに入射して画素トランジスター30で光電流に起因する誤動作が発生することを防止することを目的に、走査線3aを遮光膜により形成してある。但し、走査線をゲート絶縁層2の上層に形成し、その一部をゲート電極3cとしてもよい。この場合、図3に示す走査線3aは、遮光のみを目的として形成されることになる。   In this embodiment, when the light after passing through the liquid crystal device 100 is reflected by another member, the reflected light is incident on the semiconductor layer 1a and the pixel transistor 30 malfunctions due to the photocurrent. For the purpose of prevention, the scanning line 3a is formed of a light shielding film. However, the scanning line may be formed in the upper layer of the gate insulating layer 2 and a part thereof may be used as the gate electrode 3c. In this case, the scanning line 3a shown in FIG. 3 is formed only for light shielding.

ゲート電極3cの上層側にはシリコン酸化膜等からなる透光性の層間絶縁膜41が形成されており、層間絶縁膜41の上層には、データ線6aおよびドレイン電極6bが同一の導電膜によって形成されている。層間絶縁膜41は、例えば、シランガス(SH4)と亜酸化窒素(N2O)とを用いたプラズマCVD法等により形成したシリコン酸化膜等からなる。 A translucent interlayer insulating film 41 made of a silicon oxide film or the like is formed on the upper layer side of the gate electrode 3c. On the upper layer of the interlayer insulating film 41, the data line 6a and the drain electrode 6b are made of the same conductive film. Is formed. The interlayer insulating film 41 is made of, for example, a silicon oxide film formed by a plasma CVD method using silane gas (SH 4 ) and nitrous oxide (N 2 O).

データ線6aおよびドレイン電極6bは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属膜化合物等の導電膜からなる。本形態において、データ線6aおよびドレイン電極6bは、膜厚が20nmのチタン(Ti)膜、膜厚が50nmの窒化チタン(TiN)膜、膜厚が350nmのアルミニウム(Al)膜、膜厚が150nmのTiN膜をこの順に積層してなる4層構造を有している。データ線6aは、層間絶縁膜41および第2ゲート絶縁層2bを貫通するコンタクトホール41aを介してソース領域1b(データ線側ソースドレイン領域)に導通している。ドレイン電極6bは、第1画素間領域10gと重なる領域において、半導体層1aのドレイン領域1c(画素電極側ソースドレイン領域)と一部が重なるように形成されており、層間絶縁膜41および第2ゲート絶縁層2bを貫通するコンタクトホール41bを介してドレイン領域1cに導通している。   The data line 6a and the drain electrode 6b are made of a conductive film such as a conductive polysilicon film, a metal silicide film, a metal film, or a metal film compound. In this embodiment, the data line 6a and the drain electrode 6b are formed of a titanium (Ti) film having a thickness of 20 nm, a titanium nitride (TiN) film having a thickness of 50 nm, an aluminum (Al) film having a thickness of 350 nm, and a film thickness. It has a four-layer structure in which 150 nm TiN films are stacked in this order. The data line 6a is electrically connected to the source region 1b (data line side source / drain region) through a contact hole 41a penetrating the interlayer insulating film 41 and the second gate insulating layer 2b. The drain electrode 6b is formed so as to partially overlap the drain region 1c (pixel electrode side source / drain region) of the semiconductor layer 1a in a region overlapping the first inter-pixel region 10g. It is electrically connected to the drain region 1c through a contact hole 41b that penetrates the gate insulating layer 2b.

データ線6aおよびドレイン電極6bの上層側にはシリコン酸化膜等からなる透光性の層間絶縁膜42が形成されている。層間絶縁膜42は、例えば、テトラエトキシシランと酸素ガスとを用いたプラズマCVD法等により形成したシリコン酸化膜等からなる。   A translucent interlayer insulating film 42 made of a silicon oxide film or the like is formed on the upper side of the data line 6a and the drain electrode 6b. The interlayer insulating film 42 is made of, for example, a silicon oxide film formed by a plasma CVD method using tetraethoxysilane and oxygen gas.

層間絶縁膜42の上層側には、第1電極層5aおよび中継電極5bが同一の導電膜によって形成されている。第1電極層5aおよび中継電極5bは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属膜化合物等の導電膜からなる。本形態において、第1電極層5aおよび中継電極5bは、膜厚が200nm程度のAl膜と、膜厚が100nm程度のTiN膜との2層構造を有している。第1電極層5aは、データ線6aと同様、第2画素間領域10hと重なる領域に沿って延在している。中継電極5bは、第1画素間領域10gと重なる領域において、ドレイン電極6bと一部が重なるように形成されており、層間絶縁膜42を貫通するコンタクトホール42aを介してドレイン電極6bに導通している。   On the upper layer side of the interlayer insulating film 42, the first electrode layer 5a and the relay electrode 5b are formed of the same conductive film. The first electrode layer 5a and the relay electrode 5b are made of a conductive film such as a conductive polysilicon film, a metal silicide film, a metal film, or a metal film compound. In this embodiment, the first electrode layer 5a and the relay electrode 5b have a two-layer structure of an Al film having a thickness of about 200 nm and a TiN film having a thickness of about 100 nm. Similar to the data line 6a, the first electrode layer 5a extends along a region overlapping the second inter-pixel region 10h. The relay electrode 5b is formed so as to partially overlap the drain electrode 6b in a region overlapping the first inter-pixel region 10g, and is electrically connected to the drain electrode 6b through a contact hole 42a penetrating the interlayer insulating film 42. ing.

第1電極層5aおよび中継電極5bの上層側にはシリコン酸化膜等の透光性の層間絶縁膜44がエッチングストッパー層として形成されており、かかる層間絶縁膜44には、第1電極層5aと重なる領域に開口部44bが形成されている。本形態において、層間絶縁膜44は、テトラエトキシシランと酸素ガスとを用いたプラズマCVD法等により形成したシリコン酸化膜等からなる。ここで、開口部44bは、図3(a)では図示を省略するが、データ線6aと走査線3aとの交差領域を起点として第1画素間領域10gと重なる領域に沿って延在する部分と、データ線6aと走査線3aとの交差領域を起点として第2画素間領域10hと重なる領域に沿って延在する部分とを備えたL字形状に形成されている。   A translucent interlayer insulating film 44 such as a silicon oxide film is formed as an etching stopper layer on the upper side of the first electrode layer 5a and the relay electrode 5b. The interlayer insulating film 44 includes the first electrode layer 5a. An opening 44b is formed in a region overlapping with. In this embodiment, the interlayer insulating film 44 is made of a silicon oxide film or the like formed by a plasma CVD method using tetraethoxysilane and oxygen gas. Here, although not shown in FIG. 3A, the opening 44b is a portion extending along a region overlapping with the first inter-pixel region 10g starting from the intersection region between the data line 6a and the scanning line 3a. And a portion extending along a region overlapping the second inter-pixel region 10h starting from the intersection region of the data line 6a and the scanning line 3a.

層間絶縁膜44の上層側には透光性の誘電体層40が形成されており、かかる誘電体層40の上層側には第2電極層7aが形成されている。第2電極層7aは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属膜化合物等の導電膜からなる。本形態において、第2電極層7aは、膜厚が100nm程度のTiN膜からなる。誘電体層40としては、シリコン酸化膜やシリコン窒化膜等のシリコン化合物を用いることができる他、アルミニウム酸化膜、チタン酸化膜、タンタル酸化膜、ニオブ酸化膜、ハフニウム酸化膜、ランタン酸化膜、ジルコニウム酸化膜等の高誘電率の誘電体層を用いることができる。第2電極層7aは、データ線6aと走査線3aとの交差領域を起点として第1画素間領域10gと重なる領域に沿って延在する部分と、データ線6aと走査線3aとの交差領域を起点として第2画素間領域10hと重なる領域に沿って延在する部分とを備えたL字形状に形成されている。従って、第2電極層7aのうち、第2画素間領域10hと重なる領域に沿って延在する部分は、層間絶縁膜44の開口部44bにおいて、誘電体層40を介して第1電極層5aに重なっている。このようにして、本形態では、第1電極層5a、誘電体層40、および第2電極層7aは、第1画素間領域10gと重なる領域に蓄積容量55を構成している。   A translucent dielectric layer 40 is formed on the upper layer side of the interlayer insulating film 44, and a second electrode layer 7 a is formed on the upper layer side of the dielectric layer 40. The second electrode layer 7a is made of a conductive film such as a conductive polysilicon film, a metal silicide film, a metal film, or a metal film compound. In this embodiment, the second electrode layer 7a is made of a TiN film having a thickness of about 100 nm. As the dielectric layer 40, a silicon compound such as a silicon oxide film or a silicon nitride film can be used, and an aluminum oxide film, a titanium oxide film, a tantalum oxide film, a niobium oxide film, a hafnium oxide film, a lanthanum oxide film, zirconium A dielectric layer having a high dielectric constant such as an oxide film can be used. The second electrode layer 7a includes a portion extending along a region overlapping the first inter-pixel region 10g starting from an intersection region between the data line 6a and the scanning line 3a, and an intersection region between the data line 6a and the scanning line 3a. And a portion extending along a region overlapping with the second inter-pixel region 10h. Therefore, a portion of the second electrode layer 7 a that extends along the region overlapping with the second inter-pixel region 10 h is the first electrode layer 5 a via the dielectric layer 40 in the opening 44 b of the interlayer insulating film 44. It overlaps with. In this way, in the present embodiment, the first electrode layer 5a, the dielectric layer 40, and the second electrode layer 7a constitute the storage capacitor 55 in a region overlapping the first inter-pixel region 10g.

また、第2電極層7aにおいて、第1画素間領域10gと重なる領域に沿って延在する部分は、中継電極5bと部分的に重なっており、誘電体層40および層間絶縁膜44を貫通するコンタクトホール44aを介して中継電極5bに導通している。   In the second electrode layer 7a, the portion extending along the region overlapping the first inter-pixel region 10g partially overlaps the relay electrode 5b and penetrates the dielectric layer 40 and the interlayer insulating film 44. It is electrically connected to the relay electrode 5b through the contact hole 44a.

第2電極層7aの上層側には透光性の第1絶縁膜45が層間絶縁膜として形成されており、第1絶縁膜45の上層側にはITO膜等の透光性導電膜からなる画素電極9aが形成されている。第1絶縁膜45は、例えば、テトラエトキシシランと酸素ガスとを用いたプラズマCVD法等により形成したシリコン酸化膜等からなる。画素電極9aは、データ線6aと走査線3aとの交差領域の近傍で第2電極層7aと部分的に重なっており、第1絶縁膜45を貫通するコンタクトホール45aを介して第2電極層7aに導通している。   A light-transmitting first insulating film 45 is formed as an interlayer insulating film on the upper layer side of the second electrode layer 7a, and the upper layer side of the first insulating film 45 is made of a light-transmitting conductive film such as an ITO film. A pixel electrode 9a is formed. The first insulating film 45 is made of, for example, a silicon oxide film formed by a plasma CVD method using tetraethoxysilane and oxygen gas. The pixel electrode 9 a partially overlaps the second electrode layer 7 a in the vicinity of the intersection region between the data line 6 a and the scanning line 3 a, and the second electrode layer via the contact hole 45 a penetrating the first insulating film 45. 7a is conducted.

本形態では、図4〜図6を参照して後述するように、コンタクトホール45aの内部に第2絶縁膜47が形成されている。また、第2絶縁膜47は、第1絶縁膜45表面にも形成されており、画素電極9aは、第2絶縁膜47の表面上に形成されている。本形態において、第2絶縁膜47は、リンおよびボロンのうちの少なくとも一方がドープされたシリケートガラスからなる。   In this embodiment, as will be described later with reference to FIGS. 4 to 6, a second insulating film 47 is formed inside the contact hole 45a. The second insulating film 47 is also formed on the surface of the first insulating film 45, and the pixel electrode 9 a is formed on the surface of the second insulating film 47. In the present embodiment, the second insulating film 47 is made of silicate glass doped with at least one of phosphorus and boron.

画素電極9aの表面には配向膜16が形成されている。配向膜16は、ポリイミド等の樹脂膜、あるいはシリコン酸化膜等の斜方蒸着膜からなる。本形態において、配向膜16は、SiOX(x<2)、SiO2、TiO2、MgO、Al23、In23、Sb23、Ta25等の斜方蒸着膜からなる無機配向膜(垂直配向膜)である。 An alignment film 16 is formed on the surface of the pixel electrode 9a. The alignment film 16 is made of a resin film such as polyimide or an oblique deposition film such as a silicon oxide film. In this embodiment, the alignment film 16 is an obliquely deposited film of SiO x (x <2), SiO 2 , TiO 2 , MgO, Al 2 O 3 , In 2 O 3 , Sb 2 O 3 , Ta 2 O 5 or the like. An inorganic alignment film (vertical alignment film).

対向基板20では、石英基板やガラス基板等の透光性の基板本体20wの液晶層50側の表面(素子基板10に対向する側の面)に、ITO膜等の透光性導電膜からなる共通電極21が形成されており、かかる共通電極21を覆うように配向膜26が形成されている。配向膜26は、配向膜16と同様、ポリイミド等の樹脂膜、あるいはシリコン酸化膜等の斜方蒸着膜からなる。本形態において、配向膜26は、SiOX(x<2)、SiO2、TiO2、MgO、Al23、In23、Sb23、Ta25等の斜方蒸着膜からなる無機配向膜(垂直配向膜)である。かかる配向膜16、26は、液晶層50に用いた誘電異方性が負のネマチック液晶化合物を垂直配向させ、液晶パネル100pは、ノーマリブラックのVAモードとして動作する。 The counter substrate 20 is made of a light-transmitting conductive film such as an ITO film on the surface of the light-transmitting substrate body 20 w such as a quartz substrate or a glass substrate on the liquid crystal layer 50 side (surface facing the element substrate 10). A common electrode 21 is formed, and an alignment film 26 is formed so as to cover the common electrode 21. Similar to the alignment film 16, the alignment film 26 is made of a resin film such as polyimide or an oblique deposition film such as a silicon oxide film. In this embodiment, the alignment film 26 is an obliquely deposited film such as SiO x (x <2), SiO 2 , TiO 2 , MgO, Al 2 O 3 , In 2 O 3 , Sb 2 O 3 , Ta 2 O 5. An inorganic alignment film (vertical alignment film). The alignment films 16 and 26 vertically align the nematic liquid crystal compound having negative dielectric anisotropy used for the liquid crystal layer 50, and the liquid crystal panel 100p operates as a normally black VA mode.

なお、図1および図2を参照して説明したデータ線駆動回路101および走査線駆動回路104には、nチャネル型の駆動用トランジスターとpチャネル型の駆動用トランジスターとを備えた相補型トランジスター回路等が構成されている。ここで、駆動用トランジスターは、画素トランジスター30の製造工程の一部を利用して形成されたものである。このため、素子基板10においてデータ線駆動回路101および走査線駆動回路104が形成されている領域も、図3(b)に示す断面構成と略同様な断面構成を有している。   Note that the data line driving circuit 101 and the scanning line driving circuit 104 described with reference to FIGS. 1 and 2 are complementary transistor circuits each including an n-channel driving transistor and a p-channel driving transistor. Etc. are configured. Here, the driving transistor is formed by utilizing a part of the manufacturing process of the pixel transistor 30. Therefore, the region where the data line driving circuit 101 and the scanning line driving circuit 104 are formed in the element substrate 10 also has a cross-sectional configuration substantially similar to the cross-sectional configuration shown in FIG.

(画素電極9a周辺の詳細構成)
図4は、本発明を適用した液晶装置100における画素電極9a周辺の断面構成を拡大して示す説明図である。
(Detailed configuration around the pixel electrode 9a)
FIG. 4 is an explanatory diagram showing an enlarged cross-sectional configuration around the pixel electrode 9a in the liquid crystal device 100 to which the present invention is applied.

図4に示すように、第2電極層7a(第1導電層)の上層側には透光性の第1絶縁膜45が層間絶縁膜として形成されており、第1絶縁膜45の上層側には、厚さが140nm程度のITO膜等の透光性導電膜からなる画素電極9a(第2導電層)が形成されている。また、画素電極9aの表面側には配向膜16が形成されている。第1絶縁膜45には、第1絶縁膜45を貫通して第2電極層7aに到達するコンタクトホール45aが形成されており、画素電極9aは、コンタクトホール45aの底部45a1で第2電極層7aに導通している。   As shown in FIG. 4, a translucent first insulating film 45 is formed as an interlayer insulating film on the upper layer side of the second electrode layer 7a (first conductive layer), and the upper layer side of the first insulating film 45 A pixel electrode 9a (second conductive layer) made of a light-transmitting conductive film such as an ITO film having a thickness of about 140 nm is formed. An alignment film 16 is formed on the surface side of the pixel electrode 9a. The first insulating film 45 is formed with a contact hole 45a that penetrates the first insulating film 45 and reaches the second electrode layer 7a. The pixel electrode 9a is formed at the bottom 45a1 of the contact hole 45a at the second electrode layer. 7a is conducted.

ここで、コンタクトホール45aの内部には第2絶縁膜47が形成されており、かかる第2絶縁膜47は、コンタクトホール45aの内部においては、コンタクトホール45aの底部45a1を避けてコンタクトホール45aの側壁45a2のみに形成されている。従って、コンタクトホール45aの内部において、画素電極9aは、コンタクトホール45aの側壁45a2に相当する部分では第2絶縁膜47の表面に積層され、この状態で、コンタクトホール45aの底部45a1で第2電極層7aに導通している。このように本形態の液晶装置100において、実質的なコンタクトホールは、コンタクトホール45aのうち、第2絶縁膜47の内周面で規定される貫通穴47aである。従って、コンタクトホール45aの平面サイズは、実質的には、第2絶縁膜47のうち、コンタクトホール45aの側壁45a2に形成されている部分47eの厚さ分だけ、小さくなっている。   Here, a second insulating film 47 is formed inside the contact hole 45a, and the second insulating film 47 avoids the bottom 45a1 of the contact hole 45a inside the contact hole 45a. It is formed only on the side wall 45a2. Accordingly, inside the contact hole 45a, the pixel electrode 9a is laminated on the surface of the second insulating film 47 in a portion corresponding to the side wall 45a2 of the contact hole 45a. In this state, the second electrode is formed at the bottom 45a1 of the contact hole 45a. Conductive to layer 7a. Thus, in the liquid crystal device 100 of this embodiment, the substantial contact hole is the through hole 47a defined by the inner peripheral surface of the second insulating film 47 in the contact hole 45a. Accordingly, the planar size of the contact hole 45a is substantially reduced by the thickness of the portion 47e formed in the side wall 45a2 of the contact hole 45a in the second insulating film 47.

第2絶縁膜47は、コンタクトホール45aの外部では、第1絶縁膜45表面にも形成されており、画素電極9aは、第2絶縁膜47のうち、第1絶縁膜45に重なる部分47fの表面上に形成されている。ここで、第1絶縁膜45の表面は、化学機械研磨等の方法により平坦化されている。それ故、第2絶縁膜47のうち、第1絶縁膜45に重なる部分47fの表面は平坦面になっており、かかる平坦面上に画素電極9aが形成されている。また、第2絶縁膜47は、略全面に形成されており、画素電極9aと重なる領域、および画素電極9aの非形成領域(画素間領域10f)と重なる領域にも形成されている。それ故、画素間領域10fと重なる領域に形成されている部分47gは、画素電極9aから露出し、配向膜16と接している。   The second insulating film 47 is also formed on the surface of the first insulating film 45 outside the contact hole 45a, and the pixel electrode 9a has a portion 47f of the second insulating film 47 that overlaps the first insulating film 45. It is formed on the surface. Here, the surface of the first insulating film 45 is planarized by a method such as chemical mechanical polishing. Therefore, in the second insulating film 47, the surface of the portion 47f overlapping the first insulating film 45 is a flat surface, and the pixel electrode 9a is formed on the flat surface. The second insulating film 47 is formed on substantially the entire surface, and is also formed in a region overlapping the pixel electrode 9a and a region overlapping the non-formation region (inter-pixel region 10f) of the pixel electrode 9a. Therefore, a portion 47g formed in a region overlapping with the inter-pixel region 10f is exposed from the pixel electrode 9a and is in contact with the alignment film 16.

本形態において、第1絶縁膜45は、テトラエトキシシランと酸素ガスとを用いたプラズマCVD法により形成したシリコン酸化膜からなるのに対して、第2絶縁膜47は、リンおよびボロンのうちの少なくとも一方がドープされたシリケートガラスからなる。   In this embodiment, the first insulating film 45 is made of a silicon oxide film formed by a plasma CVD method using tetraethoxysilane and oxygen gas, whereas the second insulating film 47 is made of phosphorus or boron. At least one is made of doped silicate glass.

(液晶装置100の製造方法)
図5は、本発明を適用した液晶装置100の製造工程の要部を示す説明図である。なお、以下に説明する工程は、素子基板10を多数取りできる大型基板の状態で行われるが、以下の説明では、サイズにかかわらず、素子基板10として説明する。
(Manufacturing method of the liquid crystal device 100)
FIG. 5 is an explanatory view showing the main part of the manufacturing process of the liquid crystal device 100 to which the present invention is applied. In addition, although the process demonstrated below is performed in the state of the large sized substrate which can take many element substrates 10, in the following description, it demonstrates as the element substrate 10 irrespective of size.

本形態の液晶装置100の製造工程のうち、素子基板10を形成する工程では、周知の方法により、図5(a)に示すように、層間絶縁膜44を形成した後、第1導電層形成工程において、第2電極層7a(第1導電層)を形成する。より具体的には、層間絶縁膜44の表面に、第2電極層7aを形成するための導電膜を形成した後、導電膜をパターニングし、第2電極層7aを形成する。   Of the manufacturing steps of the liquid crystal device 100 according to the present embodiment, in the step of forming the element substrate 10, the first conductive layer is formed after the interlayer insulating film 44 is formed as shown in FIG. In the process, the second electrode layer 7a (first conductive layer) is formed. More specifically, after a conductive film for forming the second electrode layer 7a is formed on the surface of the interlayer insulating film 44, the conductive film is patterned to form the second electrode layer 7a.

次に、第1絶縁膜形成工程では、第2電極層7aの表面側に、テトラエトキシシランと酸素ガスとを用いたプラズマCVD法により、シリコン酸化膜からなる第1絶縁膜45を形成する。次に、第1絶縁膜45の表面を研磨し、平坦化する。かかる研磨工程においては、化学機械研磨を利用でき、化学機械研磨では、研磨液に含まれる化学成分の作用と、研磨剤と素子基板10との相対移動によって、高速で平滑な研磨面を得ることができる。より具体的には、研磨装置において、不織布、発泡ポリウレタン、多孔質フッ素樹脂等からなる研磨布(パッド)を貼り付けた定盤と、素子基板10を保持するホルダーとを相対回転させながら、研磨を行なう。その際、例えば、平均粒径が0.01〜20μmの酸化セリウム粒子、分散剤としてのアクリル酸エステル誘導体、および水を含む研磨剤を研磨布と素子基板10との間に供給する。   Next, in the first insulating film forming step, a first insulating film 45 made of a silicon oxide film is formed on the surface side of the second electrode layer 7a by a plasma CVD method using tetraethoxysilane and oxygen gas. Next, the surface of the first insulating film 45 is polished and planarized. In this polishing process, chemical mechanical polishing can be used. In chemical mechanical polishing, a smooth polishing surface can be obtained at high speed by the action of chemical components contained in the polishing liquid and the relative movement between the abrasive and the element substrate 10. Can do. More specifically, in a polishing apparatus, polishing is performed while relatively rotating a surface plate on which a polishing cloth (pad) made of nonwoven fabric, polyurethane foam, porous fluororesin, or the like is attached and a holder for holding the element substrate 10. To do. At that time, for example, an abrasive containing cerium oxide particles having an average particle diameter of 0.01 to 20 μm, an acrylate derivative as a dispersant, and water is supplied between the polishing cloth and the element substrate 10.

次に、図5(b)、(c)に示すコンタクトホール形成工程では、第1絶縁膜45にコンタクトホール45aを形成する。より具体的には、図5(b)に示すように、フォトリソグラフィ技術を利用して第1絶縁膜45の表面にレジストマスク450を形成した後、第1絶縁膜45をエッチングし、その後、レジストマスク450を除去する。その結果、第1絶縁膜45には、第1絶縁膜45を貫通して第2電極層7aに到達するコンタクトホール45aが形成される。   Next, in the contact hole forming step shown in FIGS. 5B and 5C, a contact hole 45 a is formed in the first insulating film 45. More specifically, as shown in FIG. 5B, a resist mask 450 is formed on the surface of the first insulating film 45 using a photolithography technique, and then the first insulating film 45 is etched, The resist mask 450 is removed. As a result, a contact hole 45a that penetrates the first insulating film 45 and reaches the second electrode layer 7a is formed in the first insulating film 45.

次に、図5(d)に示す第2絶縁膜形成工程では、第1絶縁膜45の表面側に第2絶縁膜47を形成する。その際、第2絶縁膜47は、コンタクトホール45aの外部よりもコンタクトホール45aの内部で薄く形成される。本形態では、第2絶縁膜47として、リンおよびボロンのうちの少なくとも一方がドープされたシリケートガラスを常圧CVD法等により形成する。かかるシリケートガラスのうち、リンドープトシリケートガラス(PSG膜)を形成する場合の使用ガスは、SiH4、PH3、O3等である。ボロンドープトシリケートガラス(BSG膜)を形成する場合の使用ガスは、SiH4、B26、O3等であり、ボロン・リンドープトシリケートガラス膜(BPSG膜)を形成する場合の使用ガスは、SiH4、B26、PH3、O3等である。 Next, in the second insulating film forming step shown in FIG. 5D, the second insulating film 47 is formed on the surface side of the first insulating film 45. At this time, the second insulating film 47 is formed thinner inside the contact hole 45a than outside the contact hole 45a. In this embodiment, a silicate glass doped with at least one of phosphorus and boron is formed as the second insulating film 47 by an atmospheric pressure CVD method or the like. Among such silicate glasses, the gas used for forming the phosphorus-doped silicate glass (PSG film) is SiH 4 , PH 3 , O 3, or the like. The gas used when forming boron-doped silicate glass (BSG film) is SiH 4 , B 2 H 6 , O 3, etc., and the gas used when forming boron-phosphorous-doped silicate glass film (BPSG film). Are SiH 4 , B 2 H 6 , PH 3 , O 3 and the like.

次に、図5(e)に示すエッチバック工程では、第2絶縁膜47に対して異方性エッチングを行って、コンタクトホール45aの底部45a1から第2絶縁膜47を除去するとともにコンタクトホール45aの側壁45a2に第2絶縁膜47を残す。その結果、コンタクトホール45aの平面サイズは、実質的には、第2絶縁膜47のうち、コンタクトホール45aの側壁45a2に形成されている部分47eの厚さ分だけ、小さくなる。その際、コンタクトホール45aの外部に形成されていた第2絶縁膜47もエッチングされるが、第2絶縁膜47は、コンタクトホール45aの外部に薄く残る。かかる異方性エッチングとしては、CF4(四フッ化炭素)やCHF3(三フッ化メタン)等のフッ素系のガスを用いたRIE(反応性イオンエッチング/Reactive Ion Etching)等を例示することができ、かかるエッチングは、エッチング異方性が高いとともに、エッチング量の制御が容易である。それ故、第2絶縁膜47のうち、コンタクトホール45aの底部45a1に形成されている部分のみを確実に除去することができる。また、第2絶縁膜47をコンタクトホール45aの外部に確実に残すことができる。 Next, in the etch back step shown in FIG. 5E, anisotropic etching is performed on the second insulating film 47 to remove the second insulating film 47 from the bottom 45a1 of the contact hole 45a and to contact the hole 45a. The second insulating film 47 is left on the side wall 45a2. As a result, the planar size of the contact hole 45a is substantially reduced by the thickness of the portion 47e of the second insulating film 47 formed on the side wall 45a2 of the contact hole 45a. At this time, the second insulating film 47 formed outside the contact hole 45a is also etched, but the second insulating film 47 remains thin outside the contact hole 45a. Examples of such anisotropic etching include RIE (Reactive Ion Etching) using a fluorine-based gas such as CF 4 (carbon tetrafluoride) or CHF 3 (methane trifluoride). In such etching, the etching anisotropy is high and the etching amount can be easily controlled. Therefore, only the portion of the second insulating film 47 formed at the bottom 45a1 of the contact hole 45a can be reliably removed. Further, the second insulating film 47 can be reliably left outside the contact hole 45a.

次に、図5(f)に示す第2導電層形成工程において、画素電極9a(第2導電層)を形成すると、画素電極9aは、コンタクトホール45aの底部45a1で第2電極層7a(第1導電層)に導通する。より具体的には、スパッタ法等により、画素電極9aを構成するITO膜等の透光性導電膜を形成した後、パターニングし、画素電極9aを形成する。   Next, in the second conductive layer forming step shown in FIG. 5F, when the pixel electrode 9a (second conductive layer) is formed, the pixel electrode 9a is formed at the bottom 45a1 of the contact hole 45a at the second electrode layer 7a (second conductive layer). 1 conductive layer). More specifically, a light-transmitting conductive film such as an ITO film constituting the pixel electrode 9a is formed by sputtering or the like, and then patterned to form the pixel electrode 9a.

しかる後に、図4に示すように配向膜16を形成する。なお、それ以降の工程は、周知の方法を利用できるので、説明を省略する。   Thereafter, an alignment film 16 is formed as shown in FIG. In addition, since the process after that can use a well-known method, description is abbreviate | omitted.

(本形態の主な効果)
以上説明したように、本形態によれば、第2電極層7a(第1導電層)と画素電極9a(第2導電層)との間に設けられた第1絶縁膜45のコンタクトホール45aの内部には第2絶縁膜47が形成されており、かかる第2絶縁膜47は、コンタクトホール45aの底部45a1を避けてコンタクトホール45aの側壁45a2に設けられている。このため、コンタクトホール45aは、コンタクトホール45aの側壁45a2に設けられている第2絶縁膜47の厚さ分、平面サイズが小さくなっている。このため、図5(b)に示すレジストマスク450を形成する際、解像度が高い高価な露光装置を用いなくても、平面サイズが小さなコンタクトホール(穴45a)を形成することができる。また、第2絶縁膜47は、コンタクトホール45aの底部45a1には形成されていないので、画素電極9a(第2導電層)がコンタクトホール45aの底部45a1で第2電極層7a(第1導電層)に導通するのに支障がない。従って、本形態によれば、特許文献2に記載の構成で発生するような余計な凹凸を発生させずにコンタクトホール45aの平面サイズを小さくすることができる。
(Main effects of this form)
As described above, according to this embodiment, the contact hole 45a of the first insulating film 45 provided between the second electrode layer 7a (first conductive layer) and the pixel electrode 9a (second conductive layer) is formed. A second insulating film 47 is formed inside, and the second insulating film 47 is provided on the side wall 45a2 of the contact hole 45a so as to avoid the bottom 45a1 of the contact hole 45a. For this reason, the planar size of the contact hole 45a is reduced by the thickness of the second insulating film 47 provided on the side wall 45a2 of the contact hole 45a. Therefore, when forming the resist mask 450 shown in FIG. 5B, a contact hole (hole 45a) having a small planar size can be formed without using an expensive exposure apparatus with high resolution. Further, since the second insulating film 47 is not formed at the bottom 45a1 of the contact hole 45a, the pixel electrode 9a (second conductive layer) is formed at the bottom 45a1 of the contact hole 45a at the second electrode layer 7a (first conductive layer). ) Is not hindered. Therefore, according to the present embodiment, it is possible to reduce the planar size of the contact hole 45a without generating extra unevenness that occurs in the configuration described in Patent Document 2.

それ故、コンタクトホール45aを配置する際、コンタクトホール45aを配置する箇所に対する制約が少ない。また、画素電極9aの表面側に配向膜16を形成する際、コンタクトホール45aに起因する凹凸が小さいので、配向膜16を好適に形成する際の妨げとならない。すなわち、配向膜16を無機材料から形成する際、大きな凹凸がない面に対して斜方蒸着を行うことになるので、配向膜16を好適に形成することができる。また、配向膜16をポリイミド等の有機材料から形成した際、配向膜16の表面に大きな凹凸がないので、ラビング処理を適正に行うことができる。それ故、液晶層50を好適に配向させることができ、液晶装置100で表示される画像の品位を向上することができる。   Therefore, when the contact hole 45a is arranged, there are few restrictions on the place where the contact hole 45a is arranged. Further, when the alignment film 16 is formed on the surface side of the pixel electrode 9a, the unevenness caused by the contact hole 45a is small, so that it does not hinder the formation of the alignment film 16 suitably. That is, when forming the alignment film 16 from an inorganic material, oblique deposition is performed on a surface without large unevenness, and therefore the alignment film 16 can be formed suitably. In addition, when the alignment film 16 is formed from an organic material such as polyimide, the surface of the alignment film 16 is free from large irregularities, and therefore the rubbing process can be performed appropriately. Therefore, the liquid crystal layer 50 can be suitably oriented, and the quality of the image displayed on the liquid crystal device 100 can be improved.

また、本形態に係る製造方法では、第1絶縁膜45にコンタクトホール45aを形成した後、第2絶縁膜47を形成し、その後のエッチバック工程において、第2絶縁膜47に対して異方性エッチングを行って、コンタクトホール45aの底部45a1から第2絶縁膜47を除去するとともにコンタクトホール45aの側壁45a2に第2絶縁膜47を残す。このため、格別に手間のかかる特殊な工程を行わなくても、コンタクトホール45aの平面サイズを小さくすることができる。   Further, in the manufacturing method according to this embodiment, after forming the contact hole 45a in the first insulating film 45, the second insulating film 47 is formed, and in the subsequent etch back process, the second insulating film 47 is anisotropic. Etching is performed to remove the second insulating film 47 from the bottom 45a1 of the contact hole 45a and leave the second insulating film 47 on the side wall 45a2 of the contact hole 45a. For this reason, the planar size of the contact hole 45a can be reduced without performing a special process that is particularly troublesome.

また、本形態において、第2絶縁膜47は、コンタクトホール45aの内部に加えて、コンタクトホール45aの外部では、第1絶縁膜45と画素電極9a(第2導電層)との層間、および画素電極9a(第2導電層)の非形成領域(画素間領域10f)にも設けられている。このため、第1絶縁膜45の表面側には、第2絶縁膜45に起因する凹凸が発生しない。   Further, in this embodiment, the second insulating film 47 is formed not only inside the contact hole 45a but also outside the contact hole 45a, between the first insulating film 45 and the pixel electrode 9a (second conductive layer), and in the pixel. It is also provided in a non-formation region (inter-pixel region 10f) of the electrode 9a (second conductive layer). For this reason, unevenness due to the second insulating film 45 does not occur on the surface side of the first insulating film 45.

また、第2絶縁膜47は、リンおよびボロンのうちの少なくとも一方がドープされたシリケートガラスであり、かかるシリケートガラスは、多孔性であり、吸湿性を備えている。また、第2絶縁膜47のうち、画素間領域10fと重なる領域に形成されている部分47gは、画素電極9aから露出し、配向膜16と接している。このため、画素電極9aの上層側に設けられる液晶層50に水分が混入している場合、配向膜16の表面に水分が吸着されている場合、第2絶縁膜47は、配向膜16を介して液晶層50から水分を除去する。それ故、液晶装置100の特性や信頼性等を向上することができる。   The second insulating film 47 is a silicate glass doped with at least one of phosphorus and boron, and the silicate glass is porous and has a hygroscopic property. In addition, a portion 47g formed in a region overlapping the inter-pixel region 10f in the second insulating film 47 is exposed from the pixel electrode 9a and is in contact with the alignment film 16. For this reason, when moisture is mixed in the liquid crystal layer 50 provided on the upper layer side of the pixel electrode 9a, or when moisture is adsorbed on the surface of the alignment film 16, the second insulating film 47 is interposed via the alignment film 16. Then, moisture is removed from the liquid crystal layer 50. Therefore, the characteristics and reliability of the liquid crystal device 100 can be improved.

しかも、第2絶縁膜47は、コンタクトホール45aの内部および外部に設けられている分、形成範囲が広いので、水分吸収能力が高い。さらに、第2絶縁膜47は、コンタクトホール45aの内部にも設けられているため、コンタクトホール45aの数が増える程、水分吸収能力が高まるという利点がある。ここで、コンタクトホール45aは画素電極9a毎に設けられるため、画素電極9aの数(画素数)が増える程、コンタクトホール45aの数が増える。このため、第2絶縁膜47の形成範囲が広くなるので、水分吸収能力が向上するという利点がある。   In addition, since the second insulating film 47 is formed within the contact hole 45a and outside the contact hole 45a, the second insulating film 47 has a wide formation range, and therefore has a high moisture absorption capability. Furthermore, since the second insulating film 47 is also provided inside the contact hole 45a, there is an advantage that the moisture absorption capacity increases as the number of the contact holes 45a increases. Here, since the contact hole 45a is provided for each pixel electrode 9a, the number of contact holes 45a increases as the number of pixel electrodes 9a (number of pixels) increases. For this reason, since the formation range of the 2nd insulating film 47 becomes wide, there exists an advantage that a moisture absorption capability improves.

[他の実施の形態]
上記実施の形態では、透過型の液晶装置100に本発明を適用した例を説明したが、反射型の液晶装置100に本発明を適用してもよい。
[Other embodiments]
In the above embodiment, the example in which the present invention is applied to the transmissive liquid crystal device 100 has been described. However, the present invention may be applied to the reflective liquid crystal device 100.

また、上記実施の形態では、液晶装置100に本発明を適用した例を説明したが、有機エレクトロルミネッセンス装置等、液晶装置100以外の電気光学装置に本発明を適用してもよい。   In the above embodiment, the example in which the present invention is applied to the liquid crystal device 100 has been described. However, the present invention may be applied to an electro-optical device other than the liquid crystal device 100 such as an organic electroluminescence device.

[電子機器への構成例]
上述した実施形態に係る液晶装置100を備えた電子機器について説明する。図6は、本発明を適用した液晶装置100を用いた投射型表示装置の概略構成図であり、図6(a)、(b)は各々、透過型の液晶装置100を用いた投射型表示装置の説明図、および反射型の液晶装置100を用いた投射型表示装置の説明図である。
[Configuration example for electronic devices]
An electronic apparatus including the liquid crystal device 100 according to the above-described embodiment will be described. FIG. 6 is a schematic configuration diagram of a projection type display device using the liquid crystal device 100 to which the present invention is applied. FIGS. 6A and 6B are each a projection type display using the transmission type liquid crystal device 100. FIG. 2 is an explanatory diagram of the device and an explanatory diagram of a projection display device using the reflective liquid crystal device 100.

(投射型表示装置の第1例)
図6(a)に示す投射型表示装置110は、観察者側に設けられたスクリーン111に光を照射し、このスクリーン111で反射した光を観察する、いわゆる投影型の投射型表示装置である。投射型表示装置110は、光源112を備えた光源部130と、ダイクロイックミラー113、114と、液晶ライトバルブ115〜117(液晶装置100)と、投射光学系118と、クロスダイクロイックプリズム119と、リレー系120とを備えている。
(First example of projection display device)
A projection display device 110 shown in FIG. 6A is a so-called projection type projection display device that irradiates light onto a screen 111 provided on the viewer side and observes light reflected by the screen 111. . The projection display device 110 includes a light source unit 130 including a light source 112, dichroic mirrors 113 and 114, liquid crystal light valves 115 to 117 (liquid crystal device 100), a projection optical system 118, a cross dichroic prism 119, and a relay. System 120.

光源112は、赤色光、緑色光及び青色光を含む光を供給する超高圧水銀ランプで構成されている。ダイクロイックミラー113は、光源112からの赤色光を透過させると共に緑色光及び青色光を反射する構成となっている。また、ダイクロイックミラー114は、ダイクロイックミラー113で反射された緑色光及び青色光のうち青色光を透過させると共に緑色光を反射する構成となっている。このように、ダイクロイックミラー113、114は、光源112から出射した光を赤色光と緑色光と青色光とに分離する色分離光学系を構成する。   The light source 112 is composed of an ultrahigh pressure mercury lamp that supplies light including red light, green light, and blue light. The dichroic mirror 113 is configured to transmit red light from the light source 112 and reflect green light and blue light. The dichroic mirror 114 is configured to transmit blue light and reflect green light among the green light and the blue light reflected by the dichroic mirror 113. Thus, the dichroic mirrors 113 and 114 constitute a color separation optical system that separates the light emitted from the light source 112 into red light, green light, and blue light.

ここで、ダイクロイックミラー113と光源112との間には、インテグレーター121及び偏光変換素子122が光源112から順に配置されている。インテグレーター121は、光源112から照射された光の照度分布を均一化する構成となっている。また、偏光変換素子122は、光源112からの光を例えばs偏光のような特定の振動方向を有する偏光にする構成となっている。   Here, between the dichroic mirror 113 and the light source 112, an integrator 121 and a polarization conversion element 122 are sequentially arranged from the light source 112. The integrator 121 is configured to uniformize the illuminance distribution of the light emitted from the light source 112. Further, the polarization conversion element 122 is configured to change the light from the light source 112 into polarized light having a specific vibration direction such as s-polarized light.

液晶ライトバルブ115は、ダイクロイックミラー113を透過して反射ミラー123で反射した赤色光を画像信号に応じて変調する透過型の液晶装置100である。液晶ライトバルブ115は、λ/2位相差板115a、第1偏光板115b、液晶パネル115c及び第2偏光板115dを備えている。ここで、液晶ライトバルブ115に入射する赤色光は、ダイクロイックミラー113を透過しても光の偏光は変化しないことから、s偏光のままである。   The liquid crystal light valve 115 is a transmissive liquid crystal device 100 that modulates red light transmitted through the dichroic mirror 113 and reflected by the reflection mirror 123 in accordance with an image signal. The liquid crystal light valve 115 includes a λ / 2 phase difference plate 115a, a first polarizing plate 115b, a liquid crystal panel 115c, and a second polarizing plate 115d. Here, the red light incident on the liquid crystal light valve 115 remains s-polarized light because the polarization of the light does not change even if it passes through the dichroic mirror 113.

λ/2位相差板115aは、液晶ライトバルブ115に入射したs偏光をp偏光に変換する光学素子である。また、第1偏光板115bは、s偏光を遮断してp偏光を透過させる偏光板である。そして、液晶パネル115cは、p偏光を画像信号に応じた変調によってs偏光(中間調であれば円偏光又は楕円偏光)に変換する構成となっている。さらに、第2偏光板115dは、p偏光を遮断してs偏光を透過させる偏光板である。したがって、液晶ライトバルブ115は、画像信号に応じて赤色光を変調し、変調した赤色光をクロスダイクロイックプリズム119に向けて出射する構成となっている。   The λ / 2 phase difference plate 115a is an optical element that converts s-polarized light incident on the liquid crystal light valve 115 into p-polarized light. The first polarizing plate 115b is a polarizing plate that blocks s-polarized light and transmits p-polarized light. The liquid crystal panel 115c is configured to convert p-polarized light into s-polarized light (circularly polarized light or elliptically polarized light in the case of halftone) by modulation according to the image signal. Furthermore, the second polarizing plate 115d is a polarizing plate that blocks p-polarized light and transmits s-polarized light. Therefore, the liquid crystal light valve 115 is configured to modulate the red light according to the image signal and emit the modulated red light toward the cross dichroic prism 119.

なお、λ/2位相差板115a及び第1偏光板115bは、偏光を変換させない透光性のガラス板115eに接した状態で配置されており、λ/2位相差板115a及び第1偏光板115bが発熱によって歪むのを回避することができる。   Note that the λ / 2 phase difference plate 115a and the first polarizing plate 115b are disposed in contact with a light-transmitting glass plate 115e that does not convert polarized light, and the λ / 2 phase difference plate 115a and the first polarizing plate 115b. It is possible to avoid distortion of 115b due to heat generation.

液晶ライトバルブ116は、ダイクロイックミラー113で反射した後にダイクロイックミラー114で反射した緑色光を画像信号に応じて変調する透過型の液晶装置100である。そして、液晶ライトバルブ116は、液晶ライトバルブ115と同様に、第1偏光板116b、液晶パネル116c及び第2偏光板116dを備えている。液晶ライトバルブ116に入射する緑色光は、ダイクロイックミラー113、114で反射されて入射するs偏光である。第1偏光板116bは、p偏光を遮断してs偏光を透過させる偏光板である。また、液晶パネル116cは、s偏光を画像信号に応じた変調によってp偏光(中間調であれば円偏光又は楕円偏光)に変換する構成となっている。そして、第2偏光板116dは、s偏光を遮断してp偏光を透過させる偏光板である。したがって、液晶ライトバルブ116は、画像信号に応じて緑色光を変調し、変調した緑色光をクロスダイクロイックプリズム119に向けて出射する構成となっている。   The liquid crystal light valve 116 is a transmissive liquid crystal device 100 that modulates green light reflected by the dichroic mirror 114 after being reflected by the dichroic mirror 113 in accordance with an image signal. Similarly to the liquid crystal light valve 115, the liquid crystal light valve 116 includes a first polarizing plate 116b, a liquid crystal panel 116c, and a second polarizing plate 116d. Green light incident on the liquid crystal light valve 116 is s-polarized light that is reflected by the dichroic mirrors 113 and 114 and then incident. The first polarizing plate 116b is a polarizing plate that blocks p-polarized light and transmits s-polarized light. The liquid crystal panel 116c is configured to convert s-polarized light into p-polarized light (circularly polarized light or elliptically polarized light in the case of halftone) by modulation according to the image signal. The second polarizing plate 116d is a polarizing plate that blocks s-polarized light and transmits p-polarized light. Accordingly, the liquid crystal light valve 116 is configured to modulate green light in accordance with the image signal and emit the modulated green light toward the cross dichroic prism 119.

液晶ライトバルブ117は、ダイクロイックミラー113で反射し、ダイクロイックミラー114を透過した後でリレー系120を経た青色光を画像信号に応じて変調する透過型の液晶装置100である。そして、液晶ライトバルブ117は、液晶ライトバルブ115、116と同様に、λ/2位相差板117a、第1偏光板117b、液晶パネル117c及び第2偏光板117dを備えている。ここで、液晶ライトバルブ117に入射する青色光は、ダイクロイックミラー113で反射してダイクロイックミラー114を透過した後にリレー系120の後述する2つの反射ミラー125a、125bで反射することから、s偏光となっている。   The liquid crystal light valve 117 is a transmissive liquid crystal device 100 that modulates blue light reflected by the dichroic mirror 113 and transmitted through the dichroic mirror 114 and then through the relay system 120 in accordance with an image signal. Similarly to the liquid crystal light valves 115 and 116, the liquid crystal light valve 117 includes a λ / 2 retardation film 117a, a first polarizing plate 117b, a liquid crystal panel 117c, and a second polarizing plate 117d. Here, since the blue light incident on the liquid crystal light valve 117 is reflected by the two reflecting mirrors 125a and 125b described later of the relay system 120 after being reflected by the dichroic mirror 113 and transmitted through the dichroic mirror 114, the s-polarized light is reflected. It has become.

λ/2位相差板117aは、液晶ライトバルブ117に入射したs偏光をp偏光に変換する光学素子である。また、第1偏光板117bは、s偏光を遮断してp偏光を透過させる偏光板である。そして、液晶パネル117cは、p偏光を画像信号に応じた変調によってs偏光(中間調であれば円偏光又は楕円偏光)に変換する構成となっている。さらに、第2偏光板117dは、p偏光を遮断してs偏光を透過させる偏光板である。したがって、液晶ライトバルブ117は、画像信号に応じて青色光を変調し、変調した青色光をクロスダイクロイックプリズム119に向けて出射する構成となっている。なお、λ/2位相差板117a及び第1偏光板117bは、ガラス板117eに接した状態で配置されている。   The λ / 2 phase difference plate 117a is an optical element that converts s-polarized light incident on the liquid crystal light valve 117 into p-polarized light. The first polarizing plate 117b is a polarizing plate that blocks s-polarized light and transmits p-polarized light. The liquid crystal panel 117c is configured to convert p-polarized light into s-polarized light (circularly polarized light or elliptically polarized light in the case of halftone) by modulation according to the image signal. Furthermore, the second polarizing plate 117d is a polarizing plate that blocks p-polarized light and transmits s-polarized light. Accordingly, the liquid crystal light valve 117 is configured to modulate blue light in accordance with an image signal and emit the modulated blue light toward the cross dichroic prism 119. The λ / 2 phase difference plate 117a and the first polarizing plate 117b are disposed in contact with the glass plate 117e.

リレー系120は、リレーレンズ124a、124bと反射ミラー125a、125bとを備えている。リレーレンズ124a、124bは、青色光の光路が長いことによる光損失を防止するために設けられている。ここで、リレーレンズ124aは、ダイクロイックミラー114と反射ミラー125aとの間に配置されている。また、リレーレンズ124bは、反射ミラー125a、125bの間に配置されている。反射ミラー125aは、ダイクロイックミラー114を透過してリレーレンズ124aから出射した青色光をリレーレンズ124bに向けて反射するように配置されている。また、反射ミラー125bは、リレーレンズ124bから出射した青色光を液晶ライトバルブ117に向けて反射するように配置されている。   The relay system 120 includes relay lenses 124a and 124b and reflection mirrors 125a and 125b. The relay lenses 124a and 124b are provided to prevent light loss due to a long blue light path. Here, the relay lens 124a is disposed between the dichroic mirror 114 and the reflection mirror 125a. The relay lens 124b is disposed between the reflection mirrors 125a and 125b. The reflection mirror 125a is disposed so as to reflect the blue light transmitted through the dichroic mirror 114 and emitted from the relay lens 124a toward the relay lens 124b. The reflection mirror 125b is arranged to reflect the blue light emitted from the relay lens 124b toward the liquid crystal light valve 117.

クロスダイクロイックプリズム119は、2つのダイクロイック膜119a、119bをX字型に直交配置した色合成光学系である。ダイクロイック膜119aは青色光を反射して緑色光を透過する膜であり、ダイクロイック膜119bは赤色光を反射して緑色光を透過する膜である。したがって、クロスダイクロイックプリズム119は、液晶ライトバルブ115〜117のそれぞれで変調された赤色光と緑色光と青色光とを合成し、投射光学系118に向けて出射するように構成されている。   The cross dichroic prism 119 is a color combining optical system in which two dichroic films 119a and 119b are arranged orthogonally in an X shape. The dichroic film 119a is a film that reflects blue light and transmits green light, and the dichroic film 119b is a film that reflects red light and transmits green light. Therefore, the cross dichroic prism 119 is configured to combine the red light, the green light, and the blue light modulated by the liquid crystal light valves 115 to 117 and emit the resultant light toward the projection optical system 118.

なお、液晶ライトバルブ115、117からクロスダイクロイックプリズム119に入射する光はs偏光であり、液晶ライトバルブ116からクロスダイクロイックプリズム119に入射する光はp偏光である。このようにクロスダイクロイックプリズム119に入射する光を異なる種類の偏光としていることで、クロスダイクロイックプリズム119において各液晶ライトバルブ115〜117から入射する光を合成できる。ここで、一般に、ダイクロイック膜119a、119bはs偏光の反射トランジスター特性に優れている。このため、ダイクロイック膜119a、119bで反射される赤色光及び青色光をs偏光とし、ダイクロイック膜119a、119bを透過する緑色光をp偏光としている。投射光学系118は、投影レンズ(図示略)を有しており、クロスダイクロイックプリズム119で合成された光をスクリーン111に投射するように構成されている。   Note that light incident on the cross dichroic prism 119 from the liquid crystal light valves 115 and 117 is s-polarized light, and light incident on the cross dichroic prism 119 from the liquid crystal light valve 116 is p-polarized light. Thus, by making the light incident on the cross dichroic prism 119 into different types of polarized light, the light incident from the liquid crystal light valves 115 to 117 in the cross dichroic prism 119 can be synthesized. Here, in general, the dichroic films 119a and 119b are excellent in s-polarized reflection transistor characteristics. Therefore, red light and blue light reflected by the dichroic films 119a and 119b are s-polarized light, and green light transmitted through the dichroic films 119a and 119b is p-polarized light. The projection optical system 118 has a projection lens (not shown) and is configured to project the light combined by the cross dichroic prism 119 onto the screen 111.

(投射型表示装置の第2例)
図6(b)に示す投射型表示装置1000において、光源部890は、システム光軸Lに沿って光源810、インテグレーターレンズ820および偏光変換素子830が配置された偏光照明装置800を有している。また、光源部890は、システム光軸Lに沿って、偏光照明装置800から出射されたs偏光光束をs偏光光束反射面841により反射させる偏光ビームスプリッター840と、偏光ビームスプリッター840のs偏光光束反射面841から反射された光のうち、青色光(B)の成分を分離するダイクロイックミラー842と、青色光が分離された後の光束のうち、赤色光(R)の成分を反射させて分離するダイクロイックミラー843とを有している。
(Second example of projection display device)
In the projection display device 1000 shown in FIG. 6B, the light source unit 890 includes a polarization illumination device 800 in which a light source 810, an integrator lens 820, and a polarization conversion element 830 are arranged along the system optical axis L. . The light source unit 890 also reflects the s-polarized light beam emitted from the polarization illumination device 800 along the system optical axis L by the s-polarized light beam reflection surface 841 and the s-polarized light beam of the polarization beam splitter 840. Of the light reflected from the reflecting surface 841, the dichroic mirror 842 that separates the blue light (B) component and the red light (R) component of the luminous flux after the blue light is separated are separated. And a dichroic mirror 843.

また、投射型表示装置1000は、各色光が入射する3つの反射型の液晶装置100(液晶装置100R、100G、100B)を備えており、光源部890は、3つの液晶装置100(液晶装置100R、100G、100B)に所定の色光を供給する。   The projection display device 1000 includes three reflective liquid crystal devices 100 (liquid crystal devices 100R, 100G, and 100B) on which each color light is incident, and the light source unit 890 includes three liquid crystal devices 100 (liquid crystal devices 100R). , 100G, 100B).

かかる投射型表示装置1000においては、3つの液晶装置100R、100G、100Bにて変調された光をダイクロイックミラー842、843、および偏光ビームスプリッター840にて合成した後、この合成光を投射光学系850によってスクリーン860等の被投射部材に投射する。   In the projection display apparatus 1000, the light modulated by the three liquid crystal devices 100R, 100G, and 100B is synthesized by the dichroic mirrors 842 and 843 and the polarization beam splitter 840, and then the synthesized light is projected by the projection optical system 850. Is projected onto a projection target member such as a screen 860.

(他の投射型表示装置)
なお、投射型表示装置については、光源部として、各色の光を出射するLED光源等を用い、かかるLED光源から出射された色光を各々、別の液晶装置に供給するように構成してもよい。
(Other projection display devices)
In addition, about a projection type display apparatus, you may comprise the LED light source etc. which radiate | emit the light of each color as a light source part, and supply each color light radiate | emitted from this LED light source to another liquid crystal device. .

(他の電子機器)
本発明を適用した液晶装置100については、上記の電子機器の他にも、携帯電話機、情報携帯端末(PDA:Personal Digital Assistants)、デジタルカメラ、液晶テレビ、カーナビゲーション装置、テレビ電話、POS端末、タッチパネルを備えた機器等の電子機器において直視型表示装置として用いてもよい。
(Other electronic devices)
As for the liquid crystal device 100 to which the present invention is applied, in addition to the electronic devices described above, mobile phones, personal digital assistants (PDAs), digital cameras, liquid crystal televisions, car navigation devices, video phones, POS terminals, You may use as a direct view type | mold display apparatus in electronic devices, such as an apparatus provided with the touch panel.

7a・・第2電極層(第1導電層)、9a・・画素電極(第2導電層)、10・・素子基板、10f・・画素間領域、10w・・基板本体、30・・画素トランジスター、45・・第1絶縁膜、45a・・コンタクトホール、47・・第2絶縁膜、100・・液晶装置、110、1000・・投射型表示装置 7a ... Second electrode layer (first conductive layer), 9a ... Pixel electrode (second conductive layer), 10 ... Element substrate, 10f ... Inter pixel area, 10w ... Substrate body, 30 ... Pixel transistor 45 .. First insulating film, 45a ... Contact hole, 47 ... Second insulating film, 100 ... Liquid crystal device, 110, 1000 ... Projection type display device

Claims (5)

基板の一方面側に設けられた第1導電層と、
該第1導電層に対して前記基板とは反対側に設けられ、前記第1導電層に到達するコンタクトホールが形成された第1絶縁膜と、
前記コンタクトホールの底部を避けて当該コンタクトホールの側壁に設けられた第2絶縁膜と、
前記第1絶縁膜に対して前記基板とは反対側に設けられ、前記コンタクトホールの底部で前記第1導電層に導通する第2導電層と、を有し、
前記第2導電層は、画素電極であり、
前記第2絶縁膜は、リンおよびボロンのうちの少なくとも一方がドープされたシリケートガラスであり、前記コンタクトホールの外部において、前記第1絶縁膜と前記第2導電層との層間および前記第2導電層の非形成領域に設けられていることを特徴とする電気光学装置。
A first conductive layer provided on one side of the substrate;
A first insulating film provided on a side opposite to the substrate with respect to the first conductive layer and having a contact hole reaching the first conductive layer;
A second insulating film provided on a side wall of the contact hole while avoiding a bottom of the contact hole;
A second conductive layer provided on a side opposite to the substrate with respect to the first insulating film, and conducting to the first conductive layer at a bottom portion of the contact hole,
The second conductive layer is a pixel electrode;
The second insulating film is a silicate glass doped with at least one of phosphorus and boron, and outside the contact hole, between the first insulating film and the second conductive layer and the second conductive film. An electro-optical device provided in a non-formation region of a layer.
前記基板は、前記一方面側に対向配置された対向基板との間に液晶層を保持することを特徴とする請求項1に記載の電気光学装置。   The electro-optical device according to claim 1, wherein the substrate holds a liquid crystal layer between the substrate and a counter substrate disposed to face the one surface. 請求項1または2に記載の電気光学装置を備えた投射型表示装置であって、
前記電気光学装置に照射される照明光を出射する光源部と、前記電気光学装置により変調された光を投射する投射光学系と、を有していることを特徴とする投射型表示装置。
A projection display device comprising the electro-optical device according to claim 1,
A projection-type display device comprising: a light source unit that emits illumination light applied to the electro-optical device; and a projection optical system that projects light modulated by the electro-optical device.
請求項1または2に記載の電気光学装置を備えたことを特徴とする電子機器。   An electronic apparatus comprising the electro-optical device according to claim 1. 基板の一方面側に第1導電層を形成する第1導電層形成工程と、
前記第1導電層に対して前記基板と反対側に第1絶縁膜を形成する第1絶縁膜形成工程と、
前記第1導電層に到達するコンタクトホールを前記第1絶縁膜に形成するコンタクトホール形成工程と、
前記第1絶縁膜に対して前記第1導電層と反対側にリンおよびボロンのうちの少なくとも一方がドープされたシリケートガラスである第2絶縁膜を形成する第2絶縁膜形成工程と、
前記第2絶縁膜に対して異方性エッチングを行って、前記コンタクトホールの底部から前記第2絶縁膜を除去するとともに、前記コンタクトホールの側壁および前記コンタクトホールの外部に前記第2絶縁膜を残すエッチバック工程と、
前記コンタクトホールの底部で前記第1導電層に導通する画素電極としての第2導電層を形成する第2導電層形成工程と、
を有していることを特徴とする電気光学装置の製造方法。
A first conductive layer forming step of forming a first conductive layer on one side of the substrate;
A first insulating film forming step of forming a first insulating film on a side opposite to the substrate with respect to the first conductive layer;
A contact hole forming step of forming a contact hole reaching the first conductive layer in the first insulating film;
A second insulating film forming step of forming a second insulating film made of silicate glass doped with at least one of phosphorus and boron on the opposite side of the first conductive layer with respect to the first insulating film;
Anisotropic etching is performed on the second insulating film to remove the second insulating film from the bottom of the contact hole, and the second insulating film is disposed on the side wall of the contact hole and outside the contact hole. Etch back process to leave,
A second conductive layer forming step of forming a second conductive layer as a pixel electrode conducting to the first conductive layer at the bottom of the contact hole;
A method for manufacturing an electro-optical device.
JP2011073546A 2011-03-29 2011-03-29 Electro-optic device, projection-type display device, electronic equipment, method for manufacturing electro-optic device Withdrawn JP2012208295A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011073546A JP2012208295A (en) 2011-03-29 2011-03-29 Electro-optic device, projection-type display device, electronic equipment, method for manufacturing electro-optic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011073546A JP2012208295A (en) 2011-03-29 2011-03-29 Electro-optic device, projection-type display device, electronic equipment, method for manufacturing electro-optic device

Publications (1)

Publication Number Publication Date
JP2012208295A true JP2012208295A (en) 2012-10-25

Family

ID=47188094

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011073546A Withdrawn JP2012208295A (en) 2011-03-29 2011-03-29 Electro-optic device, projection-type display device, electronic equipment, method for manufacturing electro-optic device

Country Status (1)

Country Link
JP (1) JP2012208295A (en)

Similar Documents

Publication Publication Date Title
JP5849489B2 (en) Electro-optical device, projection display device, electronic apparatus, and method of manufacturing electro-optical device
US8953129B2 (en) Liquid crystal device and projection-type display apparatus
JP5845679B2 (en) Electro-optical device, method of manufacturing electro-optical device, and projection display device
JP5737037B2 (en) Electro-optical device and projection display device
JP3199691U (en) Electro-optical device and electronic apparatus
JP2012098577A (en) Liquid crystal device and projection type display device
JP5621531B2 (en) Electro-optical device and projection display device
JP2012255960A (en) Manufacturing method for electro-optic device
JP5810589B2 (en) Electro-optical device, projection display device, and electronic apparatus
JP2017009887A (en) Electro-optic device and electronic apparatus
JP3199692U (en) Electro-optical device and electronic apparatus
JP5982094B2 (en) Electro-optical device, projection display device, and electronic apparatus
JP6311811B2 (en) Electro-optical device, projection display device, and electronic apparatus
JP2012208294A (en) Method for manufacturing electro-optic device, electro-optic device, projection-type display device, and electronic equipment
JP6107919B2 (en) Electro-optical device, electronic equipment
JP5884655B2 (en) Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
JP2012208295A (en) Electro-optic device, projection-type display device, electronic equipment, method for manufacturing electro-optic device
JP2008122648A (en) Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
JP2013025070A (en) Electro-optic device, method for manufacturing electro-optic device, and projection type display device
JP5332841B2 (en) Electro-optical device and electronic apparatus
JP2012208296A (en) Method for manufacturing electro-optic device, electro-optic device, projection-type display device, and electronic equipment
JP2013025075A (en) Electro-optic device, projection type display device and electronic equipment
JP2013025073A (en) Electro-optic device, method for manufacturing electro-optic device, and projection type display device
JP2012103386A (en) Electro-optic device, projection type display device, and method of manufacturing electro-optic device
JP2012185423A (en) Electro-optic device and projection display

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140603