[go: up one dir, main page]

JP2012204678A - Light-emitting thyristor, light source head, and image forming apparatus - Google Patents

Light-emitting thyristor, light source head, and image forming apparatus Download PDF

Info

Publication number
JP2012204678A
JP2012204678A JP2011068827A JP2011068827A JP2012204678A JP 2012204678 A JP2012204678 A JP 2012204678A JP 2011068827 A JP2011068827 A JP 2011068827A JP 2011068827 A JP2011068827 A JP 2011068827A JP 2012204678 A JP2012204678 A JP 2012204678A
Authority
JP
Japan
Prior art keywords
layer
light
emitting thyristor
light emitting
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011068827A
Other languages
Japanese (ja)
Inventor
Hideki Fukunaga
秀樹 福永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP2011068827A priority Critical patent/JP2012204678A/en
Publication of JP2012204678A publication Critical patent/JP2012204678A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
  • Led Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a light-emitting thyristor in which variation in the amount of emitted light due to temperature variation is reduced when compared with a case where the whole gate layer functions as a luminous layer, and to provide a light source head and an image forming apparatus.SOLUTION: In the light-emitting thyristor 100 having an RC structure, a gate layer 108 is laminated between a p-type AlGaAs-based DBR layer 106 functioning as an anode layer, and an n-type AlGaAs-based DBR layer 112 functioning as a cathode layer. The luminous layer is a p-type AlGaAs-based luminous layer 108B having a small band gap, and the remaining gate layer 108 is an n-type AlGaAs-based DBR gate layer 108A having a band gap (average value of band gaps of respective DBR layers) larger than that of the luminous layer 108B.

Description

本発明は、発光サイリスタ、光源ヘッド、及び画像形成装置に関する。   The present invention relates to a light emitting thyristor, a light source head, and an image forming apparatus.

特許文献1には、ゲート層内がバンドギャップの異なる層で形成された発光サイリスタが記載されている。   Patent Document 1 describes a light-emitting thyristor in which a gate layer is formed of layers having different band gaps.

特許文献2には、ダブルヘテロ構造を持ったpnpn発光サイリスタにおいて、少なくともnゲート層に近いアノード層の部分の不純物の濃度を、nゲート層の不純物の濃度より低くしたことを特徴とする発光サイリスタが記載されている。   Patent Document 2 discloses a pnpn light-emitting thyristor having a double hetero structure, wherein the concentration of impurities at least in the anode layer portion near the n-gate layer is lower than the concentration of impurities in the n-gate layer. Is described.

特許文献3には、n型半導体基板の上に、第1のn型半導体層、第1のp型半導体層、第2のn型半導体層、第3のn型半導体層、第2のp型半導体層、 第3のp型半導体層、第4のp型半導体層および第5のp型半導体層を順次積層して、これら積層された半導体層の内部での発光が外部に取り出されるように構成されており、前記第3のn型半導体層はエネルギーギャップが前記第2 のn型半導体層より大きく、前記第3のn型半導体層および前記第3のp型半導体層はエネルギーギャップが前記第2のp型半導体層より大きく、前記第2のp型半導体層はエネルギーギャップが前記第1のp型半導体層より大きいことを特徴とする発光サイリスタが記載されている。   In Patent Document 3, a first n-type semiconductor layer, a first p-type semiconductor layer, a second n-type semiconductor layer, a third n-type semiconductor layer, a second p-type are formed on an n-type semiconductor substrate. The semiconductor layer, the third p-type semiconductor layer, the fourth p-type semiconductor layer, and the fifth p-type semiconductor layer are sequentially stacked so that light emission inside these stacked semiconductor layers is extracted to the outside. The third n-type semiconductor layer has an energy gap larger than that of the second n-type semiconductor layer, and the third n-type semiconductor layer and the third p-type semiconductor layer have an energy gap. A light-emitting thyristor is described which is larger than the second p-type semiconductor layer, and the second p-type semiconductor layer has an energy gap larger than that of the first p-type semiconductor layer.

特開平08−153890号公報JP 08-153890 A 特許2001−068726号公報Japanese Patent No. 2001-068726 特許2005−340471号公報Japanese Patent No. 2005-340471

本発明は、ゲート層全体が発光層として機能する場合に比べて、温度変動によって生じる出射光の光量変動が少ない発光サイリスタ、光源ヘッド、及び画像形成装置を提供することを目的とする。   An object of the present invention is to provide a light-emitting thyristor, a light source head, and an image forming apparatus in which the variation in the amount of emitted light caused by temperature variation is smaller than when the entire gate layer functions as a light-emitting layer.

上記目的を達成するために、請求項1に記載の発光サイリスタは、基板と、前記基板上に形成された第1導電型の第1半導体多層膜反射鏡と、前記第1半導体多層膜反射鏡上に形成され、かつ、第3半導体多層膜反射鏡及び半導体発光層が積層されて成るゲート層と、前記ゲート層上に形成された第2導電型の第2半導体多層膜反射鏡と、を備える。   In order to achieve the above object, a light emitting thyristor according to claim 1 includes a substrate, a first semiconductor multilayer reflector of the first conductivity type formed on the substrate, and the first semiconductor multilayer reflector. A gate layer formed by laminating a third semiconductor multilayer reflector and a semiconductor light emitting layer, and a second conductivity type second semiconductor multilayer reflector formed on the gate layer; Prepare.

請求項2に記載の発光サイリスタは、請求項1に記載の発光サイリスタにおいて、前記第3半導体多層膜反射鏡のバンドギャップの平均値が、前記第1半導体多層膜反射鏡のバンドギャップの平均値よりも小さくかつ、前記第2半導体多層膜反射鏡のバンドギャップの平均値よりも小さい。   The light-emitting thyristor according to claim 2 is the light-emitting thyristor according to claim 1, wherein the average value of the band gap of the third semiconductor multilayer reflector is the average value of the band gap of the first semiconductor multilayer reflector. Smaller than the average value of the band gap of the second semiconductor multilayer mirror.

請求項3に記載の発光サイリスタは、請求項1または請求項2に記載の発光サイリスタにおいて、前記ゲート層が、複数の前記第3半導体多層膜反射鏡を備え、複数の前記第3半導体多層膜反射鏡の各々の間に、前記半導体発光層が積層されて成る。   The light-emitting thyristor according to claim 3 is the light-emitting thyristor according to claim 1 or 2, wherein the gate layer includes a plurality of third semiconductor multilayer mirrors, and a plurality of the third semiconductor multilayer films. The semiconductor light emitting layer is laminated between the reflecting mirrors.

請求項4に記載の発光サイリスタは、請求項1から請求項3のいずれか1項に記載の発光サイリスタにおいて、前記半導体発光層は、非導電型の半導体層である。   The light-emitting thyristor according to claim 4 is the light-emitting thyristor according to any one of claims 1 to 3, wherein the semiconductor light-emitting layer is a non-conductive semiconductor layer.

請求項5に記載の光源ヘッドは、前記請求項1から前記請求項4のいずれか1項に記載の発光サイリスタを光源として複数個備える。   A light source head according to a fifth aspect includes a plurality of light emitting thyristors according to any one of the first to fourth aspects as light sources.

請求項6に記載の画像形成装置は、感光体と、前記感光体表面を帯電する帯電手段と、前記請求項5に記載の光源ヘッドを備え、かつ前記帯電手段により帯電された前記感光体表面に静電潜像を形成するために前記光源ヘッドの出射光により露光する露光手段と、前記露光手段により形成された前記静電潜像を現像する現像手段と、前記現像手段により現像された前記静電潜像を定着する定着手段と、を備える。   The image forming apparatus according to claim 6, comprising: a photoreceptor; a charging unit that charges the surface of the photoreceptor; and the light source head according to claim 5, and the surface of the photoreceptor charged by the charging unit. An exposure means for exposing with light emitted from the light source head in order to form an electrostatic latent image, a developing means for developing the electrostatic latent image formed by the exposure means, and the developing means developed by the developing means Fixing means for fixing the electrostatic latent image.

請求項1、請求項5、及び請求項6に記載の発明によれば、ゲート層全体が発光層として機能する場合に比べて、温度変動によって生じる出射光の光量変動が少なくなる。   According to the first, fifth, and sixth aspects of the present invention, the light amount fluctuation of the emitted light caused by the temperature fluctuation is reduced as compared with the case where the entire gate layer functions as the light emitting layer.

請求項2に記載の発明によれば、本構成を有しない場合と比較して、発光サイリスタとして適正に動作させられる。   According to the second aspect of the present invention, the light emitting thyristor can be appropriately operated as compared with the case where the present configuration is not provided.

請求項3に記載の発明によれば、本構成を有しない場合と比較して、出射光量を増大させて、光取り出し効率を向上させられる。   According to the third aspect of the present invention, the amount of emitted light can be increased and the light extraction efficiency can be improved as compared with the case without this configuration.

請求項4に記載の発明によれば、半導体発光層を導電型とした場合と比較して、半導体発光層内に両キャリアを閉じ込めて発光再結合させられる。   According to the fourth aspect of the present invention, both carriers are confined in the semiconductor light emitting layer and recombined with light emission as compared with the case where the semiconductor light emitting layer is of a conductive type.

本実施の形態に係る画像形成装置の一例の概略を示す概略構成図である。1 is a schematic configuration diagram showing an outline of an example of an image forming apparatus according to the present embodiment. 本実施の形態に係るプリンタヘッドの一例の内部構成を示す概略断面図を示表示媒体の一例を拡大して模式的に示した断面図である。1 is a schematic cross-sectional view showing an internal configuration of an example of a printer head according to the present embodiment, and is an enlarged cross-sectional view schematically showing an example of a display medium. 本実施の形態に係る発光サイリスタアレイの一例の外観を示す斜視図である。It is a perspective view which shows the external appearance of an example of the light emitting thyristor array which concerns on this Embodiment. 本実施の形態に係る発光サイリスタの一例を示す概略断面図である。It is a schematic sectional drawing which shows an example of the light emitting thyristor which concerns on this Embodiment. 本実施の形態に係る発光サイリスタの一例の主要構造について模式的に示した模式図である。It is the schematic diagram which showed typically about the main structure of an example of the light emitting thyristor which concerns on this Embodiment. 本実施の形態に係る発光サイリスタの一例の各層のAl組成及び膜厚の具体的一例を示す説明図である。It is explanatory drawing which shows a specific example of Al composition and film thickness of each layer of an example of the light emitting thyristor according to the present embodiment. 本実施の形態に係る発光サイリスタの一例における、自然発光スペクトル、共振器スペクトル、及び発光スペクトルの波長と強度との関係の具体的一例を説明するための説明図である。It is explanatory drawing for demonstrating a specific example of the relationship between the wavelength and intensity | strength of a natural light emission spectrum, a resonator spectrum, and a light emission spectrum in an example of the light emission thyristor which concerns on this Embodiment. 本実施の形態に係る発光サイリスタのその他の例の各層のAl組成及び膜厚の具体的一例を示す説明図である。It is explanatory drawing which shows a specific example of Al composition of each layer of another layer of the light emitting thyristor which concerns on this Embodiment, and a film thickness. 従来の発光サイリスタの主要構造について模式的に示した模式図である。It is the schematic diagram which showed typically about the main structure of the conventional light emitting thyristor. 従来の発光サイリスタにおける、自然発光スペクトル、共振器スペクトル、及び発光スペクトルの波長と強度との関係の具体的一例を説明するための説明図である。It is explanatory drawing for demonstrating a specific example of the relationship between the wavelength and intensity | strength of a spontaneous emission spectrum, a resonator spectrum, and an emission spectrum in the conventional light emission thyristor.

以下、図面を参照して本発明の実施の形態の一例を詳細に説明する。   Hereinafter, an example of an embodiment of the present invention will be described in detail with reference to the drawings.

図1に、本実施の形態の画像形成装置の一例の概略を示す概略構成図を示す。図2に、本実施の形態の光源ヘッドの一例の内部構成を示す概略断面図を示す。図3に、本実施の形態に係る発光サイリスタアレイの一例の外観を示す斜視図を示す。図4に、本実施の形態の発光サイリスタの一例を示す概略断面図を示す。   FIG. 1 is a schematic configuration diagram showing an outline of an example of an image forming apparatus according to the present embodiment. FIG. 2 is a schematic cross-sectional view showing the internal configuration of an example of the light source head of the present embodiment. FIG. 3 is a perspective view showing the appearance of an example of the light-emitting thyristor array according to the present embodiment. FIG. 4 is a schematic cross-sectional view showing an example of the light-emitting thyristor of the present embodiment.

本実施形態に係る画像形成装置10は、図1に示すように、矢印A方向に定速回転する感光体12を備えている。   As shown in FIG. 1, the image forming apparatus 10 according to the present exemplary embodiment includes a photoconductor 12 that rotates at a constant speed in an arrow A direction.

この感光体12の周囲には、感光体12の回転方向に沿って、感光体12表面を帯電する帯電器14、帯電器14により帯電された感光体12表面に静電潜像を形成するために露光するための光源ヘッド16(露光手段)、トナー像を形成するために静電潜像を現像剤により現像する現像器18(現像手段)、トナー像を用紙28(記録媒体)に転写する転写体20(転写手段)、転写後に感光体12の残存した残トナーを除去するためのクリーナ22、感光体12を除電し電位を均一化するイレーズランプ24が順に配設されている。   In order to form an electrostatic latent image on the surface of the photoconductor 12 around the photoconductor 12 along the rotation direction of the photoconductor 12, the charger 14 that charges the surface of the photoconductor 12 and the surface of the photoconductor 12 charged by the charger 14. A light source head 16 (exposure means) for exposing the toner image, a developing device 18 (developing means) for developing the electrostatic latent image with a developer to form a toner image, and transferring the toner image to a paper 28 (recording medium). A transfer body 20 (transfer means), a cleaner 22 for removing residual toner remaining on the photoconductor 12 after transfer, and an erase lamp 24 for discharging the photoconductor 12 to make the potential uniform are arranged in this order.

すなわち、感光体12は、帯電器14によって表面が帯電された後、光源ヘッド16によって光ビームが照射されて、感光体12上に潜像が形成される。なお、光源ヘッド16は駆動部(不図示)と接続されており、駆動部によって発光サイリスタ100の点灯を制御して、画像データに基づいて光ビームを出射するようになっている。   That is, the surface of the photoconductor 12 is charged by the charger 14, and then a light beam is irradiated by the light source head 16 to form a latent image on the photoconductor 12. The light source head 16 is connected to a driving unit (not shown), and the lighting of the light emitting thyristor 100 is controlled by the driving unit to emit a light beam based on the image data.

形成された潜像には、現像器18によってトナーが供給されて、感光体12上にトナー像が形成される。感光体12上のトナー像は、転写体20によって、搬送されてきた用紙28に転写される。転写後に感光体12に残留しているトナーはクリーナ22によって除去され、イレーズランプ24によって除電された後、再び帯電器14によって帯電されて、同様の処理を繰り返す。   To the formed latent image, toner is supplied by the developing unit 18 to form a toner image on the photoreceptor 12. The toner image on the photoconductor 12 is transferred onto the conveyed paper 28 by the transfer body 20. The toner remaining on the photoconductor 12 after the transfer is removed by the cleaner 22, neutralized by the erase lamp 24, charged by the charger 14 again, and the same processing is repeated.

一方、トナー像が転写された用紙28は、加圧ローラ30Aと加熱ローラ30Bからなる定着器30(定着手段)に搬送されて定着処理が施される。これにより、トナー像が定着されて、用紙28上に所望の画像が形成される。画像が形成された用紙28は装置外へ排出される。   On the other hand, the paper 28 onto which the toner image has been transferred is conveyed to a fixing device 30 (fixing means) composed of a pressure roller 30A and a heating roller 30B and subjected to a fixing process. As a result, the toner image is fixed and a desired image is formed on the paper 28. The paper 28 on which the image is formed is discharged out of the apparatus.

次に、本実施の形態の光源ヘッド16の構成を詳細に説明する。本実施の形態の光源ヘッド16は、SLED(Self−scanning LED:自己走査型LED)を用いている。SLEDは、LEDアレイとその駆動部分を一体化したものであり、複数のサイリスタ構造を有する発光部(発光サイリスタ100、詳細後述)を備えている。図2に示すように、発光サイリスタアレイ50と、発光サイリスタアレイ50を支持するとともに、発光サイリスタアレイ50の駆動を制御する各種信号を供給するための回路(不図示)とが実装された実装基板52と、セルフォックスレンズアレイ等の(セルフォックは、日本板硝子(株)の登録商標)ロッドレンズアレイ54と、を備えている。   Next, the configuration of the light source head 16 of the present embodiment will be described in detail. The light source head 16 of the present embodiment uses an SLED (Self-scanning LED). The SLED is obtained by integrating an LED array and a driving portion thereof, and includes a light emitting unit (light emitting thyristor 100, which will be described later in detail) having a plurality of thyristor structures. As shown in FIG. 2, a mounting board on which a light emitting thyristor array 50 and a circuit (not shown) for supporting the light emitting thyristor array 50 and supplying various signals for controlling the driving of the light emitting thyristor array 50 are mounted. 52 and a rod lens array 54 (Selfoc is a registered trademark of Nippon Sheet Glass Co., Ltd.) such as a Selfox lens array.

実装基板52は、発光サイリスタアレイ50の取り付け面を感光体12に対向させて、ハウジング56内に配設され、板バネ58によって支持されている。   The mounting substrate 52 is disposed in the housing 56 with the mounting surface of the light emitting thyristor array 50 facing the photoconductor 12 and is supported by a plate spring 58.

発光サイリスタアレイ50は、図3に示すように、例えば、感光体12の軸線方向に沿って当該軸線方向の解像度に応じて、複数の発光サイリスタ100が配列されて構成されたチップ62が、さらに複数個直列に配列して構成されており、感光体12の軸線方向に、予め定められた解像度で光ビームを照射するようになっている。   As shown in FIG. 3, the light-emitting thyristor array 50 includes, for example, a chip 62 configured by arranging a plurality of light-emitting thyristors 100 along the axial direction of the photoconductor 12 according to the resolution in the axial direction. A plurality of light beams are arranged in series, and light beams are irradiated in the axial direction of the photosensitive member 12 with a predetermined resolution.

なお、本実施の形態では、チップ62が複数個直列に1次元状に配列された例を示したが、これに限らず、複数列に分けて2次元状に配置してもよい。例えば千鳥状に配置する場合には、複数のチップ62は、感光体12の軸線方向に沿って並ぶように一列に配置されると共に、当該軸線方向と交わる方向に一定間隔ずらして二列に配置される。複数のチップ62単位に分けられていても、複数の発光サイリスタ100の各々は、互いに隣接する2つの発光サイリスタ100の感光体12の軸線方向の間隔が、ほぼ一定の間隔となるように配列されている。   In the present embodiment, an example in which a plurality of chips 62 are arranged in a one-dimensional manner in series has been described. However, the present invention is not limited to this, and the chips 62 may be arranged in a two-dimensional manner in a plurality of rows. For example, when arranged in a zigzag pattern, the plurality of chips 62 are arranged in a row so as to be aligned along the axial direction of the photoconductor 12 and are arranged in two rows with a certain interval in the direction intersecting the axial direction. Is done. Even if the light emitting thyristors 100 are divided into a plurality of chips 62, each of the light emitting thyristors 100 is arranged so that the distance between the two light emitting thyristors 100 adjacent to each other in the axial direction of the photoconductor 12 is substantially constant. ing.

ロッドレンズアレイ54は、図2に示すように、ホルダー64によって支持されており、各発光サイリスタ100から出射された光ビームを感光体12上に結像させる。   As shown in FIG. 2, the rod lens array 54 is supported by a holder 64 and forms an image of the light beam emitted from each light emitting thyristor 100 on the photoconductor 12.

次に、本実施の形態の発光サイリスタ100について説明する。   Next, the light emitting thyristor 100 of the present embodiment will be described.

図4を参照して、本実施の形態の発光サイリスタ100の概略構成について説明する。本実施の形態の発光サイリスタ100は、p型GaAs基板104と、p型GaAs基板104上に順に積層されたp型AlGaAs系のアノード層106と、n型AlGaAs系のゲート層108A及びp型AlGaAs系のゲート層108Bから成るゲート層108、n型AlGaAs系のカソード層112と、n型GaAs系のコンタクト層114と、を備えて構成されている。   A schematic configuration of the light-emitting thyristor 100 according to the present embodiment will be described with reference to FIG. The light-emitting thyristor 100 according to the present embodiment includes a p-type GaAs substrate 104, a p-type AlGaAs anode layer 106 stacked on the p-type GaAs substrate 104, an n-type AlGaAs gate layer 108A, and a p-type AlGaAs. A gate layer 108 composed of a system gate layer 108B, an n-type AlGaAs-based cathode layer 112, and an n-type GaAs-based contact layer 114 are provided.

また、発光サイリスタ100は、アノード電極102、ゲート電極116、及びカソード電極118が備えられている。アノード電極102は、p型GaAs基板104の裏面(共振器が形成されていない面)に設けられている。ゲート電極116は、p型AlGaAs系のゲート層108Bの一部の端部の領域が他の部位よりも薄膜に形成された領域に設けられている。一方、カソード電極118は、p型AlGaAs系のゲート層108Bの薄膜に形成された領域を除く領域に順に積層されたn型AlGaAs系のカソード層112及びn型GaAs系のコンタクト層114の上に設けられている。   The light emitting thyristor 100 includes an anode electrode 102, a gate electrode 116, and a cathode electrode 118. The anode electrode 102 is provided on the back surface (surface on which no resonator is formed) of the p-type GaAs substrate 104. The gate electrode 116 is provided in a region where a partial end region of the p-type AlGaAs-based gate layer 108B is formed in a thinner film than other portions. On the other hand, the cathode electrode 118 is formed on the n-type AlGaAs cathode layer 112 and the n-type GaAs contact layer 114 which are sequentially stacked in a region excluding the region formed in the thin film of the p-type AlGaAs gate layer 108B. Is provided.

アノード電極102、ゲート電極116、及びカソード電極118の材料は、接触する半導体層またはp型GaAs基板104との良好なオーミック接触を保つために適した材料がそれぞれ用いられる。具体的例としては、金(Au)や、金とゲルマニウムとの合金(AuGe)、金と亜鉛との合金(AuZn)、ニッケル(Ni)等が挙げられる。   As materials for the anode electrode 102, the gate electrode 116, and the cathode electrode 118, materials suitable for maintaining good ohmic contact with the semiconductor layer or the p-type GaAs substrate 104 that are in contact with each other are used. Specific examples include gold (Au), an alloy of gold and germanium (AuGe), an alloy of gold and zinc (AuZn), nickel (Ni), and the like.

本実施の形態の発光サイリスタ100では、n型AlGaAs系のカソード層112及びp型AlGaAs系のアノード層106のバンドギャップが大きく、ゲート電極116に信号(電圧)を印加し、ゲート電極116からカソード電極118へゲート電流を流すことにより、アノード電極102−カソード電極118間を導通させる。これにより、n型AlGaAs系のカソード層112及びp型AlGaAs系のアノード層106よりもバンドギャップが小さいキャビティ(共振器)となる発光層(ゲート層108の一部、本実施の形態では、p型AlGaAs系のゲート層108B、詳細後述)内でキャリア(電子及び正孔)が再結合し、発光した光が、最上層(n型GaAs系のコンタクト層114)を経て出射される。   In the light-emitting thyristor 100 according to the present embodiment, the n-type AlGaAs-based cathode layer 112 and the p-type AlGaAs-based anode layer 106 have large band gaps, and a signal (voltage) is applied to the gate electrode 116. By flowing a gate current to the electrode 118, the anode electrode 102 and the cathode electrode 118 are made conductive. As a result, the light emitting layer (a part of the gate layer 108, p in this embodiment, p-type AlGaAs-based cathode layer 112 and p-type AlGaAs-based anode layer 106) has a smaller band gap (resonator). Carriers (electrons and holes) are recombined in the AlGaAs gate layer 108B, which will be described in detail later, and the emitted light is emitted through the uppermost layer (n-type GaAs contact layer 114).

次に、図面を参照して発光サイリスタ100の主要構造について詳細に説明するが、まず、本実施の形態の発光サイリスタ100との比較のため、従来の発光サイリスタ1000の主要構造について説明する。図9に、従来の発光サイリスタ1000の主要構造について模式的に示す。   Next, the main structure of the light emitting thyristor 100 will be described in detail with reference to the drawings. First, the main structure of the conventional light emitting thyristor 1000 will be described for comparison with the light emitting thyristor 100 of the present embodiment. FIG. 9 schematically shows the main structure of a conventional light-emitting thyristor 1000.

従来の発光サイリスタ1000は、p型GaAs基板1104と、アノード層として機能するp型AlGaAs系のDBR(Distributed Bragg Reflector)層1106と、n型AlGaAs系のゲート層1108Aと、p型AlGaAs系のゲート層1108Bと、カソード層として機能するn型AlGaAs系のDBR層1112と、n型GaAs系のコンタクト層1114と、が順次積層された構造となっている。このように、アノード層1106及びカソード層1112をDBRミラーとし、n型AlGaAs系のゲート層1108A及びp型AlGaAs系のゲート層1108Bを共振器(キャビティ)とすることにより、RC(Resonant Cavity)構造としている。   A conventional light-emitting thyristor 1000 includes a p-type GaAs substrate 1104, a p-type AlGaAs DBR (Distributed Bragg Reflector) layer 1106 that functions as an anode layer, an n-type AlGaAs gate layer 1108A, and a p-type AlGaAs gate. A layer 1108B, an n-type AlGaAs DBR layer 1112 functioning as a cathode layer, and an n-type GaAs contact layer 1114 are sequentially stacked. In this way, the anode layer 1106 and the cathode layer 1112 are DBR mirrors, and the n-type AlGaAs-based gate layer 1108A and the p-type AlGaAs-based gate layer 1108B are resonators (cavities), thereby providing an RC (Resonant Cavity) structure. It is said.

従来の発光サイリスタ1000では、n型AlGaAs系のゲート層1108A及びp型AlGaAs系のゲート層1108BのAl組成を0.12とすることにより、n型AlGaAs系のゲート層1108A及びp型AlGaAs系のゲート層1108B内でピーク波長が780nmの光が発生する。また、RC構造においては、DBRミラーの一層の厚さを780/(4n)nmとし、共振器の長さを780/(2n)nmの整数倍とすることで、780nmをピーク波長とする光が出射される。なおここで、nはDBRミラーや共振器を構成するAlGaAsの780nmの光に対する屈折率である。   In the conventional light emitting thyristor 1000, the Al composition of the n-type AlGaAs gate layer 1108A and the p-type AlGaAs gate layer 1108B is set to 0.12, so that the n-type AlGaAs gate layer 1108A and the p-type AlGaAs gate layer 1108B are 0.12. Light having a peak wavelength of 780 nm is generated in the gate layer 1108B. In the RC structure, the thickness of one layer of the DBR mirror is 780 / (4n) nm, and the length of the resonator is an integral multiple of 780 / (2n) nm, so that light having a peak wavelength of 780 nm is obtained. Is emitted. Here, n is a refractive index with respect to light of 780 nm of AlGaAs constituting a DBR mirror or a resonator.

一般に、RC構造を有する発光サイリスタでは、ゲート層における自然発光スペクトルと、RC構造によって形成される共振器スペクトルとの掛け合わせが、外部に出射される発光スペクトルとなる。従来の発光サイリスタ1000における、自然発光スペクトル、共振器スペクトル、及び発光スペクトルの波長と強度との関係の具体的一例を図10に示す。   In general, in a light emitting thyristor having an RC structure, a product of a spontaneous emission spectrum in a gate layer and a resonator spectrum formed by the RC structure becomes an emission spectrum emitted to the outside. A specific example of the relationship between the spontaneous emission spectrum, the resonator spectrum, and the wavelength and intensity of the emission spectrum in the conventional light emitting thyristor 1000 is shown in FIG.

自然発光スペクトルは、温度変動により、ピーク波長がシフトする。具体的には、温度が上昇すると、ピーク波長が長波長側(図10では右側)にシフトする。   In the spontaneous emission spectrum, the peak wavelength is shifted due to temperature fluctuation. Specifically, when the temperature rises, the peak wavelength shifts to the long wavelength side (right side in FIG. 10).

一般に、発光サイリスタでは、サイリスタ素子として、安定したサイリスタ動作を行うには、耐圧の点から、ゲート層を厚くすることが望ましい。一方、キャビティを構成するゲート層が厚い場合、共振器スペクトルのモード間隔が短くなり、強度が波長に対して急峻に変化するため、温度変動によって自然発光スペクトルがシフトすると、発光スペクトルが大きく変動する。   In general, in a light-emitting thyristor, it is desirable that the gate layer be thick from the viewpoint of withstand voltage in order to perform a stable thyristor operation as a thyristor element. On the other hand, when the gate layer constituting the cavity is thick, the mode interval of the resonator spectrum is shortened and the intensity changes sharply with respect to the wavelength. Therefore, when the spontaneous emission spectrum shifts due to temperature fluctuation, the emission spectrum changes greatly. .

従来の発光サイリスタ1000では、n型AlGaAs系のゲート層1108A及びp型AlGaAs系のゲート層1108Bがキャビティを構成するため、膜厚が厚く、図10に示すように、共振器スペクトルのモード間隔が短く、スペクトル幅がせまく、上述のように、温度変動によって自然発光スペクトルがシフトすると、発光スペクトルが大きく変動する。すなわち、温度変動により、発光サイリスタ1000から出射される光量が大きく変動するという問題が発生する。   In the conventional light-emitting thyristor 1000, the n-type AlGaAs-based gate layer 1108A and the p-type AlGaAs-based gate layer 1108B constitute a cavity, so that the film thickness is large. As shown in FIG. As described above, when the spontaneous emission spectrum shifts due to temperature fluctuation, the emission spectrum varies greatly. That is, there arises a problem that the amount of light emitted from the light-emitting thyristor 1000 varies greatly due to temperature variation.

次に、本実施の形態の発光サイリスタ100の主要構造について説明する。図5に、本実施の形態の発光サイリスタ100の主要構造について模式的に示す。   Next, the main structure of the light-emitting thyristor 100 of this embodiment will be described. FIG. 5 schematically shows the main structure of the light-emitting thyristor 100 of the present embodiment.

本実施の形態の発光サイリスタ100は、p型GaAs基板104と、アノード層として機能するp型AlGaAs系のDBR(Distributed Bragg Reflector)層106と、DBR層として機能するゲート層であるn型AlGaAs系のDBRゲート層108A及び発光層として機能するゲート層であるp型AlGaAs系の発光層108Bとから成るゲート層108と、カソード層として機能するn型AlGaAs系のDBR層112と、n型GaAs系のコンタクト層114と、が積層された構造となっている。このように、p型AlGaAs系のアノード層106及びn型AlGaAs系のカソード層112をDBRミラーとし、キャビティとなる発光層をゲート層108の一部であるp型AlGaAs系の発光層108B、残りのゲート層108をDBR層(n型AlGaAs系のDBRゲート層108A)とし、n型AlGaAs系のDBR層112の反射率をp型AlGaAs系のDBR層106よりも少し低くすることにより、n型AlGaAs系のDBR層112側から光を出射する、RC(Resonant Cavity)構造としている。   The light-emitting thyristor 100 according to the present embodiment includes a p-type GaAs substrate 104, a p-type AlGaAs DBR (Distributed Bragg Reflector) layer 106 that functions as an anode layer, and an n-type AlGaAs-based gate layer that functions as a DBR layer. A gate layer 108 comprising a DBR gate layer 108A and a p-type AlGaAs light-emitting layer 108B that functions as a light-emitting layer, an n-type AlGaAs DBR layer 112 functioning as a cathode layer, and an n-type GaAs-based material The contact layer 114 is laminated. In this way, the p-type AlGaAs anode layer 106 and the n-type AlGaAs cathode layer 112 are DBR mirrors, and the light-emitting layer that becomes the cavity is the p-type AlGaAs light-emitting layer 108B that is part of the gate layer 108, and the remaining The gate layer 108 is a DBR layer (n-type AlGaAs-based DBR gate layer 108A), and the reflectivity of the n-type AlGaAs-based DBR layer 112 is slightly lower than that of the p-type AlGaAs-based DBR layer 106. An RC (Resonant Cavity) structure that emits light from the AlGaAs-based DBR layer 112 side is employed.

図6に発光サイリスタ100の各層のAl組成及び膜厚の具体的一例を示す。なお、図6では、膜厚の一部をピーク波長λを基準にした光学膜厚として示している。これは、発光サイリスタ100がから外部に出射させる出射光のピーク波長をλ0、外部で波長λ0の半導体層内を伝搬する差異の半導体層の屈折率をnとした場合、半導体層内でのピーク波長λは、λ=λ0/nとなり、一般に、Al組成が異なる複数の層から形成されるDBR層や、ゲート層で形成される共振器長は、半導体層内における波長を基準に設計するためである。   FIG. 6 shows a specific example of the Al composition and film thickness of each layer of the light emitting thyristor 100. In FIG. 6, a part of the film thickness is shown as an optical film thickness based on the peak wavelength λ. This is because the peak wavelength in the semiconductor layer is assumed when the peak wavelength of the emitted light emitted from the light emitting thyristor 100 to the outside is λ0, and the refractive index of the semiconductor layer of the difference propagating outside in the semiconductor layer having the wavelength λ0 is n. The wavelength λ is λ = λ0 / n. In general, the DBR layer formed of a plurality of layers having different Al compositions and the resonator length formed of the gate layer are designed based on the wavelength in the semiconductor layer. It is.

また、本実施の形態の発光サイリスタ100では、一例として、p型の場合は、ドーパントとしてZnを用いており、n型の場合は、ドーパントとしてSiを用いている。   In the light emitting thyristor 100 of the present embodiment, as an example, Zn is used as a dopant in the case of p-type, and Si is used as a dopant in the case of n-type.

p型GaAs基板104上に、p型GaAs系のバッファ層を介して、アノード層として機能するp型AlGaAs系のDBR層106が積層されている。なお、図4、5では図示を省略しているが、本実施の形態の発光サイリスタ100では、図6に示すように、p型GaAs基板104とアノード層106との結晶性を良好にするためにp型GaAs系のバッファ層を設けている。   A p-type AlGaAs DBR layer 106 that functions as an anode layer is stacked on a p-type GaAs substrate 104 via a p-type GaAs buffer layer. Although not shown in FIGS. 4 and 5, in the light-emitting thyristor 100 of the present embodiment, as shown in FIG. 6, the crystallinity between the p-type GaAs substrate 104 and the anode layer 106 is improved. Is provided with a p-type GaAs buffer layer.

p型AlGaAs系のDBR層106は、厚さがλ/4nmのAlの組成が0.16のAlGaAs層と厚さがλ/4nmのAlの組成が0.86のAlGaAs層とが積層されたペアが10層繰り返し積層されている。従って、p型AlGaAs系のDBR層106全体の膜厚は5λnm、Alの平均組成は0.51となる。   The p-type AlGaAs DBR layer 106 is formed by laminating an AlGaAs layer having a thickness of λ / 4 nm with an Al composition of 0.16 and an AlGaAs layer having a thickness of λ / 4 nm with an Al composition of 0.86. Ten pairs are repeatedly stacked. Therefore, the entire thickness of the p-type AlGaAs DBR layer 106 is 5λ nm, and the average composition of Al is 0.51.

n型AlGaAs系のDBRゲート層108Aは、厚さがλ/4nmのAlの組成が0.12のAlGaAs層と厚さがλ/4nmのAlの組成が0.24のAlGaAs層とが積層されたペアが2層繰り返し積層されている。従って、n型AlGaAs系のDBRゲート層108A全体の膜厚はλnm、Alの平均組成は0.18となる。なお、本実施の形態では、n型AlGaAs系のDBRゲート層108Aに含まれる、Alの組成が0.12のAlGaAs層においても発光する。   The n-type AlGaAs-based DBR gate layer 108A is formed by laminating an AlGaAs layer having an Al composition of 0.12 having a thickness of λ / 4 nm and an AlGaAs layer having an Al composition of 0.24 having a thickness of λ / 4 nm. Two pairs are repeatedly laminated. Therefore, the entire thickness of the n-type AlGaAs DBR gate layer 108A is λ nm, and the average composition of Al is 0.18. In the present embodiment, light is emitted also in an AlGaAs layer having an Al composition of 0.12, which is included in the n-type AlGaAs DBR gate layer 108A.

p型AlGaAs系の発光層108Bは、厚さが2λnmのAlの組成が0.12のAlGaAs層である。   The p-type AlGaAs light emitting layer 108B is an AlGaAs layer having a thickness of 2λ nm and an Al composition of 0.12.

カソード層(DBR層)112は、具体的には、厚さがλ/4nmのAlの組成が0.86のAlGaAs系のカソード層と厚さが30nmのAlの組成が0.16のAlGaAs系のカソード層との間に積層されたn型AlGaAs系のDBR層112により構成されている。n型AlGaAs系のDBR層112は、厚さがλ/4nmのAlの組成が0.16のAlGaAs層と厚さがλ/4nmのAlの組成が0.86のAlGaAs層とが積層されたペアが4層繰り返し積層されている。従って、n型AlGaAs系のDBR層112の膜厚は2λnm、Alの平均組成は0.51となる。   Specifically, the cathode layer (DBR layer) 112 includes an AlGaAs-based cathode layer having a thickness of λ / 4 nm and an AlGaAs-based cathode layer having a thickness of 0.86, and an AlGaAs-based layer having a thickness of 30 nm and an Al composition of 0.16. The n-type AlGaAs DBR layer 112 is laminated between the cathode layer and the cathode layer. The n-type AlGaAs-based DBR layer 112 is formed by laminating an AlGaAs layer having a thickness of λ / 4 nm with an Al composition of 0.16 and an AlGaAs layer having a thickness of λ / 4 nm with an Al composition of 0.86. Pairs are repeatedly stacked in four layers. Therefore, the thickness of the n-type AlGaAs DBR layer 112 is 2λ nm, and the average composition of Al is 0.51.

n型GaAs系のコンタクト層114は、膜厚が25nmとしている。   The n-type GaAs-based contact layer 114 has a thickness of 25 nm.

なお、これら各層のAl組成及び膜厚は具体的一例であり、以下に示した範囲であれば、これに限定されるものではない。   In addition, the Al composition and the film thickness of each of these layers are specific examples, and are not limited to these as long as they are within the following ranges.

例えば、p型AlGaAs系の発光層108Bの膜厚は、λ/2の整数倍である。また、ゲート層全体の厚さは、ゲート電極116とアノード電極102との間に電位差(例えば、3〜5V)があっても、電流が流れない程度の厚さがあればよい。なお、p型AlGaAs系の発光層108Bは、図4に示したように、本実施の形態の発光サイリスタ100では、一部を露出させる必要があるため、作製(成膜)上の精度の観点から、0.1μm程度以上あることが好ましい。   For example, the thickness of the p-type AlGaAs light emitting layer 108B is an integral multiple of λ / 2. In addition, the thickness of the entire gate layer may be such that no current flows even if there is a potential difference (for example, 3 to 5 V) between the gate electrode 116 and the anode electrode 102. Note that the p-type AlGaAs light-emitting layer 108B needs to be partially exposed in the light-emitting thyristor 100 of the present embodiment as shown in FIG. Therefore, it is preferably about 0.1 μm or more.

また、例えば、各層のAl組成は、サイリスタとして動作させるためには、p型AlGaAs系の発光層108B<n型AlGaAs系のDBRゲート層108A(平均値)<カソード層(n型AlGaAs系のDBR層112)・アノード層(p型AlGaAs系のDBR層106)(平均値)が適正範囲である。   In addition, for example, the Al composition of each layer can be operated as a thyristor by using a p-type AlGaAs light emitting layer 108B <n-type AlGaAs DBR gate layer 108A (average value) <cathode layer (n-type AlGaAs DBR). Layer 112) and anode layer (p-type AlGaAs DBR layer 106) (average value) are within an appropriate range.

なお、発光サイリスタ100の各層の結晶成長には、例えば、MOCVD(metal organic chemical vapor deposition)法が適用される。   For crystal growth of each layer of the light-emitting thyristor 100, for example, a MOCVD (Metal Organic Chemical Vapor Deposition) method is applied.

以上説明したように、本実施の形態のRC構造を有する発光サイリスタ100では、アノード層として機能するp型AlGaAs系のDBR層106とカソード層として機能するn型AlGaAs系のDBR層112との間に積層されたゲート層108のうち、発光層をバンドギャップの小さいp型AlGaAs系の発光層108Bとし、一方、残りのゲート層108を発光層108Bよりもバンドギャップ(DBR各層のバンドギャップの平均値)が大きいn型AlGaAs系のDBRゲート層108Aとしている。   As described above, in the light-emitting thyristor 100 having the RC structure according to the present embodiment, between the p-type AlGaAs DBR layer 106 functioning as an anode layer and the n-type AlGaAs DBR layer 112 functioning as a cathode layer. Of the stacked gate layers 108 is a p-type AlGaAs-based light-emitting layer 108B having a small band gap, while the remaining gate layer 108 is more band-gap than the light-emitting layer 108B (average of band gaps of DBR layers). The n-type AlGaAs DBR gate layer 108A having a large value.

ゲート層108の一部であるp型AlGaAs系の発光層108Bを発光層としているため、ゲート層108全体(図9に示した従来の発光サイリスタ1000の場合では、n型AlGaAs系のゲート層1108及びp型AlGaAs系のゲート層1110)を発光層として機能させる場合に比べて、キャビティ層が薄くなり、キャビティ長が短くなる。一方、ゲート層108全体の厚さは維持されるため、耐圧が維持される。   Since the p-type AlGaAs light emitting layer 108B, which is a part of the gate layer 108, is used as the light emitting layer, the entire gate layer 108 (in the case of the conventional light emitting thyristor 1000 shown in FIG. And the p-type AlGaAs-based gate layer 1110) function as a light emitting layer, the cavity layer becomes thinner and the cavity length becomes shorter. On the other hand, since the entire thickness of the gate layer 108 is maintained, the breakdown voltage is maintained.

本実施の形態の発光サイリスタ100における、自然発光スペクトル、共振器スペクトル、及び発光スペクトルの波長と強度との関係の具体的一例を図7に示す。キャビティ層が薄くなったため、図7に示すように、共振器スペクトルのスペクトル幅が拡がり、モード間隔も長くなる。   FIG. 7 shows a specific example of the relationship between the spontaneous emission spectrum, the resonator spectrum, and the wavelength and intensity of the emission spectrum in the light emitting thyristor 100 of the present embodiment. Since the cavity layer is thinned, as shown in FIG. 7, the spectrum width of the resonator spectrum is expanded and the mode interval is also increased.

従って、上述のように、温度変動によって自然発光スペクトルのピーク位置がシフトした場合でも、発光スペクトルの変動が抑えられ、これにより、温度変動に対する出射光の光量変動が抑えられる。   Therefore, as described above, even when the peak position of the spontaneous emission spectrum is shifted due to temperature fluctuations, fluctuations in the emission spectrum are suppressed, thereby suppressing fluctuations in the amount of emitted light with respect to temperature fluctuations.

また、共振器スペクトルのスペクトル幅が拡がり、自然発光の利用効率が高まることから、出射光量が上げられる。さらに、発光サイリスタ100素子全体の膜厚を一定のままでも、発光層の下部に設けられたDBR層の反射率が高くなるため、出射光量が増大させられ、従って、光取り出し効率が向上する。   In addition, since the spectrum width of the resonator spectrum is expanded and the efficiency of spontaneous light emission is increased, the amount of emitted light is increased. Furthermore, even if the film thickness of the entire light emitting thyristor 100 element remains constant, the reflectance of the DBR layer provided below the light emitting layer is increased, so that the amount of emitted light is increased, and thus the light extraction efficiency is improved.

また、本実施の形態の発光サイリスタ100では、n型AlGaAs系のDBRゲート層108AのAlの平均組成を、ゲート層108の外側(p型AlGaAs系のDBR層106:アノード層、n型AlGaAs系のDBR層112:カソード層)よりも小さくしているため、発光サイリスタとして適正に動作される。なお、BRゲート層108AのAlの平均組成が、ゲート層108の外側と同じ、または、大きい場合は、発光サイリスタとして適正に動作しなくなる。   Further, in the light emitting thyristor 100 of the present embodiment, the average composition of Al in the n-type AlGaAs DBR gate layer 108A is set to the outside of the gate layer 108 (p-type AlGaAs DBR layer 106: anode layer, n-type AlGaAs system). Therefore, the light emitting thyristor is appropriately operated. Note that when the average composition of Al in the BR gate layer 108A is the same as or larger than that outside the gate layer 108, the light emitting thyristor does not operate properly.

なお、発光サイリスタ100は、上記構成、組成に限られるものではなく、ゲート層108がDBRゲート層108A及び発光層108Bで構成されていればよい。例えば、DBRゲート層108A及び発光層108Bの積層順が逆であってもよい。なお、電子の方が正孔に比べてバンドギャップにかかわらず移動しやすいため、本実施の形態の発光サイリスタ100の順に積層することが好ましい。   Note that the light-emitting thyristor 100 is not limited to the above structure and composition, and the gate layer 108 only needs to be composed of the DBR gate layer 108A and the light-emitting layer 108B. For example, the stacking order of the DBR gate layer 108A and the light emitting layer 108B may be reversed. Note that electrons are more likely to move regardless of the band gap than holes, and thus the light-emitting thyristor 100 of this embodiment is preferably stacked in this order.

また、本実施の形態では、ゲート層108をDBRゲート層108A及び発光層108B、各1層で構成しているが、それぞれ複数の層を備えるように構成してもよい。例えば、発光層の上下にDBRゲート層を設けてもよい。このような発光サイリスタの各層のAl組成及び膜厚の具体的一例を図8に示す。図8に構造を示した発光サイリスタでは、ゲート層を、基板側から順に、n型AlGaAs系のDBRゲート層、Alの組成が0.12のノンドープAlGaAs系の発光層、及びp型AlGaAs系のDBRゲート層が積層された構造としている。なお、この場合、p型AlGaAs系のDBRゲート層のAl組成の適正範囲は、ゲート・コンタクト形成の観点から、0.3以下であることが好ましい。このように構成することにより、温度変動によって生じる出射光の光量変動を抑制するとともに、より、出射光量を増大させて、光取り出し効率を向上させられる。なお、発光層は、p型または、n型のいずれであってもよいが、図8に示したように、ノンドープの半導体層とすることにより、発光層内に両方の小数キャリア(電子・正孔)を閉じ込めて発光再結合させられ、発光効率が高くなるため、好ましい。   Further, in this embodiment mode, the gate layer 108 includes the DBR gate layer 108A and the light emitting layer 108B, one layer each, but may include a plurality of layers. For example, DBR gate layers may be provided above and below the light emitting layer. A specific example of the Al composition and film thickness of each layer of such a light emitting thyristor is shown in FIG. In the light-emitting thyristor having the structure shown in FIG. 8, the gate layer is formed in order from the substrate side, an n-type AlGaAs-based DBR gate layer, a non-doped AlGaAs-based light-emitting layer having an Al composition of 0.12, and a p-type AlGaAs-based layer. A DBR gate layer is stacked. In this case, the proper range of the Al composition of the p-type AlGaAs DBR gate layer is preferably 0.3 or less from the viewpoint of gate contact formation. With such a configuration, it is possible to suppress the light amount fluctuation of the emitted light caused by the temperature fluctuation, and to increase the emitted light amount, thereby improving the light extraction efficiency. The light emitting layer may be either p-type or n-type. However, as shown in FIG. 8, by forming a non-doped semiconductor layer, both minority carriers (electron / positive) are formed in the light emitting layer. Hole) is confined and light emission is recombined, so that the light emission efficiency is increased, which is preferable.

また、本実施の形態では、具体的一例として、p型GaAs基板70上に、PNPN型構造の第1導電型がp型、第2導電型がn型の発光サイリスタ100について説明したが、これに限られず、NPNP型構造の第1導電型がn型、第2導電型がp型の発光サイリスタであってもよい。   In the present embodiment, as a specific example, the light-emitting thyristor 100 having the p-type first conductivity type and the n-type second conductivity type on the p-type GaAs substrate 70 has been described. The light-emitting thyristor of the NPNP structure may be an n-type first conductivity type and a p-type second conductivity type.

また、本実施の形態では、具体的一例として、AlGaAs系材料を用いた発光サイリスタ100について説明したがこれに限られず、InGaAsP系や、AlGaInP系、InGaN/GaN系材料等を用いた発光サイリスタに対しても適用してもよい。   In this embodiment, the light-emitting thyristor 100 using an AlGaAs-based material has been described as a specific example. However, the present invention is not limited thereto, and the light-emitting thyristor using an InGaAsP-based, AlGaInP-based, InGaN / GaN-based material, or the like You may apply to.

また、本実施の形態では、自己走査型の電子写真式の画像形成装置10の光源ヘッド16に適用した場合について説明したがこれに限らず、本実施の形態の発光サイリスタ100を他の光源ヘッドや他の画像形成装置に適用するようにしてもよい。また、発光サイリスタ100を、例えば、スキャナ等、他の装置の光源に適用してもよい。   Further, in the present embodiment, the case where it is applied to the light source head 16 of the self-scanning electrophotographic image forming apparatus 10 has been described. And may be applied to other image forming apparatuses. Further, the light emitting thyristor 100 may be applied to a light source of another device such as a scanner.

10 画像形成装置
16 光源ヘッド
100 発光サイリスタ
102 アノード電極
104 p型GaAs基板
106 p型AlGaAs系のDBR層(アノード層)
108 ゲート層
108A n型AlGaAs系のDBRゲート層
108B p型AlGaAs系の発光層
112 n型AlGaAs系のDBR層(カソード層)
114 n型GaAs系のコンタクト層
116 ゲート電極
118 カソード電極
DESCRIPTION OF SYMBOLS 10 Image forming apparatus 16 Light source head 100 Light emission thyristor 102 Anode electrode 104 p-type GaAs substrate 106 p-type AlGaAs type DBR layer (anode layer)
108 Gate layer 108A n-type AlGaAs DBR gate layer 108B p-type AlGaAs light-emitting layer 112 n-type AlGaAs DBR layer (cathode layer)
114 n-type GaAs contact layer 116 gate electrode 118 cathode electrode

Claims (6)

基板と、
前記基板上に形成された第1導電型の第1半導体多層膜反射鏡と、
前記第1半導体多層膜反射鏡上に形成され、かつ、第3半導体多層膜反射鏡及び半導体発光層が積層されて成るゲート層と、
前記ゲート層上に形成された第2導電型の第2半導体多層膜反射鏡と、
を備えた発光サイリスタ。
A substrate,
A first conductivity type first semiconductor multilayer film reflecting mirror formed on the substrate;
A gate layer formed on the first semiconductor multilayer mirror and formed by laminating a third semiconductor multilayer reflector and a semiconductor light emitting layer;
A second conductivity type second semiconductor multilayer mirror formed on the gate layer;
Light-emitting thyristor with
前記第3半導体多層膜反射鏡のバンドギャップの平均値が、前記第1半導体多層膜反射鏡のバンドギャップの平均値よりも小さくかつ、前記第2半導体多層膜反射鏡のバンドギャップの平均値よりも小さい、請求項1に記載の発光サイリスタ。   The average value of the band gap of the third semiconductor multilayer film reflecting mirror is smaller than the average value of the band gap of the first semiconductor multilayer film reflecting mirror and the average value of the band gap of the second semiconductor multilayer film reflecting mirror. The light-emitting thyristor according to claim 1, which is also small. 前記ゲート層が、複数の前記第3半導体多層膜反射鏡を備え、複数の前記第3半導体多層膜反射鏡の各々の間に、前記半導体発光層が積層されて成る、請求項1または請求項2に記載の発光サイリスタ。   The said gate layer is provided with the said some 3rd semiconductor multilayer film reflective mirror, The said semiconductor light emitting layer is laminated | stacked between each of the said some 3rd semiconductor multilayer film reflective mirror, The Claim 1 or Claim 2. The light-emitting thyristor according to 2. 前記半導体発光層は、非導電型の半導体層である、請求項1から請求項3のいずれか1項に記載の発光サイリスタ。   The light emitting thyristor according to claim 1, wherein the semiconductor light emitting layer is a non-conductive semiconductor layer. 前記請求項1から前記請求項4のいずれか1項に記載の発光サイリスタを光源として複数個備えた、光源ヘッド。   5. A light source head comprising a plurality of light emitting thyristors according to claim 1 as a light source. 感光体と、
前記感光体表面を帯電する帯電手段と、
前記請求項5に記載の光源ヘッドを備え、かつ前記帯電手段により帯電された前記感光体表面に静電潜像を形成するために前記光源ヘッドの出射光により露光する露光手段と、
前記露光手段により形成された前記静電潜像を現像する現像手段と、
前記現像手段により現像された前記静電潜像を定着する定着手段と、
を備えた画像形成装置。
A photoreceptor,
Charging means for charging the surface of the photoreceptor;
An exposure means comprising the light source head according to claim 5 and exposing with light emitted from the light source head to form an electrostatic latent image on the surface of the photoreceptor charged by the charging means,
Developing means for developing the electrostatic latent image formed by the exposure means;
Fixing means for fixing the electrostatic latent image developed by the developing means;
An image forming apparatus.
JP2011068827A 2011-03-25 2011-03-25 Light-emitting thyristor, light source head, and image forming apparatus Withdrawn JP2012204678A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011068827A JP2012204678A (en) 2011-03-25 2011-03-25 Light-emitting thyristor, light source head, and image forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011068827A JP2012204678A (en) 2011-03-25 2011-03-25 Light-emitting thyristor, light source head, and image forming apparatus

Publications (1)

Publication Number Publication Date
JP2012204678A true JP2012204678A (en) 2012-10-22

Family

ID=47185295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011068827A Withdrawn JP2012204678A (en) 2011-03-25 2011-03-25 Light-emitting thyristor, light source head, and image forming apparatus

Country Status (1)

Country Link
JP (1) JP2012204678A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015084391A (en) * 2013-10-25 2015-04-30 富士ゼロックス株式会社 Semiconductor light emitting element, light source head, and image forming apparatus
JP2015109417A (en) * 2013-10-25 2015-06-11 富士ゼロックス株式会社 Semiconductor light emitting element, light source head, and image forming apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015084391A (en) * 2013-10-25 2015-04-30 富士ゼロックス株式会社 Semiconductor light emitting element, light source head, and image forming apparatus
JP2015109417A (en) * 2013-10-25 2015-06-11 富士ゼロックス株式会社 Semiconductor light emitting element, light source head, and image forming apparatus

Similar Documents

Publication Publication Date Title
US7948004B2 (en) Light source head and image forming apparatus
TWI405378B (en) Surface-emitting laser, surface-emitting laser array, optical scanning device, and image forming apparatus
JP5316783B2 (en) Surface emitting laser element, surface emitting laser array, optical scanning device, and image forming apparatus
JP4890358B2 (en) Surface emitting laser array, optical scanning device, image forming apparatus, optical transmission module, and optical transmission system
CN102891230B (en) The method of luminescent device, light-emitting element array, optical record head, device for image forming and manufacture luminescent device
JP6394210B2 (en) Semiconductor light emitting element, light source head, and image forming apparatus
US8564013B2 (en) Light-emitting thyristor, light source head, and image forming apparatus
JP2013168581A (en) Light-emitting thyristor, light source head, and image forming apparatus
JP5187507B2 (en) Surface emitting laser element, surface emitting laser array, optical scanning device, image forming apparatus, optical transmission module, and optical transmission system
JP2011114227A (en) Method of manufacturing surface-emitting laser, surface-emitting laser, surface-emitting laser array element, optical scanning apparatus, and image forming apparatus
JP2011155219A (en) Light-emitting thyristor, print head, and image forming apparatus
JP7268972B2 (en) Light-emitting thyristor, light-emitting thyristor array, exposure head, and image forming apparatus
US9147817B2 (en) Semiconductor light-emitting element, light source head, and image forming apparatus
JP5177358B2 (en) Surface emitting laser array, optical scanning device, image forming apparatus, optical transmission module, and optical transmission system
JP2012204678A (en) Light-emitting thyristor, light source head, and image forming apparatus
JP5664400B2 (en) Light emitting thyristor, light source head, and image forming apparatus
JP2016039317A (en) Semiconductor light emitting element, light source head, and image forming apparatus
JP5970837B2 (en) Semiconductor light emitting element, light source head, and image forming apparatus
JP6264837B2 (en) Semiconductor light emitting element, light source head, and image forming apparatus
JP2014154559A (en) Semiconductor light-emitting element, light source head and image formation device
JP7242349B2 (en) Light-emitting thyristor, light-emitting thyristor array, exposure head, and image forming apparatus
JP4943052B2 (en) Surface emitting laser element, surface emitting laser array, optical scanning device, image forming apparatus, and optical communication system
JP2008300470A (en) Semiconductor laser manufacturing method, surface emitting semiconductor laser element, optical scanning device, and image forming apparatus
JP2014038934A (en) Light-emitting element, light source head, and image forming apparatus
JP2015099910A (en) Surface emitting laser array, optical scanning device, image forming apparatus, and method of manufacturing surface emitting laser array

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140603