[go: up one dir, main page]

JP2012204589A - 半導体デバイスウエーハの接合方法 - Google Patents

半導体デバイスウエーハの接合方法 Download PDF

Info

Publication number
JP2012204589A
JP2012204589A JP2011067623A JP2011067623A JP2012204589A JP 2012204589 A JP2012204589 A JP 2012204589A JP 2011067623 A JP2011067623 A JP 2011067623A JP 2011067623 A JP2011067623 A JP 2011067623A JP 2012204589 A JP2012204589 A JP 2012204589A
Authority
JP
Japan
Prior art keywords
semiconductor device
device wafer
electrode
wafer
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011067623A
Other languages
English (en)
Inventor
Takashi Mori
俊 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2011067623A priority Critical patent/JP2012204589A/ja
Priority to US13/423,477 priority patent/US20120244678A1/en
Priority to CN2012100779079A priority patent/CN102693923A/zh
Publication of JP2012204589A publication Critical patent/JP2012204589A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H10W90/00
    • H10W20/20
    • H10W72/01251
    • H10W72/0198
    • H10W72/07141
    • H10W72/073
    • H10W72/07332
    • H10W72/325
    • H10W72/354
    • H10W74/15
    • H10W90/297
    • H10W90/722

Landscapes

  • Wire Bonding (AREA)
  • Dicing (AREA)

Abstract

【課題】異方性導電材料を用いた半導体デバイスウエーハ同士の接合方法を提供する。
【解決手段】複数の突起電極17を有する半導体デバイスが複数形成された第1半導体デバイスウエーハ11の該突起電極側を絶縁体10で被覆する絶縁体被覆ステップと、該絶縁体10が被覆された第1半導体デバイスウエーハ11の該突起電極側を平坦化するとともに該突起電極17の端面を露出させる突起電極端面露出ステップと、該突起電極17に対応した電極を有する第2半導体デバイスウエーハ24の該電極と第1半導体デバイスウエーハ11の該突起電極17とを異方性導電体28で接合し、該電極と該突起電極17とを接続する接合ステップと、を具備する。
【選択図】図7

Description

本発明は、複数の半導体デバイスウエーハ同士を接合する半導体デバイスウエーハの接合方法に関する。
半導体デバイスの製造プロセスにおいては、半導体デバイスウエーハの表面にストリートと呼ばれる分割予定ラインによって区画された各領域にICやLSI等のデバイスが形成される。
そして、分割予定ラインに沿って半導体デバイスウエーハをチップに分割することで、個々の半導体デバイスが製造される。このようにして製造された半導体デバイスは各種電気機器に広く利用されている。
近年、電気機器の小型化・薄型化を図るため、半導体デバイスを複数個積層して構成した積層型半導体デバイスが実用化されている。このような積層型半導体デバイスを製造するには、半導体デバイスウエーハを複数枚積層した積層ウエーハを形成した後、切削装置によって分割予定ラインに沿って積層ウエーハを切削してチップに分割している。
一方、半導体デバイスチップの軽薄短小化を実現するための技術として、デバイス表面にバンプと呼ばれる突起電極を複数形成し、これらのバンプを配線基板に形成された電極に相対させて直接接合するフリップチップボンディングと呼ばれる実装技術が実用化されている(例えば、特開2001−237278号公報参照)。
バンプ付き半導体デバイスが複数形成された半導体デバイスウエーハを、他の半導体デバイスウエーハに接合して積層ウエーハを形成する際に、異方性導電フィルム(Anisotoropic Conductive Film:ACF)や異方性導電ペースト(Anisotoropic Conductive Paste:ACP)等の異方性導電材料(異方性導電体)が用いられている。
異方性導電フィルムは、熱硬化性エポキシ樹脂中にニッケル、金等の直径数μmの球体からなる導電性金属粒子を分散させ、フィルム状に形成したものである。導電性粒子の構造は、主に内側からニッケル層、金メッキ層、最も外側に絶縁層を重ねて形成される。ペースト状のものを異方性導電ペーストと称する。
例えば、ウエーハ間に異方性導電材料を介して半導体デバイスウエーハ同士を積層した後、加熱しながらパット等で半導体デバイスウエーハを加圧することで、バンプ部分に介在する異方性導電材料内に分散する導電性金属粒子が接触しながら重なり、導電経路が形成される。
圧力がかからなかったバンプ間にある導電性金属粒子は絶縁層を保持しているため、横方向に並ぶバンプ間の絶縁は保持される。即ち、縦方向には導電性で横方向には絶縁性が保たれる異方性が形成される。そのため、横方向のバンプ間の間隔が狭くても短絡を起こさずに半導体デバイスウエーハ同士を接合することができる。
特開2001−237278号公報 再公表公報WO2008/111615
近年の電子機器の小型化、薄型化、高機能化に伴って、半導体デバイスチップのバンプ間も狭ピッチ化が進んでおり、バンプ間に異方性導電材料を充填する時点で、バンプ間に導電経路が形成されてしまう恐れがある。
本発明はこのような点に鑑みてなされたものであり、その目的とするところは、バンプ間で導電経路を形成することのない異方性導電材料を用いた半導体デバイスウエーハ同士の接合方法を提供することである。
本発明によると、複数の突起電極を有する半導体デバイスが複数形成された第1半導体デバイスウエーハを、該突起電極に対応した電極を有する第2半導体デバイスウエーハに接合する半導体ウエーハの接合方法であって、第1半導体デバイスウエーハの該突起電極側を絶縁体で被覆して該突起電極間に該絶縁体を充填する絶縁体被覆ステップと、該絶縁体が被覆された第1半導体デバイスウエーハの該突起電極側を平坦化するとともに該突起電極の端面を露出させる突起電極端面露出ステップと、該突起電極端面露出ステップを実施した後、該突起電極に対応した電極を有する第2半導体デバイスウエーハの該電極と第1半導体デバイスウエーハの該突起電極間に異方性導電体を介在させて第1半導体デバイスウエーハと第2半導体デバイスウエーハとを接合し、該電極と該突起電極とを接続する接合ステップと、を具備したことを特徴とする半導体デバイスウエーハの接合方法が提供される。
本発明の半導体デバイスウエーハの接合方法によると、突起電極間に絶縁体が充填された後、異方性導電材料を介して半導体デバイスウエーハ同士が接合されるため、突起電極間で導電経路が形成されることがない。また、絶縁体が突起電極間に充填されるとともに突起電極側に被覆された絶縁体は平坦化されるため、突起電極の高さが均一化され高さばらつきによる接続不良が防止される。
更に、突起電極を平坦化すると大気にふれた部分には数オングストロームの酸化膜が形成されてしまう。酸化膜を除去するためには、ドライエッチングやウエットエッチング等の処理を施す必要があるが、突起電極端面のみをエッチングするのは非常に難しいという問題が生じる。
しかし、本発明では、異方性導電材料を介して半導体デバイスウエーハ同士を接合するため、接合時に異方性導電材料の導電性金属粒子が酸化膜を突き破ることで導電経路を形成でき、酸化膜の除去が不要となる。
本発明実施形態による半導体デバイスチップの実装方法のフローチャートである。 バンプ付き半導体デバイスが複数形成された半導体デバイスウエーハの斜視図である。 半導体デバイスウエーハの概略側面図である。 絶縁体被覆ステップを示す一部断面側面図である。 突起電極端面露出ステップを示す一部断面側面図である。 突起電極端面露出ステップ実施後の半導体デバイスウエーハの一部断面側面図である。 接合ステップを示す一部断面側面図である。 分割ステップを示す一部断面側面図である。
以下、本発明の実施形態を図面を参照して詳細に説明する。本発明実施形態の半導体デバイスウエーハの接合方法では、まず図1に示すフローチャートのステップS10で突起電極(バンプ)付き半導体デバイスウエーハ11を準備する。
図2に示すように、半導体デバイスウエーハ11は表面11a及び裏面11bを有しており、表面11aには複数の分割予定ライン(ストリート)13が直交して形成されており、分割予定ライン13で区画された各領域にそれぞれ半導体デバイス15が形成されている。
図2の拡大図に示すように、各半導体デバイス15の4辺には複数の突起状のバンプ17が形成されている。各半導体デバイス15の4辺にバンプ17が形成されているので、半導体デバイスウエーハ11はバンプ17が形成されているバンプ形成領域19と、バンプ形成領域19を囲繞する外周バンプ未形成領域21を有している。図3は半導体デバイスウエーハ11の概略側面図を示している。
次いで、図1のステップS11で絶縁体被覆ステップを実施する。即ち、絶縁体被覆ステップでは、図4に示すように、半導体デバイスウエーハ11のバンプ17が形成された面(突起電極面)11aに非導電性接着フィルム(Non Conductive Film:NCF)10を貼着して、バンプ17間を非導電性接着フィルム10で充填する。NCFは例えばエポキシ樹脂から形成されている。NCFに代わって、非導電性接着ペースト(Non Conductive Paste:NCP)を使用するようにしてもよい。
絶縁体被覆ステップ実施後、図1のステップS12へ進んで突起電極端面露出ステップを実施する。即ち、この突起電極端面露出ステップでは、半導体デバイスウエーハ11に貼着されたNCF10をバイトで切削してバンプ17を露出させるとともにバンプ17の高さを揃える。
図5を参照すると、バイト切削装置12で突起電極端面露出ステップを実施している状態の一部断面側面図が示されている。バイト切削装置12のチャックテーブル14でNCF10が被覆された半導体デバイスウエーハ11を吸引保持する。
バイト切削装置12のスピンドル16の先端にはマウンタ18が固定されており、このマウンタ18に対してバイト22が装着されたバイトホイール20が着脱可能に固定されている。
バイトホイール20を矢印R1方向に回転させながら、チャックテーブル14を矢印Y方向に低速で加工送りすることにより、非導電性接着フィルム(NCF)10が切削されて、NCF10が平坦化されるとともに、バンプ17の端面が露出される。突起電極端面露出ステップ実施後の一部断面側面図が図6に示されている。図6から明らかなように、バンプ17が露出し隣接するバンプ間にはNCF10が充填されている。
突起電極端面露出ステップ実施後、図1のステップS13へ進んで半導体デバイスウエーハ11上にACF(異方性導電フィルム)26を配設する。図7に示すように、第2半導体デバイスウエーハ24上にACF(異方性導電フィルム)28を配設するようにしてもよい。
第2半導体デバイスウエーハ24は、半導体デバイスウエーハ11のバンプ17に対応した複数の貫通電極26を有している。ACFに代わってACP(異方性導電ペースト)を使用してもよい。
次いで、ステップS14へ進んで半導体デバイスウエーハ11のバンプ(突起電極)17と第2半導体デバイスウエーハ24の貫通電極26とを対応させた状態で第2半導体デバイスウエーハ24上に半導体デバイスウエーハ11を搭載する。
そして、ヒータ等で加熱しながらゴム等の弾力を持ったパッドで半導体デバイスウエーハ11を加圧すると、バンプ17部分に介在する異方性導電フィルム28内に分散している導電性金属粒子が接触しながら重なり、半導体デバイスウエーハ11のバンプ17と第2半導体デバイスウエーハ24の貫通電極26とを接続する導電経路が形成される。
加熱しながらの加圧時に、隣接するバンプ17間には非導電性接着フィルム(NCF)10が介在しているため、横方向のバンプ17同士の間隔が狭くても短絡を起こさずに半導体デバイスウエーハ11を第2半導体デバイスウエーハ24に接合して積層ウエーハ32を形成することができる。
次いで、切削装置のチャックテーブルで積層ウエーハ32を吸引保持しながら、図8に示すように、切削ブレード30で積層ウエーハ32を分割予定ライン13に沿って切削して積層デバイスチップ34へと分割する(ステップS15)。
ステップS14の接合ステップの前に半導体デバイスウエーハ10の裏面11bを研削して半導体デバイスウエーハ10を薄化するとともに、第2半導体デバイスウエーハ24も研削して薄化するようにしてもよい。
或いは、ステップS14の接合ステップを実施した後、積層ウエーハ32の状態で半導体デバイスウエーハ11及び第2半導体デバイスウエーハ24を薄化するようにしてもよい。
上述した実施形態では、第2半導体デバイスウエーハ24には複数の貫通電極26が形成されているが、第2半導体デバイスウエーハ24の電極は貫通電極に限定されるものではなく、第2半導体デバイスウエーハ24上に半導体デバイスウエーハ10のバンプ17に対応した電極が形成されていればよい。
11 半導体デバイスウエーハ
13 分割予定ライン(ストリート)
15 半導体デバイス(半導体デバイスチップ)
17 バンプ(突起電極)
10 NCF又はNCP
24 第2半導体デバイスウエーハ
26 貫通電極
28 異方性導電フィルム(ACF)
32 積層ウエーハ
34 積層デバイスチップ

Claims (1)

  1. 複数の突起電極を有する半導体デバイスが複数形成された第1半導体デバイスウエーハを、該突起電極に対応した電極を有する第2半導体デバイスウエーハに接合する半導体ウエーハの接合方法であって、
    第1半導体デバイスウエーハの該突起電極側を絶縁体で被覆して該突起電極間に該絶縁体を充填する絶縁体被覆ステップと、
    該絶縁体が被覆された第1半導体デバイスウエーハの該突起電極側を平坦化するとともに該突起電極の端面を露出させる突起電極端面露出ステップと、
    該突起電極端面露出ステップを実施した後、該突起電極に対応した電極を有する第2半導体デバイスウエーハの該電極と第1半導体デバイスウエーハの該突起電極間に異方性導電体を介在させて第1半導体デバイスウエーハと第2半導体デバイスウエーハとを接合し、該電極と該突起電極とを接続する接合ステップと、
    を具備したことを特徴とする半導体デバイスウエーハの接合方法。
JP2011067623A 2011-03-25 2011-03-25 半導体デバイスウエーハの接合方法 Pending JP2012204589A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011067623A JP2012204589A (ja) 2011-03-25 2011-03-25 半導体デバイスウエーハの接合方法
US13/423,477 US20120244678A1 (en) 2011-03-25 2012-03-19 Semiconductor device wafer bonding method
CN2012100779079A CN102693923A (zh) 2011-03-25 2012-03-22 半导体器件晶片的接合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011067623A JP2012204589A (ja) 2011-03-25 2011-03-25 半導体デバイスウエーハの接合方法

Publications (1)

Publication Number Publication Date
JP2012204589A true JP2012204589A (ja) 2012-10-22

Family

ID=46859285

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011067623A Pending JP2012204589A (ja) 2011-03-25 2011-03-25 半導体デバイスウエーハの接合方法

Country Status (3)

Country Link
US (1) US20120244678A1 (ja)
JP (1) JP2012204589A (ja)
CN (1) CN102693923A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018215397A1 (de) 2017-09-13 2019-03-14 Disco Corporation Verfahren zum herstellen eines gestapelten waferaufbaus
JP2023154839A (ja) * 2022-04-08 2023-10-20 東京応化工業株式会社 基板貼り付け装置及び基板貼り付け方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103065990A (zh) * 2012-12-12 2013-04-24 山西国惠光电科技有限公司 一种晶圆级倒装互联方法
CN110504174A (zh) * 2019-07-25 2019-11-26 南通通富微电子有限公司 封装结构的形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH053183A (ja) * 1991-06-26 1993-01-08 Nec Corp 半導体装置及びその製造方法
JP2010245290A (ja) * 2009-04-06 2010-10-28 Canon Inc 半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1067598B1 (en) * 1999-01-27 2003-03-26 Citizen Watch Co. Ltd. Method of packaging semiconductor device using anisotropic conductive adhesive
US6717245B1 (en) * 2000-06-02 2004-04-06 Micron Technology, Inc. Chip scale packages performed by wafer level processing
JP4130668B2 (ja) * 2004-08-05 2008-08-06 富士通株式会社 基体の加工方法
JP2009054920A (ja) * 2007-08-29 2009-03-12 Disco Abrasive Syst Ltd 半導体ウェーハの加工方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH053183A (ja) * 1991-06-26 1993-01-08 Nec Corp 半導体装置及びその製造方法
JP2010245290A (ja) * 2009-04-06 2010-10-28 Canon Inc 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018215397A1 (de) 2017-09-13 2019-03-14 Disco Corporation Verfahren zum herstellen eines gestapelten waferaufbaus
US10522503B2 (en) 2017-09-13 2019-12-31 Disco Corporation Method of manufacturing stacked wafer assembly
DE102018215397B4 (de) * 2017-09-13 2021-04-01 Disco Corporation Verfahren zum herstellen eines gestapelten waferaufbaus
JP2023154839A (ja) * 2022-04-08 2023-10-20 東京応化工業株式会社 基板貼り付け装置及び基板貼り付け方法

Also Published As

Publication number Publication date
CN102693923A (zh) 2012-09-26
US20120244678A1 (en) 2012-09-27

Similar Documents

Publication Publication Date Title
TWI286373B (en) Semiconductor device and the fabricating method of the same
TWI479637B (zh) 半導體裝置及其製造方法
CN105428265B (zh) 半导体装置的制造方法
US8835228B2 (en) Substrate-less stackable package with wire-bond interconnect
TWI378519B (ja)
US9293433B2 (en) Intermetallic compound layer on a pillar between a chip and substrate
CN110098169A (zh) 电子封装件及其制法
TW200425245A (en) Semiconductor device and method of manufacturing same
CN106206329B (zh) 半导体装置
WO2012107971A1 (ja) 半導体装置及びその製造方法
JP2002231854A (ja) 半導体装置およびその製造方法
US20120244663A1 (en) Semiconductor device chip mounting method
JP2012204589A (ja) 半導体デバイスウエーハの接合方法
JP4334397B2 (ja) 半導体装置及びその製造方法
JP5264640B2 (ja) 積層型半導体装置及びその製造方法
TW201110250A (en) Package substrate structure and method of forming same
TW201611212A (zh) 電子單體及其製法
JP5377403B2 (ja) 半導体装置及び回路基板の製造方法
US11482502B2 (en) Semiconductor device and semiconductor device manufacturing method
JP5720748B2 (ja) 半導体チップの製造方法
US10930615B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP5423563B2 (ja) 半導体チップの製造方法
CN102254840A (zh) 半导体结构及其制造方法
TW201005903A (en) Semiconductor package with holes through holes
JP2012079956A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150210

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150616