[go: up one dir, main page]

JP2012203881A - ストレージ装置及びストレージ制御装置 - Google Patents

ストレージ装置及びストレージ制御装置 Download PDF

Info

Publication number
JP2012203881A
JP2012203881A JP2011071115A JP2011071115A JP2012203881A JP 2012203881 A JP2012203881 A JP 2012203881A JP 2011071115 A JP2011071115 A JP 2011071115A JP 2011071115 A JP2011071115 A JP 2011071115A JP 2012203881 A JP2012203881 A JP 2012203881A
Authority
JP
Japan
Prior art keywords
memory
area
cache
area management
pool
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2011071115A
Other languages
English (en)
Inventor
Kazuhiro Urata
一宏 浦田
Kazuo Nakajima
一雄 中嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2011071115A priority Critical patent/JP2012203881A/ja
Priority to US13/357,926 priority patent/US20120254531A1/en
Publication of JP2012203881A publication Critical patent/JP2012203881A/ja
Ceased legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0871Allocation or management of cache space

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

【課題】メモリユニットの限られたメモリ容量の中で、情報記憶域のメモリプールを短時間で効率的に配置することを可能にするストレージ装置及びストレージ制御装置を提供する。
【解決手段】ストレージ装置及びストレージ制御装置において、ストレージ装置の稼働中にメモリプールをメモリユニットに配置する際に、キャッシュ域管理テーブルを参照してドライブユニットへの書込み待ち状態である書込み待ちデータの量が最も少ないキャッシュ域のメモリ領域を獲得し、獲得したメモリ領域にメモリプールを配置するとともに、配置されたメモリプールを情報記憶域管理テーブルに設定するメモリ制御部を備える。
【選択図】図10

Description

開示の技術は、ストレージ装置及びストレージ装置の内部制御に用いられるストレージ制御装置に関する。
現在、情報インフラの発達により、企業等で取り扱うデータ量が日々増加し続けており、顧客データや発注データなど重要な情報を保存する手段として、SAN(Storage Area Network)/NAS(Network Attached Storage)方式のストレージ装置が急速に普及している。
ストレージ装置は、複数のハードディスクドライブ(HDD)が搭載された大容量の記憶装置を備え、サーバー等のホストシステムからの要求に従って各HDDに対してデータの読み出しや書き込みを行うものである。
このようなストレージ装置(RAID装置:Redundant Arrays of Inexpensive Disks)は、社会システムなどの情報基盤インフラの構築に欠かせないものである。そのため、ノンストップ運用を続けながら装置の設定を柔軟に変更できるような高信頼性(High Reliability)及び高可用性(High Availability)を併せ持つストレージ装置を実現することが強く要求されている。
また、ストレージ装置では、データ転送を高速に行いシステム全体の性能を向上させるために、記憶装置内のHDDと比較してアクセス速度が高速なキャッシュメモリを備えている。
このようなストレージ装置は、記憶装置から読み込んだデータをキャッシュメモリに一時保存するとともに、要求されるデータがキャッシュメモリに存在すればキャッシュメモリに対してアクセスすることで、記憶装置内のHDDへのアクセス回数を減らし処理の高速化を図っている。
従って、キャッシュメモリの容量が大きいほど記憶装置内のHDDへのアクセス回数を減らして処理を高速化することができる。しかしながら、キャッシュメモリに用いられる半導体メモリは、HDDよりビットコストが高い。
また、このキャッシュメモリは、例えばストレージ装置のオペレーティングシステムが使用する制御データや管理データなどを記憶するメモリとしても用いられる。従って、キャッシュメモリの容量のうち、実際にキャッシュとして用いることができる容量は制限される。
このようなキャッシュメモリにおいて、ストレージ装置のオペレーティングシステムやファームウェアが管理用に使用するシステム用のメモリ領域(システム域)、ストレージ装置の管理や制御等の内部処理を行うために必要な管理情報や制御情報を格納するメモリ領域(情報記憶域)、キャッシュとして使用するメモリ領域(キャッシュ域)とがストレージ装置の電源投入時に設定される。
具体的には、ストレージ装置の動作処理において、システム域、情報記憶域(以下、テーブル域と述べる)を必要量確保して、残りをキャッシュ域とするようにメモリ領域が設定される。また、テーブル域は、メモリプールと言われるファームウェアの各タスク(レイヤ)で管理する領域の集合体であり、ファームウェアの主要な情報を保持する。
そして、メモリプールの数と各メモリプールが取り得る最大サイズを計算して、これを元にして将来配置される物理メモリのアドレス及びサイズが定められていた。各メモリプールが必要になった時には、この予め定められた指定領域をキャッシュ域から獲得し、使用していた。
特開2006−107054号公報 特開2003−196152号公報 特開平08−202611号公報
近年、ユーザニーズに応えるために様々なオプション機能がストレージ装置に設けられている。このようなオプション機能に対応した内部処理等をファームウェアが行う為に、各メモリプールが取り得る最大サイズよりも大きなサイズのメモリプールの獲得要求が出される場合がある。
前述したように、各メモリプールの物理メモリの先頭アドレスと取り得る最大サイズで決まる指定領域は電源投入時に定められ、固定される。従って、要求のメモリプールが割り当てられる指定領域が固定されている為、実際にメモリプールを割り当てる際に、この指定領域の物理メモリのサイズが小さいと、メモリプールを獲得することができない場合がある。
また、指定領域にHDDの異常などでHDDへの書き込みができず、解放することが不可能なキャッシュデータ(ピンドデータ)があると、メモリプールを獲得することができない場合がある。
さらに、この指定領域にキャッシュデータが存在する場合、そのデータをHDDに書き込んでメモリ領域を解放する必要があり、メモリプールを獲得するために時間を要した。
そして、このようなメモリプールの獲得要求の増加によって、キャッシュ域のメモリ容量がその分減少することになる。従って、このキャッシュ域の減少により、アクセス性能が低下する可能性がある。
開示の技術は、メモリユニットの限られたメモリ容量の中で、情報記憶域のメモリプールを短時間で効率的に配置することを可能にするストレージ装置及びストレージ制御装置を提供することを目的とする。
開示の技術の一側面によると、ホストシステムから受信したデータをドライブユニットに格納するストレージ装置とそのストレージ制御装置において、ドライブユニットから読み出したデータ及びドライブユニットに書き込むデータを一時的に格納するキャッシュ域と、ストレージ装置の内部処理用の情報を格納するためのメモリプールが割り当てられる情報記憶域が区画されるメモリユニットと、メモリプールの前記メモリユニット上の位置情報を含む情報記憶域管理情報を登録する情報記憶域管理テーブルと、キャッシュ域の使用状況を含むキャッシュ域管理情報を登録するキャッシュ域管理テーブルと、ストレージ装置の稼働中にメモリプールを前記メモリユニットに配置する際に、キャッシュ域管理テーブルを参照してドライブユニットへの書込み待ち状態である書込み待ちデータの量が最も少ないキャッシュ域のメモリ領域を獲得し、獲得したメモリ領域にメモリプールを配置するとともに、配置されたメモリプールを情報記憶域管理テーブルに設定するメモリ制御部と、を備えてなる。
開示のストレージ装置及びストレージ制御装置は、メモリプールが必要になった段階で、キャッシュ域管理テーブルを参照して、獲得時間が最も短いメモリ領域を獲得することができる。ゆえに、メモリユニットの限られたメモリ容量の中で、情報記憶域のメモリプールを短時間で効率的に配置することが可能になる。
図1は、コンピュータシステムのブロック図である。 図2は、ディスクアレイ装置のファームウェアの構成を示す図である。 図3は、コントローラモジュールの機能ブロック図である。 図4は、テーブル域の配置を説明するための模式図である。 図5は、パワーオン時のメモリプール割当処理のシーケンスを示す図である。 図6は、パワーオン時のメモリプール割当処理を説明するための図である。 図7は、メモリプール配設処理のシーケンスを示す図である。 図8は、メモリプール配設処理を説明するための図である。 図9は、メモリプール減設処理のシーケンスを示す図である。 図10は、テーブル域管理テーブル及びキャッシュ域管理テーブルを示す図である。 図11は、獲得要求キャッシュ領域の決定処理フロー図である。 図12は、メモリプール配設減設の模式図である。
以下、図面を参照して実施の形態を詳細に説明する。図1は、コンピュータシステムのブロック図である。ストレージ装置の一例であるディスクアレイ装置(RAID装置)は、ホストシステム(以下、単に「ホスト」とも称す。)2との接続制御を行うチャネルアダプタ(CA:Channel Adapter)10、装置全体の制御を行うコントローラモジュール(CM:Controller Module)30を備える。
各コントローラモジュール30は、ストレージ制御装置の一例であり、CPU31、ファームウェア32、及びメモリユニットの一例である大容量メモリ33を備える。CPU31は、オペレーティングシステム等に従って処理を実行し各種制御を行う。
また、ディスクアレイ装置1は、ドライブユニット70、及びコントローラモジュール30とドライブユニット70との接続制御を行うデバイスアダプタ(DA:Device Adapter)50を備える。
デバイスアダプタ50は、コントローラモジュール30とハードディスクユニット70との接続制御を行う。各デバイスアダプタ50は、チャネルアダプタ10と同様に、冗長構成を実現するために少なくとも2つの異なる経路を有している。ドライブユニット70は、1つあるいは複数のハードディスクドライブ(HDD)を備え、ホストから受信したデータを格納する。
なお、図1において、チャネルアダプタ10、コントローラモジュール30、デバイスアダプタ50、ドライブユニット70、及びホスト2は、それぞれ複数図示しているが、これらの数はそれぞれ任意である。
図2は、ディスクアレイ装置のファームウェア32の構成を示す図である。ファームウェア32は、基本機能をサービスするカーネル111、装置の保守作業を制御する保守制御レイヤ112、装置全体の状態を管理するシステム制御レイヤ113を備える。
また、ファームウェア32は、I/O処理の制御を行うI/O制御レイヤ114、及びキャッシュ域103を管理するキャッシュ域管理レイヤ115、さらにテーブル域102を管理するテーブル域管理レイヤ116などを備える。CPU31は、ファームウェア32のプログラムを実行することで、メモリ制御部として動作することができる。
大容量メモリ33は、ハードディスクよりも高速にアクセス可能な半導体メモリ等で構成される。大容量メモリ33のメモリ領域は、前述したように、システム域101、テーブル域102、キャッシュ域103の3種の領域に区画され、これを単位として管理される。
システム域101は、カーネルが管理するデータを格納する領域であり、カーネル111により管理される。キャッシュ域103は、キャッシュメモリとしてI/Oデータを一時保存する領域であり、キャッシュ域管理レイヤ115により管理される。
テーブル域102は、装置の管理/制御を行うために必要な管理情報や制御情報を格納する領域であり、テーブル域管理レイヤ116により管理される。テーブル域102の各メモリプールには、例えば保守制御レイヤ112、システム制御レイヤ113、及びI/O制御レイヤ114等がそれぞれ処理を実行するために一時的に利用する情報(例えば、装置を制御するための各種設定情報、作業用データなど)が格納される。
また、大容量メモリ33におけるテーブル域102及びキャッシュ域103は、ディスクアレイ装置1の稼働中であっても、電源をオン/オフすることなく、それら領域(領域サイズ)を変更することが可能になっている。
テーブル域102内の使用していない領域を解放してキャッシュ域103として設定することが可能であり、逆にキャッシュ域103内の領域をテーブル域102として設定することが可能である。このメモリ領域の制御は、キャッシュ域管理レイヤ115及びテーブル域管理レイヤ116により実現される。
図3は、コントローラモジュールの機能ブロック図である。ディスクアレイ装置1は、複数のコントローラモジュール30を備えており、これら複数のコントローラモジュール30は互いに通信可能に構成されている。
また、複数のコントローラモジュール30のうち、これらコントローラモジュール30を管理する1つのコントローラモジュール30を「マスターコントローラモジュール(マスターCM)」と称し、マスターCMの管理を受けるその他のコントローラモジュール30を「スレーブコントローラモジュール(スレーブCM)」と称す。
なお、図3においては、説明の便宜上、マスターCMが備える(マスターCMにて動作する)機能とスレーブCMが備える(スレーブCMにて動作する)機能とをそれぞれ分けて図示しているが、マスターCMとスレーブCMとは交換可能となっており、コントローラモジュール30はマスターCMであるかスレーブCMであるかにかかわらず、図3に示す機能を備えている。
図3において、要求元レイヤ201は、カーネル111、キャッシュ域管理レイヤ115、及びテーブル域管理レイヤ116を除く、ファームウェア32においてテーブル域102を使用する任意のレイヤである。要求元レイヤ201は、パワーオン(Power ON)時メモリ割当要求送信部202とメモリプール配設減設要求送信部203とを有する。
パワーオン時メモリ割当要求送信部202は、パワーオン時に自らが必要なテーブル域102のメモリ容量を申請するメモリ割当申請をマスターCM204のテーブル域管理レイヤ116に送信する。
また、メモリプール配設減設要求送信部203は、装置の稼働中にメモリプールの配置もしくは減設を要求するメモリ配設減設要求を、マスターCM204のテーブル域管理レイヤ116に送信する。
テーブル域管理レイヤ116は、パワーオン(Power ON)時メモリ割当要求受信部206、パワーオン時メモリ割当処理部207、テーブル域管理テーブル管理部208、メモリ獲得状態応答部209、メモリプール配設減設要求受信部210、メモリプール配設減設要求送信部211、及び他CMテーブル域管理レイヤ同期処理部212を有する。
パワーオン時メモリ割当要求受信部206は、要求元レイヤ201から送信されたメモリ割当申請を受信する。パワーオン時メモリ割当要求受信部206は、受信したメモリ割当申請に基づいて、メモリ割当要求をパワーオン時メモリ割当処理部207に出力するとともに、他CM同期要求を他CMテーブル域管理レイヤ同期処理部212に出力する。ここで、他CM同期要求は、マスターCM204とスレーブCM219とのテーブル域102を同期させるためのものである。
パワーオン時メモリ割当処理部207は、入力されるメモリ割当要求に基づいてテーブル域102に係るメモリ割当を行い、メモリ割当の結果をテーブル域管理テーブル管理部208に出力する。テーブル域管理テーブル管理部208は、メモリ割当の結果を、テーブル域102に係るテーブル域管理テーブルに反映させる。
メモリ獲得状態応答部209は、パワーオン時メモリ割当要求送信部202からのメモリ獲得状態確認を受け、その応答としてメモリ獲得状態応答を返す。このとき、メモリ獲得状態応答部209は、メモリ獲得状態をテーブル域管理テーブル管理部208に問い合わせ、得られた結果を応答として返す。
メモリプール配設減設要求受信部210は、要求元レイヤ201から送信されたメモリプール配設減設要求を受信する。メモリプール配設減設要求受信部210は、受信したメモリプール配設減設要求に基づいて、メモリ割当要求をメモリプール配設減設要求送信部211に出力するとともに、他CM同期要求を他CMテーブル域管理レイヤ同期処理部212に出力する。
メモリプール配設減設要求送信部211は、入力されるメモリ割当要求を基に、キャッシュ域管理レイヤ115にメモリ獲得解放要求を送信する。そして、メモリプール配設減設要求送信部211は、キャッシュ域管理レイヤ115に対してメモリ割当状態の確認を行い、メモリ割当の結果をテーブル域管理テーブル管理部208に出力するとともに、メモリプール配設減設要求受信部210を介してメモリ割当応答を要求元レイヤ201に出力する。
他CMテーブル域管理レイヤ同期処理部212は、入力される他CM同期要求をスレーブCM219の他CMテーブル域管理レイヤ同期処理部212に送信する。
キャッシュ域管理レイヤ115は、テーブル域管理レイヤ要求受信部214、キャッシュ域管理テーブル管理部215、及びダーティ(Dirty)データ書き出し要求送信部216を有する。
テーブル域管理レイヤ要求受信部214は、テーブル域管理レイヤ116内のメモリプール配設減設要求送信部211からのメモリ獲得解放要求を受信して、受信したメモリ獲得解放要求に基づいてメモリ割当を行い、メモリ割当の結果をキャッシュ域管理テーブル管理部215に出力する。
キャッシュ域管理テーブル管理部215は、メモリ割当の結果を、キャッシュ域103に係るキャッシュ域管理テーブルに反映させる。また、テーブル域管理レイヤ要求受信部214は、メモリ割当の結果に基づいてその領域に係るダーティデータ書き出し要求を、ダーティデータ書き出し要求送信部216を介してI/O制御レイヤ114に出力する。
I/O制御レイヤ114のダーティ(Dirty)データ書き出し要求受信部218は、キャッシュ域管理レイヤ213からのダーティデータ書き出し要求を受信する。これにより、ダーティデータ書き出し要求により指定される領域に格納され、かつHDDに未書き込みのダーティデータが優先的にハードディスクドライブへ書き出される。
スレーブCM219の他CMテーブル域管理レイヤ同期処理部220は、マスターCM204からの他CM同期要求を受信し、受信した他CM同期要求に基づいてマスターCM204と同様のメモリ割当を実行するように各機能部に指示する。
図4は、テーブル域の配置を説明するための模式図である。図4に示すように、大容量メモリ33において、システム領域101に、システム域101を管理するためのシステム域管理テーブル101t、テーブル域102を管理するためのテーブル域管理情報を登録するテーブル域管理テーブル102t、キャッシュ域103を管理するためのキャッシュ域管理情報を登録するキャッシュ域管理テーブル103tが配置されている。
パワーオン時におけるメモリプールの割り当て処理について説明する。このパワーオン時、図4に示すように、テーブル域102の固定配置区画102xのメモリ領域102a〜102cに利用可能性が高い必要最小限のメモリプールA〜Cが順に割り当てられる。
また、メモリプールD〜Eを将来配置する為のメモリ領域として、テーブル域102の動的配置区画102yのメモリ領域102d〜102eが割り当てられる。なお、この動的配置区画102yのメモリ領域102d〜102eは、メモリプール配設要求に応じて、メモリプールD〜E以外のメモリプールも配置することができる。このように、使用頻度や使用形態に対応して2つの区画を利用することで、効率的な使用を行う事ができる。
本実施形態におけるディスクアレイ装置1は、パワーオン時にテーブル域102のメモリプール102a〜102eを割り当てるために、各レイヤからメモリ割当申請を行うためのインタフェースをテーブル域管理レイヤ116に設けている。
また、大容量メモリ33におけるシステム域101の終了位置、つまりテーブル域102の開始位置(先頭アドレス)から、各レイヤからのメモリ割当申請に基づいてテーブル域102のメモリ領域を割り当てる機能が搭載されている。さらに、テーブル域102の固定配置区画102xのメモリ領域102a〜102cに順次メモリプールA〜Cとしてメモリ領域を割り当てる機能を搭載している。
(パワーオン時)
図5はパワーオン時のメモリプール割当処理のシーケンスを示す図であり、図6はパワーオン時のメモリプール割当処理を説明するための図である。本実施の形態では、使用可能性が高いメモリプールA〜Eに対して割り当てを行う。
ディスクアレイ装置1がパワーオンされると、テーブル域102としてメモリが必要な各要求元レイヤ201がテーブル域管理レイヤ116に対してメモリプール割当申請S101を行う。
具体的には、要求元レイヤ(1)がメモリプールA〜Cの割り当て申請を行い(処理P101)、メモリプールA〜Cに対応して固定配置区画102xのメモリ領域102a〜102cを順次割り当てる。要求元レイヤ(2)がメモリプールD、Eの割り当て申請を行い(処理P102)、メモリプールD、Eに対応して動的配置区画102yのメモリ領域102d〜102eを割り当てる。
この動的配置区画102yのメモリ領域102d〜102eは、メモリプールD、Eや他のメモリプールを任意の位置に配置できるように、動的配置区画102yのメモリ領域102d〜102eに対応するメモリ領域の割り当てが行われる。なお、本実施の形態の動的配置区画102yは、2つのメモリ領域102d〜102eを例として示しているが、動的配置区画は、装置の利用状況に応じて適宜数量やメモリ容量を設定可能である。
ここで、メモリプールA〜Eは、パワーオン時はメモリ領域の割り当てを決定するのみで、稼働中にメモリプール配設要求を受信した段階で、実際の配置が行われる。従って、このメモリプールA〜E用の割り当て領域は、メモリプール配設要求が来るまではキャッシュ域として利用可能である。
なお、メモリプールA〜Cの配置要求によりメモリプールA〜Cが固定配置区画102xに実際に配置されると、メモリプールA〜Cはそのメモリ領域に固定配置(常設)され、キャッシュ域のメモリ領域としては利用することができない。つまり、固定配置区画102xは、メモリプールが配置された後はメモリプールの減設は不可となる為、メモリ領域102a〜102cがキャッシュ域として解放されることはない。
これに対して、メモリプールD、Eが配置される動的配置区画102yは、メモリプールD、Eが配置された後に不要となれば、メモリプールの減設が可能である。従って、メモリ領域102d〜102eは、メモリプールの減設により、キャッシュ域として解放され、再びキャッシュ域のメモリ領域として利用することができる。
また、搭載される大容量メモリ33の容量に応じて各要求元レイヤ201が必要なメモリプールA〜Eのメモリ容量を記憶したテーブルを予め準備しておく。各要求元レイヤ201によるメモリ割当申請S101は、起動時にこのテーブルを参照し、要求するメモリ容量として装置の状態に応じた適切なサイズを取得して行う。
なお、起動時に装置の状態(大容量メモリ33の容量等)を検出し、要求する適切なメモリ容量を自動計算により算出して行うようにしても良い。また、メモリプールA〜Eのメモリ容量を記憶したテーブルは、ユーザが予め登録してファームウェア32の一部として含ませるようにしても良い。さらに、このテーブルをテーブル管理レイヤ116に設けてオフライン状態で要求サイズを予め書き込んでおくようにしても良い。
次に、テーブル域管理レイヤ116は、各要求元レイヤ201からのメモリプール割当申請に基づいて、他CM同期要求(他CMに対する割当要求)S102を他CM219のテーブル管理レイヤに送信する(処理P103)。また、テーブル域管理レイヤ116は、各要求元レイヤ201からのメモリプール割当申請に基づきテーブル域の割り当てを行う(処理P104)。
このテーブル域の割り当ては、テーブル域管理レイヤ116からの他CM同期要求S102を基に他CM219でも同期して行われる(処理P105)。すなわち、このテーブル域のメモリプールA〜Eの割り当て(処理P104、P105)は、ディスクアレイ装置1のすべてのコントローラモジュールにて同期して行われる。
他CM219は、テーブル域管理レイヤ116からの他CM同期要求S102に基づくテーブル域のメモリプールA〜Eの割り当てが完了すると、その旨を示す割当完了応答をテーブル域管理レイヤ116に送信する(処理P106)。
各要求元レイヤ201からのメモリプールA〜Eの割当申請により要求されたテーブル域102のメモリプールA〜Eの割り当てが終了した時点で、パワーオン時のテーブル域のメモリプールの割り当て処理を終了する。
このようにして、テーブル域管理レイヤ116は、テーブル域102の開始位置(システム域101の終了位置)からメモリ領域をテーブル域102の固定配置区画102xのメモリ領域102a〜102c及び動的配置区画102yのメモリ領域102d〜102eとして割り当て、メモリ割り当ての終了位置がテーブル域102の終了位置であるとともにキャッシュ域103の先頭位置になる。
テーブル域管理レイヤ116によるメモリ割り当てが完了した後、各要求元レイヤ201は、テーブル域管理レイヤ116に申請したテーブル域102のメモリプールA〜Eの割り当て領域の確認(メモリ獲得状態確認)S103を行う(処理P107、P109)。
そして、テーブル域管理レイヤ116は、各要求元レイヤ201からの申請に従って正常にメモリプールA〜Eの割り当てが完了していれば、要求元レイヤに対して割り当てた領域(アドレス)の応答(メモリ獲得状態応答)S104を行う(処理P108、P110)。
以降、要求元レイヤ201は、応答S104により通知された固定配置区画102xのメモリ領域102a〜102cの各アドレスが、自らに割り当てられたメモリプールA〜Cであると認識して、メモリ領域102a〜102cをストレージ装置の管理/制御情報用領域として使用する。
また、要求元レイヤ201は、応答S104により通知された動的配置区画102yのメモリ領域102d〜102eのアドレスが、メモリプールD、E等が配置可能な領域であると認識して、メモリ領域102d〜102eをストレージ装置の管理/制御情報用領域として使用する。
(装置稼働中)
次に、装置稼働中におけるテーブル域102及びメモリプールの割り当て処理について説明する。ディスクアレイ装置1の稼働中に、所定の要求元レイヤ201からのメモリプール割当要求に基づいて、キャッシュ域103として利用されている動的配置区画102yのメモリ領域102d〜102eのいずれかをメモリプールとして割り当てる。
また、本実施の形態の動的配置区画102yは2つのメモリ領域102d〜102eしか確保していない為、メモリ容量が不足した場合にはメモリプールの増設を行うことができる。その為に、キャッシュ域管理レイヤ115からのメモリ獲得/解放完了に応じて、その該当メモリ領域をテーブル域102として管理対象又は管理対象外にすることができる。
そこで、キャッシュ域管理レイヤ115は、テーブル域管理レイヤ116からのメモリ獲得/解放要求に応じて該当メモリ領域をキャッシュ域103として管理対象又は管理対象外にする機能を搭載している。
さらに、キャッシュ域管理レイヤ115は、テーブル域102への割当予定領域に、ダーティデータがある場合には、I/O制御レイヤ114に優先的なHDDへの書き出し制御を依頼する機能も搭載している。ダーティデータは、HDDへの書き込みタイミングを待っていて書き込みを行っていない状態の書込み待ちデータである。
まず、装置稼働中に活性で動的配置区画にメモリプールEを割り当てるメモリプール配設処理について説明する。図7はメモリプール配設処理のシーケンスを示す図であり、図8はメモリプール配設処理を説明するための図である。
まず、ディスクアレイ装置1の稼働中に、メモリプールEとしてメモリを使用したい要求元レイヤ201は、メモリプール配設依頼S201をテーブル域管理レイヤ116に要求する(処理P201)。これを受けて、テーブル域管理レイヤ116は、キャッシュ域管理レイヤ115及び他CM(スレーブCM)219のテーブル域管理レイヤに対してキャッシュ状態獲得要求を送信する(処理P202、P203)。
キャッシュ状態獲得要求を受けたキャッシュ域管理レイヤ115及び他CM(スレーブCM)219は、キャッシュ状態の確認を実施する(処理P204、P205)。キャッシュ域管理レイヤ115及び他CM(スレーブCM)219は、キャッシュ状態獲得応答をテーブル域管理レイヤ116に送信する(処理P206、P207)。
テーブル域管理レイヤ116は、キャッシュ状態を集計し(処理P208)、動的配置区画102yのメモリ領域102d〜102eから獲得要求キャッシュ領域を決定する(処理P209)。なお、動的配置区画102yのメモリ領域102d〜102eが既に使用中であれば、他のキャシュ領域をキャッシュ状態の集計結果を利用して決定する。具体的な獲得要求キャッシュ領域の決定方法は後述する。
テーブル域管理レイヤ116は、メモリ獲得要求をキャッシュ域管理レイヤ115及び他CM(スレーブCM)219のテーブル域管理レイヤに送信する(処理P210、P211)。
キャッシュ域管理レイヤ115及び他CM(スレーブCM)219は、要求された容量のメモリ領域を獲得し、メモリプールEに割り当てるメモリ割当を実施する(処理P212、P213)。キャッシュ域管理レイヤ115は、キャッシュ域103のうち要求されたメモリ容量分をキャッシュ域管理テーブル102tに管理対象外として設定する。
また、この処理に同期して、他CM(スレーブCM)219は、テーブル域管理レイヤ116からの他CM同期要求S202に基づいて、自らのキャッシュ域103のうち要求されたメモリ容量分を自らのキャッシュ域管理テーブル102tに管理対象外として設定する。
そして、テーブル域管理レイヤ116に対して、キャッシュ域管理レイヤ115がメモリ獲得応答を送信し(処理P214)、他CM219が割当準備完了応答を送信する(処理P215)。
これにより、メモリプールEの割当予定領域は、これ以降、キャッシュ域103としては使用されない。また、割当予定領域にダーティデータがある場合には、キャッシュ域管理レイヤ115が、I/O制御レイヤ114に優先的にHDDへの書き出しを行うようダーティデータの書き出し要求S203を行う。これにより、割当予定領域にあるダーティデータが、HDDに書き出される(処理P216、P217)。
そして、テーブル域管理レイヤ116は、キャッシュ域管理レイヤ115及び他CM219に対してメモリの獲得状況の確認要求S204を行う(処理P218、P219)。キャッシュ域管理レイヤ115は、この確認要求に対して割当予定領域にダーティデータが残っている場合には、メモリ使用中応答S204を行う。これにより、キャッシュ域管理レイヤ115、他CM219は、ダーティデータのHDDへの書き出しを行う(処理P220、P221)。
キャッシュ域管理レイヤ115、他CM219は、割当予定領域が全て空になっている、もしくはダーティデータのHDDへの書き出しが完了していれば、テーブル域管理レイヤ116にメモリ獲得確認応答を送信する(処理P222、P223)。テーブル域管理レイヤ116は、メモリ獲得確認応答を受けると、他CM219へメモリプール割当要求を送信する(処理P224)。
テーブル域管理レイヤ116、他CM219のテーブル域管理レイヤは、割当予定領域をメモリプールEとして使用するために管理対象として各テーブル域管理テーブル102tにメモリプール管理設定を行う(処理P225、P226)。他CM219のテーブル域管理レイヤは、メモリプール管理設定が完了すると、メモリプール管理設定完了応答をテーブル域管理レイヤ116に送信する(処理P227)。
テーブル域管理レイヤ116は、メモリプール管理設定が完了すると、要求元レイヤ201に対してメモリプール獲得確認応答S205を返す(処理P228)。これにより要求元レイヤ201は、要求したサイズのメモリを、装置の管理/制御情報を格納するためのメモリプールEとして使用可能となる。
このように、配設要求されたメモリプールEは、例えば、動的配置区画102yのメモリ領域102eではなく、メモリ領域102dに配置することができる。従って、テーブル域102内で、メモリプールEの先頭を詰めることができ、効率的な配置を実現できる。また、メモリ領域102eは次の配設要求が来るまで、キャッシュ域として利用することができる。
また、テーブル域管理レイヤ116は、メモリプールEを解放することで、動的配置区画102yのメモリ領域102dは未使用になる為、他のメモリプールの配設要求が来たら他のメモリプールを再配置することができる。
次に、装置稼働中に活性でメモリプールEを解放してキャッシュ域103に割り当てるメモリプール減設処理について説明する。図9はメモリプール減設処理のシーケンスを示す図である。
まず、ディスクアレイ装置1の稼働中に、メモリプールEとして獲得したメモリ領域を解放したい要求元レイヤ201は、テーブル域管理レイヤ116にメモリプールEの減設依頼を要求する(処理P301)。その要求を受けて、テーブル域管理レイヤ116は、対象メモリプールEの解放要求をキャッシュ域管理レイヤ115及び他CM(スレーブCM)219のテーブル域管理レイヤに対して要求する(処理P302、P303)。
メモリプールEの解放要求を受けたキャッシュ域管理レイヤ115は、解放要求されたメモリ領域をキャッシュ域103として使用するためにキャッシュ域管理テーブル103tに管理設定し、解放を実施する(処理P304)。また、この処理に同期して、他CM(スレーブCM)219のキャッシュ域管理レイヤは解放要求されたメモリ領域を自らのキャッシュ域管理テーブル103tに管理設定し、解放を実施する(処理P305)。
キャッシュ域管理レイヤ115は、解放要求されたメモリ領域を管理対象に設定すると、テーブル域管理レイヤ116にメモリプールEの解放確認を応答する(処理P306)。そして、テーブル域管理レイヤ116、他CM219のテーブル域管理レイヤは、該当メモリプールEをテーブル域管理対象外としてテーブル域管理テーブル102tに設定する(処理P307、P308)。
他CM219のテーブル域管理レイヤは、テーブル域管理レイヤ116にメモリプールEの解放完了応答を送信する(処理P309)。そして、テーブル域管理レイヤ116は、要求元レイヤ201に対してメモリプールEの減設完了応答を返す(処理P310)。これにより、メモリプールEの解放がなされたメモリ領域をキャッシュ域103として使用可能となる。
図10(A)はテーブル域管理テーブルの一例を示し、図10(B)はキャッシュ域管理テーブルの一例を示す。図10(A)に示すように、テーブル域管理テーブル102tには、テーブル域管理情報として各メモリプールの割り当て情報が登録されている。例として、メモリプール名、メモリプールのID、配置情報、メモリユニット上の位置情報であるアドレス、及びサイズが登録されている。
配置情報には、固定配置区画に配置されるものに固定と登録され、動的配置区画に配置されるものに可変と登録される。具体的には、メモリプールA〜Cは配置情報に固定と設定されており、それぞれに対応する指定領域Aaaaa、Bbbbb、Cccccに配置される。また、メモリプールD〜Fは配置情報に可変と設定されおり、任意の領域、例えば、図10(A)に示すように、Ggggg、Ddddd、Eeeeeにそれぞれ配置される。
なお、キャッシュ域103内に分散してテーブル域102のメモリプールを設けることができる。その為、メモリプールDは新たにキャッシュ域103から獲得されたアドレスGggggに配置されている。
図10(B)に示すように、キャッシュ域管理テーブル103tには、ピンドデータの有無、ダーティデータの量、最新アクセス状況等の利用情報が登録されている。このキャッシュ域管理テーブル103tを利用して、テーブル域管理レイヤ116はキャッシュ状態を集計する。
ピンドデータの有無の欄には、ピンドデータが有る場合は有、無い場合は無の情報が登録される。ダーティデータ量の欄には、バイト数が登録される。なお、キャッシュ域管理テーブル103tには、図示はしないが、ダーティデータの位置の情報も登録することができる。
また、最新アクセス状況は、最も最近アクセスされた日時の履歴情報が登録される。従って、この最新アクセス状況を利用して、ダーティデータ量が少ないキャッシュ域のメモリ領域の中で、その領域が最も最近アクセスされたものであるか、二番目にアクセスされたものであるか、一番古いアクセス履歴を有するものであるか等を認識することができる。
図11は、獲得要求キャッシュ領域の決定処理フロー図である。テーブル域管理レイヤ116は、キャッシュ状態確認要求をキャッシュ域管理レイヤ115及び他CMに送信し、キャッシュ域管理テーブル103tを確認させる。そして、キャッシュ域管理レイヤ115及び他CMは、ピンドデータの有無、ダーティデータの量、アクセス状況等の情報を取得し、テーブル域管理レイヤ116に送信する。
そして、テーブル域管理レイヤ116は、全CMのキャッシュ状態の取得を完了する(工程S301)と、未獲得キャッシュ領域ループを開始する(工程S302)。テーブル域管理レイヤ116は、全CMに共通に獲得した獲得メモリ領域にピンドデータ(Pinned Data)がある場合(工程S303、Yes)、獲得不可の為、該当領域を獲得メモリ領域から除外する(工程S304)。従って、ピンドデータがあるキャッシュ域のメモリ領域を選定対象外とすることで、ピンドデータを保護してキャッシュメモリとしての機能を維持することができる。
テーブル域管理レイヤ116は、獲得メモリ領域にピンドデータ(Pinned Data)がなければ(工程S303、No)、獲得メモリ領域のダーティデータ(Dirty Data)の量の大小比較を行う(工程S305)。
テーブル域管理レイヤ116は、キャッシュ域管理テーブル103tを利用して、獲得メモリ領域の最新アクセス状況(使用状況)を確認し、直近のアクセスがあるか否かを確認する(工程S306)。そして、テーブル域管理レイヤ116は、未獲得キャッシュ領域ループを終了する(工程S307)。
テーブル域管理レイヤ116は、ダーティデータの量が小さい領域を選別し(工程S308)、直近のアクセスがない獲得メモリ領域を選別する(工程S309)。テーブル域管理レイヤ116は、直近のアクセスがなくダーティデータの量が最も小さいメモリ領域を獲得対象のキャッシュ領域として決定する(工程S310)。
つまり、最も最近アクセスされたものよりも前にアクセスされたキャッシュ域のメモリ領域の中で、ダーティデータ量が最も少ないキャッシュ域のメモリ領域を選定する。従って、最も最近アクセスされたキャッシュ域のメモリ領域を選定対象外とすることで、キャッシュメモリとしてのアクセス性能の低下を防止することができる。
そして、テーブル域管理レイヤ116は、メモリ獲得処理を開始(工程311)し、全CMに対してメモリ獲得要求を送信する。従って、HDDへの書き出し時間が獲得条件を満足するものの中で、最も短いキャッシュ領域を選定することができ、メモリプールの獲得時間を短縮することができる。
また、この獲得要求キャッシュ領域の決定手法は、動的配置区画からメモリ領域を決定する際や、キャッシュ域103からメモリ領域を新規に獲得してメモリプールを増設する際に利用することができる。
なお、獲得条件として、ピンドデータの有無、使用状況、ダーティデータ量を例として挙げたが、その他の条件をさらに含めることもできる。
図12(A)、(B)は、メモリプール配設減設の模式図である。図12(A)において、固定配置区画102xのメモリ領域102a〜102cはメモリプールA〜C用に割り当てられている。動的配置区画102yのメモリ領域102d〜102eは、動的メモリプール用に割り当てられている。
メモリ領域102a、102cはキャッシュ域103から獲得されメモリプールA、Cが配置されている。メモリプールB用のメモリ領域102bはメモリプールBが配置されておらず、未使用であるがキャッシュ域103から獲得されている。
動的配置区画102yのメモリ領域102d〜102eは、キャッシュ域103から獲得されメモリプールE、Fが配置されている。従って、使用メモリ容量Aは5つのメモリ領域分の容量となる。
図12(B)において、固定配置区画102xのメモリ領域102a〜102cはメモリプールA〜C用に割り当てられている。動的配置区画102yのメモリ領域102d〜102eは、動的メモリプール用に割り当てられている。メモリ領域102a、102cはキャッシュ域103から獲得されメモリプールA〜Cが配置されている。
動的配置区画102yのメモリ領域102dは、キャッシュ域103から獲得されメモリプールEが配置されている。テーブル域管理レイヤ116は、図12(A)で示したメモリプールFを解放することで、動的配置区画102yのメモリ領域102eは未使用になる。従って、使用メモリ容量Bは4つのメモリ領域分の容量となり、メモリ領域102eは未使用の為、キャッシュ域103として有効利用される。
その後、テーブル域管理レイヤ116は、他のメモリプールの配設要求が来たら他のメモリプールをメモリ領域102eに再配置することができる。
以上のように、本実施形態によるディスクアレイ装置1によれば、必要最低限のメモリプールを配置するための情報記憶域(テーブル域)を割り当てておき、装置稼働中に、メモリプールの配設要求に応じて、この情報記憶域を効率的に割り当て、キャッシュ域103から短時間で効率的に獲得することができる。その為、不必要に大きな情報記憶域の割り当てや確保をする必要が無くなる。
従って、メモリユニットの限られたメモリ容量の中で、キャッシュ域103をできるだけ大きく確保することができる。つまり、搭載される大容量メモリ33を装置の状態に応じて最大限にキャッシュメモリとして使用できるようになり、装置の性能を向上させることができる。
このメモリプール配設減設処理は、装置の状態に依存せず稼働中に実施可能であるので、社会システムとして構成されることが多いディスクアレイ装置において、ノンストップ運用が実現でき、高信頼性及び高可用性を保つとともに柔軟な装置運用が可能となる。
本発明は上記実施の形態に限定されるものではない。矛盾のない限りにおいて、複数の実施の形態を組み合わせても構わない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
1 ディスクアレイ装置
2 ホスト
10 チャネルアダプタ
30 コントローラモジュール
31 CPU
32 ファームウェア
33 大容量メモリ
50 デバイスアダプタ
70 ドライブユニット
101 システム域
102 テーブル域
102t テーブル域管理テーブル
102x 固定配置区画
102y 動的配置区画
103 キャッシュ域
103t キャッシュ域管理テーブル
114 I/O制御レイヤ
115 キャッシュ域管理レイヤ
116 テーブル域管理レイヤ
201 要求元レイヤ
204 マスターCM
219 スレーブCM

Claims (7)

  1. ホストシステムから受信したデータをドライブユニットに格納するストレージ装置において、
    前記ドライブユニットから読み出したデータ及び前記ドライブユニットに書き込むデータを一時的に格納するキャッシュ域と、前記ストレージ装置の内部処理用の情報を格納するためのメモリプールが割り当てられる情報記憶域が区画されるメモリユニットと、
    前記メモリプールの前記メモリユニット上の位置情報を含む情報記憶域管理情報を登録する情報記憶域管理テーブルと、
    前記キャッシュ域の使用状況を含むキャッシュ域管理情報を登録するキャッシュ域管理テーブルと、
    前記ストレージ装置の稼働中に前記メモリプールを前記メモリユニットに配置する際に、前記キャッシュ域管理テーブルを参照してドライブユニットへの書込み待ち状態である書込み待ちデータの量が最も少ない前記キャッシュ域のメモリ領域を獲得し、獲得したメモリ領域に前記メモリプールを配置するとともに、配置されたメモリプールを前記情報記憶域管理テーブルに設定するメモリ制御部と、
    を備えてなることを特徴とするストレージ装置。
  2. 前記メモリ制御部は、前記ストレージ装置の稼働中に獲得した前記メモリプールを解放し、他のメモリプールを再配置するメモリプールの動的配置を実行することを特徴とする請求項1に記載のストレージ装置。
  3. 前記メモリ制御部は、前記情報記憶域の全メモリ領域を第1の区画と第2の区画に分けて管理しており、
    前記第1の区画は前記メモリプールが固定的に配置される固定配置区画であり、前記第2の区画は前記メモリプールの動的配置が実行される動的配置区画であることを特徴とする請求項2に記載のストレージ装置。
  4. 獲得した前記メモリ領域は、ドライブユニットへの書込みが不可の為に格納されている書込み不可データを含まないことを特徴とする請求項1乃至請求項3のいずれか1項に記載のストレージ装置。
  5. 獲得した前記メモリ領域は、最も最近アクセスされたものよりも前にアクセスされた前記キャッシュ域のメモリ領域の中で、ドライブユニットへの書込み待ち状態である書込み待ちデータの量が最も少ない前記キャッシュ域のメモリ領域であることを特徴とする請求項1乃至請求項4のいずれか1項に記載のストレージ装置。
  6. 前記キャッシュ域管理テーブルは、前記メモリ領域における書込み不可データの位置、書込み待ちデータの位置及び書込み待ちデータの量、使用状況の少なくとも1つが登録されていることを特徴とする請求項2乃至請求項5のいずれか1項に記載のストレージ装置。
  7. ホストシステムから受信したデータをドライブユニットに格納するストレージ装置の内部制御に用いられるストレージ制御装置において、
    前記ドライブユニットから読み出したデータ及び前記ドライブユニットに書き込むデータを一時的に格納するキャッシュ域と、前記ストレージ装置の内部処理用の情報を格納するためのメモリプールが割り当てられる情報記憶域が区画されるメモリユニットと、
    前記メモリプールの前記メモリユニット上の位置情報を含む情報記憶域管理情報を登録する情報記憶域管理テーブルと、
    前記キャッシュ域の使用状況を含むキャッシュ域管理情報を登録するキャッシュ域管理テーブルと、
    前記ストレージ装置の稼働中に前記メモリプールを前記メモリユニットに配置する際に、前記キャッシュ域管理テーブルを参照してドライブユニットへの書込み待ち状態である書込み待ちデータの量が最も少ない前記キャッシュ域のメモリ領域を獲得し、獲得したメモリ領域に前記メモリプールを配置するとともに、配置されたメモリプールを前記情報記憶域管理テーブルに設定するメモリ制御部と、
    を備えてなることを特徴とするストレージ制御装置。
JP2011071115A 2011-03-28 2011-03-28 ストレージ装置及びストレージ制御装置 Ceased JP2012203881A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011071115A JP2012203881A (ja) 2011-03-28 2011-03-28 ストレージ装置及びストレージ制御装置
US13/357,926 US20120254531A1 (en) 2011-03-28 2012-01-25 Storage apparatus and storage control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011071115A JP2012203881A (ja) 2011-03-28 2011-03-28 ストレージ装置及びストレージ制御装置

Publications (1)

Publication Number Publication Date
JP2012203881A true JP2012203881A (ja) 2012-10-22

Family

ID=46928868

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011071115A Ceased JP2012203881A (ja) 2011-03-28 2011-03-28 ストレージ装置及びストレージ制御装置

Country Status (2)

Country Link
US (1) US20120254531A1 (ja)
JP (1) JP2012203881A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021096714A (ja) * 2019-12-18 2021-06-24 富士通株式会社 ストレージ制御装置及び制御プログラム

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9754560B2 (en) * 2012-08-20 2017-09-05 Open Invention Network, Llc Pooling and tiling data images from memory to draw windows on a display device
US9256539B2 (en) 2013-03-07 2016-02-09 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Sharing cache in a computing system
US11036405B2 (en) * 2018-09-07 2021-06-15 Vmware, Inc. Runtime information transfer between kernel modules

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0895861A (ja) * 1994-09-22 1996-04-12 Toshiba Corp キャッシュメモリを有する電子計算機
JP2003196152A (ja) * 2001-12-27 2003-07-11 Nec Corp メモリプール管理方式
JP2006107054A (ja) * 2004-10-04 2006-04-20 Fujitsu Ltd ディスクアレイ装置
JP2008192028A (ja) * 2007-02-07 2008-08-21 Hitachi Ltd ストレージ制御装置及びデータ管理方法
JP2010123130A (ja) * 2008-11-21 2010-06-03 Nvidia Corp 複数クラスデータキャッシュポリシー

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3308554B2 (ja) * 1991-02-20 2002-07-29 株式会社日立製作所 制御装置及び制御装置の制御方法
US5581736A (en) * 1994-07-18 1996-12-03 Microsoft Corporation Method and system for dynamically sharing RAM between virtual memory and disk cache
US6321303B1 (en) * 1999-03-18 2001-11-20 International Business Machines Corporation Dynamically modifying queued transactions in a cache memory system
US6904496B2 (en) * 2002-03-25 2005-06-07 Dell Products L.P. Computer system with improved write cache and method therefor
US20050132161A1 (en) * 2003-12-15 2005-06-16 Nokia Corporation Creation of virtual memory space in a memory
JP4147198B2 (ja) * 2004-03-23 2008-09-10 株式会社日立製作所 ストレージシステム
US7516291B2 (en) * 2005-11-21 2009-04-07 Red Hat, Inc. Cooperative mechanism for efficient application memory allocation
KR100755700B1 (ko) * 2005-12-27 2007-09-05 삼성전자주식회사 비휘발성 메모리가 캐쉬로 사용되는 저장 장치 및 그 관리방법
US8131927B2 (en) * 2007-11-30 2012-03-06 Hitachi, Ltd. Fast accessible compressed thin provisioning volume
US9639479B2 (en) * 2009-09-23 2017-05-02 Nvidia Corporation Instructions for managing a parallel cache hierarchy

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0895861A (ja) * 1994-09-22 1996-04-12 Toshiba Corp キャッシュメモリを有する電子計算機
JP2003196152A (ja) * 2001-12-27 2003-07-11 Nec Corp メモリプール管理方式
JP2006107054A (ja) * 2004-10-04 2006-04-20 Fujitsu Ltd ディスクアレイ装置
JP2008192028A (ja) * 2007-02-07 2008-08-21 Hitachi Ltd ストレージ制御装置及びデータ管理方法
JP2010123130A (ja) * 2008-11-21 2010-06-03 Nvidia Corp 複数クラスデータキャッシュポリシー

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021096714A (ja) * 2019-12-18 2021-06-24 富士通株式会社 ストレージ制御装置及び制御プログラム
JP7371483B2 (ja) 2019-12-18 2023-10-31 富士通株式会社 ストレージ制御装置及び制御プログラム

Also Published As

Publication number Publication date
US20120254531A1 (en) 2012-10-04

Similar Documents

Publication Publication Date Title
JP4933284B2 (ja) ストレージ装置及び負荷分散方法
JP5250869B2 (ja) ストレージシステム、論理記憶領域割り当て方法及び計算機システム
JP5309259B2 (ja) ストレージ装置及びその制御方法
WO2017022002A1 (ja) ストレージ装置、ストレージシステム、ストレージシステムの制御方法
JP4824374B2 (ja) ディスクの回転を制御するシステム
JP2008293245A (ja) フェイルオーバ方法、計算機システム、管理サーバ及び予備サーバの設定方法
JP4340616B2 (ja) ディスクアレイ装置
JP2008269441A (ja) ボリューム割り当て管理装置
US20130174175A1 (en) Resource allocation for a plurality of resources for a dual activity system
TWI512483B (zh) 應用於埠倍增器之多階層埠擴充功能
CN108196800A (zh) 存储系统
JP2006331158A (ja) ストレージシステム
JP2013246582A (ja) ストレージ装置およびストレージ装置の制御方法
JP2018032220A (ja) 記憶装置及びその制御方法
JP2012203881A (ja) ストレージ装置及びストレージ制御装置
US8667030B2 (en) Storage system and management method of file system using the storage system
JP6028415B2 (ja) 仮想サーバ環境のデータ移行制御装置、方法、システム
JP2009140147A (ja) ホストから論理ボリュームまでのアクセスパスの作成を支援する装置。
JP6019940B2 (ja) 情報処理装置、コピー制御プログラム、およびコピー制御方法
JP2011158948A (ja) ストレージ装置、ストレージ装置の制御方法及びストレージ装置の制御プログラム
JP4693589B2 (ja) 計算機システム、記憶領域割当方法及び管理計算機
JP2012252416A (ja) 記憶装置、データ制御方法、及びデータコントローラ
JP5355603B2 (ja) ディスクアレイ装置及び論理ボリュームアクセス方法
JP3614328B2 (ja) ミラーディスク制御装置
JP2006146661A (ja) レプリケーションシステム、方法、レプリカストレージ、およびプログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140909

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150310

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20150728