JP2012249464A - Ｄｃ−ｄｃコンバータ及びそれを用いた電子機器 - Google Patents

Abstract

【課題】フィードバック配線が開放されても、過剰な電圧が出力されるのを抑制することができるＤＣ−ＤＣコンバータを提供する。
【解決手段】ブートストラップ回路のスイッチング素子Ｔｒ２と反対側が接続されるブート配線ＰＢと、フィードバック配線ＰＦＢとの間にキャパシタＣｆｖが取り付けられているＤＣ−ＤＣコンバータＰｇ。
【選択図】図１

Description

本発明は、入力電圧を所定の電圧に変換する電源用ＤＣ−ＤＣコンバータに関するものである。

ブートストラップ型ＤＣ−ＤＣコンバータ回路は、例えば、特開２００９−９５２１４号公報、特開平１０−２１５５６８号公報及び特開平５−３０４７６８号公報等に示されているように、従来よく知られているものである。図６は従来のブートストラップ型ＤＣ−ＤＣコンバータモジュールのブロック図である。図６に示すように、ＤＣ−ＤＣコンバータモジュールＰｇはパッケージ化されており、入力電圧が印加される入力端子Ｓｉｎ（外部回路と接続される）と、ブートキャパシタを接続するブート端子ＳＢ（外部回路と接続されない）と、ブートキャパシタ及びコイルの接続端子Ｓｓｗ（外部回路と接続されない）と、出力端子Ｓｏｕｔ（外部回路と接続される）と、出力をモジュールに帰還させるフィードバック端子ＳＦＢ（外部回路と接続される）と、接地端子Ｓｇｎ（外部回路と接続される）とを備えている。

また、ＤＣ−ＤＣコンバータモジュールＰｇの内部には、第１スイッチング素子Ｔｒ１、第２スイッチング素子Ｔｒ２、内部定電圧電源Ｖｓ、ダイオードＤｉ、コンパレータＣｍ、ブートキャパシタＣＢ、コイルＬ及びドライブ回路Ｄｃを備えている。なお、第１スイッチング素子Ｔｒ１及び第２スイッチング素子Ｔｒ２は、ここではｎ型ＭＯＳＦＥＴであり、第２スイッチング素子Ｔｒ２はコイルＬと直列に接続されている。なお、ドライブ回路Ｄｃ、第２スイッチング素子Ｔｒ２、コンパレータＣｍ、ダイオードＤｉはＩＣ内に収納されている。また、ドライブ回路Ｄｃ及びコンパレータＣｍは制御手段として動作する。

また、ＤＣ−ＤＣコンバータモジュールＰｇの外部には、入力端子Ｓｉｎと接地配線とをつなぐ配線上に配置された入力側キャパシタＣｉｎと、出力端子Ｓｏｕｔと接地配線とをつなぐ配線上に配置された出力側キャパシタＣｏｕｔとを備えている。また、出力端子Ｓｏｕｔと接地配線とをつなぐ配線はもう１系統用意されており、その配線には、直列に接続された抵抗Ｒ１、Ｒ２が備えられている。入力側キャパシタＣｉｎ及び出力側キャパシタＣｏｕｔは入力電圧に重畳された高周波ノイズを除去するためのものである。また抵抗Ｒ１、Ｒ２は出力電圧を分圧するための抵抗であり、分圧された出力電圧は、フィードバック端子ＳＦＢに入力され、コンパレータＣｍの反転入力側に入力されている。

ブート端子ＳＢは内部定電圧電源Ｖｓに接続されたダイオードＤｉのカソード側と、ブートキャパシタＣＢの一方の端子と、ドライブ回路Ｄｃとが接続されている。また、接続端子Ｓｓｗには、ブートキャパシタＣＢの他方の端子と、コイルＬと、第１スイッチング素子Ｔｒ１のドレインと、第２スイッチング素子Ｔｒ２のソースとが接続されている。第１スイッチング素子Ｔｒ１のソースは接地端子Ｓｇｎに接続されており、第２スイッチング素子Ｔｒ２のドレインは入力端子Ｓｉｎとそれぞれ接続されている。

次に、ＤＣ−ＤＣコンバータモジュールＰｇの動作について説明する。ＤＣ−ＤＣコンバータモジュールＰｇでは、内部定電圧電源Ｖｓ、ダイオードＤｉ及びブートキャパシタＣＢでブートストラップ回路を構成している。ブートキャパシタＣＢは、第２スイッチング素子Ｔｒ２がオフの期間に内部定電圧電源Ｖｓによって充電される。ブートキャパシタＣＢは、第２スイッチング素子Ｔｒ２がオンの期間に放電する。これにより、第２スイッチング素子Ｔｒ２がオンの期間において、ブート端子ＳＢの電圧（ドライブ回路Ｄｃに入力される電圧）は入力電圧ＶｉｎにブートキャパシタＣＢの電圧を加えた電圧になる。

スイッチング素子Ｔｒ２は、ドライブ回路Ｄｃによって駆動されている。ドライブ回路Ｄｃは第２スイッチング素子Ｔｒ２が安定動作するのに必要な電圧を第２スイッチング素子Ｔｒ２に入力する回路である。

なお、スイッチング素子Ｔｒ２としてｐ型ＭＯＳＦＥＴを用いることで、このようなブートストラップ回路を省略することが可能である。しかしながら、ｐ型ＭＯＳＦＥＴはｎ型ＭＯＳＦＥＴに比べて高価であるとともに素子自体も大型であるので、小型の電子機器の電源回路では、ｐ型ＭＯＳＦＥＴよりもｎ型ＭＯＳＦＥＴとブートストラップ回路とを組み合わせたものが用いられている場合が多い。

そして、第１スイッチング素子Ｔｒ１と第２スイッチング素子Ｔｒ２と同期させてスイッチングさせることで、直流の入力は高周波変調されるとともに、コイルＬ及び出力側キャパシタＣｏｕｔで電圧降下及び平滑化される。以上のようにして、ＤＣ−ＤＣコンバータモジュールは入力直流電圧Ｖｉｎよりも低い出力直流電圧Ｖｏｕｔを得ることができる。そして、コイルＬからの出力電圧（出力側キャパシタＣｏｕｔで平滑化される前の出力電圧）は抵抗Ｒ１及び抵抗Ｒ２で分圧されフィードバック端子ＳＦＢに入力する。

フィードバック端子ＳＦＢに入力した電圧はコンパレータＣｍの反転入力側に入力されている。このコンパレータＣｍの非反転入力側には、基準電圧電源Ｖｒｅｆからの電圧が入力されている。コンパレータＣｍは、フィードバック端子ＳＦＢからの入力電圧値が基準電圧電源Ｖｒｅｆからの電圧値よりも小さいときはＨｉｇｈレベルの信号をドライブ回路Ｄｃに送出する。逆にフィードバック端子ＳＦＢからの入力電圧値が基準電圧電源Ｖｒｅｆからの電圧値よりも大きいときはＬｏｗレベルの信号をドライブ回路Ｄｃに送出する。

ドライブ回路Ｄｃは、コンパレータＣｍからの信号に基づいて、第１スイッチング素子Ｔｒ１と第２スイッチング素子Ｔｒ２とを制御することで、出力端子Ｓｏｕｔに基準電圧電源Ｖｒｅｆで決定される電圧値の電圧を出力することができる。なお、基準電圧電源Ｖｒｅｆは、固定の電圧値の電圧を出力することができるものであってもよいし、外部から変更可能な構成であってもよい。

ＤＣ−ＤＣコンバータモジュールでは、リードフレームにＩＣ、電子回路部品等の端子をはんだ付け、ワイヤボンディング等で接続している。なお、ＩＣはワイヤボンディングにて接続され、キャパシタ等の電子回路部品は端子を直接リードフレームにはんだ付けにて接続している。前記リードフレームは、電子部品同士を電気的に接続するためのものであり、意図しない静電容量（寄生容量）やインダクタンスが発生しないように、電子部品の配置場所や形状が設計される。

特開２００９−９５２１４号公報 特開平１０−２１５５６８号公報 特開平５−３０４７６８号公報

例えば、上述したようなＤＣ−ＤＣコンバータモジュールでは、フィードバック端子ＳＦＢとＩＣとが確実に接続されていない状態、すなわち、フィードバック端子ＳＦＢがオープンになっている状態で入力電圧を入力端子Ｓｉｎに入力させると、コンパレータＣｍが正確に動作できなくなり、第１スイッチング素子Ｔｒ１及び第２スイッチング素子Ｔｒ２が正確に制御されない。これにより、入力電圧とほぼ同じ電圧値の出力電圧が出力端子から出力されてしまう場合がある。

このように、降圧型のＤＣ−ＤＣコンバータモジュールで電圧を下げることができないと、出力端子Ｓｏｕｔに接続された電子機器（例えば、ＬＳＩ等）に予め決められた電圧以上の電圧が印加され、前記電子機器が破損してしまう場合がある。なお、このような状態をオープン不良という。また、フィードバック端子ＳＦＢと外部回路とが確実に接続されていない場合も同様のオープン不良が発生する。

このようなオープン不良は、ＩＣとリードフレームとの接続の際のはんだ付け、ワイヤボンディングが不十分であり、ＩＣの端子とリードフレームとが接続されていないとき発生するものである。しかしながら、目視による確認の場合、ＩＣの端子とリードフレームとが接続されているように見える場合もあり、発見するのが困難である。このため、従来のＤＣ−ＤＣコンバータモジュールでは、出力端子Ｓｏｕｔと接地端子Ｓｇｎとの間にツェナーダイオードを挿入する等の方法で出力電圧を抑える必要があり、電子部品が多くなるとともに製造の手間が多くなる。

そこで本発明は、フィードバック端子が開放されても、過剰な電圧が出力されるのを抑制することができるＤＣ−ＤＣコンバータを提供することを目的とする。

上記目的を達成するため本発明は、入力端子に接続されたスイッチング素子と、前記スイッチング素子の出力側に接続され入力電圧よりも高い電圧を得るブートストラップ回路と、出力電圧より検出した電圧が入力されるフィードバック端子と、前記スイッチング素子を制御する回路であって、前記ブートストラップ回路からの前記入力電圧よりも高い電圧が供給され、前記フィードバック端子より入力された電圧が所定の電圧よりも高くなると前記スイッチング素子をオフにする制御手段とを備え、入力電圧よりも低い出力電圧を得るＤＣ−ＤＣコンバータであって、前記ブートストラップ回路のスイッチング素子と反対側が接続されるブート配線と、前記フィードバック配線との間にキャパシタが取り付けられていることを特徴とする。

この構成によると、フィードバック端子が開放状態の場合であっても、フィードバック端子への入力電圧が、前記キャパシタを介して前記ブートストラップ回路によって高められた電圧で引っ張られて確保されるので、前記ドライブ回路に一定の電圧を、出力電圧が入力電圧と同じ（ほぼ同じ）電圧となることを抑制することができる。

この構成によると、ＤＣ−ＤＣコンバータの後段に配置され、前記出力電圧で駆動される電子部品（電子機器）に高い電圧が印加されるのを防ぐことが可能である。これにより、前記フィードバック端子が開放されたとしても、ＤＣ−ＤＣコンバータの後段に配置された電子部品（電子機器）の破損を抑制する、すなわち、ＤＣ−ＤＣコンバータの後段に配置された電子部品（電子機器）を保護することが可能である。

上記構成において、前記制御手段が、前記フィードバック配線より入力された電圧を基準電圧と比較し、その結果を出力するコンパレータと、前記コンパレータからの信号に基づいて前記スイッチング素子を駆動するドライブ回路を備えていてもよい。

上記構成において、前記キャパシタが、前記フィードバック配線が開放されたとき、前記フィードバック配線の電圧を前記基準電圧以上に引き上げる静電容量を有していてもよい。

上記構成において、前記キャパシタは、前記ブート端子につながる導電体と、前記フィードバック端子につながる導電体とを対向させ、寄生容量が発生するように構成されている。

この構成によると、例えば、１ｐＦ以下といった汎用品では得ることが困難な静電容量のキャパシタでも、前記導電体の対向面の面積、間隔を調整することで得ることが可能である。また、別途キャパシタを配線する必要がないので、前記キャパシタの取り付けミスによる不具合を防ぐことができる。

上記構成において、前記導電体はリードフレームであってもよいし、回路基板上に設けられた金属箔であってもよい。なお、金属箔を構成する金属としては、銅、アルミニウム、ニッケル及びこれらの合金を挙げることができるが、これに限定されるものではない。

上記構成において、前記スイッチング素子、前記ブートストラップ回路、前記ドライブ回路及び前記導電体を樹脂で封止しており、少なくとも前記導電体が対向してキャパシタを構成している部分は、前記キャパシタが予め決められた静電容量を持つような比誘電率の樹脂で封止されている。

この構成によると、前記キャパシタ（導電体）の形状では、必要な静電容量を得ることができなくても、封止樹脂を誘電体として用いることで、必要な静電容量を得ることができる。これにより、前記キャパシタの静電容量を得るために、前記導電体の配置を変更する必要がないので、ＤＣ−ＤＣコンバータを小さくすることが可能である。

前記導電体の前記キャパシタを構成する部分は他の部分よりも厚く形成されていてもよい。このように、厚さ方向に大きくすることで、ＤＣ−ＤＣコンバータが平面内で大型化するのを抑制することが可能である。

上記構成において、前記スイッチング素子とは別のスイッチング素子を備えており、前記ドライブ回路が前記複数のスイッチング素子を同期させるものであってもよい。この構成によると、同期整流を行うので、整流にダイオード等を用いる場合に比べて、消費電力を抑えることが可能である。

上記構成のＤＣ−ＤＣコンバータを電源回路として利用したものとして、例えば、車載用のナビゲーション装置、車載用のオーディオ装置、ＰＣ用の外付け光ディスク装置（ＤＶＤ、ＢＤ等）、ＰＣ用の外付けハードディスク装置等の電子機器を挙げることができる。

本発明によると、ＤＣ−ＤＣコンバータのＩＣ、電子部品等が接続されるリードフレームの形状や、前記ＩＣや電子部品が実装される基板の配線パターンの形状を工夫することで、余分な部品を追加することなく、フィードバック端子が開放されても、過剰な電圧が出力されるのを抑制することができる。

本発明にかかるＤＣ−ＤＣコンバータの一例のパッケージの概略図である。 図１に示すＤＣ−ＤＣコンバータのブロック図である。 本発明にかかるＤＣ−ＤＣコンバータが通常状態のときとフィードバック配線がオープンになったときの出力電圧を示す図である。 フィードバック配線がオープン状態のＤＣ−ＤＣコンバータをスイッチング周波数が１ＭＨｚで駆動したときの、キャパシタの静電容量と出力電圧との関係を示す図である。 本発明にかかるＤＣ−ＤＣコンバータの樹脂封止部の例を示す図である。 従来のＤＣ−ＤＣコンバータのブロック図である。

以下に本発明の実施形態について図面を参照して説明する。図１は本発明にかかるＤＣ−ＤＣコンバータの一例のパッケージの概略図であり、図２は図１に示すＤＣ−ＤＣコンバータのブロック図である。なお、本発明にかかるＤＣ−ＤＣコンバータにおいて、図６に示す従来のＤＣ−ＤＣコンバータと実質上同じ部分には、同じ符号を付すとともに実質上同じ部分の詳細な説明は省略している。

図１に示すようにＤＣ−ＤＣコンバータＰｇは、リードフレームＦｒに、ＩＣと、第１スイッチング素子Ｔｒ１と、コイルＬと、ブートキャパシタＣＢとが接続されて、パッケージ化されている。

図１に示すように、リードフレームＦｒは、接地配線Ｐｇｎと、入力配線Ｐｉｎと、ブート配線ＰＢと、ブートキャパシタＣＢとコイルＬとが接続される接続配線Ｐｓｗと、出力配線Ｐｏｕｔと、フィードバック配線ＰＦＢとを備えている。また、リードフレームＦｒには、接地配線Ｐｇｎと接続された接地端子Ｓｇｎと、ブート配線ＰＢと接続されたブート端子ＳＢと、接続配線Ｐｓｗと接続された接続端子Ｓｓｗと、入力端子Ｓｉｎと、出力端子Ｓｏｕｔと、フィードバック配線と接続されたフィードバック端子ＳＦＢとを備えている。

ＩＣと入力配線Ｐｉｎ、接続配線Ｐｓｗ及びブート配線ＰＢは、金属線によって電気的に接続されている、すなわち、ワイヤボンディングされている。また、ＩＣは接地配線Ｐｇｎともワイヤボンディングにて電気的に接続されている。

また、コイルＬは一方が接続配線Ｐｓｗに、他方が出力配線Ｐｏｕｔに接続されている。そして、第１スイッチング素子Ｔｒ１は、接地配線Ｐｇｎ及びＩＣとワイヤボンディングにて電気的に接続されている。また、第１スイッチング素子Ｔｒ１は図１の裏面全体（一部の場合もある）に端子（スイッチング素子Ｔｒ１がｎ型ＭＯＳＦＥＴの場合ソース端子）が形成されており、その裏面の端子が接続配線Ｐｓｗと接続されている。さらに、ブートキャパシタＣＢは一方の端子がブート配線ＰＢに、他方の端子が接続配線Ｐｓｗに直接接続されている。なお、ブートキャパシタＣＢの各端子とブート配線ＰＢ、接続配線Ｐｓｗとは、はんだ付けにて接続される。

本発明にかかるＤＣ−ＤＣコンバータＰｇでは、ブート配線ＰＢとフィードバック配線ＰＦＢとを対向するように形成することで、キャパシタＣｆｖを形成し寄生容量を発生させている。なお、図１に示しているように、ブート配線ＰＢとフィードバック配線ＰＦＢとは対向部分の幅Ｗ及び間隔ｄとなるように形成されている。

図１、図２に示すように、本発明にかかるＤＣ−ＤＣコンバータＰｇは、ブート端子ＳＢに接続されたブート配線ＰＢとフィードバック端子ＳＦＢに接続されたフィードバック配線ＰＦＢとの間に、キャパシタＣｆｖが配置されている状態になっている。なお、このキャパシタＣｆｖは上述しているように、リードフレームＦｒの配置によって構成されているものである。そして、本発明のＤＣ−ＤＣコンバータＰｇはこのキャパシタＣｆｖが備えられている以外は、従来のＤＣ−ＤＣコンバータと同じ回路構成となっている。

本発明にかかるＤＣ−ＤＣコンバータＰｇの動作について図面を参照して説明する。図３は本発明にかかるＤＣ−ＤＣコンバータが通常状態のときとフィードバック配線がオープンになったときの出力電圧を示す図である。なお、図３において、Ｖｉｎは入力電圧、Ｖｏｕｔは通常状態の出力電圧、Ｖｏｕｔ１は本発明のＤＣ−ＤＣコンバータにおいてフィードバック配線がオープンになったときの出力電圧を示している。また、Ｖｏｕｔ２は従来のＤＣ−ＤＣコンバータにおいてフィードバック配線がオープンになったときの出力電圧を示している。また、図中左側は通常状態（フィードバック配線がオープンでない状態）を示しており、右側はフィードバック配線がオープンになった状態を示している。

まず、フィードバック配線ＰＦＢとＩＣとが接続されている通常状態、すなわち、フィードバック配線ＰＦＢがオープンでない状態のときの動作について説明する。ＤＣ−ＤＣコンバータにおいて、第２スイッチング素子Ｔｒ２がオフ期間のとき、内部定電圧電源Ｖｓを介し、ブートキャパシタＣＢが充電される。そして、ブートキャパシタＣＢは、第２スイッチング素子Ｔｒ２がオン期間のとき、放電される。第２スイッチング素子Ｔｒ２がオン期間のとき、ブート配線ＰＢの電圧（すなわち、ドライブ回路Ｄｃに入力される電圧）は、入力電圧ＶｉｎにブートキャパシタＣＢの電圧を加えた電圧に高められる。

一方、コンパレータＣｍの反転入力側には、抵抗Ｒ１及びＲ２で分圧された電圧が入力されている。また上述しているように、コンパレータＣｍの反転入力側に接続するフィードバック配線ＰＦＢには、他端がブート配線ＰＢと接続されているキャパシタＣｆｖが接続されている。

キャパシタＣｆｖの静電容量がブートキャパシタＣＢ等に比べて小さいため、抵抗Ｒ１及びＲ２で分圧された電圧（フィードバック配線ＰＦＢからコンパレータＣｍの反転入力側に入力される電圧）のキャパシタＣｆｖの影響は無視できる。すなわち、フィードバック配線ＰＦＢがオープン状態でないとき、抵抗Ｒ１及びＲ２で分圧された電圧がコンパレータＣｍの反転入力側に精度よく入力されていると言える。

以上のことより、フィードバック配線ＰＦＢがオープン状態でないとき、コンパレータＣｍの反転入力側には、出力電圧より検出された電圧が高い精度で（キャパシタＣｆｖの影響をほとんど受けない状態で）入力されているので、ＤＣ−ＤＣコンバータＰｇは予め決められた（基準電圧電源Ｖｒｅｆによって決定される）出力電圧Ｖｏｕｔ（図３参照）を出力する。

次に、本発明にかかるＤＣ−ＤＣコンバータＰｇのフィードバック配線ＰＦＢがオープン状態であるときの動作について説明する。フィードバック配線ＰＦＢがオープン状態のＤＣ−ＤＣコンバータＰｇでは、抵抗Ｒ１及びＲ２で分圧された電圧がコンパレータＣｍの反転入力側に正確に入力されない。すなわち、コンパレータＣｍの反転入力側に入力される入力電圧が定まっていない状態となっている。

ブートキャパシタＣＢはフィードバック配線ＰＦＢがオープン状態でないときと同様の動作をする。すなわち、第２スイッチング素子Ｔｒ２がオフ期間のとき、内部定電圧電源Ｖｓによって充電され、第２スイッチング素子Ｔｒ２がオン期間のとき、放電される。そして、ブート配線ＰＢの電圧は、第２スイッチング素子Ｔｒ２がオン期間のとき、入力電圧ＶｉｎにブートキャパシタＣＢの電圧を加えた電圧に高められる。

上述したように、コンパレータＣｍの反転入力側の電圧が定まっていないため、コンパレータＣｍの反転入力側には、キャパシタＣｆｖを介してブート配線ＰＢの電圧に引っ張られた電圧が印加される。このとき、キャパシタＣｆｖの容量を適切に設定することで、反転入力側に印加される電圧を、基準電圧電源Ｖｒｅｆよりも高くすることが可能である。なお、キャパシタＣｆｖの容量について、後ほど詳しく説明する。

このように、ブートキャパシタＣＢとキャパシタＣｆｖによる電圧がコンパレータＣｍの反転側に入力されることで、コンパレータＣｍからＬｏｗレベルの信号が出力される。これにより、ＤＣ−ＤＣコンバータＰｇが、出力電圧を下げる方向に動き、出力電圧は、予め決められた出力電圧（Ｖｏｕｔ）よりも小さくなる（図３に示すＶｏｕｔ１）。

また、キャパシタＣｆｖの容量は小さいので、コンパレータＣｍの反転入力側の電圧は、最初からフィードバック配線ＰＦＢがオープン状態のときは駆動開始より、駆動途中でオープンになったときはフィードバック配線ＰＦＢがオープンになったときから短時間でＶｒｅｆよりも高い電圧となる。

このことから、ＤＣ−ＤＣコンバータＰｇはフィードバック配線ＰＦＢがオープンになった時点（最初からフィードバック配線ＰＦＢがオープンの場合はＤＣ−ＤＣコンバータＰｇが駆動した時点）より短時間で、入力電圧Ｖｉｎよりも低い電圧Ｖｏｕｔ１を出力する（図３参照）。

以上のことより、本発明のＤＣ−ＤＣコンバータＰｇでは、フィードバック配線がオープンになっている場合（オープンになった場合）に、出力電圧で駆動する電子機器に入力電圧と同等の高い電圧が印加されるのを抑制することができ、電子機器の誤動作及び破損を抑制することができる。

次に、キャパシタＣｆｖの静電容量について説明する。本発明のＤＣ−ＤＣコンバータＰｇにおいて、適切なキャパシタＣｆｖの容量は、第１スイッチング素子Ｔｒ１と第２スイッチング素子Ｔｒ２の周波数によっても変動する。図４はフィードバック配線がオープン状態のＤＣ−ＤＣコンバータをスイッチング周波数が１ＭＨｚで駆動したときの、キャパシタの静電容量と出力電圧との関係を示す図である。

図４に示すように、キャパシタＣｆｖの静電容量が３ｆＦ（ｆＦ：フェムトファラッド＝１０^−１５Ｆ）以上あれば、オープン状態となっているＤＣ−ＤＣコンバータＰｇでも、出力電圧Ｖｏｕｔを入力電圧Ｖｉｎよりも小さくすることができる。また、図４のＤＣ−ＤＣコンバータの場合、キャパシタＣｆｖの静電容量を約１５ｆＦにすることで、所定の出力電圧Ｖｏｕｔを得ることができる。

また、キャパシタＣｆｖの静電容量が大きすぎると、スイッチング周波数を上げることができなくなる。図４に示すように、上述の条件のＤＣ−ＤＣコンバータの場合、１ｐＦ以下であることが好ましい。

しかしながら、このようない小さな静電容量は汎用のキャパシタで得ることは困難である。このため、本発明のＤＣ−ＤＣコンバータＰｇでは、上述したように、ブート配線ＰＢを構成するリードフレームとフィードバック配線ＰＦＢを構成するリードフレームとを向かい合うように設計し、リードフレームを電極とするキャパシタを形成している。なお、リードフレームを対向配置してキャパシタを形成することは、例えば、特開平３-２５９５６０等にも記載されているように、既知の技術である。

上述したように、スイッチング周波数によりキャパシタＣｆｖの最適な静電容量は変化するが、フィードバック配線がオープンとなったとき、出力電圧が上昇するのを抑制することができる静電容量としておくことで、フィードバック配線が結線された通常状態のときは、あらかじめ決められた出力電圧Ｖｏｕｔを出力し、フィードバック配線がオープン状態になったときに、出力電圧Ｖｏｕｔよりも小さな電圧Ｖｏｕｔ１を出力するようになる。これにより、オープン不良の発生を抑制することができる。

また、本発明にかかるＤＣ−ＤＣコンバータＰｇでは、リードフレームＦｒとＩＣ及び電子回路部品とを接続したのち、樹脂で封止しパッケージ化している。樹脂で封止することで、ＩＣ、電子回路部品等の半導体を熱、光及び湿度等の環境から守る。なお、本発明にかかるＤＣ−ＤＣコンバータＰｇでは、ＩＣ、リードフレームＦｒ、第１スイッチング素子Ｔｒ１、ブートキャパシタＣＢ及びコイルＬを樹脂で封止したパッケージとしている。

さらに、リードフレームＦｒの設計だけでは、必要な静電容量を得るための面積を得ることができない場合がある。この場合、比誘電率の高い樹脂で封止するようにすることで、小さな面積でも必要な静電容量を得ることができる。なお、図５に示しているように、キャパシタＣｆｖが形成されている部分のみ比誘電率の高い樹脂で樹脂封止部Ｐ２を形成し、残りの部分は通常の樹脂で樹脂封止部Ｐ１を形成するようにしてもよい。この場合、キャパシタを封止する樹脂封止部Ｐ２の樹脂は、他の電子部品を封止するための条件を見たす必要はなく、比誘電率だけで樹脂を選定することができおる。

次に、本発明にかかるＤＣ−ＤＣコンバータの具体的な実施例について説明する。本実施例では、対向するリードフレームの間隔ｄ（図１参照）を０．２ｍｍ、対向するリードフレームの厚さ（図１の紙面に垂直な方向）を０．２ｍｍ、対向するリードフレームの幅Ｗを０．７ｍｍとした。そして、封止樹脂の比誘電率を４とすることで、キャパシタＣｆｖの静電容量を２０ｆＦ〜１００ｆＦとすることができる。なお、リードフレームの寸法は製造誤差により１０％程度ずれた場合であっても、オープン不良を起こさないように決定されている。

なお、上述のＤＣ−ＤＣコンバータＰｇのパッケージは、リードフレームを用いてＩＣや電子回路部品を接続しているが、リードフレームの代わりに上面に金属膜の配線パターンを備えた基板を用いたものでも同様の効果を得ることができる。すなわち、ブート端子ＳＢにつながる配線パターンとフィードバック端子ＳＦＢにつながる配線パターンとでキャパシタを形成する構成とすればよい。なお、対向する部分の配線の幅を十分に取れない場合には、対向する配線パターンを形成する金属膜の厚さを厚くすればよい。

以上、本発明の実施形態について説明したが、本発明はこの内容に限定されるものではない。また本発明の実施形態は、発明の趣旨を逸脱しない限り、種々の改変を加えることが可能である。

本発明にかかるＤＣ−ＤＣコンバータのモジュールは、電子機器全般、及び汎用型電源などに利用することが可能である。とくに、小型化やオン時間の短縮化が求められる機器（例えば、カーオーディオ、カーナビゲーション等の車載用電子機器、液晶テレビ、光ディスク装置（ＤＶＤ、ＢＤ等）、ＰＣ用の外付けディスク装置など）の電源装置として好適である。

Ｔｒ１ 第１スイッチング素子（ｎ型ＭＯＳＦＥＴ）
Ｔｒ２ 第２スイッチング素子（ｎ型ＭＯＳＦＥＴ）
Ｓｉｎ 入力端子
Ｓｏｕｔ 出力端子
ＳＢ ブート端子
Ｓｓｗ 接続端子
ＳＦＢ フィードバック端子
Ｓｇｎ グランド端子
Ｒ１、Ｒ２ 分圧用抵抗
Ｃｉｎ 入力側キャパシタ
Ｃｏｕｔ 出力側キャパシタ
ＣＢ ブートキャパシタ
Ｃｆｖ キャパシタ
Ｃｍ コンパレータ
Ｖｓ 内部定電圧電源
Ｄｉ ダイオード
Ｄｃ ドライブ回路
Ｌ コイル
Ｐｇ ＤＣ−ＤＣコンバータ

Claims (10)

1. 入力端子に接続されたスイッチング素子と、
   前記スイッチング素子の出力側に接続され入力電圧よりも高い電圧を得るブートストラップ回路と、
   出力電圧より検出した電圧が入力されるフィードバック配線と、
   前記スイッチング素子を制御する回路であって、前記ブートストラップ回路からの前記入力電圧よりも高い電圧が供給され、前記フィードバック配線より入力された電圧が基準電圧よりも高くなると前記スイッチング素子をオフにする制御手段とを備え、入力電圧よりも低い出力電圧を得るＤＣ−ＤＣコンバータであって、
   前記ブートストラップ回路のスイッチング素子と反対側が接続されるブート配線と、前記フィードバック配線との間にキャパシタが取り付けられていることを特徴とするＤＣ−ＤＣコンバータ。
2. 前記制御手段は、前記フィードバック配線より入力された電圧を基準電圧と比較し、その結果を出力するコンパレータと、
   前記コンパレータからの信号に基づいて前記スイッチング素子を駆動するドライブ回路を備えている請求項１に記載のＤＣ−ＤＣコンバータ。
3. 前記キャパシタは、前記フィードバック配線が開放されたとき、前記フィードバック配線の電圧を前記基準電圧以上に引き上げる静電容量を有している請求項２に記載のＤＣ−ＤＣコンバータ。
4. 前記キャパシタは、前記ブート配線につながる導電体と、前記フィードバック配線につながる導電体とを対向させ、寄生容量が発生するようにしてなる請求項１から請求項３のいずれかに記載のＤＣ−ＤＣコンバータ。
5. 前記導電体はリードフレームである請求項４に記載のＤＣ−ＤＣコンバータ。
6. 前記導電体は回路基板上に設けられた金属箔である請求項４に記載のＤＣ−ＤＣコンバータ。
7. 前記スイッチング素子、前記ブートストラップ回路、前記制御手段及び前記導電体を樹脂で封止することでモジュール化されており、
   少なくとも前記導電体が対向してキャパシタを構成している部分は、前記キャパシタが予め決められた静電容量を持つような比誘電率の樹脂で封止されている請求項４から請求項６のいずれかに記載のＤＣ−ＤＣコンバータ。
8. 前記導電体の前記キャパシタを構成する部分は他の部分よりも厚く形成されている請求項４から請求項７のいずれかに記載のＤＣ−ＤＣコンバータ。
9. 前記スイッチング素子とは別のスイッチング素子を備えており、
   前記制御手段が前記複数のスイッチング素子を同期させてスイッチング制御する請求項１から請求項８のいずれかに記載のＤＣ−ＤＣコンバータ。
10. 請求項１から請求項９のＤＣ−ＤＣコンバータを電源回路に用いたことを特徴とする電子機器。

Images