JP2012120399A

JP2012120399A - Switching power supply device

Info

Publication number: JP2012120399A
Application number: JP2010270296A
Authority: JP
Inventors: Yasuhiko Kimoto; 安彦木本; Koji Warabi; 康治蕨; Kazunari Kubota; 一成久保田
Original assignee: Tamura Corp
Current assignee: Tamura Corp
Priority date: 2010-12-03
Filing date: 2010-12-03
Publication date: 2012-06-21
Anticipated expiration: 2030-12-03
Also published as: JP5749478B2

Abstract

PROBLEM TO BE SOLVED: To provide a switching power supply device that implements a smaller power loss and higher efficiency than before.SOLUTION: A synchronous rectification circuit of the switching power supply device includes: a first rectifying element for rectifying a current flowing from a secondary winding to a DC circuit; a second rectifying element connected in parallel with the first rectifying element; and a second control circuit for on/off-controlling the first rectifying element to conduct the current flowing from the secondary winding to the DC circuit either to the first rectifying element or to the second rectifying element. The second control circuit detects that a switching element has become off by conducting the current flowing from the secondary winding to the DC circuit to the second rectifying element while the first rectifying element is off, and upon detecting the off state of the switching element, turns on the first rectifying element to conduct the current to the first rectifying element, and when the current flowing to the first rectifying element drops below a predetermined current value, turns off the first rectifying element to conduct the current to the second rectifying element.

Description

本発明は、交流電源電圧を直流電源電圧に変換するスイッチング電源装置に関し、特に、二次側に同期整流回路を備えたスイッチング電源装置に関する。 The present invention relates to a switching power supply device that converts an AC power supply voltage into a DC power supply voltage, and more particularly to a switching power supply device that includes a synchronous rectifier circuit on the secondary side.

近年、様々な電子機器において、スイッチング電源装置が使用されている。スイッチング電源装置は、交流電源（商用電源）に接続された整流回路と、この整流回路からの整流出力を平滑化する平滑コンデンサと、この平滑コンデンサからの直流電圧が供給されるトランスと、平滑コンデンサからの直流電圧がトランスの一次巻線を介して供給されるスイッチング素子とを有している。そして、スイッチング素子のオン／オフ制御により二次巻線に誘起される電圧を整流することで直流電圧出力を得ている。二次巻線に発生する電圧の整流には、電力効率を改善する目的でＭＯＳＦＥＴ（Metal-Oxide Semiconductor Field-Effect Transistor）を用いた同期整流回路が利用されているものがある。例えば、非特許文献１には、同期整流用ＭＯＳＦＥＴのドレイン―ソース端子間電圧をモニタし、ドレイン―ソース端子間電圧に基づいて同期整流用ＭＯＳＦＥＴのゲート端子をオン／オフ制御する二次側同期整流用ＩＣが開示されている。 In recent years, switching power supply devices are used in various electronic devices. A switching power supply device includes a rectifier circuit connected to an AC power supply (commercial power supply), a smoothing capacitor that smoothes the rectified output from the rectifier circuit, a transformer that is supplied with a DC voltage from the smoothing capacitor, a smoothing capacitor And a switching element to which a DC voltage is supplied through the primary winding of the transformer. A DC voltage output is obtained by rectifying the voltage induced in the secondary winding by the on / off control of the switching element. For the rectification of the voltage generated in the secondary winding, there is a method in which a synchronous rectification circuit using a MOSFET (Metal-Oxide Semiconductor Field-Effect Transistor) is used for the purpose of improving power efficiency. For example, Non-Patent Document 1 monitors the voltage between the drain and source terminals of the synchronous rectification MOSFET, and controls the secondary side synchronization for controlling on / off of the gate terminal of the synchronous rectification MOSFET based on the voltage between the drain and source terminals. A rectifying IC is disclosed.

図３は、非特許文献１に開示されている二次側同期整流用ＩＣの動作を説明する動作波形図である。図３（ａ）は同期整流用ＭＯＳＦＥＴのドレイン―ソース端子間電流（すなわち、ドレイン電流）を示し、図３（ｂ）は同期整流用ＭＯＳＦＥＴのドレイン―ソース端子間電圧を示し、図３（ｃ）は同期整流用ＭＯＳＦＥＴのゲート端子電圧の波形を示している。 FIG. 3 is an operation waveform diagram for explaining the operation of the secondary side synchronous rectification IC disclosed in Non-Patent Document 1. 3A shows the current between the drain and source terminals of the synchronous rectification MOSFET (that is, the drain current), FIG. 3B shows the voltage between the drain and source terminals of the synchronous rectification MOSFET, and FIG. ) Shows the waveform of the gate terminal voltage of the synchronous rectification MOSFET.

一次側のスイッチング素子がオフし、二次巻線に電圧が誘起されると、それに起因する電流がドレイン電流として同期整流用ＭＯＳＦＥＴのドレイン―ソース端子間を流れ始める（図３（ａ））。非特許文献１に記載の二次側同期整流用ＩＣは、ドレイン電流が流れ始めた時に、先ず同期整流用ＭＯＳＦＥＴのボディダイオード（寄生ダイオード）に電流を流し、それを検出することによって、同期整流用ＭＯＳＦＥＴを駆動（オン）するように構成されている。具体的には、図３（ｂ）に示すように、ボディダイオード（寄生ダイオード）に電流が流れると、同期整流用ＭＯＳＦＥＴのドレイン―ソース端子間電圧がマイナス方向に大きくなるため、それを所定の閾値電圧Ｖｔｈ１と比較することで、ドレイン電流が流れ始めたことを検出し、同期整流用ＭＯＳＦＥＴを駆動（オン）する（図３（ｃ））。また、同期整流用ＭＯＳＦＥＴがオンしている間、二次側同期整流用ＩＣは、同期整流用ＭＯＳＦＥＴのドレイン―ソース端子間電圧をモニタすることによってドレイン電流をモニタし、ドレイン電流が所定の電流値よりも下回った時（すなわち、同期整流用ＭＯＳＦＥＴのドレイン―ソース端子間電圧が閾値電圧Ｖｔｈ２を上回った時）に、同期整流用ＭＯＳＦＥＴをオフして、再びボディダイオードに電流を流すように構成している（図３（ｂ））。このように、非特許文献１に記載の二次側同期整流用ＩＣは、ドレイン電流が流れている期間内で同期整流用ＭＯＳＦＥＴのゲート端子をオン／オフ制御することで、一次側のスイッチング素子と同期整流用ＭＯＳＦＥＴとが同時にオンしないように制御している。すなわち、二次側同期整流用ＩＣは、二次側にエネルギーが伝達されている時（すなわち、ドレイン電流が流れている時）にだけ二次側を整流することで、一次側と同期をとりつつスイッチング損失を改善している。 When the switching element on the primary side is turned off and a voltage is induced in the secondary winding, a current caused by the voltage starts to flow between the drain and source terminals of the synchronous rectification MOSFET as a drain current (FIG. 3A). In the secondary side synchronous rectification IC described in Non-Patent Document 1, when a drain current starts to flow, first, a current is supplied to the body diode (parasitic diode) of the synchronous rectification MOSFET, thereby detecting the synchronous rectification. The power MOSFET is driven (turned on). Specifically, as shown in FIG. 3B, when a current flows through the body diode (parasitic diode), the voltage between the drain and source terminals of the synchronous rectification MOSFET increases in the negative direction. By comparing with the threshold voltage Vth1, it is detected that the drain current has started to flow, and the synchronous rectification MOSFET is driven (ON) (FIG. 3C). While the synchronous rectification MOSFET is on, the secondary side synchronous rectification IC monitors the drain current by monitoring the voltage between the drain and source terminals of the synchronous rectification MOSFET, and the drain current is a predetermined current. When the voltage is lower than the value (that is, when the voltage between the drain and source terminals of the synchronous rectification MOSFET exceeds the threshold voltage Vth2), the synchronous rectification MOSFET is turned off and the current flows again to the body diode. (FIG. 3B). As described above, the secondary side synchronous rectification IC described in Non-Patent Document 1 controls the primary side switching element by controlling on / off of the gate terminal of the synchronous rectification MOSFET within the period during which the drain current flows. And the synchronous rectification MOSFET are controlled so as not to be turned on simultaneously. That is, the secondary side synchronous rectification IC synchronizes with the primary side by rectifying the secondary side only when energy is transmitted to the secondary side (that is, when drain current is flowing). While switching loss is improved.

“アプリケーション・ノートＡＮ−１０８７（２次側同期整流用のSmartRectifire コントロールＩＣ「ＩＲ１１６７」の応用設計例）”、Ｒｅｖ．１．１、ｐ．２−６、［online］、２００６年３月、インターナショナル・レクティファイアー・ジャパン株式会社、［２０１０年９月２７日検索］、インターネット（http://www.irf-japan.com/technical-info/appnotes/AN-1087.pdf）“Application Note AN-1087 (Application Design Example of SmartRectifire Control IC“ IR1167 ”for Secondary Side Synchronous Rectification”), Rev. 1.1, p.2-6, [online], March 2006, International・ Rectifier Japan Co., Ltd. [Search September 27, 2010], Internet (http://www.irf-japan.com/technical-info/appnotes/AN-1087.pdf)

しかし、非特許文献１の二次側同期整流用ＩＣの構成の場合、ドレイン電流が流れ始めてから同期整流用ＭＯＳＦＥＴがオンするまでの間、及び、同期整流用ＭＯＳＦＥＴがオフしてからドレイン電流がゼロになるまでの間は、同期整流用ＭＯＳＦＥＴのボディダイオードを介して電流が流れるため、同期整流用ＭＯＳＦＥＴのドレイン―ソース端子間の電圧はボディダイオードの順方向電圧だけ電圧が降下し、その分だけ電力損失が大きくなるという問題がある。 However, in the case of the configuration of the secondary side synchronous rectification IC of Non-Patent Document 1, the drain current is not generated until the synchronous rectification MOSFET is turned on after the drain current starts to flow and after the synchronous rectification MOSFET is turned off. Until the current reaches zero, current flows through the body diode of the synchronous rectification MOSFET, so the voltage between the drain and source terminals of the synchronous rectification MOSFET drops by the forward voltage of the body diode. There is a problem that the power loss increases only.

本発明は上記の問題を解決するためになされたものである。すなわち、本発明は、従来に比較して、より電力損失が少なく、高効率のスイッチング電源装置を提供することを目的とする。 The present invention has been made to solve the above problems. That is, an object of the present invention is to provide a high-efficiency switching power supply device with less power loss than in the past.

上記の目的を達成するため、本願発明のスイッチング電源装置は、一次巻線と、一次巻線の他端に接続され一次巻線に流れる電流をオン／オフするスイッチング素子と、スイッチング素子のオン／オフを制御する第１の制御回路とを有する一次側回路と、二次巻線と、二次巻線に生じる電圧をスイッチング素子のオン／オフに同期して整流する同期整流回路と、同期整流回路によって整流された電圧を平滑化する直流化回路とを有する二次側回路とを備えたスイッチング電源装置であって、同期整流回路は、二次巻線から直流化回路に流れる電流を整流する第１の整流素子と、第１の整流素子と並列に接続され、二次巻線から直流化回路に流れる電流を整流する第２の整流素子と、第１の整流素子のオン／オフを制御することによって二次巻線から直流化回路に流れる電流を第１の整流素子又は第２の整流素子のいずれか一方に流す第２の制御回路とを備え、第２の制御回路は、第１の整流素子がオフしている時に（１）二次巻線から直流化回路に流れる電流を第２の整流素子に流すことによってスイッチング素子がオフしたことを検出し、（２）スイッチング素子がオフしたことを検出した場合、第１の整流素子をオンして二次巻線から直流化回路に流れる電流を第１の整流素子に流し、（３）第１の整流素子に流れる電流が所定の電流値よりも少なくなった場合、第１の整流素子をオフして二次巻線から直流化回路に流れる電流を第２の整流素子に流すことを特徴とする。 In order to achieve the above object, a switching power supply device according to the present invention includes a primary winding, a switching element connected to the other end of the primary winding for turning on / off a current flowing in the primary winding, and an on / off switching element. A primary side circuit having a first control circuit for controlling off, a secondary winding, a synchronous rectification circuit for rectifying a voltage generated in the secondary winding in synchronization with on / off of the switching element, and synchronous rectification A switching power supply device comprising a secondary circuit having a DC circuit for smoothing a voltage rectified by the circuit, wherein the synchronous rectifier circuit rectifies a current flowing from the secondary winding to the DC circuit A first rectifier element, a second rectifier element connected in parallel with the first rectifier element and rectifying a current flowing from the secondary winding to the DC circuit, and on / off control of the first rectifier element Secondary volume by And a second control circuit for flowing a current flowing from the first to the DC circuit to either the first rectifier element or the second rectifier element. The second control circuit is configured so that the first rectifier element is turned off. When (1) it detects that the switching element is turned off by passing a current flowing from the secondary winding to the DC circuit to the second rectifying element, and (2) detects that the switching element is turned off, The first rectifying element is turned on, and a current flowing from the secondary winding to the DC circuit is caused to flow to the first rectifying element. (3) The current flowing to the first rectifying element is less than a predetermined current value. In this case, the first rectifying element is turned off, and a current flowing from the secondary winding to the DC circuit is supplied to the second rectifying element.

このような構成により、スイッチング素子がオフしている間に確実に第１の整流素子による整流が行われると共に、第１の整流素子がオンする前、及び、オフした後に、第２の整流素子が二次巻線から直流化回路に流れる電流をバイパスさせるため、同期整流回路による電力損失は低いものとなる。 With such a configuration, rectification by the first rectifying element is reliably performed while the switching element is turned off, and the second rectifying element is turned on before and after the first rectifying element is turned on. Since the current flowing from the secondary winding to the DC circuit is bypassed, the power loss due to the synchronous rectifier circuit is low.

また、第１の整流素子はＦＥＴ（Field-Effect Transistor）であり、入力端及び出力端は、ＦＥＴのソース端子及びドレイン端子であることが好ましい。ＦＥＴは、オン抵抗が低いため、電力損失は極めて低いものとなる。 The first rectifying element is an FET (Field-Effect Transistor), and the input end and the output end are preferably a source terminal and a drain terminal of the FET. Since the on-resistance of the FET is low, the power loss is extremely low.

また、第２の整流素子はダイオードであり、ダイオードの順方向電圧が、ＦＥＴの寄生ダイオードの順方向電圧よりも低いことが好ましく、この場合において、ダイオードが、ショットキーバリアダイオードであることが好ましい。このような構成により、順方向電圧が低いダイオードによって二次巻線から直流化回路に流れる電流がバイパスされるため、
同期整流回路による電力損失はさらに低いものとなる。 The second rectifying element is a diode, and the forward voltage of the diode is preferably lower than the forward voltage of the parasitic diode of the FET. In this case, the diode is preferably a Schottky barrier diode. . With such a configuration, the current flowing from the secondary winding to the DC circuit is bypassed by the diode having a low forward voltage,
The power loss due to the synchronous rectifier circuit is even lower.

また、第２の制御回路は、ＦＥＴのソース端子とドレイン端子間の電圧を検出することによって、二次巻線から直流化回路に流れる電流を検出することが好ましい。 The second control circuit preferably detects the current flowing from the secondary winding to the DC circuit by detecting the voltage between the source terminal and the drain terminal of the FET.

以上のように本発明によれば、従来に比較して、より電力損失が少なく、高効率のスイッチング電源装置を提供することが可能となる。 As described above, according to the present invention, it is possible to provide a high-efficiency switching power supply apparatus with less power loss than in the prior art.

本発明の実施の形態に係るスイッチング電源装置の構成を示す回路図である。It is a circuit diagram which shows the structure of the switching power supply device which concerns on embodiment of this invention. 本発明の実施の形態に係るスイッチング電源装置の動作波形図である。It is an operation | movement waveform diagram of the switching power supply which concerns on embodiment of this invention. 従来の二次側同期整流用ＩＣの動作を説明する動作波形図である。It is an operation | movement waveform diagram explaining operation | movement of the conventional secondary side synchronous rectification IC.

本発明の実施の形態に係るスイッチング電源装置について以下に説明する。 A switching power supply device according to an embodiment of the present invention will be described below.

図１は、本発明の実施の形態に係るスイッチング電源装置１の回路図である。本実施形態に係るスイッチング電源装置１は、一次側回路に入力される交流電力をトランス４００によって変換し、二次側回路から一定の直流電力を出力する電源装置である。トランス４００は、一次側巻線１２０、一次側補助巻線１５０、二次側巻線２０５及び二次側補助巻線２１０を有する。スイッチング電源装置１の一次側回路は、ダイオードブリッジ回路１１０、コンデンサ１１５、一次側巻線１２０、ＦＥＴ１２５、抵抗１２６、１２７、制御用ＩＣ１３０、一次側補助巻線１５０、ダイオード１５５、コンデンサ１４５、フォトトランジスタ１４０で構成される。また、スイッチング電源装置１の二次側回路は、二次側補助巻線２１０、ダイオード２１５、コンデンサ２２０、同期整流用ＩＣ２３０、ＦＥＴ２４０、ダイオード２５０によって構成される同期整流回路２００（点線部）と、二次側巻線２０５、コンデンサ２６０、抵抗２７０、発光ダイオード２８０、シャントレギュレータ２８５、抵抗２９０、２９５とによって構成される。発光ダイオード２８０とフォトトランジスタ１４０は、フォトカプラ３００（点線部）を構成し、発光ダイオード２８０から出射された光はフォトトランジスタ１４０で受光され光電変換される。なお、実際の回路においては、ノイズフィルタ等の回路部品をさらに備えているが、図１においては、説明の便宜上、回路を簡易化して示している。 FIG. 1 is a circuit diagram of a switching power supply device 1 according to an embodiment of the present invention. The switching power supply device 1 according to the present embodiment is a power supply device that converts AC power input to a primary side circuit by a transformer 400 and outputs constant DC power from the secondary side circuit. The transformer 400 includes a primary side winding 120, a primary side auxiliary winding 150, a secondary side winding 205, and a secondary side auxiliary winding 210. The primary side circuit of the switching power supply 1 includes a diode bridge circuit 110, a capacitor 115, a primary side winding 120, an FET 125, resistors 126 and 127, a control IC 130, a primary side auxiliary winding 150, a diode 155, a capacitor 145, and a phototransistor. 140. The secondary side circuit of the switching power supply device 1 includes a secondary side auxiliary winding 210, a diode 215, a capacitor 220, a synchronous rectification IC 230, an FET 240, and a diode 250, a synchronous rectification circuit 200 (dotted line portion), The secondary winding 205 includes a capacitor 260, a resistor 270, a light emitting diode 280, a shunt regulator 285, and resistors 290 and 295. The light emitting diode 280 and the phototransistor 140 constitute a photocoupler 300 (dotted line portion), and light emitted from the light emitting diode 280 is received by the phototransistor 140 and subjected to photoelectric conversion. The actual circuit further includes circuit components such as a noise filter, but in FIG. 1, the circuit is simplified for convenience of explanation.

ダイオードブリッジ回路１１０に入力（印加）される商用電源（ＡＣ１００〜２２０Ｖ）は、ダイオードブリッジ回路１１０によって整流され、コンデンサ１１５によって平滑化されてコンデンサ１１５の端子間に一次直流電圧Ｖ１を生成する。なお、コンデンサ１１５の負端子側は、ダイオードブリッジ回路１１０の負端子側と接続され一次側回路のグラウンドレベル（ＧＮＤ１）となっている。そして、一次直流電圧Ｖ１は、トランス４００の一次側巻線１２０の一端及び制御用ＩＣ１３０のＶＨ端子に供給される。 The commercial power supply (AC 100 to 220 V) input (applied) to the diode bridge circuit 110 is rectified by the diode bridge circuit 110, smoothed by the capacitor 115, and generates a primary DC voltage V1 between the terminals of the capacitor 115. Note that the negative terminal side of the capacitor 115 is connected to the negative terminal side of the diode bridge circuit 110 and is at the ground level (GND1) of the primary side circuit. The primary DC voltage V <b> 1 is supplied to one end of the primary winding 120 of the transformer 400 and the VH terminal of the control IC 130.

一次側巻線１２０の他端は、ＦＥＴ１２５のドレイン端子に接続される。また、ＦＥＴ１２５のソース端子は、抵抗１２６及び１２７を介して一次側回路のＧＮＤ１（グラウンド）及び制御用ＩＣ１３０のＩＳ端子にそれぞれ接続され、ゲート端子は、制御用ＩＣ１３０のＯＵＴ端子に接続される。 The other end of the primary winding 120 is connected to the drain terminal of the FET 125. Further, the source terminal of the FET 125 is connected to the GND1 (ground) of the primary circuit and the IS terminal of the control IC 130 via the resistors 126 and 127, and the gate terminal is connected to the OUT terminal of the control IC 130.

ＦＥＴ１２５は、例えば、パワーＭＯＳＦＥＴ（Metal-Oxide Semiconductor Field-Effect Transistor）であり、ゲート端子に入力される電圧によって、ドレイン端子−ソース端子間に流れる電流が制御される。本実施形態のＦＥＴ１２５は、Ｎ型のＭＯＳＦＥＴであり、ゲート端子に入力される電圧が上昇するとドレイン端子−ソース端子間に電流が流れる（すなわち、オンする）ように構成されている。 The FET 125 is, for example, a power MOSFET (Metal-Oxide Semiconductor Field-Effect Transistor), and a current flowing between the drain terminal and the source terminal is controlled by a voltage input to the gate terminal. The FET 125 of this embodiment is an N-type MOSFET, and is configured such that a current flows (that is, turns on) between the drain terminal and the source terminal when the voltage input to the gate terminal rises.

制御用ＩＣ１３０は、ＦＥＴ１２５のオン／オフを制御するためのＩＣである。制御用ＩＣ１３０は、内部にクロック（不図示）を有しており、所定の周波数のスイッチングパルスを生成して制御用ＩＣ１３０のＯＵＴ端子より出力する。スイッチングパルスが、ＦＥＴ１２５のゲート端子に入力されると、ＦＥＴ１２５がオンし、一次直流電圧Ｖ１に起因する電流（一次電流）が一次側巻線１２０、ＦＥＴ１２５及び抵抗１２６を通って一次側回路のＧＮＤ１（グラウンド）に流れる。ＦＥＴ１２５がオンしている期間、一次側巻線１２０を流れる電流によって、一次側巻線１２０に磁気エネルギーが蓄えられる。そして、ＦＥＴ１２５がオフすることによって、一次側巻線１２０に蓄えられた磁気エネルギーが、一次側巻線１２０とは逆極性となるように構成された二次側巻線２０５及び二次側補助巻線２１０に伝達される。すなわち、制御用ＩＣ１３０の制御によりＦＥＴ１２５が断続的にオン／オフすることにより、二次側巻線２０５及び二次側補助巻線２１０に断続的な電圧が誘起される。 The control IC 130 is an IC for controlling on / off of the FET 125. The control IC 130 has a clock (not shown) inside, generates a switching pulse of a predetermined frequency, and outputs it from the OUT terminal of the control IC 130. When a switching pulse is input to the gate terminal of the FET 125, the FET 125 is turned on, and a current (primary current) caused by the primary DC voltage V1 passes through the primary side winding 120, the FET 125, and the resistor 126, and GND1 of the primary side circuit. (Ground). While the FET 125 is on, magnetic energy is stored in the primary winding 120 by the current flowing through the primary winding 120. When the FET 125 is turned off, the secondary side winding 205 and the secondary side auxiliary winding are configured such that the magnetic energy stored in the primary side winding 120 has a polarity opposite to that of the primary side winding 120. Transmitted to line 210. That is, the FET 125 is intermittently turned on / off under the control of the control IC 130, thereby causing intermittent voltage on the secondary side winding 205 and the secondary side auxiliary winding 210.

一次側補助巻線１５０に誘起された電圧は、ダイオード１５５によって整流され、コンデンサ１４５によって平滑化されて、制御用ＩＣ１３０のＶｃｃ端子（電源端子）に印加される。なお、起動時には、一次側補助巻線１５０に電圧が誘起されないため、制御用ＩＣ１３０に内蔵される起動回路（不図示）が、一次直流電圧Ｖ１に起因する電流を制御用ＩＣ１３０のＶＨ端子に供給することによって制御用ＩＣ１３０が起動される。 The voltage induced in the primary side auxiliary winding 150 is rectified by the diode 155, smoothed by the capacitor 145, and applied to the Vcc terminal (power supply terminal) of the control IC 130. In addition, since no voltage is induced in the primary side auxiliary winding 150 at the time of starting, a starting circuit (not shown) built in the control IC 130 supplies a current caused by the primary DC voltage V1 to the VH terminal of the control IC 130. As a result, the control IC 130 is activated.

制御用ＩＣ１３０のＩＳ端子には、抵抗１２７を介してＦＥＴ１２５のソース端子が接続される。ＦＥＴ１２５と抵抗１２６は、いわゆるソースフォロアを構成し、ＦＥＴ１２５のソース端子の電圧は、ＦＥＴ１２５を流れる電流に比例する。制御用ＩＣ１３０は、ＩＳ端子に印加される電圧を監視することにより、過電流を検出している。 The source terminal of the FET 125 is connected to the IS terminal of the control IC 130 via the resistor 127. The FET 125 and the resistor 126 constitute a so-called source follower, and the voltage at the source terminal of the FET 125 is proportional to the current flowing through the FET 125. The control IC 130 detects an overcurrent by monitoring the voltage applied to the IS terminal.

制御用ＩＣ１３０のＦＢ端子には、フォトトランジスタ１４０のコレクタが接続され、フォトトランジスタ１４０のエミッタはＧＮＤ１に接続される。フォトトランジスタ１４０は、後述するように、二次直流電圧Ｖ２（ＤＣ出力）の電圧値によって光量が変化する発光ダイオード２８０からの光を受光し、光電変換することによってその受光量に応じた電流を流す。制御用ＩＣ１３０は、フォトトランジスタ１４０を流れる電流から二次直流電圧Ｖ２の電圧値を検出し、二次直流電圧Ｖ２の電圧値が一定となるように（すなわち、発光ダイオード２８０を流れる電流が一定となるように）、ＦＥＴ１２５に供給するスイッチングパルスのデューティー比を変化させる。上述のように、ＦＥＴ１２５のデューティー比（すなわち、オンしている時間）を制御することは、一次側巻線１２０に蓄えられる磁気エネルギーを制御することに他ならないため、これによって二次側巻線２０５に誘起される電圧を制御することが可能となる。以上のように、発光ダイオード２８０とフォトトランジスタ１４０によって、二次直流電圧Ｖ２の電圧値が、電気的に絶縁された一次側回路にフィードバックされることとなる。 The collector of the phototransistor 140 is connected to the FB terminal of the control IC 130, and the emitter of the phototransistor 140 is connected to GND1. As will be described later, the phototransistor 140 receives light from the light emitting diode 280 whose light amount changes depending on the voltage value of the secondary DC voltage V2 (DC output), and photoelectrically converts the current according to the received light amount. Shed. The control IC 130 detects the voltage value of the secondary DC voltage V2 from the current flowing through the phototransistor 140 so that the voltage value of the secondary DC voltage V2 is constant (that is, the current flowing through the light emitting diode 280 is constant). The duty ratio of the switching pulse supplied to the FET 125 is changed. As described above, controlling the duty ratio of FET 125 (i.e., the time during which it is turned on) is nothing but controlling the magnetic energy stored in the primary winding 120, so that the secondary winding is thereby controlled. The voltage induced in 205 can be controlled. As described above, the voltage value of the secondary DC voltage V2 is fed back to the electrically isolated primary circuit by the light emitting diode 280 and the phototransistor 140.

二次側巻線２０５の両端に断続的に誘起された電圧は、後述する同期整流回路２００によって整流され、コンデンサ２６０によって平滑化されて、二次直流電圧Ｖ２を生成する。そして、二次直流電圧Ｖ２が、ＤＣ出力として不図示の負荷に供給される。 The voltage induced intermittently at both ends of the secondary winding 205 is rectified by a synchronous rectification circuit 200 described later and smoothed by a capacitor 260 to generate a secondary DC voltage V2. The secondary DC voltage V2 is supplied as a DC output to a load (not shown).

発光ダイオード２８０、シャントレギュレータ２８５、抵抗２７０、２９０、２９５は、二次直流電圧モニタ回路を構成している。 The light emitting diode 280, the shunt regulator 285, and the resistors 270, 290, and 295 constitute a secondary DC voltage monitor circuit.

シャントレギュレータ２８５は、リファレンス端子への印加電圧によって、シャントレギュレータ２８５を流れる電流を制御する素子である。抵抗２９０と２９５は、二次直流電圧Ｖ２と二次側回路のグラウンド（ＧＮＤ２）間に直列に挿入され、シャントレギュレータ２８５のリファレンス端子には、抵抗２９０と２９５の接続点の電圧が印加される。シャントレギュレータ２８５のリファレンス端子の電圧が所定値よりも小さい場合にはシャントレギュレータ２８５に流れる電流は少なくなり、逆にリファレンス端子の電圧が所定値よりも大きい場合にはシャントレギュレータ２８５に流れる電流は大きくなる。このため、抵抗２７０を介して発光ダイオード２８０に流れる電流、すなわち発光ダイオード２８０の発光量がリファレンス端子の電圧によって制御される。本実施形態の場合、シャントレギュレータ２８５のリファレンス端子には、二次直流電圧Ｖ２を抵抗２９０と２９５によって抵抗分圧した電圧が印加されるため、二次直流電圧Ｖ２の電圧値に応じて発光ダイオード２８０の発光量が変化する。そして、発光ダイオード２８０から発光された光は、フォトトランジスタ１４０で受光されて、上述のフィードバック制御がなされることとなる。 The shunt regulator 285 is an element that controls the current flowing through the shunt regulator 285 by the voltage applied to the reference terminal. The resistors 290 and 295 are inserted in series between the secondary DC voltage V2 and the ground (GND2) of the secondary circuit, and the voltage at the connection point of the resistors 290 and 295 is applied to the reference terminal of the shunt regulator 285. . When the voltage at the reference terminal of the shunt regulator 285 is smaller than the predetermined value, the current flowing through the shunt regulator 285 is reduced. Conversely, when the voltage at the reference terminal is larger than the predetermined value, the current flowing through the shunt regulator 285 is large. Become. Therefore, the current flowing through the light emitting diode 280 via the resistor 270, that is, the light emission amount of the light emitting diode 280 is controlled by the voltage at the reference terminal. In the present embodiment, a voltage obtained by dividing the secondary DC voltage V2 by the resistors 290 and 295 is applied to the reference terminal of the shunt regulator 285. Therefore, a light emitting diode is used according to the voltage value of the secondary DC voltage V2. The light emission amount of 280 changes. Then, the light emitted from the light emitting diode 280 is received by the phototransistor 140 and the above-described feedback control is performed.

二次側補助巻線２１０、ダイオード２１５、コンデンサ２２０、同期整流用ＩＣ２３０、ＦＥＴ２４０及びダイオード２５０は、同期整流回路２００（点線部）を構成している。上述のように、一次側巻線１２０に断続的に電流が流れることにより、二次側補助巻線２１０の両端には断続的な電圧が誘起される。そして、二次側補助巻線２１０に誘起された電圧は、ダイオード２１５によって整流され、コンデンサ２２０によって平滑化されて、同期整流用ＩＣ２３０のＶｃｃ端子（電源端子）に印加される。 The secondary side auxiliary winding 210, the diode 215, the capacitor 220, the synchronous rectification IC 230, the FET 240, and the diode 250 constitute a synchronous rectification circuit 200 (dotted line portion). As described above, intermittent current flows through the primary side winding 120, thereby inducing intermittent voltage across the secondary side auxiliary winding 210. The voltage induced in the secondary side auxiliary winding 210 is rectified by the diode 215, smoothed by the capacitor 220, and applied to the Vcc terminal (power supply terminal) of the synchronous rectification IC 230.

同期整流用ＩＣ２３０は、二次側巻線２０５に誘起された電圧を整流するＦＥＴ２４０のオン／オフを制御するＩＣ（集積回路）である。同期整流用ＩＣ２３０のＶＤ端子、ＶＳ端子及びＶＧ端子は、ＦＥＴ２４０のドレイン端子、ソース端子及びゲート端子にそれぞれ接続されており、同期整流用ＩＣ２３０は、ＶＤ端子とＶＳ端子の電位差（すなわち、ＦＥＴ２４０のドレイン―ソース端子間電圧）をモニタしながら、ＶＧ端子のオン／オフ（すなわち、ＦＥＴ２４０のオン／オフ）を制御する。なお、一般的に、ＦＥＴは、ドレイン―ソース端子間にボディダイオード（寄生ダイオード）を有するため、図１中、ＦＥＴ２４０のボディダイオード２４０ｂと、トランジスタ２４０ａとを分けて示している。本実施形態においては、ボディダイオード２４０ｂとは別に、ＦＥＴ２４０のドレイン―ソース端子間にダイオード２５０が並列接続されている。ダイオード２５０は、例えば、ショットキーバリアダイオードであり、後述するように整流損失を低く抑えるため、ボディダイオード２４０ｂの順方向電圧（例えば、０．６Ｖ）よりも低い順方向電圧（例えば、０．１Ｖ）を有するダイオードで構成されている。 The synchronous rectification IC 230 is an IC (integrated circuit) that controls on / off of the FET 240 that rectifies the voltage induced in the secondary winding 205. The VD terminal, the VS terminal, and the VG terminal of the synchronous rectification IC 230 are connected to the drain terminal, the source terminal, and the gate terminal of the FET 240, respectively. The synchronous rectification IC 230 has a potential difference between the VD terminal and the VS terminal (that is, the FET 240 The VG terminal is turned on / off (that is, the FET 240 is turned on / off) while monitoring the drain-source terminal voltage. In general, an FET has a body diode (parasitic diode) between its drain and source terminals, and therefore, the body diode 240b of the FET 240 and the transistor 240a are shown separately in FIG. In the present embodiment, a diode 250 is connected in parallel between the drain and source terminals of the FET 240 separately from the body diode 240b. The diode 250 is, for example, a Schottky barrier diode, and a forward voltage (for example, 0.1 V) lower than the forward voltage (for example, 0.6 V) of the body diode 240b in order to keep rectification loss low as will be described later. ).

以下、同期整流用ＩＣ２３０を含む同期整流回路２００の動作について、図２を参照しながら詳細に説明する。図２は、本発明の実施の形態に係るスイッチング電源装置１の動作波形図である。図２（ａ）〜（ｅ）は、ＦＥＴ１２５のドレイン―ソース端子間電圧、ＦＥＴ１２５のドレイン―ソース端子間電流、ＦＥＴ２４０のドレイン―ソース端子間電流、ＦＥＴ２４０のドレイン―ソース端子間電圧、ＦＥＴ２４０のゲート端子電圧をそれぞれ示している。また、ＦＥＴ２４０のドレイン―ソース端子間電圧波形のα１で示される部分を拡大してα２に示し、β１で示される部分を拡大してβ２に示している。 Hereinafter, the operation of the synchronous rectifier circuit 200 including the IC 230 for synchronous rectification will be described in detail with reference to FIG. FIG. 2 is an operation waveform diagram of the switching power supply device 1 according to the embodiment of the present invention. 2A to 2E show the FET 125 drain-source terminal voltage, the FET 125 drain-source terminal current, the FET 240 drain-source terminal current, the FET 240 drain-source terminal voltage, and the FET 240 gate. Each terminal voltage is shown. Further, the portion indicated by α1 of the voltage waveform between the drain and source terminals of the FET 240 is enlarged and indicated by α2, and the portion indicated by β1 is enlarged and indicated by β2.

図２（ａ）に示すように、制御用ＩＣ１３０のＯＵＴ端子より出力されるスイッチングパルスがＦＥＴ１２５のゲート端子に入力されることにより、ＦＥＴ１２５は断続的にオン／オフされる。ＦＥＴ１２５がオンすると、ＦＥＴ１２５のドレイン―ソース端子間電圧が略ゼロとなり、のこぎり波状のドレイン電流が流れ（すなわち、一次側巻線１２０に電流が流れ）、一次側巻線１２０に磁気エネルギーが蓄えられる（図２（ｂ））。そして、ＦＥＴ１２５がオフすると、一次側巻線１２０に蓄えられた磁気エネルギーが、二次側巻線２０５及び二次側補助巻線２１０に伝達され、二次側巻線２０５及び二次側補助巻線２１０の両端に電圧が誘起される。そして、図２（ｃ）に示すように、二次側巻線２０５に誘起された電圧に起因する電流が、ＦＥＴ２４０のソース端子を介してドレイン端子に供給される。なお、図２（ｃ）に示すＦＥＴ２４０のドレイン―ソース端子間電流は、ＦＥＴ２４０のソース端子からドレイン端子に流れる電流の向きを正（プラス）方向として表しており、右方下がりののこぎり波状の波形となる。 As shown in FIG. 2A, the switching pulse output from the OUT terminal of the control IC 130 is input to the gate terminal of the FET 125, whereby the FET 125 is intermittently turned on / off. When the FET 125 is turned on, the drain-source terminal voltage of the FET 125 becomes substantially zero, a sawtooth drain current flows (that is, a current flows in the primary winding 120), and magnetic energy is stored in the primary winding 120. (FIG. 2 (b)). When the FET 125 is turned off, the magnetic energy stored in the primary side winding 120 is transmitted to the secondary side winding 205 and the secondary side auxiliary winding 210, and the secondary side winding 205 and the secondary side auxiliary winding are transferred. A voltage is induced across the line 210. Then, as shown in FIG. 2C, a current resulting from the voltage induced in the secondary winding 205 is supplied to the drain terminal via the source terminal of the FET 240. Note that the drain-source terminal current of the FET 240 shown in FIG. 2C represents the direction of the current flowing from the source terminal to the drain terminal of the FET 240 as a positive (plus) direction, and has a sawtooth waveform that falls to the right. It becomes.

ＦＥＴ２４０のドレイン―ソース端子間電流が流れるとき（すなわち、ＦＥＴ１２５がオフするとき）（矢印Ａ）、同期整流用ＩＣ２３０は、ＶＧ端子をオフした状態（すなわち、ＦＥＴ２４０をオフした状態）を維持しているため、ＦＥＴ２４０のソース端子に供給される電流は、ボディダイオード２４０ｂとダイオード２５０を介してドレイン端子に流れようとする。しかし、本実施形態においては、ボディダイオード２４０ｂの順方向電圧よりも低い順方向電圧のダイオード２５０がＦＥＴ２４０のドレイン―ソース端子間に並列に接続されているため、殆どの電流が順方向電圧の低いダイオード２５０を流れ、ボディダイオード２４０ｂには電流は殆ど流れない。ダイオード２５０に電流が流れることによって、ＦＥＴ２４０のドレイン―ソース端子間電圧がマイナス、すなわち、ソース電圧がドレイン電圧よりも高くなる（図２（ｄ））。ＦＥＴ２４０のソース端子電圧がドレイン端子電圧よりも高くなると、その分コンデンサ２６０の一端に印加される電圧が減少するため整流損失（電力損失）が大きくなるが、本実施形態においては、ボディダイオード２４０ｂの順方向電圧（例えば、０．６Ｖ）よりも低い順方向電圧（例えば、０．１Ｖ）のダイオード２５０をＦＥＴ２４０のドレイン―ソース端子間に挿入しているため、ＦＥＴ２４０のドレイン―ソース端子間電圧が、ダイオード２５０の順方向電圧によってクランプされる（矢印Ｃ）。すなわち、本実施形態においては、ＦＥＴ２４０のドレイン―ソース端子間電圧が、ボディダイオード２４０ｂの順方向電圧（矢印Ｄ）まで下回ることのないように構成し、ＦＥＴ２４０のソース端子に供給される電流をダイオード２５０でバイパスさせることで整流損失を低く抑えている。 When the drain-source terminal current of the FET 240 flows (that is, when the FET 125 is turned off) (arrow A), the synchronous rectification IC 230 maintains the state where the VG terminal is turned off (that is, the state where the FET 240 is turned off). Therefore, the current supplied to the source terminal of the FET 240 tends to flow to the drain terminal via the body diode 240b and the diode 250. However, in this embodiment, since the diode 250 having a forward voltage lower than the forward voltage of the body diode 240b is connected in parallel between the drain and source terminals of the FET 240, most of the current has a low forward voltage. The current flows through the diode 250, and almost no current flows through the body diode 240b. When a current flows through the diode 250, the drain-source terminal voltage of the FET 240 is negative, that is, the source voltage becomes higher than the drain voltage (FIG. 2D). When the source terminal voltage of the FET 240 becomes higher than the drain terminal voltage, the voltage applied to one end of the capacitor 260 decreases accordingly, and thus the rectification loss (power loss) increases. In this embodiment, the body diode 240b Since the diode 250 having a forward voltage (for example, 0.1 V) lower than the forward voltage (for example, 0.6 V) is inserted between the drain and source terminals of the FET 240, the voltage between the drain and source terminals of the FET 240 is And is clamped by the forward voltage of the diode 250 (arrow C). That is, in this embodiment, the drain-source terminal voltage of the FET 240 is configured not to fall below the forward voltage (arrow D) of the body diode 240b, and the current supplied to the source terminal of the FET 240 is changed to the diode. By bypassing at 250, the rectification loss is kept low.

図２（ｄ）に示すように、ＦＥＴ２４０のドレイン―ソース端子間に電流が流れると、同期整流用ＩＣ２３０はＶＤ端子とＶＳ端子の電位差（すなわち、ＦＥＴ２４０のドレイン―ソース端子間電圧）をモニタし、第１の閾値Ｖｔｈ１（Ｖｔｈ１＜０）と比較する。そして、ＶＤ端子とＶＳ端子の電位差が第１の閾値Ｖｔｈ１よりも下回った時（マイナス方向に大きくなった時）、同期整流用ＩＣ２３０はＶＧ端子を制御しＦＥＴ２４０のトランジスタ２４０ａをオンする（矢印Ｂ）。なお、厳密には、ＶＤ端子とＶＳ端子の電位差が第１の閾値Ｖｔｈ１よりも下回ったことを検出してから、トランジスタ２４０ａがオンする（図２（ｅ）の矢印Ｅ）までの時間には、同期整流用ＩＣ２３０内の回路のディレイが存在する。従って、このディレイの間、ＦＥＴ２４０のソース端子に供給される電流は、ダイオード２５０を介してＦＥＴ２４０のドレイン端子に流れることとなる。 As shown in FIG. 2D, when a current flows between the drain and source terminals of the FET 240, the synchronous rectification IC 230 monitors the potential difference between the VD terminal and the VS terminal (that is, the voltage between the drain and source terminals of the FET 240). Compared with the first threshold value Vth1 (Vth1 <0). When the potential difference between the VD terminal and the VS terminal falls below the first threshold value Vth1 (when it becomes larger in the negative direction), the synchronous rectification IC 230 controls the VG terminal and turns on the transistor 240a of the FET 240 (arrow B). ). Strictly speaking, the time from when it is detected that the potential difference between the VD terminal and the VS terminal is lower than the first threshold value Vth1 until the transistor 240a is turned on (arrow E in FIG. 2 (e)) There is a circuit delay in the synchronous rectification IC 230. Therefore, during this delay, the current supplied to the source terminal of the FET 240 flows through the diode 250 to the drain terminal of the FET 240.

一般的に、トランジスタ２４０ａのオン抵抗は１００ｍΩ程度と低く、トランジスタ２４０ａによる電力損失はダイオード２５０のそれと比較して極めて低い。従って、トランジスタ２４０ａがオンした場合、ＦＥＴ２４０のソース端子に供給される電流は、トランジスタ２４０ａを介してドレイン端子に流れることとなる。ＦＥＴ２４０のドレイン―ソース端子間電圧は、トランジスタ２４０ａのオン抵抗とＦＥＴ２４０のドレイン―ソース端子間電流との積によって求まるため、図２（ｄ）の矢印Ｆで示されるような右方上がりの直線として観測される。 In general, the on-resistance of the transistor 240 a is as low as about 100 mΩ, and the power loss due to the transistor 240 a is extremely low compared to that of the diode 250. Therefore, when the transistor 240a is turned on, the current supplied to the source terminal of the FET 240 flows to the drain terminal via the transistor 240a. Since the voltage between the drain and source terminals of the FET 240 is obtained by the product of the on-resistance of the transistor 240a and the current between the drain and source terminals of the FET 240, it is a straight line that rises to the right as shown by the arrow F in FIG. Observed.

同期整流用ＩＣ２３０は、ＶＧ端子を制御してＦＥＴ２４０のトランジスタ２４０ａをオンした後、ＶＤ端子とＶＳ端子の電位差（すなわち、ＦＥＴ２４０のドレイン―ソース端子間電圧）をモニタし、第２の閾値Ｖｔｈ２と比較する。そして、ＶＤ端子とＶＳ端子の電位差が第２の閾値Ｖｔｈ２よりも上回った時（マイナス方向に小さくなった時）（矢印Ｇ）、同期整流用ＩＣ２３０はＶＧ端子を制御しＦＥＴ２４０のトランジスタ２４０ａをオフする（図２（ｅ）の矢印Ｈ）。 The synchronous rectification IC 230 controls the VG terminal to turn on the transistor 240a of the FET 240, and then monitors the potential difference between the VD terminal and the VS terminal (that is, the voltage between the drain and source terminals of the FET 240), and the second threshold Vth2 Compare. When the potential difference between the VD terminal and the VS terminal exceeds the second threshold value Vth2 (when it decreases in the negative direction) (arrow G), the synchronous rectification IC 230 controls the VG terminal and turns off the transistor 240a of the FET 240. (Arrow H in FIG. 2 (e)).

同期整流用ＩＣ２３０によってＦＥＴ２４０のトランジスタ２４０ａがオフされると、ＦＥＴ２４０のソース端子に供給される電流は、再びダイオード２５０を介してＦＥＴ２４０のドレイン端子に流れることとなる。ダイオード２５０に電流が流れると、ＦＥＴ２４０のドレイン―ソース端子間電圧は、ダイオード２５０の順方向電圧まで一旦電圧降下し（矢印Ｉ）、その後ＦＥＴ２４０のドレイン―ソース端子間電流の減少と共にゼロとなる。なお、ＦＥＴ２４０のトランジスタ２４０ａがオンする直前（矢印Ｃ）と同様、ＦＥＴ２４０のドレイン―ソース端子間電圧は、ダイオード２５０の順方向電圧によってクランプされるため、ＦＥＴ２４０のドレイン―ソース端子間電圧が、ボディダイオード２４０ｂの順方向電圧（矢印Ｊ）まで下回ることはなく、整流損失が低く抑えられることとなる。 When the transistor 240 a of the FET 240 is turned off by the synchronous rectification IC 230, the current supplied to the source terminal of the FET 240 flows again to the drain terminal of the FET 240 via the diode 250. When a current flows through the diode 250, the voltage between the drain and source terminals of the FET 240 once drops to the forward voltage of the diode 250 (arrow I), and then becomes zero as the current between the drain and source terminals of the FET 240 decreases. Since the voltage between the drain and source terminals of the FET 240 is clamped by the forward voltage of the diode 250, just like the time immediately before the transistor 240a of the FET 240 is turned on (arrow C), the voltage between the drain and source terminals of the FET 240 is the body voltage. The voltage does not fall below the forward voltage (arrow J) of the diode 240b, and the rectification loss is kept low.

ＦＥＴ２４０のドレイン―ソース端子間電流がゼロとなった後、ＦＥＴ１２５がオンすると、ＦＥＴ２４０のドレインーソース端子間電圧は、数１０Ｖ程度まで上昇することとなる。本発明の実施の形態に係るスイッチング電源装置１は、上述の一連の整流動作を繰り返し、コンデンサ２６０によって平滑化された二次直流電圧Ｖ２をＤＣ出力として不図示の負荷に供給する。 When the FET 125 is turned on after the drain-source terminal current of the FET 240 becomes zero, the drain-source terminal voltage of the FET 240 increases to about several tens of volts. The switching power supply device 1 according to the embodiment of the present invention repeats the series of rectification operations described above, and supplies the secondary DC voltage V2 smoothed by the capacitor 260 to a load (not shown) as a DC output.

以上のように、本実施形態のスイッチング電源装置１では、同期整流用ＩＣ２３０によってＦＥＴ２４０のドレイン―ソース端子間電圧をモニタし、ＦＥＴ１２５がオフしている間に確実に同期整流回路２００のＦＥＴ２４０がオン／オフされるように構成されている。また、ＦＥＴ２４０のトランジスタ２４０ａがオンする前、及び、オフした後、ダイオード２５０がＦＥＴ２４０のドレイン―ソース端子間電圧をクランプし、電流をバイパスさせる構成としているため、整流回路による電力損失は極めて低く抑えられる。 As described above, in the switching power supply device 1 of the present embodiment, the voltage between the drain and source terminals of the FET 240 is monitored by the synchronous rectification IC 230 and the FET 240 of the synchronous rectification circuit 200 is reliably turned on while the FET 125 is off. It is configured to be turned off. In addition, since the diode 250 clamps the drain-source terminal voltage of the FET 240 and bypasses the current before and after the transistor 240a of the FET 240 is turned on, the power loss due to the rectifier circuit is extremely low. It is done.

１スイッチング電源装置
１１０ダイオードブリッジ回路
１１５、１４５、２２０、２６０コンデンサ
１２６、１２７、２７０、２９０、２９５抵抗
１２０一次側巻線
１２５、２４０ＦＥＴ
１３０制御用ＩＣ
１４０フォトトランジスタ
１５０一次側補助巻線
１５５、２１５、２５０ダイオード
２００同期整流回路
２０５二次側巻線
２１０二次側補助巻線
２３０同期整流用ＩＣ
２４０ａトランジスタ
２４０ｂボディダイオード
２８０発光ダイオード
２８５シャントレギュレータ
３００フォトカプラ
４００トランス
DESCRIPTION OF SYMBOLS 1 Switching power supply device 110 Diode bridge circuit 115, 145, 220, 260 Capacitor 126, 127, 270, 290, 295 Resistance 120 Primary side winding 125, 240 FET
130 IC for control
140 Phototransistor 150 Primary side auxiliary winding 155, 215, 250 Diode 200 Synchronous rectifier circuit 205 Secondary side winding 210 Secondary side auxiliary winding 230 IC for synchronous rectification
240a transistor 240b body diode 280 light emitting diode 285 shunt regulator 300 photocoupler 400 transformer

Claims

A primary winding; a switching element connected to the other end of the primary winding for turning on / off a current flowing through the primary winding; and a first control circuit for controlling on / off of the switching element. A primary circuit;
A secondary winding, a synchronous rectification circuit that rectifies the voltage generated in the secondary winding in synchronization with ON / OFF of the switching element, and a DC circuit that smoothes the voltage rectified by the synchronous rectification circuit; A secondary circuit comprising:
In a switching power supply device comprising:
The synchronous rectifier circuit is connected in parallel to the first rectifier element, the first rectifier element that rectifies the current flowing from the secondary winding to the DC circuit, and the DC converter from the secondary winding. A second rectifying element that rectifies the current flowing through the circuit, and the current flowing from the secondary winding to the DC circuit by controlling on / off of the first rectifying element; A second control circuit that flows through either one of the second rectifying elements,
The second control circuit includes:
(1)
Detecting that the switching element is turned off by passing a current flowing from the secondary winding to the DC circuit when the first rectifying element is turned off to the second rectifying element;
(2)
When it is detected that the switching element is turned off, the first rectifying element is turned on, and a current flowing from the secondary winding to the DC circuit is supplied to the first rectifying element,
(3)
When the current flowing through the first rectifier element becomes smaller than a predetermined current value, the first rectifier element is turned off and the current flowing from the secondary winding to the DC circuit is converted into the second rectifier. A switching power supply characterized by flowing in an element.

The first rectifier element is an FET (Field-Effect Transistor), and an input terminal and an output terminal of the first rectifier element are a source terminal and a drain terminal of the FET. The switching power supply device described.

3. The switching power supply device according to claim 2, wherein the second rectifying element is a diode, and a forward voltage of the diode is lower than a forward voltage of a parasitic diode of the FET.

The switching power supply device according to claim 3, wherein the diode is a Schottky barrier diode.

3. The second control circuit detects a current flowing from the secondary winding to the DC circuit by detecting a voltage between a source terminal and a drain terminal of the FET. The switching power supply device according to claim 4.