[go: up one dir, main page]

JP2012104730A - Semiconductor light-emitting element - Google Patents

Semiconductor light-emitting element Download PDF

Info

Publication number
JP2012104730A
JP2012104730A JP2010253577A JP2010253577A JP2012104730A JP 2012104730 A JP2012104730 A JP 2012104730A JP 2010253577 A JP2010253577 A JP 2010253577A JP 2010253577 A JP2010253577 A JP 2010253577A JP 2012104730 A JP2012104730 A JP 2012104730A
Authority
JP
Japan
Prior art keywords
layer
electrode
light emitting
semiconductor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010253577A
Other languages
Japanese (ja)
Inventor
Masahiro Watanabe
優洋 渡邊
Kazuyuki Iizuka
和幸 飯塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2010253577A priority Critical patent/JP2012104730A/en
Publication of JP2012104730A publication Critical patent/JP2012104730A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

【課題】高出力であり、高効率で動作電圧が低い半導体発光素子を提供する。
【解決手段】半導体発光素子は、少なくとも支持基板10、及び発光層5を含む半導体層14と、金属反射層9と、誘電体層15と、界面電極8と、絶縁性保護膜24と、透明導電膜21と、金属分配電極12と、第一電極13と、第二電極17とを有している。界面電極8の深さ方向における直上の領域において、半導体層14はエッチングによって除去され、界面電極8と接する半導体層14の第二主表面の半導体層を残し、界面電極8上には発光層5が形成されていない。
【選択図】図15
A semiconductor light emitting device having high output, high efficiency, and low operating voltage is provided.
A semiconductor light emitting device includes a semiconductor layer including at least a support substrate and a light emitting layer, a metal reflection layer, a dielectric layer, an interface electrode, an insulating protective film, a transparent layer. The conductive film 21, the metal distribution electrode 12, the first electrode 13, and the second electrode 17 are included. In the region immediately above in the depth direction of the interface electrode 8, the semiconductor layer 14 is removed by etching, leaving a semiconductor layer on the second main surface of the semiconductor layer 14 in contact with the interface electrode 8, and the light emitting layer 5 on the interface electrode 8. Is not formed.
[Selection] Figure 15

Description

本発明は、半導体発光素子に係り、特に、基板貼り替え型構造を有する発光素子に好適に利用できる半導体発光素子に関する。   The present invention relates to a semiconductor light emitting device, and more particularly to a semiconductor light emitting device that can be suitably used for a light emitting device having a substrate-replaceable structure.

半導体発光素子である発光ダイオード(以下、「LED」という。)は、GaN系やAlGalnP系の高品質結晶をMOVPE法で成長できるようになったことから、青色、緑色、橙色、黄色、赤色の高輝度LEDが製作できるようになった。そして、LEDの高輝度化に伴い、その用途は、自動車のブレーキランプや液晶ディスプレイのバックライト等へ広がり、その需要は年々増加している。   Light-emitting diodes (hereinafter referred to as “LEDs”), which are semiconductor light-emitting elements, are capable of growing GaN-based and AlGaInP-based high-quality crystals by the MOVPE method, so that blue, green, orange, yellow, red High brightness LED can be manufactured. And with the increase in the brightness of LEDs, their applications have spread to automobile brake lamps, liquid crystal display backlights, and the like, and the demand is increasing year by year.

MOVPE法によって高品質の結晶が成長可能となってから、LEDの内部効率は理論値限界値に近づきつつある。しかしながら、LEDからの光取り出し効率はまだまだ低く、光取り出し効率を向上することが重要となっている。この種の高輝度赤色LEDは、例えばAlGalnP系の材料で形成され、導電性のGaAs基板上に格子整合する組成のAlGalnP系の材料からなるn型AlGalnP層、及びp型AlGalnP層と、それらに挟まれたAlGalnP又はGalnPからなる発光層(活性層)を有するダブルヘテロ構造となっている。しかしながら、このGaAs基板のバンドギャップは、発光層のバンドギャップよりも狭いため、発光層からの光の多くがGaAs基板に吸収され、光の取り出し効率が著しく低下するという問題があった。   Since high-quality crystals can be grown by the MOVPE method, the internal efficiency of LEDs is approaching the theoretical limit value. However, the light extraction efficiency from the LED is still low, and it is important to improve the light extraction efficiency. This type of high-intensity red LED is formed of, for example, an AlGalnP-based material, and includes an n-type AlGalnP layer and a p-type AlGalnP layer made of an AlGalnP-based material having a lattice-matched composition on a conductive GaAs substrate. It has a double hetero structure having a light emitting layer (active layer) made of AlGalnP or GalnP sandwiched. However, since the band gap of the GaAs substrate is narrower than the band gap of the light emitting layer, most of the light from the light emitting layer is absorbed by the GaAs substrate, causing a problem that the light extraction efficiency is remarkably lowered.

発光層とGaAs基板との間に、屈折率の異なる半導体層からなる多層反射膜構造を形成することによってGaAs基板での光の吸収を低減し、光取り出し効率を向上させた方法がある。しかしながら、この方法では、多層反射膜構造へ限定された入射角を持つ光しか反射することはできない。   There is a method in which light absorption in the GaAs substrate is reduced and light extraction efficiency is improved by forming a multilayer reflective film structure composed of semiconductor layers having different refractive indexes between the light emitting layer and the GaAs substrate. However, this method can only reflect light having a limited incident angle to the multilayer reflective film structure.

そこで、AlGalnP系の材料からなるダブルヘテロ構造を反射率の高い金属膜を介してGaAs基板よりも熱伝導率のよいSi支持基板に貼り付け、その後、成長用のGaAs基板を除去する方法が提案されている(特許文献1参照)。この従来の方法によれば、反射膜として金属膜を用いているため、金属膜への光の入射角を選ばずに高い反射が可能となり、LEDの高輝度化が実現できる。   Therefore, a method has been proposed in which a double heterostructure made of an AlGalnP-based material is attached to a Si support substrate having a higher thermal conductivity than a GaAs substrate through a highly reflective metal film, and then the growth GaAs substrate is removed. (See Patent Document 1). According to this conventional method, since the metal film is used as the reflection film, high reflection is possible without selecting the incident angle of light to the metal film, and high brightness of the LED can be realized.

一方、従来のLEDチップでは活性層とSi支持基板との間に金属反射層を挟んだLED素子構造が採用されている。しかしながら、LEDチップを製造するにあたり、レアメタルを含む有機金属原料を使用する半導体エピタキシー成長における原材料費が大きい。そのため、半導体結晶の層を薄くする必要がある。しかしながら、LEDチップでは、薄い半導体層のみによる電流分散効果で電気をチップ内の活性層に面内均一に注入することは困難である。   On the other hand, a conventional LED chip employs an LED element structure in which a metal reflective layer is sandwiched between an active layer and a Si support substrate. However, when manufacturing an LED chip, the raw material cost in the semiconductor epitaxy growth using the organic metal raw material containing a rare metal is large. Therefore, it is necessary to thin the semiconductor crystal layer. However, in the LED chip, it is difficult to uniformly inject electricity into the active layer in the chip due to the current dispersion effect by only the thin semiconductor layer.

そこで、図19に示したLEDチップのように金属からなる表面電極をチップ全体に張り巡らせて、チップ面内においてより均一に電流を流し、より高信頼性で、かつ、最大印加電流値の高いチップを実現している。電流をチップ面内に均一に流すことによって駆動時の順方向電圧を低減し、実効的に高効率とすることが可能である。   Therefore, a surface electrode made of metal is stretched over the entire chip as in the LED chip shown in FIG. 19, and the current flows more uniformly in the chip surface, which is more reliable and has a high maximum applied current value. The chip is realized. By causing the current to flow uniformly in the chip surface, it is possible to reduce the forward voltage during driving and effectively increase the efficiency.

しかしながら、チップ面内に電流を広げる表面電極は、活性層で発光した光をチップの外部に取り出す際に、吸収要因として大きく作用し(影になってしまう)、発光出力が小さくなってしまうという問題があった。   However, the surface electrode that spreads the current in the chip surface acts greatly as an absorption factor when taking out the light emitted from the active layer to the outside of the chip (it becomes a shadow), and the light output is reduced. There was a problem.

このような問題に対して、電流を金属電極ではなく、透明導電膜を利用してチップ全体に電流を広げる方法が提案されている(特許文献2、及び特許文献3参照)。   To solve such a problem, a method has been proposed in which a current is spread over the entire chip using a transparent conductive film instead of a metal electrode (see Patent Document 2 and Patent Document 3).

しかしながら、活性層とSi支持基板との間に金属反射層を有する、いわゆる基板貼り替え型のLEDチップは、図20に示すようにエピタキシー成長における最初の導電型が基板貼り替え後の最終的なLEDチップの光取り出し面側となる。化合物半導体において、p型のドーパント(Zn、Mgなど)はn型のドーパントに対して拡散し易いことが一般的に知られている。そのため、エピタキシー成長時には、ドーパントが拡散しにくいn型層を最初に成長させ、その後、ドーパントが拡散し易いp型層をエピタキシー成長させることが望ましい。そのため、貼り合わせタイプのLEDチップは、光取り出し面側にn型層を採用している。しかしながら、このn型層は、ドーピング濃度に限界があるのが一般的であり、透明導電膜と電気的にオーミック接合、またはトンネル接合させることは困難である。   However, in the so-called substrate-replaceable LED chip having a metal reflective layer between the active layer and the Si support substrate, as shown in FIG. 20, the first conductivity type in the epitaxy growth is the final after the substrate is replaced. It becomes the light extraction surface side of the LED chip. In compound semiconductors, it is generally known that p-type dopants (Zn, Mg, etc.) are likely to diffuse with respect to n-type dopants. Therefore, at the time of epitaxy growth, it is desirable to first grow an n-type layer in which dopant is difficult to diffuse, and then epitaxially grow a p-type layer in which dopant is easy to diffuse. Therefore, the bonded type LED chip employs an n-type layer on the light extraction surface side. However, the n-type layer generally has a limited doping concentration, and it is difficult to make an ohmic junction or a tunnel junction electrically with the transparent conductive film.

一方、p型層ではドーピング濃度を高くすることが可能であるため、例えばITOに代表される透明導電膜とZnドープのGaAs、AlGaAs層など電気的にオーミックに近い接合が可能となっている。   On the other hand, since it is possible to increase the doping concentration in the p-type layer, for example, an electrically ohmic junction such as a transparent conductive film typified by ITO and a Zn-doped GaAs or AlGaAs layer is possible.

また一方で、透明導電膜と半導体層とのオーミック性接触を、金属電極を用いて得る方法が提案されている(特許文献4参照)。   On the other hand, a method for obtaining ohmic contact between a transparent conductive film and a semiconductor layer using a metal electrode has been proposed (see Patent Document 4).

この特許文献4記載の方法では、透明導電膜とオーミック性接触の関係を持つ比較的薄い透過性の金属電極を素子面内に満遍なく形成する構造となっており、その構造から電流は主に金属電極の直下に流入する。従って、たとえ金属電極を薄く、透過性を持たせた構造としても、発光した光の大部分は、その金属電極を通過してLEDチップの外部へ放射されることになるため、大幅な発光出力の増大は望めない構造であった。   In the method described in Patent Document 4, a relatively thin transparent metal electrode having an ohmic contact relationship with the transparent conductive film is uniformly formed in the element surface. It flows directly under the electrode. Therefore, even if the metal electrode is made thin and transparent, most of the emitted light passes through the metal electrode and is emitted outside the LED chip. It was a structure that could not be expected to increase.

特開2005−175462号公報JP 2005-175462 A 特開2002−329889号公報JP 2002-329889 A 特許第4255710号公報Japanese Patent No. 4255710 特開2006−100569号公報JP 2006-1000056 A

本発明の目的は、高出力であり、高効率で動作電圧が低い半導体発光素子を提供することにある。   An object of the present invention is to provide a semiconductor light emitting device having high output, high efficiency and low operating voltage.

[1]本発明は、支持基板と、発光層を含む半導体層と、前記支持基板と前記発光層との間に設けられる金属反射層と、前記半導体層の第一主表面上に形成される絶縁性保護膜と、前記絶縁性保護膜の第一主表面上に形成される透明導電膜と、前記半導体層と前記透明導電膜との間に、前記絶縁性保護膜を貫通して設けられる分配電極と、前記金属反射層と前記半導体層の第二主表面とを電気的に接続する界面電極とを有し、前記分配電極の深さ方向における直下の領域には前記界面電極が設けられておらず、前記界面電極の深さ方向における直上の領域には前記半導体層の前記発光層が設けられていないことを特徴とする半導体発光素子にある。 [1] The present invention is formed on a support substrate, a semiconductor layer including a light emitting layer, a metal reflective layer provided between the support substrate and the light emitting layer, and a first main surface of the semiconductor layer. An insulating protective film, a transparent conductive film formed on the first main surface of the insulating protective film, and the insulating protective film are provided between the semiconductor layer and the transparent conductive film. A distribution electrode; and an interface electrode that electrically connects the metal reflection layer and the second main surface of the semiconductor layer, and the interface electrode is provided in a region immediately below in the depth direction of the distribution electrode. In the semiconductor light emitting device, the light emitting layer of the semiconductor layer is not provided in a region immediately above the interface electrode in the depth direction.

[2]上記[1]記載の発明にあって、前記絶縁性保護膜は、前記半導体層の第一主表面上において前記分配電極の形成される領域のみがエッチングによって除去され、前記半導体層の第一主表面以外の露出した側面部を覆うように形成されており、前記透明導電膜は、前記分配電極又は前記半導体層の第一主表面、もしくはその両方と接していることを特徴とする。 [2] In the invention described in [1] above, only the region where the distribution electrode is formed on the first main surface of the semiconductor layer is removed by etching in the insulating protective film, It is formed so as to cover the exposed side surface other than the first main surface, and the transparent conductive film is in contact with the distribution electrode, the first main surface of the semiconductor layer, or both. .

[3]上記[1]又は[2]記載の発明にあって、前記透明導電膜上に表面電極が形成され、前記界面電極の深さ方向における直下の領域には前記分配電極が設けられないことを特徴とする。 [3] In the invention described in [1] or [2] above, a surface electrode is formed on the transparent conductive film, and the distribution electrode is not provided in a region immediately below in the depth direction of the interface electrode. It is characterized by that.

[4]上記[1]又は[2]記載の発明にあって、前記界面電極は、前記第二電極の深さ方向における直下の領域においても形成されておらず、前記第二電極、前記分配電極、及び前記界面電極の全てが深さ方向における同一軸線上に互いに干渉していないことを特徴とする。 [4] In the invention described in [1] or [2] above, the interface electrode is not formed in a region immediately below in the depth direction of the second electrode. All of the electrodes and the interface electrode do not interfere with each other on the same axis in the depth direction.

[5]上記[1]〜[4]のいずれかに記載の発明にあって、前記半導体層の第二主表面と前記分配電極との間にAlGa1−XAs(但し、0≦X≦0.3)からなるコンタクト層が形成され、当該コンタクト層は、前記分配電極直下の領域以外の面に形成されていないことを特徴とする。 [5] In the invention according to any one of [1] to [4], Al X Ga 1-X As (provided that 0 ≦ 0) is provided between the second main surface of the semiconductor layer and the distribution electrode. X ≦ 0.3) is formed, and the contact layer is not formed on a surface other than the region directly under the distribution electrode.

[6]上記[1]〜[5]のいずれかに記載の発明にあって、前記半導体層の前記透明導電膜と接する第二主表面は、前記第二電極及び前記分配電極の形成される領域以外の面において凹凸の形状を有する粗面となっていることを特徴とする。 [6] In the invention according to any one of [1] to [5], the second main surface of the semiconductor layer in contact with the transparent conductive film is formed with the second electrode and the distribution electrode. A rough surface having an uneven shape is formed on a surface other than the region.

[7]上記[1]〜[6]のいずれかに記載の発明にあって、前記誘電体層と前記金属反射層との間に誘電体層が設けられ、前記界面電極は前記誘電体層を貫通して設けられることを特徴とする。 [7] In the invention according to any one of [1] to [6], a dielectric layer is provided between the dielectric layer and the metal reflective layer, and the interface electrode is formed of the dielectric layer. It is characterized by being provided so as to pass through.

本発明によると、高出力、高効率、低動作電圧を実現した半導体発光素子を得ることができる。   According to the present invention, it is possible to obtain a semiconductor light emitting device that realizes high output, high efficiency, and low operating voltage.

本発明の代表的な実施例1に係る基板貼り替え型の半導体発光素子の製造工程を説明するための図である。It is a figure for demonstrating the manufacturing process of the semiconductor light-emitting element of the substrate pasting type which concerns on typical Example 1 of this invention. 図1の次の工程を説明するための図である。It is a figure for demonstrating the next process of FIG. 図2の次の工程を説明するための図である。It is a figure for demonstrating the next process of FIG. 図3の次の工程を説明するための図である。It is a figure for demonstrating the next process of FIG. 図4の次の工程を説明するための図である。It is a figure for demonstrating the next process of FIG. 図5の次の工程を説明するための図である。It is a figure for demonstrating the next process of FIG. 図6の次の工程を説明するための図である。It is a figure for demonstrating the next process of FIG. 図7の次の工程を説明するための図である。It is a figure for demonstrating the next process of FIG. 図8の次の工程を説明するための図である。It is a figure for demonstrating the next process of FIG. 図9の次の工程を説明するための図である。It is a figure for demonstrating the next process of FIG. 図10の次の工程を説明するための図である。It is a figure for demonstrating the next process of FIG. 図11の次の工程を説明するための図である。It is a figure for demonstrating the next process of FIG. 図12の次の工程を説明するための図である。It is a figure for demonstrating the next process of FIG. 図13の次の工程を説明するための図である。It is a figure for demonstrating the next process of FIG. 図14の次の工程を説明するための図である。It is a figure for demonstrating the next process of FIG. 本発明の実施例1におけるLED素子の上面外観図である。It is an upper surface external view of the LED element in Example 1 of this invention. 本発明の実施例1における透明導電膜の透過率測定結果である。It is the transmittance | permeability measurement result of the transparent conductive film in Example 1 of this invention. 本発明の実施例3におけるLED素子の動作電圧評価結果である。It is an operating voltage evaluation result of the LED element in Example 3 of this invention. 比較例1におけるLED素子の上面外観図である。6 is an upper surface external view of an LED element in Comparative Example 1. FIG. 比較例1におけるLED素子の断面Aの線上における断面図である。FIG. 6 is a cross-sectional view on the line of the cross section A of the LED element in Comparative Example 1. 比較例2におけるLED素子の断面Aの線上における断面図である。It is sectional drawing on the line of the cross section A of the LED element in the comparative example 2. FIG. 比較例2におけるLED素子の上面外観図である。14 is an upper surface external view of an LED element in Comparative Example 2. FIG. 誘電体層に屈折率1.45の材料を用いた場合の反射層における平均反射率の計算結果である。It is the calculation result of the average reflectance in a reflection layer at the time of using the material of refractive index 1.45 for a dielectric material layer. 誘電体層に屈折率2.0の材料を用いた場合の反射層における平均反射率の計算結果である。It is the calculation result of the average reflectance in a reflection layer at the time of using the material of refractive index 2.0 for a dielectric material layer.

以下、本発明の好適な実施の形態として、実施例及び比較例を挙げて、添付図面に基づいて具体的に説明する。なお、この実施例において、図1〜図15に示す製造工程を以下順に第1工程〜第15工程という。   Hereinafter, as preferred embodiments of the present invention, examples and comparative examples will be given and specifically described with reference to the accompanying drawings. In addition, in this Example, the manufacturing process shown in FIGS. 1-15 is called the 1st process-15th process in order below.

[実施例1]
(第1工程)
図1において、n型GaAs基板1上に、5×1017/cmのキャリア濃度を有するn型(Al0.7Ga0.30.5In0.5Pエッチングストップ層2を100nm、8×1017/cmのキャリア濃度を有するn型GaAsコンタクト層3を100nm、5×1017/cmのキャリア濃度を有するn型(Al0.7Ga0.30.5In0.5Pクラッド層4を1000nm、アンドープGa0.5In0.5Pとアンドープ(Al0.6Ga0.90.5In0.5Pとのペアによる多重量子井戸構造の発光層(活性層)5を4nmと8nmのそれぞれ厚さで30ペア繰り返し、合計360nm、8×1017/cmのキャリア濃度を有するp型(Al0.7Ga0.30.5In0.5Pクラッド層6を1000nm、5×1018/cmのキャリア濃度を有するp型GaPコンタクト層7を100nm、MOVPE法により順次積層成長させ、化合物半導体層14を得た。この化合物半導体層14の発光層5から生ずる光の波長は、発光ピーク波長において、約630nmの赤色となるように設計している。
[Example 1]
(First step)
In FIG. 1, an n-type (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P etching stop layer 2 having a carrier concentration of 5 × 10 17 / cm 3 is formed on an n-type GaAs substrate 1 by 100 nm. The n-type GaAs contact layer 3 having a carrier concentration of 8 × 10 17 / cm 3 is 100 nm, and the n-type (Al 0.7 Ga 0.3 ) 0.5 In having a carrier concentration of 5 × 10 17 / cm 3 is used. Light emission of multiple quantum well structure with 0.5 P clad layer 4 of 1000 nm, undoped Ga 0.5 In 0.5 P and undoped (Al 0.6 Ga 0.9 ) 0.5 In 0.5 P pair layer (active layer) 5 repeating 30 pairs each thickness of 4nm and 8 nm, total 360nm, 8 × 10 17 / cm 3 p -type with a carrier concentration of (Al 0.7 Ga 0.3) 0.5 The p-type GaP contact layer 7 having a carrier concentration of n 0.5 P cladding layer 6 1000nm, 5 × 10 18 / cm 3 100nm, are successively stacked and grown by MOVPE, to obtain a compound semiconductor layer 14. The wavelength of the light generated from the light emitting layer 5 of the compound semiconductor layer 14 is designed to be about 630 nm red at the emission peak wavelength.

MOVPE成長での成長温度は、n型エッチングストップ層2からp型GaPコンタクト層7までを650℃とした。成長圧力は、約6666Pa(50Torr)とした。各層の成長速度は、約0.3〜1.1nm/secとし、V/III比は、約150で行った。ここで、V/III比とは、分母をTMGaやTMAIなどのIII族原料のモル数とし、分子をAsH、PHなどのV族原料のモル数とした場合の比率(商)を指す。 The growth temperature in the MOVPE growth was 650 ° C. from the n-type etching stop layer 2 to the p-type GaP contact layer 7. The growth pressure was about 6666 Pa (50 Torr). The growth rate of each layer was about 0.3 to 1.1 nm / sec, and the V / III ratio was about 150. Here, the V / III ratio refers to a ratio (quotient) when the denominator is the number of moles of a group III material such as TMGa or TMAI and the molecule is the number of moles of a group V material such as AsH 3 or PH 3. .

MOVPE成長において用いる原料としては、例えばGaの場合はトリメチルガリウム(TMGa)、又はトリエチルガリウム(TEGa)、Alの場合はトリメチルアルミニウム(TMAl)、Inの場合はトリメチルインジウム(TMAln)等の有機金属を用いた。その他に、As源としてはアルシン(AsH)、P源としてはホスフィン(PH)等の水素化物ガスを用いた。 As a raw material used in the MOVPE growth, for example, trimethylgallium (TMGa) or triethylgallium (TEGa) in the case of Ga, trimethylaluminum (TMAl) in the case of Al, or trimethylindium (TMAln) in the case of In is used. Using. In addition, arsenic (AsH 3 ) was used as the As source, and hydride gas such as phosphine (PH 3 ) was used as the P source.

n型(Al0.7Ga0.30.5In0.5Pエッチングストップ層2のようなn型層の添加物原料としては、セレン化水素(HSe)を用いた。n型層の他の添加物原料としては、ジシラン(Si)、モノシラン(SiH)、ジエチルテルル(DETe)、ジメチルテルル(DMTe)を用いることもできる。 As an additive material for an n-type layer such as the n-type (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P etching stop layer 2, hydrogen selenide (H 2 Se) was used. Disilane (Si 2 H 6 ), monosilane (SiH 4 ), diethyl tellurium (DETe), and dimethyl tellurium (DMTe) can also be used as other additive materials for the n-type layer.

p型(Al0.7Ga0.30.5In0.5Pクラッド層6、及びp型GaPコンククト層7のようなp型層の添加物原料としては、ビスシクロペンタジエニルマグネシウム(CpMg)を用いた。p型層の他の添加物原料としては、ジメチルジンク(DMZn)、ジエチルジンク(DEZn)を用いることもできる。ここでは、ドーパント拡散の起こりにくいMgをp型ドーパントとして採用した。 As an additive material for p-type layers such as p-type (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P cladding layer 6 and p-type GaP contact layer 7, biscyclopentadienyl magnesium (Cp 2 Mg) was used. Dimethyl zinc (DMZn) and diethyl zinc (DEZn) can also be used as other additive materials for the p-type layer. Here, Mg, which hardly causes dopant diffusion, was employed as the p-type dopant.

(第2工程)
次に、図2に示すように、このLED用エピタキシャルウェハ(以下、LEDウェハという。)をMOCVD装置から搬出した後、プラズマCVD装置を用い、p型GaPコンタクト層7の表面に誘電体層15としてのSiO膜を約340nmで成膜した。
(Second step)
Next, as shown in FIG. 2, after this LED epitaxial wafer (hereinafter referred to as LED wafer) is unloaded from the MOCVD apparatus, a dielectric layer 15 is formed on the surface of the p-type GaP contact layer 7 using a plasma CVD apparatus. The SiO 2 film was formed at about 340 nm.

(第3工程)
次に、図3に示すように、レジスト塗布装置やマスクアライナーなどの一般的なフォトリソグラフィ装置と製法技術を駆使するとともに、純水で希釈したフッ酸エッチング液を用いてSiO膜に開口部を形成し、その開口部に界面電極8を真空蒸着法によって形成した。
(Third step)
Next, as shown in FIG. 3, while using a general photolithography apparatus such as a resist coating apparatus and a mask aligner and a manufacturing technique, an opening is formed in the SiO 2 film using a hydrofluoric acid etching solution diluted with pure water. The interface electrode 8 was formed in the opening by a vacuum deposition method.

この界面電極8は、図15に示すように、p型GaPコンタクト層7と接する側から、AuBe合金(金・ベリリウム合金、Au:99wt%/Be:1wt%)を340nmの膜厚で形成した。この界面電極8しては、第8工程で形成される分配電極(金属分配電極)12、及び最終の第15工程で形成される表面電極パッド17の直下以外の領域に配置されるように設計することが肝要である。本実施例1のLED素子の電極パターンを図16に示す。   As shown in FIG. 15, the interface electrode 8 is formed of AuBe alloy (gold / beryllium alloy, Au: 99 wt% / Be: 1 wt%) with a film thickness of 340 nm from the side in contact with the p-type GaP contact layer 7. . The interface electrode 8 is designed to be disposed in a region other than the distribution electrode (metal distribution electrode) 12 formed in the eighth step and the surface electrode pad 17 formed in the final fifteenth step. It is important to do. The electrode pattern of the LED element of Example 1 is shown in FIG.

図16を参照すると、図16には環状の界面電極8、ドット状の金属分配電極12、及び表面電極パッド17の配置関係が模式的に示されている。同図において、界面電極8は円環状に形成されている。この円環状の界面電極8は、複数のドット状の金属分配電極12の周囲を囲むように互いに密に配置されており、円環状界面電極8とドット状金属分配電極12との距離は、一定の距離間隔に保たれている。円環状界面電極8の線幅は約2μmに設定されている。円環状の界面電極8とドット状の金属分配電極12のペアとしては、上面から見て、円形に形成することが好適である。四角形や六角形などの矩形形状では、角部に電流集中が生じる可能性があるので好ましくない。   Referring to FIG. 16, FIG. 16 schematically shows an arrangement relationship of the annular interface electrode 8, the dot-shaped metal distribution electrode 12, and the surface electrode pad 17. In the figure, the interface electrode 8 is formed in an annular shape. The annular interface electrodes 8 are densely arranged so as to surround the plurality of dot-shaped metal distribution electrodes 12, and the distance between the annular interface electrode 8 and the dot-shaped metal distribution electrodes 12 is constant. Is kept at a distance interval of. The line width of the annular interface electrode 8 is set to about 2 μm. The pair of the annular interface electrode 8 and the dot-shaped metal distribution electrode 12 is preferably formed in a circular shape when viewed from above. A rectangular shape such as a square or a hexagon is not preferable because current concentration may occur in the corners.

この円環状界面電極8とドット状金属分配電極12とのペアは、図16に示すように、表面電極パッド17の周辺部に密集して正方格子状に配列されている。これらの電極8,12が密集して配列されることにより、半導体層の領域を有効に利用することが可能であり、発光に寄与しない無駄な領域を少なくすることができる。この表面電極パッド17の形状は、直径100μmの円形状に形成されている。この円形状の表面電極パッド17と、円環状の面電極8、及びドット状の金属分配電極12のペアとしては、LED素子の光取り出し面である第一主表面から深さ方向における軸線上で互いに重ならないように配置されることが肝要である。なお、この実施例では、円形の電極8,12のペアが正方格子状に配列した一例を示したが、図示例に限定されるものではなく、電極8,12のペア配列としては、例えば千鳥格子状などの他の形態としてもよい。   As shown in FIG. 16, the pair of the annular interface electrode 8 and the dot-shaped metal distribution electrode 12 is densely arranged around the surface electrode pad 17 and arranged in a square lattice pattern. By arranging these electrodes 8 and 12 densely, it is possible to effectively use the region of the semiconductor layer, and it is possible to reduce a useless region that does not contribute to light emission. The surface electrode pad 17 has a circular shape with a diameter of 100 μm. As a pair of the circular surface electrode pad 17, the annular surface electrode 8, and the dot-shaped metal distribution electrode 12, on the axis in the depth direction from the first main surface that is the light extraction surface of the LED element. It is important to arrange them so as not to overlap each other. In this embodiment, an example in which pairs of circular electrodes 8 and 12 are arranged in a square lattice shape is shown. However, the present invention is not limited to the illustrated example. Other forms such as a lattice may be used.

この界面電極8のサイズとしては、界面電極8と金属分配電極12との間の電流経路が長くなり過ぎないように形成することが好適である。その電流経路が長いと、エピ層の抵抗によりLED動作電圧が高くなってしまうので好ましくない。サイズが小さい複数の界面電極8を形成すると、金属分配電極12の配置個数も増加することとなり、これらの電極が遮蔽物となり、LED素子の光取り出し効率が低下するので好ましくない。従って、界面電極8のサイズとしては、エピ層の厚み、素子サイズ等により決定することが好ましく、要求する動作電圧、出力等によって適宜設計することが好ましい。   The size of the interface electrode 8 is preferably formed so that the current path between the interface electrode 8 and the metal distribution electrode 12 does not become too long. If the current path is long, the LED operating voltage becomes high due to the resistance of the epi layer, which is not preferable. If a plurality of interface electrodes 8 having a small size are formed, the number of arrangement of the metal distribution electrodes 12 also increases, and these electrodes serve as a shield, which is not preferable because the light extraction efficiency of the LED element decreases. Accordingly, the size of the interface electrode 8 is preferably determined by the thickness of the epi layer, the element size, and the like, and is preferably designed as appropriate according to the required operating voltage, output, and the like.

(第4工程)
次に、図4に示すように、誘電体層15としてのSiO膜、及び界面電極8を有するエピタキシャルウェハ上に金属反射層9としてのAu(金)を、400nmの膜厚でスパッタ法により形成した。その金属反射層9上に合金化バリア層16としてのTi(チタン)を100nmの膜厚で、金属接合層11aとしてのAu(金)を500nmの膜厚で順次形成した。
(4th process)
Next, as shown in FIG. 4, Au (gold) as the metal reflective layer 9 is sputtered to a thickness of 400 nm on the epitaxial wafer having the SiO 2 film as the dielectric layer 15 and the interface electrode 8. Formed. On the metal reflective layer 9, Ti (titanium) as the alloying barrier layer 16 was formed in a thickness of 100 nm, and Au (gold) as the metal bonding layer 11a was sequentially formed in a thickness of 500 nm.

(第5工程)
一方では、図5に示すように、Si支持基板10として用意した導電性p型Si基板の表面にTi(チタン)、及びAu(金)を、それぞれ300nm、及び500nmの膜厚で順次形成した。Tiがオーミックコンタクト金属を兼ねる合金化防止バリア層18となり、Auが金属接合層11bとなる。このときのSi支持基板10の面方位に関しては特に不問であり、後に完成するLED素子の特性を左右するものではない。
(5th process)
On the other hand, as shown in FIG. 5, Ti (titanium) and Au (gold) were sequentially formed on the surface of a conductive p-type Si substrate prepared as the Si support substrate 10 with a film thickness of 300 nm and 500 nm, respectively. . Ti becomes the alloying prevention barrier layer 18 which also serves as the ohmic contact metal, and Au becomes the metal bonding layer 11b. At this time, the plane orientation of the Si support substrate 10 is not particularly limited, and does not affect the characteristics of the LED element to be completed later.

このSi支持基板10としては、以下に示す2つの理由により、抵抗率が0.01Ω・cm以下のものを使用するのが好ましく、更に好ましくは、抵抗率が0.005Ω・cm以下であることが好ましい。   As this Si support substrate 10, it is preferable to use a substrate having a resistivity of 0.01 Ω · cm or less, more preferably a resistivity of 0.005 Ω · cm or less, for the following two reasons. Is preferred.

このSi支持基板10に低抵抗のSiを用いる第一の理由は、Si支持基板に対する電極の良好なオーミック性接触を得るためである。例えば0.02Ω・cm以上の比較的高い抵抗率を有するSi支持基板に対してオーミック性接触を得るには裏面電極などにAl(アルミニウム)などを形成し、400℃以上の温度で熱処理することが必要である。しかし、400℃以上の高温に曝しつつ、LED素子の特性に影響を与えないようにするのは、高効率、及び高信頼性のLED素子を作製する上で技術的に難しい。また、Alは難削材であるため、LEDウェハの裏面電極に純Alなどを形成した場合には、素子化するダイシング工程において、裏面チッピングなどの欠けを抑制することが技術的に難しい。   The first reason for using low resistance Si for the Si support substrate 10 is to obtain a good ohmic contact of the electrode with the Si support substrate. For example, in order to obtain ohmic contact with a Si support substrate having a relatively high resistivity of 0.02 Ω · cm or more, Al (aluminum) or the like is formed on the back electrode and heat-treated at a temperature of 400 ° C. or more. is required. However, it is technically difficult to produce a highly efficient and highly reliable LED element so as not to affect the characteristics of the LED element while being exposed to a high temperature of 400 ° C. or higher. Moreover, since Al is a difficult-to-cut material, when pure Al or the like is formed on the back electrode of the LED wafer, it is technically difficult to suppress chipping such as back surface chipping in a dicing process for forming an element.

第二の理由は、LED素子に大きな電流を流して使用する際の動作電圧の低減のためである。基板貼り替え型のLED素子では、Si支持基板10の熱伝導率が元の出発基板よりも高いものを選択し、大電流駆動を可能とする目的がある。LED素子の定格電流は、約300μm角のもので70mA、約800μm角のもので350mA、約1000μm角のもので700mAなどと、従来のGaAsを基板としたLED素子に比べ、圧倒的に大きな電流を流す用途が多くある。そのため、基板の持つ直列抵抗によって発生する電圧も要因的に大きなものとなり、抵抗率の差が数百mVの差を分ける域となっている。従って、Si支持基板10の抵抗率は極力低い方が好ましい。   The second reason is to reduce the operating voltage when a large current is passed through the LED element. In the substrate-replaceable type LED element, there is an object of selecting a substrate having a thermal conductivity of the Si support substrate 10 higher than that of the original starting substrate and enabling a large current drive. The rated current of the LED element is 70 mA for a 300 μm square, 350 mA for a 800 μm square, 700 mA for a 1000 μm square, etc., which is an overwhelmingly large current compared to a conventional LED element based on GaAs. Has many uses. For this reason, the voltage generated by the series resistance of the substrate is also a large factor, and the difference in resistivity divides the difference of several hundred mV. Therefore, the resistivity of the Si support substrate 10 is preferably as low as possible.

(第6工程)
次に、図6に示すように、図1〜図5のように作製したLED用エピタキシャルウェハ側の表面の金属接合層11aとSi支持基板10側の表面の金属接合層11bとをそれぞれAu層面が接合するように重ね合わせた後、熱圧着法によって張り合わせた。この張り合わせは、圧力が約1.33Pa(0.01Torr)の雰囲気中において、LEDウェハに約1.5MPa(15Kgf/cm)の圧力を負荷した状態で、350℃の温度に加熱し、その状態で30分間保持することによって貼り合わせウェハを得た。
(Sixth step)
Next, as shown in FIG. 6, the metal bonding layer 11 a on the surface of the LED epitaxial wafer manufactured as shown in FIGS. 1 to 5 and the metal bonding layer 11 b on the surface of the Si support substrate 10 are respectively Au layer surfaces. After being superposed so as to be bonded, they were bonded together by a thermocompression bonding method. In this bonding, the LED wafer is heated to a temperature of 350 ° C. under a pressure of about 1.5 MPa (15 Kgf / cm 2 ) in an atmosphere having a pressure of about 1.33 Pa (0.01 Torr). A bonded wafer was obtained by holding in the state for 30 minutes.

(第7工程)
次に、図7に示すように、Si支持基板10に貼り合わせたLEDウェハの基板材であるn型GaAs基板1をアンモニア水と過酸化水素水との混合エッチャントを用いてウェットエッチングにより除去し、n型(Al0.7Ga0.30.5In0.5Pエッチングストップ層2を露出させた。次いで、そのエッチングストップ層2を、塩酸を用いてウェットエッチングにより除去し、n型GaAsコンタクト層3を露出させた。
(Seventh step)
Next, as shown in FIG. 7, the n-type GaAs substrate 1 which is the substrate material of the LED wafer bonded to the Si support substrate 10 is removed by wet etching using a mixed etchant of ammonia water and hydrogen peroxide water. The n-type (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P etching stop layer 2 was exposed. Next, the etching stop layer 2 was removed by wet etching using hydrochloric acid to expose the n-type GaAs contact layer 3.

(第8工程)
次に、図8に示すように、レジスト塗布装置、マスクアライナー、及び現像装置などを用い、露出したn型GaAsコンタクト層3の表面にドット形状の金属分配電極パターニングを行い、更には真空蒸着装置を用いて電極構造を蒸着することで、金属分配電極12を形成した。この金属分配電極12の構造は、AuGe(金・ゲルマニウム合金)、Ni(ニッケル)、及びAu(金)を、それぞれ50nm、10nm、及び50nmの膜厚で順次形成した。
(8th step)
Next, as shown in FIG. 8, using a resist coating device, a mask aligner, and a developing device, the exposed surface of the n-type GaAs contact layer 3 is subjected to dot-shaped metal distribution electrode patterning. The metal distribution electrode 12 was formed by vapor-depositing the electrode structure using. As for the structure of the metal distribution electrode 12, AuGe (gold / germanium alloy), Ni (nickel), and Au (gold) were sequentially formed in thicknesses of 50 nm, 10 nm, and 50 nm, respectively.

この金属分配電極12を形成した後、硫酸と過酸化水素水と水との混合エッチャントを用いて、先に形成した金属分配電極12をマスク材とし、金属分配電極12の直下以外のn型GaAsコンタクト層3をウェットエッチングにより除去し、この選択性エッチングによってn型(Al0.7Ga0.30.5In0.5Pクラッド層4を露出させた。この状態を図9に示す。 After the metal distribution electrode 12 is formed, an n-type GaAs other than directly below the metal distribution electrode 12 is formed using a mixed etchant of sulfuric acid, hydrogen peroxide solution, and water, using the previously formed metal distribution electrode 12 as a mask material. The contact layer 3 was removed by wet etching, and the n-type (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P cladding layer 4 was exposed by this selective etching. This state is shown in FIG.

(第9工程)
図9に示すように、n型(Al0.7Ga0.30.5In0.5Pクラッド層4を露出させた後、フォトリソグラフィ技術を用いてLEDウェハ表面全域に直径φ1μmの周期的ドットパターンを形成した。各ドットのピッチは2μmであり、配置規則は正方格子状になっている。但し、前述した円形状表面電極パッド17を形成する領域の部分(座標)には、このドットパターンが形成されていない。このドット状開ロ部が形成されたLEDウェハを、純水で希釈した塩酸に浸し、半導体層の最上層であるn型(Al0.7Ga0.30.5In0.5Pクラッド層4のドット状部分エッチング、いわゆる粗面化エッチングを行った。このときのエッチング時間は約30秒程度であり、エッチング深さは最も深い所で約1μmとなっている。この粗面化エッチングにより、半導体層の第一主表面に乱反射を起こす粗面構造22が形成される。粗面化エッチング後、マスクとして用いたフォトレジスト膜を有機洗浄にて除去した。
(9th step)
As shown in FIG. 9, after exposing the n-type (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P cladding layer 4, the diameter of φ1 μm is applied to the entire surface of the LED wafer using photolithography technology. A periodic dot pattern was formed. The pitch of each dot is 2 μm, and the arrangement rule is a square lattice. However, this dot pattern is not formed in the portion (coordinates) where the circular surface electrode pad 17 is formed. The LED wafer on which the dot-shaped opening portions are formed is immersed in hydrochloric acid diluted with pure water, and the n-type (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P which is the uppermost layer of the semiconductor layer. The dot-shaped partial etching of the clad layer 4, so-called roughening etching was performed. The etching time at this time is about 30 seconds, and the etching depth is about 1 μm at the deepest place. By this roughening etching, a rough surface structure 22 that causes irregular reflection on the first main surface of the semiconductor layer is formed. After the roughening etching, the photoresist film used as a mask was removed by organic cleaning.

(第10工程)
次に、図10に示すように、LED素子のエピタキシー層の部分だけをウェハ状態で意図的に素子分離し、界面電極8上のn型クラッド層4、活性層5、及びp型クラッド層6を除去するためのレジストマスク20をフォトリソグラフィにより形成した。そのレジストマスク20は、設計上の素子の中心位置と、約280μm角形状のレジストマスクの中心位置とが一致するように形成されており、その角形状のマスク部の中に、界面電極8のパターンと同じ設計の開ロ部が形成されたものである。
(10th step)
Next, as shown in FIG. 10, only the portion of the epitaxy layer of the LED element is intentionally separated in the wafer state, and the n-type cladding layer 4, the active layer 5, and the p-type cladding layer 6 on the interface electrode 8 are separated. A resist mask 20 for removing the film was formed by photolithography. The resist mask 20 is formed so that the center position of the designed element coincides with the center position of the resist mask having an approximately 280 μm square shape, and the interface electrode 8 is formed in the square mask portion. An open portion having the same design as the pattern is formed.

(第11工程)
レジストマスク形成後、図11に示すように、半導体層であるn型クラッド層4、活性層5、及びp型クラッド層6をエッチングするため、レジストマスクを保持したまま、純水で希釈した塩酸に浸し、AlGaInP系半導体で形成されている3層の側面部を除去した。p型GaPコンタクト層7はエッチングせずにレジストマスクをアッシングによって除去した。これにより、約280μm角の素子状にエピ層が分離され、界面電極8の直上領域における半導体層を、p型GaPコンタクト層7を残して除去することができた。
(11th step)
After forming the resist mask, as shown in FIG. 11, the n-type clad layer 4, the active layer 5, and the p-type clad layer 6 which are semiconductor layers are etched. 3 side surfaces of the AlGaInP-based semiconductor were removed. The p-type GaP contact layer 7 was not etched and the resist mask was removed by ashing. Thus, the epi layer was separated into an element shape of about 280 μm square, and the semiconductor layer in the region immediately above the interface electrode 8 could be removed leaving the p-type GaP contact layer 7.

(第12工程)
次に、図12に示すように、プラズマCVD装置を用い、図1〜図11のようにプロセスしてきたLEDウェハの表面に、絶縁性保護膜であるSiN膜24を成膜した。このSiN膜24の成膜は、SiHガス(モノシラン)とNOガス(亜酸化窒素)をプラズマCVD内に供給し、成膜圧力約39997Pa(300Torr)、ウェハ温度約300℃、及びRF投入電力100Wで行った。
(12th step)
Next, as shown in FIG. 12, a SiN film 24 as an insulating protective film was formed on the surface of the LED wafer that had been processed as shown in FIGS. The SiN film 24 is formed by supplying SiH 4 gas (monosilane) and N 2 O gas (nitrous oxide) into the plasma CVD, a film forming pressure of about 39997 Pa (300 Torr), a wafer temperature of about 300 ° C., and RF The operation was performed at an input power of 100 W.

成膜したSiN膜24の膜厚を走査電子顕微鏡で測定したところ、半導体層の光取出し面上における膜厚は約250nmであった。また、LED素子の側面にあたる、半導体層の露出した側面上に堆積したSiO絶縁性保護膜の厚みは、光取出し面上に比べて薄く、最も薄いところで約110nmであることが確認された。更に、同時バッチでセットしたモニター用のSi支持基板10のSiN膜24を、分光エリプソメトリを用いて測定したところ、その屈折率は2.22であることが確認された。 When the thickness of the formed SiN film 24 was measured with a scanning electron microscope, the thickness of the semiconductor layer on the light extraction surface was about 250 nm. Further, it was confirmed that the thickness of the SiO 2 insulating protective film deposited on the exposed side surface of the semiconductor layer, which is the side surface of the LED element, was thinner than that on the light extraction surface and about 110 nm at the thinnest point. Further, when the SiN film 24 of the Si support substrate for monitoring 10 set in the same batch was measured using spectroscopic ellipsometry, it was confirmed that the refractive index was 2.22.

(第13工程)
次に、SiN膜24を部分的に除去して開口させるため、金属分配電極形成で使用したフォトマスクのクロムマスク部が反転したフォトマスクを用い、ポジ型フォトレジストを使用したレジストマスクを形成した。そのレジストマスク形成後、LEDウェハをバッファードフッ酸に10分間浸し、金属分配電極12が露出するまでSiN膜24をエッチング除去した。このエッチング後の状態を図13に示す。
(13th step)
Next, in order to partially remove and open the SiN film 24, a resist mask using a positive photoresist was formed using a photomask in which the chrome mask portion of the photomask used for forming the metal distribution electrode was inverted. . After the resist mask was formed, the LED wafer was immersed in buffered hydrofluoric acid for 10 minutes, and the SiN film 24 was removed by etching until the metal distribution electrode 12 was exposed. The state after this etching is shown in FIG.

(第14工程)
次に、図14に示すように、スパッタ装置を用い、金属分配電極12を露出させたLEDウェハの表面にITO透明導電膜21を形成した。ITO膜のスパッタリングターゲットは、Sn濃度が重量パーセント濃度において5%のものを使用した。ITO透明導電膜21は、金属分配電極12に対してオーミック接触するように形成されることが好ましい。ITO透明導電膜21を半導体層14の一方の表面(第一主表面)に対して接触させる構成、例えば絶縁性保護膜24をLEDウェハの表面の一部にのみ設ける構成を採用する場合は、透明導電膜21は、半導体層14の一方の表面に対してショットキー接触するように形成されることが好ましい。
(14th step)
Next, as shown in FIG. 14, an ITO transparent conductive film 21 was formed on the surface of the LED wafer where the metal distribution electrode 12 was exposed using a sputtering apparatus. The ITO film sputtering target used had a Sn concentration of 5% in terms of weight percent. The ITO transparent conductive film 21 is preferably formed so as to be in ohmic contact with the metal distribution electrode 12. When adopting a configuration in which the ITO transparent conductive film 21 is brought into contact with one surface (first main surface) of the semiconductor layer 14, for example, a configuration in which the insulating protective film 24 is provided only on a part of the surface of the LED wafer, The transparent conductive film 21 is preferably formed so as to be in Schottky contact with one surface of the semiconductor layer 14.

スパッタ装置としてはRFマグネトロンスパッタ装置を用い、RFの投入電力50W、酸素ガス導入なし、チャンバー圧力0.5Pa、成膜時間30分で成膜した。得られたITO膜の厚さについては、同時バッチに投入したSiダミー基板サンプルを分光エリプソメトリにより評価した結果、ITO膜の膜厚は約80μm、屈折率1.98であった。ITO膜の抵抗率をパウ法により評価した結果、その抵抗率は4.5×10−4/cmであった。 As a sputtering apparatus, an RF magnetron sputtering apparatus was used, and the film was formed with an RF input power of 50 W, no introduction of oxygen gas, a chamber pressure of 0.5 Pa, and a film formation time of 30 minutes. Regarding the thickness of the obtained ITO film, the Si dummy substrate sample put in the simultaneous batch was evaluated by spectroscopic ellipsometry. As a result, the ITO film had a thickness of about 80 μm and a refractive index of 1.98. As a result of evaluating the resistivity of the ITO film by the pow method, the resistivity was 4.5 × 10 −4 / cm 3 .

更に、反射率測定装置を用い、ITO膜単体の透過率を評価したところ、可視光630nmの波長において、97.3%の良好な透過率を有することが確認できた。ITO透明導電膜21の透過率測定結果を図17に示す。   Furthermore, when the transmittance of the ITO film alone was evaluated using a reflectance measuring device, it was confirmed that the film had a favorable transmittance of 97.3% at a wavelength of visible light of 630 nm. The transmittance | permeability measurement result of the ITO transparent conductive film 21 is shown in FIG.

次に、LED素子のダイシングストリート部となるITO透明導電膜21を除去するためのレジストマスクをフォトリソグラフィにより形成した。そのレジストマスクは、設計上の素子の中心位置と、約280μm角形状のレジストマスクの中心位置とが一致するように形成されている。   Next, a resist mask for removing the ITO transparent conductive film 21 that becomes the dicing street portion of the LED element was formed by photolithography. The resist mask is formed so that the center position of the designed element coincides with the center position of the resist mask having an approximately 280 μm square shape.

レジストマスク形成後、ITO透明導電膜21をエッチングするため、市販のITOエッチング液(関東化学株式会社製ITO−07N)に浸し、化合物半導体層14が露出するまでITO透明導電膜21をエッチングした。   After forming the resist mask, in order to etch the ITO transparent conductive film 21, the ITO transparent conductive film 21 was etched until it was exposed to a commercially available ITO etchant (ITO-07N manufactured by Kanto Chemical Co., Ltd.) and the compound semiconductor layer 14 was exposed.

(第15工程)
次に、図15に示すように、Si支持基板10の第二主表面の全面に裏面電極13を真空蒸着法によって形成した。この裏面電極13は、Ti(チタン)、及びAu(金)を、それぞれ10nm、及び300nmの膜厚で順次形成した。その後、電極の合金化処理であるアロイ工程を、上下独立ヒータを備えたアロイ装置で行った。アロイ条件は、窒素ガス雰囲気中で400℃の温度まで加熱し、その状態で5分間熱処理することとした。LEDウェハは、グラファイト製のトレー上に載せ、それを下部ヒータの組み込まれた下部プレート上に設置した。
(15th step)
Next, as shown in FIG. 15, the back electrode 13 was formed on the entire surface of the second main surface of the Si support substrate 10 by vacuum deposition. The back electrode 13 was formed by sequentially forming Ti (titanium) and Au (gold) with thicknesses of 10 nm and 300 nm, respectively. Then, the alloy process which is an alloying process of an electrode was performed with the alloy apparatus provided with the upper and lower independent heater. The alloying conditions were to heat to a temperature of 400 ° C. in a nitrogen gas atmosphere and heat-treat for 5 minutes in that state. The LED wafer was placed on a graphite tray and placed on a lower plate with a lower heater incorporated therein.

アロイ処理を行う前の裏面電極13は、外観上、金属光沢を帯びた金色をしていたが、アロイ処理後の外観では、金属光沢が程なく無くなり、クリーム色に近いような色に変色し、Si支持基板10とAuとの合金化が見て取ることができた。Tiは、電極にアロイ処理を施すことで凝集し、合金化された裏面電極13にTi凝集体として部分的に存在する状態となる。   The back electrode 13 before the alloy treatment was gold with a metallic luster on the appearance, but in the appearance after the alloy treatment, the metallic luster was almost lost, and the color changed to a color close to cream, The alloying of the Si support substrate 10 and Au could be seen. Ti is agglomerated by subjecting the electrode to an alloying process, and is in a state where it partially exists as a Ti aggregate in the alloyed back electrode 13.

更に、アロイ処理後、再度、フォトリソグラフィ技術と真空蒸着技術を用いて、円形状表面電極パッドパターニングを行い、次いで、表面電極パッド17を形成した。   Furthermore, after the alloy process, circular surface electrode pad patterning was performed again using a photolithography technique and a vacuum deposition technique, and then a surface electrode pad 17 was formed.

この表面電極パッド17の構造は、ITO透明導電膜21側からTi(チタン)、及びAu(金)となっており、それぞれの膜厚は30nm、及び1000nmとなっている。なお、この表面電極パッド17の形成後は、アロイ処理を行わず、LED素子が完成するまでノンアロイ状態となっていることがワイヤボンディング工程を行ううえで肝要である。   The structure of the surface electrode pad 17 is Ti (titanium) and Au (gold) from the ITO transparent conductive film 21 side, and the film thicknesses are 30 nm and 1000 nm, respectively. After the surface electrode pad 17 is formed, it is important to perform the wire bonding process that the alloy process is not performed and the non-alloyed state is maintained until the LED element is completed.

上記のように形成された基板貼り替え型のLEDウェハを表面電極パッド17の円形パッド部が略中央に配置されるようにダイシング装置を用いて素子化を行う。LED素子のチップサイズは、表面電極などを形成する際に使用するフォトリソグラフィ用のフォトマスクにおけるマスクピッチに依存しており、この実施例1で作製したLED素子のチップピッチは約330μmとなっている。   The substrate-replaceable type LED wafer formed as described above is made into an element by using a dicing apparatus so that the circular pad portion of the surface electrode pad 17 is arranged at the approximate center. The chip size of the LED element depends on the mask pitch in the photomask for photolithography used when forming the surface electrode or the like, and the chip pitch of the LED element manufactured in Example 1 is about 330 μm. Yes.

次に、ダイシング工程によって加工されたLEDチップをTO−18ステムと呼ばれるリードフレームにAg(銀)エポキシ樹脂を用いて実装した。更に、形成した表面電極パッド17とステムのリードにワイヤボンディングを行い、LED素子を発光可能な状態に作製した。   Next, the LED chip processed by the dicing process was mounted on a lead frame called a TO-18 stem using Ag (silver) epoxy resin. Further, wire bonding was performed on the formed surface electrode pad 17 and the lead of the stem, so that the LED element was made ready to emit light.

完成したLED素子の20mA駆動時のLED特性を評価したところ、発光出力12.2mW、動作電圧1.98Vであり、得られた光出力/投入電力で規定した発光効率は30.8%となり、基板貼り替え型の高出力LED素子において動作電圧の低い高効率の赤色LED素子を得ることができた。   When the LED characteristics of the completed LED element at the time of 20 mA driving were evaluated, the light emission output was 12.2 mW and the operation voltage was 1.98 V. The light emission efficiency defined by the obtained light output / input power was 30.8%. A high-efficiency red LED element with a low operating voltage could be obtained in a substrate output type high-power LED element.

[実施例2]
この実施例2は、発光波長850nmの赤外LED素子の一例を例示する。
[Example 2]
Example 2 illustrates an example of an infrared LED element having an emission wavelength of 850 nm.

上記実施例1と異なるところは、半導体層の材料構成にある。上記実施例1では、n型GaAs基板1上に、n型(Al0.7Ga0.30.5In0.5Pエッチングストップ層2、n型GaAsコンタクト層3、n型(Al0.7Ga0.30.5In0.5Pクラッド層4、アンドープGa0.5In0.5Pとアンドープ(Al0.6Ga0.90.5In0.5Pとのペアによる多重量子井戸構造の活性層5、p型(Al0.7Ga0.30.5In0.5Pクラッド層6、p型GaPコンタクト層7を順次成長させたLED構造であったものを、この実施例2では、n型GaAs基板1上に、n型Ga0.5In0.5Pエッチングストップ層、n型GaAsコンタクト層、n型Al0.4Ga0.6Asクラッド層、アンドープAl0.2Ga0.8AsとアンドープGaAsとのペアによる多重量子井戸構造の活性層、p型Al0.4Ga0.6Asクラッド層、p型Al0.15Ga0.85Asコンタクト層を順次成長させたLED構造とした点にある。なお、各n型層、及びp型層のドーパントは上記実施例1と同様である。 The difference from Example 1 is the material structure of the semiconductor layer. In the first embodiment, the n-type (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P etching stop layer 2, the n-type GaAs contact layer 3, and the n-type (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P cladding layer 4, undoped Ga 0.5 In 0.5 P and undoped (Al 0.6 Ga 0.9 ) 0.5 In 0.5 P Structure in which an active layer 5, a p-type (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P clad layer 6 and a p-type GaP contact layer 7 are sequentially grown by pairing with each other In Example 2, on the n-type GaAs substrate 1, an n-type Ga 0.5 In 0.5 P etching stop layer, an n-type GaAs contact layer, an n-type Al 0.4 Ga 0. 6 As cladding layer, an undoped Al 0.2 Ga Active layer of multiple quantum well structure according to .8 As and undoped GaAs and the pair, the p-type Al 0.4 Ga 0.6 As cladding layer, and the p-type Al 0.15 Ga 0.85 As contact layer are successively grown The LED structure is used. In addition, the dopant of each n-type layer and p-type layer is the same as that in the first embodiment.

このような半導体層を用いたLED素子の製造方法は、上記実施例1と比べ半導体材料がV族にP(リン)を用いたものから、V族にAs(砒素)を用いたものに変わっていることから、以下のエッチング材が変更となっている。即ち、この実施例2では、上記実施例1に記載した粗面化エッチングの溶液、及び素子分離と界面電極上の半導体層のエッチング液には、酒石酸水溶液と過酸化水素水と純水の混酸を用いた。   The manufacturing method of the LED element using such a semiconductor layer is changed from that using P (phosphorus) for the V group to that using As (arsenic) for the V group as compared with the first embodiment. Therefore, the following etching materials are changed. That is, in the second embodiment, the roughening etching solution described in the first embodiment and the etching solution of the semiconductor layer on the element separation and interface electrode are mixed acid of tartaric acid, hydrogen peroxide, and pure water. Was used.

なお、半導体層のエッチングの際は、p型Al0.15Ga0.85Asコンタクト層を完全に除去しないようにエッチング時間を最適化して作業を行った。 Note that when etching the semiconductor layer, the etching time was optimized so as not to completely remove the p-type Al 0.15 Ga 0.85 As contact layer.

残余の構成は、上記実施例1と同一の構成及び製法により作製した。LED素子の20mA駆動時のLED特性を評価したところ、実施例2のLED素子は、発光出力11.5mW、動作電圧1.45Vであり、得られた光出力/投入電力で規定した発光効率は39.7%となり、高発光効率の赤外LED素子を得ることができた。   The remaining structure was manufactured by the same structure and manufacturing method as the said Example 1. When the LED characteristics at the time of 20 mA drive of the LED element were evaluated, the LED element of Example 2 had a light emission output of 11.5 mW and an operating voltage of 1.45 V, and the light emission efficiency defined by the obtained light output / input power was It was 39.7%, and an infrared LED element with high luminous efficiency could be obtained.

以上より、図15に示すように、n型コンタクト層3、活性層5、界面電極8、金属分配電極12、及び表面電極パッド17を少なくとも有しており、これらの半導体層のうち、n型コンタクト層3及び金属分配電極12を除く活性層5、界面電極8、及び表面電極パッド17が積層方向の同一軸線上に互いに重ならない(干渉しない)配置位置関係となる設計を満たしていれば、赤色などの可視光、又は赤外光などの発光素子において、波長に依存することなく、本発明の初期の目的とする高出力、高効率、及び低動作電圧のLED素子が得られることが分かる。   From the above, as shown in FIG. 15, the semiconductor device has at least the n-type contact layer 3, the active layer 5, the interface electrode 8, the metal distribution electrode 12, and the surface electrode pad 17. If the active layer 5, excluding the contact layer 3 and the metal distribution electrode 12, the interface electrode 8, and the surface electrode pad 17 satisfy the design of an arrangement positional relationship that does not overlap (do not interfere with each other) on the same axis in the stacking direction, It can be seen that a light-emitting element such as red or other visible light or infrared light can obtain the LED element of high output, high efficiency, and low operating voltage, which is the initial purpose of the present invention, without depending on the wavelength. .

[実施例3]
この実施例3では、n型コンタクト層の材料を変えたLED素子の一例を例示する。
[Example 3]
In Example 3, an example of an LED element in which the material of the n-type contact layer is changed is illustrated.

上記実施例1と異なるところは、上記実施例1においてはn型コンタクト層3がGaAsであったものを、この実施例3ではn型コンタクト層の材料をAlGaAsとした点にある。そのAlGaAsのAl組成は、0.1、0.2、0.3、及び0.4の4種類とした。それぞれのAlGaAsコンタクト層のキャリア濃度は、上記実施例1記載のn型GaAsコンタクト層3と同様に8×1017/cmのキャリア濃度となるように、適宜HSeの流量設定を変えて作製した。残余の構成及び製法は、上記実施例1と同様である。作製したLED素子の20mA駆動時のLED特性評価結果を下記の表1にまとめて示す。LED素子の動作電圧評価結果を図17に示す。 The difference from the first embodiment is that in the first embodiment, the n-type contact layer 3 is made of GaAs, but in this third embodiment, the material of the n-type contact layer is made of AlGaAs. The AlGaAs has four types of Al compositions of 0.1, 0.2, 0.3, and 0.4. The carrier concentration of each AlGaAs contact layer is appropriately changed by setting the flow rate of H 2 Se so that the carrier concentration is 8 × 10 17 / cm 3 like the n-type GaAs contact layer 3 described in Example 1 above. Produced. The remaining configuration and manufacturing method are the same as those in Example 1. The LED characteristic evaluation results at the time of driving the manufactured LED element at 20 mA are summarized in Table 1 below. FIG. 17 shows the operating voltage evaluation result of the LED element.

Figure 2012104730
Figure 2012104730

表1及び図17から明らかなように、n型AlGaAsコンタクト層のAl組成が大きくなるに伴い、動作電圧が高くなっていることが分かる。n型AlGaAsコンタクト層のAl組成が大きくなると、半導体のバンドギャップエネルギーが高くなり、金属分配電極によるオーミック性接触が得難くなり、接触抵抗が増大すると考えられる。そして、動作電圧の上昇へとつながったと考えられる。   As is apparent from Table 1 and FIG. 17, it can be seen that the operating voltage increases as the Al composition of the n-type AlGaAs contact layer increases. If the Al composition of the n-type AlGaAs contact layer increases, the band gap energy of the semiconductor increases, making it difficult to obtain ohmic contact with the metal distribution electrode, and the contact resistance is increased. It is thought that this led to an increase in operating voltage.

Al組成0.4のn型AlGaAsコンタクト層を用いたLED素子の電圧は、表1に示すように、2.33Vとなっており、発光効率は25.8%であった。この発光効率は、n型GaAsコンタクト層を用いた上記実施例1と比べて、4%程度低い値となっており、Al組成の増大によってLED素子の効率が低下するということが分かる。また、LED素子の動作電圧が定格電流20mAにおいて2.33Vであり、この実施例3で作製した素子サイズの一般的なLED素子の電圧仕様範囲である2.2V前後に対して高い値となっている。   As shown in Table 1, the voltage of the LED element using the n-type AlGaAs contact layer having an Al composition of 0.4 was 2.33 V, and the light emission efficiency was 25.8%. This luminous efficiency is about 4% lower than that in Example 1 using the n-type GaAs contact layer, and it can be seen that the efficiency of the LED element is reduced by increasing the Al composition. Further, the operating voltage of the LED element is 2.33 V at a rated current of 20 mA, which is higher than the voltage specification range of about 2.2 V which is a voltage specification range of a general LED element of the element size manufactured in Example 3. ing.

LED素子の電圧は、素子の電極構成などによって変化するものであるが、表1に示すように、Al組成の増大に伴い、電圧が増加することと、電圧の増加とともに次第に上昇する電圧の値が大きくなっていることから顧みて、Al組成の増大は、ある電極に対して次第にオーミック性接触が得にくくなっているという傾向が見て取れる。   The voltage of the LED element changes depending on the electrode configuration of the element, etc., but as shown in Table 1, the voltage increases as the Al composition increases, and the voltage value gradually increases as the voltage increases. In view of the fact that the increase in Al is large, it can be seen that the increase in the Al composition tends to make it difficult to obtain ohmic contact with respect to a certain electrode.

高出力、及び低動作電圧という高い発光効率を得るためには、好適には半導体コンタクト層の材料としてAlGa1−XAs(ただし、0≦X≦0.3)の範囲で選択される材料が好ましい。より好適にはAlGaAsのコンタクト層を採用する場合に、そのAl組成は0.2程度に抑えることが望ましい。 In order to obtain high luminous efficiency such as high output and low operating voltage, the material of the semiconductor contact layer is preferably selected in the range of Al X Ga 1-X As (where 0 ≦ X ≦ 0.3). Material is preferred. More preferably, when an AlGaAs contact layer is employed, the Al composition is preferably suppressed to about 0.2.

以上より、n型コンタクト層3、活性層5、界面電極8、金属分配電極12、及び表面電極パッド17を少なくとも有しており、これらの半導体層のうち、n型コンタクト層3及び金属分配電極12を除く活性層5、界面電極8、及び表面電極パッド17が積層方向の同一軸線上に互いに重ならない(干渉しない)配置位置関係となる設計を満たしていれば、上記実施例1と同様に、赤色などの可視光、又は赤外光などの発光素子において、波長に依存することなく、本発明の初期の目的とする高出力、高効率、及び低動作電圧のLED素子が得られることは容易に推考できる。   As described above, at least the n-type contact layer 3, the active layer 5, the interface electrode 8, the metal distribution electrode 12, and the surface electrode pad 17 are included. Of these semiconductor layers, the n-type contact layer 3 and the metal distribution electrode As long as the active layer 5, except for 12, the interface electrode 8, and the surface electrode pad 17 satisfy the design of an arrangement positional relationship that does not overlap (do not interfere with each other) on the same axis in the stacking direction, the same as in the first embodiment. In a light emitting device such as visible light such as red or infrared light, it is possible to obtain an LED device with high output, high efficiency, and low operating voltage as an initial object of the present invention without depending on the wavelength. Easy to guess.

[実施例4]
この実施例4においては、絶縁性保護膜の材料を変えたLED素子の一例を例示する。
[Example 4]
In Example 4, an example of an LED element in which the material of the insulating protective film is changed will be exemplified.

上記実施例1と異なるところは、上記実施例1では絶縁性保護膜の材料がSiNであったものを、この実施例4においては、絶縁性保護膜の材料をSiOとした点にある。この膜厚は、上記実施例1のSiN膜厚寸法と同様とした。SiOは、バッファードフッ酸などによるエッチング速度がSiNに比べて速いため、金属分配電極を露出させる際のエッチング時間は、4分間とした。残余の構成及び製法は、上記実施例1と同じである。 The difference from Example 1 is that in Example 1, the material of the insulating protective film is SiN, but in Example 4, the material of the insulating protective film is SiO 2 . This film thickness was the same as the SiN film thickness dimension in Example 1 above. Since the etching rate of SiO 2 by buffered hydrofluoric acid or the like is faster than that of SiN, the etching time when exposing the metal distribution electrode was set to 4 minutes. The remaining configuration and manufacturing method are the same as those in Example 1.

この実施例4において、成膜したSiO膜の屈折率を分光エリプソメトリにより測定したところ、約1.45であることが確認できた。更に、LED素子の20mA駆動時のLED特性を評価したところ、発光出力11.5mW、動作電圧1.98Vであり、得られた光出力/投入電力で規定した発光効率は29.0%であり、上記実施例1と比べると、やや劣るものの、高発光効率の赤色LED素子を得ることができた。 In Example 4, when the refractive index of the formed SiO 2 film was measured by spectroscopic ellipsometry, it was confirmed to be about 1.45. Further, when the LED characteristics of the LED element when driving at 20 mA were evaluated, the light emission output was 11.5 mW, the operating voltage was 1.98 V, and the light emission efficiency defined by the obtained light output / input power was 29.0%. Although it was a little inferior to the said Example 1, the red LED element of high luminous efficiency was able to be obtained.

上記実施例1のSiNを用いたLED素子と比べて、発光出力が低いのは、半導体層の第一主表面以外の側面部から空気層へと光が導出される過程における屈折率nが、半導体層(n=約3.6)>SiO層(n=約1.45)<ITO層(n=約1.98)>空気(n=1)の関係となってしまい、SiO層からITO層にかけたところで屈折率が大きくなったからである。これは、半導体層から放出される光が空気層へと取り出される過程において、半導体層側へと反射されてしまう光が増えているためであると考えられる。 Compared with the LED element using SiN in Example 1, the light emission output is low because the refractive index n in the process of light being led out from the side surface other than the first main surface of the semiconductor layer to the air layer is the semiconductor layer (n = about 3.6)> SiO 2 layer (n = about 1.45) <ITO layer (n = about 1.98)> becomes a relationship of air (n = 1), SiO 2 layer This is because the refractive index increased when the film was applied to the ITO layer. This is considered to be because light that is reflected toward the semiconductor layer increases in the process in which light emitted from the semiconductor layer is extracted to the air layer.

よって、好ましくは、以下のように屈折率が半導体層から空気層まで順次小さくなるように、SiN層などを透明導電膜よりも屈折率の高い材料で形成することが好ましい。
半導体層(n=約3.6)>SiN層(n=約2.22)>ITO層(n=約1.98)>空気(n=1)
Therefore, it is preferable to form the SiN layer or the like with a material having a higher refractive index than that of the transparent conductive film so that the refractive index is gradually reduced from the semiconductor layer to the air layer as described below.
Semiconductor layer (n = about 3.6)> SiN layer (n = about 2.22)> ITO layer (n = about 1.98)> Air (n = 1)

[実施例5]
この実施例5では、上記実施例1とは異なり、半導体層の光取出し面側を粗面化しない構造とした一例を例示する。
[Example 5]
In the fifth embodiment, unlike the first embodiment, an example in which the light extraction surface side of the semiconductor layer is not roughened is illustrated.

上記実施例1と異なるところは、n型(Al0.7Ga0.30.5In0.5Pクラッド層を露出させた後の粗面化エッチング工程を一切行っていない点のみにある。残余の構成及び製法は、上記実施例1と同様である。 The only difference from Example 1 is that no roughening etching process after exposing the n-type (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P cladding layer is performed. is there. The remaining configuration and manufacturing method are the same as those in Example 1.

この実施例5のLED素子におけるLED素子の20mA駆動時のLED特性を評価したところ、発光出力6.1mW、動作電圧1.95Vであり、得られた光出力/投入電力で規定した発光効率は15.6%であった。   When the LED characteristics of the LED element of Example 5 at 20 mA drive were evaluated, the light emission output was 6.1 mW and the operating voltage was 1.95 V. The light emission efficiency defined by the obtained light output / input power was It was 15.6%.

このように、LED素子の光取出し面の粗面化工程は、LED素子の発光出力を著しく向上させる効果があり、この粗面化加工の有無によってLED素子の特性は大幅に変化する。粗面加工の方法によっては、その出力向上率は様々であるが、無加工状態の平面状の光取出し面のLED素子と比較すれば、粗面加工の重要性は明白であると考えられる。   Thus, the roughening process of the light extraction surface of the LED element has an effect of remarkably improving the light emission output of the LED element, and the characteristics of the LED element greatly change depending on the presence or absence of the roughening process. Although the output improvement rate varies depending on the rough surface processing method, the importance of the rough surface processing is considered to be obvious as compared with the LED element having a flat light extraction surface in a non-processed state.

以上より、n型コンタクト層3、活性層5、界面電極8、金属分配電極12、及び表面電極パッド17を少なくとも有しており、これらの半導体層のうち、n型コンタクト層3及び金属分配電極12を除く活性層5、界面電極8、及び表面電極パッド17が積層方向の同一軸線上に互いに重ならない(干渉しない)配置位置関係となる設計を満たしていれば、例えば粗面加工なしとしたLED素子と比べると、発光効率を向上させる効果があるものと推考できるが、上記実施例1と比較すると、高効率のLED素子を得るという観点においてのみ見た場合は、発光出力に乏しく、効率が高いとは言い難い。従って、好適なLED素子としては、LED素子の光取出し面側における半導体層の粗面加工がなされていることが好ましい。   As described above, at least the n-type contact layer 3, the active layer 5, the interface electrode 8, the metal distribution electrode 12, and the surface electrode pad 17 are included. Of these semiconductor layers, the n-type contact layer 3 and the metal distribution electrode If the active layer 5, except for 12, the interface electrode 8, and the surface electrode pad 17 satisfy the design of an arrangement positional relationship in which they do not overlap (do not interfere with each other) on the same axis in the stacking direction, for example, no rough surface processing is performed. Compared with the LED element, it can be inferred that there is an effect of improving the light emission efficiency. However, compared with the above-mentioned Example 1, when viewed only from the viewpoint of obtaining a highly efficient LED element, the light output is poor and the efficiency is high. Is hard to say. Therefore, as a suitable LED element, it is preferable that the semiconductor layer is roughened on the light extraction surface side of the LED element.

[実施例6]
この実施例6にあっては、透明導電膜の材料を変えたLED素子の一例を例示する。
[Example 6]
In Example 6, an example of an LED element in which the material of the transparent conductive film is changed will be exemplified.

上記実施例1では透明導電膜21にITOを用いた例を示したが、この実施例6にあっては、透明導電膜の材料にSnO(酸化錫)、In(酸化インジウム)、ZnO(酸化亜鉛)、AZO(アルミニウムドープ酸化亜鉛)、GZO(ガリウムドープ酸化亜鉛)、又はIZO(インジウムドープ酸化亜鉛)のいずれかを用いた各種のLED素子を作製した。 In Example 1 described above, an example in which ITO is used for the transparent conductive film 21 is shown. However, in Example 6, the material of the transparent conductive film is SnO 2 (tin oxide), In 2 O 3 (indium oxide). Various LED elements using any one of ZnO (zinc oxide), AZO (aluminum-doped zinc oxide), GZO (gallium-doped zinc oxide), and IZO (indium-doped zinc oxide) were produced.

上記透明導電膜の製造方法は、いずれもRFマグネトロンスパッタ法を用いて成膜したものである。その膜厚は約80nmを狙って成膜した。透明導電膜の材料を変えたことと、ZnO系材料の素子分離工程時のエッチング液にリン酸、及び塩酸の混酸を用いた以外の製造方法は、上記実施例1と同様である。   All the methods for producing the transparent conductive film are formed by using the RF magnetron sputtering method. The film thickness was aimed at about 80 nm. The manufacturing method is the same as in Example 1 except that the material of the transparent conductive film is changed and phosphoric acid and a mixed acid of hydrochloric acid are used as the etching solution during the element separation process of the ZnO-based material.

作製したLED素子の20mA通電時の特性評価結果と、各種のLED素子の透明導電膜における抵抗率、及び透過率を下記の表2にまとめて示す。   Table 2 below summarizes the results of the evaluation of characteristics of the produced LED elements at the time of 20 mA energization, the resistivity and the transmittance of various LED elements in the transparent conductive film.

Figure 2012104730
Figure 2012104730

表2から明らかなように、いずれの透明導電膜材料においても高効率のLED素子が得られた。このことから、n型コンタクト層3、活性層5、界面電極8、金属分配電極12、及び表面電極パッド17を少なくとも有しており、これらの半導体層のうち、n型コンタクト層3及び金属分配電極12を除く活性層5、界面電極8、及び表面電極パッド17が積層方向の同一軸線上に互いに重ならない(干渉しない)配置位置関係となる設計を満たしていれば、透明導電膜の材料による影響は特にない。重要なのは、その透明導電膜の膜厚と抵抗率、及びその透過率であると言える。   As apparent from Table 2, a highly efficient LED element was obtained with any transparent conductive film material. Therefore, at least the n-type contact layer 3, the active layer 5, the interface electrode 8, the metal distribution electrode 12, and the surface electrode pad 17 are included, and among these semiconductor layers, the n-type contact layer 3 and the metal distribution are provided. Depending on the material of the transparent conductive film, if the active layer 5, excluding the electrode 12, the interface electrode 8, and the surface electrode pad 17 satisfy the design of an arrangement positional relationship that does not overlap (do not interfere with each other) on the same axis in the stacking direction, There is no particular impact. What is important is the film thickness and resistivity of the transparent conductive film, and the transmittance.

次に、図19〜図22を参照しながら、比較例を説明する。なお、図19〜図22において、上記実施例1と実質的に同じ部材には同一の部材名と符号を付している。従って、上記実施例1と実質的に同じ部材に関する詳細な説明は省略する。   Next, a comparative example will be described with reference to FIGS. In FIGS. 19 to 22, substantially the same members as those in the first embodiment are denoted by the same member names and symbols. Therefore, the detailed description regarding the substantially same member as the said Example 1 is abbreviate | omitted.

[比較例1]
この比較例1では、金属分配電極、及び透明導電膜を有しない従来のLED素子の一例を例示する。比較例1のLED素子は、金属分配電極、及び透明導電膜を有してない。比較例1にあっては、透明導電膜を有していないことによって、LED素子の界面電極、及び表面電極パターンが上記実施例1とは異なっている。
[Comparative Example 1]
In this comparative example 1, an example of the conventional LED element which does not have a metal distribution electrode and a transparent conductive film is illustrated. The LED element of Comparative Example 1 does not have a metal distribution electrode and a transparent conductive film. In Comparative Example 1, the interface electrode and the surface electrode pattern of the LED element are different from those in Example 1 because the transparent conductive film is not included.

比較例1のLED素子では、図19及び図20に示すように、界面電極8は、複数ではなく、単一櫛形状に形成されている。この櫛形状界面電極8とオーミック表面電極23との距離は、概ね一定の距離間隔に保たれている。櫛形状界面電極8の線幅は2μmに設計した。   In the LED element of Comparative Example 1, as shown in FIGS. 19 and 20, the interface electrode 8 is formed in a single comb shape instead of a plurality. The distance between the comb-shaped interface electrode 8 and the ohmic surface electrode 23 is maintained at a substantially constant distance. The line width of the comb-shaped interface electrode 8 was designed to be 2 μm.

このオーミック表面電極23は、図19及び図20に示すように、櫛形状界面電極8と相対するような形状に形成されており、直径φ100μmの中央の円から四方に細線を伸ばし、その細線から枝分かれするように細線を更に伸ばし、素子面内に満遍なく均一に電流が注入されるようになっている。この細線電極としては、中央の円から横方向に延伸した細線の太さが15μmであり、素子の縦方向に延伸している4本の細線の太さがそれぞれ10μmとなっている。   The ohmic surface electrode 23 is formed in a shape facing the comb-shaped interface electrode 8 as shown in FIGS. 19 and 20, extending a thin line from the center circle having a diameter of 100 μm in all directions, and from the thin line. The thin line is further extended so as to branch, and the current is uniformly and uniformly injected into the element surface. In this fine wire electrode, the thickness of the fine wire extending in the lateral direction from the center circle is 15 μm, and the thickness of the four fine wires extending in the longitudinal direction of the element is 10 μm.

このオーミック表面電極23と界面電極8は、図19及び図20に示すように、素子の光取り出し面である第一主表面から深さ方向における軸上で互いに重ならないように配置されている。ワイヤボンディング用の表面電極パッドは、オーミック表面電極23の中央の円部分に重なるように配置されている。   As shown in FIGS. 19 and 20, the ohmic surface electrode 23 and the interface electrode 8 are arranged so as not to overlap each other on the axis in the depth direction from the first main surface which is the light extraction surface of the element. The surface electrode pad for wire bonding is disposed so as to overlap the central circular portion of the ohmic surface electrode 23.

オーミック表面電極23は、上記実施例1の金属分配電極12と同様に、半導体層とのオーミック接触を得ることが必要である。このため、その電極構造は、半導体層側からAuGe(金・ゲルマニウム合金)、Ni(ニッケル)、及びAu(金)をそれぞれ50nm、10nm、及び500nmの膜厚で順次形成されている。この比較例1のLED素子は、上記実施例1の金属分配電極及び透明導電膜の製造方法と電極パターンなど以外はほぼ同様である。   The ohmic surface electrode 23 needs to obtain ohmic contact with the semiconductor layer, similarly to the metal distribution electrode 12 of the first embodiment. For this reason, the electrode structure is formed of AuGe (gold / germanium alloy), Ni (nickel), and Au (gold) sequentially from the semiconductor layer side with thicknesses of 50 nm, 10 nm, and 500 nm, respectively. The LED element of Comparative Example 1 is substantially the same except for the metal distribution electrode and transparent conductive film manufacturing method and electrode pattern of Example 1 above.

このような構成で作製された比較例1のLED素子のLED特性は、発光出力7.9mW、動作電圧1.96Vであり、上記実施例1のLED素子と比較して、特に発光出力が約2mWも低い結果となった。得られた光出力/投入電力で規定した発光効率は20.2%であり、上記実施例1のLED素子と比べて発光効率が6%も低下している。   The LED characteristics of the LED element of Comparative Example 1 manufactured in such a configuration are a light emission output of 7.9 mW and an operating voltage of 1.96 V. Compared with the LED element of Example 1 above, the light emission output is particularly about The result was as low as 2 mW. The luminous efficiency defined by the obtained light output / input power is 20.2%, which is 6% lower than the LED element of Example 1 above.

これは、LED素子の発光面積に対し、光を透過できない表面電極の面積が多くなったことによって、活性層で発光した光が表面電極に吸収されてしまうロスが増えたことが原因であると考えられる。   This is because the loss of the light emitted from the active layer by the surface electrode is increased due to the increase in the area of the surface electrode that cannot transmit light relative to the light emitting area of the LED element. Conceivable.

[比較例2]
この比較例2にあっては、比較例1のLED素子において、上記実施例1のように表面電極面積が小さい形態のLED素子を作製した。この比較例2に示すLED素子、及びその電極パターンを図21及び図22にそれぞれ示す。
[Comparative Example 2]
In Comparative Example 2, an LED element having a small surface electrode area as in Example 1 was fabricated in the LED element of Comparative Example 1. The LED element shown in Comparative Example 2 and its electrode pattern are shown in FIGS. 21 and 22, respectively.

比較例2の界面電極8は、図21及び図22に示すように、単一の円環状に形成されている。この円環状界面電極8とオーミック表面電極23との距離は、概ね一定の距離間隔に保たれている。界面電極8の線幅は2μmである。   The interface electrode 8 of the comparative example 2 is formed in the single annular | circular shape as shown in FIG.21 and FIG.22. The distance between the annular interface electrode 8 and the ohmic surface electrode 23 is maintained at a substantially constant distance. The line width of the interface electrode 8 is 2 μm.

一方のオーミック表面電極23は、図21及び図22に示すように、直径φ100μmの円形に形成されている。この形状は、上記実施例1の表面電極パッド17の形状と同じである。このオーミック表面電極23と界面電極8とは、素子の光取り出し面である第一主表面から深さ方向における軸上で互いに重ならないように配置されている。ワイヤボンディング用の表面電極パッドは、オーミック表面電極23と重なるように配置されている。比較例2のオーミック表面電極23にあっても、比較例1と同様に、半導体層とオーミック性接触を得ることが必要であることから、比較例1と同じ表面電極構造とされている。残余の構成及び製法は、上記実施例1と同様である。   One ohmic surface electrode 23 is formed in a circular shape with a diameter of 100 μm, as shown in FIGS. 21 and 22. This shape is the same as the shape of the surface electrode pad 17 of the first embodiment. The ohmic surface electrode 23 and the interface electrode 8 are arranged so as not to overlap each other on the axis in the depth direction from the first main surface which is the light extraction surface of the element. The surface electrode pad for wire bonding is disposed so as to overlap the ohmic surface electrode 23. Even in the ohmic surface electrode 23 of Comparative Example 2, as in Comparative Example 1, it is necessary to obtain ohmic contact with the semiconductor layer, so that the surface electrode structure is the same as that of Comparative Example 1. The remaining configuration and manufacturing method are the same as those in Example 1.

このような構成で作製された比較例2のLED素子のLED特性は、発光出力8.3mW、動作電圧2.65Vであり、上記実施例1のLED素子と比較して、特に発光出力が約2mW低くなり、特に、動作電圧が600mV以上も高い結果となった。得られた光出力/投入電力で規定した発光効率は15.5%であり、上記実施例1と比べて、約10%も低下している。   The LED characteristics of the LED element of Comparative Example 2 manufactured in such a configuration are a light emission output of 8.3 mW and an operating voltage of 2.65 V. Compared with the LED element of Example 1, the light emission output is particularly about The result was 2 mW lower, and in particular, the operating voltage was higher than 600 mV. The luminous efficiency defined by the obtained light output / input power is 15.5%, which is about 10% lower than that in Example 1.

比較例2のLED素子の出力が比較例1に比して高くなった原因は、表面電極による光を遮蔽する効果がやや低くなったと考えられるが、それほど高くはなっていない。動作電圧が高くなった原因は、上記実施例1や比較例1に比べて、素子の発光面の一部にしか電流が注入されないために、発光面積あたりの電流密度が増大し、電流印加による抵抗成分が高くなった結果、このような動作電圧の上昇になったと考えられる。更に、このように動作電圧の上昇によって素子の温度が高くなり、発光出力があまり高くならないという結果になったと考えられる。   The reason why the output of the LED element of Comparative Example 2 is higher than that of Comparative Example 1 is considered to be that the effect of shielding light by the surface electrode is somewhat low, but is not so high. The reason why the operating voltage is increased is that current is injected only to a part of the light emitting surface of the element as compared with Example 1 and Comparative Example 1 above, so that the current density per light emitting area is increased and the current is applied. It is considered that the operating voltage has increased as a result of the increase in the resistance component. Further, it is considered that the increase in the operating voltage increased the temperature of the element, and the light output was not so high.

この比較例2の結果から、LED素子の発光効率(投入電力に対する発光量)を高めるためには、LED素子面内に均一に電流注入を行い、素子の動作電圧を低減することが肝要であるということが分かる。   From the result of Comparative Example 2, in order to increase the light emission efficiency of the LED element (light emission amount with respect to the input power), it is important to uniformly inject current into the LED element surface and reduce the operating voltage of the element. I understand that.

以上の説明からも明らかなように、本発明の半導体発光素子を上記実施例に基づいて説明したが、本発明は上記実施例及び図示例に限定されるものではなく、その要旨を逸脱しない範囲で種々の態様において実施することが可能である。本発明にあっては、次に示すような変形例も可能である。   As is apparent from the above description, the semiconductor light emitting device of the present invention has been described based on the above embodiments, but the present invention is not limited to the above embodiments and illustrated examples, and does not depart from the gist thereof. It can be implemented in various ways. In the present invention, the following modifications are possible.

[変形例1]
上記実施例に係る表面電極パッド17、及び裏面電極13の材料や厚みなどは限定されるものではない。本発明の初期の目的とする構成には特に影響しないため、表面電極パッド17、及び裏面電極13の材料や厚みなどを適宜に変更することができる。
[Modification 1]
The materials and thicknesses of the front electrode pad 17 and the back electrode 13 according to the above embodiment are not limited. Since there is no particular influence on the initial target configuration of the present invention, the materials and thicknesses of the front surface electrode pad 17 and the back surface electrode 13 can be appropriately changed.

[変形例2]
上記実施例においては、赤色、及び赤外光のLED素子について説明したが、これに限定されるものではなく、例えば発光波長610nmの橙色、発光波長595nmの黄色などの短波長LED素子であってもよい。
[Modification 2]
In the above-described embodiments, the red and infrared LED elements have been described. However, the present invention is not limited thereto. For example, the LED element is a short wavelength LED element having an emission wavelength of 610 nm and an emission wavelength of 595 nm. Also good.

[変形例3]
上記実施例にあっては、円形の表面電極パッド17としたが、これに限定されるものではなく、例えば四角、菱形、多角形等などの各種の形状に形成してもよい。界面電極8や金属分配電極12にあっても、各種の形状に形成することができる。
[Modification 3]
In the above embodiment, the circular surface electrode pad 17 is used, but the surface electrode pad 17 is not limited to this, and may be formed in various shapes such as a square, a rhombus, and a polygon. Even the interface electrode 8 and the metal distribution electrode 12 can be formed in various shapes.

[変形例4]
上記実施例においては、金属反射層9の材料は一様にAuとしたが、これに限定されるものではない。金属反射層9の材料としては、例えばわずかに異種金属が含まれて高純度なAuの反射率よりも多少劣る反射率を有していたとしても、本発明の初期の目的とする構成においては特に関係がなく、同様の効果が得られることは容易に推考できる。Auは、半導体層の発光層から放射される赤色や赤外光に対して優れた反射率を有することから、反射層の材料として好ましい。反射率の優れた材料としては、その他にもAgやAlといった材料があるが、AgはLED素子を製造する上での酸やアルカリの薬液に対して特に脆い耐性であり、反射層の異常なエッチングによって素子製造が困難になる問題があるので実用的には馴染まない。
[Modification 4]
In the above embodiment, the material of the metal reflective layer 9 is uniformly Au, but is not limited to this. As a material of the metal reflection layer 9, for example, even if it has a slightly different kind of metal and has a reflectance slightly inferior to the reflectance of high-purity Au, There is no particular relationship, and it can be easily assumed that similar effects can be obtained. Au is preferable as a material for the reflective layer because it has an excellent reflectance with respect to red and infrared light emitted from the light emitting layer of the semiconductor layer. There are other materials such as Ag and Al as materials having excellent reflectivity, but Ag is particularly brittle and resistant to acid and alkali chemicals for manufacturing LED elements, and the reflective layer is abnormal. Since there is a problem that it becomes difficult to manufacture an element by etching, it is not practically used.

また、Agは、LED素子に電流通電することによってエレクトロマイグレーションが発生し、素子内で短絡してしまう問題が発生する場合があり、この点でも好ましくない。Alは、界面電極8のAu系の材料と容易に合金化してしまうため、LED素子の界面電極部における接触抵抗の増大が問題となり、高効率LED素子を得ることが難しい。これらのことから、金属反射層9にはAu、もしくは不可避的に混入する異種金属を含む主成分としてAuである材料で形成されることが好ましい。   In addition, Ag may cause a problem that electromigration occurs when a current is applied to the LED element, causing a short circuit in the element, which is not preferable. Since Al is easily alloyed with the Au-based material of the interface electrode 8, an increase in contact resistance at the interface electrode portion of the LED element becomes a problem, and it is difficult to obtain a high-efficiency LED element. For these reasons, the metal reflective layer 9 is preferably formed of Au or a material that is Au as a main component containing inevitably mixed foreign metals.

[変形例5]
上記実施例においては、支持基板10の材料として、一様にSiを用いた例を示した。この支持基板の材料としては、例えばGeやGaPといった材料を用いたとしても、本発明の意図する効果を得ることができる。しかし、Siのメリットは、他の基板材料に比べて特に安価であり、容易に入手できる材料としては優れた熱伝導性を有していることである。例えばGeやGaPといった材料よりも熱伝導率は優れているし、当然のことながら出発基板であるGaAsよりも勿論優れている。基板が安価であることはLED素子のコストに直結し、価格競争力に対し重要なことは明白である。また、支持基板の熱伝導性は、定格電流の大きな大電流駆動のLED素子などに対して特に影響が強く、これもまた重要である。以上より、支持基板の材料にはSiが好ましい。
[Modification 5]
In the said Example, the example which used Si uniformly as a material of the support substrate 10 was shown. Even if a material such as Ge or GaP is used as the material of the support substrate, the effect intended by the present invention can be obtained. However, the merit of Si is that it is particularly inexpensive as compared with other substrate materials and has excellent thermal conductivity as a readily available material. For example, the thermal conductivity is superior to materials such as Ge and GaP, and of course, it is naturally superior to GaAs as a starting substrate. It is obvious that the low cost of the substrate is directly related to the cost of the LED element and is important for price competitiveness. Further, the thermal conductivity of the support substrate has a particularly strong influence on a large current drive LED element having a large rated current, which is also important. From the above, Si is preferable as the material of the support substrate.

[変形例6]
上記実施例によると、誘電体層15の材料にSiOを用いた例を例示したが、これに限定されるものではない。誘電体層15の材料としては、例えば誘電体層の屈折率が2.2前後のSiNなどに置き換えることも可能である。しかしながら、金属反射層9と発光層5との間に設けられる誘電体層15は、その屈折率の大小によって光を光取出し面側へと反射する反射率に影響がある。
[Modification 6]
According to the above embodiment, an example in which SiO 2 is used as the material of the dielectric layer 15 is illustrated, but the present invention is not limited to this. As a material of the dielectric layer 15, for example, SiN having a refractive index of around 2.2 can be substituted. However, the dielectric layer 15 provided between the metal reflection layer 9 and the light emitting layer 5 has an influence on the reflectivity of reflecting light toward the light extraction surface depending on the refractive index.

図23には、誘電体層15に屈折率1.45の材料を用いた場合の金属反射層9における平均反射率の計算結果を示す。また、図24には誘電体層15に屈折率2.0の材料を用いた場合の金属反射層9における平均反射率の計算結果を示す。なお、図23、及び図24は、LED素子の光取出し面が粗面化されている場合と、粗面化されていない平滑面の場合についての計算結果をそれぞれ示している。更に、金属反射層9がAu以外の材料を用いた場合においても計算を行っている。   In FIG. 23, the calculation result of the average reflectance in the metal reflective layer 9 at the time of using the material of refractive index 1.45 for the dielectric material layer 15 is shown. FIG. 24 shows the calculation result of the average reflectance in the metal reflective layer 9 when a material having a refractive index of 2.0 is used for the dielectric layer 15. 23 and 24 show the calculation results for the case where the light extraction surface of the LED element is roughened and the case where the light extraction surface is a smooth surface that is not roughened. Furthermore, the calculation is performed even when the metal reflective layer 9 uses a material other than Au.

この計算の結果から明らかなように、誘電体層15の屈折率が高くなると、金属反射層9の平均反射率は屈折率1.45の場合に比べて低くなっている。この反射率は、LED素子の発光出力と密接な関係にあるので、誘電体層15の材料の屈折率は、できるだけ低いことが好ましい。   As is apparent from the result of this calculation, when the refractive index of the dielectric layer 15 is increased, the average reflectance of the metal reflective layer 9 is lower than that of the refractive index of 1.45. Since this reflectance is closely related to the light emission output of the LED element, the refractive index of the material of the dielectric layer 15 is preferably as low as possible.

また、製造面においてもSiNなどの材料に比べ、SiOは成膜が容易で、成膜速度も速い。また、エッチングなどの加工が容易で、パターニング精度が良好である。更には、SiOは可視光、並びに近赤外光における吸収損失が極めて低いことからも、高出力LED素子が得やすいという利点もある。これらの理由から、誘電体層15の材料にはSiOが好ましい。 Also, in terms of manufacturing, SiO 2 is easy to form and has a high film forming speed compared to materials such as SiN. In addition, processing such as etching is easy and patterning accuracy is good. Furthermore, since SiO 2 has extremely low absorption loss in visible light and near infrared light, there is an advantage that a high-power LED element can be easily obtained. For these reasons, the material of the dielectric layer 15 is preferably SiO 2 .

1 n型GaAs基板
2 n型エッチングストップ層
3 n型コンタクト層
4 n型クラッド層
5 発光層(活性層)
6 p型クラッド層
7 p型コンタクト層
8 界面電極
9 金属反射層
10 支持基板
11a,11b 金属接合層
12 金属分配電極
13 裏面電極
14 化合物半導体層
15 誘電体層
16 合金化バリア層
17 表面電極パッド
18 合金化防止バリア層
20 レジストマスク
21 透明導電膜
22 粗面構造
23 オーミック表面電極
24 絶縁性保護膜
1 n-type GaAs substrate 2 n-type etching stop layer 3 n-type contact layer 4 n-type cladding layer 5 light emitting layer (active layer)
6 p-type cladding layer 7 p-type contact layer 8 interface electrode 9 metal reflective layer 10 support substrate 11a, 11b metal bonding layer 12 metal distribution electrode 13 back electrode 14 compound semiconductor layer 15 dielectric layer 16 alloying barrier layer 17 surface electrode pad 18 Anti-alloying barrier layer 20 Resist mask 21 Transparent conductive film 22 Rough surface structure 23 Ohmic surface electrode 24 Insulating protective film

Claims (7)

支持基板と、
発光層を含む半導体層と、
前記支持基板と前記発光層との間に設けられる金属反射層と、
前記半導体層の第一主表面上に形成される絶縁性保護膜と、
前記絶縁性保護膜の第一主表面上に形成される透明導電膜と、
前記半導体層と前記透明導電膜との間に、前記絶縁性保護膜を貫通して設けられる分配電極と、
前記金属反射層と前記半導体層の第二主表面とを電気的に接続する界面電極とを有し、
前記分配電極の深さ方向における直下の領域には前記界面電極が設けられておらず、前記界面電極の深さ方向における直上の領域には前記半導体層の前記発光層が設けられていないことを特徴とする半導体発光素子。
A support substrate;
A semiconductor layer including a light emitting layer;
A metal reflective layer provided between the support substrate and the light emitting layer;
An insulating protective film formed on the first main surface of the semiconductor layer;
A transparent conductive film formed on the first main surface of the insulating protective film;
A distribution electrode provided through the insulating protective film between the semiconductor layer and the transparent conductive film;
An interface electrode for electrically connecting the metal reflective layer and the second main surface of the semiconductor layer;
The interface electrode is not provided in a region immediately below in the depth direction of the distribution electrode, and the light emitting layer of the semiconductor layer is not provided in a region immediately above in the depth direction of the interface electrode. A semiconductor light emitting device characterized.
前記絶縁性保護膜は、前記半導体層の第一主表面上において前記分配電極の形成される領域のみがエッチングによって除去され、前記半導体層の第一主表面以外の露出した側面部を覆うように形成されており、
前記透明導電膜は、前記分配電極又は前記半導体層の第一主表面、もしくはその両方と接していることを特徴とする請求項1記載の半導体発光素子。
The insulating protective film is formed such that only a region where the distribution electrode is formed is removed by etching on the first main surface of the semiconductor layer, and covers the exposed side surface portion other than the first main surface of the semiconductor layer. Formed,
The semiconductor light emitting element according to claim 1, wherein the transparent conductive film is in contact with the distribution electrode, the first main surface of the semiconductor layer, or both.
前記透明導電膜上に表面電極が形成され、
前記界面電極の深さ方向における直下の領域には前記分配電極が設けられないことを特徴とする請求項1又は2記載の半導体発光素子。
A surface electrode is formed on the transparent conductive film,
The semiconductor light emitting element according to claim 1, wherein the distribution electrode is not provided in a region immediately below the interface electrode in the depth direction.
前記界面電極は、前記第二電極の深さ方向における直下の領域においても形成されておらず、前記第二電極、前記分配電極、及び前記界面電極の全てが深さ方向における同一軸線上に互いに干渉していないことを特徴とする請求項1又は2記載の半導体発光素子。   The interface electrode is not formed in a region immediately below the second electrode in the depth direction, and the second electrode, the distribution electrode, and the interface electrode are all on the same axis in the depth direction. 3. The semiconductor light emitting device according to claim 1, wherein no interference occurs. 前記半導体層の第二主表面と前記分配電極との間にAlGa1−XAs(但し、0≦X≦0.3)からなるコンタクト層が形成され、当該コンタクト層は、前記分配電極直下の領域以外の面に形成されていないことを特徴とする請求項1乃至4のいずれかに記載の半導体発光素子。 A contact layer made of Al X Ga 1-X As (where 0 ≦ X ≦ 0.3) is formed between the second main surface of the semiconductor layer and the distribution electrode, and the contact layer includes the distribution electrode 5. The semiconductor light emitting device according to claim 1, wherein the semiconductor light emitting device is not formed on a surface other than a region immediately below. 前記半導体層の前記透明導電膜と接する第二主表面は、前記第二電極及び前記分配電極の形成される領域以外の面において凹凸の形状を有する粗面となっていることを特徴とする請求項1乃至5のいずれかに記載の半導体発光素子。   The second main surface of the semiconductor layer in contact with the transparent conductive film is a rough surface having an uneven shape on a surface other than a region where the second electrode and the distribution electrode are formed. Item 6. The semiconductor light emitting device according to any one of Items 1 to 5. 前記誘電体層と前記金属反射層との間に誘電体層が設けられ、
前記界面電極は前記誘電体層を貫通して設けられることを特徴とする請求項1乃至6のいずれかに記載の半導体発光素子。
A dielectric layer is provided between the dielectric layer and the metal reflective layer;
The semiconductor light emitting element according to claim 1, wherein the interface electrode is provided so as to penetrate the dielectric layer.
JP2010253577A 2010-11-12 2010-11-12 Semiconductor light-emitting element Pending JP2012104730A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010253577A JP2012104730A (en) 2010-11-12 2010-11-12 Semiconductor light-emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010253577A JP2012104730A (en) 2010-11-12 2010-11-12 Semiconductor light-emitting element

Publications (1)

Publication Number Publication Date
JP2012104730A true JP2012104730A (en) 2012-05-31

Family

ID=46394766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010253577A Pending JP2012104730A (en) 2010-11-12 2010-11-12 Semiconductor light-emitting element

Country Status (1)

Country Link
JP (1) JP2012104730A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9705034B2 (en) 2011-10-25 2017-07-11 Showa Denko K.K. Light-emitting diode, method for manufacturing light-emitting diode, light-emitting diode lamp and illumination device
CN108878600A (en) * 2018-06-21 2018-11-23 厦门乾照光电股份有限公司 The flip-chip and its manufacturing method of light emitting diode
JP2024106254A (en) * 2023-01-26 2024-08-07 Dowaエレクトロニクス株式会社 Semiconductor light emitting device and method for manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9705034B2 (en) 2011-10-25 2017-07-11 Showa Denko K.K. Light-emitting diode, method for manufacturing light-emitting diode, light-emitting diode lamp and illumination device
CN108878600A (en) * 2018-06-21 2018-11-23 厦门乾照光电股份有限公司 The flip-chip and its manufacturing method of light emitting diode
JP2024106254A (en) * 2023-01-26 2024-08-07 Dowaエレクトロニクス株式会社 Semiconductor light emitting device and method for manufacturing the same
JP7541591B2 (en) 2023-01-26 2024-08-28 Dowaエレクトロニクス株式会社 Semiconductor light emitting device and method for manufacturing the same

Similar Documents

Publication Publication Date Title
CN101308899B (en) Semiconductor light emitting device
JP4985067B2 (en) Semiconductor light emitting device
JP5169012B2 (en) Semiconductor light emitting device
JP5276959B2 (en) LIGHT EMITTING DIODE, ITS MANUFACTURING METHOD, AND LAMP
JP2011009524A (en) Light-emitting element, and method of making the light-emitting element
US20090008672A1 (en) Light-emitting device, manufacturing method thereof, and lamp
US8796711B2 (en) Light-emitting element
US8120051B2 (en) Semiconductor light emitting element
JP2011082233A (en) Light emitting element
JP4831107B2 (en) Semiconductor light emitting device
JP2012129357A (en) Semiconductor light-emitting element
US7982232B2 (en) Semiconductor light-emitting device, manufacturing method thereof, and lamp
JP2011054862A (en) Epitaxial wafer, light-emitting element, method of manufacturing the epitaxial wafer, and method of manufacturing the light-emitting element
CN110021689A (en) Light emitting diode and its manufacturing method
CN105122477A (en) Semiconductor light emitting element and method for manufacturing same
JP2007281037A (en) Semiconductor light emitting element, and its manufacturing method
JP5298927B2 (en) Light emitting element
JP2006040998A (en) Semiconductor light emitting device, epitaxial wafer for semiconductor light emitting device
JP2012084779A (en) Semiconductor light-emitting element
JP2012104730A (en) Semiconductor light-emitting element
CN210040239U (en) Light emitting diode
JP2012069684A (en) Light emitting element
JP2012084778A (en) Semiconductor light-emitting element
JP2012129298A (en) Semiconductor light-emitting element and method for manufacturing the same
JP4710764B2 (en) Semiconductor light emitting device